

Circuite integrate digitale

Proiectarea unui automat de stare

Realizat de: Mahalean Andra Gelia Grupa: 2124/sg 3

FACULTATEA DE ELECTRONICA, TELECOMUNICATII SI TEHNOLOGIA INFORMATIEI

16 ianuarie 2024

Cuprins

1	Descrierea si implementarea circuitului combinational	2
	1.0.1 Implementarea codului	2
2	Descrierea si implementarea circuitului secvential	Ę
	2.0.1 Implementarea codului	
3	Implementarea finala a codului	7

1 Descrierea si implementarea circuitului combinational




Figura 1: Rezolvarea circuitului pe hartie

Pentru realizarea automatului de stare ca și circuit combinațional am folosit un multiplexor 4:1 si un multiplexor 2:1, implementate cu instructiunea if...else

1.0.1 Implementarea codului

MUX 4:1:

```
11 end mux_4_1;
13 architecture Behavioral of mux_4_1 is
15 signal a : std_logic_vector (1 downto 0);
17 begin
18
      a <= a1 & a0;
      process(i0,i1,i2,i3,a)
      begin
          if a="00" then
           y <= i0;
          elsif a="01" then
          y <= i1;
          elsif a="10" then
          y <= i2;
          elsif a="11" then
           y <= i3;
          end if;
      end process;
36 end Behavioral;
```




Figura 2: Simulare MUX 4:1

MUX 2:1:

```
1 library IEEE;
2 use IEEE.STD_LOGIC_1164.ALL;
4 entity mux_2_1 is
      Port (
          i0 : in STD_LOGIC;
          i1 : in STD_LOGIC;
          a0 : in STD_LOGIC;
          y : out STD_LOGIC
      );
11 end mux_2_1;
13 architecture Behavioral of mux_2_1 is
14 begin
      process(i0, i1, a0)
      begin
          if a0='0' then
                   y <= i0;
               elsif a0='1' then
                   y <= i1;
          end if;
25
      end process;
27 end Behavioral;
```




Figura 3: Simulare MUX 2:1

In codul de mai sus am descris algoritmul de implementare comportamentală al unui multiplexor 4:1 si un multiplexor 2:1 prin: declararea porturilor de intrare (4 respectiv 2), adreselor (2 respectiv 1) si ieșirile acestora.

2 Descrierea si implementarea circuitului secvential

Pentru circuitul secvențial am folosit numaratorul N care are "load" activ pe '1' și "reset" activ pe '0'.

2.0.1 Implementarea codului

Numaratorul:

```
1 library IEEE;
2 use IEEE.STD_LOGIC_1164.ALL;
3 use ieee.std_logic_unsigned.all;
4 use ieee.std_logic_arith.all; --pentru numarare
5 entity cnt is
      Port ( d : in STD_LOGIC_VECTOR (2 downto 0);
             clk : in STD_LOGIC;
             r : in STD_LOGIC;
             en : in STD_LOGIC;
             ld : in STD_LOGIC;
             cy : out STD_LOGIC;
             q : out STD_LOGIC_VECTOR (2 downto 0));
13 end cnt;
15 architecture Behavioral of cnt is
16 signal qint: std_logic_vector(2 downto 0);
17 begin
18
      counter:process(r, clk)
   begin
          if r = '0' then
              qint <= "000";
          elsif (rising_edge(clk)) then
              if (1d = '1') then
                   qint <= d;
              elsif (1d = '0' and en = '1') then
                   qint <= qint+1;
              else
                   qint <= qint;
              end if;
          end if;
      end process;
      q <= qint;
      cy <= '1' when (qint="111" and en='1') else '0';</pre>
```

37

38 end Behavioral;




Figura 4: Simularea numărătorului

3 Implementarea finala a codului

Am realizat automatul secvențial cu secvențele 100 -> 000 -> 010 -> 110 -> 001 -> 111.




Figura 5: Desenul

Codul:

```
1 entity gen is
      Port (
          r : in STD_LOGIC;
          clk : in STD_LOGIC;
          s : out STD_LOGIC_VECTOR (2 downto 0));
6 end gen;
8 architecture Behavioral of gen is
      component mux4_1 is
          Port (
              i0 : in STD_LOGIC_VECTOR(2 downto 0);
              i1 : in STD_LOGIC_VECTOR(2 downto 0);
              i2 : in STD_LOGIC_VECTOR(2 downto 0);
              i3 : in STD_LOGIC_VECTOR(2 downto 0);
              a0 : in STD_LOGIC_VECTOR;
              a1 : in STD_LOGIC_VECTOR;
              y : out STD_LOGIC_VECTOR(2 downto 0));
      end component;
      component mux2_1 is
          Port (
21
              i0 : in STD_LOGIC_VECTOR(2 downto 0);
              i1 : in STD_LOGIC_VECTOR(2 downto 0);
              a0 : in STD_LOGIC;
              y : out STD_LOGIC_VECTOR(2 downto 0));
      end component;
```

```
component cnt is
          Port (
               d : in STD_LOGIC_VECTOR (2 downto 0);
               clk : in STD_LOGIC;
               r : in STD_LOGIC;
               en : in STD_LOGIC;
               ld : in STD_LOGIC;
               cy : out STD_LOGIC;
               q : out STD_LOGIC_VECTOR (2 downto 0));
      end component;
      signal en: std_logic := '1';
      signal ld: std_logic := '0';
      signal q : std_logic_vector (2 downto 0);
      signal ym: std_logic_vector(2 downto 0);
43
44 begin
      en <= '0' when ld = '1' else '1';
      ld <= '1' when ym = "101" else '0';</pre>
      U_cnt: cnt port map(
          clk => clk,
          r => r,
          en => en,
          ld => ld,
          d =  "000"
          q => q
54
      );
      U_mux_4_1: mux_4_1 port map(
          i0 => "100",
          i1 => "110",
          i2 => "111",
          i3 => "101",
61
          a0 => q(0),
          a1 => q(1),
          y => ym(2)
      );
      U_mux2_1: mux2_1 port map(
          i0 => "001",
          i1 => "000",
          a0 => q(2),
          y \Rightarrow s(2)
      );
       s(0) \le ym(0);
       s(1) \le ym(1);
```

76 end Behavioral;




Figura 6: Simularea automatului

Descriere:

Inițial am setat semnalul en pe '1' pentru a număra o dată.

Am pus conditia ca valoarea semnalului en sa fie actualizata in functie de valoarea semnalului ld. Dacă semnalul ld este '1', atunci semnalul en devine '0', altfel devine '1'.

Apoi am pus conditia ca dacă ym este "101", atunci semnalul ld devine '1', altfel devine '0'. Adresele multiplexoarelor sunt legate la ieșirea numărătorului.