

Laboratório de Informática e Computadores 2021 / 2022 verão
Autores: Pedro Miguens Matutino (pedro.miguens@isel.pt)
Diego Passos (diego.passos@isel.pt)
Manuel Carvalho (manuel.carvalho@isel.pt)
Nuno Sebastião (nuno.sebastiao@isel.pt)

O módulo *Integrated Output System (IOS)* implementa a interface com o mecanismo de dispensa de bilhetes e com o *LCD*, fazendo a receção em série da informação enviada pelo módulo de controlo e entregando-a posteriormente ao destinatário, conforme representado na Figura 1.




Figura 1 – Diagrama de blocos do *Integrated Output*System

O módulo IOS recebe, em série, uma mensagem constituída por 10 bits de informação e um bit de paridade. A comunicação com este módulo realiza-se segundo o protocolo ilustrado na Figura 2, em que o bit TnL identifica o destinatário da mensagem. Nas mensagens para o mecanismo de dispensa de bilhetes, ilustrado na Figura 3, o bit RT é o primeiro bit de informação e indica o tipo de bilhete (ida ou ida/volta), os seguintes 4 bits contêm o código de identificação da estação de destino, e os restantes 4 bits contêm o código de identificação da estação de origem. O último bit contém a informação de paridade par, utilizada para detetar erros de transmissão. As mensagens para o LCD, ilustrado na Figura 3, contêm para além do bit TnL e do bit paridade outros 9 bits de dados a entregar ao dispositivo: o bit RS, que é o primeiro bit de informação e indica se a mensagem é de controlo ou dados, e os restantes 8 bits que contêm os dados a entregar ao LCD.




Figura 2 – Protocolo de comunicação com o módulo Integrated Output System




Figura 3 – Trama para o mecanismo de dispensa de bilhetes (*Ticket Dispenser*)




Figura 4 – Trama para o LCD

O emissor, realizado em *software*, quando pretende enviar uma trama para o módulo *IOS* aguarda que este esteja disponível para receção, ou seja, que o sinal *busy* esteja desativo. Em seguida, promove uma condição de início de trama (*Start*), que corresponde a uma transição descendente na linha *SS*, mantendo-se esta no valor lógico zero até ao fim da transmissão. Após a condição de início, o módulo *IOS* armazena os bits de dados da trama nas transições ascendentes do sinal *SCLK*. O sinal *busy* é ativado, pelo módulo *IOS*, quando termina a receção de uma trama válida, ou seja, quando recebe a totalidade dos bits de dados e o bit de paridade correto. O sinal *busy* é desativado após o *Dispatcher* informar o *IOS* que já processou a trama.

#### 1.1.1 Serial Receiver

O bloco *Serial Receiver* do módulo *IOS* é constituído por quatro blocos principais: *i*) um bloco de controlo; *ii*) um bloco de memória, implementado através de um registo de deslocamento; *iii*) um contador de bits recebidos; e *iv*) um bloco de validação de paridade, designados por *Serial Control, Shift Register, Counter* e *Parity Check* respetivamente. O bloco *Serial Receiver* deverá ser implementado com base no diagrama de blocos apresentado na Figura 5.




Figura 5 – Diagrama de blocos do bloco Serial Receiver





Figura 6 - Diagrama de blocos do bloco Shift-Register








Figura 7 - Diagrama de blocos do bloco Parity Check

O bloco *Serial Control* do bloco *Serial Receiver* foi implementado pela máquina de estados representada em *ASM-chart* na Figura.

A nossa solução de ASM para o Serial Control do bloco Serial Receiver tem os seguintes estados:

Estado INIT: Ativamos o sinal Init para começar a contagem dos bits da trama com o nosso bloco counter.

Estado WR: Aqui ativamos o sinal WR para escrever a a trama no nosso bloco Shift Register e damos clocks para o counter ir contando até 10, a partir do qual recebe a flag dFlag que indica que os bits de informação já foram recebidos.

Estado READ\_D\_FLAG: Neste estado, estamos à espera da flag pFlag para verificar o (11°) bit de paridade, verificamos também se o sinal nSS continua desativo para sabermos que não paramos de receber a trama.

Estado BUSY: Neste estado ativamos o sinal Dxval para indicar que a trama é válida (caso não seja detetado nenhum erro) para o Dispatcher a ler e ativamos o sinal busy para indicarmos que a trama está a ser entregue ao Dispatcher, logo não podemos receber mais tramas enquanto o sinal accept for ativo.

A descrição hardware do bloco *Serial Receiver* em VHDL encontra-se no Anexo 3.

# 1.1.2 Dispatcher

O bloco *Dispatcher* é responsável pela entrega das tramas válidas recebidas pelo bloco *Serial Receiver* ao *Ticket Dispenser* e ao LCD, através da ativação do sinal  $Wr_T e Wr_L$ . A receção de uma nova trama válida é sinalizada pela ativação do sinal  $D_{val}$ .

O processamento das tramas recebidas pelo *IOS*, para o *Ticket Dispenser* ou para o *LCD*, deverá respeitar os comandos definidos pelo fabricante de cada periférico, devendo sinalizar o término da execução logo que seja possível ao *Serial Receiver*.




Figura8- Máquina de estados do bloco Serial Control




Figura 9 – diagrama do bloco Dispatcher

Dispatcher foi implementado de acordo com o diagrama de

blocos representado na  ${\bf Error!}$  Reference source not found.

O nosso Dispatcher é constituido por uma máquina de estados e liga o bit 0 (TnL) a esta, retornando na saída os restantes 9 bits de informação para entregar ao respetivo destino identificado pelo TnL.

O nosso Dispatcher Control tem um ASM com os seguintes estados:

Estado INIT: Neste estado, não ativamos saídas, apenas esperamos pelo sinal Dval para sinalizar uma trama válida para receber e esperamos pelo bit TnL que indica o destino da trama.

Estado WrT: Neste estado enviamos a trama válida para o TicketDispenser pois o bit TnL está a 1, sinalizando que é esse o destino, por fim esperamos pelo sinal Finish para indicar que a trama foi entregue.

Estado WrL: Neste estado enviamos a trama válida para o LCD pois o bit TnL está a 0, sinalizando que é esse o destino.



Laboratório de Informática e Computadores 2021 / 2022 verão
Autores: Pedro Miguens Matutino (pedro.miguens@isel.pt)
Diego Passos (diego.passos@isel.pt)
Manuel Carvalho (manuel.carvalho@isel.pt)
Nuno Sebastião (nuno.sebastiao@isel.pt)

Estado DONE: Neste estado indicamos que já entregámos a trama ao destino respetivo e avançamos diretamente para o estado inicial.




Figura 10 - Máquina de estados do bloco Dispatcher Control

A descrição hardware do bloco *Dispatcher* em VHDL encontra-se no Anexo A.

Com base nas descrições do bloco *Serial Receiver* e *Dispatcher* implementou-se o módulo *Integrated Output System*, a descrição hardware do bloco *Serial Receiver* em VHDL encontra-se no Anexo C.

### 1.1.3 Ticket Dispenser

O *Ticket Dispenser* recebe em 4 bits o código da estação de destino ( $DId_{0:3}$ ), noutros 4 bits o código da estação de origem ( $OId_{0:3}$ ) a imprimir no bilhete e ainda o bit RT que define o tipo de bilhete (ida ou ida/volta). O comando de impressão do bilhete com os códigos presentes em DId e RT é realizado pela ativação do sinal de impressão (Prt). Em resposta, o *Ticket Dispenser* ativa o sinal de término de execução (Fn) quando concluída a dispensa do bilhete. Os sinais Fn e Prt têm o comportamento descrito no diagrama temporal apresentado na Figura 8.




Figura 8- Diagrama temporal do mecanismo de dispensa de bilhetes

A descrição hardware do bloco *Ticket Dispenser* em VHDL encontra-se no Anexo D.

# 2 Interface com o Control

Implementou-se o módulo *Control* em *software*, recorrendo a linguagem *Kotlin* seguindo a arquitetura lógica apresentada na Figura 9.




Figura 9 – Diagrama lógico do módulo *Control* de interface com o módulo *Keyboard Reader* 

Os módulos de software *HAL*, *Serial Emitter* e *Ticket Dispenser* desenvolvidos são descritos nas secções 2.1., 2.2 e 0, e o código fonte desenvolvido nos Anexos E, F e G, respetivamente.

## 2.1 HAL

A classe HAL é responsável pela ligação entre o hardware físico e o software. Esta acessa ao sistema UsbPort por Software, lendo os dados de entrada e escrevendo os dados de saída. Esta classe dá-nos também funções básicas para desenvolver o controlo das portas do UsbPort.

# 2.2 SerialEmitter

A classe SerialEmitter é responsável pelo envio de tramas e geração do bit de paridade para o Serial Receiver. Para esta classe foi criado um método adicional (ParityCheck) que permite gerar o bit de paridade de acordo com a trama de bits de informação.






# 2.3 TicketDispenser

A classe Ticket Dispenser é responsável pelo mecanismo da emissão de bilhete em si, ou seja, envia comandos com a informação necessária para imprimir e dispensar os bilhetes.

# 3 Conclusões

Até agora, concluimos que ao desenvolver o resto do projeto, temos de ter uma determinada atenção na interação entre software e hardware e respeitar as hierarquias de blocos. Devíamos também tirar proveito de teste feitos na placa visto que não conseguimos ter acesso a certas ocorrências em ambiente de simulação.





# A. Descrição VHDL do bloco Serial Receiver

# SerialReceiver 1

SerialReceiver 2

#### SerialReceiver 3

```
SerialControl 1
```

```
CurrentState <= ESTADO_INIT when RESET = '1' else NextState when rising_edge(MCLK);

GenerateNextState: process(CurrentState, nSS, dFlag, pFlag, RXerror, accept)
begin

Case CurrentState is
when ESTADO_INIT

=> if(nSS = '0') then
NextState <= ESTADO_WR;
else
NextState <= ESTADO_INIT;
end if;

when ESTADO_WR

=> if(nSS = '1') then
NextState <= ESTADO_INIT;
elsif(nSS = '0') and dFlag = '1') then
NextState <= ESTADO_READ_D_FLAG;
else
NextState <= ESTADO_READ_D_FLAG;
else
NextState <= ESTADO_INIT;
elsif(nSS = '1') then
NextState <= ESTADO_INIT;
elsif(nSS = '0') and dFlag = '1') and RXerror = '0') then
NextState <= ESTADO_INIT;
elsif(nSS = '1') then
NextState <= ESTADO_INIT;
elsif(nSS = '1') then
NextState <= ESTADO_INIT;
else
NextState <= ESTADO_INIT;
else
NextState <= ESTADO_INIT;
else
NextState <= ESTADO_INIT;
else
NextState <= ESTADO_BUSY;
end if;

SerialControl 2
```



Laboratório de Informática e Computadores 2021 / 2022 verão Autores: Pedro Miguens Matutino (pedro.miguens@isel.pt) Diego Passos (diego.passos@isel.pt) Manuel Carvalho (manuel.carvalho@isel.pt) Nuno Sebastião (nuno.sebastiao@isel.pt)

```
end process;
                 init <= '1' when (CurrentState = ESTADO_INIT) else '0';
wr <= '1' when (CurrentState = ESTADO_WR) else '0';
DXval <= '1' when (CurrentState = ESTADO_BUSY) else '0';
busy <= '1' when (CurrentState = ESTADO_BUSY) else '0';</pre>
end Behavioral;
```

#### SerialControl 3

```
use IEEE.STD LOGIC 1164.ALL:
entity_shift_register is
           rt(
Sin : in STD_LOGIC;
CLK : in STD_LOGIC;
enable : in STD_LOGIC;
D : out STD_LOGIC_VECTOR(9 downto 0)
);
end shift_register;
architecture Behavioral of shift_register is
signal q : std_logic_vector(9 downto 0);
     shiftBits: process(Sin,CLK)
begin
               | if(enable = '1' and rising_edge(CLK)) then | q(0) <= q(1); | q(2) <= q(3); | q(3) <= q(4); | q(4) <= q(5); | q(5) <= q(6); | q(6) <= q(6); | q(6) <= q(7); | q(7) <= q(8); | q(7) <= q(8); | q(8) <= q(9); | q(9) <= 5in; | end if; | rocess; |
     end process:
     D <= q;
end Behavioral:
```

# Shift Register

```
Inbrary LEEE;
use IEEE.STD_LOGIC_1164.ALL;
lentity CounterLogic_4bit is
| Port ( operandA : in STD_Logic_VECTOR (3 downto 0);
| R : out STD_Logic_VECTOR (3 downto 0));
end CounterLogic_4bit;
architecture Structural of CounterLogic_4bit is
     mponent adder_4bit is
Port( A : in STDLOGIC_VECTOR(3 downto 0);
        B : in STDLOGIC_VECTOR(3 downto 0);
        Cin : in STDLOGIC;
        S : out STDLOGIC,
        Cout : out STDLOGIC,
        d component;

d component;
begin
UO: adder_4bit port map(A => operandA, B => "0001", Cin => '0', S => R, Cout => open);
end Structural;
```

#### Counter Logic

```
Tibrary IEEE;
use IEEE.STD_LOGIC_1164.ALL;
entity counter_4Bit is
   Port ( clk : in STD_LOGIC;
        clr : in STD_LOGIC;
        q : out STD_LOGIC_VECTOR (3 downto 0));
end counter_4Bit;
 architecture Structural of counter_4Bit is
       component CounterLogic_4Bit is
   PORT( operandA : IN std_logic_vector(3 downto 0);
   R : OUT std_logic_vector(3 downto 0));
end component;
      component register_D_R is
   Generic ( WIDTH : positive := 1 );
   Port( CLK : in STD_LOGIC;
        D : in STD_LOGIC;
        D : in STD_LOGIC_VECTOR(WIDTH-1 downto 0);
        Q : out STD_LOGIC_VECTOR(WIDTH-1 downto 0));
end component;
       signal operandA, result : std_logic_vector(3 downto 0);
                                   operandA => operandA,
R => result
);
      U0: CounterLogic_4Bit
PORT MAP( ope
     );
      q <= operandA;
end Structural:
                                           Counter
```

```
|Tibrary IEEE;
use IEEE.STD_LOGIC_1164.ALL;
entity ParityCheck is
   Port (
    clk : in STD_LOGIC;
    data : in STD_LOGIC;
    init : in STD_LOGIC;
    err : out STD_LOGIC
);
end ParityCheck:
architecture Behavioral of ParityCheck is
    signal estado: STD_LOGIC; -- guarda estado do parity check
    check: process (init, clk)
begin
   if (init = '1') then -- reset
   estado <= '0';
elsif (rising_edge(clk)) then
   estado <= data xor estado;
end if;
end process;</pre>
     err <= estado; -- como queremos paridade par, enviamos "estado" para "err"
end Behavioral;
```

# Parity Checker

```
Nibrary IEEE;
use IEEE.STD_LOGIC_1164.ALL;
entity register_D_R is
   generic(
      WIDTH : POSITIVE := 1
wIDTH: POSITIVE := 1
);
Port ( CLK : in STD_Logic;
    D : in STD_Logic;
    Q : out STD_Logic_VECTOR (WIDTH-1 downto 0);
    RST : in STD_LOGIC);
end register_D_R;
architecture Behavioral of register_D_R is
begin
    Q <= (others => '0') when RST = '1' else D when rising_edge(clk);
end Behavioral:
```

Register\_D\_R



Laboratório de Informática e Computadores 2021 / 2022 verão
Autores: Pedro Miguens Matutino (pedro.miguens@isel.pt)
Diego Passos (diego.passos@isel.pt)
Manuel Carvalho (manuel.carvalho@isel.pt)
Nuno Sebastião (nuno.sebastiao@isel.pt)

```
printly lett;
use IEEE.STD_LOGIC_1164.ALL;
gentity adder_4bit is
    Port ( A : in STD_Logic_VECTOR (3 downto 0);
         B : in STD_Logic_VECTOR (3 downto 0);
         Cin : in STD_Logic;
         S : out STD_Logic_VECTOR (3 downto 0);
         cout : out STD_Logic;
         S : out STD_Logic_VECTOR (3 downto 0);
end adder_4bit;

architecture Structural of adder_4bit is
gomponent FA is
    Port ( A : in STD_Logic;
         B : in STD_Logic;
         Cout : out STD_Logic;
         Cout : out STD_Logic;
         S : out STD_Logic;
         Cout : out STD_Logic;
         S : out
```

adder\_4bit

FA



# B. Descrição VHDL do bloco Dispatcher

# Dispatcher

```
||Tibrary IEEE;
| use IEEE.STD_LOGIC_1164.ALL;
entity DispatcherControl is
               inspatchercontrol is
int (
RESET : in STD_LOGIC;
RESET : in STD_LOGIC;
FSh : in STD_LOGIC;
Dval : in STD_LOGIC;
Thi. : in STD_LOGIC;
WrT : out STD_LOGIC;
WrL : out STD_LOGIC;
Done : out STD_LOGIC
);
end DispatcherControl;
architecture Behavioral of DispatcherControl is
          type STATE_TYPE is (
ESTADO_INIT,
ESTADO_WrT,
ESTADO_WrL,
ESTADO_DONE
           signal CurrentState, NextState : STATE_TYPE;
begin
           CurrentState <= ESTADO_INIT when RESET = '1' else NextState when rising_edge(MCLK);</pre>
           GenerateNextState: process(CurrentState, Dval, TnL, Fsh) begin
         CurrentState <= ESTADO_INIT when RESET = '1' else NextState when rising_edge(MCLK);
          GenerateNextState: process(CurrentState, Dval, TnL, Fsh) begin
                                                           => if(Oval = '1' and TnL = '1') then
NextState <= ESTADO_WTT;
elsif(Oval = '1' and TnL = '0') then
NextState <= ESTADO_WTL;
else
NextState <= ESTADO_INIT;
end if;</pre>
                                                           => if(Fsh = '1') then
    NextState <= ESTADO_DONE;
else
    NextState <= ESTADO_WrT;
end if;
              when ESTADO_WrT
                                                           => NextState <= ESTADO_DONE;
                                                           => NextState <= ESTADO_INIT;
              when ESTADO_DONE
    Done <= '1' when (CurrentState = ESTADO_DONE) else '0';
WrT <= '1' when (CurrentState = ESTADO_WrT) else '0';
WrL <= '1' when (CurrentState = ESTADO_WrL) else '0';
end Behavioral;
```



Laboratório de Informática e Computadores 2021 / 2022 verão
Autores: Pedro Miguens Matutino (pedro.miguens@isel.pt)
Diego Passos (diego.passos@isel.pt)
Manuel Carvalho (manuel.carvalho@isel.pt)
Nuno Sebastião (nuno.sebastiao@isel.pt)

# C. Descrição VHDL do bloco Integrated Output System


```
| Initiaty | Initiaty
```

IOS



# D. Descrição VHDL do bloco Ticket Dispenser

Ticket Dispenser





# E. Código Kotlin - HAL

```
bbject HAL {
    var lastOutput = 0
    fun init() {
        UsbPort.write( val: 0)
    }

fun isBit(mask: Int): Boolean {
    val value = UsbPort.read()
    val final = value and mask
    if (final != 0) return true else return false

fun readBits(mask: Int): Int {
        val value = UsbPort.read()
        val final = value and mask
        return final

fun writeBits(mask: Int, value: Int) {
        var finalOutput = 0
        finalOutput = (mask.inv() and lastOutput) or (value and mask)
        lastOutput = finalOutput
        UsbPort.write(finalOutput)

fun setBits(mask: Int) {
        var finalOutput = 0
        finalOutput = lastOutput or mask
        lastOutput = finalOutput

        UsbPort.write(finalOutput)

fun clrBits(mask: Int) {
        var finalOutput = 0
        finalOutput = mask.inv() and lastOutput
        lastOutput = finalOutput

        UsbPort.write(finalOutput)

        UsbPort.write(finalOutput)
```

HAL



# F. Código Kotlin – SerialEmitter

```
ect SerialEmitter
private val SCLK_MASK = 1
private var FRAME_LENGTH = 10
     while (isBusy())
        else if (addr == Destination.TICKET_DISPENSER)

mMask = 1 shl FRAME_LENGTH
   val parityMask = if (!parityCheck(send_MASK)) 1 shr FRAME_LENGTH else 0 shr FRAME_LE
         if (data and \underline{\text{tempMASK}} != 0) \underline{\text{numOnes}} ++ \underline{\text{tempMASK}} = \underline{\text{tempMASK}} shl 1
```

SerialEmitter





# G. Código Kotlin – TicketDispenser

```
object TicketDispenser {
    // Inicia a classe, estabelecendo os valores iniciais.
    fun init() {
        SerialEmitter.init()
    }
    // Envia comando para imprimir e dispensar um bilhete
    fun print(destinyId: Int, originId: Int, roundTrip: Boolean) {
        val RT:Int
        if (roundTrip) RT = 1 else RT = 0
            var data = RT or destinyId.shl( bitCount 1) or originId.shl( bitCount 5) //meter bits na posição final para enviar SerialEmitter.send(SerialEmitter.Destination.TICKET_DISPENSER, data)
}
```

Ticket Dispenser (Software)