


### Convertitori A/D e D/A




conversione binario-decimale:



# CONVERTITORI ANALOGICO - DIGITALI






- · VREF: value massimo corrispondente ad un codice di usottà con tutti d
- · Vious: value minima (tipicamente qua) corrispondente ad

MolTi ADC hanno anche pin perfunzionalità aggiuntive:

- · CE (Chip €nable): abilità o meno l'ADC apequendo la circuiteria interna e menolambla le usote in High }
- · Soc (Seart of Conversion) , per dare it via alla conversione
- . Busy: quando è allivo jindica che all'interno dell'ADC è in corso la conversione
- · VALID OUT : jndice il completemento della conversione




\* la medesima parda digitale in uscita può essere familla per una gamma di valori in ingresso pari alla risoluzione dell'ADC considerato -> CARATTERISTICA A SCALINATA

#### CARATTERISTICA DI TRASFERIMENTO STATICA DI UN ADC CARATTERISTICA DI TRASFERIMENTO 1111 STATICA DI UN ADC IDEALE A HID 4BIT 1101 1100 RISOLUBIONE - VFS = VFS = 1LSB 1101 1010 100( 4LSB Loop OUI 0110 0101 0 100 intervallo di valori Vin a cui 00 11 corrisponde la medesima 0010 perole dipitale jn uscita. 1000 CCCD

#### ERRORE DI QUANTIZZAZIONE

Per effello della forma a rocalinata della caralleristica di usuta al crescere oli Vin ciascum coodice in juscita dappri ma sovrastima la Jensione di ingresso e poi la sottostima




# ERRORE DI QUANTIZZAZIONE

\* l'errore di quantizzzzione è "insito" mel processo stesso di conversione attraverso una caratteristica a ocalinata invece della Jeorica caratteristica rettilinea e la sua "entità" dipende phalla pisoluzione dell'ADC compiolerato

\* repose disappe e geodano pell errore (unbboop a megis nolla):


La valore efficace : 59 = LSB.

### ERRORE DI GUADAGNO




\* Pendenza della rella compiungente i punti della prima e dell'il Tima Transizione mon coincidente con quella ideale

ERRORE Diquadação: scontemento Ira la pendenza ibeale e la pendenza ideale, cioè differenza Ira la larghezza dell'ullimo gradino ed il valore ideale di 1.5 LSB



ERRORE DI OFFSET: differenza di larghezza del primo gradino nispello al valore ideale di 0.5 LSB


#### NON-LINEARITA DIFFERENZIALE (DNL)




NON-LINEARITÀ DIFFERENZIALE (DNL): scootzmento To la larghezza dell'i-e simo gradino ed il suo valore ideale pari a 1LSB
La DNL dei due codici estremi è calculata sottramba il valore ideale di 0.5LSB e di 1.5LSB

### NON-LINEARITA DIFFERENZIALE (DNL)

La presenta di DNL in jun ADC reak è causa di jun errore di quantiazzazione che si discosta da quello di jun ADC idea le a pari mumero di bit. 8mfalli ogni gradina pui largo di 115B corrisponde ad jun errore di quantiazzazione maggiore di 125B, mentre a pradini pui strelli di 125B corrisponde di maggiore di 225B, mentre a pradini pui strelli di 125B corrisponde jun errore di quantiazzazione injeriore a + 1/2 LSB



### NON-LINEARITA INTEGRALE (INL)




NON-LINEARITÀ iNTEGRALE: scostamento Trajl centro del gradino reale e quello ideale

# NON-LINEARITA INTEGRALE (INL)

Lo scostamento può essere definito rispello a:

- \* caraTteristica jdeale (biseTtrice del 1ºquadrante)
- \* rella jostespolante ai minimi quadrali j'centri dei gradini reali
- \* rette compringente il centro del primo gradino con il centro dell'ultimo gradino.


La non-linearità integrale relativa ad um dato codice à la nomme algebrica delle monslinearità differenziali relative a tutti i codici precedenti.



d'errore da codice monconte si rejerisce el jelloche esiste una perole digitale che mon verra mei fornite in usu Ta dell'ADC (Missing code).

des presenzo di codici mancanti è fonte di errore di quantizzazione necessariamente mappiore di 125B


#### STRUTTURA BASE DI UN ADC



- tensione di rifeximento variala mel tempo secondo opportuni criteri
- · Vin è mentenuta costante durante Tullo il tempo della conversione de un 5841
- · quendo | Vin VREF (E) | < 1 LSB


le logice di controlla dell'ADC individue i bit delle perole digitale corrispondente e VREF (+) e quindi della perole digitale che xappresenta il codice di conversione della Tensione in ingresso.

# ADC A GRADINATA (1)



#### ADC A GRADINATA (1)

RESET



\* il DAC genera juna nequenza di 2 Valori discreti

\* inizio conversione: il Reser ezzero il contatore ed asseri sce il reset oli un FF SR => Q=1 e il cegnole di clock vie ne doto al contatore => ad ogni colpo oli clock l'uncita del DAC ni incrementa di 1LSB

\* quando  $V_{REF}(t) > V_{in} \Rightarrow$  comparatore commuta e assenting of SET del FF  $\Rightarrow g=0$  e viene bloccato il contatore. Eoc = 1  $\Rightarrow$  la parola digitale in usota è quella corrisponting dente alla Tensione analogica di ingresso.

TEMPO Di conversione: varia proporaionalmente all'ampiezza
del negnele di ingresso.

#### ADC A GRADINATA (2)

Vin ~VFS => l'uscita del DAC mecessite di 2 colpi di clock per portersi a (VFS - VFS)

La Tronv mex = 2 tore




- velocité di conversione relativamente bassa

  ADC à 10 bit => Vin à VFS mecessità di 1024 colpi

  di clock per essere convertito


  for = 1MHz => Tronv | = 1.024 ms => = 1000 convers./s
- erchiteTlus semplice, boots su pochi blocchi funzionali
  La ADC economico
- (2) la parola digitale formita in uscita è il pui piccola valore di Voac che sia morggiore di Vin, mon mon è neces noziamente il valore di Voac più vicino a Vin à sem pre sourastitato


# ADC A GRADINATA



# ADC TRACKING

E ottemuto da un ADC a gradinata postituendo il contetore con un counter up/pown








Zuel e la massima trequenza di aggameio di un Tracking ADC?


massima velocità di rarizzione dell'uscita del DAC: 1150 + fex = VPS x fex

La VESTIfin < (VES) fex = o fin < fex fex fox= 14+2; no 10 = o fin < 300 Hz!

# ADC TRACKING




# ADC AD APPROSSIMAZIONI SUCCESSIVE



# ADC AD APPROSSIMAZIONI SUCCESSIVE

La logica di controllo asserisce inizialmente il MSB  $\Rightarrow$  Vac-  $\frac{V_{CS}}{2}$ MSB=1 ne Vin  $\Rightarrow$   $\frac{V_{ES}}{2}$ MSB=0 se Vin  $\checkmark$   $\frac{V_{ES}}{2}$ 


e cost via fino all'essurimento dei bit




THEO DI CONVERSIONE TONV = M (ADC-10617; fcx= 14H2=0 (Conv-10,us)

Town limitato dal setting time del DAC e dal Tempo di reisposta del com paratore. In generale, l'initatedo della logica SAR à TEOSCURAbile.

# ADC AD APPROSSIMAZIONI SUCCESSIVE




# ADC A DOPPIA RAMPA (DUAL-SLOPE ADC) (1) Architettura jodonea per ADC pod elevata risoluzione COMPANIATORE PAROLA CONTROL COUNTER DI USCITA Logic START/STOP




- PRINA DELL'INIZIO DELLA CONVERSIONE: S2 CHIUSO V2=0
- inizio DEL CICLO DI CONVERSIONE: FASE 1
  - . S2 SI APRE
  - . SI CONNETTE L'INGRESSO DELL'INTEGRATORE A VILL


    La i = Nin => NI CRESCE LINEARRENTE (PENDENSA i = Nin)
  - . CONTATORE E ABILITATO E CONTA PER UN TEMPO TI
  - Le la prima fane termina quando il contatorcha contato mres (= 2m) e viene recellato



#### ADO A DOPPIA MANPA (21)



- ciclo di conversione : FASE 2
  - Sy CONNETTE LA TENSIONE VREF ALL'INGRESSO DELL'INTEGRATORE
    L. i = NREF . N' DECRESCE LINEARHENTE (PENDENSA VERF)
  - . IL CONTATORE E ABILITATO E CONTA
  - FERRA IL CONTATORE




#### ADC A DOPPIA RAKPA (3)

MA: MREF E PROPORZIONALE A TI R (CONTECCIO DEL COUNTER ® TI) E PROPORZIONALE ATI

- La la parola digitale le in juscita al contatore al Tempo
- elevata poccuratezza, poiche le prestazionimon di pendono dolle tolleranze pui valori di Re C
- D xidotto mumero di componenti e blocchi circuitali
- @ tempi di conversione piuttosto lunghi


#### FLASH ADC

Per reggiungere elevate velocità di conveccione è necessario ricorrere ad ADC basati su architetture di Tipo parallelo.



#### FLASH ADC

Per reggiungere elevate velocità di conveccione è neconserio nicorrere ad ADC basati su architetture di Tipo parallelo.



- \* Il repusse enelogico è confrontato con 2-1 diverse Tensioni di riferimento ottenute con un pertitore di resistenze ed ele veta precisione.
- \* Le juscite dei comperatori nono codificate dell'encoder per formire la parola digitale di usuta
- Servono 2<sup>m</sup>-1 comparatori e 2<sup>m</sup> resistemae ad elevata precisione La architettura flosh odalla per ADC a baso mumero di bit
- (2) l'offret dei comparatori degrado la linearità dell'ADC
- Tempi di conversione molto brevi, limitati solo dei tempi di xitardo dei comperatori e della rete logica La Tione a decine di ms.

## . DINAMICA DELL ADC

É data plat reapparto Tra il messoimo valore formi bile pall'ADC e il valore plet minimo inTervallo di Tempione che può essere pliscriminato

DINAMICA = 20 log 
$$\frac{TSR}{LSB}$$
 = 20 log  $\frac{FSR}{\frac{FSR}{2^n}}$  = 20 log  $2^m$  =

ADC = 12 bit com 
$$V_{REF} = 5V$$

00000000000 =  $\frac{V_{REF}}{2^{12}} = \frac{5V}{4096} = 1.22 \text{mV}$ 

111111111111  $\frac{1}{2}$   $V_{REF} = 5V$ 

Le DINAHICA =  $20 \log \frac{5V}{1.22 \text{mV}} = 72 \text{dB}$ 

=  $12 + 6.02 = 72 \text{dB}$ 

#### dinamica segnale analogico vs. dinamica ingresso ADC

L'uscita dell'ADC (amohe se sideale) può poedere seiso luzione in tulli si casi sin cui si segnale penalogico in ingresso presenta un empiezza minore della manoirma empiezza consentito


Le si segnale di ingresso man espente

l'intera dinamica

quando il segnole di ingresso mon hou ampiezza sufficiente Te per struttere l'intere dinamica dell'ADC è conveniente amplificare preliminarmente il republic di ingresso per portarlo in dinamica".

#### Esempio:

Segnale di ingresso con: i) dinamica ridotta rispetto a ADC e ii) non contenuta totalmente entro la dinamica di ingresso dell'ADC. Uso uno stadio di amplificazione con un secondo ingresso DC per amplificare e traslare il segnale di ingresso in modo da sfruttare tutta la dinamica dell'ADC.



- dimensionando lo stadio di amplificazione e la tensione di bias tali da allineare dinamica-segnale a dinamica-ADC, si avra' una migliore risoluzione in ingresso:  $LSB_{in} = LSB_{ADC} / (Vo/Vin) = LSB_{ADC} / (1+R_2/R_1)$
- invece in assenza di amplificazione si avra' semplicemente LSB<sub>in</sub>= LSB<sub>ADC</sub> (e il taglio dell'intervallo convertibile dell'ingresso).