

Architettura degli Elaboratori

L'architettura della CPU – Esercizio su hazard e pipeline



SAPIENZA
UNIVERSITÀ DI ROMA

Alessandro Checco

checco@di.uniroma1.it


Special thanks and credits:

Andrea Sterbini, Iacopo Masi,

Claudio di Ciccio

[S&PdC]

4.5 - 4.7



Esercizio

Nota: Assumiamo che `bge $t1, $zero, ciclo` sia un'istruzione del set standard. In realtà, è una pseudoistruzione tradotta in `slt $t1, $9, $0`
`beq $t1, $0, <offset istr. ciclo>`

Esercizio (esame 16-9-14)

1. Individuare i **data** e **control hazard**

- assumendo la **decisione** dei **branch** in fase ID

2. Individuare i casi in cui il **forwarding** è applicabile

3. Individuare gli **stalli necessari**

4. Calcolare la **durata totale** in cicli di clock **con forwarding**

5. Calcolare la **durata senza forwarding**

6. Riordinare le istruzioni per ridurre gli stalli (con fwd.)

7. Calcolare la **durata** del programma **ottimizzato** (4.)

8. Cosa c'è in **pipeline** al **16° CC** (v. programma originale)?

.data

vettore: **.word** 7, 14, ... , 48, 91 # 70 pari, 30 dispari

.text

main:

li \$t0, 0 # somma parziale

li \$t1, 396 # offset ultimo

ciclo:

lw \$t3, *vettore*(\$t1)

andi \$t2, \$t3, 1 # è dispari?

beqz \$t2, *salta* # se non lo è, lo ignoro

add \$t0, \$t0, \$t3 # altrimenti, lo sommo

salta:

addi \$t1, \$t1, -4 # prossimo elemento

bge \$t1, \$zero, *ciclo* # fine del ciclo?

li \$v0, 1 # stampa...

move \$a0, \$t0 # ... la somma

syscall

Hazard, stalli, durata con forwarding (punti 1., 2., 3., 4.)

.data

vettore: .word 7, 14, ... , 48, 91 # Tot. 70 pari, 30 dispari

.text

main:

li \$t0, 0

li \$t1, 396

ciclo:

lw \$t3, vettore(\$t1)

andi \$t2, \$t3, 1

beqz \$t2, salta

add \$t0, \$t0, \$t3

salta:

addi \$t1, \$t1, -4

bge \$t1, \$zero, ciclo

li \$v0, 1

move \$a0, \$t0

syscall

4 (riempimento)

F D E M W @5°

F D E M W @6°

10 colpi di clock (dispari)

F D E M W @7° F D E M W @17°

» F D E M W @9° » F D E M W @19°

» F D E M W @11° » F D E M W @21°

F D E M W @12°

F D E M W @13° » F D E M W @23°

» F D E M W @15° » F D E M W @25°

10 colpi di clock (pari)

ciclo = $30 \cdot (6 + 3 + 1) + 70 \cdot (5 + 3 + 2) - 1$

totale = $4 + 2 + 999 + 3 = 1008$

@1006°

@1007°

@1008°

Hazard, stalli, durata senza forwarding (punto 5.)

.data

vettore: .word 7, 14, ... , 48, 91 # Tot. 70 pari, 30 dispari

.text

main:

li \$t0, 0

4 (riempimento)

F D E M W @5°

li \$t1, 396

F D E M W @6°

ciclo:

lw \$t3, vettore(\$t1)

» » F D E M W @9° F D E M W @22°

andi \$t2, \$t3, 1

» » F D E M W @12° » » F D E M W @25°

beqz \$t2, salta

» » F D E M W @15° ... @28°

add \$t0, \$t0, \$t3

F D E M W @16°

salta:

addi \$t1, \$t1, -4

F D E M W @17° @30°

bge \$t1, \$zero, ciclo

» » F D E M W @20° @33°

li \$v0, 1

#

move \$a0, \$t0

ciclo = 30*(6+6+1) + 70*(5+6+2) - 1

syscall

totale = 4 + 2 + 2 + 1299 + 3 = 1310

13 colpi di clock (pari)

@1308°

@1309°

@1310°

Riordinamento con forwarding (punto 6.)

.data

vettore: .word 7, 14, ... , 48, 91 # Tot. 70 pari, 30 dispari

.text

main:

li \$t0, 0

li \$t1, 396

ciclo:

lw \$t3, vettore(\$t1)

andi \$t2, \$t3, 1

beqz \$t2, salta

add \$t0, \$t0, \$t3

salta:

addi \$t1, \$t1, -4

bge \$t1, \$zero, ciclo

li \$v0, 1

move \$a0, \$t0

syscall

4 (riempimento)

F D E M W @5°

F D E M W @6°

10 colpi di clock (dispari)

F D E M W @7° F D E M W @17°

» F D E M W @9° » F D E M W @19°

» F D E M W @11° » F D E M W @21°

F D E M W @12°

F D E M W @13° » F D E M W @23°

» F D E M W @15° » F D E M W @25°

10 colpi di clock (pari)

ciclo = 30*(6+3+1) + 70*(5+3+2) - 1

totale = 4 + 2 + 999 + 3 = 1008

@1006°

@1007°

@1008°

Riordinamento con forwarding (punto 6.)

.data

vettore: .word 7, 14, ... , 48, 91 # Tot. 70 pari, 30 dispari

.text

main:

li \$t0, 0

li \$t1, 396

ciclo:

lw \$t3, vettore(\$t1)

andi \$t2, \$t3, 1

addi \$t1, \$t1, -4

beqz \$t2, salta

add \$t0, \$t0, \$t3

salta:

bge \$t1, \$zero, ciclo

li \$v0, 1

move \$a0, \$t0

syscall

4 (riempimento)

F D E M W @5°

F D E M W @6°

8 colpi di clock (dispari)

F D E M W @7° F D E M W @15°

» F D E M W @9° » F D E M W @17°

F D E M W @10° F D E M W @18°

F D E M W @11° F D E M W @19°

F D E M W @12°

F D E M W @13° F D E M W @20°

8 colpi di clock (pari)

ciclo = 30*(6+1+1) + 70*(5+1+2) - 1

totale = 4 + 2 + 799 + 3 = 808

2 stalli sono stati eliminati
all'interno di un ciclo ripetuto 100 volte
→ 200 cicli di clock necessari in meno
→ risparmio sul totale di ~20%

Non
rimovibile
mediante
riordinam.



@806°

@807°

@808°

Cosa c'è in pipeline a t=16? (punto 7.)

.data

vettore: .word 7, 14, ... , 48, 91 # Tot. 70 pari, 30 dispari

.text

main:

li \$t0, 0

li \$t1, 396

ciclo:

lw \$t3, vettore(\$t1)

andi \$t2, \$t3, 1

beqz \$t2, salta

add \$t0, \$t0, \$t3

salta:


addi \$t1, \$t1, -4

bge \$t1, \$zero, ciclo


li \$v0, 1

move \$a0, \$t0

syscall



Fra le altre cose, questo schema non presenta la fase di decisione dei salti in ID e non riporta le strutture di gestione degli hazard.



Contenuto dei registri


IF/ID																															
<div>31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 09 08 07 06 05 04 03 02 01 00</div>																															
PC																															
In																															

ID/EX																																EX				M				WB							
<div>31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 09 08 07 06 05 04 03 02 01 00</div>																																<div>04 03 02 01 00</div>				<div>01 00</div>				<div>00</div>				<div>00</div>			
CD																																SI				ALUOp				MemRead				RegWrite			
SD																																TI				ALUSrc				MemWrite				MemToReg			
TD																																				RegDst											

EX/MEM																																M				WB							
<div>31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 09 08 07 06 05 04 03 02 01 00</div>																																<div>04 03 02 01 00</div>				<div>00</div>				<div>00</div>			
AD																																DI				MemRead				RegWrite			
TD																																				MemWrite				MemToReg			


MEM/WB																																WB							
<div>31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 09 08 07 06 05 04 03 02 01 00</div>																																<div>04 03 02 01 00</div>				<div>00</div>			
AD																																DI				RegWrite			
MD																																				MemToReg			

Contenuto dei registri




Architettura con pipeline (attenzione: incompleta!)

Fra le altre cose, questo schema non presenta la fase di decisione dei salti in ID e non riporta le strutture di gestione degli hazard.



Altra approssimazione: come visto durante la lezione sulla progettazione del forwarding, gli indici di rs ed rt vengono aggiunti al registro di pipeline ID/EX. Anche quello di rd, che però (vedremo in seguito) resta comunque incluso nella parte imm. di 32 bit

Contenuto dei registri



Io:

lw \$t3, vettore(\$t1)	#	F D E M W @7°	F D E M W @17
andi \$t2, \$t3, 1	#	» F D E M W @9°	» F D E M W
beqz \$t2, salta	#	» F D E M W @11°	» F D E
add \$t0, \$t0, \$t3	#	F D E M W @12°	W

Contenuto dei registri

