
A2 mikroarkitektur



Pipelining - Agenda


- 1. Hvad er pipelining?
- 2. Hvilke problemer skal man løse når man laver en pipeline
- 3. Hvilke teknikker tager man til hjælp
- 4. Pipelining i moderne CMOS (lager er laaaangsomt)
- 5. Ambitiøs? Flere instruktioner per clock?

Vi har set en pipeline før!

Pipelining går ud på at arrangere udførelsen af instruktioner som et samlebånd.

I A2 har vi en simpel 3-trins pipeline:

- 'F' for "fetch" hentning af instruktion
- 'C' for "compute" afkodning og udførelse af ALU- og kontrol-instruktioner
- 'M' for "memory" tilgang til lageret, til en adresse beregnet i 'C'.



Den klassiske "lærebogs-" pipeline.

Den klassiske pipeline som man ofte ser i lærebøgerne har 5 trin:

- 'F' for "fetch" hentning af instruktion
- 'D' for "decode" afkodning
- 'X' for "execute" udførelse (ALU)
- 'M' for "memory" læsning fra lageret
- 'W' for "writeback" opdatering af registre

Hvad er det rigtige pipeline layout? Hvorfor er der 5 trin i den "klassiske" pipeline? Hvorfor ikke 3 som i A2 ?

Det skal vi (blandt andet) prøve at indkredse i dag.

Hvordan laver man en pipeline

Ved pipelining adskiller man hvert trin med registre - så kan trinnene udføres samtidigt, men med forskellige instruktioner i hvert sit trin.


```
insn1 FDXMW
insn2 FDXMW
insn3 FDXMW
insn4 FDXMW
insn5 FDXMW
```

Antag at hvert "trin" tager 1 nanosekund. Så kan samlebåndet bevæge sig med op mod en GHz. Udefra ser det ud som om de fleste instruktioner udføres på en enkelt clock, men i virkeligheden er den samlede udførelsestid for en instruktion forøget.

Vi illustrerer hvordan en pipeline opfører sig ved hjælp af *afviklingsplot* (Se https://x86prime.github.io/afviklingsplot/)

x86prime som klassisk pipeline

Simpel fem-trins pipeline.



Vi har indskudt registre (såkaldte pipeline-registre) foran afkoderen, ALUen, data-cachen og til sidst, før skrivning til registrene.

I ovenstående pipeline har vi ønsket en clock-frekvens der NETOP tillader en aritmetisk/logisk operation per cyklus.

Begrænsninger

- Deling af hardware mellem forskellige trin er kompliceret.
- Data-afhængigheder begrænser gevinsten ved pipelining
- Kontrol-afhængigheder begrænser gevinsten ved pipelining
- Super aggressiv pipelining giver et design der bruger meget strøm og giver meget varme.

Begrænsning 1: Structural hazards

Det bliver ret besværligt, hvis samme hardware stump skal bruges fra flere forskellige trin i pipelinen. Så skal man koordinere brugen. Det kaldes en "structural hazard".

Derfor er der ofte to separate stykker lager til hhv instruktioner og data så man samtidigt både kan hente instruktioner (til "F"-trinnet) og data (til "M"-trinnet). De to separate stykker lager tæt på pipelinen er i form af *cache*. Lager der indeholder kopi af data fra det egentlige lager.

Det kan også ske, at der er dele af maskinen man ikke ønsker at pipeline. For eksempel er division alt for dyrt at pipeline og i stedet bruger man en iterativ løsning.

Begrænsning 2: Data hazards

Hvis en instruktion skal bruge resultatet af den forrige ville vi gerne kunne klare det uden at tabe ydeevne:

```
insn FDXMW
movq %r11,%r14 FDXMW
addq %r14,%r17 FDXMW
insn FDXMW
```

Men ups - resultatet fra movq når først registrene i 'W' og skal læses i 'D'. Det kaldes en "data hazard". En triviel løsning er at bremse pipelinen for de senere instruktioner indtil det er sikkert at fortsætte. Det kaldes et "stall".

```
insn FDXMW
movq %r11,%r14 FDXMW
addq %r14,%r17 FDDDDXMW <--- stall i 'D'
insn FFFFDXMW
```

Men det koster gevaldigt meget på ydeevnen

Data afhængigheder - løsning i software

Simpelt! Compileren må indsætte instruktioner der er uafhængige!


```
insn FDXMW
movq %r11,%r14 FDXMW
uafh. insn FDXMW
uafh. insn FDXMW
uafh. insn FDXMW
addq %r14,%r17 FDXMW
insn FDXMW
```


De tre instruktioner der skal være uafhængige siges at befinde sig i et "delay slot" eller "shaddow" af den foregående instruktion.

Det er ofte vanskeligt for oversætteren at finde nyttige instruktioner til at fylde i sådan et "delay slot".

Data afhængigheder - løsning i hardware

Hardware løsning: Vi tilføjer dedikerede forbindelser fra resultat-siden af ALUen til der hvor værdierne skal bruges.





Fetch Decode Execute Memory WB

Effekt af bypassing/forwarding

Sådanne dedikerede forbindelser kaldes "bypassing" eller "forwarding". Det vil koste lidt på clockfrekvensen i forhold til hvis man ikke har bypassing. Men gevinsten er stor:

```
insn
movq %r11,%r14
addq %r14,%r17
insn

FDXMW

FDDDDXMW <--- stall
FFFFDXMW

insn
movq %r11,%r14
addq %r14,%r17
FDXMW
FDXMW</pre>
```

Moderne maskiner løser alle data afhængigheder i hardware. En del ældre maskiner (nu døde eller meget ildelugtende) har "delay slots" som programmør (eller compiler) skal fylde. Om ikke andet, så med "nop".

Langsommere instruktioner

Det er ikke alle instruktioner der udføres i et enkelt trin - kun de aritmetisk/logiske (dog aldrig multiplikation).

Læsning fra lageret har først et resultat efter 'M' trinnet:

```
insn FDXMW
movq 4(%r11),%r14 FDXMW
addq %r14,%r17 FDDXMW <--- stall
insn FFDXMW
```

her er der ikke noget at gøre. Selv med "forwarding" (eller "bypassing") må den afhængige instruktion forsinkes indtil data når frem.

Vi siger at movq-instruktionen har en "skygge" på en instruktion. Hvis vi kan finde en uafhængig instruktion at placere i skyggen behøver vi ikke at bremse pipelinen.

kald og retur

Kald og retur udgør en anden udfordring. Betragt:

Her skal vi have hentet jmp-instruktion og afkodet den før vi kan hoppe. Og når vi finder ud af vi skal hoppe har vi allerede hentet den næste instruktion som slet ikke skal udføres!

Retur er værre:

Betingede hop

Betingede hop er også en udfordring. Vi kan godt genkende og reagere i 'D'-trinnet. Men hvordan? Vi ved jo ikke endnu om hoppet skal tages eller ej. Vi kan først afgøre hoppet i 'X' trinnet.

Her koster hoppet 2 ekstra clock cykler hvis det tages, 3 i alt. Men bemærk at hvis hoppet *ikke* skal tages, så fortsætter pipelinen normalt, og så koster hoppet kun en enkelt cyklus.

Lagertilgang vs. beregning

Lageret er organiseret som et hierarki. Tættes på pipelinen sidder små men meget hurtige lager elementer. Længere ude meget større men langsommere lager elementer.

Størrelsen på de to lager blokke (primære caches) der er integreret med pipelinen hænger sammen med hvor meget tid, man har til at tilgå dem. Og en enkelt clock-cyklus vil indebære lager blokke der er alt for små (måske en kilobyte?).

Så man pipeliner lager tilgang, og selv den primære cache tager længere tid at tilgå end en clock-cyklus.

Følgende er relativt almindeligt:

- L1: 16KB-64KB, 2-4 clock cykler
- L2: 256KB-1MB, 11-20 clock cykler
- L3: 1-4MB, 20-40 clock cykler
- Lager: GBytes, 100-200 clock cykler.

En mere realistisk pipeline

Lad os kigge på en pipeline, hvor lagertilgang tager 3 cykler, men er fuldt pipelinet.

Langsommere opslag i lageret påvirker både hentning af instruktioner og hentning af data.

Her eksemplet fra før (prikker '.' for ekstra pipeline trin i lager-hierarkiet):

```
insn F..DXM..W movq 4(%r11),%r14 F..DXM..W addq %r14,%r17 F..DDDDXM..W <-- forsinkes nu 3 cykler FF...DXM..W
```

Movq fra lageret kaster nu en skygge på 3 instruktioner.

3 cycle cache opslag (II)

Ændringer i programrækkefølgen (kald, retur, hop) bliver også dyrere

Her det betingede hop fra før:

```
insn
cbge %r12,%r13,target
<shaddow>
<shaddow+1>
<shaddow+2>
<shaddow+3>
target: insn
F..DXM..W
F..DXM..W
F..DXM..W
F..DXM..W
F..D
F..
<-- for ikke at tale om dem her
F..DXM..W
F..DXM..
```

Prisen er nu 5 cykler for et taget hop, stadig en cyklus for et ikke taget hop.

Den gennemsnitlige afstand mellem hop er 6 instruktioner! Hveranden clockcykle er spildt! Åh skræk-og-ve og udbredt jammer!

Hvad skal vi gøre?

Hvis i tvivl - GÆT!

Over tid har man udviklet forskellige teknikker til at klare hop, kald og retur i lange pipelines - her er to af dem (de to vigtigste):

- Hop forudsigelse forudsigelse af om et betinget hop skal tages eller ej baseret på kontekst.
- Retur forudsigelse en lillebitte hardware stak (f.eks. 8 addresser) placeret tidligt i pipelinen så man kan få retur adressen uden at vente på at den læses fra registre, endsige forwardes fra en netop overstået læsning fra lageret.

Jo dybere pipeline, jo vigtigere er disse teknikker

Vi nøjes med at kigge lidt nærmere på hop forudsigelse

Hop-forudsigelse

Ofte kan man forudsige om et hop skal tages eller ej. F.eks. vil hop der lukker en løkke (og hopper tilbage til begyndelsen af løkken) oftest skulle tages.

En simpel forudsigelse kunne være at hop der går bagud skal tages, men dem der hopper til en senere adresse skal ikke. Lidt mere fleksibelt er det hvis en compiler kan markere sin forudsigelse så hardwaren kan se den.

Det kaldes statisk hop-forudsigelse.

Desværre er hop ret dynamiske, så statiske metoder har kun begrænset succes. Der skal dynamiske metoder til.

Dynamisk hop-forudsigelse

Dynamisk hop-forudsigelse opsamler data fra hoppenes historie og brugder det til at forudsige den fremtidige opførsel.

Den simpleste udgave betragter hvert hop for sig. Man knytter en to-bit tæller til hver hop, i praksis ved at lave en række af tællere og bruge nogle bits fra PC'en til at vælge en tæller. Hver tæller opsumerer hoppets historie:

```
00 hop ikke taget (strongly not taken)
01 hop almindeligvis ikke taget (weakly not taken)
10 hop almindeligvis taget (weakly taken)
11 hop taget (strongly taken
```

Hver gang et hop afgøres, opdateres den matchende tæller, enten i retning mod "hop ikke taget", eller mod "hop taget".

Dette kaldes "local" hop forudsigelse - fordi man betragter hvert betinget hop adskilt fra de andre.

Korrelerende hop-forudsigelse

Hop er ofte korrelerede med andre hop. Det kan man udnytte ved at opsamle hoppenes historie. En simpel fremgangsmåde er at indkode historien i et skifte-register. Når et hop tages skifter man '1' ind i skifteregisteret. Når et hop ikke tages skifter man '0' ind.

Som før har man en tabel af to-bit tællere der opdateres på samme måde som beskrevet for lokale forudsigere.

For at lave en forudsigelse laver man et "hash" af skifteregisteret og PC'en og bruger det til at slå op i tabellen med tællere. Bitvis XOR er en fin hash funktion i det her tilfælde.

Denne forudsiger kaldes "gshare" og kan ofte levere mere end 90% korrekte forudsigelser.


Der findes andre og betydeligt mere omfattende forudsigere der fungerer endnu bedre. Generelt skal man ikke tro at man kan forudsige sine egne hop bedre end maskinen kan.

Se f.eks. https://team.inria.fr/alf/members/andre-seznec/branch-prediction-research/


Superscalar pipelining

Fint ord for mere end en instruktion per clock

Det begynder med følgende observation: cache adgang koster meget hardware. Hvis vi har lavet hardware med mulighed for en adgang pr clock, så lad os udnytte det! Skaler resten af maskinen så der typisk er brug for cachen hver clock.



2-vej superscalar



insn 0 FDX/
insn 1 FDX/
insn 2 FDX
insn 3 FDX
insn 4 Fl
insn 5 Fl

Data afhængigheder i en superskalar pipeline

I en superskalar pipeline er der langt flere mulige "stalls" på grund af data afhængigheder. Betragt flg 2-vejs superskalare pipeline:

```
insn F..DXM..W F..DXM..W addq %r14,%r17 F..DDDDXM..W <-- forsinkes 3 cykler F....DXM..W
```

Forsinkelsen er den samme som i den simplere pipeline (3 cykler), men da der ellers kan pumpes dobbelt så mange instruktioner igennem er "skyggen" efter movq-instruktionen dobbelt så lang, 6 instruktioner.

Hop/kald/retur i en superskalar pipeline

Betragt vores betingede hop fra tidligere:

```
insn
                          F. DXM. W
cbge %r12,%r13,target
                          F..DXM..W
                                        <-- vi kan afgøre hop i 'X'
<shaddow>
                           F.D
                                        <-- og slå de her instruktioner ihjel
<shaddow+1>
                           F.D
<shaddow+2>
                            F..
<shaddow+3>
                            F..
                                        <-- for ikke at tale om dem her
<shaddow+4>
                             F.
<shaddow+5>
<shaddow+6>
<shaddow+7>
target: insn
                               F..DXM..W <-- og starte hentning
```

Hoppet har en "skygge" på otte instruktioner.

For en superscalar pipeline er det endnu vigtigere med ordentlig forudsigelse

Opsamling

Pyha - vi er nået langt fra den simple mikroarkitektur for A2

- Vi har introduceret et realistisk lager hierarki
- Vi har introduceret en realistisk pipeline som kører med højere clock frekvens en A2 - og forhåbentligt kan afvikle virkelige programmer hurtigere
- Vi har kigget på de problemer hardware-ingeniørerne skal løse undervejs, når de laver en pipelinet maskine
- Vi har også introduceret de mere ambitiøse superskalare pipelines som er vidt udbredte, selv i batteridrevne enheder som smartphones.

Kan en 2-vejs superskalar køre dit program 2x hurtigere end den simplere skalare pipeline? Kan en 4-vejs mon køre det 4x hurtigere?

Det varierer voldsomt fra program til program hvor meget der vindes.

Spørgsmål og Svar - også vedr A2

