# **Digital Design**

Zusammenfassung

Joel von Rotz & Andreas Ming / \*Quelldateien

# Inhaltsverzeichnis

	VHI	DL		
	1.1 Entwicklung			
		1.1.1 Designflow		
		1.1.2 Struktur Datei		
	1.2	Synthesis & Simulation		
		1.2.1 Transactions		
		1.2.2 Propagation Delay		
	1.3	Architektur		
	1.4	Entity		
	1.5	Components		
	1.6	Kombinatorische Logik		
		1.6.1 Concurrent Signal Assignments		
		1.6.2 Selected Signal Assignments case		
		1.6.3 Conditional Signal Assignments when/else		
	1.7	Prozesse/Sequential Statements		
		1.7.1 Sensitivity List		
	1.8	Grundlegende Konzepte		
		1.8.1 Ports & Signale		
		1.8.2 Treiber <=		
2	VHI	DL Syntax		
2				
	Viva	ado		
•	Viva			
-	<b>Viva</b> 3.1	Project Summary		
-				
	3.1	Project Summary		
	3.1	Project Summary		
	3.1	Project Summary		
	3.1 <b>Fini</b> 4.1	Project Summary  3.1.1 Utilization  te State Machines (FSM)  FSM-Typ: Mealy		
	3.1 Fini 4.1 4.2	Project Summary 3.1.1 Utilization  te State Machines (FSM)  FSM-Typ: Mealy  FSM-Typ: Moore  FSM-Typ: Medvedev		
	3.1 Fini 4.1 4.2 4.3	Project Summary 3.1.1 Utilization  te State Machines (FSM)  FSM-Typ: Mealy  FSM-Typ: Moore  FSM-Typ: Medvedev  Parasitäre Zustände		
	3.1 Fini 4.1 4.2 4.3 4.4	Project Summary 3.1.1 Utilization  te State Machines (FSM)  FSM-Typ: Mealy  FSM-Typ: Moore  FSM-Typ: Medvedev		
	3.1 Fini 4.1 4.2 4.3 4.4	Project Summary 3.1.1 Utilization  te State Machines (FSM)  FSM-Typ: Mealy  FSM-Typ: Moore  FSM-Typ: Medvedev  Parasitäre Zustände  State Encoding  4.5.1 Binär		
	3.1 Fini 4.1 4.2 4.3 4.4	Project Summary 3.1.1 Utilization  te State Machines (FSM)  FSM-Typ: Mealy  FSM-Typ: Moore  FSM-Typ: Medvedev  Parasitäre Zustände  State Encoding  4.5.1 Binär		
4	3.1 Fini 4.1 4.2 4.3 4.4 4.5	Project Summary 3.1.1 Utilization  te State Machines (FSM)  FSM-Typ: Mealy FSM-Typ: Moore FSM-Typ: Medvedev Parasitäre Zustände State Encoding 4.5.1 Binär 4.5.2 One-Hot Goldene Regeln der (FSM) Implementierung		
4	3.1 Fini 4.1 4.2 4.3 4.4 4.5	Project Summary 3.1.1 Utilization  te State Machines (FSM)  FSM-Typ: Mealy FSM-Typ: Moore FSM-Typ: Medvedev Parasitäre Zustände State Encoding 4.5.1 Binär 4.5.2 One-Hot Goldene Regeln der (FSM) Implementierung		
4	3.1 Fini 4.1 4.2 4.3 4.4 4.5	Project Summary 3.1.1 Utilization  te State Machines (FSM)  FSM-Typ: Mealy FSM-Typ: Moore FSM-Typ: Medvedev Parasitäre Zustände State Encoding 4.5.1 Binär 4.5.2 One-Hot Goldene Regeln der (FSM) Implementierung		


#### **VHDL** 1

# Hinweis

Very High Speed Integrated Circuit Hardware Description Language ist einer Hardwarebeschreibung und keine Programmiersprache.

#### 1.1 Entwicklung

#### 1.1.1 Designflow



#### 1.1.2 Struktur Datei

```
-- File: MyComponent.vhd
-- Author: myself
-- Date: yesterday
library ...
-- Library einbinden
-- Packages aus Library bekanntgeben
entity ...
-- Schnittstelle der Komponente gegen aussen
architecture ...
-- Funktion (Innenleben) der Komponente
```

1.2

• Synthesis generiert die Netlist des VHDL-Codes und beschreibt.

Synthesis & Simulation

Synthesis vs. Implementation

 Implementation wendet die Contraints an und sorgt für die Hardware-Implementierung.

#### 1.2.1 Transactions

#### 1.2.2 **Propagation Delay**

#### 1.4 **Entity**

Eine Entity beschreibt den Komponenten für äusserliche Zugriffe. Es wird nur die Struktur des Komponents bekannt gegeben, aber nicht den Inhalt des Komponenten.

```
entity MyComponent is
  port ( a_pi, b_pi : in std_logic;
        -- Input Ports
        c_po : out std_logic
        -- Output Port
        --x_pio : inout std_logic
        -- Bidirektionaler Port
       );
  constant c_max_cnt : integer := 20_000;
end MyComponent;
```

# **i** Hinweis

Alles was in der Entity bekannt ist (inkl. Libraries), ist auch in der zugehörigen Architecture bekannt.

# 1.5 Components

# 1.6 Kombinatorische Logik

Folgend sind *Process Statements* in Kurzschreibweise - Concurrent Signal Assignments - Selected Signal Assignment - Conditional Signal Assignment

# Process Statements

Alle Signal Assignments ausserhalb von process (Concurrent-, Selected-, Conditional-Signal Assignment) sind **Process Statements** in Kurzschreibform!

### 1.6.1 Concurrent Signal Assignments

#### 1.6.2 Selected Signal Assignments case

# 1.6.3 Conditional Signal Assignments when/else

# 1.7 Prozesse/Sequential Statements

### 1.7.1 Sensitivity List

Prozesse werden mit Hilfe einer Sensitivity List auf ausgewählte Signale sensitiv gemacht.

# 1.8 Grundlegende Konzepte

### 1.8.1 Ports & Signale

Port sind die Anschlüsse eines Komponents und Signale sind Komponent-interne Signale, welche von aussen nicht zugreifbar sind.

std\_logic, std\_ulogic, std\_logic\_vector(a downto
b)

#### 1.8.2 Treiber <=

Der Treiber <= beschreibt, dass das linke Signal vom rechten Signal angetrieben wird. Folgendes Beispiel beschreibt einen Inverter:

```
Inv_Out <= not Inv_In;</pre>
```

# 2 VHDL Syntax

```
y \ll (0 \Rightarrow '0', 1 \Rightarrow '0', 2 \Rightarrow '0', 3 \Rightarrow '0');

y \ll (others \Rightarrow '0');

y \ll "0000";
```

Conditional Signal Assignment

```
y <= x when en = '1' else "0000";
y <= x when en = '1' else (others => '0');
```

Prozess Statement with sequential loop-Statement

```
process(x,en)
begin
  for k in 3 downto 0 loop
    y(k) <= x(k) and en;
  end loop;
end process;</pre>
```

# 3 Vivado

# 3.1 Project Summary

# 3.1.1 Utilization

Unter Utilization in der Project Summary kann die Post-Synthesis und -Implementation beschreibt die verwe


# 4 Finite State Machines (FSM)

# i Allgemeine Definition ZSM

$$o[k] = g(i[k], s[k])$$
  
 $s[k+1] = f(i[k], s[k])$ 

- k: diskrete Zeit mit  $t = k \cdot T_{CLK}$ , k = 0 entspricht Reset-Zeitpunkt
- Zustand des Systems mit
- $s \in S = \{S_0, S_1, ... S_N\}$
- i: Input des Systems mit  $i \in I = \{I_0, I_1, \dots I_M\}$
- Output des Systems mit
- $o \in O = \{O_0, O_1, ..., O_K\}$
- Output Funktion, berechnet aktuellen Output
- des Systems
- $_{c}$  . Next-State Funktion, berechnet nächsten
- Zustand des Systems


# 4.2 FSM-Typ: Moore



$$o[k] = g(s[k])$$
  
$$s[k+1] = f(i[k], s[k])$$


Beim Moore werden die Ausgänge im Zustand geändert.

# 4.1 FSM-Typ: Mealy



$$o[k] = g(i[k], s[k])$$
  
 $s[k+1] = f(i[k], s[k])$ 

Beim Mealy werden die Ausgänge  $\underline{\text{beim}}$   $\underline{\text{Zustandswechsel}}$  geändert.



# 4.3 FSM-Typ: Medvedev

Medvedev hat eine ähnlichen Aufbau wie Moore, wobei der Ausgang direkt dem Zustandswert entspricht und keine

zwischen Konvertierung gemacht wird.

$$o[k] = s[k]$$
  
$$s[k+1] = f(i[k], s[k])$$

# 4.4 Parasitäre Zustände

Jedes weitere Zustands-Flip-Flop erweitert die Anzahl Faktoren um den Faktor 2 ( $S=2^N$ ). Ungebrauchte Zustände werden *parasitäre Zustände* genannt.

$$n_{para} = 2^N - S$$
  $n_{para}|_{S=3, N=2} = 2^2 - 3 = 1$ 

N : Anzahl Flip-Flops

S: Anzahl verwendete Zustände

# 4.5 State Encoding

Zustand	Binär	One-Hot
$S_0$	00	001
$S_1$	01	010
$S_2$	10	100
Parasitäre Zustände	11	000, 011, 111, 110, 101

#### 4.5.1 Binär

### 4.5.2 One-Hot

# 4.6 Goldene Regeln der (FSM) Implementierung

- Memoryless Process (kombinatorische Logik)
  - Alle Eingangssignale der FSM und der aktuelle Zustand müssen in der sensitivity list aufgeführt werden.
  - Jedem Ausgangssignal muss für jede mögliche Kombination von Eingangswerten (inkl. parasitäre Input-Symbole) ein Wert zugewiesen werden. Keine Zuweisung bedeutet sequentielles Verhalten (Speicher)!
  - Parasitäre Zustände sollten mittels others abgefangen werden.
- Memorizing Process (sequentielle Logik)
  - Ausser Clock und (asynchronem) Reset dürfen keine Signale in die sensitivity list aufgenommen werden.
  - Das den Zustand repräsentierende Signal muss einen Reset-Wert erhalten.

# 5 Prozess Templates

# Hinweis

Der Inhalt der Prozess-Templates wird in den =>CUSTOM gekennzeichneten Abschnitten geschrieben.

# 5.1 positive getriggertes D-FlipFlop

### 5.1.1 Mit asynchronem Reset

```
-- mit asynchronem Reset
process (rst, clk)
-- Deklarationen => CUSTOM
begin
  if rst = '1' then
    -- asynchr. Reset => CUSTOM
    Q <= '0';
  elsif rising_edge(clk) then
    -- getaktete Logik => CUSTOM
    Q <= D;
  end if;
end process;</pre>
```

#### 5.1.2 Ohne Reset

```
process (clk)
-- Deklarationen => CUSTOM
begin
  if rising_edge(clk) then
    -- getaktete Logik => CUSTOM
    Q <= D;
  end if;
end process;</pre>
```