

Zusammenfassung MCFUN

Joel von Rotz 30.05.2022

Wichtige Seiten Reference Manual

Beschreibung	Seitenzahl
Signal Multiplexing and Pin Assignments	s.216
Port Control and Interrupts PORT	s.239 (Register → s.248)
System Integration Module SIM	s.259 (Register → s.261)
Analog Digital Converter ADC	s.761 (Register → s.768)
FlexTimer Module FTM	s.891 (Register → s.903)
Serial Peripheral Interface SPI → MOSI, MISO, SCLK, $\overline{SS} \times \#SLAVES$ (ausser Ring-Topologie, dann 1)	s.1123 (Register → s.1132)
Inter-Integrated Circuit I2C → SDA, SCL	s.1181 (Register → s.1185)
Universal Asynchronous Receiver/Transmitter UART → RX, TX	s.1215 (Register → s.1224)
General Purpose Input/Output GPIO	s.1375 (Register → s.1378)

Notes


Inter-Integrated Circuit I²C

🔥 Open Drain Konfiguration nicht vergessen!

```
PORTx->PCR[n] |= PORT_PCR_ODE(0x1);
```

Clock/Bit Stretching

Wenn der Slave Daten verarbeiten muss, während der Master neue Daten abfragen/versenden möchte, kann der Slave die Clock Leitung auf *LOW* ziehen. Der Master erkennt dies und wartet auf den Slave, bis dieser die Clock-Leitung wieder freigibt.



Entsteht meistens nachdem der Slave Informationen erhalten hat.

Multimaster

Wenn mehrere Master auf dem selben Bus anfangen zu kommunizieren, gewinnt der Master, welche die meisten Nullen schreibt. Alle anderen Master stoppen ihre Kommunikation.

Assembler

UART

Baudraten Berechnung

$$\text{Baud} = \frac{f_{CPU}}{16 \cdot (\text{SBR}[12:0] + \frac{\text{BRFA}}{32})}$$

Die Division durch 16 wird für das Einlesen und Überprüfen der Nachricht verwendet (für Noise Check).

$$\text{SBR}[12:0] + \frac{\text{BRFA}}{32} = \frac{f_{CPU}}{16 \cdot \text{Baud}}$$

→ $\text{SBR}_{MAX} = 8'191$ & $\text{BRFA}_{MAX} = 32$ ($\frac{1}{32} = 0.03125$)