SISTEMA DE CONTROLE BASEADO EM FPGA PARA CONDICIONAMENTO E PROCESSAMENTO DE SINAIS DE ULTRASSOM

A. X. Chang*, L. A. Sá*, J.M. Maia*, A. A. Assef*, F. K. Schneider*, V. L. S. N. Button** e E. T. Costa**

*CPGEI-DAELT-DAELN/Universidade Tecnológica Federal do Paraná - UTFPR, Curitiba, Brasil *DEB-FEEC e CEB/Universidade Estadual de Campinas - UNICAMP, Campinas, Brasil

e-mail: a.cxm@hotmail.com

Resumo: O processamento utilizado no diagnóstico não invasivo por ultrassom requer alta capacidade computacional e a transferência massiva de sinais advindos do transdutor para rapidamente gerar uma imagem em Modo B. O módulo de processamento deve ser rápido o suficiente para que as imagens sejam reconstruídas com o mínimo de latência entre o transdutor e o monitor. Este trabalho apresenta uma forma de processamento back-end de sinais de ultrassom reprogramável em FPGA. hardware desenvolvido um método para executar a reconstrução de imagens utilizando sinais de RF de ultrassom obtidos a partir do sistema aberto de pesquisa ULTRA-ORS, desenvolvido no Programa de Pós-Graduação em Engenharia Elétrica e Informática Industrial Universidade Tecnológica Federal do Paraná. Os resultados dos testes realizados no laboratório mostraram que o sistema desenvolvido é adequado para realizar o processamento back-end dos dados da plataforma ULTRA-ORS, apresentando diminuição significativa no tempo de execução.

Palavras-chave: Ultrassom, FPGA, reconstrução de imagem modo B.

Abstract: The processing used in noninvasive ultrasound diagnostic requires high computational capacity in order to quickly generate a mode B image from a large amount of data coming from the transducer. The processing module should be fast enough so that images are reconstructed with the minimum latency between the transducer and monitor. This paper presents a method of ultrasound back-end signal processing through FPGA. It was developed a method for image reconstruction using the ultrasound raw data obtained from the open system research ULTRA-ORS, developed at the Graduate Program in Electrical and Computer Engineering of the Federal University of Technology - Paraná. The results of the tests that have been carried out in the lab have shown that the developed system is suitable to perform the back-end data processing of the ULTRA-ORS platform, showing a significant decrease in run-time.

Keywords: Ultrasound, FPGA, reconstruction of B mode image.

Introdução

Para o uso do ultrassom, como técnica auxiliar ao diagnóstico médico, é necessário que os dados transmitidos e recebidos pelo transdutor apareçam na tela de um monitor de tal modo que, para o olho humano, o movimento do transdutor e as imagens mostradas na tela estejam sincronizados. Isso nos leva à percepção humana de tempo real, mesmo que exista um atraso entre um ponto e outro [1-4].

A motivação para este trabalho parte da plataforma aberta para pesquisa do ultrassom ULTRA-ORS desenvolvida no Programa de Pós-Graduação em Engenharia Elétrica e Informática Industrial da Universidade Tecnológica Federal do Paraná [1]. Este sistema funciona como um módulo front-end para processamento de dados advindos de um transdutor multielemento para investigação de novas técnicas de transmissão e recepção do ultrassom. No entanto, o processamento em back-end para a construção das imagens, a partir dos dados originais de radiofrequência (RF), possui uma alta latência devido às taxas de transmissão da interface USB 2.0, usada para a coleta de dados e processamento através de um computador. Como forma de diminuir essa latência, o projeto descrito neste artigo, utiliza a interface LVDS (Low-voltage Differential Signaling), também existente no ULTRA-ORS para executar o processamento em back-end através de lógica reconfigurável e externo a um computador.

Materiais e métodos

No presente trabalho foi realizada uma integração entre o *kit* de desenvolvimento DE2-115 e a placa de desenvolvimento Cyclone III Development Board (Cyclone III 3C120), ambas com tecnologia FPGA e produzidas pela Altera Corp [5,6]. A Cyclone III Development Board fornece a interface LVDS necessária para a comunicação de dados com o ULTRA-ORS [1], enquanto que o DE2-115 fornece a interface VGA para a visualização das imagens.

Entre o ULTRA-ORS e a Cyclone III Development Board, foi desenvolvida uma placa de interface LVDS, com conectores SATA. A comunicação LVDS fornece alta imunidade ao ruído e uma comunicação simultânea de 16 canais com taxas de amostragem de até 50 MHz, resolução de 12 bits e saída de 600 Mbits/s [1]. Após o recebimento destes sinais, os mesmos são enviados para o DE2-115 via comunicação Ethernet com taxa de comunicação de 1 Gbps. A Figura 1 mostra o diagrama de blocos do sistema desenvolvido. Tanto a linguagem de programação VHDL quanto a linguagem C, para a programação do NIOS II [7] são usados neste sistema. No entanto, antes deste trabalho ser iniciado, foram usados modelos de simulação que atendessem os projeto. Esses requisitos do modelos implementados em Matlab, com a biblioteca FIELD II [2].




Figura 1: Diagrama em blocos do sistema.

No processador da CycloneIII 3C120 se realiza o beamforming (técnica de atraso e soma) [3] para formar as linhas da imagem ultrassom. Por exemplo, para uma abertura focal de 16 elementos e para um transdutor de 128 elementos, o beamforming processará 16 linhas de dados em uma linha de varredura. Esse processo é feito 113 vezes, formando 113 linhas da imagem ultrassom. Após o beamforming, as linhas de ultrassom são enviadas para a FPGA do DE2-115, que realiza os processos de transformada de Hilbert, compressão logarítmica e scan conversion [3]. Tendo condicionado cada linha do sinal digitalizado a partir do converso analógico/digital de 12 bits (0 até 4095 pesos) em pixels com 8 bits (0 até 255 pesos), o DE2-115 envia o resultado da reconstrução da imagem para apresentação em um monitor VGA. A Figura 2 mostra um exemplo de processamento beamforming feito na Cyclone III 3C120. A Figura 3 mostra um exemplo da sequência de processamentos feito no DE2-115.




Figura 2: Exemplo de processamento *beamforming* feito na placa Cyclone III 3C120 [3].




Figura 3: Exemplo de processamento feito na DE2-115 para um sinal de ultrassom, indicando sequência (a, b, c, d, e) das etapas executadas [4].

Para a validação do trabalho foram feitos testes no laboratório comparando-se os dados obtidos e processados na plataforma de pesquisa ULTRA-ORS e os dados processados pelo sistema desenvolvido.

Resultados

A Figura 4 apresenta uma imagem que foi validada com a plataforma ULTRA-ORS utilizando um transdutor matricial convexo de 128 elementos (AT3C52B, Broadsound Corporation, Taiwan). Usando os mesmos dados para uma abertura focal de 16 elementos ativos, mas através deste novo sistema externo, foi possível constatar o mesmo resultado, que é mostrado na Figura 5.




Figura 4: Imagem reconstruída pelo sistema ULTRA-ORS com abertura focal de 16 elementos.




Figura 5: Imagem no monitor VGA gerada pelo sistema proposto.

Comparando as Figuras 4 e 5, percebe-se a semelhança entre os dois métodos em termos de qualidade da imagem. A Figura 6 mostra o protótipo desenvolvido.



Figura 6: Resultado do processamento do protótipo mostrado no monitor.

Discussão

Foi constatado que nesta primeira versão do sistema o tempo de processamento total obtido foi de 42,5 segundos quando este é executado via *hardware* com lógica reconfigurável, sendo mais rápido que o processamento atual *back-end* via computador da plataforma ULTRA-ORS, que é de aproximadamente 30 minutos. Estes são dados animadores, pois comprova que a tecnologia usada reduz o tempo de processamento,

consegue fazer a comunicação com o dispositivo de front-end e possui saída de IHM (interface homem máquina) através do monitor. No entanto, ainda não é o esperado para uma aplicação em ultrasonografia, mas para fins de pesquisa já valida as técnicas usadas e abre caminho para o uso de FPGAs com maior capacidade de processamento.

O próximo passo para este projeto está em integrar as funcionalidades dos dois *kits* Altera em apenas uma placa, usando uma FPGA com maior capacidade de processamento que as atuais, onde se possa obter o mesmo número de pinos de LVDS da Cyclone III e a interface VGA da DE2-115. Isso eliminaria a interface *Ethernet* de comunicação entre ambas e ao mesmo tempo reduziria o tamanho físico do sistema. Além disso, seria de extrema importância contar com uma maior capacidade de processamento de dados para obter uma maior suavização entre as transições de imagens à percepção humana.

Conclusão

Atualmente no Brasil a maioria dos aparelhos de ultrassom utilizados na área médica possui custo elevado, os fabricantes não disponibilizam os dados para pesquisa e a maior deles é importada de países que possuem domínio da tecnologia de processamento de sinais e uma vasta pesquisa sobre o assunto na área. Este trabalho apresentou um sistema que vem sendo utilizado para o aprimoramento do desempenho de uma plataforma aberta para pesquisas tanto na formação de imagens quanto no aumento na taxa de dados a serem processados via lógica reconfigurável, destinada a dar suporte a pesquisadores que se interessem pelo assunto e também para avaliar novas técnicas na geração de imagens de ultrassom.

Agradecimentos

Ao CNPq, FINEP, Ministério da Saúde, Fundação Araucária e CPGEI/UTFPR pelo suporte financeiro. À empresa Serdia Eletrônica pela soldagem dos componentes na placa de circuitos impressos, à Samtec pela disponibilização de amostras de conectores e à Altera pelo suporte técnico.

Referências

- [1] Assef AA. Arquitetura de hardware multicanal reconfigurável com excitação multinível para desenvolvimento e testes de novos métodos de geração de imagens por ultrassom [tese]. Curitiba: Universidade Tecnológica Federal do Paraná; 2013.
- [2] Jensen JA. Users' guide for the Field II program. Department of Electrical Engineering, Technical University of Denmark. Release 3.20. 2011. [internet] 2014 junho. Available from: http://field-ii.dk.
- [3] Thomenius KE. Evaluation of Ultrasound Beamformers, IEEE Ultrasonics Symposium, nov. 1996. p. 1615-1621.
- [4] Maia, JM, Ultrassom. Programa de pós-graduação em

- Engenharia Elétrica e Informática Industrial, Universidade Tecnológica Federal do Paraná. Curitiba, 2004. p. 80.
- [5] Terasic Technologies Inc. and Altera Corp. *DE2-115* Development and Education board, User Manual, 2010.
- [6] Altera Corp. Cyclone III 3C120 Development Board Reference Manual, San Jose, CA, 2009.
- [7] Altera Corp. Nios® II Embedded Design Suite (EDS), [Acessed 2013 March]. Available from: https://www.altera.com/download/software/nios-ii.