


I. d

Modele de calcul paralel


A. RAM (Random Access Machine)

- Masina de baza monoprosesor
- Similar cu modelul Turing
- Analiza complex algoritmilor si dezvoltarea lor
- Punctul de plecare pentru modelele paralele
- La fiecare moment de timp se executa cate o instructiune




B. Pipeline

- La nivel unitate de comanda / la nivel unitate de prelucrare
- Imparte un task T in subtaskuri $T_1 \dots T_n$. Fiecare subtask e atribuit unui element de procesare.




C. Procesare de vectori

- Set de instructiuni care trateaza vectorul ca un operand simplu
- Sisteme monoprocesor care au ca extensie procesarea de vectori
- SIMD




D. Procesare de “masive de date” (MPP)

- Calculatoare care constau din unitati aritmetice multiple supervizate de o singura unitate de control, care efectueaza aceleasi op la un mom dat
- Asemănător cu SIMD + UMA



E. Multiprocesoare cu memorie partajata

- Fiecare procesor are propriile UAL, Ucmd si M
- Comunicarea se face prin intermediul unei retele de comutare, cu module de memorie partajata
- Reteaua de comutare permite atat schimbul de informatii cat si accesul la fiecare modul al memoriei partajate
- **MIMD + NUMA (acces neuniform la mem. Partajată vs mem. locală)**




F. Modelul PRAM (Parallel Random Access Machine)

- Programele sunt diferite, comunicarea intre P si M este considerata ca se face sincron, dar secvential daca se face la acelasi submodul de memorie
- Memoria comuna e disponibila tuturor proceselor
- 4 posib de acces la memorie: EREW, ERCW, CREW, CRCW

G. Multiprocesor cu transfer de mesaje

- Fiecare procesor dispune de elemente de procesare
- Interacțiunea se face prin mesaje, nu acces direct



H. Procesarea sistolica

- Elemente de procesare identice, asezate in pipeline liniar/matriceal
- Utilizat pentru operații pe vectori, matrice
- Comunicarea între PA se face: la nivel de CPU (comunicare directă între CPU-uri) sau prin DMA (comunicare indirectă între CPU-uri, prin DMA)

I. Modelul data flow

- Specifica efectul unor operatii imediat ce operanzii sunt disponibili
-> elimina necesitatea existentei contorului de program
- pentru a realiza aceasta, fiecarui operand i se asociaza un token prin care se specifica daca e disponibil pentru prelucrare
- Nu necesita adrese pt memorare
- Nu se execută instr., ci se asociază fiecărei date o stare de disponibilitate -> execuție asincronă ce începe când datele sunt disponibile
- Viteză ridicată & potențial ridicat de paralelism
- Ușor de integrat dpdv al sincronizării & comunicării
- Pot exista timpi mari de așteptare, overhead mare de control, iar prelucrarea structurilor de date (vectori, matrice etc) e foarte dificilă

II. Subiecte examen

1. Modele de calcul paralel. Comparatie data flow-transmitere de mesaje(3)

- La data flow nu sunt necesare adrese pentru memorare, la transmitere de mesaje fiecare procesor are elementele proprii de procesare(UAL, U_{cmd} , M)
- La data flow comunicatia si sincronizarea sunt usor de integrat, in schimb la transmiterea de mesaje au un cost ridicat din cauza timpului in plus necesar trimiterii de mesaje
- Ambele au un potential ridicat de paralelism


2. Modele de calcul paralel. Comparatie intre modelul cu memorie partajata si modelul sistolic.

- La modelul sistolic unitatile de procesare sunt asezate in pipeline(liniar sau matriceal), in schimb la cel cu memorie partajata fiecare proces are propriile unitati de procesare(UAL, U_{cmd} , M) si de asemenea au si o memorie comuna
- Timpul de acces la memoria comuna in cazul memoriei partajate este mai mare deoarece mai multe procese pot incerca simultan sa o acceseze, dar doar unul poate intr-un ciclu de ceas. La pipeline este impartita in mai multe module, astfel se pot accesa mai multe module simultan.
- Sistolic - MISD, partajata: MIMD

MISD (Multiple Instruction Streams Over A Single Data Streams)

❖ MISD

- ✓ Processor arrays, systolic arrays
- ✓ Special purpose computations



MISD architecture (the systolic array)

3. Limita inferioara (4) - cred ca asta vrea... dar este extrem de mult de scris...

LI = limita inferioara de nr. de niveluri pe care pot organiza grafurile


I \rightarrow h = submultimea grafului G

$$II \rightarrow \rho = \max_i \left\{ \max_j \left\{ |SGM_{ij}| + \min_k (\|\mu_{OTjk}\|) \right\} \right\};$$

$1 \leq k \leq |\mu_{OT}|$ \rightarrow nr. de μ_{OT} terminale

$1 \leq i \leq |P_i|$ \rightarrow nr. de elem. de executie

$1 \leq j \leq |G_i|$ \rightarrow grafurile cu elem. de exec. P_i



Pentru fiecare P se defineste ρ_i ,

$$\rho_i = \max_j \left\{ \max \left(\frac{|SGM_{ij}|}{|P_i|}, h(SGM_{ij}) \right) + \|\mu_{OT}\|_j \right\}$$


$$\rho = \max_i (\rho_i)$$

III $\rightarrow P_i \nleftrightarrow$ nu sunt distincte
sunt distincte

$$\mu = \max_i \left(\frac{|\mu_{OT}(\mu_0) \rho_i|}{|P_i|} \right)$$

$$\mu = \max_i (|\mu_{OT}(\mu_0) \rho_i|),$$

$$1 \leq i \leq |P_i|$$



$$\overline{N} \rightarrow Z = \text{nr. de cidi ai } \mu \text{ instr.} \times \text{nr. de cidi pt } m \mu \text{ op.}$$

$$Z = n_i \cdot |\mu_{omc}|$$

$$LI = \max(h, p, \mu, Z) : \text{nr. minimu de } \mu \text{ instr. posibil al}$$

$$\mu \text{ blocului de } \mu \text{ op: } \boxed{nm\mu I}$$

4. Gustafson

Gustafson

w - workflow

α - procent secvential

$1-\alpha$ - procent paralel

$$w' = \alpha w + (1-\alpha) \cdot n \cdot w$$

$$T_1 = \alpha w + (1-\alpha) \cdot n \cdot w$$

$$T_n = \alpha w + (1-\alpha) \cdot w$$

$$S_n = \frac{\alpha w + (1-\alpha) \cdot n \cdot w}{\alpha w + (1-\alpha) \cdot w}$$

4'. Sun-Ni

Sun-Ni's Law (or Sun and Ni's Law), is a memory-bounded speedup model which states that as computing power increases the corresponding increase in problem size is constrained by the system's memory capacity.

w^* = the scaled workload under a memory space constraint

w - workload-ul normal

α - procent secvential

$G(m)$ - the function that reflects the parallel workload increase factor as the memory capacity increases m times

$$w^* = \alpha w + (1 - \alpha) G(n) w$$

$$S^{**} = \frac{\alpha w + (1 - \alpha) G(n) w}{\alpha w + \frac{(1 - \alpha) G(n) w}{n}} = \frac{\alpha + (1 - \alpha) G(n)}{\alpha + \frac{(1 - \alpha) G(n)}{n}}$$

Pentru subiecte de comparatie: Amdahl's law states that the sequential portion of the problem (algorithm) limits the total speedup that can be achieved as system resources increase. Gustafson's law suggests that it is beneficial to build a large-scale parallel system as the speedup can grow linearly with the system size if the problem size is scaled up to maintain a fixed execution time.^[4] Yet as memory access latency often becomes the dominant factor in an application's execution time,^[5] applications may not scale up to meet the time bound constraint.^{[1][2]} Sun-Ni's Law, instead of constraining the problem size by time, constrains the problem by the memory capacity of the system, or in other words bounds based on memory. Sun-Ni's Law is a generalization of Amdahl's Law and Gustafson's Law. When the memory-bounded function $G(M)=1$, it resolves to Amdahl's law, when the memory-bounded function $G(M)=m$, the number of processors, it resolves to Gustafson's Law.

5. Amdahl vs Worlton

Amdahl - 2k18: Formula prin care se stabileste o limita a cresterii de viteza in structurile paralele in raport cu cele secventiale

Worlton - tcare aproximeaza operarea unui multiprocesor

Worlton

- t_s - timpul de sincronizare
- t_o - timpul de overhead
- t - timpul mediu de executie al unui task
- p - nr de procesoare
- N - nr de taskuri
- $T_1 - N \cdot t$
- $T_{Np} - t_s + (N/p) \cdot (t + t_o)$

$$V_{Np} = \frac{T_1}{T_{Np}} = \frac{1}{\frac{t_s}{Nt} + \frac{1}{N} \cdot \left[\frac{N}{p} \right] \left(1 + \frac{t_o}{t} \right)}$$

$\frac{t_s}{Nt}$ - reducerea timpului de sincronizare + marirea timpului intre sincronizari (efectul sincronizarii)

$\frac{N}{p}$ - cresterea numarului de procesoare, nr de taskuri multiplul nr de procesoare

$\frac{t_o}{t}$ - cresterea lui t (granularitatea taskurilor) - efectul de overhead

6. Legea lui Amdahl

R_H - rata de executie pe p procesoare

R_L - rata de executie pe 1 procesor

f - procentul de paralelism

$1-f$ - procentul de secventialitate

$$R(f) = \frac{1}{\frac{f}{R_H} + \frac{1-f}{R_L}}$$

$$R(f) = \frac{1}{(1-f) + \frac{f}{N}} \quad N - \text{nr de procesoare.}$$

7. Compatibilitate si incompatibilitate(2) - sunt si in cursurile de andrei.cisco - dar trebuie descifrate(cursul 9 Pag 1), dar o sa o fac mai tarziu - acolo imi par foarte vag enuntate.

Def. 1

Fie $mPt = \{mIC_1, mIC_2, \dots, mIC_{[mPt]}\}$ partiția unui microsubbloc în microinstrucțiuni complete și $MB(mO) = \{mO_1, mO_2, \dots, mO_{[MB]}\}$ setul de microoperații distincte din cadrul microsubblocului.

Două microoperații mO_i și mO_j sunt **compatibile** dacă pentru orice k , $1 \leq k \leq [mPt]$, dacă $mO_i \in mIC_k$ atunci $mO_j \notin mIC_k$.

Compatibilitatea între două microoperații trebuie privită în sensul că cele două microoperații nu sunt specificate (nu sunt active) niciodată împreună în cadrul unei microinstrucțiuni din microbloc. Controlul resurselor sistemului microprogramat nu necesită niciodată efectuarea în paralel a celor două microoperații.

Def. 2

Două microoperații $mO_i \in MB(mO)$, $mO_j \in MB(mO)$ sunt **incompatibile** dacă există cel puțin o microinstrucțiune completă mIC astfel încât $mO_i \in mIC$ și $mO_j \in mIC$.

8. Clase de compatibilitate, incompatibilitate - aici nu gasesc incompatibilitate - la fel ca mai sus se gasesc in cursul 9

O clasă de compatibilitate $CC(mO)$ este un set (subset) al mulțimii $MB(mO)$ în care oricare două microoperații sunt compatibile între ele.

$CC(mO) = \{mO \mid \text{pt orice } mO_i, mO_j \in CC(mO) \text{ avem } mO_i \text{ compatibilă cu } mO_j\}$

- o

singura definitie... nici nu ai ce scrie la ea

9. Costul clasei de compatibilitate - la fel se gaseste ca mai sus si asta se gaseste in cursul 9 pag1(jos)-2 - o sa o scriu mai tarziu si pe asta din cursul 9

Costul de implementare a unei clase de compatibilitate (măsurat în numărul de biți necesari pentru codificare) este dat de implementarea codificării verticale a microoperațiilor ce compun clasa.

$$\text{Cost } CC_i = \lceil \log_2(|CC_i| + 1) \rceil$$

iar costul total de implementare al cuvântului de control

$$\text{Cost } CC = \sum_{i=1}^k \lceil \log_2(|CC_i| + 1) \rceil$$

unde k este numărul de clase de compatibilitate.

10. Sisteme microprogramate si microprogramabile(3)

Sistemele microprogramate se refera la modalitatea de implementare a unitatii de comanda fara a oferi resursele hardware si suportul de programe pentru accesul utilizatorului la nivelul programului.

Sistemele microprogramabile ofera atat resursele hardware cat si facilitatile software pentru accesul la nivelul microinstrucțiunilor




11. Organizarea memoriei de control

Org mem de control in functie de mem principala:

1. M si Mc sunt entitati separate
2. M si Mc sunt aceeasi entitate
3. M si Mc sunt entitati separate, dar sunt incarcate in aceeasi entitate

Org mem de control:

1. Pagini
2. Blocuri
3. 2 nivele



12. Algoritmi de partitionare - vezi următoarele 2 exercitii

13. Algoritmul de partitionare (in 8 pasi)

Alg. de partiție optimă

- ① $\mu_{PT} = \emptyset$; $\mu_{PTA} = \mu_B(\mu_0)$; se consideră că se exec. secvențial
 $\mu_{\emptyset D} = \{ \mu_0 \mid \forall \mu_{0i} \in \mu_B(\mu_0) \Rightarrow \nexists \mu_{0i} < \mu_0 \}$;
 $\mu_{\emptyset ND} = \mu_B(\mu_0) \setminus \mu_{\emptyset D} = \{ \mu_0 \mid \mu_0 \in \mu_B(\mu_0) \setminus \mu_{\emptyset D} \}$
- ② Dacă $\mu_{\emptyset ND} = \emptyset$ și $|\mu_{\emptyset D}| \leq 3 \Rightarrow$ ⑤
- ③ Se generează $\{\mu_{IC}\} = \{\mu_{IC_j}, \mu_{IC_{j+1}}, \dots, \mu_{IC_k}\}$
Dacă $j \neq k$, atunci salvează CONTEXT : $\mu_{PT_j} = \mu_{PT}$; $\mu_{\emptyset_j} = \mu_{\emptyset D}$;
 $\{\mu_{IC}\}_j = \{\mu_{IC}\} \setminus \mu_{IC_j}$;
- ④ $\mu_{PT} = \mu_{PT} \cup \mu_{IC_j}$; $\mu_{\emptyset D} = \mu_{\emptyset D} \setminus \mu_{IC_j} \cup \{\mu_{\emptyset D}\}^*$;
obs: $\mu_{\emptyset D}$ nu conține și cele dependente de $\mu_{\emptyset D}$ anterior
 $\mu_{\emptyset ND} = \mu_{\emptyset ND} \setminus \{\mu_{\emptyset D}\}^*$;
Dacă $|\mu_{\emptyset D}| \neq 0$ și $|\mu_{PT}| \leq |\mu_{PT_j}| - 1$, atunci \Rightarrow ②
- ⑤ Dacă $\mu_{\emptyset D} = \emptyset$, atunci \Rightarrow ⑦

- ⑥ Se generează μ_{IC} din μ_{OD} : $\mu_{PT} = \mu_{PT} \cup \mu_{IC}$; $\mu_{OD} = \mu_{OD} \setminus \mu_{IC}$;
 Dacă $\mu_{OD} \neq \emptyset$ și $|\mu_{PT}| < |\mu_{PTA_j}| - 1 \Rightarrow$ ④
 altfel, \Rightarrow ②
- ⑦ Dacă $|\mu_{PT}| < |\mu_{PTA}|$, atunci $\mu_{PTA} = \mu_{PT}$.
 altfel, dacă $|\mu_{PTA}| \leq nm\mu_I \Rightarrow \mu_{PTA}$ este optimă \Rightarrow STOP
- ⑧ Dacă $\{\mu_{IC_j}\} \neq \emptyset$, atunci refac CONTEXT: $\mu_{PT} = \mu_{PT_j}$; $\mu_{OD} = \mu_{OD_j}$;
 $j = j + 1$; $\mu_{IC} = \mu_{IC_j}$; $\mu_{OND} = \{\mu_o | \mu_o \in \mu_{OND} \setminus (\mu_{PT} \cup \mu_{OD})\}$
 \Rightarrow ④
 altfel, μ_{PTA} este optimă \Rightarrow STOP

14. Algoritm de partitionare a ul folosind uO - asta pare cea mai aproape ca foloseste microoperatii

Algorithm euclidian

1. Pass 1. Initalizare

$$\begin{cases} \mu_{PT} \neq \emptyset, \mu_{OD} = \{ \mu_0 \mid \mu_0 \in \mu_{OD} \neq \mu_0 < \mu_0 \} \\ \mu_{OD} = \mu_B(\mu_0) \setminus \mu_{OD} \end{cases}$$

$p_{succ}(\mu_0)$ = nr de succesiuni cu operatorul respectiv

$$p_{succ}(\mu_{JC}) = \sum_{\mu_{OD} \in \mu_{JC}} p_{succ}(\mu_0)$$

2) dacă μ_{OD} atunci pas 4

3) generați setul $\{\mu_{JC}\} = \{\mu_{JC_1}, \mu_{JC_2}, \dots, \mu_{JC_n}\}$ desc.

- considerăm sortată această mulțime după numărul de succesiuni al μ_{JC}

$$p_{succ}(\mu_{JC_1}) \geq p_{succ}(\mu_{JC_2}) \geq \dots \geq p_{succ}(\mu_{JC_n})$$

$$\mu_{PT} = \mu_{PT} \cup \mu_{JC_1}$$

$$\mu_{OD} = \mu_{OD} \setminus \mu_{JC_1} \setminus \{ \mu_{OD_1} \}$$

$$\mu_{OD} = \mu_{OD} \setminus \{ \mu_{OD_1} \}$$

salt 2

4. Generați $\{\mu_{JC}\} = \{\mu_{JC_1}, \dots, \mu_{JC_n}\}$ le ordonăm după un criteriu

$$\mu_{PT} = \mu_{PT} \cup \mu_{JC_1}$$

$$\mu_{OD} = \mu_{OD} \setminus \mu_{JC_1}$$

// salt pas 2 - comentat

dacă $|\mu_{OD}| \neq 0$ atunci salt 4

altfel μ_{PT} este cea aproape optimă.

15. Teorema de suficiență(5)

Teorema de suficiență

Sistemul de sarcini format din sarcini mutual neinterferente este determinat.

***** **dacă cere și:**

Teorema de necesitate:

Fie dat un sistem de sarcini neinterpretat, dar cu DS și $RS \neq 0$, sistemul C este determinat pt \forall interpretare a sarcinilor sale \Leftrightarrow sarcinile sunt neinterferente

Sisteme echivalente de sarcini:

Două sisteme sunt echivalente \Leftrightarrow sunt determinate și produc aceleași secvențe de valori pentru o stare inițială dată

=

T. suficiență

\mathcal{I} neinterferente $\Rightarrow C = (\mathcal{I}, \alpha)$ sunt determinate

1. $\mathcal{I} = \{S\}$ o(1) sarcină $\Rightarrow C =$ este det.

2. P. solv. $\mathcal{I}' = (S_1, \dots, S_{m-1})$ $\{ \quad C' = (\mathcal{I}', \alpha') \text{ este det.}$

3. Sem că $C = (\mathcal{I}, \alpha)$, unde $\mathcal{I} = \{S_1, \dots, S_m\}$ este det.

C' există $\alpha'_1 \neq \alpha'_2 \quad \forall (M_i, \alpha'_1) = V(M_i, \alpha'_2), \alpha'_1 = 1, \dots, n$

$C = (\mathcal{I}, \alpha) \quad S \quad \alpha_1 = \alpha'_1 \overline{SS} \quad \alpha_2 = \alpha'_2 \overline{SS}$

\mathcal{D}_S are aceleași valori $\alpha'_1 \neq \alpha'_2 \quad M_i \in \mathcal{D}_S \quad f_S : \mathcal{D}_S \rightarrow \mathcal{R}_S$

$M_j \in \mathcal{R}_S$

$M_i \notin \mathcal{R}_S$

$$\begin{aligned} V(M_i, \alpha_1) &= V(M_i, \alpha'_1 \overline{SS}) = \\ &= V(M_i, \alpha'_1) = \\ &= V(M_i, \alpha'_2) = \\ &= V(M_i, \alpha_2 \overline{SS}) = \\ &= V(M_i, \alpha_2) \end{aligned}$$

$$\Rightarrow V(M_i, \alpha_1) = V(M_i, \alpha_2)$$

$$\begin{aligned} M_i \in \mathcal{R}_S \\ V(M_i, \alpha_1) &= V(M_i, \alpha'_1 \overline{SS}) \\ &= V(M_i, \alpha'_1) \neq \\ &= V(M_i, \alpha'_2) \neq \\ &= V(M_i, \alpha'_2 \overline{SS}) \\ &= V(M_i, \alpha_2) \end{aligned}$$

$$\Rightarrow V(M_i, \alpha_1) = V(M_i, \alpha_2)$$

16. Indicatori paraleli(3)

a. Rata de execuție - producerea unui rezultat în unitatea de timp

- i. MIPS - milioane de instructiuni/sec
- ii. MOPS - milioane de operatii/sec
- iii. MFLOPS - milioane de op in virgula mobila/sec
- iv. LIPS(MLIPS, GLIPS) - milioane de inferente logice/sec
- b. Viteza de prelucrare
 - $V_p = T_1/T_p \gg 1$ (t_1 1 proc/ t_p p proc) -> raport intre prelucrarea paralela si cea secventiala
 - $p \cdot T_p \gg T_1$ -> se consuma timp cu sincronizarea, comunicarea, overhead creat de interactiunea intre procese
 - Caz ideal $p \cdot T_p = T_1$
- c. Eficienta de prelucrare
 - $E_p = V_p/p = T_1/(p \cdot T_p) < 1$
- d. Redundanta
 - $R_p = O_p/O_1$ (nr op p proc/nr op 1 proc) -> t pierdut de overhead
- e. Utilizarea
 - $U_p = O_p/(p \cdot T_p) < 1$

17. Sistem de sarcini determinat. Secvente de executie. Secventa partiala de executie(2)

- a. Un sistem de sarcini determinat este acel sistem care se executa in paralel si care coopereaza intre sarcini pentru implementarea functiilor, care produce acelasi rezultat indiferent de rata de executie a unei sarcini independente si indiferent de ordinea in care se executa sarcinile paralele.
- b. Secvente de executie

$$\alpha = \alpha_1 \alpha_2 \dots \alpha_{2n} \quad \alpha_i = S^- \text{ sau } a_i = \underline{S}$$

S^- sau \underline{S} apar o data in α

$$1. a_j = S^-_i \quad a_k = \underline{S}_i \Rightarrow j < k \text{ (initierea e intotdeauna inaintea terminarii)}$$

$$2. a_l = \underline{S}_m \quad a_p = S^-_o \quad S_m < S_o \Rightarrow l < p$$

Mai multe secvente de executie, o alegem pe cea cu cele mai putine niveluri

O secvență de execuție a unui sistem de n procese, $C = (P, <)$ este orice șir $\alpha = a_1 a_2 \dots a_{2n}$ de evenimente de inițiere și terminare a proceselor cu respectarea relațiilor de precedență impuse de $<$.

c. Secvențe parțiale

$$\alpha_p = a_1 a_2 \dots a_k \quad k < 2n$$

α_p - secvența parțială -> indică ce sarcini sunt active la un moment dat

S_i este activă dacă există a_j , $a_j = S_i^-$, $j \leq k$ și nu există $a_l = S_i^+$, $l \leq k$

O secvență de execuție parțială este orice prefix al unei secvențe de execuție.

18. Sistem de sarcini determinat

Un sistem format din procese care se execută în paralel și cooperează pentru realizarea unor operații logice și de calcul, și produce același rezultat indiferent de durata de execuție a fiecărui proces independent, sau de ordinea în care acestea se execută, formează un sistem de procese funcțional, totaechival asincron (independent de viteza de execuție) sau sistem determinat.

Un sistem de procese este *nedeterminat* dacă rezultatele produse de procese independente depind de ordinea în care acestea se execută.

În Figura 5.2 se arată un exemplu de sistem nedeterminat:

$P_1: R_1 \leftarrow \text{BUSFN}(M; \text{DCD}(\text{ADR}))$

$P_2: M * \text{DCD}(\text{ADR}) \leftarrow R_2$

P_1 - citește din locația de memorie de la adresa ADR;

P_2 - scrie în locația de memorie de la adresa ADR.

Nedeterminarea se poate rezolva introducând o relație de precedență adecvată între procesele care erau independente.

Pentru a stabili condițiile necesare și suficiente ca un sistem să fie determinat, vom considera un model simplificat în care sistemul fizic este privit ca o mulțime ordonată de locații de memorie:




Figura 5.2. Exemplu de sistem nedeterminat

$$\mathbf{M} = (M_1, M_2, \dots, M_m)$$

ce conțin orice valoare dintr-o mulțime de valori V .

Stările sistemului vor fi definite de valorile care se găsesc în memorie la un moment dat:

De exemplu dacă:

$$\alpha = a_1 a_2 \dots a_{2n} \text{ și}$$

$$\sigma = s_0 s_1 \dots s_{2n}$$

reprezintă o secvență de execuție, respectiv secvența de stări corespunzătoare,

iar $M_i[k]$ reprezintă valoarea din celula M_i imediat după evenimentul a_k ; starea sistemului va fi:

$$s_k = [M_1[k], M_2[k], \dots, M_m[k]]$$

Mulțimea tuturor stărilor poate fi definită astfel:

$$\Sigma = V^m \quad V^m = [V \times V \times \dots \times V], \text{ produs cartezian.}$$

Pentru a formaliza efectul execuției unui proces asupra celulelor de memorie vom considera că fiecărui proces P i se asociază funcția:

$$f_p : V^d \longrightarrow V^r$$

unde:

$$\begin{aligned} d &= |D_p| && \text{cardinalul domeniului valorilor de intrare, } D_p; \\ r &= |R_p| && \text{cardinalul domeniului valorilor de ieșire, } R_p. \end{aligned}$$

Act
Go t

Pentru o stare inițială s_0 și o secvență de execuție α , secvența corespunzătoare de stări:

$\sigma = s_0 s_1 \dots s_{2n}$ este definită în felul următor :

Fie $D_p = (M_{x1}, M_{x2}, \dots, M_{xd})$ domeniul valorilor de intrare;
 $R_p = (M_{y1}, M_{y2}, \dots, M_{yr})$ domeniul valorilor de ieșire;

1°. dacă $a_{k+1} = \bar{P}$, atunci $M_i[k+1] = M_i[k]$, $1 \leq i \leq m$;

2°. dacă $a_{k+1} = \underline{P}$, și $a_1 = \bar{P}$, $1 \leq k$, atunci stările locațiilor de memorie din domeniul de valori al lui P la momentul $k+1$ sunt:

$$[M_{y1}[k+1], M_{y2}[k+1], \dots, M_{yr}[k+1]] = f_p[M_{x1}[1], M_{x2}[1], \dots, M_{xd}[1]]$$

și

$$M_i[k+1] = M_i[k] \text{ pentru } (\forall) M_i \notin R_p$$

Altfel spus, dacă a_{k+1} este un eveniment de inițiere nu apare o schimbare a stării, adică $s_{k+1} = s_k$.

Dacă însă a_{k+1} este un eveniment de terminare a lui P , $s_{k+1} \neq s_k$ doar în domeniul R_s , noile valori din R_s fiind determinate de f_p pe baza valorilor din domeniul de definiție din momentul imediat precedent inițierii lui P .

Secvența de stări $\sigma = s_0 s_1 \dots s_{2n}$ ce rezultă dintr-o secvență de execuție, poate fi reprezentată sub forma unui tablou de dimensiuni $m * (2n+1)$ având pe *linii* celulele de *memorie* M , iar pe *coloane* stările.

19. Organizarea microoperațiilor. Avantaje + dezavantaje.

a. Organizarea verticală

- i. Avantaj: codificare minimă (dimensiune)
- ii. Dezavantaj:
 1. eliminarea controlului paralel asupra resurselor
 2. inflexibilitatea dezvoltării sau completării sistemului în ceea ce privește introducerea de noi microoperații.

b. Organizare orizontală

- i. Avantaj: paralelism maxim + flexibilitate mare
- ii. Dimensiune prea mare

c. Codificare minimă

- i. Combina flexibilitatea și paralelismul potențial oferite de codificarea orizontală cu eficiența codificării verticale

d. Codificare minimă pe 2 niveluri

- i. Mai puțin eficientă decât cea minimă

e. Codificare cu control rezidual

- i. asigură o economie de memorie de control atunci când unele primitive funcționale realizează aceeași operație în mod repetat sau când un set de microoperații este activ o perioadă mare de timp, iar alte seturi de microoperații se modifică.

f. Codificarea cu control prin adrese

- i. Dezavantaj: necesită două accese la memorie în cadrul unui ciclu de microinstrucțiune
- ii. Avantaj: se realizează o economie importantă de memorie.

20. Exemple de calculatoare paralele

IBM's Blue Gene/P massively parallel supercomputer.

Blue Gene/L - eServer BlueGene Solution IBM

Roadrunner - BladeCenter Cluster IBM

Ranger - SunBlade - opteron quad 2Ghz infiniband- Sun Microsystems

Jaguar-Cray XT4 QuadCore 2.1Ghz - CrayInc.

21. Tipuri de microinstrucțiuni

Pentru unitatea de comandă microprogramată a calculatorului didactic vom defini două tipuri de microinstrucțiuni și anume:

- Microinstrucțiune operațională, care specifică controlul primitivelor funcționale ale unității de execuție
- microinstrucțiune de ramificație, care permite testarea stării primitivelor funcționale și asigură ramificația în microprogram .

22. Algoritmi de împartire pe niveluri(2)

23. Legătura dintre algoritmi paraleli și arhitecturi paralele

ALGORITMI	ARHITECTURA
Granularitatea modului de procesare(task, proces, thread, etc)	Complexitatea procesorului + comunicatia între procesoare
Control concurent	Analiza modului de operare procesor(mono, pipeline, SIMD, MIMD, etc)
Mecanismul datelor <ul style="list-style-type: none">- Structurare- Modalitate de acces	Structurarea memoriei
Geometria comunicatiei <ul style="list-style-type: none">- statica/dinamica- simetrica/asimetrica	Retea de comutare <ul style="list-style-type: none">- Crossbar- Delta $a^n \times b^n$- Trunchi k
Complexitate algoritm	Nr de procesoare / dimensiune memorie / performanta retea de comutare

24. Un subiect la alegere(3)

25. Descrieți arhitectura din laborator - aici nu vrea cam ceea ce vrea și la următoarea întrebare?

intel xeon quad core
8 RAM
12 MB cache
2.5 GHz

26. Descrieti structura sistemului pe care ati lucrat la laborator(2)

- a. Si aici ce vrea mai exact? Procesor, memorie RAM, placa video? Si daca da, stie cineva care sunt?

National Center for Information Technology NCIT - s-a infiintat in 2001 atunci cand a aparut primul cluster al facultatii, **CoLaborator**. In 2006, infrastructura a fost extinsa ducand la aparitia celui de-al doilea cluster mult mai puternic decat CoLaborator, **NCIT**. Cele 2 clustere functioneaza ca un intreg datorita vitezii foarte mari dintre ele. (se planuieste ca aceasta viteza sa ajunga la 10Gb Ethernet)

Clusterul NCIT al facultății este accesibil prin front-end processor la adresa fep.grid.pub.ro folosind protocolul SSH.

Infrastructura de cloud din cadrul clusterului NCIT este bazata pe solutia opensource [Openstack](http://www.openstack.org/). Aceasta este o solutie de IaaS (Infrastructure as a Service).

In prezent, exista 6 arhitecturi diferite disponibile in cluster si anume:

- Intel Xeon Quad 64b
- Intel Xeon Nehalem 64b
- AMD Opteron 64b
- IBM Cell BE EDp 32/64b
- IBM Power7 64b
- NVidia Tesla M2070 32/64b

Tool-uri folosite in cluster pentru dezvoltare:

- Sun Studio
- Open MP
- Open MPI

Pentru debugging folosim:

- TotalView Debugger
- Sun Studio

Pentru profiling si analize de performanta:

- Sun Studio Performance Tools
- Intel VTune

Configurație (hosturi și caracteristici)

<code>ibm-quad.q</code>	Intel Xeon, E5405, 2 GHz, IBM HS21, 28 nodes
<code>ibm-nehalem.q</code>	Intel Xeon, E5630, 2.53 GHz, IBM HS22, 4 nodes
<code>ibm-opteron.q</code>	AMD Opteron, IBM LS22, 14 nodes
<code>ibm-cell-qs22.q</code>	BECell Broadband, IBM QS22, 4 nodes
<code>ibm-dp.q</code>	2 x 12-core Intel Xeon X5650 + 2 Nvidia Tesla, iDataPlex dx360 M3 Server