

APP – teorie

1. Excludere mutuala bazat pe XCHG

Instrucțiunea XCHG(r,m) interschimbă, ca o operație atomică, conținutul registrului r cu celula de memorie m (semafor). \square deci ri este o variabilă locală a sarcinii Si și este inițializată cu 0, iar \square m este o variabilă globală, comună tuturor sarcinilor care este inițializată cu 1.

Ambele variabile pot lua valorile 0, 1. Algoritmul pentru Si va fi:

<inceput sarcina>;

Repetă

XCHG(ri ,m);

până_când ri;

<secțiune critica>;

XCHG(ri ,m);

<rest sarcina> ;

Numai procesul care găsește $m=1$ va intra în secțiunea critică și va trece în zero. La ieșire din secțiunea critică va returna pe m la valoarea 1 pentru a permite celorlalte sarcini să intre în secțiunea critică. ($m=1$ este o convenție, în unele sisteme se considera $m=0$). Când o sarcina Si intră în secțiunea critică, $ri=1$.

2. algoritmul optim de partiție a unui microprogram descries prin graf de dependențe de date vs algoritmul euristic de partiție

În cadrul algoritmului optim de partiție a unui microprogram, descris prin graf de dependente de date, se va realiza partiția optimă prin generarea din setul de microoperatii uOD_k a tuturor uIC posibile, pentru fiecare dintre ele se va analiza influența pe care o are asupra generării setului de microoperatii disponibile următor, uOD_{k+1} . În cazul algoritmului euristic de partiție, el este bazat pe ordonare a microoperatiilor din setul disponibil uOD_k în funcție de succesorii în graful de dependente de date. În cadrul

algoritmului euristic nu se va genera insa o partitie optima, dar va fi mult mai rapida in unele situatii. partitie euristica = bazata pe ordonarea operatiilor in functie de succesori -> complexitate liniara algoritmul optim de partitie = NP completa

3. Descrieți principiul de funcționare a sistemelor de tip Data Flow . Comentați componentele principale ale arhitecturii.

Sistemele de tip Data Flow au un model ce este bazat pe fluxul de date, in cadrul caruia executia unei instructiuni de prelucrare depinde de disponibilitatea operandului. In cadrul acestor sisteme nu avem Program Counter. Specifica efectuarea unor operatii imediat ce vom avea operanzii disponibili si din aceasta cauza nu avem nevoie de contorul de program. De asemenea, nu este nevoie de adrese pentru memorarea variabilelor iar operatia se efectueaza numai atunci cand token-ul este prezent pe ambele intrari ale operandului. Datele se stocheaza in cadrul instructiunilor, adica vom mentine un token cu valoare binara in cadrul instructiunii pentru fiecare data. O unitate specializata va verifica disponibilitatea datelor. Ca avantaje avem faptul ca avem un paralelism ridicat si o viteza de executie mai mare. De asemenea este usor de implementat partea de comunicare si sincronizare, insa vom avea overhead mare pentru control, iar manipularea structurilor de date va fi dificila. Avem Token = {Data, Tag Destinatie, marker} si Match = {Tag, Destinatie}. Avem Df1, Df2, ..., Dfn ce reprezinta retea de masini de baza ce sunt interconectate printr-o retea de comutare; Token Queue cu care pe masura ce vom avea token-uri, ele vor fi adaugate in coada Matching Unit - elementul de prelucrare are un token pe fiecare ramura; Instruction store - ia elementele de prelucrare si le pune pe o unitate de procesare

4. Exemple de calculatoare paralele

(aici la ce se referă? Taxonomia Flynn cu extinderea pe tipuri de arhitecturi paralele?)

5. Teorema de suficienta + demonstratie

Sistemele de sarcini formate din sarcini mutual neinterferente sunt determinate

Justificare (prin inducție)

- Pentru un sistem de sarcini format dintr-o singura sarcina este evident.
- Presupunem că afirmația este adevărată pentru sisteme cu $n-1$ sarcini, ($\alpha'1$ și $\alpha'2$ sunt secvențe de execuție pentru un sistem cu $n-1$ sarcini)
- Presupunem sistemul $C = (S, <'$ fiind obținută din $<$ eliminând relația de precedență ce implică pe S . $V(M_i, \alpha'1) = V(M_i, \alpha'2)$ din ipoteza de inducție.
- Deci se poate presupune că valorile din DS sunt aceleași, atât pentru $\alpha'1$ cât și pentru $\alpha'2$,
- respectiv $F(M_i, \alpha'1) = F(M_i, \alpha'2)$ pentru $M_i \in DS$.

- Rezultă astfel că pentru $\alpha'1$ și $\alpha'2$, sarcina S scrie aceeași valoare v pentru orice celulă Mi RS. Pentru Mi RS : $V(Mi, \alpha1) = V(Mi, \alpha'1 \text{ SI SF})$ Lemă = $V(Mi, \alpha'1)$
 Mi RS si ip. de inducție = $V(Mi, \alpha'2)$ Mi RS = $V(Mi, \alpha'2 \text{ SI SF})$ Lemă = $V(Mi, \alpha2)$
) Pentru Mi RS $V(Mi, \alpha1) = V(Mi, \alpha2)$ Pentru Mi RS : $V(Mi, \alpha1) = V(Mi, \alpha'1 \text{ SI SF})$ Lemă = $(V(Mi, \alpha'1), v)$ ip. de inducție = $(V(Mi, \alpha'2), v) = V(Mi, \alpha'2 \text{ SI SF})$
 Lemă = $V(Mi, \alpha2)$ Pentru Mi RS $V(Mi, \alpha1) = V(Mi, \alpha2)$
- Sistemul C este determinat dacă sarcinile sunt mutual neinterferente.

6. Limita inferioara

Limita inferioară = μ , limita inferioară pentru situația în care resursele sunt distincte.

$$\mu = \max \{[\mu oPi] \mid 1 \leq i \leq P\}$$

Fiind o singur resursa, se va fi controlata secvențial, deci avem $[\mu oPi]$, fiind $[\mu oPi]$ microoperatii.

Când resursele nu ar fi fost diferite, am putea considera că

$$\mu = \max \{[[\mu oPi] \mid |Pi|]\}$$

În calculul acestei limite, s-a presupus că nu există dependență de date între microoperatiile care controleaza diferite resurse.

Eu cred ca aici nu vrea asta, ci mai degraba sa ii explici la ce se refera limita asta inferioara, eventual pe scurt cazurile respective. Si sa ii mai explici si de ce vrei sa afli limita asta inferioara. Chiar nu cred ca vrea formulele si explicatii la formule.

7. Sun-Ni

Introduce modelul bazat pe limita de memoriei

- $Ts = fseq + g(p)(1 - fseq)$

- unde $G(n)$ este cresterea de memorie a unui procesor

- $Tp = fseq + g(p)(1 - fseq) / p$

- $Vp = Ts / Tp = (fseq + g(p)(1 - fseq)) / (fseq + g(p)(1 - fseq) / p)$

- Caz 1 : $g(n) = 1$

- $Vp = (fseq + 1 - fseq) / (fseq + (1 - fseq) / p) = 1 / (fseq + (1 - fseq) / p) \sim \text{Amdahl}$

- Caz 2 : $g(n) = p$

- $Vp = Ts / Tp = (fseq + p(1 - fseq)) / (fseq + p(1 - fseq) / p) = (fseq + p(1 - fseq)) / 1 = fseq + p(1 - fseq) \sim \text{Gustafson}$

- Caz 3: $g(p) = m > p$

- $Vp = Ts / Tp = (fseq + m(1 - fseq)) / (fseq + m(1 - fseq) / p) =$

- $(fseq + m(1 - fseq)) / (m/p + (1 - m/p)fseq)$

8. Sisteme de clasa determinate, secventa de executie partiala

9. Clase compatibile. Clase incompatibile

10. Modalitati de codificare microinstructiuni. Avantaje si dezavantaje pentru fiecare

11. Metode de calcul paralel: enumerare + comparatie intre memoria partajata si procesare sistolica

12. Amdhal + Worlodon + Gustafson

13. Inidicatori paraleli.

$$\text{Viteza de prelucrare} - V_p = T_1 / T_p$$

$$\text{Eficienta} - E_p = V_p / p$$

$$\text{Redundanta} - R_p = O_p / O_1$$

$$\text{Utilizarea} - U_p = O_p / (p * T_p) \leq 1$$

14. Sistem de sarcini determinat. Secvente de executie. Secventa partiala de executie.

Secventa de executie: Alfa = $a_1 a_2 a_3 \dots a_i, a_{i+1}, \dots a_{2n}$. a_i = eveniment ce declanșează sau termina o sarcina, cu respectarea ordinii de precedenta < (< relatie de ordine partiala).

Secventa de executie partiala: orice prefix dintr-o secventa de executie valida.

Sistemul de sarcini este determinat daca indiferent de ordinea de executie a sarcinilor independente (adica pentru orice secventa alfa valida) si indiferent de timpul necesar unei sarcini independente, se produce acelasi rezultat si, in plus, daca acest lucru se respecta pentru orice interpretare f_s a sistemului. (f_s = ceea ce executa fiecare sarcina).

** E corect si ce scrie mai jos, dar e dintr-un curs de mai tarziu. Deci le-as zice pe amandoua.

Un sistem de sarcini C este determinat dacă pentru orice stare inițială s_0 dată, $V(M_i, \alpha) = V(M_i, \alpha')$, $1 \leq i \leq m$, pentru toate secvențele de execuție α, \dots, α' din C.

15. Tipuri de microinstrucțiuni

microinstrucțiuni operaționale care controlează primitivele funcționale ale unității de execuție a sistemului numeric, asigurând fluxul de informație și acțiunile asupra resurselor;

microinstrucțiune de ramificație (de salt) care inspectează starea primitivelor funcționale și asigură ramificația în algoritmul de control, constituind suportul pentru implementarea deciziilor.

16. Sisteme microprogramate vs. microprogramabile

17. Algoritmul de partitionare (in 8 pasi).

P1. Initializare

Se initializeaza partitia $\mu_{PT} = \Phi$, $\mu_{PTA} = \mu_B(\mu_O)$ - tot microsublocul (deci, daca le luam si le facem sevcential)

$\mu_{OD} = \{\mu_{Oj} \mid \forall \mu_{Oj} \in \mu_B(\mu_O) \text{ nu exista } \mu_{Oi} < \mu_{Oj}\}$ - deci pentru care nu exista predecesori

$\mu_{OND} = \{\mu_{Oi} \mid \mu_{Oi} \in \mu_B(\mu_O) \setminus \mu_{OD}\}$ - operatii nedisponibile

P2. Daca $\mu_{OND} = \Phi$ si $\mu_{OD} \leq 3$ atunci salt la pas 5

P3. Se genereaza $\{IC\}$ - multimea de microinstrucțiuni complete

$\{\mu_{IC}\} = \{\mu_{ICj}, \dots, \mu_{ICk}\}$ - din OD curent daca $j \neq k$ (s-au generat mai multe IC) atunci salvare $PT_j = PT$ $OD_j = \text{setul curent OD}$ $\{IC\}_j = \{IC\} \setminus IC_j$

P4. $\mu_{PT} = \mu_{PT} \cup \mu_{ICj}$ $\mu_{OD} = \mu_{OD} \setminus \mu_{ICj} \cup \{\mu_{Od}\}_j$ $\mu_{OND} = \mu_{OND} \setminus \{\mu_{Od}\}_j$

daca $\mu_{OD} \neq 0$ si $\mu_{PT} \leq \mu_{PTj} - 1$ atunci salt pas 2

P5. daca $OD =$ atunci salt pas 7

P6. Se genereaza μ_{IC} din μ_{OD} curent. $\mu_{PT} = \mu_{PT} \cup \mu_{IC}$; $\mu_{OD} = \mu_{OD} \setminus \mu_{IC}$;

P7. dacă $\mu OD \neq \Phi$ și $|\mu PT| < |\mu PTA|$ atunci $\mu PTA = \mu PT$ altfel dacă $|\mu PTA| \leq n\mu I$ atunci μPTA este optima STOP.

P8. dacă $\{\mu IC\}_j \neq 0$ (cel care a fost salvat la pasul 3) atunci reface $\mu PT = \mu PT_j$; $\mu OD = \mu OD_j$; $j \leftarrow j + 1$; (trec la următorul, selectează următoarea IC din setul generat) $\mu IC = \mu IC_j$ $\mu OND = \{\mu O_j \mid \mu O_j \in \mu B(\mu O) \setminus (\mu PT \cup \mu OD)\}$ salt pas 4 altfel PTA este optima .

20. Fie un procesor care implementează o structura paralela pipeline de citire interpretare executie pentru procesare suprascalară , cu patru unitati paralele. Presupunând un ciclu de instrucțiuni contine:

- citire care necesita o singura perioada de ceas
- decodificarea instructiunii necesita două perioade de ceas

-executia instructiunii necesita doua perioade de ceas
Avem o secvență de 3000000 de instrucțiuni. Considerand freventa ceasului in Ghz de 1. Calculati durata de executie a secventei de program in milisecunde

$$(1 + 2 + 3 \cdot 10^6 / 4 \cdot 2) \cdot 10^{-9} \approx 1.5 \text{ms}$$

Considerând că în urma analizei microoperațiilor dintr-un subloc au rezultat microinstrucțiunile complete, mIC1,...mIC5 care conțin micro[1]operațiile ca în tabelul alăturat:

mIC1 = mo1 mo2 mo3 mo4 mo5 mo6

mIC2 = mo3 mo7 mo8 mo9

mIC3 = mo1 mo2 mo8 mo9 mo10

mIC4 = mo4 mo8 mo11

mIC5 = mo6 mo8

Care este organizarea optimă a câmpurilor din formatul general al microinstrucțiunilor:

a. Câmp 1: (mo1)

Câmp 2: (mo2)

Câmp 3: (mo3)

Câmp 4: (mo4 mo7 mo9 mo10 mo11)

Câmp 5: (mo5)

Câmp 6: (mo6)

Câmp 7: (mo8)

b. Câmp 1: (mo1)

Câmp 2: (mo2)

Câmp 3: (mo3)

Câmp 4: (mo4 mo9 mo10)

Câmp 5: (mo5 mo11)

Câmp 6: (mo6 mo7)

Câmp 7: (mo8)

c. Câmp 1: (mo1)

Câmp 2: (mo2)

Câmp 3: (mo3)

Câmp 4: (mo4 mo9)

Câmp 5: (mo5 mo11)

Câmp 6: (mo6 mo7 mo10)

Câmp 7: (mo8)

Ar fi D, dar dc? -- n-am idee, din ce văd și C este validă, nu văd ce ar fi greșit la ea -> **se calculeaza si costul**: pt fiecare camp, numeri cate instructiuni are, adaugi 1 (o instructiune nop imaginara, la fiecare camp), si obtii N -> te gandesti de cati biti ai nevoie pt a reprezenta N numere (ex: $N = 4 \Rightarrow 2$ biti, $N = 5 \Rightarrow 3$ biti); aduni toti bitii necesari pt toate campurile si obtii **costul**. Se alege varianta cu **costul minim** (exemple: campul 1 de mai jos are 1+1 instructiuni, e suficient 1 bit; campul 5 de mai jos are 3+1 instructiuni, sunt suficieni 2 biti - se va observa ca varianta **c** are costul **10**, iar **d** are costul **9**)

d. Câmp 1: (mo1)

Câmp 2: (mo2)

Câmp 3: (mo3)

Câmp 4: (mo4)

Câmp 5: (mo5 mo7 mo10)

Câmp 6: (mo6 mo9 mo11)

Câmp 7: (mo8)