Pontifícia Universidade Católica de Minas Gerais Instituto de Ciências Exatas e Informática Curso de Ciência da Computação

ARQUITETURA DE COMPUTADORES I

PROPOSTA INICIAL PARA O CRONOGRAMA

Mês	Dia	Т	Dia	Р	Descrição	OBS.
02						
			01	G00	Preparação para o início de atividades	
	01	A01			Apresentação da disciplina - Introdução	
			04	G01	Guia 01	
	06	A02			Modelo de computador - Representação de dados	
	80	A03			Sistemas de numeração	
			11		Feriado	
	13				Feriado	
	15	A04			Representação inteira	
			18	G02	Guia 02	
	20	A05			Representação fracionária	
	22	A06			Complementos	
		7.00	20	G03	Guia 03	
	27	A07		000	Álgebra de proposições	
	29	A08			Circuitos lógicos combinacionais	
	23	, 100		-	- Chicatos logicos combinacionais	
03				-		
			03	G04	Guia 04	
	05	A09	03	G04		
	03	A10			Simplificações de circuitos Simplificações de circuitos	
	07	AIU	40	005	, ,	
	40	0.4.4	10	G05	Guia 05	
	12	A11			Arquitetura de microprocessadores - LU	
	14	A12			Arquitetura de microprocessadores - AU	
			17	G06	Guia 06	
	19	A13			Arquitetura de microprocessadores - ALU	
	21	A14			Circuitos lógicos sequenciais	
			21	G07	Guia 07	(*)
			24		Feriado	
	26				Feriado	
	28				Feriado	
			31		Feriado	
04						
			01	T01	Artigo	(*)
	02	A15			Máquinas de estados finitos - FSM	
	04	A16			Máquinas de estados finitos - Mealy e Moore	
			07	G08	Guia 08	
	09	A17			Máquinas de estados finitos - Autômato de pilha	
	11	A18			Máquinas de estados finitos - Máquina de Turing	
			14	G09	Guia 09	
	16	A19			Latches e flip-flops	
	18	A20			Contadores aasíncronos	
			19	G10	Guia 10	(*)
			21		Feriado	
	23	A21		<u> </u>	Contadores síncronos	
	25	A22		 	Verificação 01 - Circuitos combinacionais	25
	20	, , , , , ,	28	G11	Guia 11	
	30	A23	20	011	Registradores (RTL)	
	30	723		 	rogistiadores (ICTE)	

ARQUITETURA DE COMPUTADORES I

PROPOSTA INICIAL PARA O CRONOGRAMA

Mês	Dia	Т	Dia	Р	Descrição	OBS.
05						
	02	A24			Registradores (Deslocamento)	
			03	R01	Recuperação/Refação 01a	(*)
			05	G12	Guia 12	
	07	A25			Arquitetura de microprocessadores - Modelo	
	09	A26			Arquitetura de microprocessadores - Memória	
			12	G13	Guia 13	
	14	A27			Arquitetura de microprocessadores - Controle	
	16	A28			Arquitetura de microprocessadores - Endereçamento	
			19	G14	Guia 14	
	21	A29			Arquitetura de microprocessadores - Desvios	
	23	A30			Arquitetura de microprocessadores - Pilha	
			26	G15	Guia 15	
	28	A31			Verificação 02 - Circuitos sequenciais	25
06						
			02	G16	Guia 16	
			03	R02	Recuperação/Refação 02a	(*)
	04	A32			Arquitetura de microprocessadores - Funções	
	06	A33			Arquitetura de microprocessadores - Evolução	
			09	G17	Guia 17	
				ADA	A programar	(*)
	11	A34			Software básico	
	13	A35			Software básico	
			16	P01	Projeto 01	
	18	A36			Software básico	
	20	A37			Software básico	
			21		Divulgação de notas de atividades práticas + ADA	25
		1.55	23		A programar	(*)
	25	A38			Verificação 03 - Todos os assuntos	25
	27	A39			Revisão	
<u> </u>			30		A programar	(*)
07	00	A 40			Varificação 04 Decustração Todos es	0.5
<u> </u>	02	A40		-	Verificação 04 - Reavaliação - Todos os assuntos	25
	04	A41			Divulgação de notas finais	
		-		-		
		02			Práticas investigativas (ovtra elegada)	
		02			Práticas investigativas (extra-classes)	
Т		80		40	Totais	100
	l	00		40	าบเลเจ	100

OBS.:

(*) - Entrega especial.

(ADA*) - A Avaliação de Desempenho Acadêmico será agendada para todas as disciplinas.

ARQUITETURA DE COMPUTADORES I

PROPOSTA INICIAL PARA O CRONOGRAMA

AULA	DATA	DISTRIBUIÇÃO DE AULAS DE TEORIA
01	01/02	Apresentação da disciplina - Introdução
02	06/02	Modelo de computador - Representações de dados
03	08/02	Sistemas de numeração
04	15/02	Representação inteira
05	20/02	Representação fracionária
06	22/02	Complementos
07	27/02	Álgebra de proposições
80	29/02	Circuitos lógicos combinacionais
09	05/03	Simplificações de circuitos (VK-Maps)
10	07/03	Simplificações de circuitos (QM)
11	12/03	Arquitetura de microprocessadores - LU
12	14/03	Arquitetura de microprocessadores - AU
13	19/03	Arquitetura de microprocessadores - ALU
14	21/03	Circuitos lógicos sequenciais
15	02/04	Máquinas de Estados Finitos (FSM)
16	04/04	Diagramas de Mealy e Moore
17	09/04	Autômato de pilha
18 19	11/04	Máquina de Turing
20	16/04 18/04	Latches e Flip-flops Contadores assíncronos
21	23/04	Contadores assincionos Contadores síncronos
22	25/04	Verificação de aprendizagem 01
23	30/04	Registradores (RTL)
24	02/05	Registradores (Deslocamento)
25	07/05	Arquitetura de microprocessadores - Modelo
26	09/05	Arquitetura de microprocessadores - Memória
27	14/05	Arquitetura de microprocessadores - Controle
28	16/05	Arquitetura de microprocessadores - Endereçamento
29	21/05	Arquitetura de microprocessadores - Desvios
30	23/05	Arquitetura de microprocessadores - Pilha
31	30/05	Verificação de aprendizagem 02
32	04/06	Arquitetura de microprocessadores - Funções
33	06/06	Arquitetura de microprocessadores - Evolução
34	11/06	Software básico
35	13/06	Software básico
36	18/06	Software básico
37	20/06	Software básico
38	25/06	Verificação de aprendizagem 03
39	27/06	Revisão
40	02/06	Reavaliação - Verificação de aprendizagem 04
41	04/06	Encerramento
	nah	Práticas investigativas (ovtra elecces)
	02h	Práticas investigativas (extra-classes)
40	80 h-a	Aulas teóricas previstas e prática investigativa
40	80 h-a	nuias teoricas previstas e pratica investigativa

Observações:

A proposta a seguir é passível de modificações, dependentes do aceite e sugestões do Colegiado do Curso e eventualidades. Lançamentos no SGA poderão ser alterados.

As avaliações e atividades práticas acompanharão o desenvolvimento da teoria.

As datas previstas para as avaliações <u>são provisórias</u>. <u>Não haverá qualquer</u> avaliação, sem prévio anúncio em sala de aula e posterior confirmação.

Exercícios entregues fora do prazo serão penalizados por um fator de depreciação mínimo de 0.50 semana em atraso, até o limite de 03 semanas, após o que <u>NÃO</u> mais serão aceitos para fins de avaliação somativa. No último mês letivo, o fator de depreciação será de 0.90, para qualquer entrega fora do prazo, independente do atraso.

Ao final de cada mês será providenciada a publicação de valores provisórios acumulados até então, para acompanhamento das atividades já avaliadas.

Proposta provisória para verificações de aprendizagem					
Teoria		-		pontos	
	01	P1	avaliação somativa individual acumulativa	25	
		P2	avaliação somativa individual acumulativa	25	
		P3	avaliação somativa individual acumulativa	25	
Subtotal			P1(25) + P2(25) + P3(25)	75	
Prática					
	15	P4	atividades práticas semanais (15 no mínimo) e	20	
		P5	outras atividades semanais, projetos e artigo		
			Avaliação de Desempenho Acadêmico (ADA=05)	05	
Subtotal			(P1+P2+P3)+(P4+P5)	100	
		P6	reavaliação (repositiva/substitutiva, se necessária)	25	
Subtotal		P7	P7=substituir(P6, menor(P1,P2,P3,P4,P5))	100	
Total			(P6 P7)	100 pontos	

As avaliações somativas e individuais serão aplicadas de forma incremental: parte menor do conteúdo já avaliado será revista, e a maior parte será do conteúdo mais recente.

A Avaliação de Desempenho Acadêmica (ADA) será aplicada em data e na forma indicada a ser definida, oportunamente, pela Coordenação de Curso. Os valores obtidos nessas avaliações serão incorporados em até 05 pontos.

A reavaliação poderá incluir o reaproveitamento parcial de valores obtidos anteriormente. Todos os pontos reunidos nessa etapa terão caráter substitutivo, independentemente do valor final ser superior ou inferior ao já obtido. O reaproveitamento de avaliações sobre atividades práticas, terão prioridade sobre outras formas de avaliação.

Em caso de perda de alguma avaliação (<u>e apenas nas condições previstas no Manual</u> <u>do Aluno</u>), comunicar imediatamente ao professor, e apresentar petição justificada; se aprovada, agendar a reposição (no prazo de uma semana, se possível). <u>Em qualquer outra situação</u>, a <u>avaliação correspondente terá valor igual a zero</u> e a reposição de pontos somente poderá ser obtida mediante o processo de reavaliação descrito acima.