# ELEKTRONIKA

Viera Stopjaková (<u>viera.stopjakova@stuba.sk</u>) Ústav elektroniky a fotoniky FEI STU





# Návrh a realizácia logických hradiel

Prednáška (3)

## CMOS technológia


- Historicky prvé MOS technológie
  - o iba NMOS (alebo iba PMOS) tranzistory
- Neskôr NMOS a PMOS na spoločnom substráte





- Complementary MOS → CMOS
  - vysoký stupeň integrácie
  - o miniaturizácia
  - vysoká opakovateľnosť a výťažnosť výroby
  - o nízka spotreba a cena

### **NMOS / PMOS tranzistory**

- voľné nosiče náboja: elektróny / diery
- prahové napätie V<sub>TH</sub>: kladné / záporné
- tranzistor (spínač) zopnutý pri: Log 1 / Log 0
- prúd nastavujeme geometrickými rozmermi










Topografia (Layout)




## CMOS technológia


- CMOS je dominantnou technológiou
  - Prudký nástup v 80-tych rokoch 20. storočia
  - Komplementárny tranzistor (PMOS) je vyrobený v tzv. jame opačná vodivosť ako substrát




## Logické hradlá v CMOS

- Invertor v CMOS technológii
  - o spínače nahradené MOS tranzistormi
  - oba typy tranzistorov
  - o každé hradlo sa skladá z *pull-up* a *pull-down* časti









Pull-up časť (vždy PMOS)

Pull-down časť (vždy NMOS)

## Logické hradlá v CMOS


Štruktúra CMOS invertora






#### Prevodová charakteristika

- Závislosť výstupného napätia od napätia na vstupe -> Vout = f(VIN)
  - o PCH hradla určuje statické vlastnosti hradla
  - o pomalá zmena DC napätia na vstupe, sledujeme napätie na výstupe
- Prevod medzi logickými stavmi ( $\mathbf{0} \rightarrow \mathbf{1}$  alebo  $\mathbf{1} \rightarrow \mathbf{0}$ )



## Realizácia log. hradiel z K-mapy

- K-mapa: najefektívnejší návrh logických obvodov
  - Používame aj pri návrhu hradiel v CMOS (na úrovni tranzistorov)
  - Sériovo paralelná kombinácia tranzistorov (spínačov)
  - Každé hradlo sa skladá z pull-up a pull-down časti



## Realizácia log. hradiel z K-mapy


- Vychádzame z K-mapy funkcie a vytvárame slučky
  - Slučky jednotkových bodov prislúchajú pull-up časti
  - Slučky <u>nulových</u> bodov prislúchajú <u>pull-down</u> časti
  - Logický súčin premenných predstavuje tranzistory v sérii
  - Logický súčet premenných predstavuje tranzistory paralelne

- Slučky nulových bodov funkcie opisujeme ako jednotkové
- Negované vstupné premenné pull-up časti zapájame priamo
- Postup platný pre ľubovoľné hradlo

#### NAND hradlo v CMOS


- 2-vstupové NAND hradlo v CMOS
  - o CMOS technológia priamo realizuje <u>negované operácie</u>


A	В	Υ		
0	0	1		
0	1	1		
1	0	1		
1	1	0		



Pull-up:  $\overline{A} + \overline{B}$ 


Pull-down: A.B





#### NAND hradlo v CMOS


- ■3-vstupové NAND hradlo v CMOS
  - Správne navrhnuté rozmery tranzistorov
    - vyvážená (symetrická) prevodová charakteristika





#### NOR hradlo v CMOS

#### **2-vstupové NOR** hradlo v CMOS

A	В	Y	
0	0	1	
0	1	0	
1	0	0	
1	1	0	








 $Pull-up: \overline{A}.\overline{B}$ 

Pull-down: A+B


#### NOR hradlo v CMOS


- ■3-vstupové NOR hradlo v CMOS
  - Správne navrhnuté rozmery tranzistorov
    - vyvážená prevodová charakteristika



## Hradlá v CMOS na tranzistorovej úrovni

- 3-vstupový NAND vs 3-vstupový NOR
  - PMOS tranzistor musí byť cca. 3-krát väčší ako NMOS pre rovnakú vodivosť (diery vs. elektróny)
  - NAND hradlo zaberá menšiu plochu na čipe (PMOS paralelne)
    - → lacnejší, rýchlejší a používanejší (Shefferova funkcia)








## Realizácia zložených hradiel (funkcií)

Navrhnite zapojenie tranzistorov v CMOS pre uvedenú funkciu

Α	В	С	Υ
0	0	0	1
0	0	1	1
0	1	0	1
0	1	1	0
1	0	0	1
1	0	1	0
1	1	0	1
1	1	1	0












## Realizácia zložených hradiel (funkcií)

Navrhnite zapojenie tranzistorov v CMOS pre uvedenú funkciu










## Realizácia zložených hradiel (funkcií)

Porovnanie tranzistorovej a hradlovej realizácie







10 tranzistorov

6 tranzistorov

## Ďakujem za pozornosť.