# Übung 12: *Mos – Transistoren*

"Digitaltechnik" WS 2008/09

## Aufgabe 1

Erklären Sie die Funktionsweise eines MOS – Feldeffekt – Transistors mit Hilfe des in Abbildung 1 dargestellten Kondensators!






Abbildung 1: Querschnitt durch einen Kondensator



 $U_{st} = 0 V; I_{st} = 0 A$ 

⇒ keine Steuerspannung; keine keine Elektronenansammlung

b)




Elektronenansammlung

 $U_{st} > 0 V; I_{st} > 0 A$ 


⇒ Umdotierung in p – Si durch eine Elektronenansammlung (Kanal)

c)



 $U_{st} = 0 \text{ V}$ ;  $I_{st} = 0 \text{ A} \Rightarrow \text{siehe a}$ ).


 $U_k > 0 \text{ V; } I_k = 0 \text{ A}$  <<  $U_k = U_{Kanal}$ 




 $U_{st} > 0 \text{ V}$ ;  $I_{st} > 0 \text{ A} \Rightarrow$  siehe b), Kanal ist ausgebildet.  $U_k > 0 \text{ V}$ ;  $I_k > 0 \text{ A} \Rightarrow$  Stromfluss durch den Kanal.

$$\boldsymbol{I}_{\mathrm{D}} = \frac{\boldsymbol{\mu} \cdot \boldsymbol{C}_{\mathrm{ox}}}{2} \cdot \frac{\boldsymbol{W}}{L} \cdot \left( 2 \cdot \left( \boldsymbol{U}_{\mathrm{GS}} - \boldsymbol{U}_{\mathrm{th}} \right) \cdot \boldsymbol{U}_{\mathrm{DS}} - \boldsymbol{U}_{\mathrm{DS}}^2 \right)$$

für Ohmsche Bereich



für Abschnürbereich



Legende


 $U_{\rm GS} = U_{\rm Gate\,Source}$ 

 $U_{th} = U_{threshold}$ 


 $U_{\rm DS} = U_{\rm Drain\,Source}$ 

W = Weite

L = Länge



#### 2 MOS – Transistortypen



pMOS- arbeitet invers (komplementär) zu nMOS-Transistor!

### Aufgabe 2





Abbildung 2: Logikgatter mit MOS – Transistoren

a) Zeichnen Sie für das in Abbildung 2 dargestellte Gatter den Verlauf des Ausgangssignals für den gegebenen Verlauf des Eingangs. Welcher Spannungspegel wird der logischen '1' bzw. '0' zugeordnet?



logische "0"  $\rightarrow$  GND; VSS

b) Um welchen Gattertyp handelt es sich hierbei und welcher Schaltkreisfamilie gehört es an? Geben Sie die logische Funktion an, die das Verhalten beschreibt.

Inverter in CMOS – Technik (nMOS – und pMOS – Transistoren) 
$$E = \overline{A}$$
 bzw.  $A = \overline{E}$ 


c) Welche Dimensionierungvorschrift ergibt sich für die beiden Transistoren, wenn stets eine konstante Treiberfähigkeit vorliegen soll?

Treiberfähigkeit: Fähigkeit eines Transistors, eine Last umzuladen.

- pMOS muss 2 – 3 Mal größeres  $\frac{W}{L}$  – Verhältnis haben, um die Last gleich schnell umzuladen wie nMOS.

### Aufgabe 3

a) Zeichnen Sie einen Querschnitt durch MOS – Transistoren, die in einem einfachen Standard – CMOS – Prozess unter Verwendung von p – dotiertem Substrat hergestellt wurden. Benennen Sie die wichtigsten Herstellungsschritte.



- 1) n Wanne Herstellung durch Ionenimplantation
- 2) Aufbringen des Gate Oxids
- 3) Herstellung und Strukturierung des Poly Si Gates
- 4) Implantation der Source und Draingebiete für n und p Kanal MOSFET
- 5) Kontaktierung und Metallisierung der Anschlüsse

 $MOS = \underline{m}etall \underline{o}xid \underline{s}emiconductor$ 

#### Aufgabe 4

 a) Berechnen Sie n\u00e4herungsweise die sich ergebende Laufzeit f\u00fcr einen 240 nm Prozess.
Gegeben sind:

$$U_{\rm B} = 2.4 \, {\rm V}, \qquad \qquad U_{\rm T_0} = 0.4 \, {\rm V}, \qquad \qquad \frac{4 \cdot \pi}{3 \cdot \mu_0} \cdot {\rm x} \approx 3472 \, \frac{{\rm Vs}}{{\rm m}^2}$$

Der Faktor **x** steht für weitere parasitäre Kapazitäten, die durch das nötige Umladen an der Laufzeitberechnung beteiligt sind.

$$\begin{split} T_{_{D}} &\approx 3472 \frac{\text{Vs}}{\text{m}^{2}} \cdot \frac{\text{L}^{2}}{\left(\frac{\text{U}_{_{B}}}{2} - \text{U}_{_{T_{_{0}}}}\right)} \approx 250 \text{ps} \\ &\approx 3472 \frac{\text{Vs}}{\text{m}^{2}} \cdot \frac{\left(240 * 10^{-9} \, \text{m}\right)^{2}}{\left(\frac{2.4 \text{V}}{2} - 0.4 \text{V}\right)} = 3472 * \frac{5.76^{-14}}{0.8} \frac{\cancel{\text{M}} \, \text{s} \cdot \cancel{\text{m}}^{2}}{\cancel{\text{m}}^{2}} \approx 2,499^{-10} \, \text{s} \approx 250 \, \text{ps} \end{split}$$

b) Der 240 nm – Prozess ist jedoch nicht mehr state – of – the – art. Im aktuellen 90 nm – Prozess wird bei  $U_B$  = 1,2V eine Laufzeit von 70ps erreicht. Wie groß ist dabei die Schwellenspannung?

$$\begin{split} &T_{D} \approx 3472 \frac{Vs}{m^{2}} \cdot \frac{L^{2}}{\left(\frac{U_{B}}{2} - U_{T_{0}}\right)} \\ &\frac{U_{B}}{2} - U_{T_{0}} \approx 3472 \frac{Vs}{m^{2}} \cdot \frac{L^{2}}{T_{D}} \\ &U_{T_{0}} \approx \frac{U_{B}}{2} - 3472 \frac{Vs}{m^{2}} \cdot \frac{L^{2}}{T_{D}} \\ &U_{T_{0}} \approx \frac{1,2V}{2} - 3472 \frac{Vs}{m^{2}} \cdot \frac{\left(240 \text{nm}\right)^{2}}{70 \text{ps}} \\ &\approx \frac{1,2V}{2} - 3472 \frac{Vs}{m^{2}} \cdot \frac{\left(240 \cdot 10^{-9} \text{m}\right)^{2}}{70 \cdot 10^{-12} \text{s}} \approx 0,198 \approx 0,2V \end{split}$$

c) Es gelten die Bedingungen aus Aufgabenpunkt b). Wenn man die Betriebsspannung nun verdoppelt, ergibt sich eine Laufzeit von rund 28ps. Dies wäre wünschenswert. Warum ist das in der Praxis nicht möglich?

Der 90 nm – Prozess ist nicht für 2,4 V ausgelegt

- → Das Gate würde durchschlagen.
- → Der Transistor wäre zerstört.