
# Lauflicht

1	innait		
2	Abbildun	ngsverzeichnis	1
3	Allgemei	nes	2
4	Hardwar	e - Schnittstellen	3
	4.1 Lauf	flicht PINS	3
5	Software	Schnittstelle	4
	5.1.1	Registerbeschreibung	4
6	Impleme	ntierung	6
	6.1 Erst	ellen des Projekts in Quartus	6
	6.2 Pin-	Belegung FPGA	8
	6.3 Kom	nponenten des Lauflichts	9
	6.3.1	Übersicht der einzelnen Komponenten des Lauflichts	9
	6.3.2	TOP-Entity (Lauflicht)	9
	6.3.3	I2C_Target	10
	6.3.4	I2C_Shell	13
	6.3.5	Light	15
	6.3.6	Top Level Entity	16
7	Synthese	Ergebnis	16
	7.1.1	Schreib/Lese Zyklen der I2C – Avalon - Bridge	18
8	Testbeno	ch	19
2	Abbild	lungsverzeichnis	
Αŀ	bbildung 3 T	oplevel Blockschaltbild Toplevel design	9
Αŀ	bbildung 5 K	onfiguration der I2C Avalon Bridge	11
Αl	bbildung 6 12	2C Bus Zyklus	18

# 3 Allgemeines

Entwicklung eines Lauflichts welches über I2C konfiguriert werden kann.

- 8 LED's
- Die Lauflicht Geschwindigkeit kann in 16 Stufen von 0,1s Schrittdauer bis 1,6s Schrittdauer eingestellt werden
- Konfiguration von 8 verschiedenen Lauflicht Mustern.



I2C\_TARGET wird mit Hilfe des Quartus IP-Catalogs erstellt.

# 4 Hardware - Schnittstellen

### 4.1 Lauflicht PINS

### FPGA / CYC1000 TRENZ

Signal	DIR	FPGA-PIN	BOARD ANSCHUSS	Beschreibung
res_n_i	in	<mark>N6</mark>	-	System Reset
clk_i	in	M2	ı	System Clock 12.5 MHz
12C				
scl_i	in	R14	32	I2C Clock
sda_io	in / out	T15	31	I2C Daten
❖ LED-OU1	TPUTS			
LED0	out	<mark>M6</mark>	PRINT LED	TEST LED
LED1	out	<mark>T4</mark>	PRINT LED	TEST LED
LED2	out	T3	PRINT LED	TEST LED
LED3	out	R3	PRINT LED	TEST LED
LED4	out	T2	PRINT LED	TEST LED
LED5	out	R4	PRINT LED	TEST LED
LED6	out	N5	PRINT LED	TEST LED
LED7	out	N3	PRINT LED	TEST LED

#### ESP32

Signal	DIR	PIN	ESP - BOARD	Beschreibung
I2C INTERFACE				
scl_o	out	SCL / 22	PIN 32	I2C Clock
sda_io	in/out	SDA / 21	PIN 31	I2C DATA
CONFIGS				
CONF_1	in	A7 / 35	PIN 8	SE SW SPEC
CONF_2	in	A18 / 25	PIN 9	SE SW SPEC
CONF_3	in	A19 / 26	PIN 10	SE SW SPEC

# **5 Software Schnittstelle**

# 5.1.1 Registerbeschreibung

### 5.1.1.1 SPEED- Register

I2C Register Address: 0

Bit 7	Bit 6	Bit 5	Bit 4	Bit(3:0)
-	1	1	1	speed(3:0)
-	-	-	-	0: step-size: 0,1s
				1: step-size: 0,2s
				15: step-size:1,5s
				Default: 0x02

### 5.1.1.2 MODE- Register

I2C Register Address: 1

Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit(2:0)
-	-	-	-	-	MODE(2:0)
-	-	-	-	-	Mode 0 Mode 7
					Default: 0x0

MODE	Bit(2:0	))							
0	0	0	0	0	0	0	0	1	
	0	0	0	0	0	0	1	0	
	1	0	0	0	0	0	0	0	
1	0	0	0	0	0	0	1	1	
	0	0	0	0	0	1	1	0	
	1	1	0	0	0	0	0	0	
2	1	0	0	0	0	0	0	1	
	0	1	0	0	0	0	1	0	
	0	0	1	0	0	1	0	0	
	0	0	0	1	1	0	0	0	
	1	0	0	0	0	0	0	1	
	0	1	0	0	0	0	1	0	

3	0	1	0	1	0	1	0	1	
	1	0	1	0	1	0	1	0	
4	1	1	0	0	1	1	0	0	
	0	1	1	0	0	1	1	0	
	0	0	1	1	0	0	1	1	
5	-								
6	-								
7	-								

# 6 Implementierung

# 6.1 Erstellen des Projekts in Quartus

Projektverzeichnis: <.../Lauflicht\_cyc100/synthese>




Abbildung 1 Synthese Verzeichnis + Top-Level Entity






Abbildung 2 Auswahl des FPGA für das TRENZ Board CYC100 <10CL025YU256C8G>



**Abbildung 3 Simulation-Einstellung: Modelsim Altera** 

#### Summary



**Abbildung 4 Summary** 


12.05.2019

# 6.2 Pin-Belegung FPGA

Signal	DIR	FPGA-PIN	Beschreibung
res_n_i	in	<mark>N6</mark>	System Reset
clk_i	in	M2	System Clock 12.5 MHz
scl_i	in	R14	I2C Clock
sda_io	in / out	T15	I2C Daten
LED0	out	<mark>M6</mark>	TEST LED
LED1	out	<mark>T4</mark>	TEST LED
LED2	out	T3	TEST LED
LED3	out	R3	TEST LED
LED4	out	T2	TEST LED
LED5	out	R4	TEST LED
LED6	out	<mark>N5</mark>	TEST LED
LED7	out	<mark>N3</mark>	TEST LED

# 6.3 Komponenten des Lauflichts

#### 6.3.1 Übersicht der einzelnen Komponenten des Lauflichts



- Top-Entity Lauflicht
- I2C\_TARGET (Erstellen eines I2C Slave Device mit Hilfe des Quartus IP CATALOG)
- I2C\_SHELL (Lauflicht Register über I2C schreibbar/lesbar)
- Light (LED Signalgenerierung)


#### 6.3.2 TOP-Entity (Lauflicht)

**Abbildung 5 Signale der TOP-LEVEL Entity** 


#### 6.3.3 I2C\_Target

#### 6.3.3.1 Erstellen der I2C-Avalon Bridge (Quartus IP Katalog)

Die Lauflicht Register werden über die I2C Schnittstelle beschrieben bzw. sind auch über I2C Lesbar (Erweiterung). Ab Quartus 16.X wird die I2C-Memory master – Avalon Bridge angeboten.



- Verzeichnis und FPGA festlegen
- ⇒ Es sollte die Bridge in einem eigenen Verzeichnis erstellt werden, um die Übersichtlichkeit des Projekts nicht zu gefährden.



Erstellen der I2C - Avalon Memory Bridge (Slave!)






Abbildung 6 Konfiguration der I2C Avalon Bridge




**Abbildung 7 Generieren eines Simulationsmodells** 

• Erstellte Komponenten



#### Schnittstellen


Für das Lauflicht benötigen wir die mit Pfeilen markierten Signale



#### 6.3.3.2 I2C Bridge zum Projekt hinzufügen.

Für die Synthese muss nur das File I2C\_TARGET.qsys includiert werden. In der I2C Shell (Entity I2C\_SHELL) wird die Komponente I2C\_TARGET hinzugefügt.

QSYS erzeugt folgendes vhdl File im Verzeichnis Synthese und Simulation:



In beiden Verzeichnissen befinden sich zwei identische Files <I2C\_TARGET.VHD>.

C:\Users\reinhard\HTL\\_TIC\Projekte\vhd1\Lauflicht\_cyc1000\source\prod\i2c\I2C\_TARGET)cmp ./simulation/12C\_TARGET.uhd ./synthesis/12C\_TARGET.uhd C:\Users\reinhard\HTL\\_TIC\Projekte\vhd1\Lauflicht\_cyc1000\source\prod\i2c\I2C\_TARGET>

In den Verzeichnissen <submodules> können die verilog Files unterschiedlich sein. Quartus findet die erforderlichen submoduls selbstständig.

#### 6.3.4 I2C\_Shell

#### Funktion:

Schreiben / *Lesen* der Register speed(3:0), mode(3:0) über I2C. Die Shell verwendet keinen TRI Bus, generiert aber das Signal sda\_oe für den TRI Buffer in der Top Entity.

Signal	DIR	Beschreibung
res_n_i	in	System Reset
clk_i	in	System Clock 12.5 MHz
scl_i	in	I2C Clock
sda_i	in	I2C Empfangs Daten
sda_o	out	I2C Sende Daten
sda_oe	out	IC2 Data OE
mode_o(3:0)	out	mode Register
mode_valid_o	out	mode data valid
speed_o(3:0)	in	speed Register
speed_valid_o	out	speed data valid

#### Die I2C\_SHELL verwendet die Komponente I2C\_TARGET


```
component i2c_target is
port (
                                                                                                        -- avalon_master.address
           address
                            : out std logic vector(31 downto 0);
          read : out std_logic; --
readdata : in std_logic_vector(31 downto 0) := (others => '0'); --
                                                                                                                                   .readdata
                                                                             := '0';
                                                                                                                          .readdatavalid
          readdatavalid : in std_logic
          waitrequest : in std_logic
                                                                                                                            .waitrequest
          write : out std_logic;
byteenable : out std_logic_vector(3 downto 0);
writedata : out std_logic_vector(31 downto 0);
clk : in std_logic
                                                                                                                            .write
                                                                                                       clock.clk
                                                                                                                             .byteenable
                                                                                                                             .writedata
                                                                                                       -- clock.clk
-- conduit_end.conduit_data_in
                                                                             := '0';
          clk : in std_logic
i2c_data_in : in std_logic
i2c_clk_in : in std_logic
i2c_data_oe : out std_logic;
i2c_clk_oe : out std_logic;
rst_n : in std_logic
                                                                             := '0';
                                                                            := '0';
                                                                                                             .conduit_clk_in
                                                                                                                            .conduit_data_oe
                                                                                                                            .conduit clk oe
                                                                             := '0'
                                                                                                                   reset.reset n
  );
end component i2c_target;
```

```
i2c target 1 : i2c target
port map (
    address
                     => address.
                => open,
=> i2c_test,
     read
    readdata
    readdatavalid => vcc.
    waitrequest => gnd,
     write
                     => wr,
    write
byteenable => be,
writedata => wr_data,
clk => sys_clk_i,
     i2c data in => sda i,
     i2c_clk_in => scl_i,
    i2c_data_oe => i2c_data_oe,
i2c_clk_oe => open, -- no multi master support
     rst_n
                  => res_n_i
);
```

#### I2C\_TARGET instanziiert die altera\_i2cslave\_to\_avlmm\_bridge.

```
i2cslave_to_avlmm_bridge_0 : component altera_i2cslave_to_avlmm_bridge
    generic map (
        I2C SLAVE ADDRESS => "1010101",
        BYTE_ADDRESSING => 1,
        ADDRESS_STEALING => 0,
        READ ONLY
                     => 0
    port map (
        clk
                => clk,
                                      clock.clk
        address => address, -- avalon_master.address
        read => read, -- .read
readdata => readdata, -- .readd
                                          .readdata
                                       .readdatavalid
        .waitrequest
.write
        );
```

Für die Synthese müssen folgende Komponenten hinzugefügt werden:




Lauflicht	Reinhard Lindner
6.3.5 Light	
12.05.2019	<b>I</b> 15


### **6.3.6** Top Level Entity

# **7 Synthese Ergebnis**


Top Level (lauflicht)



• I2c\_shell



Light



# 7.1.1 Schreib/Lese Zyklen der I2C - Avalon - Bridge

Device Adresse(6:0): "101-0101" (0x55)

Schreiben: Device\_ID(6:0) & R/!W = 101 0101 & 0 = "0xAA" (101 0101 0 = 0xAA)
 Lesen: Device\_ID(6:0) & R/!W = 101 0101 & 1 = "0xAB" (101 0101 1 = 0xAB)

#### **Timing**

**Abbildung 8 I2C Bus Zyklus** 

Lauflicht	Reinhard Lindner
8 Testbench	
12.05.2019	
12.03.2013	<b>1</b> 9