



UNIVERSIDAD DE LOS ANDES
Facultad de Ingeniería y Ciencias Aplicadas
Arquitectura de Computadores 2026-20

Proyecto N°1

Grupo 16:
Andrés Berríos
Víctor Parada
Sebastián Trigo

Profesor de Cátedra: Jorge Gómez M.

9 de septiembre de 2026

Resumen

El presente proyecto tiene como objetivo el diseño e implementación de una calculadora de 4 bits, desarrollada utilizando el lenguaje *Verilog*. El diseño es programado y verificado físicamente sobre una *FPGA Lattice iCE40 HX1K* (*FPGA: Field Programmable Gate Array*), la cual se encuentra integrada en la placa de desarrollo *Nandland Go Board*. Esta placa cuenta con un conjunto reducido de recursos de entrada, específicamente cuatro botones, los cuales deberán ser utilizados como la única interfaz de interacción del usuario con la calculadora.

Se realiza el flujo completo del diseño digital, desde la etapa conceptual hasta la implementación en hardware. Se comienza con el diseño de los circuitos a partir de tablas de verdad y mapas de Karnaugh. A partir de estas expresiones, se procede a la implementación de la lógica correspondiente utilizando compuertas básicas. Posteriormente, dicha lógica es descrita formalmente mediante el lenguaje *Verilog*, lo que permite representar el comportamiento del circuito de manera estructurada y modular.

Una vez descrito el circuito, se realiza su simulación con el fin de verificar que su comportamiento sea el esperado antes de proceder a la implementación física. Para complementar esta verificación, se utiliza la herramienta *GTKWave*, la cual permite visualizar gráficamente las señales internas y externas del circuito a lo largo del tiempo, facilitando la detección de errores de diseño. Finalmente, una vez validado el funcionamiento mediante simulación, el diseño es programado sobre la *FPGA*, donde se realiza una demostración práctica de su funcionamiento utilizando los botones disponibles en la placa.

En cuanto a las operaciones aritméticas que debe soportar la calculadora, es importante destacar que todos los cálculos deben realizarse utilizando exclusivamente 4 bits. Esto implica que, en caso de que una operación genere un resultado que produzca *overflow*, únicamente se conservarán los cuatro bits menos significativos del resultado, descartando cualquier información adicional generada por dicho desbordamiento.

Finalmente, para la entrega del proyecto se crea un repositorio en *GitHub*, el cual será utilizado como medio oficial para la entrega final. Este repositorio contiene la totalidad de los archivos correspondientes al proyecto, un archivo *README.md* y este mismo informe donde se detallen los resultados obtenidos durante el desarrollo.



Índice

1. Módulos creados para la FPGA	4
1.1. sumador_1bit.v	4
1.2. full_adder_1bit.v	4
1.3. sumador_4bit.v	5
1.4. restador_4bit.v	5
1.5. restador_inverso_4bit.v	5
1.6. magnitud_4bit.v	6
1.7. display_hex_7seg.v	6
1.8. display_signo_7seg.v	6
1.9. visualizador_valor_4bit.v	7
1.10. shift_right_4bit.v	7
1.11. shift_left_4bit.v	7
1.12. leds_operacion.v	8
1.13. visualizacion_estado.v	8
1.14. selector_operacion_4bit.v	8
1.15. selector_op2_4bit.v	9
1.16. registro_operacion_3bit.v	9
1.17. registro_resultado_4bit.v	9
1.18. registro_ajustable_4bit.v	10
1.19. botones_goboard.v	10
1.20. control_valores.v	11
1.21. control_estados.v	11
1.22. control_entrada.v	11
1.23. calculadora_sistema.v	12
1.24. calculadora_core_4bit.v	12
1.25. top.v	13
2. Funcionamiento de la FPGA y Compilamiento de Código	14



3. Testbenching de la FPGA

16

1. Módulos creados para la FPGA

En este apartado, se incluye una breve explicación de los módulos implementados para el proyecto, y además, se incluyen imágenes y figuras que corresponden al diseño digital hecho de forma manual. No se hace uso de un orden particular para describir cada módulo, ya que estos fueron programados en un orden diferente al orden con el que se diseñaron originalmente, debido a que varias implementaciones fueron adaptadas de forma diferente en el código, lo cual es producto de la modularidad del lenguaje *Verilog*.

Para la programación de los módulos se sigue la idea de que primero se definen variables de entrada, luego las salidas, luego las señales internas y finalmente la lógica combinacional que utiliza los elementos anteriores.

1.1. `sumador_1bit.v`

Este módulo es uno de los ejemplos básicos de la lógica combinacional aplicada en operaciones binarias, también se le llama “Half Adder” porque no acepta como entrada un C_{in} . Solo requiere dos compuertas y el código en *Verilog* es de los más simples del proyecto.

1.2. `full_adder_1bit.v`

Este módulo es programado a partir del módulo de **`sumador_1bit.v`**, pero el diseño combinacional manual realizado difiere un poco, ya que en el código queremos optimizar la reutilización de la mayor cantidad de módulos posibles. La Figura 6 incluye el desarrollo manual del diseño digital.

1.3. `sumador_4bit.v`

Este módulo ya corresponde a una función completa, que es la de sumar dos números de cuatro bits. Usa el módulo **full_adder_1bit.v**, por lo que también usa el módulo **sumador_1bit.v**, ya que el primero depende del segundo. Las Figuras 7 y 12 incluyen el desarrollo manual del diseño digital.

1.4. `restador_4bit.v`

Este módulo se encarga de restar dos números de 4 bits, utilizando el método de complemento a 2, el cual permite realizar una resta reutilizando la lógica de un sumador. Para esto, se niega cada bit del segundo operando y se suma junto con un acarreo de entrada fijo en 1, logrando así el efecto de una resta sin necesidad de diseñar un circuito completamente nuevo. Es un buen ejemplo de cómo un bloque combinacional más simple, como el sumador, puede ser reutilizado para construir una operación distinta. En los anexos se incluyen las Figuras 8 y 13 tienen el desarrollo manual del diseño digital.

1.5. `restador_inverso_4bit.v`

Este módulo cumple una función similar al `restador_4bit`, pero calcula la resta en el orden inverso, es decir, obtiene el resultado de B menos A en lugar de A menos B. Al igual que el restador convencional, se apoya en el método de complemento a 2, negando el operando correspondiente y sumando un acarreo de entrada fijo en 1 para lograr el efecto de la resta a partir de un sumador. Este módulo resulta necesario dentro de la calculadora para poder ofrecer ambas variantes de resta como operaciones seleccionables por el usuario. En los anexos se incluyen las Figuras 9 y 14 que tienen el desarrollo manual del diseño digital.

1.6. `magnitud_4bit.v`

Este módulo se encarga de extraer el signo y la magnitud de un número de 4 bits representado en complemento a 2. El signo se obtiene directamente del bit más significativo del número, mientras que la magnitud se calcula utilizando un restador para obtener la versión positiva del valor en caso de que este sea negativo, seleccionando luego entre el valor original o su versión convertida según corresponda. Este módulo es fundamental para la etapa de visualización, ya que permite mostrar los números de forma separada en signo y valor absoluto en los displays de la calculadora. En los anexos se incluyen las Figuras 10 que tienen el diagrama del diseño digital.

1.7. `display_hex_7seg.v`

Este módulo se encarga de decodificar un número de 4 bits para mostrarlo en formato hexadecimal (de 0 a F) en un display de siete segmentos. Para lograr esto, se detectan todas las combinaciones posibles del valor de entrada mediante compuertas AND, y luego se determina, a través de compuertas OR, qué segmentos deben encenderse según el dígito que corresponda representar. Este módulo es un ejemplo clásico de decodificador combinacional, ampliamente utilizado en el diseño digital para la visualización de valores numéricos. En los anexos se incluyen las Figuras 23, 24, 25, 26, 27 y 28 que tienen el desarrollo manual del diseño digital.

1.8. `display_signo_7seg.v`

Este módulo se encarga de mostrar el signo de un número en un display de siete segmentos, utilizando únicamente el segmento central para representar el símbolo cuando el número es negativo. Si el número es positivo, todos los segmentos permanecen apagados, dejando el display vacío. Es uno de los módulos más simples del proyecto, ya que solo requiere un buffer para el segmento central y compuertas AND para mantener el resto de los segmentos en 0. En los anexos se incluyen figuras que tienen el desarrollo manual del diseño digital.

1.9. `visualizador_valor_4bit.v`

Este módulo integra los bloques encargados de calcular el signo y la magnitud de un número de 4 bits junto con los decodificadores necesarios para mostrarlo en los displays de siete segmentos. Su función es coordinar la comunicación entre el módulo `magnitud_4bit` y los módulos `display_signo_7seg` y `display_hex_7seg`, entregando como salida las señales listas para controlar ambos displays. De esta forma, este módulo actúa como una capa intermedia que simplifica la visualización de cualquier número de 4 bits dentro del resto del proyecto. En los anexos se incluyen figuras que tienen el desarrollo manual del diseño digital.

1.10. `shift_right_4bit.v`

Este módulo se encarga de desplazar un número de 4 bits hacia la derecha, según la cantidad de posiciones indicada por un valor de 2 bits, rellendo con ceros desde la izquierda. Para lograr esto, cada bit de salida se construye seleccionando, mediante compuertas AND y OR, el bit de entrada correspondiente según la cantidad de desplazamiento solicitada, funcionando de manera similar a un multiplexor. Este módulo permite incorporar operaciones de desplazamiento como parte de las funciones disponibles en la calculadora. En los anexos se incluyen las Figuras 15 y 16 que tienen el desarrollo manual del diseño digital.

1.11. `shift_left_4bit.v`

Este módulo se encarga de desplazar un número de 4 bits hacia la izquierda, según la cantidad de posiciones indicada por un valor de 2 bits, rellendo con ceros desde la derecha. Funciona de manera similar a `shift_right_4bit`. Junto con el módulo anterior, este bloque completa el conjunto de operaciones de desplazamiento disponibles dentro de la calculadora. En los anexos se incluyen las Figuras 17 y 18 que tienen el desarrollo manual del diseño digital.

1.12. `leds_operacion.v`

Este módulo se encarga de mostrar en los leds de la placa el código de la operación actualmente seleccionada por el usuario. Su funcionamiento es directo, ya que cada bit del código de operación se conecta a un led mediante un buffer, sin necesidad de ningún tipo de procesamiento adicional. Es uno de los módulos más simples del proyecto, y permite que el usuario tenga una referencia visual inmediata de qué operación está seleccionada mientras interactúa con la calculadora. En los anexos se incluyen figuras que tienen el desarrollo manual del diseño digital.

1.13. `visualizacion_estado.v`

Este módulo se encarga de determinar qué valor debe mostrarse en los displays de siete segmentos en cada momento, dependiendo del estado actual de la calculadora. Según corresponda, selecciona entre el operando A, el operando B o el resultado de la operación, utilizando compuertas AND y OR a modo de multiplexor, y apaga completamente los displays en caso de que el estado no requiera mostrar ningún valor. Para obtener las señales finales de los displays, este módulo se apoya en el visualizador_valor_4bit, encargado de calcular el signo y la magnitud del valor seleccionado. En los anexos se incluyen figuras que tienen el desarrollo manual del diseño digital.

1.14. `selector_operacion_4bit.v`

Este módulo se encarga de elegir, entre los resultados de todas las operaciones calculadas en paralelo (suma, resta, resta invertida, shift left y shift right), aquel que corresponde según el código de operación indicado por el usuario. Para lograr esto, se decodifica el código de 3 bits recibido y se utiliza dicha decodificación para seleccionar, mediante compuertas AND y OR a modo de multiplexor, el resultado correcto entre las distintas opciones disponibles. Este módulo es clave dentro de la calculadora, ya que centraliza la decisión de qué operación finalmente se entrega como resultado. En los anexos se incluyen figuras que tienen el desarrollo manual del diseño digital.

1.15. selector_op2_4bit.v

Este módulo se encarga de determinar cuál será el segundo operando utilizado en el cálculo de la operación, pudiendo ser el valor ingresado directamente por el usuario (OP2) o el resultado de la operación anterior, en caso de que se desee encadenar cálculos. Para esto, utiliza la señal `usar_anterior` para seleccionar, mediante compuertas AND y OR a modo de multiplexor, cuál de los dos valores corresponde entregar como salida. Este módulo permite que la calculadora ofrezca la funcionalidad de reutilizar resultados previos como parte de nuevas operaciones. En los anexos se incluyen figuras que tienen el desarrollo manual del diseño digital.

1.16. registro_operacion_3bit.v

Este módulo corresponde a un registro secuencial de 3 bits encargado de almacenar el código de la operación seleccionada por el usuario. A diferencia de un contador convencional, este registro recorre un ciclo de seis estados (de 0 a 5), permitiendo incrementar o disminuir el valor almacenado mediante señales de control, además de mantenerse en su valor actual o resetearse a 0 según corresponda. Este módulo introduce el uso de lógica secuencial dentro del proyecto, sincronizando sus cambios de estado con la señal de reloj. En los anexos se incluyen figuras que tienen el desarrollo manual del diseño digital.

1.17. registro_resultado_4bit.v

Este módulo corresponde a un registro secuencial de 4 bits encargado de almacenar el resultado de la calculadora, manteniéndolo estable hasta que se realice un nuevo cálculo. Su valor solo se actualiza cuando la señal `guardar` está activa, permitiendo cargar el nuevo resultado. En caso contrario, el registro conserva su valor actual, o se resetea a 0 si la señal de `reset` está activa. Este módulo permite que el resultado permanezca disponible incluso después de haber sido calculado, tanto para su visualización como para su posible reutilización en operaciones futuras. En los anexos se incluyen figuras que tienen el desarrollo manual del diseño digital.

1.18. `registro_ajustable_4bit.v`

Este módulo corresponde a un registro secuencial de 4 bits encargado de almacenar el valor de uno de los operandos ingresados por el usuario. Utilizando internamente un sumador_4bit y un restador_4bit, este registro permite incrementar o disminuir en 1 el valor almacenado mediante señales de control, además de mantenerse en su valor actual o resetearse a 0 según corresponda. Este módulo reutiliza bloques combinacionales ya diseñados previamente para construir un elemento secuencial más complejo, siendo utilizado para ingresar ambos operandos de la calculadora. En los anexos se incluyen las figuras que tienen el desarrollo manual del diseño digital.

1.19. `botones_goboard.v`

Este módulo se encarga de procesar las señales físicas provenientes de los cuatro botones de la placa, transformándolas en señales limpias y utilizables por el resto del sistema. Para esto, implementa sincronizadores de doble registro que evitan problemas de metaestabilidad, un contador que genera una señal periódica utilizada para muestrear los botones a una frecuencia menor, y detección de flancos de subida para generar pulsos de un solo ciclo en el caso de los botones de incrementar, disminuir y confirmar. Este módulo resulta esencial para lograr una interacción confiable entre el usuario y la calculadora, filtrando los rebotes propios de los botones físicos mediante lógica secuencial. En los anexos se incluye la Figura 11 que tiene el diseño final implementado en código.

1.20. `control_valores.v`

Este módulo se encarga de determinar cuál de los tres valores de entrada (la operación, el operando A o el operando B) debe estar habilitado para ser modificado en un momento dado, según el estado actual de la calculadora. Para esto, decodifica el estado de 2 bits recibido y activa, mediante compuertas AND, únicamente la señal correspondiente al valor que debe poder editarse en ese momento. Este módulo es clave para coordinar que los botones de incrementar y disminuir afecten siempre al valor correcto, evitando que se modifiquen accidentalmente otros registros del sistema.

1.21. `control_estados.v`

Este módulo corresponde a un registro secuencial de 2 bits encargado de controlar en qué etapa se encuentra la calculadora en un momento dado: ingreso de la operación, ingreso del operando A, ingreso del operando B, o visualización del resultado. Su valor avanza al siguiente estado cada vez que se presiona el botón de confirmar, siguiendo un ciclo cerrado que vuelve al estado inicial una vez alcanzada la etapa de resultado, o se resetea a 0 en caso de que la señal de reset esté activa. Este módulo actúa como el controlador principal del flujo de interacción de la calculadora, definiendo el comportamiento general del sistema en cada momento.

1.22. `control_entrada.v`

Este módulo integra los bloques encargados de gestionar el ingreso de datos por parte del usuario, coordinando el control del estado actual de la calculadora junto con los registros que almacenan la operación seleccionada y ambos operandos. A partir del estado entregado por `control_estados`, utiliza `control_valores` para determinar cuál registro debe estar habilitado en cada momento, y conecta dicha información con los módulos `registro_operacion_3bit`, `registro_ajustable_4bit` (instanciado dos veces, una para cada operando) para permitir su modificación mediante los botones de incrementar y disminuir. Este módulo actúa como una capa intermedia que organiza todo el proceso de ingreso de datos dentro de la calculadora.

1.23. `calculadora_sistema.v`

Este módulo integra el proceso de ingreso de datos con el proceso de cálculo de la operación, coordinando el momento exacto en que corresponde ejecutar dicho cálculo. Utilizando el módulo `control_entrada` para gestionar la operación y ambos operandos, este módulo genera la señal de guardar en el instante en que el usuario confirma el ingreso del segundo operando, activando así el módulo `calculadora_core_4bit` para que realice el cálculo correspondiente y almacene el resultado. Este módulo representa un nivel superior de integración dentro del proyecto, conectando la etapa de entrada del usuario con la etapa de procesamiento de la calculadora.

1.24. `calculadora_core_4bit.v`

Este módulo constituye el núcleo de procesamiento de la calculadora, encargado de calcular en paralelo todas las operaciones disponibles (suma, resta, resta invertida, shift left y shift right) a partir de los dos operandos recibidos, para luego seleccionar cuál de estos resultados corresponde entregar según el código de operación indicado. Además, mediante el módulo `selector_op2_4bit`, permite decidir si el segundo operando utilizado en el cálculo corresponde al valor ingresado por el usuario o al resultado de una operación anterior, para posteriormente almacenar el resultado final utilizando `registro_resultado_4bit`. Este módulo reúne gran parte de los bloques combinatoriales diseñados previamente en el proyecto, integrándolos en una única unidad de cálculo.

1.25. `top.v`

Este módulo corresponde al nivel superior del proyecto, encargado de conectar todos los bloques diseñados con los pines físicos de la FPGA Lattice iCE40 HX1K, integrada en la Nandland Go Board. En primer lugar, genera una señal de reset automático durante el primer ciclo de reloj tras el encendido, para asegurar un estado inicial correcto en todo el sistema. Luego, mediante `botones_goboard`, traduce las señales físicas de los botones en señales de control utilizables, las cuales son entregadas a `calculadora_sistema`, módulo que concentra toda la lógica de la calculadora. Finalmente, conecta las salidas obtenidas con los leds y displays de siete segmentos físicos de la placa, negando las señales correspondientes a los displays, ya que estos son de tipo *active-low*. Este módulo representa la integración final de todos los bloques del proyecto en un único sistema funcional, listo para ser programado sobre la FPGA.

2. Funcionamiento de la FPGA y Compilamiento de Código

Una FPGA (*Field Programmable Gate Array*) es un circuito integrado que, a diferencia de un procesador convencional, no ejecuta instrucciones de manera secuencial, sino que está compuesto por una gran cantidad de bloques lógicos configurables que pueden interconectarse entre sí para formar cualquier circuito digital deseado. Esto significa que, en lugar de programar una FPGA en el sentido tradicional de escribir instrucciones para un procesador, lo que se hace es describir la estructura del circuito que se desea implementar, y esa descripción se traduce físicamente en las conexiones internas del chip.

En particular, este proyecto utiliza la *FPGA Lattice iCE40 HX1K*, integrada en la placa de desarrollo *Nandland Go Board*. Esta FPGA está compuesta internamente por múltiples bloques lógicos programables, cada uno de los cuales puede configurarse para implementar pequeñas funciones lógicas combinacionales o secuenciales. Al interconectar estos bloques entre sí, siguiendo la estructura descrita en el código *Verilog* del proyecto, es posible construir circuitos mucho más complejos, como los distintos módulos que conforman la calculadora. Además, la Go Board incluye periféricos integrados, como botones, leds y displays de siete segmentos, los cuales son utilizados directamente por este proyecto para permitir la interacción con el usuario.

Para poder llevar el código *Verilog* desde su forma escrita hasta su implementación física en la FPGA, es necesario pasar por un flujo de herramientas de código abierto, agrupadas dentro del paquete conocido como *oss-cad-suite*. Este flujo se compone de varias etapas, cada una realizada por una herramienta específica.

En primer lugar, se utiliza *Yosys*, el cual actúa como sintetizador. Su función es leer el código *Verilog* del proyecto y transformarlo en una representación a nivel de compuertas lógicas, conocida como netlist. Esta netlist describe el circuito en términos de compuertas básicas y sus conexiones, sin hacer aún referencia a la ubicación física dentro del chip.

A continuación, se utiliza *nextpnr-ice40*, encargado del proceso de *place and route*. Esta herramienta toma la netlist generada por Yosys y determina en qué posición exacta de la FPGA se ubicará cada uno de los bloques lógicos necesarios, además de definir cómo se conectarán entre sí utilizando los recursos de enrutamiento disponibles dentro del chip, respetando las restricciones físicas y de temporización del dispositivo.

Una vez que el circuito ya ha sido ubicado y enrutado dentro de la FPGA, se utiliza *icepack*, cuya función es convertir el resultado del proceso anterior en un archivo binario, conocido como bitstream. Este archivo contiene toda la información necesaria para configurar internamente los bloques lógicos y las conexiones de la FPGA, en el formato específico que el chip es capaz de interpretar.

Finalmente, se utiliza *iceprog* para cargar el bitstream generado directamente en la FPGA, a través de la conexión USB de la Go Board. Este paso programa físicamente el chip, configurando sus bloques internos según lo definido por el circuito diseñado, permitiendo así que la calculadora quede operativa y lista para ser utilizada. De esta manera, el flujo completo permite transformar una descripción escrita en *Verilog* en un circuito digital funcional, implementado físicamente sobre la *FPGA Lattice iCE40 HX1K*.

3. Testbenching de la FPGA

Para corroborar el correcto funcionamiento de los módulos diseñados para la FPGA, se realiza un proceso de verificación conocido como *testbenching*. Un testbench es un módulo de Verilog (o SystemVerilog) que no forma parte del hardware final, sino que se utiliza exclusivamente en simulación, con el objetivo de aplicar distintos valores de entrada al circuito diseñado y comprobar automáticamente si las salidas obtenidas coinciden con los resultados esperados.

En este proyecto, la verificación se realiza utilizando un archivo entregado por uno de los ayudantes del ramo, llamado `calculadora_4bits_tb_basico.sv`. Este testbench se compila junto con los módulos del proyecto utilizando el programa *oss-cad-suite*, lo que permite ejecutar la simulación y generar los resultados correspondientes.

El testbench funciona instanciando el módulo principal de la calculadora como *Device Under Test* (DUT), y generando internamente una señal de reloj que alterna su valor cada 5 unidades de tiempo, simulando así el comportamiento real del sistema. Además, se define una tarea llamada `pulso_ejecutar`, encargada de activar la señal `ejecutar` durante un ciclo de reloj, imitando la acción de confirmar una operación tal como ocurriría al presionar un botón físico en la FPGA.

Para realizar las pruebas propiamente tales, se utiliza una tarea llamada `probar`, la cual recibe como parámetros el código de la operación a testear, los dos operandos, el resultado esperado y un nombre descriptivo de la prueba. Esta tarea configura las entradas del sistema, ejecuta la operación mediante `pulso_ejecutar`, y compara el resultado obtenido con el resultado esperado. En caso de que ambos valores coincidan, se imprime un mensaje indicando que la prueba fue exitosa (**PASS**); en caso contrario, se imprime un mensaje de error (**FAIL**) junto con los detalles de la prueba, y la simulación se detiene inmediatamente mediante la instrucción `$fatal`.

Dentro del bloque principal del testbench, se inicializan todas las señales en su estado por defecto y se generan los archivos necesarios para la visualización de las señales mediante las instrucciones `$dumpfile` y `$dumpvars`, los cuales permiten registrar la evolución de todas las señales internas del sistema a lo largo de la simulación. Posteriormente, se ejecutan diversas pruebas sobre las operaciones de suma y resta, incluyendo casos con números negativos representados en complemento a 2, así como casos que generan overflow, verificando que en dichas situaciones solo se conserven los cuatro bits menos significativos del resultado, tal como se especifica en los requerimientos del proyecto.

Una vez finalizada la simulación, el archivo generado puede visualizarse utilizando el programa **GTKWave**, el cual permite observar gráficamente la evolución de cada una de las señales del circuito a lo largo del tiempo, facilitando la identificación de errores de diseño en caso de que alguna prueba falle. De manera complementaria, los mensajes incorporados dentro del propio testbench permiten verificar el resultado de cada prueba de forma directa en la consola, sin necesidad de inspeccionar visualmente las señales, en caso de que solo se busque confirmar que todas las pruebas fueron superadas correctamente.

Finalmente, se presentan las Figuras 2 y 3 que muestran los resultados obtenidos durante la ejecución del testbench.




Figura 1: Arquitectura Completa de la FPGA

Fuente: Elaboración Propia

```
[OSS CAD Suite] C:\Users\lancenterstore\Desktop\Proyecto1_Arqui>iverilog -g2012 -s calculadora_4bits_tb_basico -o test_oficial -c sources.f

[OSS CAD Suite] C:\Users\lancenterstore\Desktop\Proyecto1_Arqui>vvp test_oficial
VCD info: dumpfile calculadora_4bits_tb_basico.vcd opened for output.
PASS suma 3 + 4 = 7: resultado = 0111
PASS suma -2 + 3 = 1: resultado = 0001
PASS suma con overflow 7 + 3: resultado = 1010
PASS resta 5 - 2 = 3: resultado = 0011
PASS resta 2 - 5 = -3: resultado = 1101
PASS resta -5 - (-2) = -3: resultado = 1101
LOS TESTS PASARON!
tb\calculadora_4bits_tb_basico.sv:89: $finish called at 136000 (1ps)

[OSS CAD Suite] C:\Users\lancenterstore\Desktop\Proyecto1_Arqui>
```

Figura 2: Resultado del testbench por consola

Fuente: Elaboración Propia




Figura 3: Resultado del testbench por GTKwave

Fuente: Elaboración Propia

d: se $\tilde{0}$ complemento A_2

A_3	A_2	A_1	A_0	B_3	B_2	B_1	B_0
0	0	0	0	0	0	0	0
0	0	0	1	1	1	1	1
0	0	1	0	1	1	1	0
0	0	1	1	1	1	0	1
0	1	0	0	1	1	0	0
0	1	0	1	1	0	1	1
0	1	1	0	1	0	1	0
0	1	1	1	1	0	0	1
1	0	0	0	1	0	0	0
1	0	0	1	0	1	1	1
1	0	1	0	0	1	1	0
1	0	1	1	0	1	0	1
1	1	0	0	0	1	0	0
1	1	0	1	0	0	1	1
1	1	1	0	0	0	1	0
1	1	1	1	0	0	0	1

$A_3 A_2$	00	01	11	10
00				
01				
11				
10				

$B_3 B_2$	00	01	11	10
00	0	1	1	1
01	1	1	1	1
11	0	0	0	0
10	1	0	0	0

q_1 0 1 0 1 q_2 0 0 0 1 q_3 0 0 1 1 q_4 1 0 0 0
 0 1 0 1 0 0 1 1 0 0 1 0
 0 1 1 1 0 1 0 1 0 1 1 1
 0 1 1 0 0 1 1 1 0 1 1 0

$\bar{A}_3 \cdot \bar{A}_2$ $\bar{A}_3 \cdot A_0$ $\bar{A}_3 \cdot A_1$ $A_3 \cdot \bar{A}_1 \cdot \bar{A}_2 \cdot \bar{A}_0$

$B_3 = \bar{A}_2 (A_2 + A_1 + A_0) + A_3 \cdot \bar{A}_2 \cdot \bar{A}_1 \cdot \bar{A}_0$

Figura 4: Desarrollo del Complemento a 2, Parte 1

Fuente: Elaboración Propia

B₂ A₁A₀

B ₂ B ₁	0 0	0 1	1 1	1 0
0 0	0	1	1	1
0 1	1	0	0	0
1 1	1	0	0	0
1 0	0	1	1	1

B₂ = $\bar{A}_2 A_0 + \bar{A}_2 \cdot A_1 + A_2 \bar{A}_1 \bar{A}_0$

B₂ = $\bar{A}_2 (A_0 + A_1) + A_2 \cdot \bar{A}_1 \cdot \bar{A}_0$

B₁ A₁A₀

B ₁ B ₀	0 0	0 1	1 1	1 0
0 0	0	1	0	1
0 1	0	1	0	1
1 1	0	1	0	1
1 0	0	1	0	1

B₁ = $\bar{A}_1 A_0 + A_1 \bar{A}_0$

B₁ = $A_1 \oplus A_0$

A₁A₀

A ₁ A ₀	0 0	0 1	1 1	1 0
0 0	0	1	1	0
0 1	0	1	1	0
1 1	0	1	1	0
1 0	0	1	1	0

B₀ = A₀

Resumen Funciones lógicas complementadas

B₃ = $\bar{A}_3 (A_2 + A_1 + A_0) + A_3 \cdot \bar{A}_2 \cdot \bar{A}_1 \cdot \bar{A}_0$ B₁ = $A_1 \oplus A_0$

B₂ = $\bar{A}_2 (A_0 + A_1) + A_2 \cdot \bar{A}_1 \cdot \bar{A}_0$ B₀ = A₀

Figura 5: Desarrollo del Complemento a 2, Parte 2

Fuente: Elaboración Propia




Figura 6: Desarrollo del sumador de 1 bit

Fuente: Elaboración Propia




Figura 7: Desarrollo del sumador de 4 bits

Fuente: Elaboración Propia




Figura 8: Desarrollo de la resta de 4 bits, $A - B$

Fuente: Elaboración Propia




Figura 9: Desarrollo de la resta de 4 bits, $B - A$

Fuente: Elaboración Propia




Figura 10: Diagrama del módulo de Magnitud

Fuente: Elaboración Propia




Figura 11: Diagrama del módulo de *botones_goboard*

Fuente: Elaboración Propia




Figura 12: Desarrollo del sumador de 4 bits, considerando overflow

Fuente: Elaboración Propia




Figura 13: Desarrollo de la resta de 4 bits, $A - B$, considerando overflow

Fuente: Elaboración Propia




Figura 14: Desarrollo de la resta de 4 bits, $B - A$, considerando overflow

Fuente: Elaboración Propia

B_1	B_0	A_3	A_2	A_1	A_0	r_3	r_2	r_1	r_0
0	0	A_3	A_2	A_1	A_0	A_3	A_2	A_1	A_0
0	1	A_3	A_2	A_1	A_0	0	A_3	A_2	A_1
1	1	A_3	A_2	A_1	A_0	0	0	A_3	A_2
1	0	A_3	A_2	A_1	A_0	0	0	0	A_3

r_0	B_1	B_0	0	1	a_1	$\bar{B}_1 \bar{B}_0 A_0$	a_2	$B_1 \bar{B}_0 A_3$
0	0	0	A_0	A_1	$\bar{B}_1 \bar{B}_0 A_1$		$B_1 \bar{B}_0 A_2$	
1	0	1	A_2	A_3			$B_1 \bar{B}_0 A_3$	

$$r_0 = \bar{B}_1 (\bar{B}_0 A_0 + \bar{B}_0 A_1) + B_1 (\bar{B}_0 A_2 + \bar{B}_0 A_3)$$

r_1	B_1	B_0	0	1	a_1	$\bar{B}_1 \bar{B}_0 A_1$	a_2	$B_1 \bar{B}_0 A_3$
0	0	0	A_1	A_2	$\bar{B}_1 \bar{B}_0 A_2$			
1	0	1	A_3					

$$r_1 = \bar{B}_1 (\bar{B}_0 A_1 + \bar{B}_0 A_2) + B_1 \bar{B}_0 A_3$$

r_2	B_1	B_0	0	1	a_1	$\bar{B}_1 \bar{B}_0 A_2$	r_2	$\bar{B}_1 (\bar{B}_0 A_2 + B_0 A_3)$
0	0	0	A_2	A_3	$\bar{B}_1 \bar{B}_0 A_3$			
1	0	1						

r_3	B_1	B_0	0	1	r_3	$\bar{B}_1 \bar{B}_0 A_3$
0	0	0	A_3	0		
1	0	1	0	0		

Figura 15: Desarrollo de la función Shiftright, parte 1

Fuente: Elaboración Propia




Figura 16: Desarrollo de la función Shiftright, parte 2

Fuente: Elaboración Propia

Queremos que nuestras entradas A_i , se muevan de 1 a 3 puestos a la derecha, en base a los valores de nuestras entradas B_0, B_1

nos que darían entonces

B_1	B_0	A_3	A_2	A_1	A_0	r_3	r_2	r_1	r_0
0	0	A_3	A_2	A_1	A_0	A_3	A_2	A_1	A_0
0	1	A_3	A_2	A_1	A_0	A_2	A_1	A_0	0
1	1	A_3	A_2	A_1	A_0	A_1	A_0	0	0
1	0	A_3	A_2	A_1	A_0	A_0	0	0	0

Realizamos los mapas de karnaugh

$$r_0 \begin{array}{cc|cc} B_1 & B_0 & 0 & 1 \\ \hline 0 & 0 & A_0 & 0 \\ 0 & 1 & 0 & 0 \\ 1 & 0 & 0 & 0 \\ 1 & 1 & 0 & 0 \end{array} \quad a_1 \quad \bar{B}_1 \bar{B}_0 \cdot A_0 = r_0$$

$$r_1 \begin{array}{cc|cc} B_1 & B_0 & 0 & 1 \\ \hline 0 & 0 & A_1 & A_0 \\ 0 & 1 & \bar{A}_1 \bar{A}_0 \\ 1 & 0 & 0 & 0 \\ 1 & 1 & 0 & 0 \end{array} \quad a_1 \quad \bar{B}_1 \bar{B}_0 A_1$$

$$r_2 = \bar{B}_1 (\bar{B}_0 A_1 + B_0 A_0)$$

$$r_2 \begin{array}{cc|cc} B_1 & B_0 & 0 & 1 \\ \hline 0 & 0 & A_2 & A_1 \\ 0 & 1 & \bar{A}_2 \bar{A}_1 \\ 1 & 0 & 0 & 0 \\ 1 & 1 & 0 & 0 \end{array} \quad a_1 \quad \bar{B}_1 \bar{B}_0 A_2 \quad a_2 \quad B_1 \bar{B}_0 A_1$$

$$r_2 = \bar{B}_1 (\bar{B}_0 A_2 + \bar{B}_0 A_1) + B_1 \bar{B}_0 A_1$$

$$r_3 \begin{array}{cc|cc} B_1 & B_0 & 0 & 1 \\ \hline 0 & 0 & A_3 & A_2 \\ 0 & 1 & \bar{A}_3 \bar{A}_2 \\ 1 & 0 & 0 & 0 \\ 1 & 1 & 0 & 0 \end{array} \quad a_1 \quad \bar{B}_1 \bar{B}_0 A_3 \quad a_2 \quad B_1 \bar{B}_0 A_2$$

$$r_3 = \bar{B}_1 (\bar{B}_0 A_2 + \bar{B}_0 A_3) + B_1 (\bar{B}_0 A_0 \cdot A_1 \bar{B}_0)$$

Figura 17: Desarrollo de la función Shiftleft, parte 1

Fuente: Elaboración Propia




Figura 18: Desarrollo de la función Shiftleft, parte 2

Fuente: Elaboración Propia




Figura 19: Desarrollo de la función para mantener el registro de datos

Fuente: Elaboración Propia

sele ctor

Selector de 3 bits

Entradas: C_2, C_1, C_0

Salida: O_3, O_2, O_1, O_0

Valores

Suma: S_3, S_2, S_1, S_0 Resta: R_3, R_2, R_1, R_0 (Restas invertidas: R_3, R_2, R_1, R_0)

Left Shift: L_3, L_2, L_1, L_0 Right Shift: R_3, R_2, R_1, R_0

C_2	C_1	C_0	O_3	O_2	O_1	O_0
0	0	0	0	0	0	0
0	0	1	S_3	S_2	S_1	S_0
0	1	0	R_3	R_2	R_1	R_0
0	1	1	R_3	R_2	R_1	R_0
1	0	0	S_3	S_2	S_1	S_0
1	0	1	S_3	S_2	S_1	S_0
1	1	0	X	X	X	X
1	1	1	X	X	X	X

Mapa de Karnaugh

O_i

$C_2 \backslash C_1 C_0$	00	01	11	10
0	0	S	R	R
1	SL	SR	X	X

$$O_i = C_2 C_0 (\bar{C}_1 + C_1 R_i) + C_2 \bar{C}_1 (\bar{C}_0 S_L + C_0 S_R) + \bar{C}_2 C_1 \bar{C}_0 R$$

$$O_i = C_2 (C_1 \bar{C}_0 R + C_0 (\bar{C}_1 S + C_1 R_i)) + \bar{C}_2 C_1 (\bar{C}_0 S_L + C_0 S_R)$$

Figura 20: Desarrollo del selector de 3 bits


Fuente: Elaboración Propia

Partimos con que necesitamos almacenar los Bits de nuestra salida, para eso, utilizamos latch-D que tienen las siguiente LUT

Latch Tipo D

		E	D	Q	$\bar{Q}$
0	0	1	0	0	1
0	1	1	1	1	0
1	0	0	X	no se maneja	no se maneja

La arquitectura del latch-D, para la salida deseada r



Selector de operador

Entradas: B

r_1 (salida de estado anterior)

P selector

Salida: C

Mapa de Karnaugh

P	C	
0	0	
1	1	

$$C = B\bar{P} + r_1 P$$

Almacenamiento estado de salida anterior

Entrada: a

Salida: r_1

almacenamos la salida de la calculadora y conservamos el estado con un pulso de clock derivado

para eso conectamos 2 latch-D en serie, si quisiese mos almacenar

por mas tiempo deberiamos colocar mas latch-D en serie



Figura 21: Desarrollo del latch y concepto de guardado

Fuente: Elaboración Propia




Figura 22: Diagrama de la calculadora resumido

Fuente: Elaboración Propia

mapa lógico BCD 1

0	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15	16	17	18	19	20	21	22	23	24	25	26	27	28	29	30	31	32	33	34	35	36	37	38	39	40	41	42	43	44	45	46	47	48	49	50	51	52	53	54	55	56	57	58	59	60	61	62	63	64	65	66	67	68	69	70	71	72	73	74	75	76	77	78	79	80	81	82	83	84	85	86	87	88	89	90	91	92	93	94	95	96	97	98	99	100	101	102	103	104	105	106	107	108	109	110	111	112	113	114	115	116	117	118	119	120	121	122	123	124	125	126	127	128	129	130	131	132	133	134	135	136	137	138	139	140	141	142	143	144	145	146	147	148	149	150	151	152	153	154	155	156	157	158	159	160	161	162	163	164	165	166	167	168	169	170	171	172	173	174	175	176	177	178	179	180	181	182	183	184	185	186	187	188	189	190	191	192	193	194	195	196	197	198	199	200	201	202	203	204	205	206	207	208	209	210	211	212	213	214	215	216	217	218	219	220	221	222	223	224	225	226	227	228	229	230	231	232	233	234	235	236	237	238	239	240	241	242	243	244	245	246	247	248	249	250	251	252	253	254	255	256	257	258	259	260	261	262	263	264	265	266	267	268	269	270	271	272	273	274	275	276	277	278	279	280	281	282	283	284	285	286	287	288	289	290	291	292	293	294	295	296	297	298	299	300	301	302	303	304	305	306	307	308	309	310	311	312	313	314	315	316	317	318	319	320	321	322	323	324	325	326	327	328	329	330	331	332	333	334	335	336	337	338	339	340	341	342	343	344	345	346	347	348	349	350	351	352	353	354	355	356	357	358	359	360	361	362	363	364	365	366	367	368	369	370	371	372	373	374	375	376	377	378	379	380	381	382	383	384	385	386	387	388	389	390	391	392	393	394	395	396	397	398	399	400	401	402	403	404	405	406	407	408	409	410	411	412	413	414	415	416	417	418	419	420	421	422	423	424	425	426	427	428	429	430	431	432	433	434	435	436	437	438	439	440	441	442	443	444	445	446	447	448	449	450	451	452	453	454	455	456	457	458	459	460	461	462	463	464	465	466	467	468	469	470	471	472	473	474	475	476	477	478	479	480	481	482	483	484	485	486	487	488	489	490	491	492	493	494	495	496	497	498	499	500	501	502	503	504	505	506	507	508	509	510	511	512	513	514	515	516	517	518	519	520	521	522	523	524	525	526	527	528	529	530	531	532	533	534	535	536	537	538	539	540	541	542	543	544	545	546	547	548	549	550	551	552	553	554	555	556	557	558	559	560	561	562	563	564	565	566	567	568	569	570	571	572	573	574	575	576	577	578	579	580	581	582	583	584	585	586	587	588	589	590	591	592	593	594	595	596	597	598	599	600	601	602	603	604	605	606	607	608	609	610	611	612	613	614	615	616	617	618	619	620	621	622	623	624	625	626	627	628	629	630	631	632	633	634	635	636	637	638	639	640	641	642	643	644	645	646	647	648	649	650	651	652	653	654	655	656	657	658	659	660	661	662	663	664	665	666	667	668	669	670	671	672	673	674	675	676	677	678	679	680	681	682	683	684	685	686	687	688	689	690	691	692	693	694	695	696	697	698	699	700	701	702	703	704	705	706	707	708	709	710	711	712	713	714	715	716	717	718	719	720	721	722	723	724	725	726	727	728	729	730	731	732	733	734	735	736	737	738	739	740	741	742	743	744	745	746	747	748	749	750	751	752	753	754	755	756	757	758	759	760	761	762	763	764	765	766	767	768	769	770	771	772	773	774	775	776	777	778	779	780	781	782	783	784	785	786	787	788	789	790	791	792	793	794	795	796	797	798	799	800	801	802	803	804	805	806	807	808	809	810	811	812	813	814	815	816	817	818	819	820	821	822	823	824	825	826	827	828	829	830	831	832	833	834	835	836	837	838	839	840	841	842	843	844	845	846	847	848	849	850	851	852	853	854	855	856	857	858	859	860	861	862	863	864	865	866	867	868	869	870	871	872	873	874	875	876	877	878	879	880	881	882	883	884	885	886	887	888	889	890	891	892	893	894	895	896	897	898	899	900	901	902	903	904	905	906	907	908	909	910	911	912	913	914	915	916	917	918	919	920	921	922	923	924	925	926	927	928	929	930	931	932	933	934	935	936	937	938	939	940	941	942	943	944	945	946	947	948	949	950	951	952	953	954	955	956	957	958	959	960	961	962	963	964	965	966	967	968	969	970	971	972	973	974	975	976	977	978	979	980	981	982	983	984	985	986	987	988	989	990	991	992	993	994	995	996	997	998	999	1000	1001	1002	1003	1004	1005	1006	1007	1008	1009	1010	1011	1012	1013	1014	1015	1016	1017	1018	1019	1020	1021	1022	1023	1024	1025	1026	1027	1028	1029	1030	1031	1032	1033	1034	1035	1036	1037	1038	1039	1040	1041	1042	1043	1044	1045	1046	1047	1048	1049	1050	1051	1052	1053	1054	1055	1056	1057	1058	1059	1060	1061	1062	1063	1064	1065	1066	1067	1068	1069	1070	1071	1072	1073	1074	1075	1076	1077	1078	1079	1080	1081	1082	1083	1084	1085	1086	1087	1088	1089	1090	1091	1092	1093	1094	1095	1096	1097	1098	1099	1100	1101	1102	1103	1104	1105	1106	1107	1108	1109	1110	1111	1112	1113	1114	1115	1116	1117	1118	1119	1120	1121	1122	1123	1124	1125	1126	1127	1128	1129	1130	1131	1132	1133	1134	1135	1136	1137	1138	1139	1140	1141	1142	1143	1144	1145	1146	1147	1148	1149	1150	1151	1152	1153	1154	1155	1156	1157	1158	1159	1160	1161	1162	1163	1164	1165	1166	1167	1168	1169	1170	1171	1172	1173	1174	1175	1176	1177	1178	1179	1180	1181	1182	1183	1184	1185	1186	1187	1188	1189	1190	1191	1192	1193	1194	1195	1196	1197	1198	1199	1200	1201	1202	1203	1204	1205	1206	1207	1208	1209	1210	1211	1212	1213	1214	1215	1216	1217	1218	1219	1220	1221	1222	1223	1224	1225	1226	1227	1228	1229	1230	1231	1232	1233	1234	1235	1236	1237	1238	1239	1240	1241	1242	1243	1244	1245	1246	1247	1248	1249	1250	1251	1252	1253	1254	1255	1256	1257	1258	1259	1260	1261	1262	1263	1264	1265	1266	1267	1268	1269	1270	1271	1272	1273	1274	1275	1276	1277	1278	1279	1280	1281	1282	1283	1284	1285	1286	1287	1288	1289	1290	1291	1292	1293	1294	1295	1296	1297	1298	1299	1300	1301	1302	1303	1304	1305	1306	1307	1308	1309	1310	1311	1312	1313	1314	1315	1316	1317	1318	1319	1320	1321	1322	1323	1324	1325	1326	1327	1328	1329	1330	1331	1332	1333	1334	1335	1336	1337	1338	1339	1340	1341	1342	1343	1344	1345	1346	1347	1348	1349	1350	1351	1352	1353	1354	1355	1356	1357	1358	1359	1360	1361	1362	1363	1364	1365	1366	1367	1368	1369	1370	1371	1372	1373	1374	1375	1376	1377	1378	1379	1380	1381	1382	1383	1384	1385	1386	1387	1388	1389	1390	1391	1392	1393	1394	1395	1396	1397	1398	1399	1400	1401	1402	1403	1404	1405	1406	1407	1408	1409	1410	1411	1412	1413	1414	1415	1416	1417	1418	1419	1420	1421	1422	1423	1424	1425	1426	1427	1428	1429	1430	1431	1432	1433	1434	1435	1436	1437	1438	1439	1440	1441	1442	1443	1444	1445	1446	1447	1448	1449	1450	1451	1452	1453	1454	1455	1456	1457	1458	1459	1460	1461	1462	1463	1464	1465	1466	1467	1468	1469	1470	1471	1472	1473	1474	1475	1476	1477
---	---	---	---	---	---	---	---	---	---	----	----	----	----	----	----	----	----	----	----	----	----	----	----	----	----	----	----	----	----	----	----	----	----	----	----	----	----	----	----	----	----	----	----	----	----	----	----	----	----	----	----	----	----	----	----	----	----	----	----	----	----	----	----	----	----	----	----	----	----	----	----	----	----	----	----	----	----	----	----	----	----	----	----	----	----	----	----	----	----	----	----	----	----	----	----	----	----	----	----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------	------

m_np_n A

r ₃ r ₂ \ r ₁ r ₀	00	01	11	10
00	0	0	1	1
01	0	1	1	1
11	0	1	1	1
10	1	0	1	1

OF = 1

r ₃ r ₂ \ r ₁ r ₀	00	01	11	10
00	0	0	1	1
01	0	1	1	1
11	0	1	1	1
10	1	0	1	1

q₁ $\overline{OF} \overline{r_3} \overline{r_2} \overline{r_1} \overline{r_0}$ q₂ $\overline{OF} \overline{r_3} \overline{r_2} \overline{r_1} r_0$ q₃ $\overline{OF} \overline{r_3} \overline{r_2} r_1 \overline{r_0}$ $\overline{OF} r_3 \overline{r_2} r_1 \overline{r_0}$
 $\overline{OF} \overline{r_3} \overline{r_2} r_1 r_0$ $\overline{OF} \overline{r_3} \overline{r_2} r_1 r_0$ $\overline{OF} \overline{r_3} \overline{r_2} r_1 r_0$ $\overline{OF} \overline{r_3} \overline{r_2} r_1 r_0$
 $\overline{OF} \overline{r_3} \overline{r_2} r_1 r_0$ $\overline{OF} \overline{r_3} \overline{r_2} r_1 r_0$ $\overline{OF} \overline{r_3} \overline{r_2} r_1 r_0$ $\overline{OF} \overline{r_3} \overline{r_2} r_1 r_0$
 $\overline{OF} \overline{r_3} \overline{r_2} r_1 r_0$ $\overline{OF} \overline{r_3} \overline{r_2} r_1 r_0$ $\overline{OF} \overline{r_3} \overline{r_2} r_1 r_0$ $\overline{OF} \overline{r_3} \overline{r_2} r_1 r_0$
 $\overline{OF} \overline{r_3} \overline{r_2} r_1 r_0$ $\overline{OF} \overline{r_3} \overline{r_2} r_1 r_0$ $\overline{OF} \overline{r_3} \overline{r_2} r_1 r_0$ $\overline{OF} \overline{r_3} \overline{r_2} r_1 r_0$
 $\overline{OF} \overline{r_3} \overline{r_2} r_1 r_0$ $\overline{OF} \overline{r_3} \overline{r_2} r_1 r_0$ $\overline{OF} \overline{r_3} \overline{r_2} r_1 r_0$ $\overline{OF} \overline{r_3} \overline{r_2} r_1 r_0$
 $\overline{OF} \overline{r_3} \overline{r_2} r_1 r_0$ $\overline{OF} \overline{r_3} \overline{r_2} r_1 r_0$ $\overline{OF} \overline{r_3} \overline{r_2} r_1 r_0$ $\overline{OF} \overline{r_3} \overline{r_2} r_1 r_0$

a = $\overline{r_2} \overline{r_0}$ + $r_2 r_0$ + r_1 + OF a = $OF + r_2 \oplus r_0 + r_1$

m_np_n B

r ₃ r ₂ \ r ₁ r ₀	00	01	11	10
00	0	0	1	1
01	0	1	0	0
11	0	1	0	0
10	1	1	1	1

OF = 1

r ₃ r ₂ \ r ₁ r ₀	00	01	11	10
00	0	0	1	1
01	0	0	0	0
11	0	0	0	0
10	0	0	0	0

q₁ $\overline{OF} \overline{r_3} \overline{r_2} \overline{r_1} \overline{r_0}$ q₂ $\overline{OF} \overline{r_3} \overline{r_2} \overline{r_1} r_0$ q₃ $\overline{OF} \overline{r_3} \overline{r_2} \overline{r_1} \overline{r_0}$
 $\overline{OF} \overline{r_3} \overline{r_2} \overline{r_1} r_0$ $\overline{OF} \overline{r_3} \overline{r_2} \overline{r_1} r_0$ $\overline{OF} \overline{r_3} \overline{r_2} \overline{r_1} r_0$
 $\overline{OF} \overline{r_3} \overline{r_2} \overline{r_1} r_0$ $\overline{OF} \overline{r_3} \overline{r_2} \overline{r_1} r_0$ $\overline{OF} \overline{r_3} \overline{r_2} \overline{r_1} r_0$
 $\overline{OF} \overline{r_3} \overline{r_2} \overline{r_1} r_0$ $\overline{OF} \overline{r_3} \overline{r_2} \overline{r_1} r_0$ $\overline{OF} \overline{r_3} \overline{r_2} \overline{r_1} r_0$
 $\overline{OF} \overline{r_3} \overline{r_2} \overline{r_1} r_0$ $\overline{OF} \overline{r_3} \overline{r_2} \overline{r_1} r_0$ $\overline{OF} \overline{r_3} \overline{r_2} \overline{r_1} r_0$
 $\overline{OF} \overline{r_3} \overline{r_2} \overline{r_1} r_0$ $\overline{OF} \overline{r_3} \overline{r_2} \overline{r_1} r_0$ $\overline{OF} \overline{r_3} \overline{r_2} \overline{r_1} r_0$
 $\overline{OF} \overline{r_3} \overline{r_2} \overline{r_1} r_0$ $\overline{OF} \overline{r_3} \overline{r_2} \overline{r_1} r_0$ $\overline{OF} \overline{r_3} \overline{r_2} \overline{r_1} r_0$

b₁ = $\overline{OF} \overline{r_2}$ + $\overline{OF} r_1 r_0$ + $\overline{OF} \overline{r_1} \overline{r_0}$
b₁ = $\overline{OF} (\overline{r_2} + r_1 \oplus r_0)$

Figura 24: Desarrollo de codificador BCD, Parte 2

Fuente: Elaboración Propia





Figura 26: Desarrollo de codificador BCD, Parte 4


Fuente: Elaboración Propia

mapa de karnaugh BCD-2


y_3	a	b	c	d	e	f	g
0 0	0	0	0	0	0	0	0
0 1	0	0	0	0	0	0	1
1 1	1	1	1	1	1	1	0
1 0	1	1	1	1	1	1	0



notamos que los mapas de Karnaugh de todos menos a es el mismo, definido por el siguiente mapa



notamos que la variable q que va a la izquierda de la forma



$$\overline{OF} \cdot y_1 = 0$$

arquitectura



Resumen

$$a = \overline{OF} \cdot y_1$$

$$y_{elto} = 0$$

Figura 28: Desarrollo de codificador BCD, Parte 6

Fuente: Elaboración Propia