

Listado de instrucciones del MC68HC11

Inst. de Transferencia

st. Aritmética



Nemónico	Operación Descripción			R	egist	ro de	Cond			
	•	<u>'</u>	S	Χ	Н		N	Z	V	С
LDAA/B (opr)	Load Accumulato A/B	$M \rightarrow A/B$	•	•	•	•	1	1	0	•
LDD (opr)	Load Double Accumulator D	$M \rightarrow A$; $M + 1 \rightarrow B$	•	•	•	•	1	1	0	•
LDS/X/Y (opr)	Load Stack Pointer/IX/IY	$M: M + 1 \rightarrow SP/ X/ Y$	•	•	•	•	1	1	0	•
PSHA/B	Push A / B onto Stack	$A/B \rightarrow (SP)$; $(SP) - 1 \rightarrow SP$	•	•	•	•	•	•	•	•
PSHX/Y	Push IX / IY onto Stack (Lo First)	$(X/ Y) \rightarrow (SP) - 1 : (SP) - 2 ; (SP) - 2 \rightarrow SP$	•	•	•	•	•	•	•	•
PULA/B	Pull A / B from Stack	$((SP) + 1) \rightarrow A/B; (SP) + 1 \rightarrow SP$	•	•	•	•	•	•	•	•
PULX/Y	Pull IX / IY from Stack (Hi First)	$((SP + 1):(SP) + 2) \rightarrow X/ Y; (SP) + 2 \rightarrow SP$	•	•	•	•	•	•	•	•
STAA/B (opr)	Store Accumulator A/B	$A/B \rightarrow M$	•	•	•	•	1	1	0	•
STD (opr)	Store Accumulator D	$A \rightarrow M; B \rightarrow M + 1$	•	•	•	•	1	1	0	•
STS/X/Y (opr)	Store Stack Pointer / IX/ IY	$SP/IX/IY \rightarrow M:M+1$	•	•	•	•	1	1	0	•
TAB	Transfer A to B	$A \rightarrow B$	•	•	•	•	1	1	0	•
TAP	Transfer A to CC register	A → CCR	1	\downarrow	1	1	1	1		1
TBA	Transfer B to A	$B \rightarrow A$	•	•	•	•	1	1	0	•
TPA	Transfer CC register to A	CCR → A	•	•	•	•	•	•	•	•
TSX/Y	Transfer Stack Pointer to IX / IY	$SP \rightarrow X/ Y$	•	•	•	•	•	•	•	•
TXS	Transfer IX to Stack Pointer	IX → SP	•	•	•	•	•	•	•	•
TYS	Transfer IY to Stack Pointer	IY → SP	•	•	•	•	•	•	•	•
XGDX	Exchange D with IX	$IX \rightarrow D$, $D \rightarrow IX$	•	•	•	•	•	•	•	•
XGDY	Exchange D with IY	$ Y \rightarrow D, D \rightarrow Y $	•	•	•	•	•	•	•	•
ABA	Add Accumulators	$A + B \rightarrow A$	•	•	1	•	1	1	1	1
ABX	Add B to X	$ X + (00:B) \rightarrow X $	•		•	•	•	·	•	•
ABY	Add B to Y	$ Y + (00:B) \rightarrow Y $			•			•	•	•
ADCA/B (opr)	Add Memory with carry to A/B	$A/B + M + C \rightarrow A/B$	•	•	1	•	1	1	1	1
ADDA/B (opr)	Add Memory to A/B	$A/B + M \rightarrow A/B$	•	•	1	•	1	1	1	1
ADDD (opr)	Add 16-bits to D	$D + (M:M+1) \rightarrow D$	•	•	•	•	1	1	1	1
CLR (opr)	7.00							•	•	•
CLRA/B	Clear Memory Byte/A/B	$0 \rightarrow M/A/B$	•	•	•	•	0	1	0	0
COM (opr) COMA/B	1's Complement Memory byte/A/B	\$FF − M/A/B → M/A/B	•	•	•	•	1	1	0	1
DAA	Decimal Adjust A	Adjust Sum to BCD	•	•	•	•	1	1	1	1
DEC (opr) DECA/B	Decrement Memory Byte/A/B	M/A/B − 1 → M/A/B	•	•	•	•	1	1	‡	•
DES	Decrement SP	SP – 1 → SP	•	•	•	•	•	•	•	•
DEX/Y	Decrement IX/IY	$ X/ Y - 1 \rightarrow X/ Y$	•	•	•	•	•	1	•	•
FDIV	Fractional Divide 16 by 16	$D/IX \rightarrow IX; r \rightarrow D$	•	•	•	•	•	1	1	1
IDIV	Integer Divide 16 by 16	$D/IX \rightarrow IX; r \rightarrow D$	•	•	•	•	•	1	0	Î
INC (opr) INCA/B	Increment Memory Byte/A/B	$M/A/B + 1 \rightarrow M/A/B$	•	•	•	•	1	1	1	•
INS	Increment Stack Pointer	SP + 1 → SP	•	•	•	•	•	•	•	•
INX/Y	Increment Inder Register IX/IY	$ X/ Y + 1 \rightarrow X/ Y$	•	•	•	•	•	1	•	•
MUL	Multiply 8 by 8	A * B → D	•	•	•	•	•	•	•	1
NEG (opr) NEGA/B	2's Complement Memory Byte / A / B	$0 - M/A/B \rightarrow M/A/B$	•	•	•	•	1	1	1	1
SBA	Substract B from A	$A - B \rightarrow A$	•		•	•	1	1	1	1
SBCA/B (opr)	Substract with Carry from A / B	$A/B - M \rightarrow A/B$	•	•	•		1	1	<u> </u>	1
SUBA/B (opr)	Substract Memory from A/B	$A/B - M \rightarrow A/B$	•	•	•	•	1	1		1
SUBD (opr)	Substract Memory from D	$D - M : M + 1 \rightarrow D$	•	•	•	•	1		†	‡
ANDA/B (opr)	AND A/B with Memory	$A/B \bullet M \rightarrow A/B$	_		_	-	1	1	0	_
EORA/B (opr)	Exclusive OR A/B with Memory	$A/B \oplus M \rightarrow A/B$	•	•	•	•	1	→	0	•
ORAA/B (opr)	Or Accumulator A/B with Memory	$A/B \lor M \to A/B$ $A/B \lor M \to A/B$	•	•	•	•	1	→	0	•
	OI ACCUMULATOR AND WITH MICHOLY		•	_	•	•	+	+	U	Ė
ASL (opr) ASLA/B	Arithmetic Shift Left	$\begin{array}{c c} & \longleftarrow & \\ \hline C \longleftarrow b_7 & & b_0 \longleftarrow 0 \end{array}$	•	•	•	•	1	1	‡	\$
ASLD	Arithmetic Shift Left	$\begin{array}{c c} & \longleftarrow & \\ \hline C & \longleftarrow & b_{15} & \longrightarrow & b_{0} \longleftarrow 0 \end{array}$	•	•	•	•	‡	1	1	‡
ASR (opr) ASRA/B	Arithmetic Shift Right	b_7 b_0 C	•	•	•	•	1	1	‡	‡

		Nemónico	Operación	Descripción	Registro de Condiciones								
		Nemonico	Орегасіон	Descripcion	S	Χ	Н		N	Z	٧	С	
Inst. de Rotación v Deamlezemiento		LSL (opr) LSLA/B	Logical Shift Left Memory Byte / A / B	$C \leftarrow b_7 \qquad b_0 \leftarrow 0$	•	•	•	•	1	1	‡	1	
		LSLD	Logical Shift Left Double		•	•	•	•	1	1	‡	1	
	y Desplazamiento	LSR (opr) LSRA/B	Logical Shift Right Memory Byte / A / B	$0 \longrightarrow b_7 \qquad \qquad b_0 \longrightarrow C$	•	•	•	•	0	1	‡	‡	
		LSRD	Logical Shift Right Double	$0 \longrightarrow b_{15} \qquad \qquad b_0 \longrightarrow C$	•	•	•	•	0	1	‡	‡	
		ROL (opr) ROLA/B	Rotate Left Memory Byte / A / B	C	•	•	•	•	1	1	‡	‡	
		ROR (opr) RORA/B	Rotate Right Memory Byte / A / B		•	•	•	•	1	‡	‡	‡	
	æ		D1 T 14/D 11 14	A (D. A.A.					•	•	•		
a	<u></u>	BITA/B (opr)	Bits Test A/B with Memory	A/B • M	•	•	•	•	Ţ	1	0	•	
Inst. de	8	CBA	Compare A to B	A – B	•	•	•	•	‡	\$		<u></u>	
÷	<u></u>	CMPA/B (opr)	Compare A/B to Memory	A/B – M	•	•	•	•	1	1			
8		CPD/X/Y (opr)	Compare D/X/Y to Memory 16-bits	D/IX/IY – M:M +1	•	•	•	•	1	1	1	1	
	Comparación	TST (opr) TSTA/B	Test Memory Byte / A / B for Zero or Minus	M / A / B - 0	•	•	•	•	1	1	0	0	
		BCC (rel)	Branch if Carry Clear	? C = 0	•	•	•	•	•	•	•	•	
lnst. de Salto y Bifurcación		BCS (rel)	Branch if Carry Set	? C = 1	•	•	•	•	•	•	•	•	
		BEQ (rel)	Branch if = Zero	? Z = 1	•	•	•	•	•	•	•	•	
		BGE (rel)	Branch if ≥ Zero	? N ⊕ V = 0	•	•	•	•	•	•	•	•	
		BGT (rel)	Branch if > Zero	$? Z + (N \oplus V) = 0$	•	•	•	•	•	•	•	•	
		BHI (rel)	Branch if Higher	? C + Z = 0	•	•	•	•	•	•	•	•	
		BHS (rel)	Branch if Higher or Same	? C = 0	•	•	•	•	•	•	•	•	
		BLE (rel)	Branch if ≤ Zero	$? Z + (N \oplus V) = 1$	•	•	•	•	•	•	•	•	
		BLO (rel)	Branch if Lower	? C = 1	•	•	•	•	•	•	•	•	
		BLS (rel)	Branch if Lower or Same	? C + Z = 1	•	•	•	•	•	•	•	•	
		BLT (rel)	Branch if < Zero	? N ⊕ V = 1	•	•	•	•	•	•	•	•	
		BMI (rel)	Branch if Minus	? N = 1	•	•	•	•	•	•	•	•	
		BNE (rel)	Branch if not = Zero	? Z = 0	•	•	•	•	•	•	•	•	
8	>	BPL (rel)	Branch if Plus	? N = 0	•	•	•	•	•	•	•	•	
5	롤	BRA (rel)	Branch Always	? 1 = 1	•	•	•	•	•	•	•	•	
ල්ම නික්		BRCLR (opr) (msk) (rel)	Branch if Bit(s) Clear	? M • mm = 0	•	•	•	•	•	•	•	•	
		BRN (rel)	Branch Never	? 1 = 0	•	•	•	•	•	•	•	•	
5	_چ	BRSET (opr)											
		(msk) (rel)	Branch if Bit(s) Set	$? (\overline{M}) \bullet mm = 0$	•	•	•	•	•	•	•	•	
		BSR (rel)	Branch to Subrutine	PC → Stack	•	•	•	•	•	•	•	•	
		BVC (rel)	Branch if Overflow Clear	? V = 0	•	•	•	•	•	•	•	•	
		BVS (rel)	Branch if Overflow Set	? V = 1	•	•	•	•	•	•	•	•	
		JMP (opr)	Jump to an Address		•	•	•	•	•	•	•	•	
		JSR (opr)	Jump to Subrutine	PC → Stack	•	•	•	•	•	•	•	•	
		RTI	Return From Interrupt		1	\downarrow	1	1	1	1	1	<u></u>	
		RTS	Return From Subrutine		•	•	•	•	•	•	•	•	
		BCLR (opr)	01 511								•		
m Pro-	=	(msk)	Clear Bits	$M \bullet (mm) \rightarrow M$	•	•	•	•	1	1	0	•	
		BSET (opr) (msk)	Set Bit(s)	$M + mm \rightarrow M$	•	•	•	•	1	1	0	•	
e.	3	CLC	Clear Carry Bit	$0 \rightarrow 0$	•	•	•	•	•	•	•	0	
	<u></u>	CLI	Clear Interrupt Mask	0 → 1	•	•	•	0	•	•	•	•	
-	<u> </u>	CLV	Clear Overflow Flag	$0 \rightarrow V$	•	•	•	•	•	•	0	•	
Inst. de Control		SEC	Set Carry	1 → C	•	•	•	•	•	•	•	1_	
		SEI	Set Interrupt Mask	1 →	•	•	•	1	•	•	•	•	
		SEV	Set Overflow	1 → V	•	•	•	•	•	•	1	•	

Registro de Condición; Símbolos:

No afectado

STOP

WA

- Afectado (puede ser cero o uno)
- 0 Puesto a cero (cleared)
- 1 Puesto a uno (set)
- ↓ Puede ser puesto a cero pero nunca a 1

Stak Register and WAIT Operaciones Lógicas:

- AND Lógica
- ∨ OR Lógica⊕ OR Exclusiva

Stop Internal Clocks

Wait for Interrupt