



Circuitos Electrónicos curso 2017-2018

Clase introducción a la asignatura

Coordinador docente: Miguel Ángel Sánchez (sanchez@die.upm.es), desp. B-107 Coordinador administrativo: Alberto Boscá (alberto.bosca@upm.es), desp. C-206

http://celt.die.upm.es

(Plataforma Moodle de la asignatura)





Profesorado y turnos:

ſ			1 41 2 2 2 2 2 2 2 2 2 2 2 2 2 2 2 2 2 2 2				
13.00h	LUNES	MARTES	MIÉRCOLES	JUEVES	VIERNES		
					ONT		
					ONT		
					AHC		
16.00h							
10.0011		ONT	JLM	JAS			
	JLM	PAG	ZG	PAG			
19.00h		MSG	JBM	ABM			

Laboratorio B-043

ABM: Alberto Boscá Mojena

AHC: Adrián Hierro Cano JAS: Javier Agustín Saenz

JBM: Javier Blesa Martínez

JLM: Juan Antonio López Martín

ONT: Octavio Nieto Taladriz

MSG: Miguel Ángel Sánchez García

PAG: Patricia Arroba García

ZG: Zarko Gacevic





Estructura del curso:

Asignatura eminentemente práctica:

Desarrollo de un prototipo analógico/digital

- 12 sesiones de 3 horas
- Explicación breve al inicio de algunas sesiones
- Resto del tiempo tutorías personalizadas
- Requiere la <u>lectura detallada</u> de documentación escrita





Documentación (disponible en la web):

- Lectura obligatoria:
 - Manual de referencia de la tarjeta BASYS2 y ejemplos
 - Enunciado de la práctica

Página web / SW&Docs Ordenador labo: /BASYS2

- Lectura recomendada:
 - Manual del osciloscopio
 - Referencias incluidas en el enunciado





Material necesario:

- 1 protoboard o tablero de inserción
- 3 cables BNC pinzas





- 4 cables banana-banana
- Diversos componentes electrónicos detallados en el enunciado (Publicaciones ofrece un servicio de venta de componentes)
- Entorno de desarrollo <u>ISE Webpack 14.7</u>. Descarga gratuita en:


http://www.xilinx.com/products/silicon-devices/fpga/spartan-6.html






Material necesario:

- Componentes electrónicos:
 - Cables:
 - Cables de Arduino (x10)
 - Rojo/Negro/Azul
 - Otros colores
 - Condensadores de desacoplo, LEDs
 - Resistencias, Condensadores, Potenciómetros, etc.















Entrenador FPGA:











Calendario del curso

Importante:

- Matricularse ON LINE
- Escoger grupo

Objetivo:

- Desarrollo de un proyecto analógico/digital
- Laboratorio docente
 B-043

CALENDARIO CELT 2017-2018

	LUNES			MARTES			MIÉRCOLES			JUEVES				VIERNES			
	4		5 MATRICU		6 LA ON LINE			7 A E	ABIERTA			8					
SEP											Clase introductora			Publicación listas definitivas			
	11	Clase introduct	tora	12			13			14				15			
		LT1			MT1		L	XT1			JT1				VC1		
	18	LT2		19	MT2		20	XT2		21	JT2			22	VC2		
										L							
ОСТ	25		26 MT3		27	27 XT3			28 JT3			29 VC3					
													6			۱ '	
	2 LT3			3	MT4	11	4	XT4	1 1	5	JT4				VC4		
	_	9 LT4 T	TO MT5 NTREGA TW		TT XT5 U			12 45			13			-			
	9		A 1	10	MT5	5 ENTE	11	XT5	ENT	12		ENTREGA			No Lectiv	ENTREGA 1	
	16		ENTREGA 1	17			18			19		ENT		20		<u> </u>	-
	10	LT5	EN	17	MT6		10	XT6		13	JT5			20	VC5		
	23			24			25			26				27			-
		LT6	i		MT7	A 2		XT7	61		JT6	_			VC6		
NOV	30			31		ENTREGA 2	1		ENTREGA 2	2				3			1
NOV		LT7	GA 2		MT8	EN.			ZTRE		JT7		GA 2		VC7	ENTREGA 2	
	6		ENTREGA 2	7			8		<u> </u>	9			ENTREGA 2	10	- TR	1	
		LT8			JT8			XT8							VC8		
	13			14			15			16				17			1
DIC		LT9			МТ9		l '	XT9			JT9			VC9			
	20	LT10	3	21	MT10	3	22	22 XT10	3	23	23 JT10	3	3	24	VC10	3	1
		LITO	ENTREGA 3		WITTO	EGA		XIIO	EGA		3110	ENTREGA 3			VCIO	EGA	
	27	LT11		28	MT11	ENTREGA 3	29	XT11	ENTREGA 3	30	JT11			1	VC11	ENTREGA 3	
	L111 W													ш			
	4 VC12		5 MT12		6	6			7 No Lectivo			8					
	11 LT12 EXAMEN escrito		12 Turnos Libres		43						15 VC12						
					13	13 XT12			14 JT12 21								
			19											20	-		
	10			13		ΕX		ENE	SORA		S						
														1			

12 sesiones

Reservas Adicionales





Evaluación:

- 3 entregas a lo largo del curso (semanas 5,8 y 12): 1 punto
- Prueba escrita tipo Test (semana 15)
 - Evaluación de conocimientos: 1 punto
- Examen oral (semana 16)
 - Funcionamiento de la práctica, manejo de los equipos, evaluación de conocimientos y de la memoria: 6 puntos
 - Mejoras: 2 puntos





Evaluación:

Para aprobar la asignatura es imprescindible que el prototipo funcione.

NO es condición suficiente el que funcione para aprobar

Trabajo en parejas: calificaciones individuales

Las entregas y la memoria tendrán que ser escritas en formato electrónico (no se admiten figuras, gráficas, ecuaciones o tablas hechas a mano)

Serán entregadas tanto electrónicamente vía Moodle como en papel





Prototipo propuesto:

- Cursos anteriores:
 - Sistema de identificación RFID
 - Mando a distancia por IR
 - Transmisión digital de voz segura
 - Modem de comunicación FSK
 - Sistema de Encriptación de señal

Siempre basados en sistemas electrónicos profesionales

Prototipo curso actual (2017-2018):

Demodulador y decodificador de la señal DCF77





La señal DCF77 real

Señal de sincronismo de relojes

Transmitida en AM a 77,5 KHz desde Alemania.

Alcance ~ 2000 Km

Transmite la hora exacta (reloj atómico), la fecha y otros datos.

Cadencia binaria: 1 bit/s

Limitación debida a la distancia del receptor







La señal utilizada en nuestro proyecto

- Modulada a 1 KHz y grabada en un archivo MP3, cadencia: 1 bit por segundo
- Transmite la hora desde las 19:30 hasta las 19:39 en BCD
- Formato de una trama:


decenas hora (3 bits), unids. hora (4 bits), dec. minuto (3 bits), unids. minuto (4 bits), SYNC (1bit)

TOTAL: 15 bits/trama (15 segundos)

El '0' se codifica modulando al 50% la amplitud durante 100 ms.

El '1' se codifica modulando al 50% la amplitud durante 200 ms.


El SYNC indica fin de trama y se reconoce por no llevar modulación.







Trama correspondiente a las 19:30 h










Circuito que debe construirse:




Hardware digital sintetizado en FPGA





Parte analógica:




Señal de datos que debemos obtener

Espectro en frecuencia de dicha señal

Señal modulada en amplitud sobre portadora de 1 KHz

Espectro centrado en 1 KHz








Parte analógica:


Etapa 1 : <u>Rectificación</u> (eliminación de los semiciclos negativos)

Componentes en banda base de la señal digital + portadora modulada + armónicos de la misma



Etapa 2 : <u>Filtrado paso bajo</u> (atenuación de las componentes indeseadas)


Señal casi idéntica a la deseada







Parte analógica:




- El acondicionador permite acoplar cualquier tipo de dispositivo reproductor MP3.
- El comparador permite obtener una señal digital limpia entre 0 y 5 V con flancos definidos. Esta señal es apropiada para ser procesada por la FPGA.






Acondicionador de señal

Filtro paso alto + amplificador



Filtro paso banda centrado en 1 kHz









Demodulador:


Rectificador


Filtro Paso Bajo Sallen-Key


Comparador
















Parte digital:

Ahora tenemos la secuencia digital de 1 bit/s. ¿Qué hacemos?

- En cada periodo de bit (1 s) debemos determinar si se transmite un '0', un '1' o un SYNC
- Calculamos la energía transmitida en cada periodo de bit
- Tomamos 40 muestras y las sumamos (integral simplificada)








Parte digital:

Decodificación de la señal digital:




- El autómata toma una decisión en cada periodo de bit: '0', '1' o SYNC
- Si es '0' o '1' lo introduce en el registro de desplazamiento
- Si es SYNC activa el registro de validación capturando la trama completa





Parte digital:

Decodificación de la señal digital (circuito detallado):







Desarrollo:

Semanas 1 a 4:

- Construcción del circuito analógico
- Familiarización con el entorno ISE
- Compilación y síntesis de los ejemplos

Semanas 5 a 10:

Realización de la parte digital

Semanas 11-12:

Mejoras





Recomendaciones:

LEER con detalle el material publicado en la plataforma (especialmente el <u>enunciado</u> de la práctica y el <u>manual de referencia</u> de la Basys 2)

PARTE ANALÓGICA

- Realizar el trabajo de montaje de circuito fuera del laboratorio. Venir a las sesiones con el circuito (módulo en cuestión) ya diseñado y montado sobre la placa de inserción.
- Dedicar el tiempo en el labo para realizar las medidas y comprobar el funcionamiento de cada módulo.

PARTE DIGITAL

- Dedicar las primeras semanas a implementar los ejemplos dados con el manual de referencia de la Basys 2. No es suficiente con copiar/cargar los ficheros y ver que funciona: hay que **ENTENDER** lo que está pasando; modificar el ejemplo.
- Se puede trabajar también fuera del labo, si se ha instalado el entorno de desarrollo ISE WebPack, versión 14.7, a nivel de simulación.






¿ Preguntas?






La señal utilizada en nuestro proyecto



Forma de onda contenida en el fichero mp3



Trama correspondiente a la hora 19:30

19:30 SYNC 19:31 SYNC 19:32 ... SYNC 19:39 SYNC

Secuencia completa contenida en el fichero mp3