Objetivo

Familiarizar al alumno en el conocimiento del secuenciador básico, el cual es una parte fundamental del procesador.

Introducción

Secuenciador básico

Para el diseño de los módulos de control de una computadora se requieren máquinas de estados que sean capaces de ejecutar algoritmos más complejos. Haciendo modificaciones y agregando componentes a la variante del direccionamiento implícito se pueden crear máquinas de estados que efectúen cartas ASM con llamadas a subrutinas, estructuras DO WHILE, iteraciones tipo FOR, entre otras. Los dispositivos que son capaces de efectuar este tipo de operaciones son llamados secuenciadores.

A continuación, se muestra el diagrama de bloques de un secuenciador básico. Como puede observar en el diagrama, la dirección del estado siguiente, dada por el bus Y, puede venir de dos lugares posibles: Del registro μPC o de la entrada D.




Figura 1 Diagrama de bloques interno de un secuenciador básico

El secuenciador cuenta con una lógica interna que se encarga de generar las señales que controlan al multiplexor. Dependiendo de la instrucción dada por las líneas I_1 e I_0 y de la línea CC, la lógica es capaz de seleccionar entre la salida del registro μ PC o la entrada D.

La lógica interna también genera las líneas <u>PL</u>, <u>MAP</u> y <u>VECT</u>, las cuales seleccionan unos registros cuyas salidas están conectadas a la entrada D del secuenciador. De esta forma la dirección de salto puede venir de tres lugares distintos.




Figura 2 Diagrama del secuenciador básico conectado a una memora

A continuación, se muestran las instrucciones que el secuenciador puede ejecutar y su representación en carta ASM.

Paso Contiguo (C) [00]

En la instrucción continúa la dirección del estado siguiente la proporciona el registro μPC.




Figura 3 Carta ASM de la microinstrucción Paso Contiguo.

Salto Condicional (SCO) [01]

En esta instrucción se revisa el valor de la línea \underline{CC} , si es igual a uno, la dirección del estado siguiente la proporciona el registro μPC ; si es igual a cero, la dirección del estado siguiente, contenida en el registro seleccionado por \underline{PL} , ingresa a través de la entrada D.




Figura 4 Carta ASM de la microinstrucción Salto Condicional.

Salto de Transformación (ST) [10]

La dirección del estado siguiente se obtiene del registro seleccionado por la línea de <u>MAP</u>. Este registro también está conectado a la entrada D. Aquí se introduce una nueva notación de carta ASM: un rombo con varias bifurcaciones. La bifurcación que se elija dependerá del contenido del registro seleccionado por <u>MAP</u>.




Figura 5 Carta ASM de la microinstrucción Salto de Transformación.

Salto de Interrupción (SCI) [11]

En esta instrucción se revisa el valor de \underline{CC} , si es igual a uno, la dirección del estado siguiente proviene del registro μPC ; si es igual a cero, la dirección del estado siguiente, contenida en el registro seleccionado por \underline{VECT} , ingresa a través de la entrada D.




Figura 6 Carta ASM de la microinstrucción Salto de Interrupción

La lógica interna del secuenciador se construye a partir de la siguiente tabla poniendo énfasis en Y la cual nos indica de que bloque se tomara el estado siguiente.

E	ntrada	as	Salidas										
I 1	10	CC	Selector	PL	MAP	VECT	Y						
0	0	0	0	1	1	1	μРС						
0	0	1	0	1	1	1	μРС						
0	1	0	1	0	1	1	Entrada D						
0	1	1	0	0	1	1	μРС						
1	0	0	1	1	0	1	Entrada D						
1	0	1	1	1	0	1	Entrada D						
1	1	0	1	1	1	0	Entrada D						
1	1	1	0	1	1	0	μРС						

Desarrollo

Como primer punto, analizamos la carta ASM que se muestra a continuación, otorgando los valores binarios para cada uno de los estados.




Figura 7 Carta ASM a desarrollar

Analizando primeramente la carta ASM, asegurándonos de que cumple con la regla "N, N+1, P", realizamos la tabla de verdad correspondiente al comportamiento que esta tiene. Asignando inicialmente los valores binarios para cada uno de los estados y de los valores de prueba para identificarlos de manera correcta

Estados										
EST0	0000									
EST1	0001									
EST2	0010									
EST3	0011									
EST4	0100									
EST5	0101									
EST6	0110									

Estados									
EST7	0111								
EST8	1000								
EST9	1001								
EST10	1010								
EST11	1011								
EST12	1100								
EST13	1101								
EST14	1110								

Pru	eba
Х	00
Υ	01
INT	10
AUX	11

N	MI										
PC	00										
SC	01										
ST	10										
SI	11										

PC – Paso Contiguo

SC – Salto Condicional

ST - Salto de

Transformación

SI – Salto de Interrupción

3

Figura 7.1 Valores binarios de los estados y las entradas.

Con lo cual obtuvimos la siguiente tabla de verdad

Direccion				Contenido de la Memoria																				
Edo. Presente			Pru	Prueba VF MI			/II	Liga				Salidas Incremento					Salidas Carga							
Р3	P2	P1	P0	K1	KO		I1	10	L3	L2	L1	LO	S5	S4	S3	S2	S1	S0	S5	S4	S3	S2	S1	S0
0	0	0	0	1	1	0	0	0	0	0	0	1	0	0	0	0	0	1	0	0	0	0	0	1
0	0	0	1	0	0	0	0	1	0	1	1	1	0	0	1	1	1	1	0	0	1	1	1	1
0	0	1	0	1	1	0	0	0	0	0	1	1	0	0	0	0	1	1	0	0	0	0	1	1
0	0	1	1	1	1	0	0	0	0	1	0	0	0	0	1	0	1	0	0	0	1	0	1	0
0	1	0	0	1	1	0	1	0	0	0	0	0	0	1	0	0	0	0	0	1	0	0	0	0
0	1	0	1	0	1	0	0	1	1	0	1	0	1	1	0	0	1	0	0	1	0	0	1	0
0	1	1	0	1	1	0	0	1	0	0	1	0	0	0	1	0	0	1	0	0	1	0	0	1
0	1	1	1	1	0	0	1	1	0	1	1	1	0	1	0	0	0	1	0	1	0	0	0	0
1	0	0	0	1	1	0	0	1	0	0	0	1	1	0	0	0	0	0	1	0	0	0	0	0
1	0	0	1	1	0	0	1	1	1	0	0	1	1	0	1	0	1	1	0	0	1	0	1	0
1	0	1	0	1	1	0	0	1	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
1	0	1	1	1	1	0	1	0	0	0	0	0	0	0	0	1	0	0	0	0	0	1	0	0
1	1	0	0	1	1	0	0	1	0	0	0	0	0	0	0	1	0	0	0	0	0	1	0	0
1	1	0	1	1	1	0	0	1	0	0	0	0	1	0	1	0	0	0	1	0	1	0	0	0
1	1	1	0	1	1	0	0	1	0	0	0	0	0	1	0	0	1	1	0	1	0	0	1	1
1	1	1	1	1	1	0	0	1	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

Figura 7.2 Tabla de verdad de la carta ASM.

Con los valores obtenidos, implementamos la memoria en Quartus con la programación VHDL obteniendo el siguiente código:

```
LIBRARY ieee;
USE ieee.std logic 1164.ALL;
USE ieee.std_logic_arith.ALL;
USE ieee.std logic unsigned.ALL;
        addr : IN std logic vector(3 DOWNTO 0);
        prueba : OUT std_logic_vector(1 DOWNTO 0);
       mi : OUT std logic vector(1 DOWNTO 0);
        liga : OUT std logic vector(3 DOWNTO 0);
        salida incremento : OUT std logic vector(5 DOWNTO 0);
        salida carga : OUT std logic vector(5 DOWNTO 0)
   data out(0) <= "110000001000001000001";</pre>
   data out(1) <= "000010111001111001111";</pre>
   data out(3) <= "110000100001010001010";</pre>
   data_out(4) <= "1101000000100000100000";
data_out(5) <= "010011010110010010010";
data_out(6) <= "110010010001001001001";</pre>
   data out(8) <= "110010001100000100000";
   data out(9) <= "1001110011010 11001010";
```

```
data_out(10) <= "110010000000000000000";
data_out(11) <= "1101000000001000010";
data_out(12) <= "11001000000101000000";
data_out(13) <= "1100100000101000101000";
data_out(14) <= "11001000001011010011";
PROCESS (addr) BEGIN
    data <= data_out(conv_integer(unsigned(addr)));
    prueba <= data(20 DOWNTO 19);
    vf <= data(18);
    mi <= data(17 DOWNTO 16);
    liga <= data(17 DOWNTO 12);
    salida_incremento <= data(11 DOWNTO 6);
    salida_carga <= data(5 DOWNTO 0);
END PROCESS;
END behavioral;</pre>
```

Figura 7.3 Código rom.vhd

Posteriormente implementamos la lógica del secuenciador como se describió en la introducción, teniendo como salidas a MAP, PL, VECT y el selector que nos sirve para saber si se esta haciendo un paso contiguo o un salto.

```
LIBRARY ieee;
USE ieee.std logic 1164.ALL;
USE ieee.std logic arith.ALL;
USE ieee.std logic unsigned.ALL;
       mapn : OUT std logic;
       selector: OUT std logic;
       vectn : OUT std logic
   PROCESS (mi, ccn) BEGIN
            pln <= '0';
            vectn <= '0';</pre>
            CASE mi IS
                     selector <= '0';</pre>
                          selector <= '0';</pre>
                          selector <= '1';</pre>
                          pln <= '1';
                     END IF;
                     selector <= '0';</pre>
```

Figura 7.4 Código secuenciador logica.vhd

Después, implementamos el selector de entrada con el cual conoceremos el valor de prueba que se esta utilizando conforme a lo descrito en la tabla de verdad.

```
LIBRARY IEEE;

USE IEEE.STD_LOGIC_1164.ALL;

USE IEEE.STD_LOGIC_ARITH.ALL;

USE IEEE.STD_LOGIC_UNSIGNED.ALL;

ENTITY selector_entrada IS PORT (
    prueba : IN std_logic_vector (1 DOWNTO 0);

    X : IN std_logic;
    Y : IN std_logic;
    INT : IN std_logic;
    AUX : IN std_logic;
    valor_entrada : OUT std_logic);

END selector_entrada;

ARCHITECTURE Behavioral OF selector_entrada IS

BEGIN

PROCESS (prueba) BEGIN

CASE (prueba) IS

WHEN "00" =>

valor_entrada <= X;

WHEN "01" =>

valor_entrada <= Y;

WHEN "10" =>

valor_entrada <= INT;

WHEN OTHERS =>

valor_entrada <= AUX;

END CASE;

END PROCESS;

END Behavioral;
```

Figura 7.5 Código selector_entrada.vhd

Así mismo creamos un selector de salida y un selector de liga para poder reconocer si se está obteniendo la salida de incremento o la salida de carga.

Figura 7.6 Código selector_salida.vhd

Figura 7.7 Código selector_liga.vhd

Y como se ha mencionado a lo largo de la introducción, realizamos el incrementador, que nos ayudara a pasar a un estado contiguo.

```
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
USE IEEE.STD_LOGIC_ARITH.ALL;
USE IEEE.STD_LOGIC_UNSIGNED.ALL;
ENTITY incremento IS PORT (
    liga_presente : IN STD_LOGIC_VECTOR (3 DOWNTO 0);
    liga_incremento : OUT STD_LOGIC_VECTOR (3 DOWNTO 0)
);
END incremento;
ARCHITECTURE Behavioral OF incremento IS
BEGIN
    PROCESS(liga_presente) BEGIN
        liga_incremento <= liga_presente + 1;
    END PROCESS;
END Behavioral;
```

Figura 7.8 Código incremento.vhd

Por último, implementamos una serie de registros de diferentes tamaños que nos sirve para poder manejar las salidas del secuenciador, uno para <u>PL, MAP y VECT</u> (registro_tri.vhd); otro para <u>MI</u> (registro_2.vhd); para <u>CC</u> (registro_1.vhd) y finalmente para poder manipular la liga de incremento (registro_4.vhd).

```
LIBRARY ieee;
USE ieee.std_logic_1164.ALL;
USE ieee.std_logic_arith.ALL;
USE ieee.std logic unsigned.ALL;
       activado : IN std logic;
         reset: IN std logic;
       clk : IN std logic;
         salida : OUT std logic vector(3 DOWNTO 0)
   );
   PROCESS (clk, entrada, activado) BEGIN
       IF rising edge(clk) THEN
           IF activado = '0' or reset = '1' THEN
               salida <= "ZZZZ";</pre>
               salida <= entrada;</pre>
           END IF;
       END IF;
```

Figura 7.9 Código registro tri.vhd


Figura 7.10 Código registro_1.vhd

Figura 7.11 Código registro_2.vhd

```
LIBRARY ieee;
USE ieee.std_logic_1164.ALL;
USE ieee.std_logic_arith.ALL;
USE ieee.std logic unsigned.ALL;
       reset : IN std logic;
       salida : OUT std logic vector(3 downto 0)
   );
END registro 4;
SIGNAL reg : std logic vector(3 downto 0);
   PROCESS (clk, entrada) BEGIN
       IF rising edge(clk) THEN
            IF reset = '1' THEN
                reg <= "ZZZZ";</pre>
                reg <= entrada;</pre>
       END IF;
       salida <= req;</pre>
   END PROCESS;
END behavioral;
```

Figura 7.11 Código registro 4.vhd

Una vez realizado cada uno de los componentes necesarios para llevar a cabo cada una de las partes para el secuenciador, obtuvimos cada uno de sus símbolos para poder unirlos en un esquema, obteniendo el siguiente resultado:



Como podemos observar se sigue prácticamente el diagrama mostrado en la introducción que pertenece al direccionamiento implícito. Ahora bien, una vez compilado el bloque entero y asignado cada una de las entradas, así como la señal de reloj y de Reset, procedemos a simularlo




Figura 7.13 Simulación del Esquemático

Como podemos ver en la simulación se observan las señales de reloj (*clk*), reset, entradas (*X, Y, INT, AUX*), ints y trans (que nos ayudaron a activar los registros), estado actual (*liga*), estado siguiente (*siguiente*), el valor de prueba (*prueba*), el valor de la microinstrucción utilizada por el secuenciador (*mi*) y finalmente las salidas (*salida*).

Siguiendo la carta ASM y la tabla de verdad junto con los valores de las entradas y de las microinstrucciones, podemos comprobar que efectivamente se lleva a cabo de manera correcta el funcionamiento secuenciador básico. Arrojando así todos los valores de las salidas correspondientes al estado que se está analizando. Por lo que la simulación es correcta ya que nos indica de buena manera el estado siguiente al que se debe de ir y la salida que se obtuvo con esta.

Fuentes de Consulta

- Savage, J (2015) Diseño de microprocesadores. Facultad de Ingeniería. Universidad
 Nacional Autónoma de México. 482pp,
- Chávez, N (S.F) Construcción de máquinas de estados usando memorias.
 Consultado el 23 de noviembre del 2020 de: http://profesores.fi-b.unam.mx/normaelva/Direccionamientos.pdf