Laboratorio de Organización y Arquitectura de Computadoras Práctica No. 2 Diseño de máquinas de estado

September 26, 2020

Objetivo

Familiarizar al alumno en el conocimiento de los algoritmos de las máquinas de estados utilizando Quartus y el lenguaje VHDL.

Duración

1 semana

Desarrollo

Dada la carta ASM de la figura 1, elabore lo que se indica.

1. Obtenga el circuito secuencial de la carta ASM utilizando flip flops tipo D. Cree un proyecto en quartus llamado **practica2**_ff, implemente su diseño en el ambiente de desarrollo quartus y simúlelo para validar su comportamiento.




Figura 1: Carta ASM.

2. Cree un nuevo proyecto en Quartus llamado **practica2_vhdl** y diseñe la máquina de estados de la carta ASM utilizando el lenguaje de descripción de hardware VHDL. Simule su diseño para validar que funciona correctamente.