

Implementación de una ALU en verilog sobre FPGA Spartan3E

Morales Esteban, Salamandri Santiago, Uboldi Marino
FCEPyN, UNC, Argentina

Repositorio: http://github.com/Andresteve07/ARQ_TP1_ALU

ABSTRACT

En computación, la unidad aritmético lógica, también conocida como ALU (siglas en inglés de arithmetic logic unit), es un circuito digital que calcula operaciones aritméticas (como suma, resta, multiplicación, etc.) y operaciones lógicas (sí, y, o, no), entre dos números.

CONSIGNA IMPLEMENTADA

- Implementar una ALU sobre FPGA.
- Utilizar las placas de desarrollo Basys II.
- La ALU debe ser parametrizable (bus de datos) para poder ser utilizada posteriormente en el trabajo final.
- Validar el desarrollo por medio de Test Bench.
- La ALU deberá realizar las siguientes operaciones:

Operación	Código
ADD	100000
SUB	100010
AND	100100
OR	100101
XOR	100110
SRA	000011
SRL	000010
NOR	100111

DESARROLLO

Se implementa una ALU de 8 bits (bus de datos parametrizable) en FPGA, la cual se divide en 3 módulos:


- Calculadora: Módulo encargado de instanciar los otros módulos.

- Cargador: Módulo encargado de inicializar los valores de los registros.
- ALU: Módulo encargado de realizar las operaciones tabuladas en los requerimientos.

DESCRIPCIÓN

CARGADOR

`cargador(entrada, boton_a, boton_b, boton_op, a, b, op);`



Entradas


- entrada: Es el registro de entrada de ancho de bus parametrizable.
- boton_a: Cuando esta entrada está en '1' carga el valor de la entrada en la salida a;
- boton_b: Cuando esta entrada está en '1' carga el valor de la entrada en la salida b;
- boton_op: Cuando esta entrada está en '1' carga el valor de la entrada en la salida op;

Salidas

- a: Este registro de salida será un operando de la ALU.
- b: Este registro de salida será un operando de la ALU.
- op: Este registro de salida será el código de operación de la ALU.

ALU

```
alu(a,b,op,rdo,carry,zero);
```



Entradas

- a: Este registro de entrada es un operando de la ALU.
- b: Este registro de entrada es un operando de la ALU.
- op: Este registro de entrada es el código de operación de la ALU.

Variables Internas

- `wire ['BUS_DAT_MSB+1:0] resultado;`


Se utiliza una sola variable interna de tipo "wire" para almacenar el resultado de la función "funcion_alu"

Salidas


- rdo: Este registro almacena el resultado de la operación de la ALU.
- carry: Este registro de un bit representa el carry de la operación.
- zero: Este registro de un bit es la bandera de zero de la operación.

CALCULADORA

```
module calculadora(entrada,boton_a,boton_b, boton_op,rdo,carry,zero);
```



Como la calculadora es el módulo que instancia a los otros dos módulos las entradas serán iguales a las entradas de uno y las salidas serán iguales a las salidas del otro.



VALIDACIÓN

A continuación se muestran los resultados de los test-bench realizados sobre todas las operaciones implementadas, el código es el siguiente:

```

1 `include "definiciones.vh"
2 module ALU_tb;
3
4     // Inputs
5     reg [7:0] a;
6     reg [7:0] b;
7     reg [5:0] op;
8
9     // Outputs
10    wire [7:0] rdo;
11    wire carry;
12    wire zero;
13
14    alu #(8,6) uut (
15        .a(a),
16        .b(b),
17        .op(op),
18        .rdo(rdo),
19        .carry(carry),
20        .zero(zero)
21    );
22
23    initial begin
24        a = 0;
25        b = 0;
26        op = 0 ;
27        #20;
28        //-----ADD-----//
29        a = 250;
30        b = 20;
31        op = `ADD ;
32        #20;
33        //-----SUB-----//
34        a = 250;
35        b = 20;
36        op = `SUB ;
37        #20;
38        //-----SUB_zero-----//
39        a = 250;
40        b = 250;
41        op = `SUB ;
42        #20;
43        //-----AND-----//
44        a = 8'b10101010;
45        b = 8'b11110000;
46        op = `AND ;
47        #20;
48        //-----OR-----//
49        a = 8'b10101010;
50        b = 8'b11110000;
51        op = `OR ;
52        #20;
53        //-----XOR-----//
54        a = 8'b10101010;
55        b = 8'b11110000;
56        op = `XOR ;
57        #20;
58        //-----NOR-----//
59        a = 8'b10101010;
60        b = 8'b11110000;
61        op = `NOR ;
62        #20;
63        //-----SRA-----//
64        a = 8'b11000000;
65        b = 8'b00000011;
66        op = `SRA ;
67        #20;
68        //-----SRL-----//
69        a = 8'b11000000;
70        b = 8'b00000011;
71        op = `SRL ;
72        #20;
73
74    end
75
76 endmodule

```

Para las pruebas se fueron cambiando los valores de “entrada”, para cargar los registros con los valores que prueben mejor cada una de las operaciones.

ADD (binario 100000)

Variable	Valor
a	250
b	20
op	100000
resultado	14 + (carry)

Teniendo en cuenta el carry (256 por ser bit 9) mas 14 se tiene 270.

SUB (binario 100010)

Variable	Valor
a	250
b	20
op	100010
resultado	230

Se agrega una resta que active la bandera de zero.

Variable	Valor
a	250
b	250
op	100010
resultado	0 + (zero)

AND (binario 100100)

Variable	Valor
a	10101010
b	11110000
op	100100
resultado	10100000

OR (binario 100101)

Variable	Valor
a	10101010
b	11110000
op	100101
resultado	11111010

XOR (binario 100110)

Variable	Valor
a	10101010
b	11110000
op	100110
resultado	01011010

NOR (binario 100111)

Variable	Valor
a	10101010
b	11110000
op	100111
resultado	01011010

SRA (binario 000011)

Variable	Valor
a	11000000
b	00000011
op	000011
resultado	11111000

SRL (binario 000010)

Variable	Valor
a	11000000
b	00000011
op	000010
resultado	00011000

SIMULACIÓN A continuación se muestran los resultados obtenidos de la simulación del testbench en ISim.

