Implementación de una ALU en verilog sobre FPGA Spartan3E

Morales Esteban, Salamandri Santiago, Uboldi Marino FCEFyN, UNC, Argentina

Repositorio: hhtp://github.com/Andresteve07/ARQ_TP1_ALU

ABSTRACT

En computación, la unidad aritmético lógica, también conocida como ALU (siglas en inglés de arithmetic logic unit), es un circuito digital que calcula operaciones aritméticas (como suma, resta, multiplicación, etc.) y operaciones lógicas (si, y, o, no), entre dos números.

CONSIGNA IMPLEMENTADA

- Implementar una ALU sobre FPGA.
- Utilizar las placas de desarrollo Basys II.
- La ALU debe ser parametrizable (bus de datos) para poder ser utilizada posteriormente en el trabajo final.
- Validar el desarrollo por medio de Test Bench.
- La ALU deberá realizar las siguientes operaciones:

Código
100000
100010
100100
100101
100110
000011
000010
100111

DESARROLLO

Se implementa una ALU de 8 bits (bus de datos parametrizable) en FPGA, la cual se divide en 3 módulos:


 Calculadora: Módulo encargado de instanciar los otros módulos.

- Cargador: Módulo encargado de inicializar los valores de los registros.
- ALU: Módulo encargado de realizar las operaciones tabuladas en los requerimientos.

DESCRIPCIÓN

CARGADOR

cargador(entrada,boton_a,boton_b,
boton op,a,b,op);



Entradas


- entrada: Es el registro de entrada de ancho de bus parametrizable.
- boton_a: Cuando esta entrada está en '1' carga el valor de la entrada en la salida a;
- boton_b: Cuando esta entrada está en '1' carga el valor de la entrada en la salida b;
- boton_op: Cuando esta entrada está en '1' carga el valor de la entrada en la salida op;

Salidas

- a: Este registro de salida será un operando de la ALU.
- b: Este registro de salida será un operando de la ALU.
- op: Este registro de salida será el código de operación de la ALU.

ALU

alu(a,b,op,rdo,carry,zero);



Entradas

- a: Este registro de entrada es un operando de la ALU.
- b: Este registro de entrada es un operando de la ALU.
- op: Este registro de entrada es el código de operación de la ALU.

Variables Internas

wire ['BUS_DAT_MSB+1:0] resultado;


Se utiliza una sola variable interna de tipo "wire" para almacenar el resultado de la función "funcion_alu"

<u>Salidas</u>


- rdo: Este registro almacena el resultado de la operación de la ALU.
- carry: Este registro de un bit representa el carry de la operación.
- zero: Este registro de un bit es la bandera de zero de la operación.

CALCULADORA

module calculadora(entrada,boton_a,boton_b,
boton_op,rdo,carry,zero);



Como la calculadora es el módulo que instancia a los otros dos módulos las entradas serán iguales a las entradas de uno y las salidas serán iguales a las salidas del otro.



VALIDACIÓN

A continuación se muestran los resultados de los testbench realizados sobre todas las operaciones implementadas, el código es el siguiente:

```
include "definiciones.vh"
2 module ALU_tb;
         // Inputs
         reg [7:0] a;
         reg [7:0] b;
         reg [5:0] op;
         // Outputs
         wire [7:0] rdo;
         wire carry;
         wire zero;
         alu #(8,6) uut(
               .a(a),
                .b(b),
                .op(op),
                .rdo(rdo),
                .carry(carry),
19
                .zero(zero)
         );
         initial begin
               a = 0;
                b = 0;
                op = 0;
                #20;
28 //----ADD---
                a = 250;
                b = 20;
                op = `ADD ;
                #20;
33 //----SUB---
                a = 250;
                b = 20;
               op = `SUB ;
               #20;
38 //----SUB_zero--
                a = 250;
                b = 250;
                op = `SUB ;
               #20;
43 //----AND---
               a = 8'b10101010;
                b = 8'b11110000;
               op = `AND ;
               #20;
48 //----OR---
                a = 8'b10101010;
                b = 8'b11110000;
                op = `OR ;
                #20;
53 //----XOR---
               a = 8'b10101010;
                b = 8'b11110000;
55
               op = `XOR ;
               #20;
                a = 8'b10101010;
                b = 8'b11110000;
60
                op = `NOR ;
               #20;
63 //----SRA----
               a = 8'b11000000;
                b = 8'b00000011;
65
                op = `SRA ;
                #20;
                a = 8'b11000000;
                b = 8'b00000011;
                op = `SRL ;
                #20;
         end
 endmodule
```

Para las pruebas se fueron cambiando los valores de "entrada", para cargar los registros con los valores que prueben mejor cada una de las operaciones.

ADD (binario 100000)

Variable	Valor					
а	250					
b	20					
ор	100000					
resultado	14 + (carry)					

Teniendo en cuenta el carry (256 por ser bit 9) mas 14 se tiene 270.

SUB (binario 100010)

Variable	Valor				
а	250				
b	20				
ор	100010				
resultado	230				

Se agrega una resta que active la bandera de zero.

Variable	Valor					
а	250					
b	250					
ор	100010					
resultado	0 + (zero)					

AND (binario 100100)

Variable	Valor
а	10101010
b	11110000
op	100100
resultado	10100000

OR (binario 100101)

Variable	Valor					
а	10101010					
b	11110000					
ор	100101					
resultado	11111010					

XOR (binario 100110)

Variable	Valor					
а	10101010					
b	11110000					
ор	100110					
resultado	01011010					

NOR (binario 100111)

Variable	Valor
а	10101010
b	11110000
ор	100111
resultado	00000101

SRA (binario 000011)

Variable	Valor
а	11000000
b	00000011
op	000011
resultado	11111000

SRL (binario 000010)

Variable	Valor
а	11000000
b	00000011
ор	000010
resultado	00011000

SIMULACIÓN A continuación se muestran los resultados obtenidos de la simulación del testbench en ISim.

	rdo[7:0]	zero	10 cur. y	Carry	▼ op[5:0]	▶ 6 b[7:0]	■ a[7:0]	Name	
	00000000	1		0	000000	00000000	00000000	Value	
X1: 0.000 ns	000000000				0000000	000000000	00000000	0 ns	0.000 ns
	00001110				1000000	000101000		20 ns	
	11100110				100	0100	11111010	40 ns	
	00000000				100010	01011111		60 ns	
	10100000				100100			80 ns	
	01011111				100101	1111	1010	100 ns	
	01011010				100110	11110000	10101010	120 ns	
	00000101				100111			140 ns	
	X 11111000				000011			160 ns	
	00011000				000010	00000011	11000000	180 ns 200 ns	