Andrés Pinto Lederman A01647469

1: Verilog es un HDL, Hardware description language lo que en nuestro caso se uso para programar una FPGA ~~Dev~~ Icit DEV ✓

2: bloqueante: en las bloqueante la variable debe de ser la asignacion 1/2

no bloqueante: en las no bloqueante se permite todo aquello abajo de la asignacion ?

3: 4 ~~bits~~ X, 0, 1, Z ✓

4: module FSM (1/2

Wire A Stop_Freq, Start_Freq, Start_Down, Freq : Max10_50_clk

);

States = { Stopped, Starting, Stopping }

Stop_Freq=0, Start_Freq=0, Start_Down=0

always @ (the Posedge)

If State [Start] (Stopped)

Stop_Freq + 1 = Stopped

State Stopped (Stopping)

Start_Freq + 1 = Starting

State Starting [Start_Down + 1 = Stop

→ Parameter STOPPED=0, ⋮

→ Falta el default:=0 always para la actualización

→ end endmodule

5) module Exm_tb():

always

#5 clk = ~ clk

#10

Stop_Freq + 1

#10

Start_Freq + 1

#10

Start_Down + 1

→ Faltó instanciar el módulo a probar

1/2

end endmodule

6: Se podría bajar el contador a una frecuencia menor con un prescaler para producir la señal de control del enable, el contrario a lo inverso sería una negación de la señal PWM ✓

7: wire ~~Wire~~ clk [8:0]

Wire number = 1000

wire ~~int~~

reg count

→ el count debe ser [9:0] 3/4

8: Se podría hacer una ~~Ram~~ RAM con un archivo Hex donde se encuentre la secuencia específica a contar y un counter +1 que vaya pasando por parejas poniendo los números de la secuencia en el display de la tarjeta. ✓

CRONOMETRO OK ✓

Scanned with CamScanner