## Міністерство освіти і науки України НАЦІОНАЛЬНИЙ УНІВЕРСИТЕТ «ЛЬВІВСЬКА ПОЛІТЕХНІКА» Кафедра ЕОМ



Звіт

3 лабораторної роботи № 1

3 дисципліни «Моделювання комп'юткрних систем»

На тему: «Інсталяція та ознайомлення з середовищем розробки Xilinx ISE.

Ознайомлення зі стендом Elbert V2 - Spartan 3A FPGA»

Виконав: ст. гр. КІ-202

Лозинський А .Я.

Прийняв:

Козак Н. Б.

**Мета:** ознайомлення з середовищем розробки Xilinx ISE та побудова дешифратора 3-7.

## Виконання завдання

Згідно завдання було розроблено схему дешифратора 3 в 7, використовуючи компоненти з бібліотеки, у новому, доданому до проекту Schematic файлу.




Рис.1. Схема дешифратора 3 в 7

Згодом було додану до проекту User Constraint файл, в якому було додано змінений вміст файлу elbertv2.ucf.

```
UCF for ElbertV2 Development Board
   CONFIG VCCAUX = "3.3";
    # Clock 12 MHz
                             LOC = P129 | IOSTANDARD = LVCMOS33 | PERIOD = 12MHz;
     #NET "Clk"
   9
10
                                     T.F.D
  _......
11
     NET "OUT_0" LOC = P46 | IOSTANDARD = "LVCMOS33" | SLEW = SLOW | DRIVE = 12;
NET "OUT_1" LOC = P47 | IOSTANDARD = "LVCMOS33" | SLEW = SLOW | DRIVE = 12;
12
13
       NET "OUT_2" LOC = P48 | IOSTANDARD = "LVCMOS33" | SLEW = SLOW | DRIVE = 12;
14
      NET "OUT 3" LOC = P49 | IOSTANDARD = "LVCMOS33" | SLEW = SLOW | DRIVE = 12;
NET "OUT 4" LOC = P50 | IOSTANDARD = "LVCMOS33" | SLEW = SLOW | DRIVE = 12;
15
16
       NET "OUT_5" LOC = P51 | IOSTANDARD = "LVCMOS33" | SLEW = SLOW | DRIVE = 12;
17
       NET "OUT_7" LOC = P55 | IOSTANDARD = "LVCMOS33" | SLEW = SLOW | DRIVE = 12;
18
19
20
   21
                                  DP Switches
22
   23
   NET "IN 0" LOC = P70 | PULLUP | IOSTANDARD = "LVCMOS33" | SLEW = SLOW | DRIVE = 12;
NET "IN 1" LOC = P69 | PULLUP | IOSTANDARD = "LVCMOS33" | SLEW = SLOW | DRIVE = 12;
24
25
    NET "IN 2" LOC = P68 | PULLUP | IOSTANDARD = "LVCMOS33" | SLEW = SLOW | DRIVE = 12;
26
27
```

Рис.2. User Constraint файл

Рис.3. Перший запуск симуляції

Згодом було створено конфігураційний файл і були послідовно запущені процеси, щоб переконатися що всі процеси успішно виконалися. Також ми згенерували ВІТ файл.



Рис.4. Виконання процесів

Знайдемо необхідний порт у диспетчері завдань.




Рис.5. Диспетчер завдань

Запрограмуємо лабораторний стенд отриманим ВІТ файлом.




Рис.6. ElbertV2Config.exe

Дочекаємося виконання процесу.




Рис.7. Виконання процесу

Перевіримо роботу проєкту.



Рис. 8. Робота проекту на стенді

**Висновок:** у цій лабораторній роботі побудував дешифратор 3 в 7 і ознайомився з середовищем Xilinx ISE.