
# HB01-AAFM Table of Contents


- 1) AAFM Contents (this page)
- 2) AAFM Top Level
- 3) UL/UR Top
- 4) LL/LR Top
- 5) UL EAST/WEST Links
- 6) UL NORTH/SOUTH Links
- 7) UL Power/Control
- 8) UR EAST/WEST Links
- 9) UR NORTH/SOUTH Links
- 10) UR Power/Control
- 11) LL EAST/WEST Links
- 12) LL NORTH/SOUTH Links
- 13) LL Power/Control
- 14) LR EAST/WEST Links
- 15) LR NORTH/SOUTH Links
- 16) LR Power/Control
- 17) MAX II CPLD
- 18) AD9520 Clock Generator
- 19) FMC
- 20) Local Power
- 21) Current Sense
- 22) PROM & Misc


Rev.	Date	Rev. 1	Comments
1	7/19/11	E. Clark	Initial Release Major Rev. 1: Install Pull-Downs for CLKO_M2C_P/N, R12/13. Always install Pull-Up for CLK_DIR, R18. Remove Pull-Down for CLK_DIR, R15. Add Pull-Ups for FMC_CLK_JM2C_P/N, R306/307. Install Pull-Ups for FMC_CLK_JM2C_P/N, R53/60. Change PCB1 BMCPN HB00-AAFM -> HB01-AAFM. Install series resistor for XFMC_CLK_P/N - CLKO_M2C_P/N, R60/65. Updated FMC connections
1.1	3/9/12	E. Clark	Connnect CPLD (TP19) to AD9520 SYNC_L pin (RWI-586)




Title:	HB01-AAFM				
Page Contents:	AAFM Contents				
Size:B	DWG NO				Revision: 1.1
Date:	Friday, March 09, 2012	Sheet	1	of	22













### **DSP Link Ports NORTH/SOUTH** U3D D12 TXO\_NO\_DATA\_PO RXI\_NO\_DATA\_NO A2 RXI\_NO\_DATA\_NO TXO NO DATA PO RXI\_SO\_DATA\_N0 V3 RXI\_SO\_DATA\_N0 TXO SO DATA PO TXO SO DATA NO RXI\_SO\_DATA\_P1 U3 RXI\_SO\_DATA\_P1 RXI\_SO\_DATA\_P1 RXI\_SO\_DATA\_N1 RXI\_NO\_DATA\_P1 B4 RXI\_NO\_DATA\_P1 RXI\_NO\_DATA\_P1 RXI\_NO\_DATA\_N1 B3 TXO\_NO\_DATA\_P1 TXO\_NO\_DATA\_N1 TXO\_SO\_DATA\_P1 TXO SO DATA N1 RXI\_SO\_DATA\_P2 T4 RXI\_SO\_DATA\_N2 T5 RXI\_SO\_DATA\_P2 RXI\_SO\_DATA\_P2 TXO\_NO\_DATA\_P2 TXO\_SO\_DATA\_P2 B13 TXO NO DATA N2 TXO NO DATA N2 TXO SO DATA N2 RXI\_NO\_DATA\_P3 D6 RXI\_NO\_DATA\_N3 D5 RXI\_NO\_DATA\_P3 RXI\_NO\_DATA\_N3 TXO NO DATA P3 TXO SO DATA P3 TXO\_NO\_DATA\_N3 TXO\_SO\_DATA\_N3 RXI\_NO\_DATA\_P4 A5 RXI\_NO\_DATA\_P4 RXI\_NO\_DATA\_P4 TXO\_NO DATA P4 DATA\_P4 V4 RXI\_SO\_DATA\_P4 RXI\_SO\_DATA\_N4 TXO\_SO\_DATA\_P4 TXO\_SO\_DATA\_N4 RXI\_NO\_DATA\_N4 TXO\_NO\_DATA\_N4 RXI SO\_DATA\_P5 U5 RXI SO\_DATA\_P5 RXI\_NO\_DATA\_P5 B6 RXI\_NO\_DATA\_P5 TXO NO DATA P5 DATA\_N5 U6 RXI\_SO\_DATA\_N5 TXO SO DATA P5 TXO\_NO\_DATA\_N5 TXO\_SO\_DATA\_N5 RXI\_NO\_DATA\_N5 RXI\_NO\_DATA\_P6 C7 RXI\_NO\_DATA\_N6 C6 RXI\_NO\_DATA\_P6 RXI\_NO\_DATA\_N6 T6 RXI\_SO\_DATA\_P6 TXO NO DATA P6 TXO SO DATA P6 TXO\_NO\_DATA\_N6 RXI\_SO\_DATA\_N6 TXO\_SO\_DATA\_N6 RXI NO DATA P7 D8 RXI NO DATA P7 RXI NO DATA N7 D7 RXI NO DATA N7 R7 RXI\_SO\_DATA\_P7 TXO NO DATA P7 TXO SO DATA P7 TXO NO DATA N7 TXO SO DATA N7 RXI SO DATA N7 V6 V7 RXI\_SO\_LCLK\_P RXI\_SO\_LCLK\_N TXO\_NO\_LCLK\_P TXO\_NO\_LCLK\_N RXI SO LCLK P TXO\_SO\_LCLK\_P TXO\_SO\_LCLK\_N RXI NO LCLK P A6 RXI\_NO\_LCLK\_N TXO\_NO\_LCLK\_N RXI\_NO\_LCLK\_N RXI\_SO\_LCLK\_N TXO\_SO\_LCLK\_N U7 RXI\_SO\_FRAME\_P >TXO NO FRAME P RXI NO FRAME F RXLSO FRAME P TXO SO FRAME F RXI\_NO\_FRAME\_P TXO\_NO\_FRAME\_P TXO\_SO\_FRAME\_P B7 RXI\_NO\_FRAME\_N RXI\_SO\_FRAME\_N RXI\_NO\_FRAME\_N TXO\_NO\_FRAME\_N RXI\_SO\_FRAME\_N TXO\_SO\_FRAME\_N TXO\_NO\_FRAME\_N TXO SO FRAME N TXI\_NO\_RD\_WAIT\_P B11 RXO NO RD WAIT P TXI NO RD WAIT P RXO SO RD WAIT P TYL SO RD WAIT P RXO NO RD WAIT P RXO SO RD WAIT P TXI SO RD WAIT P RXO NO RD WAIT N TXI NO RD WAIT N RXO SO RD WAIT N TXI SO RD WAIT N RXO NO RD WAIT N TXI NO RD WAIT N RXO SO RD WAIT N TXI SO RD WAIT N TXI NO\_WR\_WAIT\_P C10 RXO NO WR WAIT P< RXO\_NO\_WR\_WAIT\_P TXI NO WR WAIT P RXO SO WR WAIT P RXO SO WR WAIT P TXI SO WR\_WAIT\_P T11 TXI SO WR WAIT P RXO\_NO\_WR\_WAIT\_N < RXO NO WR WAIT N TXI NO WR WAIT N TXI\_NO\_WR\_WAIT\_N RXO\_SO\_WR\_WAIT\_N < RXO SO WR WAIT N TXI SO WR WAIT N TXI\_SO\_WR\_WAIT\_N R210 10K A10 R215 10K A9 RXI\_NO\_CCLK\_P RXI\_SO\_CCLK\_P R211 V10 RXI NO CCLK N RXI SO CCLK N UPRD-0002 UPRD-0002 RXI\_NO\_DATA\_P[7:0] TXO\_NO\_DATA\_P[7:0] RXI\_SO\_DATA\_P[7:0] TXO\_SO\_DATA\_P[7:0] RXI NO DATA P[7:0] RXI SO DATA P[7:0] TXO NO DATA PI7:01 TXO SO DATA PI7:01 RXI\_NO\_DATA\_N[7:0] TXO\_NO\_DATA\_N[7:0] RXI\_SO\_DATA\_N[7:0] TXO\_SO\_DATA\_N[7:0] Place 100-ohm LVDS terminators close to DSP link receivers R264100.0 R228100.0 R265100.0 R229100.0 RXI NO DATA PO RXI NO DATA P6 RXI NO DATA N6 RXI NO DATA NO RXI SO DATA PO RXI SO DATA NO RXI SO DATA P6 RXI SO DATA N6 R256100.0 R220100.0 R221100.0 RXI NO DATA P1 RYI NO DATA P RXI NO DATA N7 RXI SO DATA P RXI SO DATA N1 RXI SO DATA P7 RXI SO DATA N7 RXI NO DATA N1 R244100.0 R227100.0 R245100.0 R230100.0 RXI\_NO\_DATA\_P2 RXI NO DATA N2 RXI NO LCLK N R236100.0 R219100.0 R237100.0 R222100.0 RXI\_NO\_DATA\_N3 RXI NO FRAME N R243100.0 R203100.0 R246100 0 R204100.0 RXI\_NO\_DATA\_P4 RXI\_NO\_DATA\_N4 TXI\_NO\_RD\_WAIT\_P RXI\_SO\_DATA\_N4 TXI\_SO\_RD\_WAIT\_P RXI\_SO\_DATA\_P4 TXI\_NO\_RD\_WAIT\_N TXI\_SO\_RD\_WAIT\_N SIGNAL PROCESSING SYSTEMS R235100.0 R206100.0 R238100.0 R207100.0 RXI\_NO\_DATA\_P5 RXI\_NO\_DATA\_N5 TXI\_NO\_WR\_WAIT\_P TXI NO WR WAIT N RXI\_SO\_DATA\_N5 TXI\_SO\_WR\_WAIT\_P TXI SO WR WAIT N Title: HB01-AAFM Page Contents: UL Anemone NORTH/SOUTH Link Ports Revision: Size:B DWG NO 1.1 Date: Friday, July 15, 2011 Sheet 6 of 22







# **DSP Link Ports NORTH/SOUTH** U4D D12 TXO\_NO\_DATA\_PO RXI\_NO\_DATA\_NO A2 RXI\_NO\_DATA\_NO TXO NO DATA PO RXI\_SO\_DATA\_NO V3 RXI\_SO\_DATA\_NO TXO SO DATA PO TXO SO DATA NO RXI\_SO\_DATA\_P1 U3 RXI\_SO\_DATA\_P1 RXI\_SO\_DATA\_P1 RXI\_SO\_DATA\_N1 RXI\_NO\_DATA\_P1 B4 RXI\_NO\_DATA\_P1 RXI\_NO\_DATA\_P1 RXI\_NO\_DATA\_N1 B3 TXO\_NO\_DATA\_P1 TXO\_NO\_DATA\_N1 TXO\_SO\_DATA\_P1 TXO SO DATA N1 RXI\_SO\_DATA\_P2 T4 RXI\_SO\_DATA\_N2 T5 RXI\_SO\_DATA\_P2 RXI\_SO\_DATA\_P2 TXO\_NO\_DATA\_P2 TXO\_SO\_DATA\_P2 B13 TXO NO DATA N2 TXO NO DATA N2 TXO SO DATA N2 RXI\_NO\_DATA\_P3 D6 RXI\_NO\_DATA\_N3 D5 RXI\_NO\_DATA\_P3 RXI\_NO\_DATA\_N3 TXO NO DATA P3 TXO SO DATA P3 TXO\_NO\_DATA\_N3 TXO\_SO\_DATA\_N3 RXI\_NO\_DATA\_P4 A5 RXI\_NO\_DATA\_P4 RXI\_NO\_DATA\_P4 TXO NO DATA P4 D DATA\_P4 V4 RXI\_SO\_DATA\_P4 RXI\_SO\_DATA\_N4 TXO\_SO\_DATA\_P4 TXO\_SO\_DATA\_N4 RXI\_NO\_DATA\_N4 TXO\_NO\_DATA\_N4 RXI\_SO\_DATA\_P5 U5 RXI\_SO\_DATA\_N5 U6 RXI\_SO\_DATA\_N5 TXO NO DATA P5 TXO SO DATA P5 TXO\_NO\_DATA\_N5 TXO\_SO\_DATA\_N5 RXI\_NO\_DATA\_P6 C7 RXI\_NO\_DATA\_N6 C6 RXI\_NO\_DATA\_P6 RXI\_NO\_DATA\_N6 T6 RXI\_SO\_DATA\_P6 TXO NO DATA P6 TXO SO DATA P6 TXO\_NO\_DATA\_N6 RXI\_SO\_DATA\_N6 TXO\_SO\_DATA\_N6 RXI NO DATA P7 D8 RXI NO DATA P7 RXI NO DATA N7 D7 RXI NO DATA N7 R7 RXI\_SO\_DATA\_P7 TXO NO DATA P7 TXO SO DATA P7 TXO NO DATA N7 TXO SO DATA N7 RXI SO DATA N7 V6 V7 RXI\_SO\_LCLK\_P RXI\_SO\_LCLK\_N TXO\_NO\_LCLK\_P TXO\_NO\_LCLK\_N RXI SO LCLK P TXO\_SO\_LCLK\_P TXO\_SO\_LCLK\_N RXI NO LCLK P A6 RXI\_NO\_LCLK\_N TXO\_NO\_LCLK\_N RXI\_NO\_LCLK\_N RXI\_SO\_LCLK\_N TXO\_SO\_LCLK\_N U7 RXI\_SO\_FRAME\_P >TXO NO FRAME P RXI NO FRAME F RXLSO FRAME P TXO SO FRAME F RXI\_NO\_FRAME\_P TXO\_NO\_FRAME\_P TXO\_SO\_FRAME\_P B7 RXI\_NO\_FRAME\_N RXI\_SO\_FRAME\_N RXI\_NO\_FRAME\_N TXO\_NO\_FRAME\_N RXI\_SO\_FRAME\_N TXO\_SO\_FRAME\_N TXO\_NO\_FRAME\_N TXO SO FRAME N TXI\_NO\_RD\_WAIT\_P B11 RXO NO RD WAIT P TXI NO RD WAIT P RXO SO RD WAIT P TYL SO RD WAIT P RXO NO RD WAIT P RXO SO RD WAIT P TXI SO RD WAIT P RXO NO RD WAIT N TXI NO RD WAIT N RXO SO RD WAIT N TXI SO RD WAIT N RXO NO RD WAIT N TXI NO RD WAIT N RXO SO RD WAIT N TXI SO RD WAIT N TXI NO\_WR\_WAIT\_P C10 RXO NO WR WAIT P< RXO\_NO\_WR\_WAIT\_P TXI NO WR WAIT P RXO SO WR WAIT P RXO SO WR WAIT P TXI SO WR\_WAIT\_P T11 TXI SO WR WAIT P RXO\_NO\_WR\_WAIT\_N < RXO NO WR WAIT N TXI NO WR WAIT N TXI\_NO\_WR\_WAIT\_N RXO\_SO\_WR\_WAIT\_N < RXO SO WR WAIT N TXI SO WR WAIT N TXI\_SO\_WR\_WAIT\_N V10 RXI\_SO\_CCLK\_P R88 ~~~ RXI\_NO\_CCLK\_P R81 ~~~ A9 RXI NO CCLK N RXI SO CCLK N UPRD-0002 UPRD-0002 RXI NO DATA PIZ:01 TXO\_NO\_DATA\_P[7:0] RXI\_SO\_DATA\_P[7:0] TXO\_SO\_DATA\_P[7:0] RXI NO DATA P[7:0] RXI SO DATA P[7:0] >TXO NO DATA PI7:01 TXO SO DATA PI7:01 RXI\_NO\_DATA\_N[7:0] TXO\_NO\_DATA\_N[7:0] RXI\_SO\_DATA\_N[7:0] TXO\_SO\_DATA\_N[7:0] Place 100-ohm LVDS terminators close to DSP link receivers R139100.0 R140100.0 R99 100.0 RXI NO DATA PO RXI NO DATA P6 RXI NO DATA N6 RXI SO DATA PO RXI NO DATA NO RXI SO DATA NO RXI SO DATA P6 RXI SO DATA N6 R90 100.0 RXI NO DATA P1 RXI NO DATA P7 RXI NO DATA NZ RXI SO DATA P RXI SO DATA N1 RXI SO DATA N7 RXI NO DATA N1 R114100.0 R97 100.0 R115100.0 R100100.0 RXI\_NO\_DATA\_P2 RXI NO DATA N2 RXI NO LCLK N R106100.0 R89 100.0 R107100.0 R92 100.0 RXI\_NO\_DATA\_N3 R113100.0 R69 100.0 R116100 0 R70 100.0 RXI\_NO\_DATA\_P4 RXI\_NO\_DATA\_N4 TXI\_NO\_RD\_WAIT\_P RXI\_SO\_DATA\_N4 \_TXI\_SO\_RD\_WAIT\_P RXI\_SO\_DATA\_P4 TXI SO\_RD\_WAIT\_N TXI\_NO\_RD\_WAIT\_N SIGNAL PROCESSING SYSTEMS R105100.0 R75 100.0 R108100.0 RXI\_NO\_DATA\_P5 RXI\_NO\_DATA\_N5 TXI\_NO\_WR\_WAIT\_P TXI\_NO\_WR\_WAIT\_N RXI\_SO\_DATA\_N5 TXI\_SO\_WR\_WAIT\_P TXI\_SO\_WR\_WAIT\_N Title: HB01-AAFM Page Contents: UR Anemone NORTH/SOUTH Link Ports Revision: Size:B DWG NO 1.1 Date: Friday, July 15, 2011 Sheet 9 of 22





### **DSP Link Ports NORTH/SOUTH** U7D D12 TXO\_NO\_DATA\_PO SO DATA PO V2 RXI\_NO\_DATA\_NO A2 RXI\_NO\_DATA\_NO TXO NO DATA PO RXI\_SO\_DATA\_NO V3 RXI\_SO\_DATA\_NO TXO SO DATA PO TXO SO DATA NO RXI\_SO\_DATA\_P1 U3 RXI\_SO\_DATA\_P1 RXI\_SO\_DATA\_P1 RXI\_SO\_DATA\_N1 RXI\_NO\_DATA\_P1 B4 RXI\_NO\_DATA\_P1 RXI\_NO\_DATA\_P1 RXI\_NO\_DATA\_N1 B3 TXO\_NO\_DATA\_P1 TXO\_NO\_DATA\_N1 TXO\_SO\_DATA\_P1 TXO SO DATA N1 RXI\_SO\_DATA\_P2 T4 RXI\_SO\_DATA\_N2 T5 RXI\_SO\_DATA\_P2 RXI\_SO\_DATA\_P2 TXO\_NO\_DATA\_P2 TXO\_SO\_DATA\_P2 B13 TXO NO DATA N2 TXO NO DATA N2 TXO SO DATA N2 RXI\_NO\_DATA\_P3 D6 RXI\_NO\_DATA\_N3 D5 RXI\_NO\_DATA\_P3 RXI\_NO\_DATA\_N3 TXO NO DATA P3 TXO SO DATA P3 TXO\_NO\_DATA\_N3 TXO\_SO\_DATA\_N3 RXI\_NO\_DATA\_P4 A5 RXI\_NO\_DATA\_P4 RXI\_NO\_DATA\_P4 TXO\_NO DATA P4 DATA\_P4 V4 RXI\_SO\_DATA\_P4 RXI\_SO\_DATA\_N4 TXO\_SO\_DATA\_P4 TXO\_SO\_DATA\_N4 RXI\_NO\_DATA\_N4 TXO\_NO\_DATA\_N4 RXI SO\_DATA\_P5 U5 RXI SO\_DATA\_P5 TXO NO DATA P5 DATA\_N5 U6 RXI\_SO\_DATA\_N5 TXO SO DATA P5 TXO\_NO\_DATA\_N5 TXO\_SO\_DATA\_N5 RXI\_NO\_DATA\_P6 C7 RXI\_NO\_DATA\_N6 C6 RXI\_NO\_DATA\_P6 RXI\_NO\_DATA\_N6 T6 RXI\_SO\_DATA\_P6 TXO NO DATA P6 TXO SO DATA P6 TXO\_NO\_DATA\_N6 RXI\_SO\_DATA\_N6 TXO\_SO\_DATA\_N6 RXI NO DATA P7 D8 RXI NO DATA P7 RXI NO DATA N7 D7 RXI NO DATA N7 R7 RXI\_SO\_DATA\_P7 TXO NO DATA P7 TXO SO DATA P7 TXO NO DATA N7 TXO SO DATA N7 RXI SO DATA N7 V6 V7 RXI\_SO\_LCLK\_P RXI\_SO\_LCLK\_N TXO\_NO\_LCLK\_P TXO\_NO\_LCLK\_N RXI SO LCLK P TXO\_SO\_LCLK\_P TXO\_SO\_LCLK\_N RXI NO LCLK P A6 RXI\_NO\_LCLK\_N TXO\_NO\_LCLK\_N RXI\_NO\_LCLK\_N RXI\_SO\_LCLK\_N TXO\_SO\_LCLK\_N U7 RXI\_SO\_FRAME\_P >TXO NO FRAME P RXI NO FRAME F RXLSO FRAME P TXO SO FRAME F RXI\_NO\_FRAME\_P TXO\_NO\_FRAME\_P TXO\_SO\_FRAME\_P B7 RXI\_NO\_FRAME\_N RXI\_SO\_FRAME\_N RXI\_NO\_FRAME\_N TXO\_NO\_FRAME\_N RXI\_SO\_FRAME\_N TXO\_SO\_FRAME\_N TXO\_NO\_FRAME\_N TXO SO FRAME N TXI\_NO\_RD\_WAIT\_P B11 RXO NO RD WAIT P TXI NO RD WAIT P RXO SO RD WAIT P TYL SO RD WAIT P RXO NO RD WAIT P RXO SO RD WAIT P TXI SO RD WAIT P RXO NO RD WAIT N TXI NO RD WAIT N RXO SO RD WAIT N TXI SO RD WAIT N RXO NO RD WAIT N TXI NO RD WAIT N RXO SO RD WAIT N TXI SO RD WAIT N TXI NO\_WR\_WAIT\_P C10 RXO NO WR WAIT P< RXO\_NO\_WR\_WAIT\_P TXI NO WR WAIT P RXO SO WR WAIT P RXO SO WR WAIT P TXI SO WR\_WAIT\_P T11 TXI SO WR WAIT P RXO\_NO\_WR\_WAIT\_N < RXO NO WR WAIT N TXI NO WR WAIT N TXI\_NO\_WR\_WAIT\_N RXO\_SO\_WR\_WAIT\_N < RXO SO WR WAIT N TXI SO WR WAIT N TXI\_SO\_WR\_WAIT\_N R212 10K A10 R217 10K A9 RXI\_NO\_CCLK\_P RXI\_SO\_CCLK\_P R213 V10 RXI NO CCLK N RXI SO CCLK N UPRD-0002 UPRD-0002 RXI\_NO\_DATA\_P[7:0] TXO\_NO\_DATA\_P[7:0] RXI\_SO\_DATA\_P[7:0] TXO\_SO\_DATA\_P[7:0] RXI NO DATA P[7:0] RXI SO DATA P[7:0] TXO NO DATA PI7:01 TXO SO DATA PI7:01 RXI\_NO\_DATA\_N[7:0] TXO\_NO\_DATA\_N[7:0] RXI\_SO\_DATA\_N[7:0] TXO\_SO\_DATA\_N[7:0] Place 100-ohm LVDS terminators close to DSP link receivers R232100.0 RXI\_NO\_DATA P6. R266100.0 R267100.0 R233100.0 RXI NO DATA PO RXI NO DATA N6 RXI NO DATA NO RXI SO DATA PO RXI SO DATA NO RXI SO DATA P6 RXI SO DATA N6 R258100.0 R224100.0 R225100.0 RXI NO DATA P1 RYI NO DATA P RXI NO DATA N7 RXI SO DATA P RXI SO DATA N1 RXI SO DATA N7 RXI NO DATA N1 R248100.0 R231100.0 R249100.0 R234100.0 RXI\_NO\_DATA\_P2 RXI NO DATA N2 RXI NO LCLK N R240100.0 R223100.0 R241100.0 R226100.0 RXI\_NO\_DATA\_N3 R247100.0 R214100.0 R250100 0 R205100 0 RXI\_NO\_DATA\_P4 RXI\_NO\_DATA\_N4 TXI\_NO\_RD\_WAIT\_P RXI\_SO\_DATA\_N4 TXI\_SO\_RD\_WAIT\_P RXI\_SO\_DATA\_P4 TXI\_NO\_RD\_WAIT\_N TXI\_SO\_RD\_WAIT\_N SIGNAL PROCESSING SYSTEMS R239100.0 R208100.0 R242100.0 R209100.0 RXI\_NO\_DATA\_P5 RXI\_SO\_DATA\_N5 TXI\_SO\_WR\_WAIT\_P TXI\_SO\_WR\_WAIT\_N RXI\_NO\_DATA\_N5 TXI\_NO\_WR\_WAIT\_P TXI NO WR WAIT N Title: HB01-AAFM Page Contents: LL Anemone NORTH/SOUTH Link Ports Revision: Size:B DWG NO 1.1 Date: Friday, July 15, 2011 Sheet 12 of 22





# **DSP Link Ports NORTH/SOUTH** USD D12 TXO\_NO\_DATA\_PO RXI\_NO\_DATA\_NO A2 RXI\_NO\_DATA\_NO TXO NO DATA PO RXI\_SO\_DATA\_NO V3 RXI\_SO\_DATA\_NO TXO SO DATA PO RXI\_SO\_DATA\_P1 U3 RXI\_SO\_DATA\_P1 RXI\_SO\_DATA\_P1 RXI\_SO\_DATA\_N1 RXI\_NO\_DATA\_P1 B4 RXI\_NO\_DATA\_P1 RXI\_NO\_DATA\_P1 RXI\_NO\_DATA\_N1 B3 TXO\_NO\_DATA\_P1 TXO\_NO\_DATA\_N1 TXO\_SO\_DATA\_P1 TXO SO DATA N1 RXI\_SO\_DATA\_P2 T4 RXI\_SO\_DATA\_N2 T5 RXI\_SO\_DATA\_P2 RXI\_SO\_DATA\_P2 TXO\_NO\_DATA\_P2 TXO\_SO\_DATA\_P2 B13 TXO NO DATA N2 TXO NO DATA N2 TXO SO DATA N2 RXI\_NO\_DATA\_P3 D6 RXI\_NO\_DATA\_N3 D5 RXI\_NO\_DATA\_P3 RXI\_NO\_DATA\_N3 TXO NO DATA P3 TXO SO DATA P3 TXO\_NO\_DATA\_N3 TXO\_SO\_DATA\_N3 RXI\_NO\_DATA\_P4 A5 RXI\_NO\_DATA\_P4 RXI\_NO\_DATA\_P4 TXO\_NO\_DATA\_P4 TXO\_NO\_DATA\_N4 D DATA\_P4 V4 RXI\_SO\_DATA\_P4 RXI\_SO\_DATA\_N4 TXO\_SO\_DATA\_P4 TXO\_SO\_DATA\_N4 RXI\_NO\_DATA\_N4 RXI\_SO\_DATA\_P5 U5 RXI\_SO\_DATA\_N5 U6 RXI\_SO\_DATA\_N5 TXO NO DATA P5 TXO SO DATA P5 TXO\_NO\_DATA\_N5 TXO\_SO\_DATA\_N5 RXI\_NO\_DATA\_P6 C7 RXI\_NO\_DATA\_N6 C6 RXI\_NO\_DATA\_P6 RXI\_NO\_DATA\_N6 T6 RXI\_SO\_DATA\_P6 TXO NO DATA P6 TXO SO DATA P6 TXO\_NO\_DATA\_N6 RXI\_SO\_DATA\_N6 TXO\_SO\_DATA\_N6 RXI NO DATA P7 D8 RXI NO DATA P7 RXI NO DATA N7 D7 RXI NO DATA N7 R7 RXI\_SO\_DATA\_P7 TXO NO DATA P7 TXO SO DATA P7 TXO NO DATA N7 TXO SO DATA N7 RXI SO DATA N7 V6 V7 RXI\_SO\_LCLK\_P RXI\_SO\_LCLK\_N TXO\_NO\_LCLK\_P TXO\_NO\_LCLK\_N RXI SO LCLK P TXO\_SO\_LCLK\_P TXO\_SO\_LCLK\_N RXI NO LCLK P A6 RXI\_NO\_LCLK\_N TXO\_NO\_LCLK\_N RXI\_NO\_LCLK\_N RXI\_SO\_LCLK\_N TXO\_SO\_LCLK\_N U7 RXI\_SO\_FRAME\_P >TXO NO FRAME P RXI NO FRAME F RXLSO FRAME P TXO SO FRAME F RXI\_NO\_FRAME\_P TXO\_NO\_FRAME\_P TXO\_SO\_FRAME\_P B7 RXI\_NO\_FRAME\_N RXI\_SO\_FRAME\_N RXI\_NO\_FRAME\_N TXO\_NO\_FRAME\_N RXI\_SO\_FRAME\_N TXO\_SO\_FRAME\_N TXO NO\_FRAME\_N TXO SO FRAME N TXI\_NO\_RD\_WAIT\_P B11 RXO NO RD WAIT P TXI NO RD WAIT P RXO SO RD WAIT P TYL SO RD WAIT P RXO NO RD WAIT P RXO SO RD WAIT P TXI SO RD WAIT P RXO NO RD WAIT N TXI NO RD WAIT N RXO SO RD WAIT N TXI SO RD WAIT N RXO NO RD WAIT N TXI NO RD WAIT N RXO SO RD WAIT N TXI SO RD WAIT N TXI NO\_WR\_WAIT\_P C10 RXO NO WR WAIT P< RXO\_NO\_WR\_WAIT\_P TXI NO WR WAIT P RXO SO WR WAIT P RXO SO WR WAIT P TXI SO WR\_WAIT\_P T11 TXI SO WR WAIT P RXO\_NO\_WR\_WAIT\_N < RXO NO WR WAIT N TXI NO WR WAIT N TXI\_NO\_WR\_WAIT\_N RXO\_SO\_WR\_WAIT\_N < RXO SO WR WAIT N TXI SO WR WAIT N TXI\_SO\_WR\_WAIT\_N R85 ~~~ RXI\_NO\_CCLK\_P R83 ~~~ RXI\_SO\_CCLK\_P V10 RXI NO CCLK N RXI SO CCLK N UPRD-0002 UPRD-0002 RXI NO DATA PIZ:01 TXO\_NO\_DATA\_P[7:0] RXI\_SO\_DATA\_P[7:0] TXO\_SO\_DATA\_P[7:0] RXI NO DATA P[7:0] RXI SO DATA P[7:0] TXO NO DATA PI7:01 TXO SO DATA PI7:01 RXI\_NO\_DATA\_N[7:0] TXO\_NO\_DATA\_N[7:0] RXI\_SO\_DATA\_N[7:0] TXO\_SO\_DATA\_N[7:0] Place 100-ohm LVDS terminators close to DSP link receivers R141100.0 R102100.0 R142100.0 R103100.0 RXI NO DATA PO RXI NO DATA P6 RXI NO DATA N6 RXI SO DATA PO RXI NO DATA NO RXI SO DATA NO RXI SO DATA P6 RXI SO DATA N6 R94 100.0 RXI NO DATA P1 RXI NO DATA P7 RXI NO DATA NZ RXI SO DATA P RXI SO DATA N1 RXI SO DATA N7 RXI NO DATA N1 R118100.0 R101100.0 R119100.0 R104100.0 RXI\_NO\_DATA\_P2 RXI NO DATA N2 RXI NO LCLK N R110100.0 R93 100.0 R111100.0 R96 100 0 RXI\_NO\_DATA\_N3 R117100.0 R71 100.0 R120100.0 R72 100.0 RXI\_NO\_DATA\_P4 RXI\_NO\_DATA\_N4 TXI\_NO\_RD\_WAIT\_P TXI NO\_RD\_WAIT\_N RXI\_SO\_DATA\_N4 \_TXI\_SO\_RD\_WAIT\_P RXI\_SO\_DATA\_P4 TXI SO\_RD\_WAIT\_N SIGNAL PROCESSING SYSTEMS R109100.0 R112100.0 R78 100.0 RXI\_NO\_DATA\_P5 RXI\_NO\_DATA\_N5 TXI\_NO\_WR\_WAIT\_P TXI\_NO\_WR\_WAIT\_N RXI\_SO\_DATA\_N5 TXI\_SO\_WR\_WAIT\_P TXI\_SO\_WR\_WAIT\_N Title: HB01-AAFM Page Contents: LR Anemone NORTH/SOUTH Link Ports Revision: Size:B DWG NO 1.1 Date: Friday, July 15, 2011 Sheet 15 of 22

