AT32WB415CCU7-7芯片硬件设计参考

2022.05

RD/HW/SD



目総

TABLE OF CONTENTS

- 01 文档概述
- 02 参考电路图
- 03 元器件清单
- 04 时钟引脚电路
- 05 SW引脚电路

目線

TABLE OF CONTENTS

- 06 天线引脚电路
- **1** Layout注意事项
- 08 参考版图
- 19 影响无线信号的因素
- 1 最终图纸Checklist


1.文档概述

本文档描述了如何使用AT32WB415芯片简单快速地实现无线蓝牙产品的硬件设计,将详细说明芯片时钟引脚电路、SW引脚电路、天线引脚电路的原理图和版图设计,以及蓝牙PCB天线设计参考和芯片外围的元器件参数选择等内容。

特别注意:本文档中需要特别关注的是射频匹配电路部分的电路原理图和版图,以及PCB天

线的设计,请完全按照文档中的参考设计的要求进行布局和布线!

2.参考电路图



3.元器件清单

₽13[ERY 雅特力科技

AT32WB415CCU7-7外围完整BOM

Comment	Description	Designator	Footprint	Quantity	Vendor
PIFA	2.4G PIFA PCB Antenna	ANT	PIFA	1	
10pF	贴片陶瓷电容 10pF,50V,COG,5%,0603	C1,C3	C0603	2	YAGEO
0.1uF	贴片陶瓷电容 0.1uF,25V,X5R,10%,0603	C2,C6,C7,C8,C15,C19	C0603	6	YAGEO
1uF	贴片陶瓷电容 1uF,25V,X5R,10%,0603	C4,C5,C9,C14,C16	C0603	5	YAGEO
12pF	贴片陶瓷电容 12pF,50V,COG	C10	C0402	1	Murata
	(GRM1555C1H120JA01D)				
NC	贴片陶瓷电容 Not Load	C11	C0402	1	Murata
15pF	贴片陶瓷电容 15pF,50V,COG	C12	C0402	1	Murata
	(GRM1555C1H150JA01D)				
0.3pF	贴片陶瓷电容 0.3pF,50V,COG	C13	C0402	1	Murata
	(GRM1555C1HR30BA01D)				
NC	贴片陶瓷电容 Not Load	C17,C18	C0603	2	YAGEO
Bead	贴片磁珠 600 Ohm@100Mhz 200mA 0603	FB1	L0603	1	Sunlard
2.2uH	贴片电感2.2uH ±20% 900mA 250mΩ	L1	L0805	1	Sunlard
	(MPH201210S2R2MT)				
33R	贴片电阻33R,1/10W,5%,0603	R1	R0603	1	YAGEO
10K	贴片电阻10K,1/10W,5%,0603	R2	R0603	1	YAGEO
0R	贴片电阻0R,1/10W,5%,0603	R3	R0603	1	YAGEO
32.768KHz	32.768KHz贴片晶振TZ2528C 20ppm	Y1	SMD_2012_2P	1	TST
16MHz	16MHz贴片晶振TZ0233A 10ppm	Y2	SMD_3225_4P	1	TST
Header 1X5	单排直插针1*5P 2.54mm (黑色)	J1	HDR1X5	1	Boomele
Header 1X6	单排直插针1*6P 2.54mm (黑色)	J2	HDR1X6	1	Boomele
Header 1X3	单排直插针1*3P 2.54mm (黑色) 外加跳线帽	JP1	HDR1X3	1	Boomele
AT32WB415CCU7-7	AT32WB415CCU7-7	U1	QFN48 7x7 mm	1	Artery

4.时钟引脚电路

4-1. BLE的时钟

在XTALO引脚和XTALI引脚外接16Mhz无源晶振作为时钟源,应用时需注意以下事项;

- 1) XTALO, XTALI在芯片内部已有负载电容,范围是1~15pF。如使用的晶振Y2负载电容大于15pF时,需要加上电容C17和C18。C17与C18的数值 = 晶振Y2负载电容 芯片内部电容;
- 2) 布局时晶振及负载电容要靠近芯片;
- 3) 走线时元件地到芯片地要短并尽量采用单点接地,晶振底部和对应层尽量保证为完整地平面;

4-2. MCU的高速时钟,有三种方式可以选择;

- 1) 在HEXT_IN引脚外接到P14引脚由BLE输出8Mhz作为时钟源;
- 2) 在HEXT_IN引脚外接1-25Mhz(典型用8Mhz)的有源晶振作为时钟源;
- 3) 在程序里面配置使能内部HICK来作为时钟源;

5.SW引脚电路

芯片的SW引脚内部集成了DCDC降压功能,应用时需要在SW引脚和VSSBAT引脚外接LC器件来构成完整的开关电源电路,主要注意以下事项:

- 1) 回路面积要尽量小,即器件电感L1与电容C14应尽量靠近芯片引脚;
- 2) 外接电感L1的选择要尽量满足以下参数,应采用叠层电感(叠层电感与绕线电感相比具有尺寸小,可靠性高,耐热性和可焊性好的优点),电流应至少300mA,内阻DCR越小越好(不能大于 300m Ω);
- 3) 走线时要尽量粗,尽量短,器件的下方应避免有其它信号线通过;

6.天线引脚电路

此部分的原理图、版图、以及PCB天线的设计,建议直接参照文档中的原理图器件数值和版图进行布局和布线,以获取最佳信号质量。

6-1.射频匹配电路

AT32WB415是工作于ISM 2.4G高频的无线收发芯片,其匹配电路对芯片射频性能有很大的影响,从芯片的ANT引脚到天线之间的电路(含C10,C11,C12,C13器件)叫射频匹配电路。应用中需要根据实际情况调节器件的数值从而改善信号质量,器件推荐使用Murata GRM1555系列0402电容。电路板走线时传输线需根据PCB的材质、板厚、层数、铜皮厚度决定,把传输线阻抗控制为50Ω

6-2. PCB天线设计

推荐使用下面两种尺寸的PIFA(Printed Inverted F Antenna)天线


1) 小型PCB天线尺寸参考图



6-2. PCB天线设计

2)正常PCB天线尺寸参考图

板材为两层FR4,板厚1.0mm,铜厚10Z,图中天线末端为4.8mm的地方可以根据实际板厚的值来做长度增减,也可以通过改变匹配电路中器件的数值进行调节



7.Layout注意事项

7-1. 射频部分


- 1) 天线top层部分及对应bottom层都需要净空,不能有其它铜皮;
- 2) PIFA天线短路臂连到地以后,至少有两个对地过孔直接到bottom层;
- 3) 天线与PCB铺铜地之间的距离应大于0.5mm,靠近天线的地平面多放对地过孔;
- 4) 天线周围最好不要有金属结构或元器件或铺地平面,距离至少5mm处放器件;
- 5) 匹配电路传输线的线宽至少 0.5mm,与PCB铺铜地之间的距离应大于0.25mm;
- 6) 匹配电路传输线的两边应多放对地过孔,对应的bottom层应该保证有完整的地平面;

7.Layout注意事项

7-2. 其它部分

- 1) 16M晶振下方对应层应尽量为完整地平面,最好不要有任何走线和器件,时钟线用地线包围;
- 2) 电源引脚的滤波电容应靠近引脚,走线时应先经过电容PAD后再进入芯片电源引脚;
- 3) SW引脚外的电感与电容应靠近引脚,走线应尽量宽和短,使其交流回路面积尽量小;
- 4) USB和UART引脚信号走线也应尽量短,周围尽量用地线包围,避免相互干扰;
- 5) 芯片的程序下载接口尽量靠近芯片,走线尽量短,避免与其它控制线有交集;
- 6) 芯片的EPAD中间至少放9个以上直径为0.3mm的对地Via,能更好的保证芯片散热和电流回路;

8.参考版图



9.影响无线信号的因素

- 9-1.芯片自身的发射功率和接收灵敏度指标;
- 9-2.天线品质;尽量使用高品质天线
- **9-3.**PCB走线及器件质量;传输线阻抗控制,选用高品质匹配器件
- 9-4.模具外壳;如遇金属壳材料,可使用外接天线增强信号
- 9-5.使用环境;应当尽量避开干扰源,可使用屏蔽罩等措施

结论:无线信号的干扰无法进行具体数值化,用户需要根据自身产品的特点和使用环境,寿命等因素进行设计和调试。

10.最终图纸Checklist

10-1.原理图

- 1) 原理图中C11元器件位置最好保留不要删掉;
- 2) 若空间足够,建议在电源线上加LC或RC电源滤波电路;
- 3) AT32WB415芯片周围的其它元器件值是否与参考设计完全一致;

10-2.版图

- 1) 射频匹配电路的版图是否与参考设计完全一致;
- 2) 天线top部分及对应bottom层都需要净空,不能铺铜;
- 3) 匹配电路四周用地线包围防干扰,对应的Bottom层有干净完整的地平面;
- 4) 给AT32WB415芯片的供电应尽量走得宽,加滤波电容等;
- 5) AT32WB415芯片底下的地EPAD需要放置地过孔与bottom层相连;

Thank You!