

Instituto Tecnológico de Costa Rica

Escuela de Ingeniería en Computadores
CE 1107 Fundamentos de Arquitectura de Computadores

Bitácora del Cerrojo Digital TTL

Diseño, Reducción Booleana, Módulos en Cascada, Aislamiento y Pruebas Experimentales

Estudiantes:

Juan Pablo Araya Rodríguez

Dylan Elizondo Picado

Profesor: Luis Chavarría Zamora

Septiembre de 2026

1. Introducción y Alcance del Proyecto

La presente bitácora documenta de manera formal el desarrollo integral del sistema de cerrojo digital basado en lógica combinacional y secuencial TTL. El proyecto abarca desde la captura sensorial de la contraseña en base 5, pasando por el diseño de bloques en cascada, la reducción booleana por el teorema de De Morgan, hasta el control de potencia de un motor de corriente directa con aislamiento galvánico y visualización avanzada.

2. Arquitectura del Sistema y Conexión en Cascada

El flujo general de control se compone de módulos interconectados que procesan los estados de entrada y retención.




Figura 1: Diagrama de bloques y conexionado en cascada.

El Módulo 1 recibe los 9 bits estáticos ($P_8 \dots P_0$) correspondientes a la contraseña y genera las señales discriminadas *Abrir* y *Cerrar*. Estas alimentan en cascada al Módulo 2 (Latch de retención) y convergen junto con la señal de control *Listo* en el decodificador del visualizador.

3. Día 1 (18 de septiembre de 2026): Captura Sensorial y Codificación a Base 5

3.1. Modelo Sensorial

La contraseña se captura mediante una matriz de 4 fotoresistencias (LDRs, $L_0 \dots L_3$) dispuestas en divisores de tensión con resistencias pull-up de 10 kΩ. El conteo manual de dedos (0 a 4) presenta una

naturaleza acumulativa. Se incorporaron LEDs con resistencias de $330\,\Omega$ para la validación visual de la postura de la mano.




Figura 2: Circuito de LDRs.

3.2. Mapeo Sensorial y Deducción Algebraica

La traducción del vector sensorial ($L_3L_2L_1L_0$) al código binario natural ($D_2D_1D_0$) se estructuró conforme a la Tabla 1. Las claves asignadas al sistema son:

- **Apertura (413_5):** Dígito 4 (100), Dígito 1 (001), Dígito 3 (011) $\Rightarrow$ 011 001 100₂.
- **Cierre (142_5):** Dígito 1 (001), Dígito 4 (100), Dígito 2 (010) $\Rightarrow$ 010 100 001₂.

Dedos	Estado LDR ($L_3L_2L_1L_0$)	Decimal	Binario ($D_2D_1D_0$)	
0 dedos	0000	0	00	0
1 dedo	0001	1	00	1
2 dedos	0011	2	01	0
3 dedos	0111	3	01	1
4 dedos	1111	4	10	0

Tabla 1: Tabla de verdad del mapeo sensorial y codificación a 3 bits.

Las funciones lógicas del mapeo se dedujeron algebraicamente de la siguiente manera:

- **Bit Menos Significativo (D_0):** Árbol de tres compuertas XOR (‘74LS86’) como detector de paridad impar: $D_0 = (L_0 \oplus L_1) \oplus (L_2 \oplus L_3)$.
- **Bit Medio (D_1):** Inhibición por L_3 sobre L_1 : $D_1 = L_1 \cdot \overline{L_3}$ (1 inversor ‘74LS04’ y 1 compuerta AND ‘74LS08’).
- **Bit Más Significativo (D_2):** Conjunción total para el valor 4: $D_2 = L_0 \cdot L_1 \cdot L_2 \cdot L_3$ mediante compuerta AND de 4 entradas (‘74LS21’).

4. Día 2 (19 de septiembre de 2026): Interfaz Serial, MUX 74153 y Contador Módulo-3

4.1. Multiplexación Serial y Contador Síncrono

Para convertir los 3 bits paralelos del dígito ($D_2D_1D_0$) a un canal serial, se implementó el circuito integrado TTL ‘74LS153’ (Doble MUX de 4 a 1 líneas). El Pin 1 ($1\overline{G}$) se conectó a GND y el Pin 3 ($1C_3$) a GND para evitar entradas flotantes. El indexador se construyó mediante un contador síncrono con dos flip-flops tipo D (‘74LS74’), recorriendo la secuencia $00 \rightarrow 01 \rightarrow 10 \rightarrow 00$. Sus ecuaciones de realimentación son:

$$D_0 = Q_1 + Q_2 \text{ (puerta NOR), } D_1 = Q_0 \cdot \overline{Q_1} \text{ (puerta AND)} \quad (1)$$

garantizando auto-recuperación ante transitorios en el estado ilegal ‘11’.




Figura 3: Diagrama esquemático del multiplexor 74LS153 y contador síncrono de control.

5. Día 3 (21 de septiembre de 2026): Registro SIPO de 9 Bits y Unidad de Control

5.1. Almacenamiento y Generación de Bandera

Los tres dígitos ingresados secuencialmente se almacenan en una cadena de registros de desplazamiento de entrada serial y salida paralela (SIPO) de 9 bits ($P_8 \dots P_0$). Un segundo contador módulo-3 incrementa su cuenta al finalizar cada dígito completo hasta activar la señal de control:

$$\text{Listo} = 1 \quad (2)$$

la cual notifica al decodificador de anuncios el fin de la lectura.




Figura 4: Implementación del registro SIPO de 9 bits.

6. Día 4 (23 de septiembre de 2026): Optimización Booleana y Desacople Galvánico

6.1. Reducción por Teorema de De Morgan

Las funciones lógicas canónicas del comparador requerirían dos redes independientes de 9 variables:

$$\text{Abrir} = \overline{P_8} \cdot P_7 \cdot P_6 \cdot \overline{P_5} \cdot \overline{P_4} \cdot P_3 \cdot P_2 \cdot \overline{P_1} \cdot \overline{P_0} \quad (3)$$

$$\text{Cerrar} = \overline{P_8} \cdot P_7 \cdot \overline{P_6} \cdot P_5 \cdot \overline{P_4} \cdot \overline{P_3} \cdot \overline{P_2} \cdot \overline{P_1} \cdot P_0 \quad (4)$$

Comparando el vector de apertura y el de cierre se extrajo el factor común:

$$\text{COMUN} = \overline{P_8} \cdot P_7 \cdot \overline{P_4} \cdot \overline{P_1} = \overline{P_8 + P_4 + P_1} \cdot P_7 \quad (5)$$

implementado con una compuerta NOR de 3 entradas ('74LS27') y una AND ('74LS08'). Aplicando sistemáticamente el teorema de De Morgan, se eliminaron en su totalidad los 11 inversores requeridos por la forma canónica. Las expresiones mínimas quedan definidas como:

$$\text{Abrir} = \text{COMUN} \cdot (P_6 \cdot \overline{P_5} \cdot P_3 \cdot P_2 \cdot \overline{P_0}) \quad (6)$$

$$\text{Cerrar} = \text{COMUN} \cdot (\overline{P_6} \cdot P_5 \cdot \overline{P_3} \cdot \overline{P_2} \cdot P_0) \quad (7)$$

6.2. Aislamiento Galvánico y Potencia

Para proteger los circuitos TTL ($I_{OH} \approx 0,4 \text{ mA}$) del consumo transitorio del motor de CD (150 – 400 mA), se implementó aislamiento óptico con optoacopladores 'PC817'. La resistencia limitadora del LED emisor se fijó en 330Ω ($I_F \approx 11,51 \text{ mA}$). Las entradas del puente H 'L9110S' se controlaron mediante los fototransistores en configuración pull-down directo.

6.3. Decodificador de Anuncios y Estados Intermedios

Para el display de 7 segmentos, se definieron tres variables de estado intermedio tipo *one-hot* (S_A, S_C, S_E):

$$S_A = \text{Listo} \cdot \text{Abrir} \cdot \overline{\text{Cerrar}} \quad (8)$$

$$S_C = \text{Listo} \cdot \overline{\text{Abrir}} \cdot \text{Cerrar} \quad (9)$$

$$S_E = \text{Listo} \cdot \overline{\text{Abrir} + \text{Cerrar}} \quad (10)$$

Reduciendo las funciones de segmentos, se obtiene que $e = 1$ (VDD) y $f = 1$ (VDD) de forma directa.




Figura 5: Circuito de aislamiento galvánico con optoacopladores y puente H.

7. Día 5 (25 de septiembre de 2026): Finales de Carrera y Pruebas Experimentales

7.1. Integración Electromecánica

Se intercalaron microswitches en configuración NC (Normalmente Cerrada) en serie con las líneas de los optoacopladores para cortar instantáneamente el motor al impactar los topes físicos FC_A y FC_C . Asimismo, se instaló un filtro antirrebote RC ($R = 10\text{ k}\Omega$, $C = 10\text{ }\mu\text{F}$, $\tau = 100\text{ ms}$) en los pulsadores de reloj y reset.

7.2. Validación Experimental y Pruebas en Cascada

Se evaluó el sistema completo frente a vectores válidos, nulos, saturados y errores de 1 bit (distancia de Hamming), confirmando la robustez del diseño.

Condición de Prueba	Entrada ($P_8 \dots P_0$)	Listo	Abrir	Cerrar	Display	Resultado Observado
Clave Apertura Válida	011001100	1	1	0	A	Apertura exitosa
Clave Cierre Válida	010100001	1	0	1	C	Cierre exitoso
Vector Nulo	000000000	1	0	0	E	Rechazo (Inválida)
Error de 1 bit	011001101	1	0	0	E	Rechazo absoluto

Tabla 2: Protocolo de pruebas experimentales integradas del sistema.




Figura 6: Montaje final integrado en protoboard.

8. Conclusiones

1. La extracción algebraica del término común mediante De Morgan optimizó sustancialmente la red combinacional del comparador de contraseñas.
2. La exclusión de la condición indeterminada ($S = 1, R = 1$) en el Latch SR se garantizó de forma natural debido a la mutua exclusión de las claves en base 5.
3. El uso de optoacopladores 'PC817' previno eficazmente el ruido inductivo (*ground bounce*) generado por la conmutación del motor de corriente directa.
4. El seguimiento riguroso de las 5 sesiones de trabajo aseguró una implementación modular y verificable tanto por bloques independientes como en cascada en protoboard.

9. Enlace al Repositorio de GitHub

El código fuente de los diagramas de Logisim Evolution, simulaciones y la documentación completa en LaTeX se encuentran disponibles de manera pública en el repositorio oficial del proyecto:

`https://github.com/Andy0122/CE1107-Cerrojo-Logico`