

Diseño, Optimización e Implementación Física de un Cerrojo Digital en Base 5 con Disciplina Estática TTL y Desacople Galvánico

Juan Pablo Araya Rodríguez y Dylan Elizondo Picado

Resumen—This paper presents the design, algebraic minimization, and physical implementation of an electronic door locking system governed by three-digit base-5 passwords. The input interface acquires data through a four-finger photoresistor array conditioned by Schmitt-trigger inverters to suppress analog noise, followed by an optimized XOR parity and combinational encoding network yielding a three-bit binary representation. Data transmission adheres to a strict single-wire serial constraint achieved via a multiplexer driven by a synchronous modulo-3 counter. The receiving stage utilizes cascaded serial-in parallel-out shift registers to reconstruct the complete nine-bit parallel vector, alongside a secondary counter that asserts a completion flag. The combinational core validates the assigned passwords for opening and closing operations by applying De Morgan's theorem to extract common literals, entirely eliminating discrete inverters. State retention is commanded by a discrete NOR-based SR latch, while status feedback is broadcast on a seven-segment display using intermediate one-hot decoding to render distinct operational characters. Furthermore, complete galvanic decoupling is realized through optical isolators driving an H-bridge motor controller with normally closed limit switches, preventing inductive transients from disturbing the TTL static discipline. Experimental evaluation validates deterministic switching, zero spurious latch transitions, and consistent mechanical actuation.

Index Terms—Circuitos combinacionales, lógica secuencial, disciplina estática TTL, desacople galvánico, Teorema de De Morgan.

1. INTRODUCCIÓN

EL diseño de sistemas de seguridad basados en lógica digital discreta representa un pilar fundamental en la comprensión de la arquitectura de computadores, permitiendo la confluencia entre la síntesis combinatoria, la sincronización secuencial y la interacción con transductores electromecánicos [1]. Tradicionalmente, los mecanismos de autenticación numérica se conciben en esquemas decimales o hexadecimales acoplados a microcontroladores; no obstante, el diseño estructurado a nivel de circuitos integrados de baja escala de integración (SSI) y media escala de integración (MSI) demanda un análisis riguroso de la disciplina estática, retardos de propagación y consumo de área en silicio [2], [4].

El presente artículo documenta el desarrollo integral de una cerradura electrónica gobernada por contraseñas de tres dígitos en base 5 (0...4), ingresadas manualmente mediante el conteo de dedos extendidos. La especificación técnica establece restricciones de diseño críticas: la interfaz entre el bloque sensorial y el procesamiento digital debe ser estrictamente serial (un único conductor físico), el procesamiento combinatorio debe implementarse exclusivamente mediante circuitos integrados de compuertas lógicas bajo una única familia tecnológica, y la etapa motriz debe aislarse eléctricamente del núcleo lógico mediante componentes discretos.

El objetivo central radica en sintetizar una arquitectura determinista que optimice el conteo de compuertas mediante

técnicas formales de reducción booleana, erradique estados indeterminados en la memoria de retención y desacople galvánicamente los transitorios de potencia generados por el actuador de corriente directa.

El resto de este artículo se organiza de la siguiente manera: la Sección II analiza los fundamentos de la disciplina estática bajo la uniformidad tecnológica TTL; la Sección III detalla la metodología, el algoritmo de diseño modular y la reducción de contraseñas; la Sección IV describe la etapa de desacople de potencia y control de movimiento; la Sección V expone los resultados experimentales y la discusión de laboratorio; y las Secciones VI y VII presentan las conclusiones y recomendaciones en prosa.

2. DISCIPLINA ESTÁTICA Y UNIFORMIDAD TECNOLÓGICA TTL

La disciplina estática garantiza que una red lógica mantenga una interpretación inequívoca de los niveles booleanos (0 y 1) en presencia de atenuaciones y perturbaciones de ruido, definiendo bandas de voltaje prohibidas entre las tensiones de entrada y salida [3].

2.1. Niveles Lógicos y Márgenes de Ruido

Para la familia TTL estándar (serie 74LS alimentada a $V_{CC} = 5,0\text{V}$), los umbrales de conmutación nominales corresponden a:

$$V_{OH(\text{mín})} = 2,7\text{V}, \quad V_{OL(\text{máx})} = 0,4\text{V} \quad (1)$$

$$V_{IH(\text{mín})} = 2,0\text{V}, \quad V_{IL(\text{máx})} = 0,8\text{V} \quad (2)$$

Esto define un margen de ruido en alto de $NM_H = V_{OH(mín)} - V_{IH(mín)} = 0,7V$ y un margen en bajo de $NM_L = V_{IL(máx)} - V_{OL(máx)} = 0,4V$.

Para preservar estos márgenes y evitar zonas de indeterminación eléctrica, el proyecto adoptó una **estricta uniformidad tecnológica**, empleando exclusivamente circuitos integrados de la familia bipolar TTL Schottky (74LS) en todo el sistema digital, descartando la interconexión con tecnologías heterogéneas.

3. ARQUITECTURA DEL SISTEMA Y ALGORITMO DE DISEÑO

El sistema opera mediante una secuencia estructurada de adquisición, conversión, transporte y validación, dividida en cinco submódulos coordinados.

3.1. Módulo 1: Captura Sensorial y Codificador Combinatorio

El registro de los dedos se efectúa mediante cuatro fotoreistencias (L_3, L_2, L_1, L_0) en divisor de tensión con resistencias pull-up de 10 k Ω . Dado que la transición analógica de luz a sombra introduce retardos variables y ruido, se intercaló un integrado inversor Schmitt Trigger '74LS14', cuya histéresis interna regenera ondas cuadradas ideales de 0 V a 5 V. Cuatro LEDs indicadores proporcionan retroalimentación visual en paralelo.

Al asumir una colocación termométrica de los dedos (0 a 4), las 16 combinaciones teóricas se reducen a 5 estados válidos; los 11 estados restantes se modelaron como condiciones de no importa (X). Mediante análisis en Mapas de Karnaugh de 4 variables:

- Bit más significativo (D_2): Activo solo en 4 dedos (m_{15}). Se sintetiza como $D_2 = L_0 \cdot L_1 \cdot L_2 \cdot L_3$ con una compuerta AND ('74LS21').
- Bit medio (D_1): Activo en 2 y 3 dedos. Su lazo mínimo resulta en $D_1 = L_1 \cdot \overline{L_3}$, implementado con un inversor y una compuerta AND ('74LS08').
- Bit menos significativo (D_0): Activo en 1 y 3 dedos. Presenta un comportamiento de paridad impar, sintetizado elegantemente mediante un árbol de tres compuertas XOR ('74LS86'):

$$D_0 = (L_0 \oplus L_1) \oplus (L_2 \oplus L_3) \quad (3)$$

3.2. Módulo 2: Serializador con CI TTL 74153 y Contador Módulo-3

Para canalizar el vector paralelo ($D_2D_1D_0$) a través de un único canal serial, se implementó un multiplexor '74LS153' [5]. Sus canales $1C_0, 1C_1, 1C_2$ reciben los bits de datos, mientras que $1C_3$ y el estrobo activo en bajo ($1\overline{G}$) se derivaron a tierra permanente.

La selección de canal es gobernada por un contador síncrono de dos bits (Q_1Q_0) truncado a ciclo módulo-3 ($00 \rightarrow 01 \rightarrow 10 \rightarrow 00$), construido con dos flip-flops tipo D ('74LS74'), una compuerta NOR y una compuerta AND:

$$D_0 = \overline{Q_1 + Q_0}, \quad D_1 = Q_0 \cdot \overline{Q_1} \quad (4)$$

Al alcanzar el estado 10, una red combinatoria emite la bandera de acarreo ' Fin_{Digito} '.

3.3. Módulo 3: Reconstrucción Serial-Paralelo y Bandera 'Listo'

En el receptor, la línea serial ingresa a dos registros de desplazamiento de 8 bits SIPO '74LS164' conectados en cascada [6]: la salida Q_H del primer chip alimenta la entrada serie del segundo, conformando un registro continuo de 9 bits ($P_8 \dots P_0$).

Un segundo contador módulo-3 independiente ('74LS74'), excitado por la señal ' Fin_{Digito} ', contabiliza los 3 dígitos transmitidos ($3 \times 3 = 9$ pulsos). Al completarse la trama, conmuta la bandera de control Listo = 1, congelando el registro y habilitando la etapa de discriminación de claves.

3.4. Módulo 4: Núcleo Combinatorio y Evaluación de Contraseñas

Las contraseñas no triviales asignadas al sistema corresponden a la combinación de apertura 413₅ y la de cierre 142₅. Al expresar ambos códigos en su representación binaria de nueve bits ($P_8 \dots P_0$) estructurada a partir del vector serial reconstituido, se obtiene el siguiente desglose posicional:

Tabla 1
Identificación posicional de literales comunes para contraseñas

Operación	Valor	P_8	P_7	P_6	P_5	P_4	P_3	P_2	P_1	P_0
Apertura	413 ₅	0	1	1	0	0	1	1	0	0
Cierre	142 ₅	0	1	0	1	0	0	0	0	1

A partir de la Tabla 1, las funciones canónicas iniciales que evalúan la coincidencia estricta de cada contraseña se definen inicialmente de forma disgregada como:

$$\text{Abrir}_{ini} = \overline{P_8} \cdot P_7 \cdot P_6 \cdot \overline{P_5} \cdot \overline{P_4} \cdot P_3 \cdot P_2 \cdot \overline{P_1} \cdot \overline{P_0} \quad (5)$$

$$\text{Cerrar}_{ini} = \overline{P_8} \cdot P_7 \cdot \overline{P_6} \cdot P_5 \cdot \overline{P_4} \cdot \overline{P_3} \cdot \overline{P_2} \cdot \overline{P_1} \cdot P_0 \quad (6)$$

Para optimizar los recursos lógicos y evitar la duplicación de compuertas, se observa que ambas expresiones comparten un patrón común en las posiciones P_8, P_7, P_4 y P_1 . Extrayendo algebraicamente dicho factor común COMUN, se agrupan los literales de la siguiente manera:

$$\text{COMUN} = \overline{P_8} \cdot P_7 \cdot \overline{P_4} \cdot \overline{P_1} \quad (7)$$

Aplicando formalmente el Teorema de De Morgan sobre las variables negadas que componen este término:

$$\overline{P_8} \cdot \overline{P_4} \cdot \overline{P_1} = \overline{P_8 + P_4 + P_1} \quad (8)$$

Esta identidad permite sintetizar el bloque compartido empleando una compuerta NOR de tres entradas ('74LS27') conectada en cascada con una compuerta AND ('74LS08'), cuya expresión final optimizada corresponde a:

$$\text{COMUN} = (\overline{P_8 + P_4 + P_1}) \cdot P_7 \quad (9)$$

Finalmente, factorizando este término compartido, las ecuaciones mínimas que gobiernan las salidas de evaluación del núcleo combinatorio se estructuran como:

$$\text{Abrir} = \text{COMUN} \cdot (P_6 \cdot \overline{P_5} \cdot P_3 \cdot P_2 \cdot \overline{P_0}) \quad (10)$$

$$\text{Cerrar} = \text{COMUN} \cdot (\overline{P_6} \cdot P_5 \cdot \overline{P_3} \cdot \overline{P_2} \cdot P_0) \quad (11)$$

Este enfoque de diseño modular y factorizado absorbe los estados complementados dentro de compuertas NOR comerciales, erradicando por completo la necesidad de inversores discretos adicionales en el decodificador de claves.

Tabla 2
Mapeo Lógico de Segmentos para Visualizador de Anuncios

Estado	Carácter	Listo	S_A	S_C	S_E	a	b, c	d	g
Leyendo	L	0	0	0	0	0	0	1	0
Abierta	A	1	1	0	0	1	1	0	1
Cerrada	C	1	0	1	0	1	0	1	0
Error	E	1	0	0	1	1	0	1	1

3.5. Módulo 5: Memoria de Estado y Decodificador de Anuncios

Las líneas discriminadas excitan un biestable Latch SR construido con dos compuertas NOR cruzadas ('74LS02'):

$$Q_{t+1} = \overline{R + \overline{Q_t}}, \quad \overline{Q_{t+1}} = \overline{S + Q_t} \quad (12)$$

Dado que las claves son mutuamente excluyentes, la condición crítica indeterminada ($S = 1, R = 1$) queda eliminada matemáticamente por diseño.

El visualizador de 7 segmentos (cátodo común) despliega el estado del cerrojo. Para optimizar la síntesis, se generaron tres estados intermedios en código *one-hot*:

$$S_A = \text{Abrir} \cdot \text{Listo} \quad (13)$$

$$S_C = \text{Cerrar} \cdot \text{Listo} \quad (14)$$

$$S_E = (\text{Abrir} + \text{Cerrar}) \cdot \text{Listo} \quad (15)$$

El mapeo de segmentos resultante se presenta en la Tabla 2. Los segmentos e y f permanecen conectados estáticamente a V_{CC} (constante 1), mientras que los segmentos restantes se deducen como: $b = c = S_A$, $d = \overline{S_A}$, $g = S_A + S_E$ y $a = S_A + S_C + S_E$, empleando compuertas OR ('74LS32') y una compuerta NOT ('74LS04').

4. ETAPA DE DESACOPLE GALVÁNICO Y ACTUADOR

Para satisfacer el requerimiento de aislar eléctricamente el circuito lógico del mecanismo electromecánico, se diseñó una etapa de potencia basada en optoacopladores y un puente H.

4.1. Aislamiento Óptico mediante PC817

Se interconectaron dos optoacopladores 'PC817' entre la lógica digital y el driver del motor. Las salidas del Latch (Q y $\overline{Q}$) excitan los diodos emisores infrarrojos a través de resistencias de 330Ω , demandando una corriente de polarización segura de $I_F \approx 11,5\text{ mA}$. Los fototransistores receptores operan acoplados al dominio de una batería externa de 9 V, garantizando independencia absoluta entre las tierras GND_{5V} y GND_{9V} .

4.2. Driver L9110S y Lógica Activa en Bajo

El accionador consiste en un motorreductor de CD comandado por un puente H 'L9110S'. Las entradas de control del módulo operan bajo lógica activa en bajo (Active LOW) debido a resistencias internas de elevación hacia 9 V. Los fototransistores de los optoacopladores conmutan a tierra de potencia (GND_{9V}):

- Reposo: Ambas entradas a 9 V $\rightarrow$ Motor en freno estático.

- Apertura: Entrada $A-1A$ a 0 V $\rightarrow$ Giro en sentido directo.
- Cierre: Entrada $A-1B$ a 0 V $\rightarrow$ Giro en sentido inverso.

4.3. Control de Fin de Recorrido mediante Contactos NC

En los extremos mecánicos de la puerta se fijaron dos microswitches de palanca (FC_A y FC_C). Los terminales común ('COM') y normalmente cerrado ('NC') se intercalaron directamente en serie con la alimentación del LED del optoacoplador respectivo. Al impactar el tope físico, la palanca abre el contacto mecánico, extinguiendo la radiación óptica y desactivando el puente H en menos de 5 ms. La alta fricción estática interna del tren de engranes impide el retroceso mecánico de la maqueta, eliminando oscilaciones erróneas sin requerir circuitos biestables adicionales.

5. RESULTADOS EXPERIMENTALES Y DISCUSIÓN

El prototipo se implementó en protoboards totalizando 15 circuitos integrados TTL de la serie 74LS, interconectados a una maqueta de puerta a escala.

5.1. Inmunidad y Validación de Contraseñas

Se aplicó un banco de pruebas exhaustivo evaluando combinaciones nominales y vectores con distancia de Hamming igual a 1 bit respecto a las claves verdaderas (Tabla 3). En todos los casos de clave incorrecta o vectores degenerados (nulo o saturado), el sistema rechazó el ingreso de manera determinista, activando el carácter 'E' en el display sin alterar el estado previo del Latch SR.

5.2. Filtrado Antirrebote y Desacoplo de Ruido

Durante las pruebas preliminares, los pulsadores manuales de reloj manifestaron transitorios mecánicos de conmutación (bounce), provocando saltos anómalos en los contadores '74LS74'. La inserción de condensadores RC ($10\text{ k}\Omega$ y $10\text{ }\mu\text{F}$, $\tau = 100\text{ ms}$) eliminó completamente las falsas transiciones.

Asimismo, la segregación galvánica mediante los optoacopladores 'PC817' demostró una efectividad crítica, comprobando que las corrientes inductivas de retorno fueron confinadas íntegramente en la batería de 9 V.

Tabla 3
Resultados de Validación de Vectores de Entrada

Descripción del Vector	Entrada ($P_8 \dots P_0$)	Abrir	Cerrar	Display
Apertura Válida (413 ₅)	011001100	1	0	A
Cierre Válido (142 ₅)	010100001	0	1	C
Vector Nulo	000000000	0	0	E
Vector Saturado	111111111	0	0	E
Error 1 bit en Apertura	011001101	0	0	E
Error 1 bit en Cierre	010100000	0	0	E

6. CONCLUSIONES

El diseño e implementación del cerrojo digital en base 5 demostró la viabilidad de sintetizar sistemas de autenticación robustos empleando exclusivamente lógica cableada discreta y circuitos integrados estándar de la familia TTL Schottky. La descomposición modular de la interfaz serial, materializada mediante el multiplexor 74LS153 y contadores síncronos de dos bits, permitió superar con éxito la restricción de canal único de comunicación, reconstruyendo de forma determinista el bus paralelo de nueve variables a través de registros de desplazamiento en cascada.

La aplicación sistemática del Teorema de De Morgan en el decodificador de contraseñas evidenció ser una estrategia de optimización sumamente eficaz, posibilitando la extracción de un término común para las claves de apertura y cierre y la absorción de los estados complementados dentro de compuertas NOR comerciales, lo cual erradicó por completo la necesidad de inversores discretos en dicha etapa. Asimismo, la estructuración de variables intermedias bajo codificación one-hot desacopló la complejidad analítica del visualizador de anuncios, minimizando el conteo de compuertas y permitiendo polarizar estáticamente dos segmentos a la línea de alimentación.

Finalmente, la integración de una etapa de desacople galvánico fundamentada en optoacopladores y el aprovechamiento de los contactos normalmente cerrados de los finales de carrera demostraron ser determinantes para la estabilidad electromecánica. Esta arquitectura no solo aisló las perturbaciones inductivas y rebotes de tierra propios del motorreductor preservando la disciplina estática del núcleo digital, sino que garantizó una detención física inmediata de la puerta sin requerir memorias secuenciales auxiliares.

7. RECOMENDACIONES

Para desarrollos futuros y extensiones industriales de este proyecto, se aconseja incorporar redes de disparo Schmitt Trigger integradas directamente en cada una de las líneas de reloj y reinicio maestro, sustituyendo los filtros RC pasivos por conformadores de pulso activos con el propósito de optimizar los tiempos de subida y bajada ante frecuencias de conmutación más elevadas.

Asimismo, se recomienda sustituir el módulo de fotore-sistencias dependiente de la luz ambiental por transductores ópticos infrarrojos de barrera ranurada o interruptores capacitivos blindados, lo cual reduciría la necesidad de calibración resistiva y aseguraría un funcionamiento uniforme bajo cualquier condición de iluminación en el entorno de operación.

En lo concerniente al montaje físico de alta densidad en protoboard, se sugiere tender pistas de desacople de alimentación malladas acompañadas de condensadores cerámicos de cien nanofaradios soldados directamente entre los terminales de polarización de cada circuito integrado, mitigando induc-tancias parásitas asociadas a conductores aéreos extensos. Por último, resulta altamente conveniente dotar a la maqueta de un embrague mecánico o fusible rearmable en serie con el motor, salvaguardando la integridad del tren reductor ante eventuales fallas mecánicas en los microswitches de fin de recorrido.

REFERENCIAS

- [1] M. M. Mano y M. D. Ciletti, *Digital Design: With an Introduction to the Verilog HDL*, 5th ed. Boston, MA, USA: Pearson, 2013.
- [2] S. L. Harris y D. Harris, *Digital Design and Computer Architecture: ARM Edition*. Cambridge, MA, USA: Morgan Kaufmann, 2022.
- [3] T. L. Floyd, *Fundamentos de Sistemas Digitales*, 11th ed. Madrid, España: Pearson Educación, 2015.
- [4] R. J. Tocci, N. S. Widmer, y G. L. Moss, *Sistemas Digitales: Principios y Aplicaciones*, 12th ed. México: Pearson, 2017.
- [5] Texas Instruments, *SN74LS153 Dual 4-Line to 1-Line Data Selectors/Multiplexers Datasheet*, Dallas, TX, USA, 2018.
- [6] Texas Instruments, *SN74LS164 8-Bit Parallel-Out Serial Shift Registers Datasheet*, Dallas, TX, USA, 2020.