

Instituto Tecnológico de Costa Rica
Escuela de Ingeniería en Computadores
CE 1107 — Fundamentos de Arquitectura de Computadores

Bitácora de Diseño: Sesión Asincrónica Semana 5
Implementación y Reducción de Etapas Combinacionales y Secuenciales (Prueba Estática)

Estudiantes:
Juan Pablo Araya Rodríguez
Dylan Elizondo Picado
Profesor: Luis Chavarría Zamora

17 de septiembre de 2026

1. Objetivo y Alcance del Taller

El objetivo de esta sesión práctica es diseñar, simplificar algebraicamente e implementar mediante compuertas lógicas dos etapas fundamentales del sistema de seguridad:

1. **Módulo de Contraseñas:** Ingreso estático mediante interruptores de una clave en base 5 y visualización de estados en un display de siete segmentos.
2. **Decodificador de Apertura y Cierre:** Conectado en cascada desde las salidas del módulo anterior para comandar la memoria de estado de la puerta.

Para cumplir con la directriz de evaluación aislada, la presente bitácora documenta el diseño, la reducción booleana y la verificación experimental de cada bloque de forma independiente antes de su interconexión definitiva.

2. Arquitectura del Sistema y Conexión en Cascada

La Figura 1 describe el flujo de señales. El Módulo 1 recibe los 9 bits estáticos ($P_8 \dots P_0$) correspondientes a la contraseña y genera las señales discriminadas Abrir y Cerrar. Estas alimentan en cascada al Módulo 2 (Latch de retención) y convergen junto con la señal de control Listo en el decodificador del visualizador.




Figura 1: Diagrama de bloques funcional y conexionado en cascada.

3. Módulo 1: Decodificador de Contraseñas (Diseño y Reducción)

3.1. Codificación de Claves en Base 5

Las contraseñas se componen de 3 dígitos en base 5 ($0 \dots 4$), donde cada dígito se codifica en 3 bits binarios ($P_2P_1P_0$). Las claves asignadas al sistema son:

- **Apertura** (413_5): Dígito 4 (100), Dígito 1 (001), Dígito 3 (011) $\Rightarrow$ **011 001 100₂**.
- **Cierre** (142_5): Dígito 1 (001), Dígito 4 (100), Dígito 2 (010) $\Rightarrow$ **010 100 001₂**.

3.2. Deducción Booleana y Reducción por Término Común

Las funciones lógicas canónicas requerirían dos redes independientes de 9 variables:

$$\text{Abrir} = \overline{P_8} \cdot P_7 \cdot P_6 \cdot \overline{P_5} \cdot \overline{P_4} \cdot P_3 \cdot P_2 \cdot \overline{P_1} \cdot \overline{P_0} \quad (1)$$

$$\text{Cerrar} = \overline{P_8} \cdot P_7 \cdot \overline{P_6} \cdot P_5 \cdot \overline{P_4} \cdot \overline{P_3} \cdot \overline{P_2} \cdot \overline{P_1} \cdot P_0 \quad (2)$$

La Tabla 1 analiza la correlación posicional entre ambas funciones para extraer redundancias lógicas:

Variable	P_8	P_7	P_6	P_5	P_4	P_3	P_2	P_1	P_0
Abrir	0	1	1	0	0	1	1	0	0
Cerrar	0	1	0	1	0	0	0	0	1
Coincidencia	0	1	$\neq$	$\neq$	0	$\neq$	$\neq$	0	$\neq$

Tabla 1: Identificación posicional de literales comunes.

Se extrae el factor común algebraico denominado **COMUN**:

$$\text{COMUN} = \overline{P_8} \cdot \overline{P_4} \cdot \overline{P_1} \cdot P_7 \quad (3)$$

Aplicando el teorema de De Morgan sobre las variables complementadas:

$$\overline{P_8} \cdot \overline{P_4} \cdot \overline{P_1} = \overline{P_8 + P_4 + P_1} \quad (4)$$

Esta reducción permite sintetizar el término común empleando una compuerta NOR de tres entradas conectada a una compuerta AND:

$$\text{COMUN} = \overline{(P_8 + P_4 + P_1)} \cdot P_7 \quad (5)$$

Las expresiones mínimas que gobiernan las salidas del decodificador son:

$$\text{Abrir} = \text{COMUN} \cdot (P_6 \cdot \overline{P_5} \cdot P_3 \cdot P_2 \cdot \overline{P_0}) \quad (6)$$

$$\text{Cerrar} = \text{COMUN} \cdot (\overline{P_6} \cdot P_5 \cdot \overline{P_3} \cdot \overline{P_2} \cdot P_0) \quad (7)$$




Figura 2: Esquemático del decodificador de claves optimizado.

4. Módulo 2: Decodificador de Apertura/Cierre y Retención (En Cascada)

4.1. Estructura del Latch SR

Las líneas Abrir y Cerrar generadas por el Módulo 1 se introducen en cascada a un Latch SR construido con compuertas NOR discretas:

$$Q_{t+1} = \overline{R + \overline{Q_t}}, \quad \overline{Q}_{t+1} = \overline{S + \overline{Q_t}} \quad (8)$$

Donde la señal Abrir excita la entrada Set (S) y la señal Cerrar excita la entrada Reset (R).

4.2. Exclusión de la Condición Crítica Indeterminada

La condición $S = 1$ y $R = 1$ representa el estado no permitido de un Latch SR. En esta arquitectura, **dicha condición queda excluida a nivel de diseño lógico**, dado que las combinaciones requeridas para activar Abrir (413₅) y Cerrar (142₅) son mutuamente excluyentes; no existe vector en las entradas $P_8 \dots P_0$ que satisfaga simultáneamente ambas ecuaciones booleanas.

S (Abrir)	R (Cerrar)	Q_{t+1}	Estado de la Puerta
0	0	Q_t	Retención de estado (Memoria)
1	0	1	Puerta Abierta
0	1	0	Puerta Cerrada
1	1	—	Condición excluida por mutua exclusión de claves

Tabla 2: Tabla de transiciones del módulo de retención.




Figura 3: Implementación del circuito de retención.

5. Módulo 3: Decodificador de Anuncios (Display 7 Segmentos)

5.1. Tabla de Verdad y Estados Intermedios

El sistema traduce el estado de lectura y validación en cuatro caracteres intuitivos sobre un visualizador de cátodo común:

- **Leyendo ('L'):** Listo = 0.
- **Abriendo ('A'):** Listo = 1, Abrir = 1, Cerrar = 0.
- **Cerrando ('C'):** Listo = 1, Abrir = 0, Cerrar = 1.
- **Inválida ('E'):** Listo = 1, Abrir = 0, Cerrar = 0.

Para simplificar la síntesis, se establecen tres variables de estado intermedias (S_A, S_C, S_E):

$$S_A = \text{Abrir} \cdot \text{Listo} \quad (9)$$

$$S_C = \text{Cerrar} \cdot \text{Listo} \quad (10)$$

$$S_E = \overline{(\text{Abrir} + \text{Cerrar})} \cdot \text{Listo} \quad (11)$$

La Tabla 3 demuestra que las señales S_A, S_C, S_E se comportan como un código *one-hot* para los estados evaluados:

Estado	Carácter	Listo	Abrir	Cerrar	S_A	S_C	S_E	a	b	c	d	e	f
Leyendo 0	L	0	X	X	0	0	0	0	0	0	1	1	1
Abriendo 1	A	1	1	0	1	0	0	1	1	1	0	1	1
Cerrando 0	C	1	0	1	0	1	0	1	0	0	1	1	1
Inválida 1	E	1	0	0	0	0	1	1	0	0	1	1	1

Tabla 3: Estados intermedios y mapeo hacia los segmentos del visualizador.

5.2. Ecuaciones de Segmentos y Justificación de Conexiones Estáticas

A partir de la Tabla 3, las ecuaciones booleanas de cada segmento se simplifican analíticamente:

- **Segmentos e y f (Conexión directa a VDD):** Para los cuatro caracteres requeridos ('L', 'A', 'C', 'E'), las funciones lógicas de los segmentos e y f se reducen a la constante lógica 1:

$$e = 1 \text{ (VDD)}, \quad f = 1 \text{ (VDD)} \quad (12)$$

Justificación: Al tratarse de una función constante, no es necesaria una red de compuertas para implementarla..

- **Segmentos b y c :** Operan exclusivamente en el estado Abriendo:

$$b = S_A, \quad c = S_A \quad (13)$$

- **Segmento d :** Activo en todos los estados salvo en 'A':

$$d = \overline{S_A} \quad (14)$$

- **Segmento g :** Activo en las combinaciones 'A' y 'E':

$$g = S_A + S_E \quad (15)$$

- **Segmento a :** Activo durante la finalización de lectura ('A', 'C', 'E'):

$$a = S_A + S_C + S_E \quad (16)$$




Figura 4: Circuito del decodificador de 7 segmentos optimizado.

6. Protocolo Experimental: Verificación por Separado e Integrada

En cumplimiento estricto con la especificación de probar los bloques por separado, se ejecutaron cuatro bancos de pruebas independientes.

6.1. Prueba 1: Verificación Aislada del Decodificador de Contraseñas

Se aplicaron vectores de prueba en los interruptores $P_8 \dots P_0$ sin conectar las salidas al resto del circuito. Para garantizar que el discriminador no presente falsos positivos, se evaluaron las claves válidas, combinaciones nulas y combinaciones críticas con distancia de Hamming de 1 bit respecto a las claves verdaderas (Tabla 4).

Descripción del Vector	Entrada ($P_8 \dots P_0$)	Abrir	Cerrar	Resultado Observado
Clave Apertura Válida (413_5)	011001100	1	0	Apertura detectada
Clave Cierre Válida (142_5)	010100001	0	1	Cierre detectado
Vector Nulo	000000000	0	0	Rechazo correcto
Vector Saturado	111111111	0	0	Rechazo correcto
Error de 1 bit en Apertura ($P_0 = 1$)	011001101	0	0	Rechazo correcto
Error de 1 bit en Cierre ($P_0 = 0$)	010100000	0	0	Rechazo correcto

Tabla 4: Resultados de prueba independiente del decodificador de claves.

6.2. Prueba 2: Verificación Aislada del Latch de Retención

Desconectando las entradas del comparador de claves, se aplicaron pulsos lógicos directos sobre las terminales S y R del biestable, verificando la memoria de estado:

Secuencia	Entrada S	Entrada R	Salida Q	Comportamiento
1	0	0	0	Mantiene estado inicial en bajo
2	1	0	1	Transición a nivel alto (Set)
3	0	0	1	Retención correcta tras retirar Set
4	0	1	0	Transición a nivel bajo (Reset)
5	0	0	0	Retención correcta tras retirar Reset

Tabla 5: Resultados de prueba independiente del Latch SR.

6.3. Prueba 3: Verificación Aislada del Decodificador de Anuncios

Se aislaron las entradas Listo, Abrir y Cerrar excitándolas manualmente para validar la síntesis de cada carácter en el display:

Listo	Abrir	Cerrar	Segmentos Encendidos	Carácter	Significado
0	0	0	d, e, f	L	Modo Lectura
0	1	0	d, e, f	L	Bloqueado (Lectura en curso)
1	1	0	a, b, c, e, f, g	A	Abriendo Puerta
1	0	1	a, d, e, f	C	Cerrando Puerta
1	0	0	a, d, e, f, g	E	Contraseña Inválida

Tabla 6: Resultados de prueba independiente del decodificador de 7 segmentos.

6.4. Prueba 4: Integración en Cascada del Sistema Completo

Una vez verificados los tres bloques por separado, se conectó el sistema en cascada conforme a la Figura 1. Se evaluó el ciclo operacional completo:

Condición de Operación	Entrada ($P_8 \dots P_0$)	Listo	Latch (Q)	Display	Diagnóstico
Ingreso de clave en proceso	011001100	0	0	L	Lectura retenida
Confirmación de Apertura	011001100	1	1	A	Apertura exitosa
Retención post-apertura	Arbitraria	0	1	L	Estado $Q = 1$ preservado
Intento con clave errónea	011001101	1	1	E	Rechazo sin alterar Latch
Confirmación de Cierre	010100001	1	0	C	Cierre exitoso

Tabla 7: Prueba del sistema completo interconectado en cascada.




Figura 5: Evidencia del circuito implementado.

7. Conclusiones

1. La extracción del término común $\mathbf{COMUN} = \overline{(P_8 + P_4 + P_1)} \cdot P_7$ mediante el teorema de De Morgan permitió sintetizar un único bloque discriminante para los 4 bits compartidos entre contraseñas, simplificando la topología de interconexión del comparador.
2. La exclusión de la condición indeterminada ($S = 1, R = 1$) del Latch SR se garantiza a nivel de arquitectura combinacional debido a la naturaleza mutuamente excluyente de las claves de apertura (413_5) y cierre (142_5).
3. La generación de estados intermedios (S_A, S_C, S_E) demostró ser una técnica eficaz para desacoplar la lógica de control del mapeo físico de los segmentos, permitiendo reducir las salidas e y f a constantes lógicas directas a VDD sin comprometer la disciplina de diseño.
4. El protocolo experimental por separado evidenció la robustez de cada módulo ante vectores de entrada críticos (variaciones de 1 bit y entradas incompletas), validando la estabilidad funcional previa a la integración con el bus serial.