

Bitácora del Cerrojo Digital TTL

Documentación Completa de Diseño, Módulos Secuenciales, Reducción Booleana y Pruebas Experimentales

Estudiantes:

Juan Pablo Araya Rodríguez

Dylan Elizondo Picado

Profesor: Luis Chavarría Zamora

Septiembre de 2026

1. Introducción y Alcance del Proyecto

La presente bitácora documenta de manera formal el desarrollo integral del sistema de cerrojo digital basado en lógica combinatorial y secuencial TTL. El proyecto abarca desde la captura sensorial de la contraseña en base 5 hasta el control de potencia de un motor de corriente directa con aislamiento galvánico, estructurado rigurosamente en cinco jornadas de trabajo incremental.

2. Día 1 (18 de septiembre de 2026): Captura Sensorial y Codificación a Base 5

2.1. Modelo Sensorial

La contraseña se captura mediante una matriz de 4 fotoresistencias (LDRs, $L_0 \dots L_3$) dispuestas en divisores de tensión con resistencias pull-up de $10\text{k}\Omega$. El conteo manual de dedos (0 a 4) presenta una naturaleza acumulativa. Se incorporaron LEDs con resistencias de 330Ω para la validación visual de la postura de la mano.

2.2. Mapeo Sensorial y Deducción Algebraica

La traducción del vector sensorial ($L_3L_2L_1L_0$) al código binario natural ($D_2D_1D_0$) se estructuró conforme a la Tabla 1.

Dedos	Estado LDR ($L_3L_2L_1L_0$)	Decimal	Binario ($D_2D_1D_0$)		
0 dedos	0000	0	0	0	0
1 dedo	0001	1	0	0	1
2 dedos	0011	2	0	1	0
3 dedos	0111	3	0	1	1
4 dedos	1111	4	1	0	0

Tabla 1: Tabla de verdad del mapeo sensorial y codificación a 3 bits.

Las funciones lógicas se dedujeron algebraicamente de la siguiente manera:

- **Bit Menos Significativo (D_0):** Árbol de tres compuertas XOR ('74LS86') como detector de paridad impar: $D_0 = (L_0 \oplus L_1) \oplus (L_2 \oplus L_3)$.
 - **Bit Medio (D_1):** Inhibición por L_3 sobre L_1 : $D_1 = L_1 \cdot \overline{L_3}$ (1 inversor '74LS04' y 1 compuerta AND '74LS08').
 - **Bit Más Significativo (D_2):** Conjunción total para el valor 4: $D_2 = L_0 \cdot L_1 \cdot L_2 \cdot L_3$ mediante compuerta AND de 4 entradas ('74LS21').
-

3. Día 2 (19 de septiembre de 2026): Interfaz Serial, MUX 74153 y Contador Módulo-3

3.1. Multiplexación Serial y Contador Síncrono

Para convertir los 3 bits paralelos del dígito ($D_2D_1D_0$) a un canal serial, se implementó el circuito integrado TTL '74LS153' (Doble MUX de 4 a 1 líneas). El Pin 1 ($1\overline{G}$) se conectó a GND y el Pin 3 ($1C_3$) a GND para evitar entradas flotantes.

El indexador se construyó mediante un contador síncrono con dos flip-flops tipo D ('74LS74'), recorriendo la secuencia $00 \rightarrow 01 \rightarrow 10 \rightarrow 00$. Sus ecuaciones de realimentación son:

$$D_0 = \overline{Q_1 + Q_0} \quad (\text{compuerta NOR}), \quad D_1 = Q_0 \cdot \overline{Q_1} \quad (\text{compuerta AND}) \quad (1)$$

garantizando auto-recuperación ante transitorios en el estado ilegal '11'.

4. Día 3 (21 de septiembre de 2026): Registro SIPO de 9 Bits y Unidad de Control

4.1. Almacenamiento y Generación de Bandera

Los tres dígitos ingresados secuencialmente se almacenan en una cadena de registros de desplazamiento de entrada serial y salida paralela (SIPO) de 9 bits ($P_8 \dots P_0$). Un segundo contador módulo-3 incrementa su cuenta al finalizar cada dígito completo hasta activar la señal de control:

$$\text{Listo} = 1 \quad (2)$$

la cual notifica al decodificador de anuncios el fin de la lectura.

5. Día 4 (23 de septiembre de 2026): Optimización Booleana y Desacople Galvánico

5.1. Reducción por Teorema de De Morgan

Comparando el vector de apertura ($413_5 = 011001100_2$) y el de cierre ($142_5 = 010100001_2$), se extrajo el factor común:

$$\text{COMUN} = \overline{P_8} \cdot P_7 \cdot \overline{P_4} \cdot \overline{P_1} = \overline{(P_8 + P_4 + P_1)} \cdot P_7 \quad (3)$$

implementado con una compuerta NOR de 3 entradas ('74LS27') y una AND ('74LS08'). Aplicando sistemáticamente el teorema de De Morgan, se eliminaron en su totalidad los 11 inversores requeridos por la forma canónica.

5.2. Aislamiento Galvánico y Potencia

Para proteger los circuitos TTL ($I_{OH} \approx 0,4\text{mA}$) del consumo transitorio del motor de CD (150 – 400 mA), se implementó aislamiento óptico con optoacopladores ‘PC817’. La resistencia limitadora del LED emisor se fijó en 330Ω ($I_F \approx 11,51\text{mA}$). Las entradas del puente H ‘L9110S’ se controlaron mediante los fototransistores en configuración pull-down directo.

6. Día 5 (25 de septiembre de 2026): Finales de Carrera y Pruebas Experimentales

6.1. Integración Electromecánica

Se intercalaron microswitches en configuración ‘NC’ (Normalmente Cerrada) en serie con las líneas de los optoacopladores para cortar instantáneamente el motor al impactar los topes físicos FC_A y FC_C . Asimismo, se instaló un filtro antirrebote RC ($R = 10\text{k}\Omega$, $C = 10\mu\text{F}$, $\tau = 100\text{ms}$) en los pulsadores de reloj y reset.

6.2. Validación Experimental y Pruebas en Cascada

Se evaluó el sistema completo frente a vectores válidos, nulos, saturados y errores de 1 bit (distancia de Hamming), confirmando la robustez del diseño (Tabla 2).

Condición de Prueba	Entrada ($P_8 \dots P_0$)	Listo	Abrir	Cerrar	Display	Resultado Observado
Clave Apertura Válida	011001100	1	1	0	A	Apertura exitosa
Clave Cierre Válida	010100001	1	0	1	C	Cierre exitoso
Vector Nulo	000000000	1	0	0	E	Rechazo (Inválida)
Error de 1 bit	011001101	1	0	0	E	Rechazo absoluto

Tabla 2: Protocolo de pruebas experimentales integradas del sistema.

7. Conclusiones

1. La extracción algebraica del término común mediante De Morgan optimizó sustancialmente la red combinacional del comparador de contraseñas.
2. La exclusión de la condición indeterminada ($S = 1, R = 1$) en el Latch SR se garantizó de forma natural debido a la mutua exclusión de las claves en base 5.
3. El uso de optoacopladores ‘PC817’ previno eficazmente el ruido inductivo (ground bounce) generado por la conmutación del motor de corriente directa.
4. El seguimiento riguroso de las 5 sesiones de trabajo aseguró una implementación modular y modularmente verificable en protoboard.