ARQUITECTURA HARVARD

La arquitectura Harvard es una arquitectura de computadoras que separa físicamente el almacenamiento de instrucciones y datos, a través de módulos y buses independientes para cada uno [1].

Características

Esta arquitectura se caracteriza porque sus instrucciones y datos se guardan en espacios de almacenamientos diferentes, lo que evita su coexistencia. Cada memoria tiene su propio bus de direcciones y datos, todo esto ayuda a mejorar la velocidad y eficiencia de procesamiento, ya que la CPU puede leer instrucciones y datos de manera simultánea. Las siguientes instrucciones pueden estar precargadas con anticipación, y pueden tener diferente ancho de bits [1].

Diferencia entre Von Neumann y Harvard

La principal diferencia entre la arquitectura Von Neumann y Harvard, es que en la primera usa un único bus para los datos e instrucciones, mientras que en Harvard se utilizan un bus de direcciones y un bus de datos independientes [1].

En su estructura mejorada, Harvard mantiene las memorias separadas, pero optimiza el acceso con un bus de direcciones único para ambas memorias, además de un bus de batos compartido entre CPU y memorias [1].

Aplicaciones

Se utiliza una arquitectura Harvard simplificada en procesadores RISC-V que están diseñados para FPGA (Field Programable Gate Array), ya que reduce la complejidad y facilita el diseño, sobre todo en el ámbito educativo o de prototipado [2].

En diseños ASIC/FPGA, se utiliza una arquitectura Harvard pura con memorias duales (Dual – BRAM) en FPGAs, las cuales almacenan instrucciones y datos en módulos independientes para optimizar velocidad y eficiencia [2].

Esta arquitectura también se aplica en procesadores con las antes mencionadas Dual – BRAM, para aplicaciones embebidas y procesamiento digital [3].

En la Figura 1 se puede observar la organización de la arquitectura Harvard, evidenciando lo antes mencionado:

ARQUITECTURA HARVARD




Figura 1. Arquitectura Harvard