# VLSI System Design (Graduate Level) Fall 2024

# HOMEWORK I REPORT

	N	<b>I</b> ust	do	self-	che	cking	before	subn	niss	sion	l :
--	---	--------------	----	-------	-----	-------	--------	------	------	------	-----

- Compress all files described in the problem into one tar
- All SystemVerilog files can be compiled under SoC Lab environment
- ☐ All port declarations comply with I/O port specifications
- Organize files according to File Hierarchy Requirement
- No any waveform files in deliverables

Student name:	王華昀
Student ID:	N26134308

# 一. 系統架構圖




圖1系統架構圖

上圖為本次作業設計之五階 RISCV 架構圖,主要分為 IF、ID、 EXE、MEM、WB 以及 Hazard Unit,以下分別介紹各個階級的架構 設計及更詳細的 I/O。

## 1. IF(Instruction Fetch)




圖 2 IF 階級架構圖

IF 階級主要是將記憶體(IM)之地址傳送至 IM,並讀取該指令,再將該指令傳送至 ID 階級進行解碼,這階級我首先用一個 PC MUX 單元來做 PC 的選擇,當 EXE 階級接收到 Branch 及 Jump 發生時,會將其 PC 傳送回 IF 階級進行 PC 的變動。而本次作業中較為特別的是每當有 rst 或是 PC 跳動後的讀取,都會延遲一個 clk cycle 才會將記憶體之指令讀取出來,解決的方法是加上一個 IF stall 訊號用來控制送入 IM 的地址,若上述狀況發生時,會有 IF flush 訊號將暫存重製,並且 IM 讀取出的指令就直接傳送至 ID 端,並同時傳送至 IFID 暫存做備份,讓傳送出來的指令不會因為延遲而影響到 ID 的解碼。

## 2. ID(Instruction Decode)




圖 3 ID 階級架構圖

ID階段主要是解碼從IF階段傳來的指令,並讀取對應的寄存器值。其中可以將ID階段分為四個部分。第一部分為CU(control Unit),CU主要是將從IF傳送過來的指令進行解碼,並根據指令的不同送出特定控制訊號。第二部分為RF(Register File)、FPRF(Floating Point Register File),這兩個暫存器主要是要接收從WB階級傳送回來的資料,並且依照指令對應的地址讀取出暫存資料供EXE階級進行計算,這部分由於會有同時寫跟讀的事件發生,因此在設計暫存器時我是將讀取設在posedgeclk而寫入設在negedgeclk作為區分。第三部分為ImmextendUnit,這部分是依照指令的不同來決定imm用不同的方式擴展。第四部份為CSRSTRET,這部分是用來計算系統執行的總指令數量,會放在這階段是因為由於在EXE後的階段會因為有Branch及Jump的發生,而導致有NOP的產生,而當有上述情況發生時,由於IM會延遲一個clk才將指令傳出,因此計算時同樣會延遲一個clk才繼續做計算。

橘色: Input 綠色: Output 紫色: Hazard Unit Signal 紅色: Control signal

## 3. EXE(Execute)




圖 4 EXE 階級架構圖

EXE 階段主要是在運算單元(ALU、FPU)中執行操作,根據ID 階段解碼出的控制訊號,做出不同的運算。為了避免 Hazard 的發生,再送入 ALU 及 FPU 計算的 inputA 及 inputB 會有 forward 訊號進行控制,確保 pipeline 持續運行。原先設計想將 Branch 及 Jump 的 PC 同樣由 ALU 進行計算來節省面積,但實現上導致控制訊號過於複雜,因此最後將 Branch 及 Jump 的 PC 分別用加法器直接計算,再以 ALU 判斷是否有達成 Branch 的條件決定要不要進行 PC 的更動,這樣做的好處是讓設計較為簡單,但同時由於不管甚麼指令每次都會進行計算,犧牲掉一些系統的面積及效能。

橘色: Input 綠色: Output 紫色: Hazard Unit Signal 紅色: Control signal

# 4. MEM(Memory Access)




圖 5 MEM 階級架構圖

MEM 階級主要是對存取記憶體(DM)進行讀取或寫入,在這個階段我將讀取及寫入分為兩個單元進行操作,根據控制訊號來決定要執行讀取及寫入,而數值同時又分為 B(byte)、H(halfword)、W(word),若是要儲存資料(S type)時,會將資料送入 S\_Src 單元進行判斷 DM BWEB 及 DM DI;而若是要讀取資料時,則會將資料 DM DO 讀取到 L\_Src 單元,再依據讀取類別將資料更改為對應的樣式傳出。而從 EXE 計算完的結果則依照不同的指令決定要傳送到 WB 及回傳回 EXE 的訊號。

## 5. WB(Write Back)

WB階級主要將運算結果寫回暫存器中,透過控制訊號決定要將甚麼訊號寫回暫存器中,主要分為 MEM 傳送的 EXE 結果、DM 讀取結果、CSR CYCLE 計算結果,會將 CSR CYCLE 的放在 WB 階段進行計算是由於這樣計算出來的結果就可以直接回傳至暫存器中,不會因為需要在各階級中傳送導致計算的結果不及時還要進行修正。

# 二. 波型圖

# ➤ R-type \ I-type ALU 計算結果

## 1. ADD

當指令為 ADD 時,可以看到: in A:1000 0000 1000 1100

in B:111 0000

ALU result: 1000 0000 1111 1100

結果正確。





圖 6 ADD 波型圖

### 2. SUB

當指令為 SUB 時,可以看到:

ALU result: 101

結果正確。





圖 7 SUB 波型圖

# 3. AND

當指令為 AND 時,可以看到:

in\_A: 0001\_0010\_0011\_0100\_0101\_0110\_0111\_1000

in\_B: 1111\_1111\_1111\_1111\_1111\_1111\_1111

ALU\_result: 0001\_0010\_0011\_0100\_0101\_0110\_0111\_1000



圖 8 AND 波型圖

#### 4. OR

當指令為 OR 時,可以看到:

ALU\_result: 1111\_1110\_1111\_1100\_1111\_1110\_1111\_1000

結果正確。



圖9OR波型圖

# 5. XOR

當指令為 XOR 時,可以看到:

in\_A: 1111\_1111\_1111\_1111\_1111\_1111\_1111 in B: 1111 0000 1111 0000 1111 0000 1111

ALU result: 0000 1111 0000 1111 0000 1111 0000 1111

結果正確。



圖 10 XOR 波型圖

#### 6. SRA

當指令為 SRA 時,可以看到:

 $in\_A: 1000\_0111\_0110\_0101\_0100\_0011\_0010\_0001$ 

in\_B: 100

ALU result: 1111 1000 0111 0110 0101 0100 0011 0010



圖 11 SRA 波型圖

# 7. SRL

當指令為 SRL 時,可以看到:

ALU result: 1111 1111 1111 1111 1111 1111 1111

結果正確。



圖 12 SRL 波型圖

## 8. SLL

當指令為 SRL 時,可以看到:

in\_A: 1 in B: 1

ALU\_result: 10

結果正確。



圖 13 SLL 波型圖

#### 9. SLT

當指令為 SRL 時,可以看到:

in\_A: 1111\_1111\_1111\_1111\_1111\_1111

in\_B:1

ALU\_result:1 結果正確。



圖 13 SLT 波型圖

# **10. SLTU**

當指令為 SLTU 時,可以看到:

in A: 1111 1111 1111 1111 1111 1111 1111

in\_B : 1

ALU\_result: 0 結果正確。



圖 14 SLTU 波型圖

#### 11. MULHU

當指令為 MULHU 時,可以看到:

in\_A: 0001\_0010\_0011\_0100\_0101\_0110\_0111\_1000

in\_B: 1111\_0000\_1111\_0000\_1111\_0000\_1111\_0000

ALU\_result: 0001\_0001\_0010\_0010\_0011\_0011\_0100\_0011

結果正確。



圖 15 MULHU 波型圖

#### 12. MULHSU

當指令為 SLTU 時,可以看到:

 $\begin{array}{l} in\_A:1111\_0000\_1111\_0000\_1111\_0000\_1111\_0000 \\ in\_B:1111\_0000\_1111\_0000\_1111\_0000\_1111\_0000 \end{array}$ 

ALU\_result: 1111\_0001\_1101\_0011\_1011\_0101\_1001\_0110



圖 15 MULHSU 波型圖

# ▶ B-type 波型圖

## 1. BEQ

當指令為 BEQ 但條件不符合時,可以看到:

B\_Src: 1 代表 Branch 發生

in\_B: 1111\_1111\_0000

Zero: 0代表條件不符合

pc\_c: 沒有跳動

結果正確。



圖 16 BEQ、ZERO=0 波型圖

當指令為 BEQ 但條件符合時,可以看到:

B\_Src:1 代表 Branch 發生

Zero:1 代表條件符合

pc\_c:跳動 pc\_BRA



圖 17 BEQ、ZERO=1 波型圖

#### 2. BGE

當指令為BGE但條件不符合時,可以看到:

B Src:1 代表 Branch 發生

Zero: 0代表條件不符合

pc\_c:沒有跳動

結果正確。



圖 18 BGE、ZERO=0 波型圖

當指令為BGE但條件符合時,可以看到:

B Src:1 代表 Branch 發生

Zero:1 代表條件符合

pc\_c: 跳動 pc\_BRA



圖 19 BGE、ZERO=1 波型圖

#### 3. BGEU

當指令為 BGEU 但條件不符合時,可以看到:

B\_Src: 1 代表 Branch 發生 in\_A: 1000\_0001\_0000\_0000 in\_B: 1001\_0000\_1111\_1100

Zero: 0代表條件不符合

pc\_c:沒有跳動 結果正確。



圖 20 BGEU、ZERO=0 波型圖

當指令為 BGEU 但條件符合時,可以看到:

B\_Src:1 代表 Branch 發生

in\_A: 1000\_0000\_1111\_1100 in B: 1000\_0000\_1111\_1100

Zero:1 代表條件符合

pc c: 跳動 pc BRA




圖 21 BGEU、ZERO=1 波型圖

#### 4. BLT

當指令為 BLT 但條件不符合時,可以看到:

B Src:1 代表 Branch 發生

Zero: 0 代表條件不符合

pc\_c:沒有跳動

結果正確。



圖 22 BLT、ZERO=0 波型圖

當指令為 BLT 但條件符合時,可以看到:

B Src:1 代表 Branch 發生

in\_B: 1111\_1111\_1111 Zero: 1 代表條件符合

pc c:跳動 pc BRA




圖 23 BLT、ZERO=1 波型圖

#### 5. BLTU

當指令為 BLTU 但條件不符合時,可以看到:

B Src:1 代表 Branch 發生

Zero: 0代表條件不符合

pc\_c:沒有跳動

結果正確。



圖 24 BLTU、ZERO=0 波型圖

當指令為 BLTU 但條件符合時,可以看到:

B\_Src:1 代表 Branch 發生

Zero:1 代表條件符合 pc c:跳動 pc BRA



圖 25 BLTU、ZERO=1 波型圖

#### 6. BNE

當指令為 BNE 但條件不符合時,可以看到:

B Src:1 代表 Branch 發生

Zero: 0 代表條件不符合

pc\_c:沒有跳動

結果正確。



圖 25 BNE、ZERO=0 波型圖

當指令為 BNE 但條件符合時,可以看到:

B Src:1 代表 Branch 發生

in\_B:1111\_1111\_1111 Zero:1 代表條件符合

pc\_c: 跳動 pc\_BRA



圖 26 BNE、ZERO=1 波型圖

# > J-type 波型圖

# 1. JUMP

當指令為 JUMP 時,可以看到:

J\_Src:1 代表 JUMP 發生

pc\_c: 跳動 pc\_BRA(pc\_JUMP)

結果正確。



# 圖 27 JUMP 波型圖

# 2. JALR

當指令為 JUMP 時,可以看到:

J\_Src:1 代表 JUMP 發生

pc\_c: 跳動 pc\_JALR



圖 28 JALR 波型圖

# ▶ Load 波型圖

#### 1. LB

當指令為LB時,可以看到: MEM read:1代表讀取DM

DM DO: 0110 0110 0110 0110 0110 0110 0110

MEM data: 0110 0110

結果正確。



圖 29 LB 波型圖

#### 2. LH

當指令為 LH 時,可以看到: MEM read:1 代表讀取 DM

MEM data: 1100 1100 1100 1100

結果正確。



圖 30 LH 波型圖

#### 3. LW

當指令為LW時,可以看到: MEM read:1代表讀取DM

DM\_DO: 0110\_0110\_0110\_0110\_0110\_0110\_0110 MEM\_data: 0110\_0110\_0110\_0110\_0110\_0110\_0110



圖 31 LW 波型圖

# > S-type 波型圖

#### 1. **SB**

當指令為 SB 並寫入最後 8bit 時,可以看到:

MEM write: 1 代表寫入 DM

sdata: 0001 0010 0011 0100 0101 0110 0111 1000

DM DI: 1111 1111 1111 1111 1111 0111 1000

DM\_BWEB: 1111\_1111\_1111\_1111\_1111\_1111\_0000\_0000

結果正確。





圖 32 SB(最後 8bit)波型圖

當指令為 SB 並寫入前面 8bit 時,可以看到:

MEM write: 1 代表寫入 DM

 $sdata:0001\_0010\_0011\_0100\_0101\_0110\_0111\_1000$ 

DM DI: 0111 1000 0000 0000 0000 0000 0000

**結果正確。** 





圖 33 SB(前面 8bit)波型圖

#### 2. SH

當指令為 SH 並寫入最後 16bit 時,可以看到:

MEM\_write: 1 代表寫入 DM

sdata: 0001\_0010\_0011\_0100\_0101\_0110\_0111\_1000 DM DI: 1111 1111 1111 1111 0101 0110 0111 1000





圖 34 SH(後面 16bit)波型圖

當指令為 SH 並寫入前面 16bit 時,可以看到:

MEM write: 1 代表寫入 DM

結果正確。





圖 35 SH(前面 16bit)波型圖

#### 3. SW

當指令為 SW 時,可以看到: MEM write: 1 代表寫入 DM

結果正確。





圖 36 SW 波型圖

# > F-type

#### -. FADD

當指令為 FADD 時,可以看到:

FP\_inA: 0100\_0000\_1011\_1011\_0011\_0010\_0111\_0110 FP\_inB: 0100\_0000\_1011\_1011\_0011\_0010\_0111\_0110 FPU result: 0100\_0001\_0011\_1011\_0011\_0010\_0111\_0110

結果正確。



圖 37 FADD 波型圖

#### 二. FSUB

當指令為 FSUB 時,可以看到:



圖 38 FSUB 波型圖

# 三. Superlint

在使用 superlint 進行 debug 時,最常遇到的是以下兩種 warning:

1. Logic operator other than or used to describe asynchronous reset of flipflop:

這是由於我在 IFID register 以及 IDEXE register 中,將 flush 訊號與 rst 訊號用 if (rst | flush) 數值歸零的方式描述,導致出現 warning,解決方式為我將兩者分開,用 if (rst),else if (flush)的 方式描述 warning 就消失,這在我程式碼中所有有使用到 always\_ff 同時使用 rst 及其他 hazard 訊號的地方都有出現這個 error,更改完後就都消失了。

2. The latches in the always block are mixed with combinational logic 這是我出現最多 warning 的部分,幾乎程式碼中所有的 always\_comb 都有被標示,我發現到是因為我在 always\_comb 中沒有給他預值導致的,被標示錯誤的都會是 always\_comb begin 直接接 if (條件) begin,雖然我都有寫 else begin,但導致 裡面的數值可能會有所延遲,出現 latch。再給予預值後 waring 就都消失了。

其餘部分還有一些 coding style 的問題,例如 case 全部都有但還是寫 default、LSB 與 RSB 長度不同等等,但都做小更動就可以解決。下圖為最後擷取 superlint 的結果,沒有 violation 產生。




圖 39 superlint

四. Sim & Syn Result DM[8192] = cfb90b0a, pass DM[8193] = f56a8809, pass Simulation PASS!! DM[8192] = 00375f00, pass DM[8193] = 00000000, pass DM[8194] = 0000129b, pass DM[8192] = cfb90b0a, pass DM[8193] = f56a8809, pass DM[8194] = cfb90b0a, pass DM[8195] = 0f95c456, pass Congratulations !! Congratulations !! Simulation PASS!! DM[8192] = cllcll50, pass DM[8193] = 433e05fc, pass Congratulations !! Simulation PASS!! Number of ports:
Number of nets:
Number of cells:
Number of combinational cells:
Number of sequential cells:
Number of macros/black boxes:
Number of buf/inv:
Number of references: 6908 31611 23900 3714 6 8165.163075 771.482897 3697.228935 9082.750000 Combinational area: Buf/Inv area: Noncombinational area: Macro/Black Box area: Net Interconnect area: undefined (Wire load has zero net area)

圖 40 Sim & Syn Result

undefined

20945.142010

Total cell area: Total area:

#### 五. Lesson Learn

這次的作業對我而言是非常有難度的,由於沒有修過大學部的VSD,雖然網路上有非常多的資料可以參考,但我對 riscV 的架構不夠熟悉,導致花了相當多的時間研究,透過同學及學長的幫助解惑才有較明顯的方向。其中 Hazard 訊號的設計是花我最多時間的,由於只要一個訊號不對結果就會錯,在不斷反覆觀察波型圖才找出問題所在,這次作業也讓我更加熟悉不同的 tool,以前我只使用過vcs 進行 compile 以及用 vivado、model sim 來查看波型圖 debug,這次的 nWave 及 superlint 都是新學習的。當 sim 過後發現 rst 沒有設為 0 導致合成 error,又花費非常多的時間去修正。原先還沒有把warning 修完時,合成的 clk period 只能到 1.5,再把 warning 修完後可以到 1。在架構上感覺仍然有一些部分可以進行優化,像是前面提到的將 branch 及 JALR 的計算併入到 ALU 中,但這樣 CU 及 MEM back 部分需要重新設計,除此之外,目前有一些 IO 是沒有用到的,在未來也需要花時間將程式碼整理一下。