AHDS
Annissoff Hardware Development System
Design once. Reuse forever.

Email: ahds@engineer.com

AHDS MATLAB-01

FLIPPED VOLTAGE FOLLOWER (FVF)

Comparative MATLAB Analysis of Small-Signal and Power MOSFET Models

FR — SUIVEUR DE TENSION À STRUCTURE INVERSÉE (FVF) — Analyse comparative sous MATLAB de modèles de MOSFET petits signaux et de puissance

BSS84 • IRF9540N • IRF4905 | Four analysis programs | EN / FR technical report

FR — BSS84 • IRF9540N • IRF4905 | Quatre programmes d'analyse | Rapport technique bilingue EN / FR

Publication draft based on MATLAB Online runs and screenshots provided by the researcher. Numbers reflect illustrative linearized models; no transistor hardware was tested.

FR — Version destinée à la publication, fondée sur les exécutions et captures d'écran MATLAB Online fournies par le chercheur. Les valeurs caractérisent des modèles linéarisés illustratifs ; aucun essai matériel des transistors n'a été réalisé.

Executive overview

FR — Synthèse

This study explores the influence of the P-channel MOSFET gate–drain capacitance (Cgd) on a flipped voltage-follower circuit. Two transient/frequency-sweep programs analyze sine, square and triangular excitations; a third derives the gmP-source-path return ratio; a fourth compares a gate voltage-return experiment with that return ratio. Separate interpretation is maintained for each measurement method.

FR — Cette étude examine l'influence de la capacité grille-drain Cgd du MOSFET à canal P sur le comportement d'un circuit FVF. Deux programmes étudient les réponses transitoires et fréquentielles de trois modèles sous des excitations sinusoïdales, carrées et triangulaires à quatre fréquences. Deux autres programmes analysent le rapport de retour de la source commandée gmP et le comportement d'une ouverture de boucle au niveau de la grille. Les observations sont interprétées dans les limites des paramètres illustratifs.

Original circuit and experimental plan

FR — Circuit original et plan expérimental

© 2026 AHDS. All rights reserved. / Tous droits réservés.




Figure A. Original FVF challenge supplied by the researcher: break at MP gate; retain Cgd; dominant node F is a hypothesis of the stated operating conditions.

FR — Figure A. Problème FVF original fourni par le chercheur : ouverture à la grille de MP ; conservation de Cgd ; le caractère dominant du pôle au nœud F est une hypothèse liée aux conditions annoncées.

Devices and conditions

FR — Composants et conditions

Rôle / Role	Composant / Device	Analyse / Analysis
Small-signal MP candidate	BSS84	FVF-01 V3.1
Power MP candidate	IRF9540N	FVF-02 V3.1
Power MP candidate	IRF4905	FVF-02 V3.1
Comparator	All three	FVF-03 / FVF-04

Nominal simulation inputs: 12 V supply; assumed Vin bias 6 V; AC input ±50 mV; 1 kHz / 10 kHz / 100 kHz / 1 MHz. These are model conditions, not a validated transistor DC operating point.

FR — Entrées nominales de simulation : alimentation 12 V ; polarisation continue Vin supposée égale à 6 V ; excitation alternative ±50 mV ; fréquences 1 kHz, 10 kHz, 100 kHz et 1 MHz. Il s'agit de conditions de modèle, non d'un point de fonctionnement DC validé pour chaque transistor.

© 2026 AHDS. All rights reserved. / Tous droits réservés.

1. Small-signal MOSFET: BSS84

FR — 1. MOSFET petits signaux : BSS84

MATLAB file: FVF-01_BSS84_V3_1.m

FR — Fichier MATLAB : FVF-01_BSS84_V3_1.m

The five figures from the validated V3.1 run contrast WithCgd versus NoCgd: square-step edges, sine/square/triangle waveforms at four frequencies, and a closed-loop frequency-response comparison.

FR — Les cinq figures de la version V3.1 validée comparent les cas avec Cgd et sans Cgd : fronts de réponse à l'échelon, signaux sinusoïdaux/carrés/triangulaires aux quatre fréquences et réponse fréquentielle en boucle fermée. La variation de Cgd est une expérience de sensibilité et ne décrit pas deux transistors physiques différents.




Figure 1. User-provided MATLAB Online view of five BSS84 V3.1 figures. The screenshot is preserved as observed, including the very compressed waveform axes.

FR — Figure 1. Capture MATLAB Online fournie par le chercheur, regroupant cinq figures BSS84 V3.1. Les axes des formes d'onde sont visuellement comprimés du fait de la présentation simultanée.

Grandeur / Quantity	Avec Cgd / With Cgd	Sans Cgd / Without Cgd
Montée 10–90% / Rise	3.3155 ns	2.0359 ns
Delay 50%	1.1146 ns	0.68378 ns
Stabilisation 2% / Settling	15.209 ns	13.097 ns
Dépassement / Overshoot	2.1514%	2.31%
Phase at 1 MHz	−0.26245°	−0.045314°

Interpretation after Figure 1

FR — Interprétation de la figure 1

© 2026 AHDS. All rights reserved. / Tous droits réservés.

At 1 MHz the modeled phase lag is more pronounced with Cgd, and rise time increases from 2.04 ns to 3.32 ns. At lower frequencies the sinusoidal traces overlap visually. The small differences in gain must not be interpreted as measured switching performance; phase and shape error represent linear-model frequency response, not THD.

FR — À 1 MHz, le déphasage calculé est plus marqué avec Cgd, et le temps de montée passe de 2,04 ns à 3,32 ns. Aux basses fréquences, les courbes sinusoïdales se superposent presque. Cette différence traduit la sensibilité de la fonction de transfert linéaire à Cgd ; elle ne prouve pas une vitesse réelle de commutation de BSS84.

© 2026 AHDS. All rights reserved. / Tous droits réservés.

2. Power MOSFETs: IRF9540N and IRF4905

FR — 2. MOSFET de puissance : IRF9540N et IRF4905

MATLAB file: FVF-02_Power_V3_1.m

FR — Fichier MATLAB : FVF-02_Power_V3_1.m

Both power-device models are run at the same four frequencies for all three signals. The graphs show marked attenuation, phase lag and edge slowing with the assumed Cgd included; omitting Cgd creates fast, underdamped step responses in the illustrative model.

FR — Les deux modèles de puissance sont soumis aux trois mêmes signaux et aux quatre mêmes fréquences. Avec les valeurs de Cgd supposées, les graphes présentent une atténuation, un retard de phase et un ralentissement des fronts plus prononcés. Les autres paramètres du modèle ne sont pas forcément identiques à ceux de BSS84.





Figure 2. MATLAB Online screenshot showing IRF4905 and IRF9540N comparison and step-response views.

FR — Figure 2. Capture MATLAB Online montrant les comparaisons IRF4905 et IRF9540N et les réponses à l'échelon.



© 2026 AHDS. All rights reserved. / Tous droits réservés.

Figure 3. Additional power-device edge and waveform views; stronger high-frequency square/triangle deviations appear in WithCgd cases.

FR — Figure 3. Autres réponses transitoires et formes d'onde des deux MOSFET de puissance ; les différences sont particulièrement visibles à haute fréquence avec Cgd.

MOSFET / condition	Montée 10–90% / Rise	Dépassement / Overshoot	Stabilisation 2% / Settling
IRF9540N WithCgd	105.15 ns	0%	187.22 ns
IRF9540N NoCgd	1.0257 ns	26.127%	8.0324 ns
IRF4905 WithCgd	219.34 ns	0%	390.52 ns
IRF4905 NoCgd	0.8073 ns	34.82%	6.2543 ns

Interpretation after Figures 2–3

FR — Interprétation des figures 2 et 3

The WithCgd power models are slower and more damped. Removing Cgd speeds transitions but produces overshoot in the computed second-order response. This is a sensitivity experiment—not evidence that disconnecting a physical capacitance would yield those switching times, and not proof that increasing Cgd universally improves stability.

FR — Avec Cgd, les modèles de puissance présentent des réponses plus lentes et davantage amorties. Lorsque Cgd est supprimée mathématiquement, les fronts deviennent très rapides, mais un dépassement apparaît dans les réponses du second ordre. Il s'agit d'une comparaison de sensibilité au sein de modèles choisis, et non d'une preuve selon laquelle Cgd améliore toujours la stabilité.

At 1 MHz, WithCgd	IRF9540N	IRF4905
Gain boucle fermée / Closed-loop |H|	0.95573	0.84545
Phase boucle fermée / Closed-loop phase	−16.768°	−32.112°
Square-wave shape error	43.974%	62.893%

At 1 MHz, the IRF4905 illustrative model has greater attenuation and phase lag. Shape error includes phase differences and is not a THD metric.

FR — À 1 MHz, le modèle illustratif IRF4905 présente une atténuation et un déphasage supérieurs à ceux du modèle IRF9540N. La métrique « Shape Error » comprend notamment des écarts de phase et de forme ; ce n'est pas une mesure de distorsion harmonique totale (THD).

© 2026 AHDS. All rights reserved. / Tous droits réservés.

3. gmP-source-path return ratio

FR — 3. Rapport de retour de la source commandée gmP

MATLAB file: FVF-03_Loop_Gain.m

FR — Fichier MATLAB : FVF-03_Loop_Gain.m

FVF-03 disables the selected gmP controlled source to form a well-defined return-ratio experiment while preserving Cgd. The resulting pole/zero and phase-margin quantities describe THAT loop definition, not an arbitrary physical gate-wire break.

FR — FVF-03 neutralise la source commandée gmP choisie afin de définir une expérience de rapport de retour, tout en conservant Cgd. Les pôles, zéros et marges de phase obtenus concernent ce chemin de retour précisément défini et ne sont pas automatiquement ceux d'une ouverture physique quelconque à la grille.




Figure 4. Six individual return-ratio Bode plots plus one comparison screen from MATLAB Online.

FR — Figure 4. Six diagrammes de Bode du rapport de retour et une vue comparative issus de MATLAB Online.

© 2026 AHDS. All rights reserved. / Tous droits réservés.




Figure 5. Detailed BSS84 WithCgd return-ratio Bode plot.

FR — Figure 5. Détail du rapport de retour de BSS84 avec Cgd.

Composant / Device	PM WithCgd	PM NoCgd	Gain crossover WithCgd
BSS84	88.3454°	88.3909°	4.7571 MHz
IRF9540N	89.9487°	56.7912°	118.905 MHz
IRF4905	90.0172°	44.5513°	225.219 MHz
Composant / Device		Zéro dans le demi-plan gauche / LHP zero with Cgd	
BSS84		−265.79 MHz	
IRF9540N		−3.3224 MHz	
IRF4905		−1.5947 MHz	

Interpretation after Figures 4–5

FR — Interprétation des figures 4 et 5

© 2026 AHDS. All rights reserved. / Tous droits réservés.

The selected gmP-path return ratio has a finite left-half-plane zero when Cgd is included, and no finite zero of that order when it is set to zero. In these assumed models Cgd changes phase margin substantially for power devices. The reported infinite gain margin indicates no −180° phase crossing was identified over the scan range; it is not an unconditional real-world stability guarantee.

FR — Dans le rapport de retour associé au chemin gmP, l'inclusion de Cgd produit un zéro fini dans le demi-plan gauche ; dans cette représentation d'ordre choisi, le zéro fini disparaît lorsque Cgd est fixée à zéro. Les marges de phase des modèles de puissance changent sensiblement, mais leur interprétation exige de conserver la définition exacte de la boucle.

Frequency sweeps to 10^12 Hz significantly exceed the applicability of simplified MOSFET parameters. The small determinant residuals (~10^{-16}–10^{-15}) establish internal algebraic consistency only.

FR — Les balayages jusqu'à 10^12 Hz dépassent fortement la validité physique probable d'un modèle MOSFET aussi simplifié. Les faibles résidus déterminantiels (environ 10^{-16} à 10^{-15}) confirment la cohérence algébrique interne, pas la précision des paramètres physiques.

© 2026 AHDS. All rights reserved. / Tous droits réservés.

4. Gate-break experiment and method comparison

FR — 4. Expérience d'ouverture de grille et comparaison des méthodes

MATLAB file: FVF-04_Gate_Break.m

FR — Fichier MATLAB : FVF-04_Gate_Break.m

FVF-04 uses a gate-port return-voltage experiment and compares it against the gmP controlled-source return ratio. A zero-volt probe connection reconstructs the original loaded closed-loop circuit. These are distinct transfer experiments when feedback is bidirectional.

FR — FVF-04 étudie un retour de tension au port de grille et le compare au rapport de retour de la source gmP. Une sonde idéale de tension nulle reconnecte le circuit chargé initial. Toutefois, le gain de tension mesuré à une grille ouverte n'est pas, en toute généralité, une marge de stabilité invariante lorsque Cgd introduit une liaison bidirectionnelle.




Figure 6. Gate voltage-return vs gmP-path return plots for BSS84, IRF9540N and IRF4905.

FR — Figure 6. Comparaison des retours de tension à la grille et des retours via gmP pour BSS84, IRF9540N et IRF4905.

À 1 MHz / At 1 MHz	Gate return with Cgd	gmP return with Cgd	Écart / Difference
BSS84	13.543 dB	13.543 dB	~0.000 dB
IRF9540N	41.577 dB	41.769 dB	0.192 dB
IRF4905	45.915 dB	46.807 dB	0.892 dB

Interpretation after Figure 6

FR — Interprétation de la figure 6

The two results coincide at DC because an ideal capacitance is open to DC small signal. With Cgd they differ at 1 MHz for the two power-device models. A near-zero reconstruction residual (~10^{-16}–10^{-15}) confirms the ideal short-reconnected network reproduces the starting equations; it does not make the open-gate voltage ratio identical to a loop-invariant return ratio.

FR — Les deux définitions coïncident en régime continu, car une capacité idéale ne conduit pas le petit signal DC. Avec Cgd, elles divergent à 1 MHz pour les deux modèles de puissance. Le résidu quasi nul lors de la reconnexion confirme la bonne reconstruction du circuit ; il ne démontre pas l'équivalence de deux mesures de gain de boucle.

© 2026 AHDS. All rights reserved. / Tous droits réservés.

Overall technical conclusion

FR — Conclusion technique générale

Across the four programs, the assumed FVF small-signal models show that Cgd can materially alter high-frequency phase shift, closed-loop amplitude, edge speed and the pole/zero structure of the defined return-ratio experiment. With large assumed Cgd the modeled power-device response becomes more damped and slower, while zeroing Cgd yields a fast, sometimes underdamped mathematical response. The two different break/return methods coincide at DC but can diverge at AC when capacitive feedthrough is retained.

FR — Les quatre programmes démontrent, au sein des modèles FVF linéarisés choisis, que Cgd peut modifier l'amplitude et le déphasage à haute fréquence, la vitesse des fronts, l'amortissement, ainsi que les pôles et les zéros associés à une définition donnée du rapport de retour. Les modèles de puissance montrent les écarts les plus marqués dans ces hypothèses. L'étude établit également que la méthode de coupure de boucle constitue une partie essentielle de la définition du résultat : un retour de tension mesuré à la grille ouverte et le retour de la source gmP ne sont pas nécessairement interchangeables. Ces résultats sont une analyse comparative calculée et reproductible, pas une validation matérielle.

EN — Engineering synthesis — four complementary experiments

FR — Synthèse d'ingénierie — quatre expériences complémentaires

EN — Experiment 1 establishes a small-signal reference using BSS84. A comparison with and without Cgd shows that the capacitance alters response speed and phase even though the low-frequency gain stays close to unity. The numerical rise-time results, about 3.3155 ns with Cgd and 2.0359 ns without it, are properties of the chosen linear model only.

FR — L'expérience 1 établit une référence petit signal avec BSS84. La comparaison avec et sans Cgd montre que cette capacité agit sur la rapidité et la phase alors que le gain à basse fréquence reste proche de l'unité. Les temps de montée calculés, environ 3,3155 ns avec Cgd et 2,0359 ns sans elle, caractérisent uniquement le modèle linéaire choisi.

EN — Experiment 2 applies the same waveform protocol to IRF9540N and IRF4905. For example, at 1 MHz with Cgd, the modeled sine gain is approximately 0.9557 for IRF9540N and 0.8455 for IRF4905, with phases of −16.77° and −32.11°, respectively. The square-wave experiments reveal slowed edges, whereas the no-Cgd models show fast but overshooting transients. These contrasts cannot be attributed solely to a particular device unless the complete bias-dependent parameter sets are validated.

FR — L'expérience 2 applique le même protocole de signaux à IRF9540N et IRF4905. Ainsi, à 1 MHz avec Cgd, le gain sinusoïdal calculé vaut environ 0,9557 pour IRF9540N et 0,8455 pour IRF4905, avec des phases respectives de −16,77° et −32,11°. Les impulsions carrées révèlent des fronts ralentis, tandis que les modèles sans Cgd donnent des réponses rapides avec dépassement. Ces contrastes ne peuvent être attribués aux composants réels sans validation complète des paramètres dépendant de la polarisation.

EN — Experiment 3 addresses the pole-and-zero question with a clearly specified gmP-source-path return ratio. Within that definition, Cgd introduces a finite left-half-plane zero and shifts the loop characteristics. The reported phase margins refer to this path and should not be presented as a universal gate-break stability result.

© 2026 AHDS. All rights reserved. / Tous droits réservés.

FR — L'expérience 3 aborde les pôles et zéros au moyen du rapport de retour explicitement défini sur le chemin de la source gmP. Dans cette définition, Cgd introduit un zéro fini dans le demi-plan gauche et déplace les caractéristiques de boucle. Les marges de phase annoncées se rapportent à ce chemin et ne doivent pas être présentées comme une mesure universelle de stabilité par ouverture de grille.

EN — Experiment 4 tests the gate-break interpretation itself. Agreement at DC and disagreement at higher frequency demonstrate why Cgd makes the measurement method important. The zero-volt probe reconstruction checks topology and numerical consistency, but it is not independent experimental proof of stability margins.

FR — L'expérience 4 examine la signification même de l'ouverture à la grille. L'accord en continu et le désaccord en fréquence plus élevée montrent pourquoi Cgd rend la méthode de mesure déterminante. La reconstruction par sonde de tension nulle vérifie la topologie et la cohérence numérique, mais ne constitue pas une preuve expérimentale indépendante des marges de stabilité.

EN — Overall finding: the main contribution of this AHDS investigation is a reproducible comparison of transient behavior, closed-loop response, selected return ratios and measurement definitions under a single documented modeling framework. Future work needed for device-level conclusions includes operating-point extraction from manufacturer data, nonlinear capacitive models, appropriate two-port/loaded return-ratio validation, and SPICE or laboratory cross-checks.

FR — Conclusion générale : l'apport principal de cette étude AHDS est une comparaison reproductible des transitoires, de la réponse en boucle fermée, de rapports de retour sélectionnés et des définitions de mesure, dans un même cadre de modélisation documenté. Pour conclure au niveau des composants physiques, il faudrait extraire les points de polarisation des données constructeur, intégrer des capacités non linéaires, valider une méthode de retour chargée ou à deux ports, puis confronter les résultats à SPICE ou au laboratoire.

Interpretation boundaries

FR — Limites d'interprétation

- All transistor gm, ro and capacitances are illustrative operating-point placeholders, not confirmed device models.
- *FR — Tous les paramètres gm, ro et les capacités des transistors sont des hypothèses illustratives à un point de fonctionnement, non des modèles de composants confirmés.*
- This is a linearized small-signal comparison around an assumed 6 V bias. The ±50 mV stimulus is not a large-signal switching test.
- *FR — La comparaison est linéarisée autour d'une polarisation supposée de 6 V ; l'excitation ±50 mV ne constitue pas un essai de commutation grand signal.*
- A correct loaded gate-break stability measurement requires a clearly defined port and loading method; FVF-04 shows method differences but does not fully settle every possible loop-gain definition.
- *FR — Une mesure chargée de stabilité avec ouverture de grille nécessite une méthode de définition du port et de maintien de charge rigoureuse ; FVF-04 montre les écarts entre méthodes sans résoudre toutes les définitions possibles du gain de boucle.*
- Real hardware verification requires DC bias calculation, voltage-dependent MOSFET capacitances, temperature and source/load variation, and where relevant SPICE/bench cross-validation.

© 2026 AHDS. All rights reserved. / Tous droits réservés.

- *FR — Une validation physique demanderait le calcul du point de polarisation DC, les capacités non linéaires dépendantes de la tension, les variations de température et de charge, puis des comparaisons SPICE et/ou au banc.*
- Screenshots are from user-supplied MATLAB Online runs. Readability is constrained by multiple figure windows displayed in a single screen capture.
- *FR — Les images proviennent des captures MATLAB Online fournies par le chercheur. L'affichage simultané de plusieurs fenêtres limite parfois la lisibilité.*

MATLAB package and reproducibility

FR — Ensemble MATLAB et reproductibilité

The companion ZIP contains four final MATLAB scripts, six historical revisions, and README_START_HERE.txt with the purpose, expected number of figures, MATLAB Online start-up procedure, and research limitations. The code is not included in full in the Word to avoid duplication and ensure the .m source remains directly executable.

FR — Le ZIP associé contient quatre scripts MATLAB finaux, six révisions historiques et README_START_HERE.txt décrivant l'objectif de chaque programme, le nombre attendu de figures, les étapes MATLAB Online et les limites des modèles. Les scripts constituent la source reproductible ; les reproduire intégralement dans le rapport alourdirait inutilement sa lecture.

Suggested publication subtitle: "The influence of MOSFET gate–drain capacitance on FVF frequency response, transient behavior and return-ratio definitions: a comparative MATLAB study."

FR — Sous-titre proposé pour publication : « Influence de la capacité grille-drain des MOSFET sur la réponse fréquentielle, le comportement transitoire et les définitions du rapport de retour d'un FVF : étude comparative avec MATLAB ».

© 2026 AHDS. All rights reserved. / Tous droits réservés.