Email: ahds@engineer.com

AHDS - Power Integrity — Practical & Interview Handbook

Interview Questions for Electronics & Hardware Engineers — Français / English

Hardware Design Engineer — PCB / PDN / Decoupling / Measurement / Debugging

Objectif : comprendre les mécanismes de Power Integrity, savoir concevoir un PDN robuste, mesurer correctement les rails d'alimentation et expliquer clairement les décisions de conception en entrevue technique.

Purpose: understand PI mechanisms, design a robust PDN, measure rails correctly, and explain engineering decisions clearly in a technical interview.

Table des matières / Contents

01. Power Integrity — vue d'ensemble / Overview — 3 questions
02. Budget de tension, courant et chute DC / Voltage budget, current & DC drop — 3 questions
03. Impédance cible et PDN / Target impedance & PDN — 3 questions
04. Condensateurs de découplage / Decoupling capacitors — 6 questions
05. Placement et boucle de courant / Placement & current loop — 3 questions
06. Capacité bulk, régulateurs et transitoires / Bulk capacitance, regulators & transients — 4 questions
07. Régulateurs à découpage — layout critique / Switching regulators — critical layout — 3 questions
08. Masse, chemin de retour et signaux mixtes / Ground, return path & mixed-signal — 3 questions
09. Résonance, anti-résonance et amortissement / Resonance, anti-resonance & damping — 2 questions
10. Mesure correcte / Correct measurement — 4 questions
11. Simulation et workflow de conception / Simulation & design workflow — 2 questions
12. Debugging — scénarios d'entrevue / Debugging — interview scenarios — 5 questions
13. Séquencement, reset et protections / Power sequencing, reset & protection — 3 questions
14. Thermique et courant / Thermal & current integrity — 2 questions
15. Questions rapides — entretien / Rapid-fire interview questions
16. Formules essentielles / Essential formulas
17. Check-list de revue PCB / PCB review checklist
18. Réponse complète type / Model full answer — "How do you approach Power Integrity?"
19. Pièges fréquents / Common mistakes
20. Vocabulaire technique FR ↔ EN / Technical vocabulary FR ↔ EN
21. Mini-résumé avant l'entrevue / Last-minute interview summary

01. Power Integrity — vue d'ensemble / Overview

PI-0001 — FR

Qu'est-ce que la Power Integrity (PI) ?

Réponse : La Power Integrity consiste à garantir que chaque circuit reçoit une tension d'alimentation suffisamment stable dans toutes les conditions de fonctionnement. Elle couvre la chute DC, les transitoires de charge, le bruit, l'impédance du réseau de distribution de puissance (PDN), le découplage, les résonances, le retour de courant et les mesures.

Réponse courte : *La PI vise à maintenir la tension dans sa tolérance directement à la charge, du DC jusqu'aux fréquences pertinentes. Je vérifie la chute DC, l'impédance du PDN, le découplage, les transitoires, le routage et les mesures.*

PI-0001 — EN

What is Power Integrity (PI)?

Answer: Power Integrity is the discipline of ensuring that every load receives a sufficiently stable supply voltage under all operating conditions. It includes DC voltage drop, load transients, noise, PDN impedance, decoupling, resonances, return current, and measurement.

Short answer: *PI is about keeping the supply voltage within tolerance at the load, from DC through the relevant frequency range. I look at DC drop, PDN impedance, decoupling, transients, layout, and measurement.*

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

Email: ahds@engineer.com

PI-0002 — FR
Quelle est la différence entre Signal Integrity et Power Integrity ?
Réponse : La SI traite surtout de la qualité des signaux : fronts, réflexions, diaphonie, timing et chemins de retour. La PI traite de la qualité des alimentations. Les deux sont liées : un PDN bruyant modifie les seuils et le jitter, et les courants de commutation des signaux excitent le PDN.

PI-0002 — EN
What is the difference between Signal Integrity and Power Integrity?
Answer: SI focuses mainly on signal quality: edges, reflections, crosstalk, timing, and return paths. PI focuses on supply quality. They interact: a noisy PDN affects thresholds and jitter, while switching currents excite the PDN.

PI-0003 — FR
Qu'est-ce qu'un PDN ?
Réponse : Le Power Distribution Network est tout le chemin électrique entre la source d'énergie et la charge : alimentation, régulateur, connecteurs, pistes, plans, vias, condensateurs bulk et de découplage, boîtier du composant et connexions internes.

PI-0003 — EN
What is a PDN?
Answer: The Power Distribution Network is the complete electrical path from the source to the load: supply, regulator, connectors, traces, planes, vias, bulk and decoupling capacitors, package, and internal connections.

02. Budget de tension, courant et chute DC / Voltage budget, current & DC drop

PI-0004 — FR
Comment analysez-vous une chute de tension DC ?
Réponse : Je pars de la tolérance de la charge et j'établis un budget : précision du régulateur, ripple, transitoires, chute dans les connecteurs, pistes, plans et vias. Pour chaque segment, j'estime R et j'applique V = I·R. Le point important est la tension au niveau des broches de la charge, pas seulement à la sortie du régulateur.
Formule : Vdrop = I × R | P_loss = I² × R

PI-0004 — EN
How do you analyze DC voltage drop?
Answer: I start from the load voltage tolerance and build a budget for regulator accuracy, ripple, transients, connector loss, traces, planes, and vias. For each segment I estimate resistance and apply V = I·R. What matters is the voltage at the load pins, not only at the regulator output.
Formula: Vdrop = I × R | P_loss = I² × R

PI-0005 — FR
Quels facteurs augmentent la résistance d'une piste ?
Réponse : Une piste plus longue, plus étroite ou plus mince augmente la résistance. La résistivité du cuivre augmente aussi avec la température. Pour les rails à fort courant, j'utilise des pistes larges, des pours/plans, plusieurs vias et je vérifie l'échauffement.

PI-0005 — EN
What increases trace resistance?
Answer: Longer, narrower, or thinner copper increases resistance. Copper resistivity also rises with temperature. For high-current rails I use wide traces or planes, multiple vias, and verify temperature rise.

PI-0006 — FR
Pourquoi plusieurs vias en parallèle ?
Réponse : Un via a une résistance et surtout une inductance. Plusieurs vias réduisent l'impédance, partagent le courant et améliorent la connexion entre plans. Ils sont particulièrement importants près des régulateurs, condensateurs, connecteurs et charges à forts transitoires.

PI-0006 — EN
Why use multiple vias in parallel?
Answer: A via has resistance and, importantly, inductance. Multiple vias reduce impedance, share current, and improve plane connections. They are especially useful near regulators, capacitors, connectors, and loads with high transient current.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

Email: ahds@engineer.com

03. Impédance cible et PDN / Target impedance & PDN

PI-0007 — FR
Qu'est-ce que l'impédance cible ?
Réponse : L'impédance cible est une limite pratique pour l'impédance du PDN afin que la variation de tension causée par un changement de courant reste dans le budget autorisé. Une approximation très utilisée est Ztarget = ΔVallowed / ΔI. Le PDN devrait rester sous cette limite sur la bande de fréquences pertinente.
Réponse courte : *Je calcule l'impédance cible en divisant la variation de tension permise par le saut de courant attendu. Ensuite, je cherche à maintenir l'impédance du PDN sous cette valeur sur la bande où la charge peut l'exciter.*
Formule : Ztarget ≈ ΔVallowed / ΔI

PI-0007 — EN
What is target impedance?
Answer: Target impedance is a practical upper limit for PDN impedance so that voltage variation caused by a current change stays within the allowed budget. A common approximation is Ztarget = ΔVallowed / ΔI. The PDN should stay below that limit over the relevant frequency range.
Short answer: *I calculate target impedance from the allowed rail disturbance divided by the expected current step. Then I try to keep PDN impedance below that value across the frequency range where the load can excite it.*
Formula: Ztarget ≈ ΔVallowed / ΔI

PI-0008 — FR
Pourquoi l'impédance du PDN dépend-elle de la fréquence ?
Réponse : À basse fréquence, le régulateur et les condensateurs bulk dominent. À fréquence intermédiaire, les condensateurs de découplage dominent. À haute fréquence, l'inductance des connexions, vias, boîtiers et plans devient dominante. Chaque élément possède R, L et C parasites.

PI-0008 — EN
Why is PDN impedance frequency-dependent?
Answer: At low frequency, the regulator and bulk capacitance dominate. At mid frequencies, decoupling capacitors dominate. At high frequency, connection, via, package, and plane inductance becomes dominant. Every physical element has parasitic R, L, and C.

PI-0009 — FR
Que signifie un pic d'impédance ?
Réponse : Un pic indique généralement une résonance ou anti-résonance. Si la charge contient de l'énergie à cette fréquence, le rail peut présenter un ripple ou un ringing important. On corrige par la sélection et le placement des condensateurs, la réduction de l'inductance et parfois par un amortissement contrôlé.

PI-0009 — EN
What does an impedance peak mean?
Answer: An impedance peak usually indicates resonance or anti-resonance. If the load has energy at that frequency, the rail may show excessive ripple or ringing. Mitigation includes capacitor selection and placement, lower inductance, and sometimes controlled damping.

04. Condensateurs de découplage / Decoupling capacitors

PI-0010 — FR
Quel est le rôle d'un condensateur de découplage ?
Réponse : Il fournit localement le courant transitoire et réduit l'impédance vue par la charge. À haute fréquence, le régulateur est trop loin électriquement : le condensateur proche fournit l'énergie pendant que le courant venant de la source principale se rétablit.

PI-0010 — EN
What is the role of a decoupling capacitor?
Answer: It supplies transient current locally and lowers the impedance seen by the load. At high frequency the regulator is electrically too far away, so the nearby capacitor provides energy while current from the main source catches up.

PI-0011 — FR
Comment choisissez-vous les condensateurs de découplage ?
Réponse : Je pars du budget d'impédance et du spectre de courant, puis je considère capacité effective sous bias DC, ESR, ESL, boîtier, fréquence de résonance propre, placement et coût. Je ne choisis pas seulement "100 nF partout". Pour un MLCC, la capacité réelle peut être bien inférieure à la valeur nominale sous tension.
Réponse courte : *Je choisis les condensateurs comme éléments du PDN, pas seulement avec une règle empirique. Je vérifie la capacité effective, ESR/ESL, le boîtier et le placement, puis l'impédance combinée.*

PI-0011 — EN
How do you choose decoupling capacitors?
Answer: I start from the impedance budget and current spectrum, then consider effective capacitance under DC bias, ESR, ESL, package size, self-resonant frequency, placement, and cost. I do not simply use "100 nF everywhere." With MLCCs, effective capacitance can be much lower than the nominal value under bias.
Short answer: *I choose capacitors as part of the PDN, not by rule of thumb alone. I check effective capacitance, ESR/ESL, package and placement, then verify that the combined impedance meets the target.*

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

PI-0012 — FR
Que sont ESR, ESL et SRF ?
Réponse : ESR est la résistance série équivalente; ESL, l'inductance série équivalente; SRF, la fréquence de résonance propre où les réactances capacitive et inductive se compensent. Sous la SRF le composant est principalement capacitif; au-dessus, son comportement devient principalement inductif.
Formule : ZC = 1 / (2πfC) | ZL = 2πfL | fSRF ≈ 1 / (2π√LC)

PI-0012 — EN
What are ESR, ESL, and SRF?
Answer: ESR is equivalent series resistance, ESL is equivalent series inductance, and SRF is the self-resonant frequency where capacitive and inductive reactances cancel. Below SRF the component is mainly capacitive; above SRF it behaves mainly inductively.
Formula: ZC = 1 / (2πfC) | ZL = 2πfL | fSRF ≈ 1 / (2π√LC)

PI-0013 — FR
Pourquoi un petit boîtier MLCC est-il souvent meilleur à haute fréquence ?
Réponse : Un boîtier plus petit et une boucle de connexion courte donnent généralement moins d'ESL. Mais le placement et la géométrie des vias peuvent dominer. Un excellent condensateur placé loin peut être moins efficace qu'un composant ordinaire placé correctement.

PI-0013 — EN
Why is a smaller MLCC package often better at high frequency?
Answer: A smaller package and shorter connection loop generally provide lower ESL. But placement and via geometry can dominate. An excellent capacitor placed far away may be less effective than an ordinary capacitor placed correctly.

PI-0014 — FR
Pourquoi utiliser plusieurs valeurs de capacité ?
Réponse : Historiquement, plusieurs valeurs servaient à couvrir différentes bandes de fréquence. Aujourd'hui, il faut éviter une règle automatique : différentes valeurs peuvent créer des anti-résonances. Une banque de valeurs identiques à faible inductance peut parfois être meilleure. Le choix doit être vérifié par simulation ou mesure.

PI-0014 — EN
Why use multiple capacitor values?
Answer: Historically, multiple values were used to cover different frequency bands. Today this should not be an automatic rule: different values can create anti-resonances. A bank of identical low-inductance capacitors can sometimes be better. The choice should be verified by simulation or measurement.

PI-0015 — FR
Pourquoi ajouter plus de condensateurs peut-il empirer la PI ?
Réponse : Parce que les capacités, inductances parasites et ESR interagissent. Deux réseaux résonants peuvent produire un pic d'anti-résonance supérieur à l'impédance initiale. Ajouter de la capacité n'est donc pas toujours synonyme de réduire l'impédance à toutes les fréquences.
Réponse courte : *Plus de capacité n'est pas automatiquement meilleur. Les condensateurs et les inductances d'interconnexion peuvent créer des anti-résonances; je vérifie donc le profil d'impédance et pas seulement la capacité totale.*

PI-0015 — EN
Why can adding more capacitors make Power Integrity worse?
Answer: Because capacitance, parasitic inductance, and ESR interact. Two resonant networks can create an anti-resonance peak higher than the original impedance. Adding capacitance does not automatically lower impedance at every frequency.
Short answer: *More capacitance is not automatically better. Different capacitors and interconnect inductances can create anti-resonance peaks, so I verify the impedance profile rather than only the total capacitance.*

05. Placement et boucle de courant / Placement & current loop

PI-0016 — FR
Où placez-vous un condensateur de découplage ?
Réponse : Aussi près électriquement que possible des broches power/ground concernées, avec une boucle minimale. L'objectif est de réduire l'inductance du chemin VDD → condensateur → GND → charge. Pour les BGA, le placement et les vias doivent tenir compte du breakout et des plans internes.

PI-0016 — EN
Where do you place a decoupling capacitor?
Answer: As electrically close as practical to the relevant power/ground pins, with minimum loop area. The goal is to minimize inductance in the VDD → capacitor → GND → load path. For BGAs, placement and vias must account for breakout and internal planes.

PI-0017 — FR
Faut-il placer le condensateur avant ou après les vias ?
Réponse : Ce qui compte est l'inductance totale de boucle. Idéalement, les pads du condensateur ont des connexions très courtes vers les plans, souvent avec des vias proches ou via-in-pad lorsque la technologie le permet. Une longue piste entre pad et via ajoute de l'inductance.

PI-0017 — EN
Should the capacitor be placed before or after the vias?
Answer: What matters is total loop inductance. Ideally the capacitor pads have very short connections to the planes, often with nearby vias or via-in-pad when the technology allows. A long trace between pad and via adds inductance.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

PI-0018 — FR
Pourquoi les plans power/ground proches sont-ils utiles ?
Réponse : Deux plans proches créent une faible inductance de boucle et une capacité distribuée. Ils facilitent aussi les chemins de retour. La capacité plane est généralement faible comparée aux MLCC, mais son très faible ESL peut être utile à haute fréquence.

PI-0018 — EN
Why are closely spaced power/ground planes useful?
Answer: Closely spaced planes create low loop inductance and distributed capacitance. They also support return paths. Plane capacitance is usually small compared with MLCCs, but its very low ESL can be useful at high frequency.

06. Capacité bulk, régulateurs et transitoires / Bulk capacitance, regulators & transients

PI-0019 — FR
Quelle différence entre bulk et decoupling ?

Réponse : Le bulk capacitor fournit de l'énergie pour les variations plus lentes et stabilise l'alimentation locale; le découplage proche de la charge traite des transitoires plus rapides. La frontière dépend du système, du régulateur, de la distance et des fréquences en jeu.

PI-0019 — EN
What is the difference between bulk and decoupling capacitance?
Answer: Bulk capacitance supplies energy for slower variations and stabilizes the local supply, while decoupling near the load handles faster transients. The boundary depends on the system, regulator, distance, and frequencies involved.

PI-0020 — FR
Que se passe-t-il lors d'un step de courant ?
Réponse : La charge demande soudainement plus de courant. À très court terme, les condensateurs locaux fournissent ce courant; leur tension baisse selon $\Delta V \approx \Delta I \cdot \Delta t / C$, à laquelle s'ajoutent les effets ESR et ESL. Ensuite, la boucle de contrôle du régulateur augmente son courant.
Formule : Capacitive droop: $\Delta V \approx \Delta I \times \Delta t / C$ | ESR step: $\Delta V \approx \Delta I \times ESR$ | Inductive spike: $V = L \times di/dt$

PI-0020 — EN
What happens during a load-current step?
Answer: The load suddenly demands more current. Initially local capacitors supply it; their voltage changes approximately by $\Delta V \approx \Delta I \cdot \Delta t / C$, plus ESR and ESL effects. Then the regulator control loop increases its current.
Formula: Capacitive droop: $\Delta V \approx \Delta I \times \Delta t / C$ | ESR step: $\Delta V \approx \Delta I \times ESR$ | Inductive spike: $V = L \times di/dt$

PI-0021 — FR
Comment vérifiez-vous la stabilité d'un régulateur ?
Réponse : Je respecte d'abord les exigences du fabricant sur la capacité, l'ESR et le layout. Ensuite je teste les transitoires de charge et observe overshoot, undershoot et ringing. Pour une conception critique, j'analyse aussi la réponse de boucle/Bode ou j'utilise les outils de simulation du fournisseur.

PI-0021 — EN
How do you verify regulator stability?
Answer: I first follow the vendor requirements for capacitance, ESR, and layout. Then I perform load-transient tests and observe overshoot, undershoot, and ringing. For critical designs I also analyze loop/Bode response or use the vendor simulation tools.

PI-0022 — FR
LDO ou switching regulator : impact PI ?
Réponse : Un LDO peut fournir un rail faible bruit, mais dissipe $(Vin-Vout)\cdot I$ et sa PSRR dépend de la fréquence. Un buck est efficace mais génère du ripple et des courants de commutation rapides. Le choix dépend du rendement, du bruit, du courant, du headroom et de la sensibilité de la charge.

PI-0022 — EN
LDO versus switching regulator: what is the PI impact?
Answer: An LDO can provide a low-noise rail, but dissipates $(Vin-Vout)\cdot I$ and its PSRR is frequency-dependent. A buck is efficient but generates ripple and fast switching currents. The choice depends on efficiency, noise, current, headroom, and load sensitivity.

07. Régulateurs à découpage — layout critique / Switching regulators — critical layout

PI-0023 — FR
Quelle est la zone la plus critique dans un buck converter ?
Réponse : Les boucles à fort di/dt : surtout la boucle d'entrée contenant le condensateur d'entrée, les switches et le retour ground, ainsi que le switch node à fort dv/dt. Je garde ces boucles compactes, le switch node petit et éloigné des signaux sensibles.

PI-0023 — EN
What is the most critical area in a buck converter?
Answer: The high-di/dt loops, especially the input loop containing the input capacitor, switches, and ground return, plus the high-dv/dt switch node. I keep these loops compact and the switch node small and away from sensitive signals.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

PI-0024 — FR
Pourquoi le condensateur d'entrée doit-il être très proche du buck ?
Réponse : Il ferme localement la boucle de courant pulsé. S'il est loin, l'inductance de piste crée des spikes, du ringing et davantage d'EMI. Les connexions VIN et PGND du condensateur doivent donc être courtes et larges.

PI-0024 — EN
Why must the input capacitor be very close to a buck regulator?
Answer: It locally closes the pulsed current loop. If it is far away, trace inductance creates spikes, ringing, and more EMI. Therefore the capacitor VIN and PGND connections should be short and wide.

PI-0025 — FR
Que faites-vous du switch node ?
Réponse : Je minimise sa surface cuivre au strict nécessaire, évite de router des signaux sensibles dessous ou à proximité et respecte les recommandations du fabricant. Une grande surface augmente le couplage capacitif et l'EMI.

PI-0025 — EN
What do you do with the switch node?
Answer: I minimize its copper area to what is necessary, avoid routing sensitive signals underneath or nearby, and follow the vendor layout recommendations. A large area increases capacitive coupling and EMI.

08. Masse, chemin de retour et signaux mixtes / Ground, return path & mixed-signal

PI-0026 — FR
Faut-il séparer AGND et DGND ?
Réponse : Pas automatiquement. Une coupure de plan peut forcer un mauvais chemin de retour. Je préfère souvent un plan de masse continu et je contrôle physiquement les courants par le placement et le routage. Si un composant impose AGND/DGND séparés, je suis sa datasheet et je choisis soigneusement le point de connexion.

PI-0026 — EN
Should AGND and DGND be separated?
Answer: Not automatically. A split plane can force a bad return path. I often prefer a continuous ground plane and control current flow through placement and routing. If a component requires separate AGND/DGND, I follow its datasheet and carefully choose the connection point.

PI-0027 — FR
Comment protégez-vous un ADC sensible du bruit numérique ?
Réponse : Je sépare les zones fonctionnelles par placement, garde les signaux numériques rapides loin des entrées analogiques et de la référence, utilise un plan de masse continu, découple AVDD/VREF selon la datasheet, minimise les boucles et évite que des courants de retour numériques traversent la zone analogique.

PI-0027 — EN
How do you protect a sensitive ADC from digital noise?

Answer: I separate functional areas by placement, keep fast digital signals away from analog inputs and reference, use a continuous ground plane, decouple AVDD/VREF according to the datasheet, minimize loops, and prevent digital return currents from crossing the analog area.

PI-0028 — FR
Quand utilisez-vous une ferrite bead sur une alimentation ?
Réponse : Lorsqu'une isolation en haute fréquence entre deux domaines est utile, par exemple pour un rail analogique sensible. Mais une ferrite avec des condensateurs crée un filtre résonant; je vérifie son impédance sous courant DC, ses pertes et la stabilité du réseau. Elle ne remplace pas un bon layout.

PI-0028 — EN
When do you use a ferrite bead on a power rail?
Answer: When high-frequency isolation between domains is useful, for example for a sensitive analog rail. But a bead with capacitors creates a resonant filter, so I check its impedance under DC bias, losses, and network stability. It does not replace good layout.

09. Résonance, anti-résonance et amortissement / Resonance, anti-resonance & damping

PI-0029 — FR
Quelle est la différence entre résonance et anti-résonance dans un PDN ?
Réponse : Une résonance série produit typiquement un minimum d'impédance; une anti-résonance parallèle peut produire un maximum. Dans un réseau de plusieurs condensateurs et inductances, ces pics peuvent dépasser Ztarget. L'ESR ou une résistance d'amortissement contrôlée peut réduire le Q.

PI-0029 — EN
What is the difference between resonance and anti-resonance in a PDN?
Answer: Series resonance typically produces an impedance minimum, while parallel anti-resonance can produce a maximum. In a network of multiple capacitors and inductances, these peaks can exceed Ztarget. ESR or controlled damping resistance can reduce Q.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

PI-0030 — FR
Comment réduisez-vous un ringing ?
Réponse : Je détermine d'abord la fréquence et le chemin qui résonne. Ensuite je peux réduire l'inductance de boucle, modifier C/ESR, ajouter un élément d'amortissement, corriger le layout ou ajuster le régulateur. Je ne place pas un snubber au hasard : je mesure et j'identifie le mécanisme.

PI-0030 — EN
How do you reduce ringing?
Answer: I first determine the ringing frequency and resonant path. Then I may reduce loop inductance, change C/ESR, add controlled damping, fix layout, or adjust the regulator. I do not add a snubber blindly; I measure and identify the mechanism.

10. Mesure correcte / Correct measurement

PI-0031 — FR
Comment mesurez-vous le ripple d'un rail ?
Réponse : Je mesure directement au point de charge ou au condensateur concerné, avec une boucle de sonde minimale. J'évite le long fil de masse de la sonde, qui capte du bruit et ajoute de l'inductance. J'utilise un ground spring, une connexion coaxiale ou une sonde différentielle adaptée selon le cas.
Réponse courte : *Je mesure à la charge avec une boucle de sonde très courte. Un long fil de masse peut créer de faux spikes; j'utilise donc un ressort de masse ou une connexion coaxiale et je règle volontairement la bande passante.*

PI-0031 — EN
How do you measure rail ripple?
Answer: I measure directly at the load or relevant capacitor with the smallest possible probe loop. I avoid the long oscilloscope ground lead because it picks up noise and adds inductance. I use a ground spring, coax connection, or suitable differential probe as appropriate.
Short answer: *I measure at the load with a very short probe loop. A long ground lead can create fake spikes, so I use a ground spring or coax method and set bandwidth intentionally.*

PI-0032 — FR
Pourquoi limiter parfois la bande passante à 20 MHz ?
Réponse : Certaines spécifications de ripple sont définies avec une limite de bande passante, souvent 20 MHz. Cela permet une mesure reproductible et évite d'inclure du bruit très haute fréquence non pertinent pour cette spécification. Mais pour chercher des spikes rapides, je mesure aussi à pleine bande passante.

PI-0032 — EN
Why do you sometimes use a 20 MHz bandwidth limit?
Answer: Some ripple specifications are defined with a bandwidth limit, often 20 MHz. This makes measurements reproducible and excludes very high-frequency noise not relevant to that specification. But when investigating fast spikes, I also measure at full bandwidth.

PI-0033 — FR
Comment distinguer un vrai spike d'un artefact de mesure ?

Réponse : Je réduis la boucle de sonde, change de méthode de probing, compare plusieurs points, vérifie la répétabilité et corrèle avec les événements de commutation. Si le spike change fortement avec la géométrie de la sonde, il peut être en grande partie un artefact.

PI-0033 — EN
How do you distinguish a real spike from a measurement artifact?
Answer: I reduce probe-loop area, change probing method, compare multiple points, check repeatability, and correlate with switching events. If the spike changes dramatically with probe geometry, it may be largely a measurement artifact.

PI-0034 — FR
Comment mesure-t-on l'impédance d'un PDN ?
Réponse : Selon la bande de fréquence, on peut utiliser un VNA avec une méthode adaptée, par exemple une mesure 2-port shunt-through pour les très faibles impédances. Il faut une bonne calibration/fixture et éviter que les câbles et connexions dominent la mesure.

PI-0034 — EN
How do you measure PDN impedance?
Answer: Depending on the frequency range, a VNA can be used with an appropriate method, such as 2-port shunt-through for very low impedances. Good calibration and fixture design are important so cables and connections do not dominate the result.

11. Simulation et workflow de conception / Simulation & design workflow

PI-0035 — FR
À quel moment faites-vous une simulation PI ?
Réponse : Dès que les marges deviennent serrées : rails à fort courant, FPGA/SoC, DDR, ADC sensibles, grands BGA ou cartes avec plusieurs domaines. Je peux commencer avec des modèles simples RLC/target impedance, puis utiliser un outil de PDN/PI plus détaillé si nécessaire.

PI-0035 — EN
When do you perform PI simulation?
Answer: When margins become tight: high-current rails, FPGA/SoC, DDR, sensitive ADCs, large BGAs, or boards with many power domains. I may start with simple RLC/target-impedance models and move to a detailed PDN/PI tool when necessary.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

PI-0036 — FR
Quel est votre workflow PI avant fabrication ?
Réponse : Je définis les rails, courants et tolérances; construis le power tree; calcule les budgets DC et Ztarget; sélectionne régulateurs et condensateurs; vérifie la capacité effective; optimise stackup, plans, vias et boucles; contrôle les recommandations de layout; simule les rails critiques; puis prépare les points de test pour la validation.

PI-0036 — EN
What is your PI workflow before fabrication?
Answer: I define rails, currents, and tolerances; build the power tree; calculate DC budgets and target impedance; select regulators and capacitors; check effective capacitance; optimize stackup, planes, vias, and loops; review layout guidance; simulate critical rails; and plan test points for validation.

12. Debugging — scénarios d'entrevue / Debugging — interview scenarios

PI-0037 — FR
Un rail de 1,0 V tombe seulement lorsque le processeur travaille fortement. Que faites-vous ?
Réponse : Je mesure d'abord la tension directement aux broches/condensateurs de la charge avec une sonde correcte. Je corrèle le droop avec le courant. Je vérifie la limite de courant du régulateur, la réponse transitoire, la capacité effective, l'ESR/ESL, les chutes DC dans les plans/vias et le layout. Je compare aussi la tension à la sortie du régulateur et à la charge pour séparer problème de régulation et problème de distribution.
Réponse courte : *Je vérifie d'abord la mesure à la charge. Ensuite, je sépare le comportement du régulateur des pertes de distribution en mesurant aux deux extrémités, puis je vérifie la limite de courant, la réponse transitoire, la capacité effective et l'inductance du PDN.*

PI-0037 — EN
A 1.0 V rail droops only when the processor is heavily loaded. What do you do?
Answer: First I measure directly at the load pins/capacitors with proper probing and correlate the droop with current. I check regulator current limit and transient response, effective capacitance, ESR/ESL, DC drop in planes/vias, and layout. I also compare voltage at the regulator output and at the load to separate regulation problems from distribution problems.
Short answer: *I would first verify the measurement at the load. Then I would separate regulator behavior from distribution loss by measuring both ends, check current limit and transient response, and review effective capacitance and PDN inductance.*

PI-0038 — FR
Le rail est propre au repos mais présente du ringing à chaque front de charge. Que suspectez-vous ?
Réponse : Une résonance du PDN ou de la boucle du régulateur, aggravée par l'inductance d'interconnexion. Je mesure la fréquence de ringing, vérifie le probing, compare avec le profil d'impédance attendu et teste des changements contrôlés de capacité/ESR ou de layout.

PI-0038 — EN
The rail is clean at idle but rings on every load edge. What do you suspect?
Answer: A PDN resonance or regulator-loop resonance, possibly aggravated by interconnect inductance. I measure the ringing frequency, verify probing, compare it with the expected impedance profile, and test controlled changes in capacitance/ESR or layout.

PI-0039 — FR
Une carte reset aléatoirement. Comment reliez-vous cela à la PI ?
Réponse : Je capture simultanément les rails critiques, reset, clock/enable et si possible le courant. Je cherche brownout, ground bounce, undershoot ou bruit sur la référence. Je déclenche sur reset ou sur un seuil de rail pour capturer l'événement rare. Ensuite je remonte au domaine d'alimentation responsable.

PI-0039 — EN
A board resets randomly. How do you investigate PI as a cause?
Answer: I capture critical rails, reset, clock/enable, and if possible current at the same time. I look for brownout, ground bounce, undershoot, or reference noise. I trigger on reset or a rail threshold to capture the rare event, then trace it back to the responsible power domain.

PI-0040 — FR
Vous voyez 200 mV de spike sur un rail 3,3 V. Première réaction ?
Réponse : Je ne conclus pas immédiatement que le rail est mauvais. Je vérifie d'abord la méthode de mesure : boucle de sonde, point de masse, bande passante et corrélation avec le switching. Ensuite seulement je traite le spike comme un défaut réel et cherche sa source.

PI-0040 — EN
You see a 200 mV spike on a 3.3 V rail. What is your first reaction?
Answer: I do not immediately conclude that the rail is bad. I first verify the measurement method: probe loop, ground point, bandwidth, and correlation with switching. Only then do I treat it as a real defect and investigate the source.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

PI-0041 — FR
Le FPGA fonctionne sur certaines cartes mais pas sur d'autres. PI possible ?
Réponse : Oui. Les tolérances de composants, la capacité MLCC sous bias, la résistance des vias/plans, la séquence d'alimentation et la marge du régulateur peuvent rendre le problème sensible aux variations. Je compare les rails et séquences entre une bonne et une mauvaise carte avec le même setup de mesure.

PI-0041 — EN
An FPGA works on some boards but not others. Could it be PI?
Answer: Yes. Component tolerances, MLCC capacitance under bias, via/plane resistance, power sequencing, and regulator margin can make the issue sensitive to variation. I compare rails and sequencing between a good and bad board using the same measurement setup.

13. Séquencement, reset et protections / Power sequencing, reset & protection

PI-0042 — FR
Pourquoi le power sequencing est-il important ?
Réponse : Certains FPGA, SoC, ADC et transceivers imposent un ordre ou des relations temporelles entre rails. Une mauvaise séquence peut provoquer latch-up, courant excessif, démarrage incorrect ou violation des broches I/O. Je vérifie datasheet, ramp rates, enable, PGOOD et reset.

PI-0042 — EN
Why is power sequencing important?
Answer: Some FPGAs, SoCs, ADCs, and transceivers require a specific order or timing relationship between rails. Incorrect sequencing can cause latch-up, excessive current, startup failure, or I/O violations. I check the datasheet, ramp rates, enable, PGOOD, and reset.

PI-0043 — FR
Que vérifiez-vous au démarrage ?
Réponse : Ramp monotone, overshoot, temps de montée, ordre des rails, inrush current, UVLO, PGOOD et moment de libération du reset. Je vérifie aussi l'arrêt, car le power-down peut avoir ses propres contraintes.

PI-0043 — EN
What do you verify at startup?
Answer: Monotonic ramp, overshoot, rise time, rail order, inrush current, UVLO, PGOOD, and reset release timing. I also verify shutdown because power-down can have its own requirements.

PI-0044 — FR
Qu'est-ce que l'inrush current ?
Réponse : C'est le courant élevé au démarrage pour charger les capacités et alimenter les charges. Trop d'inrush peut faire chuter l'entrée, déclencher une protection ou stresser connecteurs et switches. On le contrôle par soft-start, load switch, hot-swap ou limitation de courant selon le système.

PI-0044 — EN
What is inrush current?
Answer: It is the high startup current used to charge capacitance and energize loads. Excessive inrush can collapse the input, trigger protection, or stress connectors and switches. It can be controlled with soft-start, load switches, hot-swap controllers, or current limiting.

14. Thermique et courant / Thermal & current integrity

PI-0045 — FR
Quel lien entre thermique et PI ?
Réponse : La température augmente la résistance du cuivre et influence les régulateurs, MOSFET, inductances et condensateurs. Une perte I^2R plus élevée augmente encore la température. Je traite donc courant, chute de tension et thermique comme des problèmes liés.

PI-0045 — EN
What is the relationship between thermal behavior and PI?
Answer: Temperature increases copper resistance and affects regulators, MOSFETs, inductors, and capacitors. Higher I^2R loss further raises temperature. Therefore I treat current, voltage drop, and thermal behavior as connected problems.

PI-0046 — FR
Comment dimensionnez-vous un chemin fort courant ?
Réponse : Je pars du courant continu et des pics, de la chute de tension acceptable et de la température admissible. Je dimensionne cuivre, largeur, plans et vias, vérifie les connecteurs et les neck-downs, puis valide avec calcul/simulation et mesure thermique si nécessaire.

PI-0046 — EN
How do you size a high-current path?
Answer: I start from continuous and peak current, acceptable voltage drop, and allowed temperature rise. I size copper, width, planes, and vias, check connectors and neck-downs, then validate with calculation/simulation and thermal measurement when needed.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

15. Questions rapides — entretien / Rapid-fire interview questions

Pourquoi 100 nF est-il si courant ?
Valeur pratique historique avec faible impédance HF dans de petits boîtiers, mais ce n'est pas une valeur universelle.

Why is 100 nF so common?
A historically practical value with useful HF impedance in small packages, but not a universal answer.

Capacité nominale = capacité réelle ?
Non, surtout pour MLCC classe II : DC bias, température et tolérance peuvent réduire fortement C.

Nominal C = effective C?
No, especially for Class II MLCCs: DC bias, temperature, and tolerance can significantly reduce C.

Plus gros condensateur = meilleur ?
Pas nécessairement : ESL, ESR, SRF et placement comptent.

Bigger capacitor = better?
Not necessarily: ESL, ESR, SRF, and placement matter.

Plan ou piste pour alimentation ?
Dépend du courant, de la chute, de l'inductance, du stackup et de l'espace.

Plane or trace for power?
It depends on current, drop, inductance, stackup, and space.

Ground plane coupé sous un signal rapide ?
À éviter : cela force le retour à contourner la coupure et augmente EMI/crosstalk.

Split ground under a fast signal?
Avoid it: it forces return current around the split and increases EMI/crosstalk.

Un test point peut-il dégrader un rail ?
Oui, surtout s'il crée un stub ou une grande boucle sur un nœud très rapide.

Can a test point degrade a rail?
Yes, especially if it creates a stub or large loop on a very fast node.

Via-in-pad utile ?
Oui pour réduire la connexion et l'inductance, surtout BGA/decoupling, mais coût fabrication plus élevé.

Is via-in-pad useful?
Yes, to shorten connections and reduce inductance, especially for BGA decoupling, but at higher manufacturing cost.

Pourquoi mesurer aux pins ?
Parce que la tension au régulateur peut être correcte alors que la charge voit une chute ou un spike.

Why measure at the pins?
Because regulator voltage can be correct while the load sees droop or spikes.

Que signifie di/dt élevé ?
Une petite inductance peut produire une grande tension $V=L\cdot di/dt$.

What does high di/dt imply?
Even small inductance can create a large voltage $V=L\cdot di/dt$.

Que signifie dv/dt élevé ?
Couplage capacitif plus important : $I=C\cdot dv/dt$.

What does high dv/dt imply?
Stronger capacitive coupling: $I=C\cdot dv/dt$.

16. Formules essentielles / Essential formulas

Concept	Formule / Formula
Ohm / Ohm	**$V = I\cdot R$**
Puissance résistive / Resistive loss	**$P = I^2R = V\cdot I$**
Condensateur / Capacitor	**$I = C\cdot dv/dt$; $\Delta V \approx \Delta I\cdot \Delta t/C$**
Inductance / Inductance	**$V = L\cdot di/dt$**
Réactance capacitive / Capacitive reactance	**$XC = 1/(2\pi fC)$**
Réactance inductive / Inductive reactance	**$XL = 2\pi fL$**
Résonance LC / LC resonance	**$f0 = 1/(2\pi\sqrt{LC})$**
Impédance cible / Target impedance	**$Ztarget \approx \Delta Vallowed/\Delta I$**

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

Email: ahds@engineer.com

17. Check-list de revue PCB / PCB review checklist

- Power tree complet : rails, séquence, courant nominal, courant de pointe, tolérances.
- Budget de chute DC jusqu'aux broches de charge.
- Ztarget défini pour les rails critiques.
- Capacité MLCC effective vérifiée sous DC bias.
- Condensateurs placés avec boucles courtes; vias proches et suffisants.
- Buck input loop compacte; switch node petit.
- Plans de masse continus sous signaux rapides.
- Pas de neck-down involontaire dans les chemins fort courant.
- Connecteurs, vias et protections dimensionnés pour courant et inrush.
- Points de test prévus pour rails critiques, PGOOD, reset et enables.
- Validation prévue : startup/shutdown, load transient, ripple, température et cas limites.

- Complete power tree: rails, sequencing, nominal/peak current, tolerances.
- DC-drop budget all the way to load pins.
- Target impedance defined for critical rails.
- Effective MLCC capacitance checked under DC bias.
- Capacitors placed with short loops and adequate nearby vias.
- Compact buck input loop; small switch node.
- Continuous ground planes under fast signals.
- No unintended neck-downs in high-current paths.
- Connectors, vias, and protection sized for current and inrush.
- Test points planned for critical rails, PGOOD, reset, and enables.
- Validation planned for startup/shutdown, load transient, ripple, thermal behavior, and corner cases.

18. Réponse complète type / Model full answer — "How do you approach Power Integrity?"

Exemple de réponse d'entrevue

Je commence par le power tree et les exigences de chaque charge : tension, tolérance, courant moyen et transitoire, séquence et sensibilité au bruit. Ensuite, je fais le budget de chute DC et, pour les rails critiques, j'estime l'impédance cible à partir de la variation de tension permise et du saut de courant. Je sélectionne les régulateurs et le découplage en tenant compte de la capacité effective, ESR, ESL et du layout. Sur le PCB, je minimise les boucles de courant, j'utilise des plans et suffisamment de vias, et je porte une attention particulière aux boucles à fort di/dt des convertisseurs. Après fabrication, je mesure directement à la charge avec une technique de probing correcte, puis je valide le ripple, les transitoires, le démarrage, la séquence et la température. Si un problème apparaît, je sépare d'abord problème de source, de distribution et de mesure avant de modifier le design.

Interview-ready answer

I start with the power tree and the requirements of each load: voltage, tolerance, average and transient current, sequencing, and noise sensitivity. Then I build the DC-drop budget and, for critical rails, estimate target impedance from the allowed voltage disturbance and current step. I select regulators and decoupling while considering effective capacitance, ESR, ESL, and layout. On the PCB I minimize current loops, use solid planes and enough vias, and pay special attention to high-di/dt converter loops. After fabrication I measure directly at the load with proper probing and validate ripple, load transients, startup, sequencing, and thermal behavior. If there is a problem, I first separate source, distribution, and measurement issues before changing the design.

19. Pièges fréquents / Common mistakes

- Choisir les condensateurs uniquement par valeur nominale.
- Utiliser un long fil de masse de sonde et croire aux spikes observés.
- Ajouter des condensateurs sans vérifier les anti-résonances.
- Ignorer la chute entre le régulateur et la charge.
- Faire une grande zone switch-node "pour le courant".
- Séparer la masse analogique et numérique sans analyser les chemins de retour.
- Placer les bons composants mais avec des vias/pistes qui créent une grande inductance.
- Ne tester qu'au repos.
- Ne pas vérifier startup, shutdown et cas de charge extrêmes.

- Selecting capacitors only by nominal value.
- Using a long probe ground lead and trusting the resulting spikes.
- Adding capacitors without checking anti-resonance.
- Ignoring voltage drop between regulator and load.
- Making the switch-node copper unnecessarily large "for current."
- Splitting analog and digital ground without analyzing return paths.
- Using the right components with via/trace geometry that creates excessive inductance.
- Testing only at idle.
- Not checking startup, shutdown, and load corner cases.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

Email: ahds@engineer.com

20. Vocabulaire technique FR ↔ EN / Technical vocabulary FR ↔ EN

Français	English
Intégrité de puissance	Power Integrity
Réseau de distribution de puissance	Power Distribution Network (PDN)
Impédance cible	Target impedance
Chute de tension	Voltage drop / droop
Ondulation	Ripple
Découplage	Decoupling
Condensateur de réservoir / bulk	Bulk capacitor
Inductance parasite	Parasitic inductance
Résistance série équivalente	Equivalent Series Resistance (ESR)
Inductance série équivalente	Equivalent Series Inductance (ESL)
Fréquence de résonance propre	Self-Resonant Frequency (SRF)
Anti-résonance	Anti-resonance
Amortissement	Damping
Chemin de retour	Return path
Boucle de courant	Current loop
Saut de charge	Load step
Réponse transitoire	Transient response
Courant d'appel	Inrush current
Séquençage des alimentations	Power sequencing
Nœud de commutation	Switch node
Plan de masse	Ground plane
Chute résistive	IR drop
Rebond de masse	Ground bounce
Point de charge	Point of load

21. Mini-résumé avant l'entrevue / Last-minute interview summary

- PI = maintenir chaque rail dans sa tolérance à la charge, en DC et pendant les transitoires.
- Ztarget ≈ ΔV/ΔI : penser en impédance, pas seulement en capacité.
- À haute fréquence, l'inductance de boucle devient critique.
- Un condensateur n'est pas idéal : C + ESR + ESL + interconnexion.
- Placement et vias peuvent être aussi importants que la valeur du condensateur.
- Pour un buck : réduire la boucle d'entrée à fort di/dt et la surface du switch node.
- Mesurer au point de charge avec une boucle de sonde minimale.
- Debug : vérifier mesure → source → distribution → charge → interaction/résonance.

- PI = keep each rail within tolerance at the load, in DC and during transients.
- Think in impedance, not only capacitance.
- At high frequency, loop inductance becomes critical.
- A capacitor is not ideal: C + ESR + ESL + interconnect.
- Placement and vias can matter as much as capacitor value.
- For a buck: minimize the high-di/dt input loop and switch-node area.
- Measure at the load with a minimal probe loop.
- Debug: verify measurement → source → distribution → load → interaction/resonance.

Fin — Ce document est conçu comme aide-mémoire pratique et support de préparation à une entrevue Hardware Design Engineer. Les valeurs exactes, contraintes de stabilité et recommandations de layout doivent toujours être confirmées dans les datasheets et guides d'application des composants utilisés.

End — This document is designed as a practical reference and preparation aid for a Hardware Design Engineer interview. Exact values, stability constraints and layout recommendations must always be confirmed in the datasheets and application notes of the components used.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.