Email: ahds@engineer.com

BOARD BRING-UP, HARDWARE DEBUGGING & ROOT CAUSE ANALYSIS

Complete Practical & Interview Handbook — FR / EN

Hardware Design Engineer • MCU • FPGA • Analog • Power • Interfaces • Production

1. Avant de toucher la carte / Before touching the board

1. REAL/TRICK — FR: Une carte avec FPGA fonctionne déjà. Quelle est la première chose à faire avant de commencer les mesures ?

Réponse FR : Avant même les mesures, appliquer les précautions ESD: poste ESD approprié et mise à la terre de l'opérateur, par exemple avec un bracelet antistatique correctement raccordé. Ensuite seulement manipuler la carte.

EN: A board with a working FPGA is on the bench. What is the first thing you do before measurements?

Answer EN: Before any measurement, apply ESD precautions: use an appropriate ESD workstation and ground yourself, for example with a correctly connected ESD wrist strap. Only then handle the board.

2. FR: Pourquoi l'ESD est-elle particulièrement importante avec FPGA, MCU et interfaces modernes ?

Réponse FR : Les géométries fines et entrées haute impédance peuvent être endommagées par une décharge non ressentie par l'opérateur. Le dommage peut être immédiat ou latent.

EN: Why is ESD especially important with modern FPGAs, MCUs, and interfaces?

Answer EN: Fine geometries and high-impedance inputs can be damaged by a discharge the operator does not feel. Damage can be immediate or latent.

3. FR: Que faites-vous avant la première mise sous tension d'un nouveau PCB ?

Réponse FR : Inspection visuelle, polarités/orientations, recherche de ponts et composants manquants, résistance vers masse sur les rails critiques, vérification du schéma/BOM/assembly, réglage de l'alimentation avec limite de courant.

EN: What do you do before first power-up of a new PCB?

Answer EN: Visual inspection, polarity/orientation checks, bridges and missing parts, resistance-to-ground on critical rails, schematic/BOM/assembly verification, and bench supply with a current limit.

4. REAL/TRICK — FR: Une faible résistance rail-to-ground signifie-t-elle forcément un court-circuit ?

Réponse FR : Non. Les FPGA/CPU et gros rails core peuvent présenter une résistance DC faible. Je compare aux attentes, à une good board, aux datasheets et observe la charge du multimètre avant de conclure.

EN: Does low rail-to-ground resistance always mean a short?

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

Answer EN: No. FPGA/CPU core rails can have low DC resistance. Compare with expectations, a known-good board, datasheets, and meter behavior before declaring a short.

5. FR: Pourquoi utiliser une alimentation de laboratoire limitée en courant au premier power-up ?

Réponse FR : Elle limite l'énergie d'un défaut et permet d'observer le courant progressivement. La limite doit être suffisamment basse pour protéger, mais assez haute pour permettre le démarrage prévu.

EN: Why use a current-limited bench supply for first power-up?

Answer EN: It limits fault energy and lets you observe current progressively. The limit should protect the board while still allowing expected startup.

2. Séquence de bring-up / Bring-up sequence

6. FR: Quel est votre ordre général de bring-up ?

Réponse FR : ESD et inspection → shorts/résistances → alimentation limitée → rails et sequencing → clocks → reset → configuration/boot → debug interface → mémoire → interfaces → fonctions applicatives → stress/worst-case.

EN: What is your general bring-up order?

Answer EN: ESD and inspection → shorts/resistance → current-limited power → rails and sequencing → clocks → reset → configuration/boot → debug interface → memory → interfaces → application functions → stress/worst-case.

7. FR: Pourquoi vérifier les rails avant le firmware ?

Réponse FR : Si les conditions électriques de base sont fausses, le comportement numérique est non fiable. Debugger le code avant power/reset/clock peut faire perdre des heures.

EN: Why verify rails before firmware?

Answer EN: If basic electrical conditions are wrong, digital behavior is unreliable. Debugging code before power/reset/clock can waste hours.

8. FR: Que mesurez-vous sur un rail, au-delà de sa valeur DC ?

Réponse FR : Startup ramp, overshoot/undershoot, ripple, transients de charge, sequencing et parfois current waveform. Un DMM seul peut masquer les événements rapides.

EN: What do you measure on a rail beyond its DC value?

Answer EN: Startup ramp, overshoot/undershoot, ripple, load transients, sequencing, and sometimes current waveform. A DMM can hide fast events.

9. FR: Comment vérifiez-vous le power sequencing ?

Réponse FR : Avec plusieurs voies d'oscilloscope ou acquisition adaptée, déclenchée au power-on; je compare ordre, délais, ramp rates et seuils aux exigences du composant.

EN: How do you verify power sequencing?

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

Answer EN: With multiple oscilloscope channels or suitable acquisition triggered at power-on; compare order, delays, ramp rates, and thresholds with device requirements.

10. FR: Le courant atteint immédiatement la limite. Que faites-vous ?

Réponse FR : Je coupe, je n'augmente pas aveuglément la limite. Je recherche rail fautif: résistance, injection à basse tension si appropriée, caméra thermique/alcool IPA ou mesure de chute, inspection et isolation des branches.

EN: Current immediately hits the limit. What do you do?

Answer EN: Power off; do not blindly raise the limit. Find the faulty rail using resistance checks, appropriate low-voltage injection, thermal/IPA or voltage-drop methods, inspection, and branch isolation.

11. REAL/TRICK — FR: Quand l'injection de tension est-elle dangereuse ?

Réponse FR : Si la tension injectée dépasse la limite d'un rail, back-power d'autres domaines, polarise des protections ou force des composants non alimentés. Il faut limiter tension et courant et comprendre le réseau.

EN: When is voltage injection dangerous?

Answer EN: If injected voltage exceeds a rail limit, back-powers other domains, forward-biases protection, or drives unpowered devices. Limit voltage/current and understand the network.

3. Clock, reset, boot / Horloge, reset, démarrage

12. FR: La tension est correcte mais le MCU ne démarre pas. Trois vérifications immédiates ?

Réponse FR : Clock, reset et boot/configuration straps; ensuite alimentation dynamique et interface debug.

EN: Voltage is correct but the MCU does not boot. Three immediate checks?

Answer EN: Clock, reset, and boot/configuration straps; then dynamic power quality and debug interface.

13. REAL/TRICK — FR: Comment vérifier un oscillateur sans perturber le circuit ?

Réponse FR : Utiliser une sonde faible capacité, idéalement active pour nœuds sensibles, ground très court et point de test prévu. Une sonde 10× peut arrêter certains oscillateurs.

EN: How do you check an oscillator without disturbing it?

Answer EN: Use a low-capacitance probe, ideally active for sensitive nodes, very short ground, and a designed test point. A 10× probe can stop some oscillators.

14. REAL/TRICK — FR: La carte démarre quand vous touchez le quartz avec la sonde. Que suggère cela ?

Réponse FR : La sonde modifie capacité/amortissement ou référence de masse: marge d'oscillation insuffisante, mauvais load capacitors/layout, bruit ou composant marginal. Le probe est devenu partie du circuit.

EN: Board boots when you touch the crystal with a probe. What does that suggest?

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

Answer EN: The probe changes capacitance/damping or ground reference: insufficient oscillation margin, wrong load capacitors/layout, noise, or a marginal component. The probe became part of the circuit.

15. FR: Reset reste bas. Comment l'isoler ?

Réponse FR : Identifier toutes les sources open-drain/push-pull du net, mesurer pull-up, supervisor, reset button, MCU/FPGA pins; isoler branches si nécessaire et vérifier sequencing.

EN: Reset stays low. How do you isolate it?

Answer EN: Identify all open-drain/push-pull sources on the net, measure pull-up, supervisor, reset button, MCU/FPGA pins; isolate branches if needed and verify sequencing.

16. FR: Pourquoi un reset peut-il sembler correct au DMM mais être mauvais ?

Réponse FR : Des glitches courts, seuils lents ou rebonds ne sont pas visibles au DMM. L'oscilloscope doit montrer le signal au démarrage et pendant les événements de charge.

EN: Why can reset look correct on a DMM but still be bad?

Answer EN: Short glitches, slow threshold crossings, or bounce are invisible to a DMM. Use a scope during startup and load events.

4. FPGA bring-up & debug

17. FR: Avant de programmer une nouvelle FPGA pour la première fois, que vérifiez-vous ?

Réponse FR : Rails core/aux/I/O, sequencing/ramp, configuration pins, reference clocks et JTAG integrity. Ensuite seulement configuration.

EN: Before programming a new FPGA for the first time, what do you verify?

Answer EN: Core/aux/I/O rails, sequencing/ramp, configuration pins, reference clocks, and JTAG integrity. Then configuration.

18. FR: JTAG ne détecte pas la FPGA. Votre arbre de diagnostic ?

Réponse FR : ESD; power rails; JTAG connector pinout/reference ground; TCK/TMS/TDI/TDO niveaux et continuité; reset/config pins; chaîne JTAG; Vref du debugger; fréquence TCK; soudures; puis device damage.

EN: JTAG cannot detect the FPGA. What is your diagnostic tree?

Answer EN: ESD; power rails; JTAG connector pinout/reference ground; TCK/TMS/TDI/TDO levels and continuity; reset/config pins; JTAG chain; debugger Vref; TCK frequency; soldering; then possible device damage.

19. FR: FPGA se configure, DONE est actif, mais aucune sortie ne bouge. Que vérifiez-vous ?

Réponse FR : Clock réel, resets internes/externes, pin constraints, I/O bank voltage et I/O standard, enables, PLL lock, firmware/bitstream version, puis signaux internes avec ILA/SignalTap si disponible.

EN: FPGA configures and DONE is active, but no outputs toggle. What do you check?

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

Answer EN: Actual clock, internal/external resets, pin constraints, I/O bank voltage and I/O standard, enables, PLL lock, bitstream version, then internal signals with ILA/SignalTap if available.

20. REAL/TRICK — FR: Une mauvaise tension de banque I/O peut-elle laisser la FPGA se configurer ?

Réponse FR : Oui, selon architecture. La configuration peut réussir alors que les I/O de cette banque ne fonctionnent pas correctement ou sont soumis à une contrainte électrique dangereuse.

EN: Can a wrong I/O-bank voltage still allow FPGA configuration?

Answer EN: Yes, depending on architecture. Configuration may succeed while that bank's I/O fails or is electrically overstressed.

21. FR: Comment distinguer bug RTL et problème PCB ?

Réponse FR : Créer des tests simples contrôlables: toggle d'une pin, loopback, pattern fixe, internal logic analyzer; mesurer aux pins et après buffers/connecteurs. Réduire la chaîne jusqu'à localiser la frontière du défaut.

EN: How do you distinguish an RTL bug from a PCB problem?

Answer EN: Create simple controlled tests: toggle a pin, loopback, fixed pattern, internal logic analyzer; measure at pins and after buffers/connectors. Reduce the chain until the fault boundary is localized.

22. FR: Pourquoi conserver un golden bitstream ?

Réponse FR : Il fournit une référence connue pour séparer régression firmware/RTL d'un défaut hardware et accélère la comparaison entre cartes.

EN: Why keep a golden bitstream?

Answer EN: It provides a known-good reference to separate firmware/RTL regression from hardware faults and speeds board-to-board comparison.

5. MCU, firmware & debug interfaces

23. FR: SWD/JTAG connecte seulement 'under reset'. Que suggère cela ?

Réponse FR : Le firmware peut reconfigurer les pins/debug, entrer en low-power, watchdog/reset loop ou provoquer un fault très tôt. Il faut aussi vérifier reset et alimentation.

EN: SWD/JTAG only connects 'under reset'. What does that suggest?

Answer EN: Firmware may reconfigure debug pins, enter low power, watchdog/reset loop, or fault very early. Also verify reset and power.

24. FR: MCU reset aléatoirement. Que cherchez-vous ?

Réponse FR : Reset cause registers, watchdog, brownout, rail transients, reset pin glitches, clock faults, stack/memory faults, EMI/ESD et charge externe. Corréler reset avec oscilloscope et logs.

EN: MCU resets randomly. What do you look for?

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

Answer EN: Reset-cause registers, watchdog, brownout, rail transients, reset-pin glitches, clock faults, stack/memory faults, EMI/ESD, and external load. Correlate reset with scope and logs.

25. REAL/TRICK — FR: Le debugger fait disparaître le bug. Pourquoi ?

Réponse FR : Timing changé, clocks/peripherals figés, alimentation/masse modifiée, probe loading, optimisation différente ou comportement watchdog. C'est un Heisenbug: reproduire avec instrumentation moins intrusive.

EN: The debugger makes the bug disappear. Why?

Answer EN: Changed timing, frozen clocks/peripherals, altered power/ground, probe loading, different optimization, or watchdog behavior. It is a Heisenbug; reproduce with less intrusive instrumentation.

26. FR: Pourquoi ajouter des test firmware simples pendant bring-up ?

Réponse FR : Ils isolent un bloc à la fois: GPIO, clock output, ADC reference, memory pattern, interface loopback. Cela réduit les variables par rapport à l'application complète.

EN: Why add simple test firmware during bring-up?

Answer EN: It isolates one block at a time: GPIO, clock output, ADC reference, memory pattern, interface loopback. This reduces variables versus the full application.

6. Interfaces numériques / Digital interfaces

27. FR: SPI ne fonctionne pas. Que mesurez-vous ?

Réponse FR : CS, SCLK, MOSI, MISO au niveau du maître et de l'esclave; mode CPOL/CPHA, fréquence, niveaux, direction, timing CS, pin mux, pull-ups/downs et intégrité du signal.

EN: SPI does not work. What do you measure?

Answer EN: CS, SCLK, MOSI, MISO at master and slave; CPOL/CPHA, frequency, levels, direction, CS timing, pin mux, pulls, and signal integrity.

28. FR: I^2C reste bas. Causes typiques ?

Réponse FR : Device tenant SDA/SCL, court, pull-up absent/trop faible, mauvais voltage domain, level shifter, power-off device back-power, clock stretching ou bus bloqué après transaction incomplète.

EN: I^2C stays low. Typical causes?

Answer EN: Device holding SDA/SCL, short, missing/too-strong pull-up, wrong voltage domain, level shifter, back-powered unpowered device, clock stretching, or bus stuck after incomplete transaction.

29. FR: UART affiche des caractères illisibles. Premières vérifications ?

Réponse FR : Baud rate réel, clock source, format bits/parité/stop, inversion/RS-232 vs TTL, niveaux de tension, ground commun et erreur de fréquence.

EN: UART shows garbage. First checks?

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

Answer EN: Actual baud rate, clock source, data/parity/stop format, inversion/RS-232 versus TTL, voltage levels, common ground, and frequency error.

30. FR: Une interface fonctionne à 1 MHz mais pas à 20 MHz. Que concluez-vous ?

Réponse FR : Probable problème de marge: SI, timing, drive strength, termination, return path, level shifter/buffer bandwidth ou probe. Mesurer edges et timing aux récepteurs.

EN: An interface works at 1 MHz but not at 20 MHz. What do you conclude?

Answer EN: Likely a margin problem: SI, timing, drive strength, termination, return path, level-shifter/buffer bandwidth, or probing. Measure edges and timing at receivers.

31. REAL/TRICK — FR: Le bus fonctionne seulement avec la sonde d'oscilloscope attachée. Pourquoi ?

Réponse FR : La sonde ajoute capacité/amortissement ou améliore involontairement une référence de masse. Cela pointe vers ringing, floating node, termination, edge rate ou mauvais retour.

EN: Bus works only with the oscilloscope probe attached. Why?

Answer EN: The probe adds capacitance/damping or unintentionally improves ground reference. This points to ringing, a floating node, termination, edge rate, or poor return path.

32. FR: Logic analyzer ou oscilloscope ?

Réponse FR : Logic analyzer pour états/protocoles multi-canaux et timing logique; oscilloscope pour amplitude analogique, edge shape, ringing, noise, setup/hold réel. Souvent les deux sont complémentaires.

EN: Logic analyzer or oscilloscope?

Answer EN: Logic analyzer for multi-channel states/protocols and logical timing; oscilloscope for analog amplitude, edge shape, ringing, noise, and real setup/hold. Often both are complementary.

7. Analog, ADC, sensors

33. FR: ADC donne une valeur instable. Que vérifiez-vous ?

Réponse FR : Référence, AVDD/DVDD, ground/return, source impedance et acquisition time, filtering, input range/common-mode, clock noise, layout et calibration.

EN: ADC reading is unstable. What do you check?

Answer EN: Reference, AVDD/DVDD, ground/return, source impedance and acquisition time, filtering, input/common-mode range, clock noise, layout, and calibration.

34. FR: Mesure analogique fausse seulement quand le DC/DC commute. Pourquoi ?

Réponse FR : Couplage par alimentation, ground impedance, champ magnétique/électrique, harmonique de switching ou sampling alias. Corréler erreur avec switch node et tester filtrage/layout/timing.

EN: Analog reading is wrong only while the DC/DC switches. Why?

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

Answer EN: Coupling through supply, ground impedance, magnetic/electric field, switching harmonics, or sampling alias. Correlate error with switch node and test filtering/layout/timing.

35. REAL/TRICK — FR: Un op-amp est à la bonne tension DC mais oscille. Pourquoi le DMM vous trompe-t-il ?

Réponse FR : Le DMM moyenne le signal. Il faut oscilloscope, vérifier stabilité, charge capacitive, découplage, feedback layout et marge de phase.

EN: An op-amp has the correct DC voltage but oscillates. Why does the DMM mislead you?

Answer EN: The DMM averages the signal. Use a scope and check stability, capacitive load, decoupling, feedback layout, and phase margin.

36. FR: Capteur fonctionne sur une carte mais pas une autre. Méthode ?

Réponse FR : A/B comparison contrôlée: mêmes firmware/conditions, comparer rails, clocks, interface, résistances passives, assembly; swap du capteur si possible pour voir si le défaut suit composant ou PCB.

EN: Sensor works on one board but not another. Method?

Answer EN: Controlled A/B comparison: same firmware/conditions, compare rails, clocks, interface, passives, assembly; swap sensor if possible to see whether fault follows component or PCB.

8. Power debugging

37. REAL/TRICK — FR: 3,3 V mesure 3,30 V au DMM mais le MCU reset. Pourquoi ?

Réponse FR : Le DMM ne voit pas forcément droop, ripple ou glitch de quelques ns/µs. Mesurer au pin d'alimentation du MCU avec ground court et déclencher sur reset/droop.

EN: 3.3 V measures 3.30 V on a DMM but MCU resets. Why?

Answer EN: The DMM may miss ns/µs droop, ripple, or glitches. Measure at the MCU supply pin with a short ground and trigger on reset/droop.

38. FR: Buck a la bonne sortie mais chauffe. Que mesurez-vous ?

Réponse FR : Vin/Iin/Vout/Iout pour pertes, switch node, gate drive, inductor current si possible, fréquence, duty, diode/synchronous timing, ripple et température des composants.

EN: Buck output is correct but it runs hot. What do you measure?

Answer EN: Vin/Iin/Vout/Iout for loss, switch node, gate drive, inductor current if possible, frequency, duty, diode/synchronous timing, ripple, and component temperatures.

39. FR: Rail monte puis s'effondre périodiquement. Interprétation ?

Réponse FR : Possible hiccup current limit, UVLO, thermal/protection, load short/intermittent ou sequencing feedback. Observer enable, input, output et current synchronisés.

EN: Rail rises then collapses periodically. Interpretation?

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

Answer EN: Possible hiccup current limit, UVLO, thermal/protection, load short/intermittent, or sequencing feedback. Observe enable, input, output, and current synchronously.

40. FR: Comment localiser un court sans caméra thermique ?

Réponse FR : Injection limitée et mesure de millivolt drop le long du cuivre, IPA/flux evaporation, résistance comparative, segmentation en retirant beads/0Ω, ou thermocouple. Prudence sur tension injectée.

EN: How do you locate a short without a thermal camera?

Answer EN: Current-limited injection and millivolt-drop tracing along copper, IPA/flux evaporation, comparative resistance, segmentation by removing beads/0Ω links, or thermocouple. Be careful with injected voltage.

9. Méthode de debug / Debug methodology

41. FR: Quelle est votre méthode générale de dépannage ?

Réponse FR : Définir précisément le symptôme et les conditions; établir une baseline; diviser le système; formuler des hypothèses testables; mesurer; changer une variable à la fois; localiser la cause; corriger; reproduire et valider.

EN: What is your general troubleshooting method?

Answer EN: Define the symptom and conditions precisely; establish a baseline; divide the system; form testable hypotheses; measure; change one variable at a time; localize the cause; correct it; reproduce and validate.

42. FR: Pourquoi 'change one thing at a time' est-il important ?

Réponse FR : Si plusieurs variables changent, on ne sait pas laquelle a corrigé ou déplacé le problème et on peut masquer la cause racine.

EN: Why is 'change one thing at a time' important?

Answer EN: If several variables change, you cannot know which one fixed or shifted the problem, and you may hide the root cause.

43. FR: Qu'est-ce qu'une known-good board et comment l'utiliser ?

Réponse FR : Une unité validée servant de référence A/B. Comparer waveforms, résistances, rails, firmware et composants dans les mêmes conditions, sans supposer qu'elle est parfaite.

EN: What is a known-good board and how do you use it?

Answer EN: A validated unit used as an A/B reference. Compare waveforms, resistance, rails, firmware, and components under identical conditions, without assuming it is perfect.

44. FR: Pourquoi documenter les mesures pendant le debug ?

Réponse FR : Pour éviter répétitions, préserver conditions et preuves, permettre comparaison, transfert à d'autres ingénieurs et RCA reproductible.

EN: Why document measurements during debug?

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

Answer EN: To avoid repeated work, preserve conditions and evidence, enable comparison and handoff, and make RCA reproducible.

45. REAL/TRICK — FR: Quand remplacer un composant 'pour voir' est-il une mauvaise méthode ?

Réponse FR : Quand cela détruit la preuve ou change plusieurs variables sans mesure préalable. Le swap est utile comme expérience contrôlée, surtout A/B, mais pas comme première réaction aveugle.

EN: When is replacing a component 'just to see' a bad method?

Answer EN: When it destroys evidence or changes variables without prior measurement. Swapping is useful as a controlled A/B experiment, but not as a blind first reaction.

46. FR: Qu'est-ce que divide-and-conquer en hardware debug ?

Réponse FR : Choisir un point intermédiaire observable et déterminer si le défaut est avant ou après, puis répéter jusqu'au bloc/net/composant responsable.

EN: What is divide-and-conquer in hardware debug?

Answer EN: Choose an observable midpoint and determine whether the fault is before or after it, then repeat until the responsible block/net/component is isolated.

10. Root Cause Analysis

47. FR: Différence entre symptôme, cause immédiate et cause racine ?

Réponse FR : Symptôme: effet observé. Cause immédiate: mécanisme qui produit l'effet. Cause racine: raison fondamentale de conception/processus/contrôle ayant permis le mécanisme et dont la correction prévient la récidive.

EN: Difference between symptom, immediate cause, and root cause?

Answer EN: Symptom is the observed effect. Immediate cause is the mechanism producing it. Root cause is the fundamental design/process/control reason that allowed it and whose correction prevents recurrence.

48. FR: Qu'est-ce que 5 Why et quelle est sa limite ?

Réponse FR : Poser 'pourquoi' successivement pour remonter la chaîne causale. Ce n'est pas une preuve: il faut valider chaque lien par données et accepter plusieurs causes si nécessaire.

EN: What is 5 Why and what is its limitation?

Answer EN: Ask 'why' repeatedly to move up the causal chain. It is not proof: validate each link with data and allow multiple causes when appropriate.

49. FR: Quand utiliser un fishbone/Ishikawa ?

Réponse FR : Quand plusieurs familles de causes sont plausibles: design, component, assembly, test, environment, firmware, measurement, operator/process. Il structure les hypothèses avant validation.

EN: When do you use a fishbone/Ishikawa diagram?

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

Answer EN: When several cause families are plausible: design, component, assembly, test, environment, firmware, measurement, operator/process. It structures hypotheses before validation.

50. FR: Comment prouvez-vous une root cause ?

Réponse FR : La cause doit expliquer le symptôme et ses conditions; idéalement reproduire le défaut en introduisant la cause, le supprimer par correction, et confirmer sur plusieurs unités/conditions.

EN: How do you prove a root cause?

Answer EN: The cause must explain the symptom and conditions; ideally reproduce the failure by introducing it, remove it by correction, and confirm across multiple units/conditions.

51. FR: Correction et corrective action sont-elles identiques ?

Réponse FR : Non. Correction répare l'unité actuelle; corrective action élimine la cause pour éviter récidive, par exemple changement design, process, test ou documentation.

EN: Are correction and corrective action the same?

Answer EN: No. Correction fixes the current unit; corrective action eliminates the cause to prevent recurrence, such as a design, process, test, or documentation change.

11. Intermittents, temperature & marginal faults

52. FR: Panne uniquement à froid. Que suspectez-vous ?

Réponse FR : Marges d'oscillateur, ESR/capacitance, solder cracks/CTE, semiconductor thresholds, regulator startup, timing, crystal, connector. Reproduire en chambre/spray approprié et corréler.

EN: Failure only when cold. What do you suspect?

Answer EN: Oscillator margin, ESR/capacitance, solder cracks/CTE, semiconductor thresholds, regulator startup, timing, crystal, connector. Reproduce with controlled temperature and correlate.

53. FR: Panne uniquement à chaud ?

Réponse FR : Thermal shutdown, leakage, RDS(on), timing drift, oscillator, marginal solder/contact, component damage, reference drift. Localiser avec thermal map et chauffage ciblé contrôlé.

EN: Failure only when hot?

Answer EN: Thermal shutdown, leakage, RDS(on), timing drift, oscillator, marginal solder/contact, component damage, reference drift. Localize with thermal mapping and controlled targeted heating.

54. REAL/TRICK — FR: Pourquoi le freeze spray peut-il être trompeur ?

Réponse FR : Il peut créer condensation, stress mécanique brutal et refroidir plusieurs éléments. Utiliser avec contrôle et confirmer par méthode plus reproductible.

EN: Why can freeze spray be misleading?

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

Answer EN: It can create condensation, abrupt mechanical stress, and cool multiple elements. Use carefully and confirm with a more reproducible method.

55. FR: La panne apparaît quand on fléchit le PCB. Que cherchez-vous ?

Réponse FR : Cracked solder joint/via/trace, connector, BGA joint, MLCC crack ou contact mécanique. Utiliser inspection, continuity sous contrainte contrôlée et localisation mécanique.

EN: Failure appears when flexing the PCB. What do you look for?

Answer EN: Cracked solder joint/via/trace, connector, BGA joint, MLCC crack, or mechanical contact. Use inspection, continuity under controlled stress, and mechanical localization.

56. FR: Une carte échoue 1 fois sur 100 boots. Comment debugger ?

Réponse FR : Automatiser power cycling et logging, capturer rails/reset/clock avec trigger/segmented memory, enregistrer boot status et comparer failure vs pass. Il faut capturer l'événement, pas observer manuellement 100 fois.

EN: A board fails 1 in 100 boots. How do you debug it?

Answer EN: Automate power cycling and logging, capture rails/reset/clock with trigger/segmented memory, record boot status, and compare fail versus pass. Capture the event rather than manually watching 100 boots.

12. Production & board-to-board failures

57. FR: 10 cartes fonctionnent, la 11e non. Première approche ?

Réponse FR : Ne pas modifier le design immédiatement. Faire A/B avec même firmware/setup, inspection assembly, rails/résistances, programming data, lot/date codes; localiser si défaut suit PCB ou composant.

EN: Ten boards work and the 11th does not. First approach?

Answer EN: Do not immediately change the design. A/B with same firmware/setup, inspect assembly, rails/resistance, programming data, lot/date codes; determine whether fault follows PCB or component.

58. FR: Toutes les cartes d'un nouveau lot échouent. Que suspectez-vous ?

Réponse FR : Changement commun: BOM substitution, assembly/process, stencil, PCB fab revision, firmware/programming, test fixture, supplier lot. Vérifier change history avant de chercher 100 défauts indépendants.

EN: All boards from a new lot fail. What do you suspect?

Answer EN: A common change: BOM substitution, assembly/process, stencil, PCB fab revision, firmware/programming, test fixture, or supplier lot. Check change history before assuming independent faults.

59. REAL/TRICK — FR: Pourquoi un golden unit peut-il être dangereux en production debug ?

Réponse FR : S'il a été reworké ou n'est plus représentatif, il peut conduire à une fausse référence. Il faut contrôler revision, firmware et configuration.

EN: Why can a golden unit be dangerous in production debug?

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

Answer EN: If it has been reworked or is no longer representative, it can become a false reference. Control revision, firmware, and configuration.

60. FR: Quelles données de traçabilité sont utiles ?

Réponse FR : PCB/assembly revision, serial, component lots critiques, firmware/FPGA image, date/line, test results, rework history et conditions de failure.

EN: What traceability data is useful?

Answer EN: PCB/assembly revision, serial, critical component lots, firmware/FPGA image, date/line, test results, rework history, and failure conditions.

13. Instruments & measurement traps

61. REAL/TRICK — FR: Pourquoi le ground lead long d'une sonde peut-il créer du ringing ?

Réponse FR : Son inductance avec la capacité de sonde forme une boucle résonante et capte du champ. Utiliser ground spring/coax et boucle minimale.

EN: Why can a long probe ground lead create ringing?

Answer EN: Its inductance with probe capacitance forms a resonant loop and picks up fields. Use a ground spring/coax and minimize loop area.

62. FR: Comment savoir si un glitch est réel ou artefact de mesure ?

Réponse FR : Changer méthode de probing, ground length, bandwidth limit, probe type et point de référence; comparer avec deuxième instrument/voie. Un vrai événement doit être cohérent avec le circuit.

EN: How do you tell whether a glitch is real or a measurement artifact?

Answer EN: Change probing method, ground length, bandwidth limit, probe type, and reference point; compare with another channel/instrument. A real event should be consistent with circuit behavior.

63. FR: Pourquoi mesurer directement au pin du composant ?

Réponse FR : La chute et l'inductance entre test point et pin peuvent cacher le problème réel, surtout pour transients rapides et rails à fort di/dt.

EN: Why measure directly at the component pin?

Answer EN: Voltage drop and inductance between test point and pin can hide the real issue, especially for fast transients and high-di/dt rails.

64. FR: Quand utiliser une sonde différentielle ?

Réponse FR : Pour mesurer entre deux nœuds non référencés à la masse du scope, high-side, switch node ou petite tension commune élevée, dans les limites de common-mode et sécurité de la sonde.

EN: When do you use a differential probe?

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

Answer EN: For measurements between two nodes not referenced to scope ground, high-side/switch nodes, or small differential voltage on high common mode, within probe common-mode and safety limits.

65. REAL/TRICK — FR: Pourquoi ne jamais accrocher arbitrairement la masse d'un oscilloscope de table ?

Réponse FR : La masse du scope est souvent reliée à protective earth. La connecter à un nœud non-terre peut créer un court-circuit dangereux et endommager circuit/instrument.

EN: Why should you never arbitrarily clip a bench oscilloscope ground?

Answer EN: Scope ground is often tied to protective earth. Connecting it to a non-earth node can create a dangerous short and damage the circuit or instrument.

14. Scénarios rapides / Rapid interview scenarios

66. FR: La LED power est allumée mais la carte est morte. Votre réponse en 30 secondes ?

Réponse FR : La LED ne prouve qu'un point. Je vérifie les rails aux charges, current consumption, reset et clock, puis boot/debug interface. Je suis la chaîne d'énergie et de démarrage au lieu de supposer que power est bon.

EN: Power LED is on but board is dead. Your 30-second answer?

Answer EN: The LED proves only one point. I verify rails at the loads, current consumption, reset and clock, then boot/debug interface. I follow the power/startup chain instead of assuming power is good.

67. FR: La carte fonctionne sans boîtier mais pas une fois assemblée. Hypothèses ?

Réponse FR : Thermal, mechanical stress, grounding/chassis, connector seating, EMI, cable routing, airflow ou short/contact avec enclosure. Reproduire une variable mécanique à la fois.

EN: Board works outside the enclosure but fails when assembled. Hypotheses?

Answer EN: Thermal, mechanical stress, grounding/chassis, connector seating, EMI, cable routing, airflow, or enclosure contact/short. Reproduce one mechanical variable at a time.

68. REAL/TRICK — FR: Après rework, la panne a disparu. RCA terminée ?

Réponse FR : Non. Le rework peut avoir corrigé soudure, déplacé composant, chauffé une fissure ou masqué le défaut. Documenter ce qui a changé et chercher preuve avant de conclure.

EN: Failure disappeared after rework. Is RCA complete?

Answer EN: No. Rework may have fixed solder, moved a component, heated a crack, or masked the fault. Document what changed and seek evidence before concluding.

69. FR: Un collègue dit 'c'est sûrement le firmware'. Que faites-vous ?

Réponse FR : Je transforme l'opinion en hypothèse testable: golden firmware, minimal test image, hardware measurements, logs et A/B. Je ne choisis pas hardware ou software par intuition.

EN: A colleague says 'it is probably firmware.' What do you do?

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

Answer EN: Turn the opinion into a testable hypothesis: golden firmware, minimal test image, hardware measurements, logs, and A/B comparison. Do not choose hardware versus software by intuition.

70. FR: Que dites-vous si vous ne connaissez pas immédiatement la cause pendant l'interview ?

Réponse FR : Je n'invente pas. Je définis les observations nécessaires, propose l'ordre de mesures et explique comment chaque résultat réduit l'espace des causes.

EN: What do you say if you do not immediately know the cause in an interview?

Answer EN: I do not guess. I define the observations needed, propose the measurement order, and explain how each result narrows the cause space.

15. Checklist — First Power-Up

- ESD workstation / wrist strap / grounding verified.
- Correct PCB revision, BOM, assembly drawing and firmware identified.
- Visual inspection: polarity, orientation, bridges, missing/damaged parts.
- Resistance-to-ground checks on critical rails; compare against expectations.
- Bench supply voltage and current limit set before connection.
- Monitor input current during controlled power-up.
- Verify every rail at the load: DC, startup, ripple/transients and sequencing.
- Verify clocks, reset and configuration/boot straps.
- Confirm debug interface and device identity before changing firmware.
- Bring up one subsystem/interface at a time and record results.

16. RCA template — Interview & real lab

1. Symptom: What exactly fails? What still works?

2. Conditions: Temperature, voltage, load, unit, firmware, timing, enclosure.

3. Baseline: Known-good unit/configuration and expected waveforms.

4. Evidence: Measurements, logs, photos, scope captures, resistance/current.

5. Hypotheses: Rank by physics/evidence, not convenience.

6. Isolation: Divide-and-conquer; one controlled variable at a time.

7. Root-cause proof: Reproduce with cause; remove with correction.

8. Corrective action: Design/process/test/documentation change.

9. Verification: Multiple units, worst-case conditions, regression.

17. Vocabulaire FR ↔ EN

Français	English

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

mise à la terre	grounding
bracelet antistatique	ESD wrist strap
mise sous tension	power-up
limite de courant	current limit
court-circuit	short circuit
séquencement	sequencing
horloge	clock
réinitialisation	reset
débogage	debugging
cause racine	root cause
carte de référence fonctionnelle	known-good board
panne intermittente	intermittent failure
chute de tension	voltage droop
sonde différentielle	differential probe
boucle de masse	ground loop
point de test	test point
reprise / retouche	rework
traçabilité	traceability

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.