AHDS
Annissoff Hardware Development System
Design once. Reuse forever.

Email: ahds@engineer.com

MPU & CPU HARDWARE DESIGN FOR EMBEDDED & COMPUTER SYSTEMS / CONCEPTION MATÉRIELLE MPU ET CPU POUR SYSTÈMES EMBARQUÉS ET INFORMATIQUES

Cortex-A • STM32MP1/MP2 • Intel • AMD • Chipsets/PCH • DDR • GDDR • GPU • PCIe • VRM • PCB • SI/PI • Thermal • Boot • Bring-Up / Cortex-A • STM32MP1/MP2 • Intel • AMD • Chipsets/PCH • DDR • GDDR • GPU • PCIe • VRM • PCB • SI/PI • Thermique • Démarrage • Mise en route

3000 Theory, Calculation, Design & Debugging Questions — Français / English

A board-level study guide from processor architecture to power, memory, high-speed interfaces, boot, thermal design, validation and senior RCA. / Un guide d'étude au niveau carte, de l'architecture du processeur à l'alimentation, la mémoire, les interfaces rapides, le démarrage, la conception thermique, la validation et la RCA senior.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

Email: ahds@engineer.com

How to use this document / Comment utiliser ce document

FR : Ce document traite le MPU/CPU du point de vue de l'ingénieur hardware : architecture, schéma, alimentation, mémoire, interfaces rapides, PCB, démarrage et diagnostic.
EN: This document treats MPU/CPU platforms from the hardware engineer's viewpoint: architecture, schematic design, power, memory, high-speed interfaces, PCB, boot, and diagnosis.
FR : Les valeurs exactes de rails, courants, séquences, timings, brochages et topologies dépendent toujours du processeur, du chipset/PCH, de la mémoire et du design guide concernés.
EN: Exact rail voltages, currents, sequences, timing, pinout, and topology always depend on the specific processor, chipset/PCH, memory device, and platform design guide.
FR : Les sections DDR/GDDR complètent un cours mémoire général : ici l'accent est mis sur l'intégration au niveau carte, le routage, l'alimentation, le training et le bring-up.
EN: DDR/GDDR sections complement a general memory course: here the emphasis is board-level integration, routing, power, training, and bring-up.
FR : Les questions historiques Northbridge/Southbridge sont conservées pour comprendre l'évolution vers les contrôleurs mémoire/PCIe intégrés et les PCH/chipsets modernes.
EN: Historical Northbridge/Southbridge questions are retained to explain the evolution toward integrated memory/PCIe controllers and modern PCH/chipset architectures.

Core engineering formulas / Formules essentielles

Concept	Formula / Key point / Formule / Point clé
Power / Puissance	$P = V \times I$
Voltage drop / Chute de tension	$V_{drop} = I \times R$
Conduction loss / Pertes par conduction	$P = I^2R$
Efficiency / Rendement	$\eta = P_{out} / P_{in}$
Thermal / Thermique	$T_j \approx T_a + P \times \theta_{JA}$ (first-order estimate) / $T_j \approx T_a + P \times \theta_{JA}$ (estimation au premier ordre)
Bandwidth / Bande passante	BW = transfers/s × bus_width_bits / 8 / BP = transferts/s × largeur de bus en bits / 8
Differential impedance / Impédance différentielle	Target defined by interface/platform stack-up requirements / Cible définie par les exigences d'interface et de stack-up de la plateforme
RC time constant / Constante de temps RC	$\tau = R \times C$
Capacitor transient estimate / Estimation du transitoire sur condensateur	$\Delta V \approx I \times \Delta t / C$
Inductor slew / Pente de l'inductance	$di/dt = V/L$
PCIe payload reality / Réalité du débit utile PCIe	Effective throughput < raw line rate due to encoding/protocol overhead / Débit effectif < débit brut de ligne à cause du codage et du surcoût de protocole
Memory capacity / Capacité mémoire	Capacity = devices × density per device, subject to controller topology / Capacité = nombre de composants × densité par composant, selon la topologie du contrôleur
Power margin / Marge de puissance	Design current > measured/estimated peak current with platform-specific transient margin / Courant de conception > courant crête mesuré/estimé avec marge transitoire propre à la plateforme

1. MPU/CPU Fundamentals / Fondamentaux MPU-CPU

#	FRANÇAIS — Question / Réponse	ENGLISH — Question / Answer
1	**Q:** Qu'est-ce que « MPU vs MCU » et où intervient-il dans une carte MPU/CPU ? **R:** MPU vs MCU oppose les processeurs applicatifs exécutant un OS depuis une DRAM externe aux microcontrôleurs exécutant depuis une mémoire interne ; cela fixe la complexité de la carte.	**Q:** What is MPU vs MCU, and where does it fit in an MPU/CPU board? **A:** MPU vs MCU contrasts application processors running an OS from external DRAM with microcontrollers running from on-chip memory; it sets board complexity.
2	**Q:** Quels paramètres faut-il vérifier pour MPU vs MCU pendant la conception ? **R:** Vérifier l'interface DRAM, le média de boot, le nombre de rails, les horloges, le boîtier (BGA) et le nombre de couches, qu'un MCU exige rarement.	**Q:** What parameters should be checked for MPU vs MCU during design? **A:** Check DRAM interface, boot media, rail count, clocks, package (BGA) and PCB layer count, which an MCU rarely needs.
3	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour MPU vs MCU ? **R:** Comparer les budgets de puissance : une carte MPU ajoute DRAM, PMIC et plusieurs rails, donc la puissance totale est la somme de tous les domaines, pas du coeur seul.	**Q:** What engineering calculation or budget should you know for MPU vs MCU? **A:** Compare power budgets: an MPU board adds DRAM, PMIC and several rails, so total power is the sum of all domains, not the core alone.
4	**Q:** Comment valider MPU vs MCU sur le prototype ? **R:** Réaliser une carte minimale, vérifier rails, horloges, activité de la boot ROM, entraînement DRAM et console avant d'ajouter des périphériques.	**Q:** How would you validate MPU vs MCU on the prototype? **A:** Build a minimal board, verify rails, clocks, boot ROM activity, DRAM training and a console before adding peripherals.
5	**Q:** Scénario Senior : le système présente une panne liée à MPU vs MCU. Quelle est votre méthode RCA ? **R:** Si le design s'arrête au boot, séparer les preuves d'alimentation, d'horloge, de média de boot et de DRAM avant d'accuser le logiciel.	**Q:** Senior scenario: the system has a failure related to MPU vs MCU. What is your RCA method? **A:** If a design stops at boot, separate power, clock, boot media and DRAM evidence before blaming software.
6	**Q:** Qu'est-ce que « CPU vs SoC » et où intervient-il dans une carte MPU/CPU ? **R:** CPU vs SoC distingue un simple ensemble de coeurs d'un circuit qui intègre contrôleur mémoire, interconnexion et périphériques.	**Q:** What is CPU vs SoC, and where does it fit in an MPU/CPU board? **A:** CPU vs SoC distinguishes a bare processor core complex from a chip that integrates memory controller, interconnect and peripherals.
7	**Q:** Quels paramètres faut-il vérifier pour CPU vs SoC pendant la conception ? **R:** Vérifier quelles interfaces sont intégrées ou externes (PCH, PHY), car elles déterminent composants, broches et rails de la carte.	**Q:** What parameters should be checked for CPU vs SoC during design? **A:** Check which interfaces are on-die versus external (PCH, PHYs), because they decide board parts, pins and rails.
8	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour CPU vs SoC ? **R:** Additionner la puissance de chaque bloc intégré activé et des composants externes pour obtenir un budget réaliste.	**Q:** What engineering calculation or budget should you know for CPU vs SoC? **A:** Add the power of every integrated block you enable plus external companions to get a realistic budget.
9	**Q:** Comment valider CPU vs SoC sur le prototype ? **R:** Valider séparément chaque périphérique intégré sur le prototype, avec son horloge, son rail et son multiplexage.	**Q:** How would you validate CPU vs SoC on the prototype? **A:** Validate each integrated peripheral separately on the prototype, with its own clock, rail and pin mux.
10	**Q:** Scénario Senior : le système présente une panne liée à CPU vs SoC. Quelle est votre méthode RCA ? **R:** Quand un périphérique échoue, vérifier le multiplexage, la porte d'horloge et le rail du SoC avant de suspecter le PHY externe.	**Q:** Senior scenario: the system has a failure related to CPU vs SoC. What is your RCA method? **A:** When a peripheral fails, check the SoC pin mux, clock gate and rail before suspecting the external PHY.
11	**Q:** Qu'est-ce que « ISA » et où intervient-il dans une carte MPU/CPU ? **R:** L'ISA définit le jeu d'instructions et les registres vus par le logiciel : elle fixe compatibilité binaire et chaînes d'outils, pas la carte.	**Q:** What is ISA, and where does it fit in an MPU/CPU board? **A:** The ISA defines the instruction set and registers software sees, so it fixes binary compatibility and toolchains, not the board.
12	**Q:** Quels paramètres faut-il vérifier pour ISA pendant la conception ? **R:** Vérifier la variante d'ISA et les extensions du composant par rapport au logiciel et à l'OS prévus.	**Q:** What parameters should be checked for ISA during design? **A:** Check the ISA variant and extensions the part implements against the software and OS you plan to run.
13	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour ISA ? **R:** Il n'y a pas de calcul électrique ; le budget est la compatibilité logicielle, par exemple les extensions d'instructions requises.	**Q:** What engineering calculation or budget should you know for ISA? **A:** There is no electrical calculation; the budget is software compatibility, for example the required instruction extensions.
14	**Q:** Comment valider ISA sur le prototype ? **R:** Exécuter un binaire connu ou démarrer une image d'OS et confirmer l'absence d'exceptions d'instruction illégale.	**Q:** How would you validate ISA on the prototype? **A:** Run a known binary or boot an OS image and confirm that no illegal-instruction exceptions occur.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

Email: ahds@engineer.com

#	FRANÇAIS — Question / Réponse	ENGLISH — Question / Answer
15	**Q:** Scénario Senior : le système présente une panne liée à ISA. Quelle est votre méthode RCA ? **R:** Des fautes d'instruction illégale indiquent un binaire construit pour un autre niveau d'ISA ; comparer la cible du compilateur au CPU.	**Q:** Senior scenario: the system has a failure related to ISA. What is your RCA method? **A:** Illegal-instruction faults point to a binary built for a different ISA level; compare the compiler target with the CPU.
16	**Q:** Qu'est-ce que « microarchitecture » et où intervient-il dans une carte MPU/CPU ? **R:** La microarchitecture est la façon dont un coeur implémente l'ISA (pipeline, caches, prédiction de branchement), ce qui fixe performance et puissance par coeur.	**Q:** What is microarchitecture, and where does it fit in an MPU/CPU board? **A:** Microarchitecture is how a core implements the ISA (pipeline, caches, branch prediction), which sets performance and power per core.
17	**Q:** Quels paramètres faut-il vérifier pour microarchitecture pendant la conception ? **R:** Lire la fiche technique pour fréquence, tailles de caches et états de puissance, car ils déterminent courant des rails et conception thermique.	**Q:** What parameters should be checked for microarchitecture during design? **A:** Read the datasheet for frequency, cache sizes and power states, since they drive rail current and thermal design.
18	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour microarchitecture ? **R:** Estimer la puissance dynamique à peu près proportionnelle à C × V² × f et ajouter les fuites qui croissent avec la température.	**Q:** What engineering calculation or budget should you know for microarchitecture? **A:** Estimate power as dynamic power roughly proportional to C × V² × f and add leakage that grows with temperature.
19	**Q:** Comment valider microarchitecture sur le prototype ? **R:** Exécuter une charge représentative et relever fréquence, température et courant des rails pour confirmer le budget.	**Q:** How would you validate microarchitecture on the prototype? **A:** Run a representative workload and log frequency, temperature and rail current to confirm the budget.
20	**Q:** Scénario Senior : le système présente une panne liée à microarchitecture. Quelle est votre méthode RCA ? **R:** Si la performance est inférieure aux attentes, comparer la fréquence réelle des coeurs et l'état de bridage avant de suspecter la mémoire.	**Q:** Senior scenario: the system has a failure related to microarchitecture. What is your RCA method? **A:** If performance is below expectation, compare the actual core frequency and throttling state before suspecting memory.
21	**Q:** Qu'est-ce que « core » et où intervient-il dans une carte MPU/CPU ? **R:** Un coeur est une unité de traitement avec ses registres et caches L1 ; le nombre de coeurs fixe la capacité parallèle et le courant crête.	**Q:** What is core, and where does it fit in an MPU/CPU board? **A:** A core is one processing unit with its own registers and L1 caches; the number of cores sets parallel capacity and peak current.
22	**Q:** Quels paramètres faut-il vérifier pour core pendant la conception ? **R:** Vérifier combien de coeurs et clusters partagent chaque domaine d'alimentation et d'horloge, car cela façonne le VRM et les rails du PMIC.	**Q:** What parameters should be checked for core during design? **A:** Check how many cores and clusters share each power domain and clock, because it shapes the VRM and PMIC rails.
23	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour core ? **R:** Multiplier le courant par coeur par le nombre de coeurs actifs et ajouter le courant uncore pour dimensionner le rail coeur.	**Q:** What engineering calculation or budget should you know for core? **A:** Multiply per-core current by active cores and add uncore current to size the core rail.
24	**Q:** Comment valider core sur le prototype ? **R:** Charger tous les coeurs avec un test de stress et observer la chute du rail coeur et la température.	**Q:** How would you validate core on the prototype? **A:** Load all cores with a stress test and watch the core rail droop and temperature.
25	**Q:** Scénario Senior : le système présente une panne liée à core. Quelle est votre méthode RCA ? **R:** Un reset en pleine charge évoque une chute de rail ou une protection thermique : capturer le rail au moment du reset.	**Q:** Senior scenario: the system has a failure related to core. What is your RCA method? **A:** A reset under full load points to rail droop or thermal protection, so capture the rail at the moment of reset.
26	**Q:** Qu'est-ce que « multicore » et où intervient-il dans une carte MPU/CPU ? **R:** Le multicoeur intègre plusieurs coeurs partageant caches et mémoire : bande passante, cohérence et puissance évoluent avec leur nombre.	**Q:** What is multicore, and where does it fit in an MPU/CPU board? **A:** Multicore integrates several cores that share caches and memory, so bandwidth, coherency and power scale with the core count.
27	**Q:** Quels paramètres faut-il vérifier pour multicore pendant la conception ? **R:** Vérifier les ressources partagées comme le contrôleur mémoire et l'interconnexion, et la granularité des domaines d'alimentation par coeur.	**Q:** What parameters should be checked for multicore during design? **A:** Check shared resources such as the memory controller and interconnect, and the power-domain granularity per core.
28	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour multicore ? **R:** Estimer le courant au pire cas avec tous les coeurs actifs et l'échelon de charge quand plusieurs coeurs se réveillent ensemble.	**Q:** What engineering calculation or budget should you know for multicore? **A:** Estimate worst-case current with all cores active and the load-step when many cores wake together.
29	**Q:** Comment valider multicore sur le prototype ? **R:** Tester avec un puis tous les coeurs actifs et comparer le comportement des rails et le passage à l'échelle de la performance.	**Q:** How would you validate multicore on the prototype? **A:** Test with one, then all cores active and compare rail behavior and performance scaling.
30	**Q:** Scénario Senior : le système présente une panne liée à multicore. Quelle est votre méthode RCA ? **R:** Si le passage à l'échelle est mauvais, examiner la bande passante mémoire et le bridage thermique avant d'accuser le logiciel.	**Q:** Senior scenario: the system has a failure related to multicore. What is your RCA method? **A:** If scaling is poor, look at memory bandwidth and thermal throttling before blaming software.
31	**Q:** Qu'est-ce que « SMT concept » et où intervient-il dans une carte MPU/CPU ? **R:** Le SMT permet à un coeur physique d'exécuter deux threads matériels, améliorant l'utilisation mais augmentant puissance et charge thermique.	**Q:** What is SMT concept, and where does it fit in an MPU/CPU board? **A:** SMT lets one physical core run two hardware threads, improving utilization but raising power and thermal load.
32	**Q:** Quels paramètres faut-il vérifier pour SMT concept pendant la conception ? **R:** Vérifier que le firmware de plateforme et l'OS le prennent en charge et considérer son effet sur la puissance au pire cas.	**Q:** What parameters should be checked for SMT concept during design? **A:** Check that the platform firmware and OS support it and consider its effect on worst-case power.
33	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour SMT concept ? **R:** Inclure dans le budget thermique la puissance soutenue plus élevée avec SMT ; elle dépend de la charge.	**Q:** What engineering calculation or budget should you know for SMT concept? **A:** Include the higher sustained power with SMT in the thermal budget; it is workload dependent.
34	**Q:** Comment valider SMT concept sur le prototype ? **R:** Comparer température et courant des rails avec SMT activé et désactivé sous la même charge.	**Q:** How would you validate SMT concept on the prototype? **A:** Compare temperature and rail current with SMT on and off under the same workload.
35	**Q:** Scénario Senior : le système présente une panne liée à SMT concept. Quelle est votre méthode RCA ? **R:** Un bridage thermique inattendu peut venir du SMT qui augmente la puissance soutenue : comparer les deux réglages.	**Q:** Senior scenario: the system has a failure related to SMT concept. What is your RCA method? **A:** Unexpected thermal throttling can come from SMT raising sustained power, so compare both settings.
36	**Q:** Qu'est-ce que « privilege levels » et où intervient-il dans une carte MPU/CPU ? **R:** Les niveaux de privilège séparent le code utilisateur du noyau et du firmware, base de la protection de l'OS et du secure boot.	**Q:** What is privilege levels, and where does it fit in an MPU/CPU board? **A:** Privilege levels separate user code from kernel and firmware, which is the basis of OS protection and secure boot.
37	**Q:** Quels paramètres faut-il vérifier pour privilege levels pendant la conception ? **R:** Vérifier quels niveaux le composant expose et comment firmware, hyperviseur et OS les utilisent au boot.	**Q:** What parameters should be checked for privilege levels during design? **A:** Check which levels the part exposes and how firmware, hypervisor and OS use them during boot.
38	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour privilege levels ? **R:** Aucun calcul électrique ne s'applique ; le budget est de savoir quelle couche logicielle possède chaque niveau de privilège.	**Q:** What engineering calculation or budget should you know for privilege levels? **A:** No electrical calculation applies; the budget is which software layer owns each privilege level.
39	**Q:** Comment valider privilege levels sur le prototype ? **R:** Démarrer toute la chaîne et confirmer que chaque étape passe la main au niveau prévu.	**Q:** How would you validate privilege levels on the prototype? **A:** Boot the full chain and confirm that each stage hands over at the intended level.
40	**Q:** Scénario Senior : le système présente une panne liée à privilege levels. Quelle est votre méthode RCA ? **R:** Une faute au transfert indique généralement un mauvais niveau ou une mauvaise configuration : lire le journal de boot autour de la transition.	**Q:** Senior scenario: the system has a failure related to privilege levels. What is your RCA method? **A:** A fault on handover usually means a wrong level or configuration, so read the boot log around the transition.
41	**Q:** Qu'est-ce que « MMU » et où intervient-il dans une carte MPU/CPU ? **R:** La MMU traduit adresses virtuelles en adresses physiques et impose les droits d'accès, ce qu'exige un OS complet comme Linux.	**Q:** What is MMU, and where does it fit in an MPU/CPU board? **A:** The MMU translates virtual to physical addresses and enforces access rights, which a full OS such as Linux requires.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

Email: ahds@engineer.com

#	FRANÇAIS — Question / Réponse	ENGLISH — Question / Answer
42	**Q:** Quels paramètres faut-il vérifier pour MMU pendant la conception ? **R:** Vérifier la prise en charge de la MMU et des tailles de page et la carte mémoire de la DRAM et des périphériques.	**Q:** What parameters should be checked for MMU during design? **A:** Check MMU and page size support and the memory map for DRAM and peripherals.
43	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour MMU ? **R:** Calculer la taille des tables de pages à partir de l'espace d'adressage et de la taille de page quand la mémoire est limitée.	**Q:** What engineering calculation or budget should you know for MMU? **A:** Compute the page-table size from address range and page size when memory is tight.
44	**Q:** Comment valider MMU sur le prototype ? **R:** Démarrer l'OS et vérifier que la carte mémoire correspond à la taille de mémoire du schéma.	**Q:** How would you validate MMU on the prototype? **A:** Boot the OS and check that the memory map matches the schematic memory size.
45	**Q:** Scénario Senior : le système présente une panne liée à MMU. Quelle est votre méthode RCA ? **R:** Un plantage juste après l'activation de la MMU indique souvent une mauvaise carte mémoire ou une défaillance DRAM : tester la DRAM avant la MMU.	**Q:** Senior scenario: the system has a failure related to MMU. What is your RCA method? **A:** A crash right after MMU enable often means a wrong memory map or DRAM fault, so test DRAM before the MMU.
46	**Q:** Qu'est-ce que « virtual memory » et où intervient-il dans une carte MPU/CPU ? **R:** La mémoire virtuelle donne à chaque processus son espace d'adressage et permet le swap, mais coûte surcoût de traduction et mémoire.	**Q:** What is virtual memory, and where does it fit in an MPU/CPU board? **A:** Virtual memory gives each process its own address space and enables swapping, but it costs translation overhead and memory.
47	**Q:** Quels paramètres faut-il vérifier pour virtual memory pendant la conception ? **R:** Vérifier la taille de la DRAM et la largeur d'adresse du composant, car elles bornent la mémoire utilisable.	**Q:** What parameters should be checked for virtual memory during design? **A:** Check the DRAM size and the address width of the part because they bound usable memory.
48	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour virtual memory ? **R:** Estimer la RAM utilisable comme la DRAM installée moins les régions réservées au graphique, au firmware et aux zones sécurisées.	**Q:** What engineering calculation or budget should you know for virtual memory? **A:** Estimate usable RAM as installed DRAM minus reserved regions for graphics, firmware and secure areas.
49	**Q:** Comment valider virtual memory sur le prototype ? **R:** Comparer la mémoire rapportée par l'OS à la capacité installée.	**Q:** How would you validate virtual memory on the prototype? **A:** Compare the memory reported by the OS with the installed capacity.
50	**Q:** Scénario Senior : le système présente une panne liée à virtual memory. Quelle est votre méthode RCA ? **R:** Si l'OS voit moins de mémoire, vérifier la configuration DRAM, les straps et les réservations du firmware.	**Q:** Senior scenario: the system has a failure related to virtual memory. What is your RCA method? **A:** If the OS sees less memory, check DRAM configuration, strap settings and firmware reservations.
51	**Q:** Qu'est-ce que « cache hierarchy » et où intervient-il dans une carte MPU/CPU ? **R:** La hiérarchie de caches place de petites mémoires rapides entre les coeurs et la DRAM, masquant sa latence.	**Q:** What is cache hierarchy, and where does it fit in an MPU/CPU board? **A:** The cache hierarchy puts small fast memories between cores and DRAM, hiding DRAM latency.
52	**Q:** Quels paramètres faut-il vérifier pour cache hierarchy pendant la conception ? **R:** Vérifier niveaux, tailles, taille de ligne et partage des caches dans la fiche technique.	**Q:** What parameters should be checked for cache hierarchy during design? **A:** Check cache levels, sizes, line size and sharing in the datasheet.
53	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour cache hierarchy ? **R:** Estimer le temps d'accès moyen comme temps de hit plus taux de miss fois pénalité de miss.	**Q:** What engineering calculation or budget should you know for cache hierarchy? **A:** Estimate average access time as hit time plus miss rate times miss penalty.
54	**Q:** Comment valider cache hierarchy sur le prototype ? **R:** Exécuter des benchmarks mémoire et comparer la latence à chaque niveau aux valeurs attendues.	**Q:** How would you validate cache hierarchy on the prototype? **A:** Run memory benchmarks and compare latency at each level with expected values.
55	**Q:** Scénario Senior : le système présente une panne liée à cache hierarchy. Quelle est votre méthode RCA ? **R:** Une latence anormalement haute évoque des caches désactivés ou une DRAM lente : vérifier l'activation des caches et la vitesse DRAM.	**Q:** Senior scenario: the system has a failure related to cache hierarchy. What is your RCA method? **A:** Unexpectedly high latency suggests disabled caches or slow DRAM; check cache enable and DRAM speed.
56	**Q:** Qu'est-ce que « L1 cache » et où intervient-il dans une carte MPU/CPU ? **R:** Le cache L1 est le plus petit et le plus rapide, privé à chaque coeur, séparé en instructions et données.	**Q:** What is L1 cache, and where does it fit in an MPU/CPU board? **A:** L1 cache is the smallest, fastest cache private to each core, split into instruction and data parts.
57	**Q:** Quels paramètres faut-il vérifier pour L1 cache pendant la conception ? **R:** Vérifier taille et associativité du L1, qui affectent la performance des boucles, pas la carte.	**Q:** What parameters should be checked for L1 cache during design? **A:** Check L1 size and associativity, which affect loop performance, not the board.
58	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour L1 cache ? **R:** Calculer la capacité comme ensembles × voies × taille de ligne.	**Q:** What engineering calculation or budget should you know for L1 cache? **A:** Compute capacity as sets × ways × line size.
59	**Q:** Comment valider L1 cache sur le prototype ? **R:** Utiliser un benchmark à pas variable pour voir la taille à laquelle la latence augmente.	**Q:** How would you validate L1 cache on the prototype? **A:** Use a stride benchmark to see the size at which latency steps up.
60	**Q:** Scénario Senior : le système présente une panne liée à L1 cache. Quelle est votre méthode RCA ? **R:** Si le comportement du L1 est anormal, vérifier que les caches sont activés par le firmware de boot.	**Q:** Senior scenario: the system has a failure related to L1 cache. What is your RCA method? **A:** If L1 behavior is off, check that caches are enabled by the boot firmware.
61	**Q:** Qu'est-ce que « L2/L3 cache » et où intervient-il dans une carte MPU/CPU ? **R:** Les caches L2/L3 sont des niveaux partagés plus grands qui réduisent le trafic DRAM entre coeurs.	**Q:** What is L2/L3 cache, and where does it fit in an MPU/CPU board? **A:** L2/L3 caches are larger shared levels that reduce DRAM traffic across cores.
62	**Q:** Quels paramètres faut-il vérifier pour L2/L3 cache pendant la conception ? **R:** Vérifier taille, portée de partage et domaine d'alimentation, car de grands caches ajoutent des fuites.	**Q:** What parameters should be checked for L2/L3 cache during design? **A:** Check size, sharing scope and power domain, as large caches add leakage.
63	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour L2/L3 cache ? **R:** Estimer la bande passante DRAM économisée comme taux de hit fois débit de requêtes.	**Q:** What engineering calculation or budget should you know for L2/L3 cache? **A:** Estimate DRAM bandwidth saved as hit rate times request rate.
64	**Q:** Comment valider L2/L3 cache sur le prototype ? **R:** Comparer trafic DRAM et performance avec un jeu de travail plus petit puis plus grand que le cache.	**Q:** How would you validate L2/L3 cache on the prototype? **A:** Compare DRAM traffic and performance with a working set smaller and larger than the cache.
65	**Q:** Scénario Senior : le système présente une panne liée à L2/L3 cache. Quelle est votre méthode RCA ? **R:** Un ralentissement soudain pour de gros jeux de données indique la capacité du cache, pas une panne matérielle.	**Q:** Senior scenario: the system has a failure related to L2/L3 cache. What is your RCA method? **A:** A sudden slowdown for large data sets points to cache capacity, not a hardware fault.
66	**Q:** Qu'est-ce que « cache coherency » et où intervient-il dans une carte MPU/CPU ? **R:** La cohérence de cache garantit que coeurs et maîtres DMA voient les mêmes données en mémoire partagée.	**Q:** What is cache coherency, and where does it fit in an MPU/CPU board? **A:** Cache coherency keeps cores and DMA masters seeing the same data in shared memory.
67	**Q:** Quels paramètres faut-il vérifier pour cache coherency pendant la conception ? **R:** Vérifier quels maîtres sont cohérents et lesquels exigent une maintenance de cache logicielle.	**Q:** What parameters should be checked for cache coherency during design? **A:** Check which masters are coherent and which need software cache maintenance.
68	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour cache coherency ? **R:** Pas de budget électrique ; compter les maîtres non cohérents nécessitant des opérations de maintenance.	**Q:** What engineering calculation or budget should you know for cache coherency? **A:** No electrical budget; count the non-coherent masters that need maintenance operations.
69	**Q:** Comment valider cache coherency sur le prototype ? **R:** Exécuter des tests DMA avec cache activé et comparer les données pour détecter des données périmées.	**Q:** How would you validate cache coherency on the prototype? **A:** Run DMA tests with cache enabled and compare data to detect stale data.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

#	FRANÇAIS — Question / Réponse	ENGLISH — Question / Answer
70	**Q:** Scénario Senior : le système présente une panne liée à cache coherency. Quelle est votre méthode RCA ? **R:** Des données DMA corrompues qui disparaissent caches désactivés indiquent un flush ou invalidate manquant.	**Q:** Senior scenario: the system has a failure related to cache coherency. What is your RCA method? **A:** Corrupted DMA data that vanishes with caches off indicates a missing flush or invalidate.
71	**Q:** Qu'est-ce que « endianness » et où intervient-il dans une carte MPU/CPU ? **R:** L'endianness est l'ordre des octets des valeurs multi-octets, important pour partager des données avec périphériques et réseaux.	**Q:** What is endianness, and where does it fit in an MPU/CPU board? **A:** Endianness is the byte order of multi-byte values, which matters when sharing data with peripherals and networks.
72	**Q:** Quels paramètres faut-il vérifier pour endianness pendant la conception ? **R:** Vérifier l'ordre des octets du CPU et des périphériques, surtout pour registres mappés et liaisons FPGA.	**Q:** What parameters should be checked for endianness during design? **A:** Check the CPU and peripheral byte orders, especially for memory-mapped registers and FPGA links.
73	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour endianness ? **R:** Pas de calcul ; vérifier les champs octet par octet par rapport à la spécification.	**Q:** What engineering calculation or budget should you know for endianness? **A:** No calculation; verify field layouts byte by byte against the specification.
74	**Q:** Comment valider endianness sur le prototype ? **R:** Écrire un mot connu et le relire en octets pour confirmer l'ordre.	**Q:** How would you validate endianness on the prototype? **A:** Write a known word and read it back as bytes to confirm the order.
75	**Q:** Scénario Senior : le système présente une panne liée à endianness. Quelle est votre méthode RCA ? **R:** Des valeurs inversées dans un registre ou un paquet indiquent un désaccord d'endianness.	**Q:** Senior scenario: the system has a failure related to endianness. What is your RCA method? **A:** Reversed values in a register or packet point to an endianness mismatch.
76	**Q:** Qu'est-ce que « interrupt controller » et où intervient-il dans une carte MPU/CPU ? **R:** Le contrôleur d'interruptions achemine les interruptions des périphériques vers les coeurs avec priorités et masquage.	**Q:** What is interrupt controller, and where does it fit in an MPU/CPU board? **A:** The interrupt controller routes device interrupts to cores with priorities and masking.
77	**Q:** Quels paramètres faut-il vérifier pour interrupt controller pendant la conception ? **R:** Vérifier le nombre de lignes d'interruption, les types de déclenchement et l'acheminement de chaque signal de la carte.	**Q:** What parameters should be checked for interrupt controller during design? **A:** Check the number of interrupt lines, trigger types and the routing of each board signal.
78	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour interrupt controller ? **R:** Compter les sources d'interruption nécessaires et comparer aux lignes disponibles.	**Q:** What engineering calculation or budget should you know for interrupt controller? **A:** Count the interrupt sources needed and compare with the lines available.
79	**Q:** Comment valider interrupt controller sur le prototype ? **R:** Déclencher chaque source d'interruption et confirmer que le gestionnaire s'exécute une fois par événement.	**Q:** How would you validate interrupt controller on the prototype? **A:** Trigger each interrupt source and confirm the handler runs once per event.
80	**Q:** Scénario Senior : le système présente une panne liée à interrupt controller. Quelle est votre méthode RCA ? **R:** Une tempête d'interruptions vient souvent d'un signal de niveau non effacé : sonder la ligne et la séquence d'effacement.	**Q:** Senior scenario: the system has a failure related to interrupt controller. What is your RCA method? **A:** An interrupt storm often comes from a level signal that is not cleared; probe the line and the clear sequence.
81	**Q:** Qu'est-ce que « DMA » et où intervient-il dans une carte MPU/CPU ? **R:** Le DMA déplace des données entre mémoire et périphériques sans le CPU, libérant les coeurs et augmentant le débit soutenu.	**Q:** What is DMA, and where does it fit in an MPU/CPU board? **A:** DMA moves data between memory and peripherals without CPU involvement, freeing cores and raising sustained throughput.
82	**Q:** Quels paramètres faut-il vérifier pour DMA pendant la conception ? **R:** Vérifier canaux DMA, largeur de bus, taille de burst et limites d'adresse de chaque périphérique.	**Q:** What parameters should be checked for DMA during design? **A:** Check DMA channels, bus width, burst size and address limits of each peripheral.
83	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour DMA ? **R:** La bande passante requise vaut débit fois largeur ; la comparer à la capacité du bus.	**Q:** What engineering calculation or budget should you know for DMA? **A:** Required bandwidth equals data rate times width; compare with the bus capacity.
84	**Q:** Comment valider DMA sur le prototype ? **R:** Exécuter un gros transfert et comparer débit mesuré et charge CPU à l'estimation.	**Q:** How would you validate DMA on the prototype? **A:** Run a large transfer and compare the measured throughput and CPU load with the estimate.
85	**Q:** Scénario Senior : le système présente une panne liée à DMA. Quelle est votre méthode RCA ? **R:** Des données DMA manquantes ou corrompues pointent vers cohérence de cache, alignement ou mauvaise adresse : les vérifier d'abord.	**Q:** Senior scenario: the system has a failure related to DMA. What is your RCA method? **A:** Missing or corrupt DMA data points to cache coherency, alignment or a wrong address, so check these first.
86	**Q:** Qu'est-ce que « memory-mapped I/O » et où intervient-il dans une carte MPU/CPU ? **R:** Les E/S mappées en mémoire exposent les registres des périphériques à des adresses physiques accédées par le CPU en lecture/écriture.	**Q:** What is memory-mapped I/O, and where does it fit in an MPU/CPU board? **A:** Memory-mapped I/O exposes device registers at physical addresses that the CPU accesses with loads and stores.
87	**Q:** Quels paramètres faut-il vérifier pour memory-mapped I/O pendant la conception ? **R:** Vérifier adresses de base, largeurs d'accès et règles d'ordonnancement de chaque périphérique.	**Q:** What parameters should be checked for memory-mapped I/O during design? **A:** Check the register base addresses, access widths and ordering rules for each device.
88	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour memory-mapped I/O ? **R:** Pas de budget électrique ; vérifier que les fenêtres d'adresses ne se recouvrent pas.	**Q:** What engineering calculation or budget should you know for memory-mapped I/O? **A:** No electrical budget; verify that the address windows do not overlap.
89	**Q:** Comment valider memory-mapped I/O sur le prototype ? **R:** Lire un registre d'identification de chaque périphérique pour prouver le chemin de bus.	**Q:** How would you validate memory-mapped I/O on the prototype? **A:** Read an ID register of each device to prove the bus path works.
90	**Q:** Scénario Senior : le système présente une panne liée à memory-mapped I/O. Quelle est votre méthode RCA ? **R:** Un blocage lors d'un accès registre signifie généralement que l'horloge ou le reset du périphérique n'est pas activé.	**Q:** Senior scenario: the system has a failure related to memory-mapped I/O. What is your RCA method? **A:** A hang on a register access usually means the peripheral clock or reset is not enabled.
91	**Q:** Qu'est-ce que « performance per watt » et où intervient-il dans une carte MPU/CPU ? **R:** La performance par watt mesure le travail effectué pour l'énergie utilisée, et limite souvent les produits embarqués plus que la vitesse crête.	**Q:** What is performance per watt, and where does it fit in an MPU/CPU board? **A:** Performance per watt measures work done for the energy used, and often limits embedded products more than peak speed.
92	**Q:** Quels paramètres faut-il vérifier pour performance per watt pendant la conception ? **R:** Vérifier états de puissance, adaptation de fréquence et rendement des régulateurs à la charge réelle.	**Q:** What parameters should be checked for performance per watt during design? **A:** Check power states, frequency scaling and efficiency of the regulators at the real load.
93	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour performance per watt ? **R:** Calculer le rendement comme performance divisée par puissance, avec la puissance d'entrée mesurée.	**Q:** What engineering calculation or budget should you know for performance per watt? **A:** Compute efficiency as performance divided by power, using measured input power.
94	**Q:** Comment valider performance per watt sur le prototype ? **R:** Mesurer la puissance d'entrée et le score de benchmark à plusieurs fréquences.	**Q:** How would you validate performance per watt on the prototype? **A:** Measure input power and benchmark score at several frequency points.
95	**Q:** Scénario Senior : le système présente une panne liée à performance per watt. Quelle est votre méthode RCA ? **R:** Si la puissance est plus élevée que prévu, mesurer chaque rail pour trouver le domaine responsable.	**Q:** Senior scenario: the system has a failure related to performance per watt. What is your RCA method? **A:** If power is higher than expected, measure each rail to find the domain responsible.
96	**Q:** Qu'est-ce que « heterogeneous processing » et où intervient-il dans une carte MPU/CPU ? **R:** Le traitement hétérogène combine différents coeurs ou accélérateurs, comme gros et petits coeurs ou un compagnon classe M, dans une puce.	**Q:** What is heterogeneous processing, and where does it fit in an MPU/CPU board? **A:** Heterogeneous processing combines different cores or accelerators, such as big and little cores or an M-class companion, in one chip.
97	**Q:** Quels paramètres faut-il vérifier pour heterogeneous processing pendant la conception ? **R:** Vérifier quels processeurs partagent mémoire, horloges et domaines d'alimentation et comment ils communiquent.	**Q:** What parameters should be checked for heterogeneous processing during design? **A:** Check which processors share memory, clocks and power domains and how they communicate.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

#	FRANÇAIS — Question / Réponse	ENGLISH — Question / Answer
98	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour heterogeneous processing ? **R:** Budgéter séparément la puissance de chaque type de processeur pour chaque cas d'usage.	**Q:** What engineering calculation or budget should you know for heterogeneous processing? **A:** Budget the power of each processor type separately for each use case.
99	**Q:** Comment valider heterogeneous processing sur le prototype ? **R:** Exécuter des charges sur chaque processeur et vérifier la communication par mémoire partagée et le comportement des rails.	**Q:** How would you validate heterogeneous processing on the prototype? **A:** Run workloads on each processor and check shared-memory communication and rail behavior.
100	**Q:** Scénario Senior : le système présente une panne liée à heterogeneous processing. Quelle est votre méthode RCA ? **R:** Si un processeur affame un autre, inspecter la bande passante mémoire partagée et l'affectation des ressources.	**Q:** Senior scenario: the system has a failure related to heterogeneous processing. What is your RCA method? **A:** If one processor starves another, inspect shared memory bandwidth and resource assignment.

2. ARM Cortex-A Architecture / Architecture Cortex-A

#	FRANÇAIS — Question / Réponse	ENGLISH — Question / Answer
101	**Q:** Qu'est-ce que « Cortex-A profile » et où intervient-il dans une carte MPU/CPU ? **R:** Le profil Cortex-A vise les processeurs applicatifs avec MMU exécutant des OS de classe Linux.	**Q:** What is Cortex-A profile, and where does it fit in an MPU/CPU board? **A:** The Cortex-A profile targets application processors with an MMU running Linux-class operating systems.
102	**Q:** Quels paramètres faut-il vérifier pour Cortex-A profile pendant la conception ? **R:** Vérifier la variante de coeur, la fréquence maximale et les tailles de caches du SoC exact.	**Q:** What parameters should be checked for Cortex-A profile during design? **A:** Check the core variant, the maximum frequency and the cache sizes for the exact SoC.
103	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour Cortex-A profile ? **R:** Estimer la puissance à partir du nombre de coeurs, de la fréquence et de la tension avec le guide du fabricant.	**Q:** What engineering calculation or budget should you know for Cortex-A profile? **A:** Estimate power from core count, frequency and voltage using the vendor guide.
104	**Q:** Comment valider Cortex-A profile sur le prototype ? **R:** Démarrer un OS et lire l'identification CPU rapportée pour confirmer le type de coeur.	**Q:** How would you validate Cortex-A profile on the prototype? **A:** Boot an OS and read the reported CPU identification to confirm the core type.
105	**Q:** Scénario Senior : le système présente une panne liée à Cortex-A profile. Quelle est votre méthode RCA ? **R:** Si l'OS rapporte un autre coeur ou une autre fréquence, vérifier la configuration d'horloge et le firmware de boot.	**Q:** Senior scenario: the system has a failure related to Cortex-A profile. What is your RCA method? **A:** If the OS reports a different core or frequency, check clock configuration and boot firmware.
106	**Q:** Qu'est-ce que « AArch32 » et où intervient-il dans une carte MPU/CPU ? **R:** AArch32 est l'état d'exécution 32 bits des coeurs ARMv8, conservé pour la compatibilité avec les anciens logiciels.	**Q:** What is AArch32, and where does it fit in an MPU/CPU board? **A:** AArch32 is the 32-bit execution state of ARMv8 cores, kept for compatibility with older software.
107	**Q:** Quels paramètres faut-il vérifier pour AArch32 pendant la conception ? **R:** Vérifier si le SoC et le firmware de boot prennent en charge AArch32 aux niveaux d'exception requis.	**Q:** What parameters should be checked for AArch32 during design? **A:** Check whether the SoC and boot firmware support AArch32 at the required exception levels.
108	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour AArch32 ? **R:** Pas de calcul électrique ; lister le logiciel 32 bits à exécuter.	**Q:** What engineering calculation or budget should you know for AArch32? **A:** No electrical calculation; list the 32-bit software that must run.
109	**Q:** Comment valider AArch32 sur le prototype ? **R:** Exécuter un binaire de test 32 bits et confirmer l'exécution correcte.	**Q:** How would you validate AArch32 on the prototype? **A:** Run a 32-bit test binary and confirm correct execution.
110	**Q:** Scénario Senior : le système présente une panne liée à AArch32. Quelle est votre méthode RCA ? **R:** Un binaire 32 bits qui ne démarre pas suggère l'absence de prise en charge AArch32 à ce niveau.	**Q:** Senior scenario: the system has a failure related to AArch32. What is your RCA method? **A:** A 32-bit binary that fails to start suggests a missing AArch32 support at that level.
111	**Q:** Qu'est-ce que « AArch64 » et où intervient-il dans une carte MPU/CPU ? **R:** AArch64 est l'état d'exécution 64 bits avec plus de registres et un espace d'adressage plus grand pour les systèmes modernes.	**Q:** What is AArch64, and where does it fit in an MPU/CPU board? **A:** AArch64 is the 64-bit execution state with a larger register set and address space for modern systems.
112	**Q:** Quels paramètres faut-il vérifier pour AArch64 pendant la conception ? **R:** Vérifier la largeur d'adresse prise en charge et la carte mémoire au-delà de 4 Go.	**Q:** What parameters should be checked for AArch64 during design? **A:** Check supported address width and the memory map above 4 GB.
113	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour AArch64 ? **R:** Calculer la mémoire adressable comme 2 puissance la largeur d'adresse.	**Q:** What engineering calculation or budget should you know for AArch64? **A:** Compute addressable memory as 2 to the power of the address width.
114	**Q:** Comment valider AArch64 sur le prototype ? **R:** Démarrer un OS 64 bits et confirmer que toute la DRAM installée est visible.	**Q:** How would you validate AArch64 on the prototype? **A:** Boot a 64-bit OS and confirm that all installed DRAM is visible.
115	**Q:** Scénario Senior : le système présente une panne liée à AArch64. Quelle est votre méthode RCA ? **R:** Si la mémoire au-delà de 4 Go manque, vérifier la carte DRAM et la description mémoire du firmware.	**Q:** Senior scenario: the system has a failure related to AArch64. What is your RCA method? **A:** If memory above 4 GB is missing, check the DRAM map and the firmware memory description.
116	**Q:** Qu'est-ce que « exception levels » et où intervient-il dans une carte MPU/CPU ? **R:** Les niveaux d'exception EL0 à EL3 séparent code utilisateur, noyau, hyperviseur et moniteur sécurisé sur ARMv8.	**Q:** What is exception levels, and where does it fit in an MPU/CPU board? **A:** Exception levels EL0 to EL3 separate user, kernel, hypervisor and secure monitor code on ARMv8.
117	**Q:** Quels paramètres faut-il vérifier pour exception levels pendant la conception ? **R:** Vérifier quels niveaux la chaîne de boot utilise et quel firmware possède EL3.	**Q:** What parameters should be checked for exception levels during design? **A:** Check which levels the boot chain uses and which firmware owns EL3.
118	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour exception levels ? **R:** Pas de budget électrique ; associer chaque étape logicielle à son niveau.	**Q:** What engineering calculation or budget should you know for exception levels? **A:** No electrical budget; map each software stage to its level.
119	**Q:** Comment valider exception levels sur le prototype ? **R:** Tracer les étapes de boot et confirmer le niveau de transfert de chacune.	**Q:** How would you validate exception levels on the prototype? **A:** Trace the boot stages and confirm the hand-over level of each.
120	**Q:** Scénario Senior : le système présente une panne liée à exception levels. Quelle est votre méthode RCA ? **R:** Un plantage à une transition d'étape indique un mauvais niveau d'exception ou une configuration manquante.	**Q:** Senior scenario: the system has a failure related to exception levels. What is your RCA method? **A:** A crash at a stage transition points to a wrong exception level or missing setup.
121	**Q:** Qu'est-ce que « TrustZone concept » et où intervient-il dans une carte MPU/CPU ? **R:** TrustZone sépare le système en mondes sécurisé et non sécurisé, imposé par le matériel jusqu'aux bus et périphériques.	**Q:** What is TrustZone concept, and where does it fit in an MPU/CPU board? **A:** TrustZone splits the system into secure and non-secure worlds, enforced by hardware down to buses and peripherals.
122	**Q:** Quels paramètres faut-il vérifier pour TrustZone concept pendant la conception ? **R:** Vérifier quels périphériques et régions mémoire peuvent être affectés au monde sécurisé.	**Q:** What parameters should be checked for TrustZone concept during design? **A:** Check which peripherals and memory regions can be assigned to the secure world.
123	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour TrustZone concept ? **R:** Pas de calcul ; lister les ressources qui doivent être sécurisées.	**Q:** What engineering calculation or budget should you know for TrustZone concept? **A:** No calculation; list the assets that must be secure.
124	**Q:** Comment valider TrustZone concept sur le prototype ? **R:** Tester que le code non sécurisé ne peut pas accéder aux régions protégées et que les services sécurisés fonctionnent.	**Q:** How would you validate TrustZone concept on the prototype? **A:** Test that non-secure code cannot access protected regions and that secure services work.
125	**Q:** Scénario Senior : le système présente une panne liée à TrustZone concept. Quelle est votre méthode RCA ? **R:** Un périphérique qui ne fonctionne qu'en mode sécurisé suggère une mauvaise attribution du contrôle d'accès.	**Q:** Senior scenario: the system has a failure related to TrustZone concept. What is your RCA method? **A:** A peripheral that works only in secure mode suggests a wrong access-control assignment.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

#	FRANÇAIS — Question / Réponse	ENGLISH — Question / Answer
126	**Q:** Qu'est-ce que « GIC » et où intervient-il dans une carte MPU/CPU ? **R:** Le GIC distribue les interruptions aux coeurs ARM avec priorité, cible et configuration de sécurité.	**Q:** What is GIC, and where does it fit in an MPU/CPU board? **A:** The GIC distributes interrupts to ARM cores with priority, target and security configuration.
127	**Q:** Quels paramètres faut-il vérifier pour GIC pendant la conception ? **R:** Vérifier les identifiants d'interruption des signaux de la carte et la version du GIC utilisée.	**Q:** What parameters should be checked for GIC during design? **A:** Check the interrupt IDs of board signals and the GIC version used.
128	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour GIC ? **R:** Compter les interruptions de périphériques partagées nécessaires et comparer au nombre pris en charge.	**Q:** What engineering calculation or budget should you know for GIC? **A:** Count shared peripheral interrupts needed and compare with the supported number.
129	**Q:** Comment valider GIC sur le prototype ? **R:** Déclencher chaque source et vérifier la livraison au coeur prévu.	**Q:** How would you validate GIC on the prototype? **A:** Trigger each source and check delivery to the intended core.
130	**Q:** Scénario Senior : le système présente une panne liée à GIC. Quelle est votre méthode RCA ? **R:** Des interruptions qui n'arrivent jamais pointent vers de mauvais identifiants, masques ou routages dans le device tree.	**Q:** Senior scenario: the system has a failure related to GIC. What is your RCA method? **A:** Interrupts that never arrive point to wrong IDs, masks or routing in the device tree.
131	**Q:** Qu'est-ce que « NEON/SIMD » et où intervient-il dans une carte MPU/CPU ? **R:** NEON/SIMD traite plusieurs éléments de données par instruction, accélérant média et traitement du signal.	**Q:** What is NEON/SIMD, and where does it fit in an MPU/CPU board? **A:** NEON/SIMD processes several data elements per instruction, speeding up media and signal processing.
132	**Q:** Quels paramètres faut-il vérifier pour NEON/SIMD pendant la conception ? **R:** Vérifier que le composant implémente NEON et que l'OS l'active.	**Q:** What parameters should be checked for NEON/SIMD during design? **A:** Check that the part implements NEON and that the OS enables it.
133	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour NEON/SIMD ? **R:** Estimer l'accélération par le nombre de voies, limitée par la bande passante mémoire.	**Q:** What engineering calculation or budget should you know for NEON/SIMD? **A:** Estimate speed-up as the number of lanes, limited by memory bandwidth.
134	**Q:** Comment valider NEON/SIMD sur le prototype ? **R:** Exécuter un benchmark SIMD et le comparer à la version scalaire.	**Q:** How would you validate NEON/SIMD on the prototype? **A:** Run a SIMD benchmark and compare with the scalar version.
135	**Q:** Scénario Senior : le système présente une panne liée à NEON/SIMD. Quelle est votre méthode RCA ? **R:** Des erreurs d'instruction illégale signifient que NEON est absent ou non activé pour cet état d'exécution.	**Q:** Senior scenario: the system has a failure related to NEON/SIMD. What is your RCA method? **A:** Illegal-instruction errors mean NEON is absent or not enabled for that execution state.
136	**Q:** Qu'est-ce que « FPU » et où intervient-il dans une carte MPU/CPU ? **R:** La FPU effectue l'arithmétique flottante en matériel, bien plus vite que l'émulation logicielle.	**Q:** What is FPU, and where does it fit in an MPU/CPU board? **A:** The FPU performs floating-point arithmetic in hardware, much faster than software emulation.
137	**Q:** Quels paramètres faut-il vérifier pour FPU pendant la conception ? **R:** Vérifier la présence de la FPU, la précision prise en charge et son activation par l'OS.	**Q:** What parameters should be checked for FPU during design? **A:** Check FPU presence, precision supported and whether the OS enables it.
138	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour FPU ? **R:** Comparer les cycles par opération flottante en matériel et en émulation.	**Q:** What engineering calculation or budget should you know for FPU? **A:** Compare cycles per floating-point operation in hardware and emulation.
139	**Q:** Comment valider FPU sur le prototype ? **R:** Exécuter un benchmark flottant et vérifier les résultats par rapport à une référence.	**Q:** How would you validate FPU on the prototype? **A:** Run a floating-point benchmark and check results against a reference.
140	**Q:** Scénario Senior : le système présente une panne liée à FPU. Quelle est votre méthode RCA ? **R:** Un code flottant très lent suggère une FPU désactivée ou une chaîne d'outils en soft-float.	**Q:** Senior scenario: the system has a failure related to FPU. What is your RCA method? **A:** Very slow floating-point code suggests the FPU is disabled or the toolchain uses soft-float.
141	**Q:** Qu'est-ce que « MMU tables » et où intervient-il dans une carte MPU/CPU ? **R:** Les tables de la MMU sont les tables de pages en mémoire qui associent adresses virtuelles et physiques avec attributs.	**Q:** What is MMU tables, and where does it fit in an MPU/CPU board? **A:** MMU tables are the page tables in memory that map virtual to physical addresses with attributes.
142	**Q:** Quels paramètres faut-il vérifier pour MMU tables pendant la conception ? **R:** Vérifier les attributs mémoire de la DRAM et des régions de périphériques pour que les E/S ne soient pas mises en cache.	**Q:** What parameters should be checked for MMU tables during design? **A:** Check memory attributes for DRAM and device regions so I/O is not cached.
143	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour MMU tables ? **R:** Calculer la mémoire des tables à partir de la plage mappée et de la taille de page.	**Q:** What engineering calculation or budget should you know for MMU tables? **A:** Compute table memory from the mapped range and the page size.
144	**Q:** Comment valider MMU tables sur le prototype ? **R:** Accéder à un registre de périphérique via le mappage et confirmer le bon comportement.	**Q:** How would you validate MMU tables on the prototype? **A:** Access a device register through the mapping and confirm correct behavior.
145	**Q:** Scénario Senior : le système présente une panne liée à MMU tables. Quelle est votre méthode RCA ? **R:** Des valeurs de registre périmées suggèrent une région de périphérique mappée en cacheable par erreur.	**Q:** Senior scenario: the system has a failure related to MMU tables. What is your RCA method? **A:** Stale register values suggest a device region mapped as cacheable by mistake.
146	**Q:** Qu'est-ce que « TLB » et où intervient-il dans une carte MPU/CPU ? **R:** Le TLB met en cache les traductions d'adresses récentes pour éviter de lents parcours de tables de pages.	**Q:** What is TLB, and where does it fit in an MPU/CPU board? **A:** The TLB caches recent address translations to avoid slow page-table walks.
147	**Q:** Quels paramètres faut-il vérifier pour TLB pendant la conception ? **R:** Vérifier la taille du TLB et les opérations de maintenance requises après modification des mappages.	**Q:** What parameters should be checked for TLB during design? **A:** Check TLB size and the maintenance operations required after changing mappings.
148	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour TLB ? **R:** Estimer la pénalité de miss par le nombre d'accès mémoire par parcours de table.	**Q:** What engineering calculation or budget should you know for TLB? **A:** Estimate the miss penalty as the number of memory accesses per page walk.
149	**Q:** Comment valider TLB sur le prototype ? **R:** Exécuter un benchmark avec un grand jeu de travail et observer le ralentissement dû aux miss TLB.	**Q:** How would you validate TLB on the prototype? **A:** Run a benchmark with a large working set and watch the slowdown from TLB misses.
150	**Q:** Scénario Senior : le système présente une panne liée à TLB. Quelle est votre méthode RCA ? **R:** Des données fausses après un changement de mappage suggèrent une invalidation TLB manquante.	**Q:** Senior scenario: the system has a failure related to TLB. What is your RCA method? **A:** Wrong data after a mapping change suggests a missing TLB invalidation.
151	**Q:** Qu'est-ce que « cache maintenance » et où intervient-il dans une carte MPU/CPU ? **R:** La maintenance de cache désigne les opérations logicielles de flush et d'invalidation qui gardent les caches cohérents avec la mémoire et le DMA.	**Q:** What is cache maintenance, and where does it fit in an MPU/CPU board? **A:** Cache maintenance means software flush and invalidate operations that keep caches consistent with memory and DMA.
152	**Q:** Quels paramètres faut-il vérifier pour cache maintenance pendant la conception ? **R:** Vérifier quels tampons sont partagés avec des maîtres non cohérents et exigent une maintenance.	**Q:** What parameters should be checked for cache maintenance during design? **A:** Check which buffers are shared with non-coherent masters and need maintenance.
153	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour cache maintenance ? **R:** Pas de budget électrique ; compter les tampons partagés et leur taille.	**Q:** What engineering calculation or budget should you know for cache maintenance? **A:** No electrical budget; count the shared buffers and their sizes.
154	**Q:** Comment valider cache maintenance sur le prototype ? **R:** Exécuter des tests DMA avec et sans maintenance et comparer les données.	**Q:** How would you validate cache maintenance on the prototype? **A:** Run DMA tests with and without maintenance and compare the data.
155	**Q:** Scénario Senior : le système présente une panne liée à cache maintenance. Quelle est votre méthode RCA ? **R:** Une corruption aléatoire qui disparaît caches désactivés pointe vers une maintenance manquante.	**Q:** Senior scenario: the system has a failure related to cache maintenance. What is your RCA method? **A:** Random corruption that disappears with caches off points to missing maintenance.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

Email: ahds@engineer.com

#	FRANÇAIS — Question / Réponse	ENGLISH — Question / Answer
156	**Q:** Qu'est-ce que « barriers » et où intervient-il dans une carte MPU/CPU ? **R:** Les barrières imposent l'ordre des opérations mémoire et instructions pour que les effets matériels se produisent dans la séquence voulue.	**Q:** What is barriers, and where does it fit in an MPU/CPU board? **A:** Barriers force ordering of memory and instruction operations so hardware effects occur in the intended sequence.
157	**Q:** Quels paramètres faut-il vérifier pour barriers pendant la conception ? **R:** Vérifier où la programmation de registres et le démarrage du DMA exigent une barrière.	**Q:** What parameters should be checked for barriers during design? **A:** Check where register programming and DMA start require a barrier.
158	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour barriers ? **R:** Pas de calcul ; identifier les séquences critiques en ordonnancement.	**Q:** What engineering calculation or budget should you know for barriers? **A:** No calculation; identify ordering-critical sequences.
159	**Q:** Comment valider barriers sur le prototype ? **R:** Tester de façon répétée sous charge, car les bugs d'ordonnancement sont intermittents.	**Q:** How would you validate barriers on the prototype? **A:** Test repeatedly under load, since ordering bugs are intermittent.
160	**Q:** Scénario Senior : le système présente une panne liée à barriers. Quelle est votre méthode RCA ? **R:** Un périphérique qui ignore parfois une commande peut exiger une barrière entre l'écriture du tampon et le bit de démarrage.	**Q:** Senior scenario: the system has a failure related to barriers. What is your RCA method? **A:** A device that sometimes ignores a command may need a barrier between a buffer write and the start bit.
161	**Q:** Qu'est-ce que « SMP » et où intervient-il dans une carte MPU/CPU ? **R:** Le SMP exécute plusieurs coeurs identiques sous un seul OS partageant la mémoire : verrouillage et cohérence comptent.	**Q:** What is SMP, and where does it fit in an MPU/CPU board? **A:** SMP runs several identical cores under one OS sharing memory, so locking and coherency matter.
162	**Q:** Quels paramètres faut-il vérifier pour SMP pendant la conception ? **R:** Vérifier les exigences de démarrage des coeurs, comme le mécanisme d'entrée des coeurs secondaires.	**Q:** What parameters should be checked for SMP during design? **A:** Check core bring-up requirements, such as the secondary core entry mechanism.
163	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour SMP ? **R:** Budgéter la puissance pour tous les coeurs réveillés en même temps.	**Q:** What engineering calculation or budget should you know for SMP? **A:** Budget power for all cores awake at once.
164	**Q:** Comment valider SMP sur le prototype ? **R:** Confirmer que tous les coeurs démarrent et exécuter une charge parallèle.	**Q:** How would you validate SMP on the prototype? **A:** Confirm that all cores come online and run a parallel workload.
165	**Q:** Scénario Senior : le système présente une panne liée à SMP. Quelle est votre méthode RCA ? **R:** Si un seul coeur tourne, vérifier la libération des coeurs secondaires dans le firmware et le domaine d'alimentation.	**Q:** Senior scenario: the system has a failure related to SMP. What is your RCA method? **A:** If only one core runs, check secondary core release in the firmware and the power domain.
166	**Q:** Qu'est-ce que « AMBA » et où intervient-il dans une carte MPU/CPU ? **R:** AMBA est la famille de bus sur puce (APB, AHB, AXI) reliant les blocs du SoC.	**Q:** What is AMBA, and where does it fit in an MPU/CPU board? **A:** AMBA is the family of on-chip bus standards (APB, AHB, AXI) that connect SoC blocks.
167	**Q:** Quels paramètres faut-il vérifier pour AMBA pendant la conception ? **R:** Vérifier quel bus chaque bloc utilise et la bande passante de chaque segment.	**Q:** What parameters should be checked for AMBA during design? **A:** Check which bus each block uses and the bandwidth of each segment.
168	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour AMBA ? **R:** Comparer la bande passante requise à largeur de bus fois horloge.	**Q:** What engineering calculation or budget should you know for AMBA? **A:** Compare required bandwidth with bus width times clock.
169	**Q:** Comment valider AMBA sur le prototype ? **R:** Mesurer le débit des périphériques et le comparer à la limite du bus.	**Q:** How would you validate AMBA on the prototype? **A:** Measure peripheral throughput and compare it with the bus limit.
170	**Q:** Scénario Senior : le système présente une panne liée à AMBA. Quelle est votre méthode RCA ? **R:** Un débit inférieur aux attentes peut venir d'un segment de bus ou d'une horloge lent : vérifier l'horloge du bus.	**Q:** Senior scenario: the system has a failure related to AMBA. What is your RCA method? **A:** Throughput below expectation can come from a slow bus segment or clock, so check the bus clock.
171	**Q:** Qu'est-ce que « AXI » et où intervient-il dans une carte MPU/CPU ? **R:** L'AXI est un bus haute performance à canaux séparés et transferts en burst pour maîtres rapides et mémoire.	**Q:** What is AXI, and where does it fit in an MPU/CPU board? **A:** AXI is a high-performance bus with separate channels and burst transfers for fast masters and memory.
172	**Q:** Quels paramètres faut-il vérifier pour AXI pendant la conception ? **R:** Vérifier largeur de données, largeur d'ID et limites de burst de chaque port AXI.	**Q:** What parameters should be checked for AXI during design? **A:** Check data width, ID width and burst limits of each AXI port.
173	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour AXI ? **R:** La bande passante vaut largeur en octets fois horloge, réduite par le surcoût.	**Q:** What engineering calculation or budget should you know for AXI? **A:** Bandwidth equals width in bytes times clock, reduced by overhead.
174	**Q:** Comment valider AXI sur le prototype ? **R:** Exécuter un test de copie mémoire et comparer la bande passante atteinte à la valeur théorique.	**Q:** How would you validate AXI on the prototype? **A:** Run a memory copy test and compare the achieved bandwidth with the theoretical value.
175	**Q:** Scénario Senior : le système présente une panne liée à AXI. Quelle est votre méthode RCA ? **R:** Une faible bande passante vient souvent de petits bursts ou d'une horloge d'interconnexion lente.	**Q:** Senior scenario: the system has a failure related to AXI. What is your RCA method? **A:** Low bandwidth often comes from small bursts or a slow interconnect clock.
176	**Q:** Qu'est-ce que « AHB » et où intervient-il dans une carte MPU/CPU ? **R:** L'AHB est un bus plus ancien et simple utilisé pour périphériques de vitesse moyenne et DMA dans de nombreux SoC.	**Q:** What is AHB, and where does it fit in an MPU/CPU board? **A:** AHB is an older simpler bus used for mid-speed peripherals and DMA in many SoCs.
177	**Q:** Quels paramètres faut-il vérifier pour AHB pendant la conception ? **R:** Vérifier quels périphériques sont sur AHB et leur domaine d'horloge.	**Q:** What parameters should be checked for AHB during design? **A:** Check which peripherals sit on AHB and their clock domain.
178	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour AHB ? **R:** La bande passante vaut largeur fois horloge avec surcoût d'arbitrage.	**Q:** What engineering calculation or budget should you know for AHB? **A:** Bandwidth equals width times clock with arbitration overhead.
179	**Q:** Comment valider AHB sur le prototype ? **R:** Mesurer le débit d'un périphérique AHB sous charge.	**Q:** How would you validate AHB on the prototype? **A:** Measure transfer rate from an AHB peripheral under load.
180	**Q:** Scénario Senior : le système présente une panne liée à AHB. Quelle est votre méthode RCA ? **R:** Un périphérique bloqué peut être affamé par l'arbitrage : vérifier les autres maîtres.	**Q:** Senior scenario: the system has a failure related to AHB. What is your RCA method? **A:** A peripheral that stalls may be starved by arbitration, so check other masters.
181	**Q:** Qu'est-ce que « APB » et où intervient-il dans une carte MPU/CPU ? **R:** L'APB est un bus simple basse vitesse utilisé pour accéder aux registres de contrôle des périphériques.	**Q:** What is APB, and where does it fit in an MPU/CPU board? **A:** APB is a simple low-speed bus used to access peripheral control registers.
182	**Q:** Quels paramètres faut-il vérifier pour APB pendant la conception ? **R:** Vérifier l'horloge APB et que la porte d'horloge du périphérique est activée.	**Q:** What parameters should be checked for APB during design? **A:** Check the APB clock and that the peripheral clock gate is enabled.
183	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour APB ? **R:** Pas de budget de débit ; seule la latence d'accès aux registres compte.	**Q:** What engineering calculation or budget should you know for APB? **A:** No throughput budget; only register access latency matters.
184	**Q:** Comment valider APB sur le prototype ? **R:** Lire le registre d'identification de chaque périphérique APB.	**Q:** How would you validate APB on the prototype? **A:** Read the ID register of each APB peripheral.
185	**Q:** Scénario Senior : le système présente une panne liée à APB. Quelle est votre méthode RCA ? **R:** Un blocage du bus à l'accès signifie que le périphérique n'est pas cadencé ou est maintenu en reset.	**Q:** Senior scenario: the system has a failure related to APB. What is your RCA method? **A:** A bus hang on access means the peripheral is unclocked or held in reset.
186	**Q:** Qu'est-ce que « ACE/coherency concept » et où intervient-il dans une carte MPU/CPU ? **R:** ACE ajoute la cohérence à l'AXI pour que coeurs et accélérateurs partagent des données en cache.	**Q:** What is ACE/coherency concept, and where does it fit in an MPU/CPU board? **A:** ACE adds coherency to AXI so cores and accelerators can share cached data.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

#	FRANÇAIS — Question / Réponse	ENGLISH — Question / Answer
187	**Q:** Quels paramètres faut-il vérifier pour ACE/coherency concept pendant la conception ? **R:** Vérifier quels maîtres sont cohérents ACE et lesquels exigent une maintenance.	**Q:** What parameters should be checked for ACE/coherency concept during design? **A:** Check which masters are ACE-coherent and which need maintenance.
188	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour ACE/coherency concept ? **R:** Pas de budget électrique ; lister les maîtres cohérents et non cohérents.	**Q:** What engineering calculation or budget should you know for ACE/coherency concept? **A:** No electrical budget; list coherent and non-coherent masters.
189	**Q:** Comment valider ACE/coherency concept sur le prototype ? **R:** Tester des tampons partagés entre un coeur et un accélérateur.	**Q:** How would you validate ACE/coherency concept on the prototype? **A:** Test shared buffers between a core and an accelerator.
190	**Q:** Scénario Senior : le système présente une panne liée à ACE/coherency concept. Quelle est votre méthode RCA ? **R:** Des données périmées dans des tampons partagés indiquent l'usage d'un chemin non cohérent.	**Q:** Senior scenario: the system has a failure related to ACE/coherency concept. What is your RCA method? **A:** Stale data in shared buffers points to a non-coherent path being used.
191	**Q:** Qu'est-ce que « Cortex-A boot state » et où intervient-il dans une carte MPU/CPU ? **R:** L'état de boot du Cortex-A est la condition de registres et de mode dans laquelle le coeur commence à exécuter au reset.	**Q:** What is Cortex-A boot state, and where does it fit in an MPU/CPU board? **A:** The Cortex-A boot state is the register and mode condition in which the core starts executing at reset.
192	**Q:** Quels paramètres faut-il vérifier pour Cortex-A boot state pendant la conception ? **R:** Vérifier le vecteur de reset, le niveau d'exception et quel coeur démarre en premier.	**Q:** What parameters should be checked for Cortex-A boot state during design? **A:** Check the reset vector, exception level and which core starts first.
193	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour Cortex-A boot state ? **R:** Pas de calcul ; associer l'adresse de reset à la boot ROM ou à la mémoire.	**Q:** What engineering calculation or budget should you know for Cortex-A boot state? **A:** No calculation; map the reset address to the boot ROM or memory.
194	**Q:** Comment valider Cortex-A boot state sur le prototype ? **R:** Observer la première activité de bus ou de mémoire après le relâchement du reset.	**Q:** How would you validate Cortex-A boot state on the prototype? **A:** Observe first bus or memory activity after reset release.
195	**Q:** Scénario Senior : le système présente une panne liée à Cortex-A boot state. Quelle est votre méthode RCA ? **R:** Aucune activité après le reset pointe vers alimentation, horloge ou séquencement de reset, pas le logiciel.	**Q:** Senior scenario: the system has a failure related to Cortex-A boot state. What is your RCA method? **A:** No activity after reset points to power, clock or reset sequencing, not software.
196	**Q:** Qu'est-ce que « Cortex-A board requirements » et où intervient-il dans une carte MPU/CPU ? **R:** Les exigences de carte Cortex-A sont les alimentations, horloges, resets, mémoire et média de boot nécessaires à un système minimal.	**Q:** What is Cortex-A board requirements, and where does it fit in an MPU/CPU board? **A:** Cortex-A board requirements are the supplies, clocks, resets, memory and boot media a minimal system needs.
197	**Q:** Quels paramètres faut-il vérifier pour Cortex-A board requirements pendant la conception ? **R:** Vérifier le design de référence pour rails, séquencement, DRAM et broches de boot.	**Q:** What parameters should be checked for Cortex-A board requirements during design? **A:** Check the reference design for rails, sequencing, DRAM and boot pins.
198	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour Cortex-A board requirements ? **R:** Additionner les courants des rails avec marge pour l'arbre d'alimentation.	**Q:** What engineering calculation or budget should you know for Cortex-A board requirements? **A:** Sum the rail currents with margin for the power tree.
199	**Q:** Comment valider Cortex-A board requirements sur le prototype ? **R:** Mise en route par couches : rails, horloges, resets, boot ROM, DRAM, console.	**Q:** How would you validate Cortex-A board requirements on the prototype? **A:** Bring up in layers: rails, clocks, resets, boot ROM, DRAM, console.
200	**Q:** Scénario Senior : le système présente une panne liée à Cortex-A board requirements. Quelle est votre méthode RCA ? **R:** S'il ne démarre pas, trouver le premier élément manquant parmi rails, horloges, reset et média de boot.	**Q:** Senior scenario: the system has a failure related to Cortex-A board requirements. What is your RCA method? **A:** If it does not boot, find the first missing item among rails, clocks, reset and boot media.

3. ARM SoC & Embedded MPU Integration / Intégration SoC ARM

#	FRANÇAIS — Question / Réponse	ENGLISH — Question / Answer
201	**Q:** Qu'est-ce que « SoC block diagram » et où intervient-il dans une carte MPU/CPU ? **R:** Le schéma bloc du SoC montre coeurs, contrôleurs mémoire, interconnexion et périphériques, et indique quelles interfaces sont internes.	**Q:** What is SoC block diagram, and where does it fit in an MPU/CPU board? **A:** The SoC block diagram shows cores, memory controllers, interconnect and peripherals, and tells you which interfaces are internal.
202	**Q:** Quels paramètres faut-il vérifier pour SoC block diagram pendant la conception ? **R:** Vérifier chaque interface par rapport au besoin de la carte avant de choisir le composant.	**Q:** What parameters should be checked for SoC block diagram during design? **A:** Check each interface against the board need before selecting the part.
203	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour SoC block diagram ? **R:** Compter broches et rails requis par les blocs utilisés.	**Q:** What engineering calculation or budget should you know for SoC block diagram? **A:** Count pins and rails required by the blocks you use.
204	**Q:** Comment valider SoC block diagram sur le prototype ? **R:** Vérifier chaque bloc avec un petit test utilisant son horloge, son rail et son multiplexage.	**Q:** How would you validate SoC block diagram on the prototype? **A:** Verify each block with a small test using its clock, rail and pin mux.
205	**Q:** Scénario Senior : le système présente une panne liée à SoC block diagram. Quelle est votre méthode RCA ? **R:** Si un bloc échoue, vérifier que les bonnes broches et horloges lui sont acheminées.	**Q:** Senior scenario: the system has a failure related to SoC block diagram. What is your RCA method? **A:** If a block fails, check that the right pins and clocks are routed to it.
206	**Q:** Qu'est-ce que « internal interconnect » et où intervient-il dans une carte MPU/CPU ? **R:** L'interconnexion interne relie maîtres, mémoire et périphériques et façonne bande passante et latence dans le SoC.	**Q:** What is internal interconnect, and where does it fit in an MPU/CPU board? **A:** The internal interconnect links masters to memory and peripherals and shapes bandwidth and latency inside the SoC.
207	**Q:** Quels paramètres faut-il vérifier pour internal interconnect pendant la conception ? **R:** Vérifier l'horloge d'interconnexion et les réglages de qualité de service.	**Q:** What parameters should be checked for internal interconnect during design? **A:** Check the interconnect clock and quality-of-service settings.
208	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour internal interconnect ? **R:** Additionner les bandes passantes des maîtres et comparer à la capacité DRAM et interconnexion.	**Q:** What engineering calculation or budget should you know for internal interconnect? **A:** Sum master bandwidths and compare with the DRAM and interconnect capacity.
209	**Q:** Comment valider internal interconnect sur le prototype ? **R:** Exécuter des charges concurrentes, comme affichage plus réseau, et surveiller les sous-alimentations.	**Q:** How would you validate internal interconnect on the prototype? **A:** Run concurrent loads, such as display plus network, and watch for underruns.
210	**Q:** Scénario Senior : le système présente une panne liée à internal interconnect. Quelle est votre méthode RCA ? **R:** Des défauts d'affichage sous charge pointent vers une famine de bande passante, pas un défaut de signal.	**Q:** Senior scenario: the system has a failure related to internal interconnect. What is your RCA method? **A:** Display glitches under load point to bandwidth starvation, not a signal fault.
211	**Q:** Qu'est-ce que « DDR controller » et où intervient-il dans une carte MPU/CPU ? **R:** Le contrôleur DDR ordonnance les requêtes mémoire, le rafraîchissement et le timing de la DRAM externe.	**Q:** What is DDR controller, and where does it fit in an MPU/CPU board? **A:** The DDR controller schedules memory requests, refresh and timing for the external DRAM.
212	**Q:** Quels paramètres faut-il vérifier pour DDR controller pendant la conception ? **R:** Vérifier types de DRAM, vitesses, largeur et rangs pris en charge dans la fiche technique.	**Q:** What parameters should be checked for DDR controller during design? **A:** Check supported DRAM types, speeds, width and ranks in the datasheet.
213	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour DDR controller ? **R:** La bande passante crête vaut transferts par seconde fois largeur de bus divisée par 8.	**Q:** What engineering calculation or budget should you know for DDR controller? **A:** Peak bandwidth equals transfers per second times bus width divided by 8.
214	**Q:** Comment valider DDR controller sur le prototype ? **R:** Exécuter des tests mémoire et un benchmark de bande passante après entraînement.	**Q:** How would you validate DDR controller on the prototype? **A:** Run memory tests and a bandwidth benchmark after training.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

#	FRANÇAIS — Question / Réponse	ENGLISH — Question / Answer
215	**Q:** Scénario Senior : le système présente une panne liée à DDR controller. Quelle est votre méthode RCA ? **R:** Les échecs d'entraînement viennent souvent de mauvais paramètres DRAM ou d'intégrité du signal : vérifier d'abord les paramètres.	**Q:** Senior scenario: the system has a failure related to DDR controller. What is your RCA method? **A:** Training failures usually come from wrong DRAM settings or signal integrity, so verify parameters first.
216	**Q:** Qu'est-ce que « DDR PHY » et où intervient-il dans une carte MPU/CPU ? **R:** Le PHY DDR est l'interface analogique qui pilote et échantillonne les signaux DRAM et aligne le timing.	**Q:** What is DDR PHY, and where does it fit in an MPU/CPU board? **A:** The DDR PHY is the analog interface that drives and samples DRAM signals and aligns timing.
217	**Q:** Quels paramètres faut-il vérifier pour DDR PHY pendant la conception ? **R:** Vérifier ses rails d'alimentation, sa référence et les exigences de résistance de calibration.	**Q:** What parameters should be checked for DDR PHY during design? **A:** Check its supply rails, reference and calibration resistor requirements.
218	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour DDR PHY ? **R:** Budgéter le courant du rail PHY à partir du design de référence.	**Q:** What engineering calculation or budget should you know for DDR PHY? **A:** Budget the PHY rail current from the reference design.
219	**Q:** Comment valider DDR PHY sur le prototype ? **R:** Vérifier le bruit des rails et la résistance de calibration, puis lancer l'entraînement.	**Q:** How would you validate DDR PHY on the prototype? **A:** Check rail noise and the calibration resistor, then run training.
220	**Q:** Scénario Senior : le système présente une panne liée à DDR PHY. Quelle est votre méthode RCA ? **R:** Les erreurs de calibration viennent souvent d'une résistance de référence fausse ou absente.	**Q:** Senior scenario: the system has a failure related to DDR PHY. What is your RCA method? **A:** Calibration errors often come from a wrong or missing reference resistor.
221	**Q:** Qu'est-ce que « clock tree » et où intervient-il dans une carte MPU/CPU ? **R:** L'arbre d'horloge dérive les horloges des coeurs, bus et périphériques de quelques sources via PLL et diviseurs.	**Q:** What is clock tree, and where does it fit in an MPU/CPU board? **A:** The clock tree derives core, bus and peripheral clocks from a few sources through PLLs and dividers.
222	**Q:** Quels paramètres faut-il vérifier pour clock tree pendant la conception ? **R:** Vérifier le quartz ou l'oscillateur d'entrée et la précision requise.	**Q:** What parameters should be checked for clock tree during design? **A:** Check the input crystal or oscillator and the required accuracy.
223	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour clock tree ? **R:** Calculer chaque sortie comme l'entrée fois multiplicateur divisée par diviseur.	**Q:** What engineering calculation or budget should you know for clock tree? **A:** Compute each output as the input times the multiplier divided by the divider.
224	**Q:** Comment valider clock tree sur le prototype ? **R:** Mesurer les horloges principales à l'oscilloscope ou au fréquencemètre et les comparer à la configuration.	**Q:** How would you validate clock tree on the prototype? **A:** Measure the main clocks with a scope or counter and compare them with the configuration.
225	**Q:** Scénario Senior : le système présente une panne liée à clock tree. Quelle est votre méthode RCA ? **R:** Un mauvais débit de périphérique vient généralement d'une mauvaise PLL ou d'un mauvais diviseur : recalculer l'arbre.	**Q:** Senior scenario: the system has a failure related to clock tree. What is your RCA method? **A:** A wrong peripheral rate usually comes from a wrong PLL or divider, so recompute the tree.
226	**Q:** Qu'est-ce que « reset controller » et où intervient-il dans une carte MPU/CPU ? **R:** Le contrôleur de reset séquence et distribue les resets aux coeurs et périphériques.	**Q:** What is reset controller, and where does it fit in an MPU/CPU board? **A:** The reset controller sequences and distributes resets to cores and peripherals.
227	**Q:** Quels paramètres faut-il vérifier pour reset controller pendant la conception ? **R:** Vérifier sources de reset, broches et durée de reset nécessaire.	**Q:** What parameters should be checked for reset controller during design? **A:** Check reset sources, pins and the reset duration needed.
228	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour reset controller ? **R:** Vérifier la largeur minimale d'impulsion de reset dans la fiche technique.	**Q:** What engineering calculation or budget should you know for reset controller? **A:** Verify the minimum reset pulse width from the datasheet.
229	**Q:** Comment valider reset controller sur le prototype ? **R:** Capturer la ligne de reset et les rails ensemble à la mise sous tension.	**Q:** How would you validate reset controller on the prototype? **A:** Capture the reset line and rails together at power-up.
230	**Q:** Scénario Senior : le système présente une panne liée à reset controller. Quelle est votre méthode RCA ? **R:** Un processeur bloqué en reset pointe vers un reset maintenu ou un rail non valide.	**Q:** Senior scenario: the system has a failure related to reset controller. What is your RCA method? **A:** A processor stuck in reset points to a held reset signal or a rail that is not good.
231	**Q:** Qu'est-ce que « PMIC interface » et où intervient-il dans une carte MPU/CPU ? **R:** L'interface PMIC permet au SoC de contrôler ou surveiller le circuit de gestion d'alimentation, souvent via I²C ou lignes d'enable dédiées.	**Q:** What is PMIC interface, and where does it fit in an MPU/CPU board? **A:** The PMIC interface lets the SoC control or monitor the power management chip, often over I²C or dedicated enable lines.
232	**Q:** Quels paramètres faut-il vérifier pour PMIC interface pendant la conception ? **R:** Vérifier l'adresse du PMIC, les tensions par défaut et la séquence d'enable.	**Q:** What parameters should be checked for PMIC interface during design? **A:** Check the PMIC address, default voltages and enable sequence.
233	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour PMIC interface ? **R:** Vérifier le courant de chaque rail par rapport au courant nominal de sortie du PMIC.	**Q:** What engineering calculation or budget should you know for PMIC interface? **A:** Verify each rail current against the PMIC output rating.
234	**Q:** Comment valider PMIC interface sur le prototype ? **R:** Lire les registres du PMIC et mesurer les rails pour confirmer qu'ils correspondent.	**Q:** How would you validate PMIC interface on the prototype? **A:** Read PMIC registers and measure the rails to confirm they match.
235	**Q:** Scénario Senior : le système présente une panne liée à PMIC interface. Quelle est votre méthode RCA ? **R:** Un rail à la mauvaise tension pointe vers un mauvais défaut du PMIC ou une configuration manquante.	**Q:** Senior scenario: the system has a failure related to PMIC interface. What is your RCA method? **A:** A rail at the wrong voltage points to a wrong PMIC default or a missing configuration.
236	**Q:** Qu'est-ce que « boot ROM » et où intervient-il dans une carte MPU/CPU ? **R:** La boot ROM est le premier code immuable qui choisit une source de boot et charge l'étape suivante.	**Q:** What is boot ROM, and where does it fit in an MPU/CPU board? **A:** The boot ROM is the immutable first code that selects a boot source and loads the next stage.
237	**Q:** Quels paramètres faut-il vérifier pour boot ROM pendant la conception ? **R:** Vérifier les broches de boot et l'ordre des médias de boot pris en charge.	**Q:** What parameters should be checked for boot ROM during design? **A:** Check the boot pins and the supported boot media order.
238	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour boot ROM ? **R:** Pas de calcul électrique ; vérifier les niveaux logiques des broches de boot.	**Q:** What engineering calculation or budget should you know for boot ROM? **A:** No electrical calculation; verify boot-pin logic levels.
239	**Q:** Comment valider boot ROM sur le prototype ? **R:** Observer le bus du média de boot pour les premières commandes de lecture.	**Q:** How would you validate boot ROM on the prototype? **A:** Watch the boot media bus for the first read commands.
240	**Q:** Scénario Senior : le système présente une panne liée à boot ROM. Quelle est votre méthode RCA ? **R:** Aucune activité sur le média de boot signifie de mauvaises broches de boot, alimentation ou horloge.	**Q:** Senior scenario: the system has a failure related to boot ROM. What is your RCA method? **A:** No activity on the boot media means wrong boot pins, power or clock.
241	**Q:** Qu'est-ce que « OTP/eFuse » et où intervient-il dans une carte MPU/CPU ? **R:** L'OTP/eFuse est une mémoire programmable une seule fois stockant clés, configuration de boot et calibration.	**Q:** What is OTP/eFuse, and where does it fit in an MPU/CPU board? **A:** OTP/eFuse is one-time-programmable memory storing keys, boot configuration and calibration.
242	**Q:** Quels paramètres faut-il vérifier pour OTP/eFuse pendant la conception ? **R:** Vérifier quels fusibles contrôlent boot et sécurité, et la tension de programmation éventuelle.	**Q:** What parameters should be checked for OTP/eFuse during design? **A:** Check which fuses control boot and security, and any programming voltage.
243	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour OTP/eFuse ? **R:** Compter les bits de fusible nécessaires ; ils ne sont pas réversibles.	**Q:** What engineering calculation or budget should you know for OTP/eFuse? **A:** Count the fuse bits needed; they cannot be undone.
244	**Q:** Comment valider OTP/eFuse sur le prototype ? **R:** Relire les valeurs et tester sur des échantillons sacrifiés avant la production.	**Q:** How would you validate OTP/eFuse on the prototype? **A:** Read back the values and test on sacrificial samples before production.
245	**Q:** Scénario Senior : le système présente une panne liée à OTP/eFuse. Quelle est votre méthode RCA ? **R:** Une carte qui ne démarre plus après programmation peut avoir de mauvais fusibles ; irréversible, donc vérifier d'abord.	**Q:** Senior scenario: the system has a failure related to OTP/eFuse. What is your RCA method? **A:** A board that suddenly will not boot after programming may have wrong fuses; this is irreversible, so verify first.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

#	FRANÇAIS — Question / Réponse	ENGLISH — Question / Answer
246	**Q:** Qu'est-ce que « secure boot root » et où intervient-il dans une carte MPU/CPU ? **R:** La racine du secure boot est la base de confiance ancrée en matériel, comme un hash de clé en fusibles, qui authentifie la première étape logicielle.	**Q:** What is secure boot root, and where does it fit in an MPU/CPU board? **A:** The secure boot root is the hardware-anchored trust base, such as a key hash in fuses, that authenticates the first software stage.
247	**Q:** Quels paramètres faut-il vérifier pour secure boot root pendant la conception ? **R:** Vérifier où se trouve le hash de clé et comment fonctionne la révocation.	**Q:** What parameters should be checked for secure boot root during design? **A:** Check where the key hash lives and how revocation works.
248	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour secure boot root ? **R:** Pas de budget électrique ; planifier le stockage des clés et le processus de signature.	**Q:** What engineering calculation or budget should you know for secure boot root? **A:** No electrical budget; plan key storage and the signing process.
249	**Q:** Comment valider secure boot root sur le prototype ? **R:** Démarrer une image signée et une altérée et confirmer que la seconde est rejetée.	**Q:** How would you validate secure boot root on the prototype? **A:** Boot a signed image and a tampered one and confirm the second is rejected.
250	**Q:** Scénario Senior : le système présente une panne liée à secure boot root. Quelle est votre méthode RCA ? **R:** Si une image valide est rejetée, comparer hash de clé et format de signature à l'attente de la ROM.	**Q:** Senior scenario: the system has a failure related to secure boot root. What is your RCA method? **A:** If a valid image is rejected, compare the key hash and signature format with the ROM expectation.
251	**Q:** Qu'est-ce que « GPIO banks » et où intervient-il dans une carte MPU/CPU ? **R:** Les banques GPIO regroupent les broches généralistes par domaine d'alimentation et jeu de registres.	**Q:** What is GPIO banks, and where does it fit in an MPU/CPU board? **A:** GPIO banks group general-purpose pins by supply domain and register set.
252	**Q:** Quels paramètres faut-il vérifier pour GPIO banks pendant la conception ? **R:** Vérifier la tension d'E/S de chaque banque et les limites de courant par broche et par banque.	**Q:** What parameters should be checked for GPIO banks during design? **A:** Check the I/O voltage of each bank and the current limits per pin and bank.
253	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour GPIO banks ? **R:** Additionner les courants de sortie d'une banque par rapport à sa limite.	**Q:** What engineering calculation or budget should you know for GPIO banks? **A:** Sum the drive currents on a bank against its limit.
254	**Q:** Comment valider GPIO banks sur le prototype ? **R:** Basculer les broches et mesurer les niveaux avec la charge réelle.	**Q:** How would you validate GPIO banks on the prototype? **A:** Toggle pins and measure levels with the real load.
255	**Q:** Scénario Senior : le système présente une panne liée à GPIO banks. Quelle est votre méthode RCA ? **R:** Un mauvais niveau logique signifie généralement une banque alimentée à la mauvaise tension.	**Q:** Senior scenario: the system has a failure related to GPIO banks. What is your RCA method? **A:** A wrong logic level usually means a bank supplied at the wrong voltage.
256	**Q:** Qu'est-ce que « pin multiplexing » et où intervient-il dans une carte MPU/CPU ? **R:** Le multiplexage des broches attribue une fonction parmi plusieurs à chaque broche : schéma et logiciel doivent concorder.	**Q:** What is pin multiplexing, and where does it fit in an MPU/CPU board? **A:** Pin multiplexing assigns one of several functions to each pin, so the schematic and software must agree.
257	**Q:** Quels paramètres faut-il vérifier pour pin multiplexing pendant la conception ? **R:** Vérifier le tableau de multiplexage pour les conflits entre périphériques nécessaires.	**Q:** What parameters should be checked for pin multiplexing during design? **A:** Check the mux table for conflicts between needed peripherals.
258	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour pin multiplexing ? **R:** Compter les broches de chaque fonction et confirmer leur disponibilité simultanée.	**Q:** What engineering calculation or budget should you know for pin multiplexing? **A:** Count the pins each function needs and confirm they are available together.
259	**Q:** Comment valider pin multiplexing sur le prototype ? **R:** Vérifier chaque broche à l'oscilloscope par rapport à la fonction configurée.	**Q:** How would you validate pin multiplexing on the prototype? **A:** Verify each pin with a scope against the configured function.
260	**Q:** Scénario Senior : le système présente une panne liée à pin multiplexing. Quelle est votre méthode RCA ? **R:** Un périphérique muet a souvent un mauvais multiplexage dans le device tree ou le code de boot.	**Q:** Senior scenario: the system has a failure related to pin multiplexing. What is your RCA method? **A:** A silent peripheral often has the wrong mux in the device tree or boot code.
261	**Q:** Qu'est-ce que « IOMUX voltage domains » et où intervient-il dans une carte MPU/CPU ? **R:** Les domaines de tension de l'IOMUX sont des groupes de broches alimentés par des rails séparés qui fixent leurs niveaux logiques.	**Q:** What is IOMUX voltage domains, and where does it fit in an MPU/CPU board? **A:** IOMUX voltage domains are groups of pins powered from separate supplies that set their logic levels.
262	**Q:** Quels paramètres faut-il vérifier pour IOMUX voltage domains pendant la conception ? **R:** Vérifier l'alimentation de chaque domaine et le niveau requis par les composants connectés.	**Q:** What parameters should be checked for IOMUX voltage domains during design? **A:** Check the supply of each domain and the level required by connected devices.
263	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour IOMUX voltage domains ? **R:** Confirmer que la tension de chaque domaine est dans la spécification d'E/S.	**Q:** What engineering calculation or budget should you know for IOMUX voltage domains? **A:** Confirm each domain voltage is within the I/O specification.
264	**Q:** Comment valider IOMUX voltage domains sur le prototype ? **R:** Mesurer l'alimentation du domaine et le niveau d'une broche ensemble.	**Q:** How would you validate IOMUX voltage domains on the prototype? **A:** Measure the domain supply and a pin level together.
265	**Q:** Scénario Senior : le système présente une panne liée à IOMUX voltage domains. Quelle est votre méthode RCA ? **R:** Une communication intermittente peut venir d'un désaccord de tension de domaine avec le composant distant.	**Q:** Senior scenario: the system has a failure related to IOMUX voltage domains. What is your RCA method? **A:** Intermittent communication can come from a domain voltage mismatch with the peer device.
266	**Q:** Qu'est-ce que « SD/eMMC controller » et où intervient-il dans une carte MPU/CPU ? **R:** Le contrôleur SD/eMMC gère commandes, données et horloge pour carte ou mémoire flash.	**Q:** What is SD/eMMC controller, and where does it fit in an MPU/CPU board? **A:** The SD/eMMC controller handles storage commands, data and clocking for card or flash media.
267	**Q:** Quels paramètres faut-il vérifier pour SD/eMMC controller pendant la conception ? **R:** Vérifier largeur de bus, modes de vitesse pris en charge, niveaux d'alimentation et pull-ups.	**Q:** What parameters should be checked for SD/eMMC controller during design? **A:** Check bus width, supported speed modes, supply levels and pull-ups.
268	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour SD/eMMC controller ? **R:** Le débit vaut horloge fois largeur de bus divisée par 8 en simple débit.	**Q:** What engineering calculation or budget should you know for SD/eMMC controller? **A:** Throughput equals clock times bus width divided by 8 in single-rate modes.
269	**Q:** Comment valider SD/eMMC controller sur le prototype ? **R:** Sonder CMD et CLK et vérifier la séquence d'initialisation.	**Q:** How would you validate SD/eMMC controller on the prototype? **A:** Probe CMD and CLK and check the initialization sequence.
270	**Q:** Scénario Senior : le système présente une panne liée à SD/eMMC controller. Quelle est votre méthode RCA ? **R:** Une carte non détectée pointe vers des pull-ups manquants, une mauvaise alimentation ou un mauvais changement de tension.	**Q:** Senior scenario: the system has a failure related to SD/eMMC controller. What is your RCA method? **A:** Card not detected points to missing pull-ups, wrong supply or a wrong voltage-switch setup.
271	**Q:** Qu'est-ce que « Ethernet MAC » et où intervient-il dans une carte MPU/CPU ? **R:** Le MAC Ethernet est le bloc intégré qui met en trame les paquets et dialogue avec un PHY externe.	**Q:** What is Ethernet MAC, and where does it fit in an MPU/CPU board? **A:** The Ethernet MAC is the on-chip block that frames packets and talks to an external PHY.
272	**Q:** Quels paramètres faut-il vérifier pour Ethernet MAC pendant la conception ? **R:** Vérifier le type d'interface PHY (RMII, RGMII) et les exigences d'horloge.	**Q:** What parameters should be checked for Ethernet MAC during design? **A:** Check the PHY interface type (RMII, RGMII) and clock requirements.
273	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour Ethernet MAC ? **R:** Le débit de ligne fois le rendement donne le débit utile.	**Q:** What engineering calculation or budget should you know for Ethernet MAC? **A:** Line rate times efficiency gives usable throughput.
274	**Q:** Comment valider Ethernet MAC sur le prototype ? **R:** Faire un ping et un test de type iperf et vérifier les compteurs d'erreurs.	**Q:** How would you validate Ethernet MAC on the prototype? **A:** Ping and run an iperf-style test and check error counters.
275	**Q:** Scénario Senior : le système présente une panne liée à Ethernet MAC. Quelle est votre méthode RCA ? **R:** Une liaison qui ne monte pas a souvent une mauvaise horloge, un mauvais reset ou un mauvais strap du PHY.	**Q:** Senior scenario: the system has a failure related to Ethernet MAC. What is your RCA method? **A:** A link that does not come up often has a wrong PHY clock, reset or strap.
276	**Q:** Qu'est-ce que « USB controller/PHY » et où intervient-il dans une carte MPU/CPU ? **R:** Le couple contrôleur/PHY USB fournit les fonctions hôte et périphérique USB, le PHY gérant les signaux analogiques.	**Q:** What is USB controller/PHY, and where does it fit in an MPU/CPU board? **A:** The USB controller/PHY pair provides USB host and device functions, with the PHY handling the analog signals.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

#	FRANÇAIS — Question / Réponse	ENGLISH — Question / Answer
277	**Q:** Quels paramètres faut-il vérifier pour USB controller/PHY pendant la conception ? **R:** Vérifier l'alimentation du PHY, l'horloge de référence et la gestion du VBUS.	**Q:** What parameters should be checked for USB controller/PHY during design? **A:** Check the PHY supply, reference clock and VBUS handling.
278	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour USB controller/PHY ? **R:** Budgéter le courant VBUS pour les périphériques connectés.	**Q:** What engineering calculation or budget should you know for USB controller/PHY? **A:** Budget VBUS current for attached devices.
279	**Q:** Comment valider USB controller/PHY sur le prototype ? **R:** Connecter un périphérique connu et confirmer l'énumération.	**Q:** How would you validate USB controller/PHY on the prototype? **A:** Connect a known device and confirm enumeration.
280	**Q:** Scénario Senior : le système présente une panne liée à USB controller/PHY. Quelle est votre méthode RCA ? **R:** Aucune énumération pointe vers une mauvaise horloge, un VBUS absent ou D+/D− inversés.	**Q:** Senior scenario: the system has a failure related to USB controller/PHY. What is your RCA method? **A:** No enumeration points to wrong clock, missing VBUS or swapped D+/D−.
281	**Q:** Qu'est-ce que « MIPI concept » et où intervient-il dans une carte MPU/CPU ? **R:** Les interfaces MIPI comme DSI et CSI transportent des données d'affichage et de caméra rapides sur des paires différentielles.	**Q:** What is MIPI concept, and where does it fit in an MPU/CPU board? **A:** MIPI interfaces such as DSI and CSI carry high-speed display and camera data over differential lanes.
282	**Q:** Quels paramètres faut-il vérifier pour MIPI concept pendant la conception ? **R:** Vérifier nombre de voies, vitesse des voies et alimentation du PHY MIPI.	**Q:** What parameters should be checked for MIPI concept during design? **A:** Check lane count, lane speed and the supply of the MIPI PHY.
283	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour MIPI concept ? **R:** La bande passante vaut voies fois débit par voie, qui doit dépasser le débit des pixels.	**Q:** What engineering calculation or budget should you know for MIPI concept? **A:** Bandwidth equals lanes times lane rate, which must exceed the pixel data rate.
284	**Q:** Comment valider MIPI concept sur le prototype ? **R:** Vérifier la voie d'horloge et les voies de données avec les bonnes sondes et l'initialisation du composant.	**Q:** How would you validate MIPI concept on the prototype? **A:** Check the clock lane and data lanes with the right probes and the device initialization.
285	**Q:** Scénario Senior : le système présente une panne liée à MIPI concept. Quelle est votre méthode RCA ? **R:** Un affichage ou une caméra noire signifie généralement un mauvais mappage de voies, polarité ou initialisation.	**Q:** Senior scenario: the system has a failure related to MIPI concept. What is your RCA method? **A:** A blank display or camera usually means wrong lane mapping, polarity or initialization.
286	**Q:** Qu'est-ce que « display controller » et où intervient-il dans une carte MPU/CPU ? **R:** Le contrôleur d'affichage lit les données d'image en mémoire et génère le timing des écrans.	**Q:** What is display controller, and where does it fit in an MPU/CPU board? **A:** The display controller reads frame data from memory and generates timing for panels.
287	**Q:** Quels paramètres faut-il vérifier pour display controller pendant la conception ? **R:** Vérifier l'horloge pixel, le timing de l'écran et le type d'interface.	**Q:** What parameters should be checked for display controller during design? **A:** Check the pixel clock, panel timing and interface type.
288	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour display controller ? **R:** La bande passante mémoire vaut largeur fois hauteur fois bits par pixel fois fréquence d'image divisée par 8.	**Q:** What engineering calculation or budget should you know for display controller? **A:** Memory bandwidth equals width times height times bits per pixel times frame rate divided by 8.
289	**Q:** Comment valider display controller sur le prototype ? **R:** Afficher une mire et vérifier le timing à l'oscilloscope.	**Q:** How would you validate display controller on the prototype? **A:** Display a test pattern and check timing with a scope.
290	**Q:** Scénario Senior : le système présente une panne liée à display controller. Quelle est votre méthode RCA ? **R:** Scintillement ou sous-alimentation pointent vers une famine de bande passante ou une mauvaise horloge pixel.	**Q:** Senior scenario: the system has a failure related to display controller. What is your RCA method? **A:** Flicker or underruns point to memory bandwidth starvation or a wrong pixel clock.
291	**Q:** Qu'est-ce que « camera interface » et où intervient-il dans une carte MPU/CPU ? **R:** L'interface caméra reçoit les données et signaux de contrôle du capteur dans le SoC pour capture et traitement.	**Q:** What is camera interface, and where does it fit in an MPU/CPU board? **A:** The camera interface receives sensor data and control signals into the SoC for capture and processing.
292	**Q:** Quels paramètres faut-il vérifier pour camera interface pendant la conception ? **R:** Vérifier le séquencement d'alimentation du capteur, l'horloge de référence et les voies d'interface.	**Q:** What parameters should be checked for camera interface during design? **A:** Check sensor supply sequencing, reference clock and interface lanes.
293	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour camera interface ? **R:** Le débit vaut résolution fois fréquence d'image fois bits par pixel.	**Q:** What engineering calculation or budget should you know for camera interface? **A:** Data rate equals resolution times frame rate times bits per pixel.
294	**Q:** Comment valider camera interface sur le prototype ? **R:** Sonder alimentation, horloge et bus de contrôle du capteur, puis vérifier la présence d'images.	**Q:** How would you validate camera interface on the prototype? **A:** Probe sensor power, clock and the control bus, then check for frames.
295	**Q:** Scénario Senior : le système présente une panne liée à camera interface. Quelle est votre méthode RCA ? **R:** Pas d'image vient souvent de la séquence ou de l'horloge du capteur, pas du SoC.	**Q:** Senior scenario: the system has a failure related to camera interface. What is your RCA method? **A:** No image often comes from the sensor sequence or clock, not from the SoC.
296	**Q:** Qu'est-ce que « hardware accelerators » et où intervient-il dans une carte MPU/CPU ? **R:** Les accélérateurs matériels déchargent des tâches comme vidéo, chiffrement ou graphique des coeurs pour économiser puissance et temps.	**Q:** What is hardware accelerators, and where does it fit in an MPU/CPU board? **A:** Hardware accelerators offload tasks like video, crypto or graphics from the cores to save power and time.
297	**Q:** Quels paramètres faut-il vérifier pour hardware accelerators pendant la conception ? **R:** Vérifier horloges, domaines d'alimentation et bande passante mémoire nécessaires.	**Q:** What parameters should be checked for hardware accelerators during design? **A:** Check clocks, power domains and memory bandwidth they need.
298	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour hardware accelerators ? **R:** Comparer performance et énergie par tâche avec le logiciel sur les coeurs.	**Q:** What engineering calculation or budget should you know for hardware accelerators? **A:** Compare performance and energy per task with software on the cores.
299	**Q:** Comment valider hardware accelerators sur le prototype ? **R:** Exécuter une tâche accélérée et comparer puissance et durée à la référence logicielle.	**Q:** How would you validate hardware accelerators on the prototype? **A:** Run an accelerated task and compare power and time with the software baseline.
300	**Q:** Scénario Senior : le système présente une panne liée à hardware accelerators. Quelle est votre méthode RCA ? **R:** Si un accélérateur n'est pas utilisé, vérifier pilote, gating d'horloge et disponibilité du firmware.	**Q:** Senior scenario: the system has a failure related to hardware accelerators. What is your RCA method? **A:** If an accelerator is not used, check driver, clock gating and firmware availability.

4. STM32MP1 Hardware Platform / Plateforme STM32MP1

#	FRANÇAIS — Question / Réponse	ENGLISH — Question / Answer
301	**Q:** Qu'est-ce que « STM32MP1 architecture » et où intervient-il dans une carte MPU/CPU ? **R:** Le STM32MP1 est un MPU à deux Cortex-A7 plus un Cortex-M4 qui exécute Linux sur DRAM avec un coeur temps réel compagnon.	**Q:** What is STM32MP1 architecture, and where does it fit in an MPU/CPU board? **A:** The STM32MP1 is a dual Cortex-A7 plus Cortex-M4 MPU that runs Linux on DRAM with a real-time companion core.
302	**Q:** Quels paramètres faut-il vérifier pour STM32MP1 architecture pendant la conception ? **R:** Vérifier le boîtier, le type de DRAM, le choix du PMIC et les options de boot à partir du design de référence.	**Q:** What parameters should be checked for STM32MP1 architecture during design? **A:** Check the package, DRAM type, PMIC choice and boot options from the reference design.
303	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour STM32MP1 architecture ? **R:** Additionner les courants des rails coeur, DRAM, E/S et périphériques avec marge.	**Q:** What engineering calculation or budget should you know for STM32MP1 architecture? **A:** Sum core, DRAM, I/O and peripheral rail currents with margin.
304	**Q:** Comment valider STM32MP1 architecture sur le prototype ? **R:** Mettre en route rails, horloges, boot ROM, DRAM et console dans l'ordre.	**Q:** How would you validate STM32MP1 architecture on the prototype? **A:** Bring up rails, clocks, boot ROM, DRAM and console in order.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

#	FRANÇAIS — Question / Réponse	ENGLISH — Question / Answer
305	**Q:** Scénario Senior : le système présente une panne liée à STM32MP1 architecture. Quelle est votre méthode RCA ? **R:** Si le boot s'arrête, lire d'abord l'activité de la boot ROM sur le média de boot choisi.	**Q:** Senior scenario: the system has a failure related to STM32MP1 architecture. What is your RCA method? **A:** If boot stalls, read the boot ROM activity on the chosen boot media first.
306	**Q:** Qu'est-ce que « Cortex-A7 domain » et où intervient-il dans une carte MPU/CPU ? **R:** Le domaine Cortex-A7 exécute les applications Linux et est économe en énergie pour sa classe.	**Q:** What is Cortex-A7 domain, and where does it fit in an MPU/CPU board? **A:** The Cortex-A7 domain runs Linux applications and is power-efficient for its class.
307	**Q:** Quels paramètres faut-il vérifier pour Cortex-A7 domain pendant la conception ? **R:** Vérifier le grade de fréquence maximal et la tension de coeur correspondante.	**Q:** What parameters should be checked for Cortex-A7 domain during design? **A:** Check the maximum frequency grade and the matching core voltage.
308	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour Cortex-A7 domain ? **R:** Estimer la puissance à partir de la tension coeur, de la fréquence et du nombre de coeurs actifs.	**Q:** What engineering calculation or budget should you know for Cortex-A7 domain? **A:** Estimate power from the core voltage, frequency and number of active cores.
309	**Q:** Comment valider Cortex-A7 domain sur le prototype ? **R:** Mesurer le courant du rail coeur sous test de stress à chaque fréquence.	**Q:** How would you validate Cortex-A7 domain on the prototype? **A:** Measure core rail current under a stress test at each frequency.
310	**Q:** Scénario Senior : le système présente une panne liée à Cortex-A7 domain. Quelle est votre méthode RCA ? **R:** Une instabilité à haute fréquence signifie souvent une tension coeur insuffisante ou une chute de rail.	**Q:** Senior scenario: the system has a failure related to Cortex-A7 domain. What is your RCA method? **A:** Instability at high frequency often means too little core voltage or rail droop.
311	**Q:** Qu'est-ce que « Cortex-M4 companion » et où intervient-il dans une carte MPU/CPU ? **R:** Le compagnon Cortex-M4 gère les tâches temps réel et peut tourner pendant que le domaine A7 dort.	**Q:** What is Cortex-M4 companion, and where does it fit in an MPU/CPU board? **A:** The Cortex-M4 companion handles real-time tasks and can run while the A7 domain sleeps.
312	**Q:** Quels paramètres faut-il vérifier pour Cortex-M4 companion pendant la conception ? **R:** Vérifier quels périphériques et quelle mémoire chaque coeur possède.	**Q:** What parameters should be checked for Cortex-M4 companion during design? **A:** Check which peripherals and memory each core owns.
313	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour Cortex-M4 companion ? **R:** Budgéter la puissance du M4 pour les cas d'usage en modes basse consommation.	**Q:** What engineering calculation or budget should you know for Cortex-M4 companion? **A:** Budget the M4 power for use cases in low-power modes.
314	**Q:** Comment valider Cortex-M4 companion sur le prototype ? **R:** Démarrer le firmware M4 depuis Linux et tester la communication partagée.	**Q:** How would you validate Cortex-M4 companion on the prototype? **A:** Start the M4 firmware from Linux and test shared communication.
315	**Q:** Scénario Senior : le système présente une panne liée à Cortex-M4 companion. Quelle est votre méthode RCA ? **R:** Si le M4 ne démarre pas, vérifier le chargement du firmware et la réservation mémoire.	**Q:** Senior scenario: the system has a failure related to Cortex-M4 companion. What is your RCA method? **A:** If the M4 does not start, check firmware loading and memory reservation.
316	**Q:** Qu'est-ce que « DDR interface » et où intervient-il dans une carte MPU/CPU ? **R:** L'interface DDR du STM32MP1 prend en charge DDR3/LPDDR2/3 avec contrôleur et PHY dédiés.	**Q:** What is DDR interface, and where does it fit in an MPU/CPU board? **A:** The STM32MP1 DDR interface supports DDR3/LPDDR2/3 with a dedicated controller and PHY.
317	**Q:** Quels paramètres faut-il vérifier pour DDR interface pendant la conception ? **R:** Vérifier le type de DRAM, la largeur et les règles de routage du guide de layout.	**Q:** What parameters should be checked for DDR interface during design? **A:** Check the DRAM type, width and routing rules from the layout guide.
318	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour DDR interface ? **R:** La bande passante crête vaut le taux de transfert fois largeur de bus divisée par 8.	**Q:** What engineering calculation or budget should you know for DDR interface? **A:** Peak bandwidth equals transfer rate times bus width divided by 8.
319	**Q:** Comment valider DDR interface sur le prototype ? **R:** Exécuter des tests DRAM après entraînement et vérifier la taille rapportée.	**Q:** How would you validate DDR interface on the prototype? **A:** Run DRAM tests after training and check the reported size.
320	**Q:** Scénario Senior : le système présente une panne liée à DDR interface. Quelle est votre méthode RCA ? **R:** Un échec d'entraînement signifie généralement de mauvais paramètres DRAM ou des problèmes de routage et d'alimentation.	**Q:** Senior scenario: the system has a failure related to DDR interface. What is your RCA method? **A:** Training failure usually means wrong DRAM parameters or routing and power issues.
321	**Q:** Qu'est-ce que « PMIC integration » et où intervient-il dans une carte MPU/CPU ? **R:** L'intégration du PMIC alimente les rails du MPU avec le séquencement et les tensions requis par le SoC.	**Q:** What is PMIC integration, and where does it fit in an MPU/CPU board? **A:** PMIC integration powers the MPU rails with the sequencing and voltages the SoC needs.
322	**Q:** Quels paramètres faut-il vérifier pour PMIC integration pendant la conception ? **R:** Vérifier chaque sortie du PMIC par rapport aux besoins du SoC et de la DRAM.	**Q:** What parameters should be checked for PMIC integration during design? **A:** Check each PMIC output against the SoC and DRAM needs.
323	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour PMIC integration ? **R:** Comparer le budget de courant des rails aux courants nominaux de sortie du PMIC.	**Q:** What engineering calculation or budget should you know for PMIC integration? **A:** Compare the rail current budget with the PMIC output ratings.
324	**Q:** Comment valider PMIC integration sur le prototype ? **R:** Capturer tous les rails et PGOOD à la mise sous tension et comparer l'ordre à la fiche technique.	**Q:** How would you validate PMIC integration on the prototype? **A:** Capture all rails and PGOOD at power-up and compare the order with the datasheet.
325	**Q:** Scénario Senior : le système présente une panne liée à PMIC integration. Quelle est votre méthode RCA ? **R:** Un rail absent à la mise sous tension pointe vers une mauvaise chaîne d'enable ou un défaut en NVM.	**Q:** Senior scenario: the system has a failure related to PMIC integration. What is your RCA method? **A:** A rail missing at power-up points to a wrong enable chain or an NVM default.
326	**Q:** Qu'est-ce que « STPMIC concept » et où intervient-il dans une carte MPU/CPU ? **R:** Le concept STPMIC désigne un PMIC avec convertisseurs buck, LDO et interface I²C conçu pour ce MPU.	**Q:** What is STPMIC concept, and where does it fit in an MPU/CPU board? **A:** The STPMIC concept refers to a PMIC with buck regulators, LDOs and an I²C interface designed for this MPU.
327	**Q:** Quels paramètres faut-il vérifier pour STPMIC concept pendant la conception ? **R:** Vérifier tensions de sortie, limites de courant et configuration par défaut.	**Q:** What parameters should be checked for STPMIC concept during design? **A:** Check output voltages, current limits and the default configuration.
328	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour STPMIC concept ? **R:** Vérifier que chaque charge reste dans le courant nominal de son régulateur.	**Q:** What engineering calculation or budget should you know for STPMIC concept? **A:** Check that each load stays within its regulator current rating.
329	**Q:** Comment valider STPMIC concept sur le prototype ? **R:** Lire les registres d'état et mesurer les rails à la mise sous tension.	**Q:** How would you validate STPMIC concept on the prototype? **A:** Read the status registers and measure the rails at power-up.
330	**Q:** Scénario Senior : le système présente une panne liée à STPMIC concept. Quelle est votre méthode RCA ? **R:** Si un rail déclenche, vérifier la limite de courant et la charge avant de modifier le firmware.	**Q:** Senior scenario: the system has a failure related to STPMIC concept. What is your RCA method? **A:** If a rail trips, check the current limit and the load before changing firmware.
331	**Q:** Qu'est-ce que « boot pins/modes » et où intervient-il dans une carte MPU/CPU ? **R:** Les broches et modes de boot sélectionnent le média de boot et les options de récupération au reset.	**Q:** What is boot pins/modes, and where does it fit in an MPU/CPU board? **A:** Boot pins and modes select the boot media and recovery options at reset.
332	**Q:** Quels paramètres faut-il vérifier pour boot pins/modes pendant la conception ? **R:** Vérifier les états de broches requis pour chaque mode et leurs valeurs de rappel.	**Q:** What parameters should be checked for boot pins/modes during design? **A:** Check the pin states required for each mode and their pull values.
333	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour boot pins/modes ? **R:** Vérifier que les niveaux du diviseur résistif respectent les seuils logiques.	**Q:** What engineering calculation or budget should you know for boot pins/modes? **A:** Verify the resistor divider levels meet the logic thresholds.
334	**Q:** Comment valider boot pins/modes sur le prototype ? **R:** Mesurer les broches au relâchement du reset et comparer au mode choisi.	**Q:** How would you validate boot pins/modes on the prototype? **A:** Measure the pins at reset release and compare with the selected mode.
335	**Q:** Scénario Senior : le système présente une panne liée à boot pins/modes. Quelle est votre méthode RCA ? **R:** Un boot depuis le mauvais média pointe vers un mauvais niveau de strap au reset.	**Q:** Senior scenario: the system has a failure related to boot pins/modes. What is your RCA method? **A:** Booting from the wrong media points to a wrong strap level at reset.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

#	FRANÇAIS — Question / Réponse	ENGLISH — Question / Answer
336	**Q:** Qu'est-ce que « TF-A concept » et où intervient-il dans une carte MPU/CPU ? **R:** TF-A est l'étape de firmware de confiance qui configure le monde sécurisé et lance le chargeur suivant.	**Q:** What is TF-A concept, and where does it fit in an MPU/CPU board? **A:** TF-A is the trusted firmware stage that sets up the secure world and starts the next loader.
337	**Q:** Quels paramètres faut-il vérifier pour TF-A concept pendant la conception ? **R:** Vérifier que le build correspond à la configuration DRAM et PMIC de la carte.	**Q:** What parameters should be checked for TF-A concept during design? **A:** Check that the build matches the board DRAM and PMIC configuration.
338	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour TF-A concept ? **R:** Pas de budget électrique ; suivre les paramètres du build.	**Q:** What engineering calculation or budget should you know for TF-A concept? **A:** No electrical budget; track build parameters.
339	**Q:** Comment valider TF-A concept sur le prototype ? **R:** Lire le journal de console dès la première étape.	**Q:** How would you validate TF-A concept on the prototype? **A:** Read the console log from the first stage.
340	**Q:** Scénario Senior : le système présente une panne liée à TF-A concept. Quelle est votre méthode RCA ? **R:** Des erreurs d'initialisation DRAM dans le journal pointent vers une mauvaise configuration DDR.	**Q:** Senior scenario: the system has a failure related to TF-A concept. What is your RCA method? **A:** DRAM initialization errors in the log point to a wrong DDR configuration.
341	**Q:** Qu'est-ce que « U-Boot role » et où intervient-il dans une carte MPU/CPU ? **R:** U-Boot charge le noyau et le device tree et fournit une console de diagnostic.	**Q:** What is U-Boot role, and where does it fit in an MPU/CPU board? **A:** U-Boot loads the kernel and device tree and gives a console for diagnosis.
342	**Q:** Quels paramètres faut-il vérifier pour U-Boot role pendant la conception ? **R:** Vérifier l'environnement, l'ordre de boot et le device tree chargé.	**Q:** What parameters should be checked for U-Boot role during design? **A:** Check the environment, boot order and device tree it loads.
343	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour U-Boot role ? **R:** Pas de calcul ; vérifier que les adresses de chargement ne se recouvrent pas.	**Q:** What engineering calculation or budget should you know for U-Boot role? **A:** No calculation; verify load addresses do not overlap.
344	**Q:** Comment valider U-Boot role sur le prototype ? **R:** Utiliser les commandes U-Boot pour tester mémoire, stockage et réseau.	**Q:** How would you validate U-Boot role on the prototype? **A:** Use U-Boot commands to test memory, storage and network.
345	**Q:** Scénario Senior : le système présente une panne liée à U-Boot role. Quelle est votre méthode RCA ? **R:** Si le noyau ne démarre pas, comparer adresses de chargement et device tree à la carte mémoire.	**Q:** Senior scenario: the system has a failure related to U-Boot role. What is your RCA method? **A:** If the kernel does not start, compare load addresses and the device tree with the memory map.
346	**Q:** Qu'est-ce que « Linux device tree » et où intervient-il dans une carte MPU/CPU ? **R:** Le device tree Linux décrit le matériel, comme mémoire, broches et périphériques, au noyau.	**Q:** What is Linux device tree, and where does it fit in an MPU/CPU board? **A:** The Linux device tree describes the hardware, such as memory, pins and peripherals, to the kernel.
347	**Q:** Quels paramètres faut-il vérifier pour Linux device tree pendant la conception ? **R:** Vérifier que chaque périphérique, multiplexage et régulateur de la carte est décrit.	**Q:** What parameters should be checked for Linux device tree during design? **A:** Check that every board peripheral, pin mux and regulator is described.
348	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour Linux device tree ? **R:** Pas de calcul ; comparer l'arbre au schéma.	**Q:** What engineering calculation or budget should you know for Linux device tree? **A:** No calculation; compare the tree with the schematic.
349	**Q:** Comment valider Linux device tree sur le prototype ? **R:** Démarrer et vérifier les messages du noyau pour chaque périphérique.	**Q:** How would you validate Linux device tree on the prototype? **A:** Boot and check kernel messages for each device.
350	**Q:** Scénario Senior : le système présente une panne liée à Linux device tree. Quelle est votre méthode RCA ? **R:** Un périphérique non détecté a généralement un mauvais noeud, adresse, ou un régulateur ou une horloge manquant.	**Q:** Senior scenario: the system has a failure related to Linux device tree. What is your RCA method? **A:** A device that is not probed usually has a wrong node, address or missing regulator or clock.
351	**Q:** Qu'est-ce que « eMMC » et où intervient-il dans une carte MPU/CPU ? **R:** L'eMMC sur le STM32MP1 est un stockage flash soudé couramment utilisé comme périphérique principal de boot et de racine.	**Q:** What is eMMC, and where does it fit in an MPU/CPU board? **A:** eMMC on the STM32MP1 is a soldered flash storage commonly used as the main boot and root device.
352	**Q:** Quels paramètres faut-il vérifier pour eMMC pendant la conception ? **R:** Vérifier niveaux d'alimentation, largeur de bus et ligne de reset.	**Q:** What parameters should be checked for eMMC during design? **A:** Check the supply levels, bus width and reset line.
353	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour eMMC ? **R:** Le débit vaut horloge fois largeur de bus divisée par 8 en simple débit.	**Q:** What engineering calculation or budget should you know for eMMC? **A:** Throughput equals clock times bus width divided by 8 in single-rate modes.
354	**Q:** Comment valider eMMC sur le prototype ? **R:** Sonder l'horloge et la commande et exécuter un test de lecture/écriture.	**Q:** How would you validate eMMC on the prototype? **A:** Probe the clock and command and run a read/write test.
355	**Q:** Scénario Senior : le système présente une panne liée à eMMC. Quelle est votre méthode RCA ? **R:** Les échecs de détection viennent souvent de pull-ups manquants ou d'un mauvais niveau VCCQ.	**Q:** Senior scenario: the system has a failure related to eMMC. What is your RCA method? **A:** Detection failures often come from missing pull-ups or a wrong VCCQ level.
356	**Q:** Qu'est-ce que « microSD » et où intervient-il dans une carte MPU/CPU ? **R:** Une carte microSD offre boot et stockage amovibles avec des règles strictes de tension et de timing.	**Q:** What is microSD, and where does it fit in an MPU/CPU board? **A:** A microSD card gives removable boot and storage with strict voltage and timing rules.
357	**Q:** Quels paramètres faut-il vérifier pour microSD pendant la conception ? **R:** Vérifier la détection de carte, la commutation d'alimentation et la protection ESD.	**Q:** What parameters should be checked for microSD during design? **A:** Check card detect, supply switching and ESD protection.
358	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour microSD ? **R:** Budgéter le courant crête de la carte, souvent bien supérieur à la moyenne.	**Q:** What engineering calculation or budget should you know for microSD? **A:** Budget the card peak current, often well above average.
359	**Q:** Comment valider microSD sur le prototype ? **R:** Tester avec des cartes de plusieurs marques et classes de vitesse.	**Q:** How would you validate microSD on the prototype? **A:** Test with cards of several brands and speed classes.
360	**Q:** Scénario Senior : le système présente une panne liée à microSD. Quelle est votre méthode RCA ? **R:** Les échecs dépendant de la carte viennent généralement d'une alimentation, de pull-ups ou d'une qualité de signal marginaux.	**Q:** Senior scenario: the system has a failure related to microSD. What is your RCA method? **A:** Card-dependent failures usually come from marginal supply, pull-ups or signal quality.
361	**Q:** Qu'est-ce que « Ethernet » et où intervient-il dans une carte MPU/CPU ? **R:** L'Ethernet du STM32MP1 utilise un MAC intégré avec un PHY externe en RMII ou RGMII.	**Q:** What is Ethernet, and where does it fit in an MPU/CPU board? **A:** Ethernet on the STM32MP1 uses an on-chip MAC with an external PHY over RMII or RGMII.
362	**Q:** Quels paramètres faut-il vérifier pour Ethernet pendant la conception ? **R:** Vérifier le reset du PHY, la source d'horloge et les straps.	**Q:** What parameters should be checked for Ethernet during design? **A:** Check PHY reset, clock source and strap settings.
363	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour Ethernet ? **R:** Le débit de ligne et le rendement donnent le débit utile.	**Q:** What engineering calculation or budget should you know for Ethernet? **A:** Line rate and efficiency give usable throughput.
364	**Q:** Comment valider Ethernet sur le prototype ? **R:** Vérifier les LED de liaison, l'accès MDIO et un test de type iperf.	**Q:** How would you validate Ethernet on the prototype? **A:** Check link LEDs, MDIO access and an iperf-style test.
365	**Q:** Scénario Senior : le système présente une panne liée à Ethernet. Quelle est votre méthode RCA ? **R:** Absence de liaison pointe vers l'horloge, le reset du PHY ou le câblage des transformateurs.	**Q:** Senior scenario: the system has a failure related to Ethernet. What is your RCA method? **A:** No link points to PHY clock, reset or magnetics wiring.
366	**Q:** Qu'est-ce que « USB » et où intervient-il dans une carte MPU/CPU ? **R:** L'USB du STM32MP1 fournit ports hôte et périphérique via des contrôleurs et PHY intégrés.	**Q:** What is USB, and where does it fit in an MPU/CPU board? **A:** USB on the STM32MP1 provides host and device ports through integrated controllers and PHYs.
367	**Q:** Quels paramètres faut-il vérifier pour USB pendant la conception ? **R:** Vérifier la gestion du VBUS, l'ESD et les alimentations du PHY.	**Q:** What parameters should be checked for USB during design? **A:** Check VBUS handling, ESD and the PHY supplies.
368	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour USB ? **R:** Additionner le courant VBUS de tous les périphériques connectés.	**Q:** What engineering calculation or budget should you know for USB? **A:** Sum the VBUS current for all attached devices.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

Email: ahds@engineer.com

#	FRANÇAIS — Question / Réponse	ENGLISH — Question / Answer
369	**Q:** Comment valider USB sur le prototype ? **R:** Connecter des périphériques et vérifier l'énumération à chaque vitesse.	**Q:** How would you validate USB on the prototype? **A:** Connect devices and check enumeration at each speed.
370	**Q:** Scénario Senior : le système présente une panne liée à USB. Quelle est votre méthode RCA ? **R:** Absence d'énumération pointe vers une alimentation du PHY, une horloge ou le routage de la paire de données.	**Q:** Senior scenario: the system has a failure related to USB. What is your RCA method? **A:** No enumeration points to a PHY supply, a clock or the data pair routing.
371	**Q:** Qu'est-ce que « MIPI DSI concept » et où intervient-il dans une carte MPU/CPU ? **R:** Le MIPI DSI est l'interface d'affichage série utilisée pour les écrans modernes.	**Q:** What is MIPI DSI concept, and where does it fit in an MPU/CPU board? **A:** MIPI DSI is the serial display interface used for modern panels.
372	**Q:** Quels paramètres faut-il vérifier pour MIPI DSI concept pendant la conception ? **R:** Vérifier le nombre de voies, l'initialisation de l'écran et la séquence d'alimentation.	**Q:** What parameters should be checked for MIPI DSI concept during design? **A:** Check the lane count, panel initialization and supply sequence.
373	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour MIPI DSI concept ? **R:** Le débit pixel de l'écran doit tenir dans voies fois débit par voie.	**Q:** What engineering calculation or budget should you know for MIPI DSI concept? **A:** Panel pixel rate must fit within lanes times the lane rate.
374	**Q:** Comment valider MIPI DSI concept sur le prototype ? **R:** Vérifier alimentations de l'écran, reset et signaux des voies.	**Q:** How would you validate MIPI DSI concept on the prototype? **A:** Verify panel supplies, reset and lane signals.
375	**Q:** Scénario Senior : le système présente une panne liée à MIPI DSI concept. Quelle est votre méthode RCA ? **R:** Un écran noir signifie souvent de mauvaises commandes d'initialisation ou un problème de séquence d'alimentation.	**Q:** Senior scenario: the system has a failure related to MIPI DSI concept. What is your RCA method? **A:** A black panel often means wrong initialization commands or a supply sequence problem.
376	**Q:** Qu'est-ce que « LTDC/display » et où intervient-il dans une carte MPU/CPU ? **R:** Le contrôleur d'affichage LTDC pilote des écrans RGB parallèles depuis la mémoire.	**Q:** What is LTDC/display, and where does it fit in an MPU/CPU board? **A:** The LTDC display controller drives parallel RGB panels from memory.
377	**Q:** Quels paramètres faut-il vérifier pour LTDC/display pendant la conception ? **R:** Vérifier l'horloge pixel, le timing de l'écran et le multiplexage des broches d'affichage.	**Q:** What parameters should be checked for LTDC/display during design? **A:** Check pixel clock, panel timing and the pin mux of the display pins.
378	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour LTDC/display ? **R:** L'horloge pixel vaut le total de pixels par image fois la fréquence d'image.	**Q:** What engineering calculation or budget should you know for LTDC/display? **A:** Pixel clock equals total pixels per frame times frame rate.
379	**Q:** Comment valider LTDC/display sur le prototype ? **R:** Afficher une mire et sonder l'horloge pixel et les signaux de synchronisation.	**Q:** How would you validate LTDC/display on the prototype? **A:** Display a test pattern and probe the pixel clock and sync signals.
380	**Q:** Scénario Senior : le système présente une panne liée à LTDC/display. Quelle est votre méthode RCA ? **R:** Des images décalées ou bruitées pointent vers des problèmes de timing ou d'intégrité de signal sur le bus parallèle.	**Q:** Senior scenario: the system has a failure related to LTDC/display. What is your RCA method? **A:** Shifted or noisy images point to timing or signal integrity issues on the parallel bus.
381	**Q:** Qu'est-ce que « ADC/GPIO » et où intervient-il dans une carte MPU/CPU ? **R:** Les broches ADC et GPIO relient le MPU aux capteurs analogiques et aux signaux logiques.	**Q:** What is ADC/GPIO, and where does it fit in an MPU/CPU board? **A:** ADC and GPIO pins link the MPU to analog sensors and logic signals.
382	**Q:** Quels paramètres faut-il vérifier pour ADC/GPIO pendant la conception ? **R:** Vérifier la qualité de la référence analogique et le niveau d'alimentation des E/S.	**Q:** What parameters should be checked for ADC/GPIO during design? **A:** Check analog reference quality and the I/O supply level.
383	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour ADC/GPIO ? **R:** Le pas de résolution vaut la tension de référence divisée par le nombre de codes.	**Q:** What engineering calculation or budget should you know for ADC/GPIO? **A:** Resolution step equals reference voltage divided by the number of codes.
384	**Q:** Comment valider ADC/GPIO sur le prototype ? **R:** Appliquer des tensions connues et comparer aux lectures.	**Q:** How would you validate ADC/GPIO on the prototype? **A:** Apply known voltages and compare with readings.
385	**Q:** Scénario Senior : le système présente une panne liée à ADC/GPIO. Quelle est votre méthode RCA ? **R:** Des lectures ADC bruitées pointent vers un bruit de référence ou de masse plutôt que le logiciel.	**Q:** Senior scenario: the system has a failure related to ADC/GPIO. What is your RCA method? **A:** Noisy ADC readings point to reference or ground noise rather than software.
386	**Q:** Qu'est-ce que « debug/JTAG » et où intervient-il dans une carte MPU/CPU ? **R:** Debug et JTAG donnent accès aux coeurs pour charger du code et inspecter l'état quand le logiciel ne peut pas tourner.	**Q:** What is debug/JTAG, and where does it fit in an MPU/CPU board? **A:** Debug and JTAG give access to cores for loading code and inspecting state when software cannot run.
387	**Q:** Quels paramètres faut-il vérifier pour debug/JTAG pendant la conception ? **R:** Vérifier le connecteur, les niveaux de broches et la gestion du reset.	**Q:** What parameters should be checked for debug/JTAG during design? **A:** Check the connector, pin levels and reset handling.
388	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour debug/JTAG ? **R:** Pas de calcul ; comparer la vitesse d'horloge de la sonde à la longueur du câble.	**Q:** What engineering calculation or budget should you know for debug/JTAG? **A:** No calculation; check the clock speed of the probe against the cable length.
389	**Q:** Comment valider debug/JTAG sur le prototype ? **R:** Connecter une sonde et lire l'identifiant du composant.	**Q:** How would you validate debug/JTAG on the prototype? **A:** Connect a probe and read the device ID.
390	**Q:** Scénario Senior : le système présente une panne liée à debug/JTAG. Quelle est votre méthode RCA ? **R:** Si la sonde ne se connecte pas, vérifier alimentation, reset et multiplexage des broches de debug.	**Q:** Senior scenario: the system has a failure related to debug/JTAG. What is your RCA method? **A:** If the probe cannot connect, check power, reset and the pin mux on the debug pins.
391	**Q:** Qu'est-ce que « M4-A7 resource sharing » et où intervient-il dans une carte MPU/CPU ? **R:** Le partage de ressources entre A7 et M4 exige d'attribuer périphériques, mémoire et horloges à un seul propriétaire.	**Q:** What is M4-A7 resource sharing, and where does it fit in an MPU/CPU board? **A:** Resource sharing between the A7 and M4 requires assigning peripherals, memory and clocks to one owner.
392	**Q:** Quels paramètres faut-il vérifier pour M4-A7 resource sharing pendant la conception ? **R:** Vérifier le tableau d'affectation des ressources et la configuration sécurisé/non sécurisé.	**Q:** What parameters should be checked for M4-A7 resource sharing during design? **A:** Check the resource assignment table and the secure/non-secure setup.
393	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour M4-A7 resource sharing ? **R:** Pas de calcul ; lister chaque périphérique avec son propriétaire.	**Q:** What engineering calculation or budget should you know for M4-A7 resource sharing? **A:** No calculation; list each peripheral with its owner.
394	**Q:** Comment valider M4-A7 resource sharing sur le prototype ? **R:** Exécuter les deux coeurs avec leurs périphériques en même temps.	**Q:** How would you validate M4-A7 resource sharing on the prototype? **A:** Run both cores using their peripherals at the same time.
395	**Q:** Scénario Senior : le système présente une panne liée à M4-A7 resource sharing. Quelle est votre méthode RCA ? **R:** Les conflits se manifestent par des blocages ou des horloges perdues : vérifier d'abord la propriété.	**Q:** Senior scenario: the system has a failure related to M4-A7 resource sharing. What is your RCA method? **A:** Conflicts show up as hangs or lost clocks, so check ownership first.
396	**Q:** Qu'est-ce que « STM32MP1 bring-up » et où intervient-il dans une carte MPU/CPU ? **R:** La mise en route du STM32MP1 est le processus ordonné d'alimentation et de validation de la carte, des rails jusqu'à Linux.	**Q:** What is STM32MP1 bring-up, and where does it fit in an MPU/CPU board? **A:** STM32MP1 bring-up is the ordered process of powering and validating the board from rails up to Linux.
397	**Q:** Quels paramètres faut-il vérifier pour STM32MP1 bring-up pendant la conception ? **R:** Vérifier la liste : courts-circuits, rails, séquence, horloges, reset, boot ROM, DRAM.	**Q:** What parameters should be checked for STM32MP1 bring-up during design? **A:** Check the checklist: shorts, rails, sequence, clocks, reset, boot ROM, DRAM.
398	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour STM32MP1 bring-up ? **R:** Utiliser une alimentation à limitation de courant et comparer le courant au budget.	**Q:** What engineering calculation or budget should you know for STM32MP1 bring-up? **A:** Use a current-limited supply and compare the current with the budget.
399	**Q:** Comment valider STM32MP1 bring-up sur le prototype ? **R:** Enregistrer rails, horloges et journal de boot à chaque étape.	**Q:** How would you validate STM32MP1 bring-up on the prototype? **A:** Record rails, clocks and boot log at each step.
400	**Q:** Scénario Senior : le système présente une panne liée à STM32MP1 bring-up. Quelle est votre méthode RCA ? **R:** S'arrêter au premier échec et trouver sa cause avant de continuer.	**Q:** Senior scenario: the system has a failure related to STM32MP1 bring-up. What is your RCA method? **A:** Stop at the first failing step and find its cause before moving on.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

5. STM32MP2 Hardware Platform / Plateforme STM32MP2

#	FRANÇAIS — Question / Réponse	ENGLISH — Question / Answer
401	**Q:** Qu'est-ce que « STM32MP2 architecture » et où intervient-il dans une carte MPU/CPU ? **R:** Le STM32MP2 est un MPU 64 bits Cortex-A35 avec compagnon Cortex-M33 et interfaces plus riches.	**Q:** What is STM32MP2 architecture, and where does it fit in an MPU/CPU board? **A:** The STM32MP2 is a 64-bit Cortex-A35 MPU with a Cortex-M33 companion and richer interfaces.
402	**Q:** Quels paramètres faut-il vérifier pour STM32MP2 architecture pendant la conception ? **R:** Vérifier DRAM, PCIe, USB, fonctions de sécurité et boîtier pris en charge.	**Q:** What parameters should be checked for STM32MP2 architecture during design? **A:** Check supported DRAM, PCIe, USB, security features and package.
403	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour STM32MP2 architecture ? **R:** Additionner tous les courants des rails avec marge d'après la fiche technique.	**Q:** What engineering calculation or budget should you know for STM32MP2 architecture? **A:** Sum all rail currents with margin from the datasheet.
404	**Q:** Comment valider STM32MP2 architecture sur le prototype ? **R:** Mettre en route rails, horloges, boot ROM, DRAM et console dans l'ordre.	**Q:** How would you validate STM32MP2 architecture on the prototype? **A:** Bring up rails, clocks, boot ROM, DRAM and console in order.
405	**Q:** Scénario Senior : le système présente une panne liée à STM32MP2 architecture. Quelle est votre méthode RCA ? **R:** S'il s'arrête au boot, vérifier d'abord les broches de boot et les paramètres DRAM.	**Q:** Senior scenario: the system has a failure related to STM32MP2 architecture. What is your RCA method? **A:** If it stalls at boot, check boot pins and DRAM parameters first.
406	**Q:** Qu'est-ce que « Cortex-A35 domain » et où intervient-il dans une carte MPU/CPU ? **R:** Le domaine Cortex-A35 offre un traitement applicatif 64 bits avec un bon rendement.	**Q:** What is Cortex-A35 domain, and where does it fit in an MPU/CPU board? **A:** The Cortex-A35 domain gives 64-bit application processing with good efficiency.
407	**Q:** Quels paramètres faut-il vérifier pour Cortex-A35 domain pendant la conception ? **R:** Vérifier la tension de coeur et le grade de fréquence.	**Q:** What parameters should be checked for Cortex-A35 domain during design? **A:** Check the core voltage and frequency grade.
408	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour Cortex-A35 domain ? **R:** Estimer la puissance à partir de la tension coeur, de la fréquence et des coeurs actifs.	**Q:** What engineering calculation or budget should you know for Cortex-A35 domain? **A:** Estimate power from core voltage, frequency and active cores.
409	**Q:** Comment valider Cortex-A35 domain sur le prototype ? **R:** Mesurer le rail coeur sous charge.	**Q:** How would you validate Cortex-A35 domain on the prototype? **A:** Measure the core rail under load.
410	**Q:** Scénario Senior : le système présente une panne liée à Cortex-A35 domain. Quelle est votre méthode RCA ? **R:** Des resets liés à une chute pointent vers la réponse transitoire du rail coeur.	**Q:** Senior scenario: the system has a failure related to Cortex-A35 domain. What is your RCA method? **A:** Droop-related resets point to the core rail transient response.
411	**Q:** Qu'est-ce que « Cortex-M33 companion » et où intervient-il dans une carte MPU/CPU ? **R:** Le compagnon Cortex-M33 exécute des tâches temps réel et sécurisées indépendantes de Linux.	**Q:** What is Cortex-M33 companion, and where does it fit in an MPU/CPU board? **A:** The Cortex-M33 companion runs real-time and secure tasks independent of Linux.
412	**Q:** Quels paramètres faut-il vérifier pour Cortex-M33 companion pendant la conception ? **R:** Vérifier quels périphériques et quelle mémoire il peut atteindre.	**Q:** What parameters should be checked for Cortex-M33 companion during design? **A:** Check which peripherals and memory it can reach.
413	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour Cortex-M33 companion ? **R:** Budgéter le fonctionnement basse consommation avec seul le M33 actif.	**Q:** What engineering calculation or budget should you know for Cortex-M33 companion? **A:** Budget low-power operation with only the M33 active.
414	**Q:** Comment valider Cortex-M33 companion sur le prototype ? **R:** Charger le firmware M33 et tester la communication avec le côté A35.	**Q:** How would you validate Cortex-M33 companion on the prototype? **A:** Load M33 firmware and test the communication with the A35 side.
415	**Q:** Scénario Senior : le système présente une panne liée à Cortex-M33 companion. Quelle est votre méthode RCA ? **R:** S'il ne démarre pas, vérifier le chargement du firmware et l'affectation des ressources.	**Q:** Senior scenario: the system has a failure related to Cortex-M33 companion. What is your RCA method? **A:** If it does not start, check firmware loading and resource assignment.
416	**Q:** Qu'est-ce que « security architecture » et où intervient-il dans une carte MPU/CPU ? **R:** L'architecture de sécurité combine secure boot, isolation et stockage de clés sur le STM32MP2.	**Q:** What is security architecture, and where does it fit in an MPU/CPU board? **A:** The security architecture combines secure boot, isolation and key storage on the STM32MP2.
417	**Q:** Quels paramètres faut-il vérifier pour security architecture pendant la conception ? **R:** Vérifier le provisionnement des clés et les états du cycle de vie.	**Q:** What parameters should be checked for security architecture during design? **A:** Check key provisioning and the lifecycle states.
418	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour security architecture ? **R:** Pas de budget électrique ; planifier le flux de clés et de signature.	**Q:** What engineering calculation or budget should you know for security architecture? **A:** No electrical budget; plan the key and signing flow.
419	**Q:** Comment valider security architecture sur le prototype ? **R:** Tester des images signées et non signées sur une carte de développement.	**Q:** How would you validate security architecture on the prototype? **A:** Test signed and unsigned images on a development board.
420	**Q:** Scénario Senior : le système présente une panne liée à security architecture. Quelle est votre méthode RCA ? **R:** Une image valide rejetée pointe vers de mauvaises clés ou un mauvais état de cycle de vie.	**Q:** Senior scenario: the system has a failure related to security architecture. What is your RCA method? **A:** A valid image rejected points to wrong keys or lifecycle state.
421	**Q:** Qu'est-ce que « DDR4/LPDDR4 concept » et où intervient-il dans une carte MPU/CPU ? **R:** DDR4/LPDDR4 sont les types de DRAM rapides utilisés pour une bande passante supérieure à DDR3.	**Q:** What is DDR4/LPDDR4 concept, and where does it fit in an MPU/CPU board? **A:** DDR4/LPDDR4 are the high-speed DRAM types used for higher bandwidth than DDR3.
422	**Q:** Quels paramètres faut-il vérifier pour DDR4/LPDDR4 concept pendant la conception ? **R:** Vérifier règles de routage, terminaison et tensions des rails du type choisi.	**Q:** What parameters should be checked for DDR4/LPDDR4 concept during design? **A:** Check routing rules, termination and rail voltages for the chosen type.
423	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour DDR4/LPDDR4 concept ? **R:** La bande passante crête vaut le taux de transfert fois largeur de bus divisée par 8.	**Q:** What engineering calculation or budget should you know for DDR4/LPDDR4 concept? **A:** Peak bandwidth equals transfer rate times bus width divided by 8.
424	**Q:** Comment valider DDR4/LPDDR4 concept sur le prototype ? **R:** Exécuter l'entraînement et des tests mémoire à la vitesse cible.	**Q:** How would you validate DDR4/LPDDR4 concept on the prototype? **A:** Run training and memory tests at the target speed.
425	**Q:** Scénario Senior : le système présente une panne liée à DDR4/LPDDR4 concept. Quelle est votre méthode RCA ? **R:** Les échecs d'entraînement viennent souvent d'un écart de longueur ou de rails DRAM bruités.	**Q:** Senior scenario: the system has a failure related to DDR4/LPDDR4 concept. What is your RCA method? **A:** Training failures often come from length mismatch or noisy DRAM rails.
426	**Q:** Qu'est-ce que « high-speed I/O » et où intervient-il dans une carte MPU/CPU ? **R:** Les E/S haute vitesse désignent les interfaces de type SerDes comme PCIe et USB 3 qui exigent impédance contrôlée et alimentation propre.	**Q:** What is high-speed I/O, and where does it fit in an MPU/CPU board? **A:** High-speed I/O means SerDes-class interfaces such as PCIe and USB 3 that need controlled impedance and clean power.
427	**Q:** Quels paramètres faut-il vérifier pour high-speed I/O pendant la conception ? **R:** Vérifier l'affectation des voies, le couplage AC et les exigences d'horloge de référence.	**Q:** What parameters should be checked for high-speed I/O during design? **A:** Check lane assignment, AC coupling and reference clock requirements.
428	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour high-speed I/O ? **R:** Le budget de pertes d'insertion doit rentrer dans la tolérance de canal de la norme.	**Q:** What engineering calculation or budget should you know for high-speed I/O? **A:** Insertion loss budget must fit the channel allowance of the standard.
429	**Q:** Comment valider high-speed I/O sur le prototype ? **R:** Exécuter l'entraînement de liaison et lire l'état de la liaison.	**Q:** How would you validate high-speed I/O on the prototype? **A:** Run link training and read the link status.
430	**Q:** Scénario Senior : le système présente une panne liée à high-speed I/O. Quelle est votre méthode RCA ? **R:** Une liaison qui s'entraîne à une vitesse inférieure pointe vers les pertes du canal ou la qualité de l'horloge de référence.	**Q:** Senior scenario: the system has a failure related to high-speed I/O. What is your RCA method? **A:** A link that trains at a lower speed points to channel loss or reference clock quality.
431	**Q:** Qu'est-ce que « PCIe on embedded MPU » et où intervient-il dans une carte MPU/CPU ? **R:** Le PCIe sur un MPU embarqué relie des périphériques rapides comme NVMe ou Wi-Fi.	**Q:** What is PCIe on embedded MPU, and where does it fit in an MPU/CPU board? **A:** PCIe on an embedded MPU connects fast peripherals such as NVMe or Wi-Fi.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

Email: ahds@engineer.com

#	FRANÇAIS — Question / Réponse	ENGLISH — Question / Answer
432	**Q:** Quels paramètres faut-il vérifier pour PCIe on embedded MPU pendant la conception ? **R:** Vérifier nombre de voies, horloge de référence et gestion de PERST#.	**Q:** What parameters should be checked for PCIe on embedded MPU during design? **A:** Check lane count, reference clock and PERST# handling.
433	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour PCIe on embedded MPU ? **R:** Le débit utile est inférieur au débit de ligne brut à cause de l'encodage et du protocole.	**Q:** What engineering calculation or budget should you know for PCIe on embedded MPU? **A:** Usable throughput is below raw line rate because of encoding and protocol overhead.
434	**Q:** Comment valider PCIe on embedded MPU sur le prototype ? **R:** Énumérer le périphérique et exécuter un test de débit.	**Q:** How would you validate PCIe on embedded MPU on the prototype? **A:** Enumerate the device and run a throughput test.
435	**Q:** Scénario Senior : le système présente une panne liée à PCIe on embedded MPU. Quelle est votre méthode RCA ? **R:** Aucune énumération pointe vers l'horloge de référence, le timing du reset ou le câblage des voies.	**Q:** Senior scenario: the system has a failure related to PCIe on embedded MPU. What is your RCA method? **A:** No enumeration points to reference clock, reset timing or lane wiring.
436	**Q:** Qu'est-ce que « USB high speed » et où intervient-il dans une carte MPU/CPU ? **R:** L'USB haute vitesse est l'USB 2.0 à 480 Mb/s avec une paire différentielle à impédance contrôlée.	**Q:** What is USB high speed, and where does it fit in an MPU/CPU board? **A:** USB high speed is USB 2.0 at 480 Mb/s with a differential pair that needs controlled impedance.
437	**Q:** Quels paramètres faut-il vérifier pour USB high speed pendant la conception ? **R:** Vérifier le routage différentiel 90 ohms et les composants ESD.	**Q:** What parameters should be checked for USB high speed during design? **A:** Check the 90 ohm differential routing and the ESD parts.
438	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour USB high speed ? **R:** Le débit brut est de 480 Mb/s ; le débit utile est inférieur.	**Q:** What engineering calculation or budget should you know for USB high speed? **A:** Raw rate is 480 Mb/s; useful throughput is lower.
439	**Q:** Comment valider USB high speed sur le prototype ? **R:** Vérifier l'énumération et utiliser un test de diagramme de l'oeil si nécessaire.	**Q:** How would you validate USB high speed on the prototype? **A:** Check enumeration and use an eye-diagram test if needed.
440	**Q:** Scénario Senior : le système présente une panne liée à USB high speed. Quelle est votre méthode RCA ? **R:** Des coupures à haute vitesse pointent vers des problèmes de routage ou de capacité des ESD.	**Q:** Senior scenario: the system has a failure related to USB high speed. What is your RCA method? **A:** Dropouts at high speed point to routing or ESD capacitance issues.
441	**Q:** Qu'est-ce que « Ethernet TSN concept » et où intervient-il dans une carte MPU/CPU ? **R:** L'Ethernet TSN ajoute synchronisation temporelle et ordonnancement pour une latence déterministe.	**Q:** What is Ethernet TSN concept, and where does it fit in an MPU/CPU board? **A:** Ethernet TSN adds time synchronization and scheduling for deterministic latency.
442	**Q:** Quels paramètres faut-il vérifier pour Ethernet TSN concept pendant la conception ? **R:** Vérifier la prise en charge par PHY et switch et la qualité d'horloge.	**Q:** What parameters should be checked for Ethernet TSN concept during design? **A:** Check the PHY and switch support and the clock quality.
443	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour Ethernet TSN concept ? **R:** Les budgets de latence et de gigue viennent de l'exigence applicative.	**Q:** What engineering calculation or budget should you know for Ethernet TSN concept? **A:** Latency and jitter budgets come from the application requirement.
444	**Q:** Comment valider Ethernet TSN concept sur le prototype ? **R:** Mesurer la précision d'horodatage et la latence à travers le réseau.	**Q:** How would you validate Ethernet TSN concept on the prototype? **A:** Measure timestamp accuracy and latency across the network.
445	**Q:** Scénario Senior : le système présente une panne liée à Ethernet TSN concept. Quelle est votre méthode RCA ? **R:** Une gigue excessive pointe vers la qualité d'horloge ou l'ordonnancement du trafic plutôt que le câblage.	**Q:** Senior scenario: the system has a failure related to Ethernet TSN concept. What is your RCA method? **A:** Excess jitter points to clock quality or traffic scheduling rather than cabling.
446	**Q:** Qu'est-ce que « camera/display pipeline » et où intervient-il dans une carte MPU/CPU ? **R:** Le pipeline caméra/affichage relie capteurs, traitement d'image et écrans avec une bande passante mémoire partagée.	**Q:** What is camera/display pipeline, and where does it fit in an MPU/CPU board? **A:** The camera/display pipeline links sensors, image processing and panels with shared memory bandwidth.
447	**Q:** Quels paramètres faut-il vérifier pour camera/display pipeline pendant la conception ? **R:** Vérifier la bande passante mémoire nécessaire à tous les flux ensemble.	**Q:** What parameters should be checked for camera/display pipeline during design? **A:** Check the memory bandwidth needed by all streams together.
448	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour camera/display pipeline ? **R:** Additionner les bandes passantes des flux et comparer à la capacité DRAM.	**Q:** What engineering calculation or budget should you know for camera/display pipeline? **A:** Sum stream bandwidths and compare with DRAM capacity.
449	**Q:** Comment valider camera/display pipeline sur le prototype ? **R:** Exécuter caméra et affichage en même temps sous charge.	**Q:** How would you validate camera/display pipeline on the prototype? **A:** Run camera and display at the same time under load.
450	**Q:** Scénario Senior : le système présente une panne liée à camera/display pipeline. Quelle est votre méthode RCA ? **R:** Des pertes d'images sous charge pointent vers la bande passante mémoire, pas des défauts de signal.	**Q:** Senior scenario: the system has a failure related to camera/display pipeline. What is your RCA method? **A:** Frame drops under load point to memory bandwidth, not signal faults.
451	**Q:** Qu'est-ce que « PMIC/power domains » et où intervient-il dans une carte MPU/CPU ? **R:** Le PMIC et les domaines d'alimentation répartissent les alimentations du SoC en groupes pouvant être alimentés ou coupés indépendamment pour la basse consommation.	**Q:** What is PMIC/power domains, and where does it fit in an MPU/CPU board? **A:** PMIC and power domains split the SoC supplies into groups that can be powered or gated independently for low power.
452	**Q:** Quels paramètres faut-il vérifier pour PMIC/power domains pendant la conception ? **R:** Vérifier quels domaines doivent rester actifs dans chaque mode et leur séquencement.	**Q:** What parameters should be checked for PMIC/power domains during design? **A:** Check which domains must stay on in each power mode and their sequencing.
453	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour PMIC/power domains ? **R:** Estimer la puissance moyenne comme la somme de la puissance de chaque domaine fois son rapport cyclique.	**Q:** What engineering calculation or budget should you know for PMIC/power domains? **A:** Estimate average power as the sum of each domain's power times its duty.
454	**Q:** Comment valider PMIC/power domains sur le prototype ? **R:** Mesurer chaque rail dans chaque mode et comparer au budget.	**Q:** How would you validate PMIC/power domains on the prototype? **A:** Measure each rail in each power mode and compare with the budget.
455	**Q:** Scénario Senior : le système présente une panne liée à PMIC/power domains. Quelle est votre méthode RCA ? **R:** Un système qui ne reprend pas a souvent un domaine coupé mais nécessaire.	**Q:** Senior scenario: the system has a failure related to PMIC/power domains. What is your RCA method? **A:** A system that does not resume often has a domain that was powered down but needed.
456	**Q:** Qu'est-ce que « boot chain » et où intervient-il dans une carte MPU/CPU ? **R:** La chaîne de boot est l'ensemble ordonné d'étapes de la ROM à l'OS, chacune chargeant et vérifiant la suivante.	**Q:** What is boot chain, and where does it fit in an MPU/CPU board? **A:** The boot chain is the ordered set of stages from ROM to OS, each loading and checking the next.
457	**Q:** Quels paramètres faut-il vérifier pour boot chain pendant la conception ? **R:** Vérifier où chaque étape se trouve et sa taille.	**Q:** What parameters should be checked for boot chain during design? **A:** Check where each stage lives and how large it is.
458	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour boot chain ? **R:** Vérifier les tailles d'images par rapport aux tailles de partitions.	**Q:** What engineering calculation or budget should you know for boot chain? **A:** Check image sizes against the partition sizes.
459	**Q:** Comment valider boot chain sur le prototype ? **R:** Lire le journal de console et identifier la dernière étape atteinte.	**Q:** How would you validate boot chain on the prototype? **A:** Read the console log and identify the last stage reached.
460	**Q:** Scénario Senior : le système présente une panne liée à boot chain. Quelle est votre méthode RCA ? **R:** La dernière étape atteinte indique quel transfert a échoué : commencer la RCA à cet endroit.	**Q:** Senior scenario: the system has a failure related to boot chain. What is your RCA method? **A:** The last stage reached tells which handover failed, so start the RCA there.
461	**Q:** Qu'est-ce que « secure boot » et où intervient-il dans une carte MPU/CPU ? **R:** Le secure boot garantit que seul un logiciel signé s'exécute en vérifiant chaque étape par rapport à une racine de confiance.	**Q:** What is secure boot, and where does it fit in an MPU/CPU board? **A:** Secure boot ensures only signed software runs by checking each stage against a root of trust.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

#	FRANÇAIS — Question / Réponse	ENGLISH — Question / Answer
462	**Q:** Quels paramètres faut-il vérifier pour secure boot pendant la conception ? **R:** Vérifier gestion des clés, anti-retour arrière et réglages de fusibles.	**Q:** What parameters should be checked for secure boot during design? **A:** Check key management, anti-rollback and fuse settings.
463	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour secure boot ? **R:** Pas de budget électrique ; planifier la signature et la garde des clés.	**Q:** What engineering calculation or budget should you know for secure boot? **A:** No electrical budget; plan the signing and key custody.
464	**Q:** Comment valider secure boot sur le prototype ? **R:** Démarrer des images signées et altérées et confirmer les bons résultats.	**Q:** How would you validate secure boot on the prototype? **A:** Boot signed and tampered images and confirm the right outcomes.
465	**Q:** Scénario Senior : le système présente une panne liée à secure boot. Quelle est votre méthode RCA ? **R:** Si une image signée est rejetée, comparer clé, algorithme et format d'image.	**Q:** Senior scenario: the system has a failure related to secure boot. What is your RCA method? **A:** If a signed image is rejected, compare the key, algorithm and image format.
466	**Q:** Qu'est-ce que « device tree » et où intervient-il dans une carte MPU/CPU ? **R:** Le device tree est la description matérielle transmise au noyau pour chaque périphérique et ressource.	**Q:** What is device tree, and where does it fit in an MPU/CPU board? **A:** The device tree is the hardware description passed to the kernel for every peripheral and resource.
467	**Q:** Quels paramètres faut-il vérifier pour device tree pendant la conception ? **R:** Vérifier que les noeuds correspondent au schéma pour broches, horloges, régulateurs et adresses.	**Q:** What parameters should be checked for device tree during design? **A:** Check that nodes match the schematic for pins, clocks, regulators and addresses.
468	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour device tree ? **R:** Pas de calcul ; vérifier plages mémoire et interruptions.	**Q:** What engineering calculation or budget should you know for device tree? **A:** No calculation; verify memory ranges and interrupts.
469	**Q:** Comment valider device tree sur le prototype ? **R:** Démarrer et vérifier quels périphériques sont détectés.	**Q:** How would you validate device tree on the prototype? **A:** Boot and check which devices probe.
470	**Q:** Scénario Senior : le système présente une panne liée à device tree. Quelle est votre méthode RCA ? **R:** Un périphérique non détecté a généralement une horloge ou un régulateur manquant ou une mauvaise adresse.	**Q:** Senior scenario: the system has a failure related to device tree. What is your RCA method? **A:** A device that does not probe usually has a missing clock, regulator or wrong address.
471	**Q:** Qu'est-ce que « remote processor concept » et où intervient-il dans une carte MPU/CPU ? **R:** Le concept de processeur distant permet à Linux de charger et contrôler le firmware d'un coeur compagnon.	**Q:** What is remote processor concept, and where does it fit in an MPU/CPU board? **A:** The remote processor concept lets Linux load and control firmware on a companion core.
472	**Q:** Quels paramètres faut-il vérifier pour remote processor concept pendant la conception ? **R:** Vérifier les régions mémoire réservées au firmware et aux tampons partagés.	**Q:** What parameters should be checked for remote processor concept during design? **A:** Check the memory regions reserved for the firmware and the shared buffers.
473	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour remote processor concept ? **R:** Pas de calcul ; planifier tailles et adresses des régions.	**Q:** What engineering calculation or budget should you know for remote processor concept? **A:** No calculation; plan region sizes and addresses.
474	**Q:** Comment valider remote processor concept sur le prototype ? **R:** Démarrer et arrêter le firmware compagnon depuis Linux et échanger des messages.	**Q:** How would you validate remote processor concept on the prototype? **A:** Start and stop the companion firmware from Linux and exchange messages.
475	**Q:** Scénario Senior : le système présente une panne liée à remote processor concept. Quelle est votre méthode RCA ? **R:** Un firmware qui ne démarre pas a généralement une mémoire en recouvrement ou une horloge manquante.	**Q:** Senior scenario: the system has a failure related to remote processor concept. What is your RCA method? **A:** A firmware that fails to start usually has overlapping memory or a missing clock.
476	**Q:** Qu'est-ce que « resource isolation » et où intervient-il dans une carte MPU/CPU ? **R:** L'isolation des ressources empêche périphériques et mémoire affectés à un monde ou un coeur d'être touchés par d'autres.	**Q:** What is resource isolation, and where does it fit in an MPU/CPU board? **A:** Resource isolation keeps peripherals and memory assigned to a world or core from being touched by others.
477	**Q:** Quels paramètres faut-il vérifier pour resource isolation pendant la conception ? **R:** Vérifier la configuration d'isolation de chaque périphérique.	**Q:** What parameters should be checked for resource isolation during design? **A:** Check the isolation configuration for each peripheral.
478	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour resource isolation ? **R:** Pas de calcul ; lister les ressources protégées.	**Q:** What engineering calculation or budget should you know for resource isolation? **A:** No calculation; list protected resources.
479	**Q:** Comment valider resource isolation sur le prototype ? **R:** Tenter des accès interdits et confirmer qu'ils provoquent une faute.	**Q:** How would you validate resource isolation on the prototype? **A:** Try forbidden accesses and confirm they fault.
480	**Q:** Scénario Senior : le système présente une panne liée à resource isolation. Quelle est votre méthode RCA ? **R:** Des fautes d'accès inattendues pointent vers une mauvaise affectation.	**Q:** Senior scenario: the system has a failure related to resource isolation. What is your RCA method? **A:** Unexpected access faults point to a wrong assignment.
481	**Q:** Qu'est-ce que « low-power modes » et où intervient-il dans une carte MPU/CPU ? **R:** Les modes basse consommation réduisent la consommation en coupant les horloges et en éteignant des domaines.	**Q:** What is low-power modes, and where does it fit in an MPU/CPU board? **A:** Low-power modes reduce consumption by gating clocks and powering down domains.
482	**Q:** Quels paramètres faut-il vérifier pour low-power modes pendant la conception ? **R:** Vérifier les sources de réveil et l'état conservé dans chaque mode.	**Q:** What parameters should be checked for low-power modes during design? **A:** Check wake-up sources and the state retained in each mode.
483	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour low-power modes ? **R:** L'autonomie vaut la capacité divisée par le courant moyen.	**Q:** What engineering calculation or budget should you know for low-power modes? **A:** Battery life equals capacity divided by average current.
484	**Q:** Comment valider low-power modes sur le prototype ? **R:** Mesurer le courant dans chaque mode avec un appareil adapté.	**Q:** How would you validate low-power modes on the prototype? **A:** Measure current in each mode with a suitable meter.
485	**Q:** Scénario Senior : le système présente une panne liée à low-power modes. Quelle est votre méthode RCA ? **R:** Un courant de veille élevé pointe vers un rail ou périphérique laissé actif : vérifier chaque rail.	**Q:** Senior scenario: the system has a failure related to low-power modes. What is your RCA method? **A:** High sleep current points to a rail or peripheral left on, so check each rail.
486	**Q:** Qu'est-ce que « thermal monitoring » et où intervient-il dans une carte MPU/CPU ? **R:** La surveillance thermique utilise des capteurs sur puce pour suivre la température et déclencher bridage ou arrêt.	**Q:** What is thermal monitoring, and where does it fit in an MPU/CPU board? **A:** Thermal monitoring uses on-die sensors to track temperature and trigger throttling or shutdown.
487	**Q:** Quels paramètres faut-il vérifier pour thermal monitoring pendant la conception ? **R:** Vérifier la précision des capteurs et les seuils de déclenchement.	**Q:** What parameters should be checked for thermal monitoring during design? **A:** Check sensor accuracy and trip points.
488	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour thermal monitoring ? **R:** Estimer Tj comme Ta plus puissance fois résistance thermique.	**Q:** What engineering calculation or budget should you know for thermal monitoring? **A:** Estimate Tj as Ta plus power times thermal resistance.
489	**Q:** Comment valider thermal monitoring sur le prototype ? **R:** Comparer la lecture sur puce à un thermocouple sur le boîtier.	**Q:** How would you validate thermal monitoring on the prototype? **A:** Compare the on-die reading with a thermocouple on the package.
490	**Q:** Scénario Senior : le système présente une panne liée à thermal monitoring. Quelle est votre méthode RCA ? **R:** Un bridage à faible charge suggère un problème de chemin thermique, pas de firmware.	**Q:** Senior scenario: the system has a failure related to thermal monitoring. What is your RCA method? **A:** Throttling at low load suggests a thermal path problem, not firmware.
491	**Q:** Qu'est-ce que « board design constraints » et où intervient-il dans une carte MPU/CPU ? **R:** Les contraintes de conception de carte combinent règles de routage, empilement, alimentation et thermique du guide du fabricant.	**Q:** What is board design constraints, and where does it fit in an MPU/CPU board? **A:** Board design constraints combine routing, stack-up, power and thermal rules from the vendor design guide.
492	**Q:** Quels paramètres faut-il vérifier pour board design constraints pendant la conception ? **R:** Consulter le guide pour chaque interface et tenir une liste de conformité.	**Q:** What parameters should be checked for board design constraints during design? **A:** Check the guide for each interface and keep a compliance checklist.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

#	FRANÇAIS — Question / Réponse	ENGLISH — Question / Answer
493	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour board design constraints ? **R:** Quantifier les marges comme l'adaptation de longueur et la tolérance d'impédance.	**Q:** What engineering calculation or budget should you know for board design constraints? **A:** Quantify margins such as length matching and impedance tolerance.
494	**Q:** Comment valider board design constraints sur le prototype ? **R:** Relire le layout par rapport à la liste avant libération.	**Q:** How would you validate board design constraints on the prototype? **A:** Review the layout against the checklist before release.
495	**Q:** Scénario Senior : le système présente une panne liée à board design constraints. Quelle est votre méthode RCA ? **R:** Les défaillances dues à des contraintes non respectées sont moins chères à prévenir en revue qu'à corriger sur un prototype.	**Q:** Senior scenario: the system has a failure related to board design constraints. What is your RCA method? **A:** Failures traced to unmet constraints are cheaper to prevent in review than to fix on a prototype.
496	**Q:** Qu'est-ce que « STM32MP2 bring-up » et où intervient-il dans une carte MPU/CPU ? **R:** La mise en route du STM32MP2 est la validation par étapes de l'alimentation à Linux sur la carte MP2.	**Q:** What is STM32MP2 bring-up, and where does it fit in an MPU/CPU board? **A:** STM32MP2 bring-up is the staged validation from power to Linux on the MP2 board.
497	**Q:** Quels paramètres faut-il vérifier pour STM32MP2 bring-up pendant la conception ? **R:** Vérifier rails, séquence, horloges, reset, broches de boot et DRAM.	**Q:** What parameters should be checked for STM32MP2 bring-up during design? **A:** Check rails, sequence, clocks, reset, boot pins and DRAM.
498	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour STM32MP2 bring-up ? **R:** Comparer le courant d'alimentation mesuré au budget.	**Q:** What engineering calculation or budget should you know for STM32MP2 bring-up? **A:** Compare the measured supply current with the budget.
499	**Q:** Comment valider STM32MP2 bring-up sur le prototype ? **R:** Consigner chaque étape et comparer à la carte de référence.	**Q:** How would you validate STM32MP2 bring-up on the prototype? **A:** Log each step and compare it with the reference board.
500	**Q:** Scénario Senior : le système présente une panne liée à STM32MP2 bring-up. Quelle est votre méthode RCA ? **R:** Comparer à une carte saine pour localiser la première divergence.	**Q:** Senior scenario: the system has a failure related to STM32MP2 bring-up. What is your RCA method? **A:** Compare with a known-good board to locate the first divergence.

6. Boot Chain & Embedded Linux / Chaîne de démarrage

#	FRANÇAIS — Question / Réponse	ENGLISH — Question / Answer
501	**Q:** Qu'est-ce que « Boot ROM » et où intervient-il dans une carte MPU/CPU ? **R:** La Boot ROM est le premier code masqué exécuté après le reset et ne peut pas être modifié.	**Q:** What is Boot ROM, and where does it fit in an MPU/CPU board? **A:** The Boot ROM is the first mask code that runs after reset and cannot be changed.
502	**Q:** Quels paramètres faut-il vérifier pour Boot ROM pendant la conception ? **R:** Vérifier les broches de boot et l'ordre des médias qu'elle prend en charge.	**Q:** What parameters should be checked for Boot ROM during design? **A:** Check the boot pins and the media order it supports.
503	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour Boot ROM ? **R:** Pas de calcul ; vérifier les niveaux de tension des straps.	**Q:** What engineering calculation or budget should you know for Boot ROM? **A:** No calculation; check the strap voltage levels.
504	**Q:** Comment valider Boot ROM sur le prototype ? **R:** Sonder le bus du média de boot pour le premier accès.	**Q:** How would you validate Boot ROM on the prototype? **A:** Probe the boot media bus for the first access.
505	**Q:** Scénario Senior : le système présente une panne liée à Boot ROM. Quelle est votre méthode RCA ? **R:** Aucun accès signifie un problème d'alimentation, d'horloge, de reset ou de straps.	**Q:** Senior scenario: the system has a failure related to Boot ROM. What is your RCA method? **A:** No access means power, clock, reset or strap problems.
506	**Q:** Qu'est-ce que « boot straps » et où intervient-il dans une carte MPU/CPU ? **R:** Les boot straps sont des broches échantillonnées au reset qui sélectionnent le mode de boot et les options.	**Q:** What is boot straps, and where does it fit in an MPU/CPU board? **A:** Boot straps are pins sampled at reset that select the boot mode and options.
507	**Q:** Quels paramètres faut-il vérifier pour boot straps pendant la conception ? **R:** Vérifier les valeurs de rappel et que rien d'autre ne les pilote au reset.	**Q:** What parameters should be checked for boot straps during design? **A:** Check pull-up/down values and that nothing else drives them at reset.
508	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour boot straps ? **R:** Vérifier les niveaux des diviseurs résistifs par rapport aux seuils logiques.	**Q:** What engineering calculation or budget should you know for boot straps? **A:** Verify resistor-divider levels against the logic thresholds.
509	**Q:** Comment valider boot straps sur le prototype ? **R:** Mesurer les broches au moment du relâchement du reset.	**Q:** How would you validate boot straps on the prototype? **A:** Measure the pins at the moment of reset release.
510	**Q:** Scénario Senior : le système présente une panne liée à boot straps. Quelle est votre méthode RCA ? **R:** Un mauvais mode de boot vient souvent d'un périphérique qui pilote une broche de strap au reset.	**Q:** Senior scenario: the system has a failure related to boot straps. What is your RCA method? **A:** Wrong boot mode often comes from a peripheral driving a strap pin at reset.
511	**Q:** Qu'est-ce que « first-stage bootloader » et où intervient-il dans une carte MPU/CPU ? **R:** Le bootloader de première étape initialise le matériel minimal, surtout la DRAM, et charge l'étape suivante.	**Q:** What is first-stage bootloader, and where does it fit in an MPU/CPU board? **A:** The first-stage bootloader initializes minimal hardware, mainly DRAM, and loads the next stage.
512	**Q:** Quels paramètres faut-il vérifier pour first-stage bootloader pendant la conception ? **R:** Vérifier sa limite de taille par rapport à la SRAM interne.	**Q:** What parameters should be checked for first-stage bootloader during design? **A:** Check its size limit against on-chip SRAM.
513	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour first-stage bootloader ? **R:** Comparer la taille de l'image à la taille de la SRAM.	**Q:** What engineering calculation or budget should you know for first-stage bootloader? **A:** Compare image size with SRAM size.
514	**Q:** Comment valider first-stage bootloader sur le prototype ? **R:** Lire sa sortie console et l'état de la DRAM.	**Q:** How would you validate first-stage bootloader on the prototype? **A:** Read its console output and DRAM status.
515	**Q:** Scénario Senior : le système présente une panne liée à first-stage bootloader. Quelle est votre méthode RCA ? **R:** Un blocage à cette étape pointe généralement vers l'initialisation de la DRAM.	**Q:** Senior scenario: the system has a failure related to first-stage bootloader. What is your RCA method? **A:** A stall at this stage usually points to DRAM initialization.
516	**Q:** Qu'est-ce que « TF-A » et où intervient-il dans une carte MPU/CPU ? **R:** TF-A configure le moniteur sécurisé et les services de plateforme avant le chargeur du monde normal.	**Q:** What is TF-A, and where does it fit in an MPU/CPU board? **A:** TF-A sets up the secure monitor and platform services before the normal-world loader.
517	**Q:** Quels paramètres faut-il vérifier pour TF-A pendant la conception ? **R:** Vérifier la configuration de plateforme de la carte.	**Q:** What parameters should be checked for TF-A during design? **A:** Check the platform configuration for the board.
518	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour TF-A ? **R:** Pas de calcul ; suivre les options de build.	**Q:** What engineering calculation or budget should you know for TF-A? **A:** No calculation; track build options.
519	**Q:** Comment valider TF-A sur le prototype ? **R:** Vérifier son journal pour le démarrage des services sécurisés.	**Q:** How would you validate TF-A on the prototype? **A:** Check its log for secure services starting.
520	**Q:** Scénario Senior : le système présente une panne liée à TF-A. Quelle est votre méthode RCA ? **R:** Les erreurs ici viennent souvent d'une mauvaise configuration de plateforme ou de mémoire.	**Q:** Senior scenario: the system has a failure related to TF-A. What is your RCA method? **A:** Errors here often come from a wrong platform or memory configuration.
521	**Q:** Qu'est-ce que « U-Boot » et où intervient-il dans une carte MPU/CPU ? **R:** U-Boot est le bootloader principal qui charge le noyau, le device tree et le système de fichiers racine.	**Q:** What is U-Boot, and where does it fit in an MPU/CPU board? **A:** U-Boot is the main bootloader that loads the kernel, device tree and root filesystem.
522	**Q:** Quels paramètres faut-il vérifier pour U-Boot pendant la conception ? **R:** Vérifier sa configuration pour stockage et réseau.	**Q:** What parameters should be checked for U-Boot during design? **A:** Check its configuration for storage and network.
523	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour U-Boot ? **R:** Vérifier que les adresses de chargement ne se recouvrent pas.	**Q:** What engineering calculation or budget should you know for U-Boot? **A:** Check load addresses do not overlap.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

Email: ahds@engineer.com

#	FRANÇAIS — Question / Réponse	ENGLISH — Question / Answer
524	**Q:** Comment valider U-Boot sur le prototype ? **R:** Utiliser ses commandes pour tester mémoire, stockage et réseau.	**Q:** How would you validate U-Boot on the prototype? **A:** Use its commands to test memory, storage and network.
525	**Q:** Scénario Senior : le système présente une panne liée à U-Boot. Quelle est votre méthode RCA ? **R:** S'il ne trouve pas le noyau, vérifier la disposition des partitions et les variables d'environnement.	**Q:** Senior scenario: the system has a failure related to U-Boot. What is your RCA method? **A:** If it cannot find the kernel, check partition layout and environment variables.
526	**Q:** Qu'est-ce que « UEFI on ARM concept » et où intervient-il dans une carte MPU/CPU ? **R:** L'UEFI sur ARM est une interface firmware standard utilisée sur les plateformes ARM de type serveur et certaines embarquées.	**Q:** What is UEFI on ARM concept, and where does it fit in an MPU/CPU board? **A:** UEFI on ARM is a standard firmware interface used on server-class and some embedded ARM platforms.
527	**Q:** Quels paramètres faut-il vérifier pour UEFI on ARM concept pendant la conception ? **R:** Vérifier si la plateforme a une implémentation UEFI et son stockage.	**Q:** What parameters should be checked for UEFI on ARM concept during design? **A:** Check whether the platform has an UEFI implementation and its storage.
528	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour UEFI on ARM concept ? **R:** Pas de calcul ; planifier la taille et le stockage du firmware.	**Q:** What engineering calculation or budget should you know for UEFI on ARM concept? **A:** No calculation; plan firmware size and storage.
529	**Q:** Comment valider UEFI on ARM concept sur le prototype ? **R:** Démarrer un installateur d'OS standard via UEFI.	**Q:** How would you validate UEFI on ARM concept on the prototype? **A:** Boot a standard OS installer through UEFI.
530	**Q:** Scénario Senior : le système présente une panne liée à UEFI on ARM concept. Quelle est votre méthode RCA ? **R:** Les échecs de boot viennent souvent de pilotes manquants ou d'une mauvaise entrée de boot.	**Q:** Senior scenario: the system has a failure related to UEFI on ARM concept. What is your RCA method? **A:** Boot failures often come from missing drivers or a wrong boot entry.
531	**Q:** Qu'est-ce que « Linux kernel » et où intervient-il dans une carte MPU/CPU ? **R:** Le noyau Linux gère matériel, mémoire et processus après le transfert du bootloader.	**Q:** What is Linux kernel, and where does it fit in an MPU/CPU board? **A:** The Linux kernel manages hardware, memory and processes after the bootloader hands over.
532	**Q:** Quels paramètres faut-il vérifier pour Linux kernel pendant la conception ? **R:** Vérifier la configuration du noyau pour les pilotes du SoC nécessaires.	**Q:** What parameters should be checked for Linux kernel during design? **A:** Check the kernel config for the SoC drivers needed.
533	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour Linux kernel ? **R:** Pas de calcul ; vérifier la taille de l'image noyau et l'adresse de chargement.	**Q:** What engineering calculation or budget should you know for Linux kernel? **A:** No calculation; check the kernel image size and load address.
534	**Q:** Comment valider Linux kernel sur le prototype ? **R:** Lire le journal du noyau pour les périphériques détectés et les erreurs.	**Q:** How would you validate Linux kernel on the prototype? **A:** Read the kernel log for probed devices and errors.
535	**Q:** Scénario Senior : le système présente une panne liée à Linux kernel. Quelle est votre méthode RCA ? **R:** Un blocage avant la console signifie souvent un mauvais réglage de console ou de device tree.	**Q:** Senior scenario: the system has a failure related to Linux kernel. What is your RCA method? **A:** A hang before the console often means a wrong console or device tree setting.
536	**Q:** Qu'est-ce que « device tree blob » et où intervient-il dans une carte MPU/CPU ? **R:** Le device tree blob est la description matérielle compilée chargée à côté du noyau.	**Q:** What is device tree blob, and where does it fit in an MPU/CPU board? **A:** The device tree blob is the compiled hardware description loaded next to the kernel.
537	**Q:** Quels paramètres faut-il vérifier pour device tree blob pendant la conception ? **R:** Vérifier qu'il correspond à la révision exacte de la carte.	**Q:** What parameters should be checked for device tree blob during design? **A:** Check that it matches the exact board revision.
538	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour device tree blob ? **R:** Pas de calcul ; vérifier l'adresse de chargement.	**Q:** What engineering calculation or budget should you know for device tree blob? **A:** No calculation; check the load address.
539	**Q:** Comment valider device tree blob sur le prototype ? **R:** Confirmer que le noyau rapporte le modèle et les périphériques attendus.	**Q:** How would you validate device tree blob on the prototype? **A:** Confirm the kernel reports the expected model and devices.
540	**Q:** Scénario Senior : le système présente une panne liée à device tree blob. Quelle est votre méthode RCA ? **R:** Un mauvais blob donne des périphériques manquants : le comparer au schéma.	**Q:** Senior scenario: the system has a failure related to device tree blob. What is your RCA method? **A:** A wrong blob gives missing peripherals, so compare it with the schematic.
541	**Q:** Qu'est-ce que « initramfs » et où intervient-il dans une carte MPU/CPU ? **R:** L'initramfs est un petit système de fichiers racine en mémoire utilisé pour préparer et monter la vraie racine.	**Q:** What is initramfs, and where does it fit in an MPU/CPU board? **A:** The initramfs is a small root filesystem in memory used to prepare and mount the real root.
542	**Q:** Quels paramètres faut-il vérifier pour initramfs pendant la conception ? **R:** Vérifier qu'il contient les pilotes et outils du média racine.	**Q:** What parameters should be checked for initramfs during design? **A:** Check that it has the drivers and tools for the root media.
543	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour initramfs ? **R:** Vérifier sa taille par rapport à la RAM disponible.	**Q:** What engineering calculation or budget should you know for initramfs? **A:** Check its size against the available RAM.
544	**Q:** Comment valider initramfs sur le prototype ? **R:** Démarrer et observer la transition vers la vraie racine.	**Q:** How would you validate initramfs on the prototype? **A:** Boot and watch the transition to the real root.
545	**Q:** Scénario Senior : le système présente une panne liée à initramfs. Quelle est votre méthode RCA ? **R:** Un retour au shell signifie souvent un pilote de stockage manquant.	**Q:** Senior scenario: the system has a failure related to initramfs. What is your RCA method? **A:** A drop to the shell often means a missing storage driver.
546	**Q:** Qu'est-ce que « root filesystem » et où intervient-il dans une carte MPU/CPU ? **R:** Le système de fichiers racine contient les fichiers système et les applications que l'OS exécute.	**Q:** What is root filesystem, and where does it fit in an MPU/CPU board? **A:** The root filesystem holds the system files and applications the OS runs from.
547	**Q:** Quels paramètres faut-il vérifier pour root filesystem pendant la conception ? **R:** Vérifier le type de système de fichiers, la taille et l'endurance en écriture du média.	**Q:** What parameters should be checked for root filesystem during design? **A:** Check the filesystem type, size and the write endurance of the medium.
548	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour root filesystem ? **R:** Estimer la durée de vie de la flash à partir du volume d'écriture et de l'endurance.	**Q:** What engineering calculation or budget should you know for root filesystem? **A:** Estimate flash life from write volume and endurance.
549	**Q:** Comment valider root filesystem sur le prototype ? **R:** Tester le comportement en coupure avec une configuration en lecture seule ou journalisée.	**Q:** How would you validate root filesystem on the prototype? **A:** Test power-loss behavior with a read-only or journaled setup.
550	**Q:** Scénario Senior : le système présente une panne liée à root filesystem. Quelle est votre méthode RCA ? **R:** Une corruption après coupure pointe vers l'absence de journalisation ou de protection en lecture seule.	**Q:** Senior scenario: the system has a failure related to root filesystem. What is your RCA method? **A:** Corruption after power loss points to missing journaling or read-only protection.
551	**Q:** Qu'est-ce que « eMMC boot partitions » et où intervient-il dans une carte MPU/CPU ? **R:** Les partitions de boot eMMC sont de petites zones dédiées que la boot ROM peut lire directement.	**Q:** What is eMMC boot partitions, and where does it fit in an MPU/CPU board? **A:** eMMC boot partitions are dedicated small areas that the boot ROM can read directly.
552	**Q:** Quels paramètres faut-il vérifier pour eMMC boot partitions pendant la conception ? **R:** Vérifier la taille de partition et le registre de configuration de boot.	**Q:** What parameters should be checked for eMMC boot partitions during design? **A:** Check the partition size and the boot configuration register.
553	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour eMMC boot partitions ? **R:** Vérifier la taille de l'image du chargeur par rapport à la partition.	**Q:** What engineering calculation or budget should you know for eMMC boot partitions? **A:** Check the loader image size against the partition size.
554	**Q:** Comment valider eMMC boot partitions sur le prototype ? **R:** Relire la partition et confirmer le contenu.	**Q:** How would you validate eMMC boot partitions on the prototype? **A:** Read back the partition and confirm the content.
555	**Q:** Scénario Senior : le système présente une panne liée à eMMC boot partitions. Quelle est votre méthode RCA ? **R:** Si la ROM ne trouve pas le chargeur, vérifier l'activation de la partition de boot.	**Q:** Senior scenario: the system has a failure related to eMMC boot partitions. What is your RCA method? **A:** If the ROM does not find the loader, check the boot partition enable setting.
556	**Q:** Qu'est-ce que « SD boot » et où intervient-il dans une carte MPU/CPU ? **R:** Le boot SD permet à la ROM de charger la première étape depuis une carte à des offsets fixes.	**Q:** What is SD boot, and where does it fit in an MPU/CPU board? **A:** SD boot lets the ROM load the first stage from a card at fixed offsets.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

Email: ahds@engineer.com

#	FRANÇAIS — Question / Réponse	ENGLISH — Question / Answer
557	**Q:** Quels paramètres faut-il vérifier pour SD boot pendant la conception ? **R:** Vérifier offsets, format de carte et alimentation de la carte.	**Q:** What parameters should be checked for SD boot during design? **A:** Check offsets, card format and the card supply.
558	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour SD boot ? **R:** Vérifier que les offsets d'images ne chevauchent pas les partitions.	**Q:** What engineering calculation or budget should you know for SD boot? **A:** Check image offsets do not overlap with partitions.
559	**Q:** Comment valider SD boot sur le prototype ? **R:** Tester avec plusieurs cartes.	**Q:** How would you validate SD boot on the prototype? **A:** Test with several cards.
560	**Q:** Scénario Senior : le système présente une panne liée à SD boot. Quelle est votre méthode RCA ? **R:** Des échecs avec une marque de carte pointent vers une marge de timing ou une chute d'alimentation.	**Q:** Senior scenario: the system has a failure related to SD boot. What is your RCA method? **A:** Failures with one card brand point to timing margin or supply droop.
561	**Q:** Qu'est-ce que « SPI NOR boot » et où intervient-il dans une carte MPU/CPU ? **R:** Le boot SPI NOR est un petit média de boot fiable lu par la ROM en SPI.	**Q:** What is SPI NOR boot, and where does it fit in an MPU/CPU board? **A:** SPI NOR boot is a small, reliable boot medium read by the ROM over SPI.
562	**Q:** Quels paramètres faut-il vérifier pour SPI NOR boot pendant la conception ? **R:** Vérifier le jeu de commandes de la puce, le mode d'adressage et l'alimentation.	**Q:** What parameters should be checked for SPI NOR boot during design? **A:** Check the chip command set, address mode and supply.
563	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour SPI NOR boot ? **R:** Vérifier la taille de l'image par rapport à la capacité flash.	**Q:** What engineering calculation or budget should you know for SPI NOR boot? **A:** Check image size against flash capacity.
564	**Q:** Comment valider SPI NOR boot sur le prototype ? **R:** Sonder le bus SPI pour la commande de lecture et les données.	**Q:** How would you validate SPI NOR boot on the prototype? **A:** Probe the SPI bus for the read command and the data.
565	**Q:** Scénario Senior : le système présente une panne liée à SPI NOR boot. Quelle est votre méthode RCA ? **R:** Aucune donnée retournée pointe vers un mauvais chip select, mode ou alimentation.	**Q:** Senior scenario: the system has a failure related to SPI NOR boot. What is your RCA method? **A:** No data returned points to a wrong chip select, mode or supply.
566	**Q:** Qu'est-ce que « NAND concept » et où intervient-il dans une carte MPU/CPU ? **R:** Le concept NAND couvre la flash brute avec correction d'erreurs, blocs défectueux et usure gérés par logiciel.	**Q:** What is NAND concept, and where does it fit in an MPU/CPU board? **A:** NAND concept covers raw flash with error correction, bad blocks and wear leveling handled in software.
567	**Q:** Quels paramètres faut-il vérifier pour NAND concept pendant la conception ? **R:** Vérifier la force d'ECC requise et la gestion des blocs défectueux.	**Q:** What parameters should be checked for NAND concept during design? **A:** Check the ECC strength required and the bad-block handling.
568	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour NAND concept ? **R:** Estimer la capacité après réservation de blocs de réserve.	**Q:** What engineering calculation or budget should you know for NAND concept? **A:** Estimate capacity after reserving spare blocks.
569	**Q:** Comment valider NAND concept sur le prototype ? **R:** Tester avec des analyses de blocs défectueux et des relectures après écriture.	**Q:** How would you validate NAND concept on the prototype? **A:** Test with bad-block scans and read-after-write checks.
570	**Q:** Scénario Senior : le système présente une panne liée à NAND concept. Quelle est votre méthode RCA ? **R:** Des erreurs de lecture au fil du temps pointent vers une ECC insuffisante ou l'usure.	**Q:** Senior scenario: the system has a failure related to NAND concept. What is your RCA method? **A:** Read errors over time point to insufficient ECC or wear.
571	**Q:** Qu'est-ce que « secure boot » et où intervient-il dans une carte MPU/CPU ? **R:** Le secure boot en dernière étape vérifie les images de l'OS avant de les exécuter.	**Q:** What is secure boot, and where does it fit in an MPU/CPU board? **A:** Secure boot at the final stage checks the OS images before running them.
572	**Q:** Quels paramètres faut-il vérifier pour secure boot pendant la conception ? **R:** Vérifier que toutes les étapes suivantes sont signées et que les clés sont gérées.	**Q:** What parameters should be checked for secure boot during design? **A:** Check that all later stages are signed and keys are managed.
573	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour secure boot ? **R:** Pas de budget électrique ; planifier le flux de signature.	**Q:** What engineering calculation or budget should you know for secure boot? **A:** No electrical budget; plan the signing flow.
574	**Q:** Comment valider secure boot sur le prototype ? **R:** Tester une image signée et une altérée.	**Q:** How would you validate secure boot on the prototype? **A:** Test a signed and a tampered image.
575	**Q:** Scénario Senior : le système présente une panne liée à secure boot. Quelle est votre méthode RCA ? **R:** Si une bonne image échoue, vérifier la signature et la version de clé.	**Q:** Senior scenario: the system has a failure related to secure boot. What is your RCA method? **A:** If a good image fails, check the signature and key version.
576	**Q:** Qu'est-ce que « verified boot » et où intervient-il dans une carte MPU/CPU ? **R:** Le verified boot étend la confiance en hachant chaque image ou bloc de système de fichiers et en le vérifiant au chargement.	**Q:** What is verified boot, and where does it fit in an MPU/CPU board? **A:** Verified boot extends trust by hashing each image or filesystem block and checking it at load.
577	**Q:** Quels paramètres faut-il vérifier pour verified boot pendant la conception ? **R:** Vérifier où les hashs sont stockés et protégés.	**Q:** What parameters should be checked for verified boot during design? **A:** Check where the hashes are stored and protected.
578	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour verified boot ? **R:** Estimer le surcoût du hash sur le temps de boot.	**Q:** What engineering calculation or budget should you know for verified boot? **A:** Estimate hash overhead on boot time.
579	**Q:** Comment valider verified boot sur le prototype ? **R:** Corrompre un bloc et confirmer que l'échec est détecté.	**Q:** How would you validate verified boot on the prototype? **A:** Corrupt a block and confirm the failure is detected.
580	**Q:** Scénario Senior : le système présente une panne liée à verified boot. Quelle est votre méthode RCA ? **R:** Des erreurs de vérification inattendues peuvent signifier usure flash ou image non concordante.	**Q:** Senior scenario: the system has a failure related to verified boot. What is your RCA method? **A:** Unexpected verification errors can mean flash wear or a mismatched image.
581	**Q:** Qu'est-ce que « recovery mode » et où intervient-il dans une carte MPU/CPU ? **R:** Le mode de récupération permet de recharger le firmware quand le boot normal échoue, par exemple via USB ou UART.	**Q:** What is recovery mode, and where does it fit in an MPU/CPU board? **A:** Recovery mode is a way to reload firmware when normal boot fails, such as through USB or UART.
582	**Q:** Quels paramètres faut-il vérifier pour recovery mode pendant la conception ? **R:** Vérifier les broches ou conditions qui y mènent et le port utilisé.	**Q:** What parameters should be checked for recovery mode during design? **A:** Check the pins or conditions that enter it and which port is used.
583	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour recovery mode ? **R:** Pas de calcul ; planifier l'accès aux broches de récupération en production.	**Q:** What engineering calculation or budget should you know for recovery mode? **A:** No calculation; plan access to the recovery pins in production.
584	**Q:** Comment valider recovery mode sur le prototype ? **R:** Entrer en récupération sur une image volontairement cassée et reflasher.	**Q:** How would you validate recovery mode on the prototype? **A:** Enter recovery on a purpose-broken image and reflash.
585	**Q:** Scénario Senior : le système présente une panne liée à recovery mode. Quelle est votre méthode RCA ? **R:** Si la récupération est inaccessible, des changements de carte ont pu bloquer les broches.	**Q:** Senior scenario: the system has a failure related to recovery mode. What is your RCA method? **A:** If recovery is unreachable, board changes may have blocked the pins.
586	**Q:** Qu'est-ce que « console UART » et où intervient-il dans une carte MPU/CPU ? **R:** L'UART console donne une sortie et entrée texte précoces pour la mise en route.	**Q:** What is console UART, and where does it fit in an MPU/CPU board? **A:** The console UART gives early text output and input for bring-up.
587	**Q:** Quels paramètres faut-il vérifier pour console UART pendant la conception ? **R:** Vérifier le niveau de tension, les broches et le débit.	**Q:** What parameters should be checked for console UART during design? **A:** Check the voltage level, pins and baud rate.
588	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour console UART ? **R:** Vérifier l'erreur de débit issue de l'horloge.	**Q:** What engineering calculation or budget should you know for console UART? **A:** Check baud error from the clock.
589	**Q:** Comment valider console UART sur le prototype ? **R:** Connecter un terminal et voir les premiers messages de boot.	**Q:** How would you validate console UART on the prototype? **A:** Connect a terminal and see the first boot messages.
590	**Q:** Scénario Senior : le système présente une panne liée à console UART. Quelle est votre méthode RCA ? **R:** Du texte incohérent pointe vers un désaccord de débit ou d'horloge.	**Q:** Senior scenario: the system has a failure related to console UART. What is your RCA method? **A:** Garbage text points to a baud or clock mismatch.
591	**Q:** Qu'est-ce que « boot log analysis » et où intervient-il dans une carte MPU/CPU ? **R:** L'analyse du journal de boot lit les messages de chaque étape pour localiser l'arrêt du processus.	**Q:** What is boot log analysis, and where does it fit in an MPU/CPU board? **A:** Boot log analysis reads the messages from each stage to locate where the process stopped.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

#	FRANÇAIS — Question / Réponse	ENGLISH — Question / Answer
592	**Q:** Quels paramètres faut-il vérifier pour boot log analysis pendant la conception ? **R:** Vérifier que la verbosité du journal est suffisante dans les premières étapes.	**Q:** What parameters should be checked for boot log analysis during design? **A:** Check that the log verbosity is enough in early stages.
593	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour boot log analysis ? **R:** Comparer les horodatages pour trouver les étapes lentes.	**Q:** What engineering calculation or budget should you know for boot log analysis? **A:** Compare timestamps to find slow stages.
594	**Q:** Comment valider boot log analysis sur le prototype ? **R:** Sauvegarder les journaux de bons et mauvais boots et les comparer.	**Q:** How would you validate boot log analysis on the prototype? **A:** Save logs of good and bad boots and diff them.
595	**Q:** Scénario Senior : le système présente une panne liée à boot log analysis. Quelle est votre méthode RCA ? **R:** La première ligne différente désigne généralement le composant défaillant.	**Q:** Senior scenario: the system has a failure related to boot log analysis. What is your RCA method? **A:** The first differing line usually points at the failing component.
596	**Q:** Qu'est-ce que « boot-time optimization » et où intervient-il dans une carte MPU/CPU ? **R:** L'optimisation du temps de boot raccourcit le délai avant un système utilisable.	**Q:** What is boot-time optimization, and where does it fit in an MPU/CPU board? **A:** Boot-time optimization shortens the time to a usable system.
597	**Q:** Quels paramètres faut-il vérifier pour boot-time optimization pendant la conception ? **R:** Vérifier les étapes les plus lentes et la vitesse de lecture du stockage.	**Q:** What parameters should be checked for boot-time optimization during design? **A:** Check the slowest stages and storage read speed.
598	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour boot-time optimization ? **R:** Estimer les gains à partir de la taille d'image et du débit de stockage.	**Q:** What engineering calculation or budget should you know for boot-time optimization? **A:** Estimate gains from image size and storage throughput.
599	**Q:** Comment valider boot-time optimization sur le prototype ? **R:** Mesurer la durée par étape avant et après les changements.	**Q:** How would you validate boot-time optimization on the prototype? **A:** Measure time per stage before and after changes.
600	**Q:** Scénario Senior : le système présente une panne liée à boot-time optimization. Quelle est votre méthode RCA ? **R:** Si l'optimisation casse le boot, annuler un changement à la fois.	**Q:** Senior scenario: the system has a failure related to boot-time optimization. What is your RCA method? **A:** If optimization breaks boot, revert one change at a time.

7. Intel CPU Architecture for Hardware Engineers / Intel

#	FRANÇAIS — Question / Réponse	ENGLISH — Question / Answer
601	**Q:** Qu'est-ce que « x86-64 platform » et où intervient-il dans une carte MPU/CPU ? **R:** La plateforme x86-64 est l'architecture de type PC avec CPU, contrôleur mémoire et chipset ou PCH pour les E/S.	**Q:** What is x86-64 platform, and where does it fit in an MPU/CPU board? **A:** The x86-64 platform is the PC-class architecture with CPU, memory controller and a chipset or PCH for I/O.
602	**Q:** Quels paramètres faut-il vérifier pour x86-64 platform pendant la conception ? **R:** Vérifier la génération du CPU, le socket ou boîtier et le PCH associé.	**Q:** What parameters should be checked for x86-64 platform during design? **A:** Check the CPU generation, socket or package and the matching PCH.
603	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour x86-64 platform ? **R:** Ajouter la puissance du CPU, de la mémoire, du PCH et des périphériques au budget total.	**Q:** What engineering calculation or budget should you know for x86-64 platform? **A:** Add CPU, memory, PCH and peripheral power to the total budget.
604	**Q:** Comment valider x86-64 platform sur le prototype ? **R:** Vérifier séquencement, horloges de référence et firmware avant le boot de l'OS.	**Q:** How would you validate x86-64 platform on the prototype? **A:** Check power sequencing, reference clocks and firmware before OS boot.
605	**Q:** Scénario Senior : le système présente une panne liée à x86-64 platform. Quelle est votre méthode RCA ? **R:** Si le POST ne démarre pas, vérifier d'abord alimentation du CPU, reset et firmware SPI.	**Q:** Senior scenario: the system has a failure related to x86-64 platform. What is your RCA method? **A:** If POST does not start, check the CPU power, reset and SPI firmware first.
606	**Q:** Qu'est-ce que « Intel CPU package » et où intervient-il dans une carte MPU/CPU ? **R:** Le boîtier CPU Intel est le substrat portant la ou les puces et définissant broches, alimentation et interface thermique.	**Q:** What is Intel CPU package, and where does it fit in an MPU/CPU board? **A:** The Intel CPU package is the substrate carrying the die(s) and defining pins, power delivery and thermal interface.
607	**Q:** Quels paramètres faut-il vérifier pour Intel CPU package pendant la conception ? **R:** Vérifier la carte des broches, les zones d'exclusion et les exigences socket ou BGA.	**Q:** What parameters should be checked for Intel CPU package during design? **A:** Check pin map, keep-outs and socket or BGA requirements.
608	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour Intel CPU package ? **R:** Utiliser la puissance de conception thermique et les limites du boîtier pour le budget de refroidissement.	**Q:** What engineering calculation or budget should you know for Intel CPU package? **A:** Use the thermal design power and package limits for the cooling budget.
609	**Q:** Comment valider Intel CPU package sur le prototype ? **R:** Vérifier l'intégrité des contacts et la température sous stress.	**Q:** How would you validate Intel CPU package on the prototype? **A:** Check contact integrity and temperature during stress.
610	**Q:** Scénario Senior : le système présente une panne liée à Intel CPU package. Quelle est votre méthode RCA ? **R:** Des défauts intermittents peuvent venir du contact du socket ou de la pression de montage.	**Q:** Senior scenario: the system has a failure related to Intel CPU package. What is your RCA method? **A:** Intermittent faults may come from socket contact or mounting pressure.
611	**Q:** Qu'est-ce que « integrated memory controller » et où intervient-il dans une carte MPU/CPU ? **R:** Le contrôleur mémoire intégré est sur la puce CPU et dialogue directement avec la DRAM.	**Q:** What is integrated memory controller, and where does it fit in an MPU/CPU board? **A:** The integrated memory controller sits on the CPU die and talks directly to the DRAM.
612	**Q:** Quels paramètres faut-il vérifier pour integrated memory controller pendant la conception ? **R:** Vérifier type de DRAM, vitesse, rangs et organisation des canaux pris en charge.	**Q:** What parameters should be checked for integrated memory controller during design? **A:** Check supported DRAM type, speed, ranks and channel layout.
613	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour integrated memory controller ? **R:** La bande passante vaut transferts par seconde fois 8 octets fois nombre de canaux.	**Q:** What engineering calculation or budget should you know for integrated memory controller? **A:** Bandwidth equals transfers per second times 8 bytes times the channels.
614	**Q:** Comment valider integrated memory controller sur le prototype ? **R:** Exécuter l'entraînement mémoire et un test de bande passante.	**Q:** How would you validate integrated memory controller on the prototype? **A:** Run memory training and a bandwidth test.
615	**Q:** Scénario Senior : le système présente une panne liée à integrated memory controller. Quelle est votre méthode RCA ? **R:** Les échecs d'entraînement viennent souvent de barrettes non prises en charge ou de problèmes de routage.	**Q:** Senior scenario: the system has a failure related to integrated memory controller. What is your RCA method? **A:** Training failures often come from DIMM parts not supported or routing issues.
616	**Q:** Qu'est-ce que « integrated PCIe root complex » et où intervient-il dans une carte MPU/CPU ? **R:** Le root complex PCIe intégré fournit des voies PCIe du CPU pour le graphique et les périphériques rapides.	**Q:** What is integrated PCIe root complex, and where does it fit in an MPU/CPU board? **A:** The integrated PCIe root complex provides CPU PCIe lanes for graphics and fast devices.
617	**Q:** Quels paramètres faut-il vérifier pour integrated PCIe root complex pendant la conception ? **R:** Vérifier les regroupements de voies et options de bifurcation.	**Q:** What parameters should be checked for integrated PCIe root complex during design? **A:** Check lane groupings and bifurcation options.
618	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour integrated PCIe root complex ? **R:** La bande passante vaut voies fois débit par voie après encodage.	**Q:** What engineering calculation or budget should you know for integrated PCIe root complex? **A:** Bandwidth equals lanes times per-lane rate after encoding.
619	**Q:** Comment valider integrated PCIe root complex sur le prototype ? **R:** Vérifier largeur et vitesse de liaison après énumération.	**Q:** How would you validate integrated PCIe root complex on the prototype? **A:** Check link width and speed after enumeration.
620	**Q:** Scénario Senior : le système présente une panne liée à integrated PCIe root complex. Quelle est votre méthode RCA ? **R:** Une liaison de largeur réduite pointe vers le routage ou une voie endommagée.	**Q:** Senior scenario: the system has a failure related to integrated PCIe root complex. What is your RCA method? **A:** A link at lower width points to routing or a damaged lane.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

#	FRANÇAIS — Question / Réponse	ENGLISH — Question / Answer
621	**Q:** Qu'est-ce que « integrated graphics concept » et où intervient-il dans une carte MPU/CPU ? **R:** Le graphique intégré place un GPU dans le CPU partageant la mémoire système.	**Q:** What is integrated graphics concept, and where does it fit in an MPU/CPU board? **A:** Integrated graphics puts a GPU inside the CPU that shares system memory.
622	**Q:** Quels paramètres faut-il vérifier pour integrated graphics concept pendant la conception ? **R:** Vérifier les sorties d'affichage prises en charge et la mémoire nécessaire.	**Q:** What parameters should be checked for integrated graphics concept during design? **A:** Check display outputs supported and the memory needed.
623	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour integrated graphics concept ? **R:** La bande passante d'affichage vient de la résolution, profondeur et rafraîchissement, prélevés sur la DRAM partagée.	**Q:** What engineering calculation or budget should you know for integrated graphics concept? **A:** Display bandwidth comes from resolution, depth and refresh, taken from shared DRAM.
624	**Q:** Comment valider integrated graphics concept sur le prototype ? **R:** Connecter des écrans et vérifier les modes et la stabilité.	**Q:** How would you validate integrated graphics concept on the prototype? **A:** Connect displays and check the modes and stability.
625	**Q:** Scénario Senior : le système présente une panne liée à integrated graphics concept. Quelle est votre méthode RCA ? **R:** Des problèmes d'affichage sous charge peuvent venir de la bande passante mémoire partagée.	**Q:** Senior scenario: the system has a failure related to integrated graphics concept. What is your RCA method? **A:** Display issues under load can come from shared memory bandwidth.
626	**Q:** Qu'est-ce que « P-core/E-core concept » et où intervient-il dans une carte MPU/CPU ? **R:** Les designs hybrides P-core/E-core combinent coeurs de performance et d'efficacité dans un CPU.	**Q:** What is P-core/E-core concept, and where does it fit in an MPU/CPU board? **A:** P-core/E-core hybrid designs combine performance and efficiency cores in one CPU.
627	**Q:** Quels paramètres faut-il vérifier pour P-core/E-core concept pendant la conception ? **R:** Vérifier les limites de puissance et comment le firmware les règle.	**Q:** What parameters should be checked for P-core/E-core concept during design? **A:** Check the power limits and how firmware sets them.
628	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour P-core/E-core concept ? **R:** Budgéter la puissance crête de tous les P-cores et le rendement au repos des E-cores.	**Q:** What engineering calculation or budget should you know for P-core/E-core concept? **A:** Budget peak power for all P-cores and idle efficiency for the E-cores.
629	**Q:** Comment valider P-core/E-core concept sur le prototype ? **R:** Mesurer performance et puissance en charge légère et lourde.	**Q:** How would you validate P-core/E-core concept on the prototype? **A:** Measure performance and power in light and heavy workloads.
630	**Q:** Scénario Senior : le système présente une panne liée à P-core/E-core concept. Quelle est votre méthode RCA ? **R:** Une performance inattendue vient souvent des limites de puissance ou du bridage thermique.	**Q:** Senior scenario: the system has a failure related to P-core/E-core concept. What is your RCA method? **A:** Unexpected performance often comes from power limits or thermal throttling.
631	**Q:** Qu'est-ce que « cache hierarchy » et où intervient-il dans une carte MPU/CPU ? **R:** La hiérarchie de caches du CPU se situe entre coeurs et DRAM et façonne la performance.	**Q:** What is cache hierarchy, and where does it fit in an MPU/CPU board? **A:** The CPU cache hierarchy sits between cores and DRAM and shapes performance.
632	**Q:** Quels paramètres faut-il vérifier pour cache hierarchy pendant la conception ? **R:** Vérifier tailles et partage des caches du composant.	**Q:** What parameters should be checked for cache hierarchy during design? **A:** Check cache sizes and sharing for the part.
633	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour cache hierarchy ? **R:** Estimer la latence moyenne à partir des taux de hit et des latences.	**Q:** What engineering calculation or budget should you know for cache hierarchy? **A:** Estimate average latency from hit rates and latencies.
634	**Q:** Comment valider cache hierarchy sur le prototype ? **R:** Exécuter un benchmark de latence selon les tailles.	**Q:** How would you validate cache hierarchy on the prototype? **A:** Run a latency benchmark across sizes.
635	**Q:** Scénario Senior : le système présente une panne liée à cache hierarchy. Quelle est votre méthode RCA ? **R:** Des paliers de latence inhabituels pointent vers un cache désactivé ou des problèmes mémoire.	**Q:** Senior scenario: the system has a failure related to cache hierarchy. What is your RCA method? **A:** Unusual latency steps point to disabled cache or memory problems.
636	**Q:** Qu'est-ce que « ring/mesh interconnect concept » et où intervient-il dans une carte MPU/CPU ? **R:** L'interconnexion en anneau ou maille relie coeurs, caches, mémoire et E/S dans les CPU Intel.	**Q:** What is ring/mesh interconnect concept, and where does it fit in an MPU/CPU board? **A:** The ring/mesh interconnect links cores, caches, memory and I/O inside Intel CPUs.
637	**Q:** Quels paramètres faut-il vérifier pour ring/mesh interconnect concept pendant la conception ? **R:** Vérifier la fréquence uncore et son comportement en puissance.	**Q:** What parameters should be checked for ring/mesh interconnect concept during design? **A:** Check the uncore frequency and power behavior.
638	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour ring/mesh interconnect concept ? **R:** La puissance uncore fait partie de la puissance du boîtier et doit figurer au budget.	**Q:** What engineering calculation or budget should you know for ring/mesh interconnect concept? **A:** Uncore power is part of package power and must be in the budget.
639	**Q:** Comment valider ring/mesh interconnect concept sur le prototype ? **R:** Mesurer latence et bande passante mémoire sous charge multicoeur.	**Q:** How would you validate ring/mesh interconnect concept on the prototype? **A:** Measure memory latency and bandwidth under multi-core load.
640	**Q:** Scénario Senior : le système présente une panne liée à ring/mesh interconnect concept. Quelle est votre méthode RCA ? **R:** Une hausse de latence sous charge vient souvent de la saturation de l'interconnexion.	**Q:** Senior scenario: the system has a failure related to ring/mesh interconnect concept. What is your RCA method? **A:** Latency growth under load often comes from interconnect saturation.
641	**Q:** Qu'est-ce que « CPU socket » et où intervient-il dans une carte MPU/CPU ? **R:** Le socket CPU maintient le processeur avec des broches ou plages et assure la liaison mécanique et électrique.	**Q:** What is CPU socket, and where does it fit in an MPU/CPU board? **A:** The CPU socket holds the processor with pins or lands and gives the mechanical and electrical connection.
642	**Q:** Quels paramètres faut-il vérifier pour CPU socket pendant la conception ? **R:** Vérifier le type de socket, la force de retenue et les zones d'exclusion.	**Q:** What parameters should be checked for CPU socket during design? **A:** Check socket type, retention force and keep-out areas.
643	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour CPU socket ? **R:** Vérifier le budget de résistance de contact des broches de fort courant.	**Q:** What engineering calculation or budget should you know for CPU socket? **A:** Check the contact resistance budget for high-current pins.
644	**Q:** Comment valider CPU socket sur le prototype ? **R:** Inspecter et tester sous cyclage thermique.	**Q:** How would you validate CPU socket on the prototype? **A:** Inspect and test under thermal cycling.
645	**Q:** Scénario Senior : le système présente une panne liée à CPU socket. Quelle est votre méthode RCA ? **R:** Des resets intermittents peuvent venir de broches pliées ou d'un mauvais contact.	**Q:** Senior scenario: the system has a failure related to CPU socket. What is your RCA method? **A:** Intermittent resets can come from bent pins or poor contact.
646	**Q:** Qu'est-ce que « land/pad contact integrity » et où intervient-il dans une carte MPU/CPU ? **R:** L'intégrité des contacts plages/pastilles est la fiabilité avec laquelle chaque contact CPU rejoint sa pastille, ce qui compte pour des centaines de broches.	**Q:** What is land/pad contact integrity, and where does it fit in an MPU/CPU board? **A:** Land/pad contact integrity is how reliably each CPU contact meets its board pad, which matters for hundreds of pins.
647	**Q:** Quels paramètres faut-il vérifier pour land/pad contact integrity pendant la conception ? **R:** Vérifier finition des pastilles, planéité et pression de montage.	**Q:** What parameters should be checked for land/pad contact integrity during design? **A:** Check pad finish, flatness and mounting pressure.
648	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour land/pad contact integrity ? **R:** Pas de budget électrique ; vérifier la résistance de contact sur les broches d'alimentation.	**Q:** What engineering calculation or budget should you know for land/pad contact integrity? **A:** No electrical budget; check contact resistance on power pins.
649	**Q:** Comment valider land/pad contact integrity sur le prototype ? **R:** Remettre le CPU en place et comparer le comportement.	**Q:** How would you validate land/pad contact integrity on the prototype? **A:** Re-seat the CPU and compare behavior.
650	**Q:** Scénario Senior : le système présente une panne liée à land/pad contact integrity. Quelle est votre méthode RCA ? **R:** Un défaut qui change après remise en place pointe vers des problèmes de contact.	**Q:** Senior scenario: the system has a failure related to land/pad contact integrity. What is your RCA method? **A:** A fault that changes when re-seated points to contact problems.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

#	FRANÇAIS — Question / Réponse	ENGLISH — Question / Answer
651	**Q:** Qu'est-ce que « platform reference clock » et où intervient-il dans une carte MPU/CPU ? **R:** L'horloge de référence de plateforme fournit une base stable au CPU, au PCH et aux périphériques PCIe.	**Q:** What is platform reference clock, and where does it fit in an MPU/CPU board? **A:** The platform reference clock supplies a stable base for the CPU, PCH and PCIe devices.
652	**Q:** Quels paramètres faut-il vérifier pour platform reference clock pendant la conception ? **R:** Vérifier fréquence, réglages d'étalement de spectre et type de signal.	**Q:** What parameters should be checked for platform reference clock during design? **A:** Check frequency, spread-spectrum settings and signal type.
653	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour platform reference clock ? **R:** Vérifier la gigue d'horloge par rapport à la tolérance du récepteur.	**Q:** What engineering calculation or budget should you know for platform reference clock? **A:** Check clock jitter against the receiver tolerance.
654	**Q:** Comment valider platform reference clock sur le prototype ? **R:** Mesurer l'horloge aux récepteurs.	**Q:** How would you validate platform reference clock on the prototype? **A:** Measure the clock at the receivers.
655	**Q:** Scénario Senior : le système présente une panne liée à platform reference clock. Quelle est votre méthode RCA ? **R:** Une absence d'entraînement de liaison remonte souvent à une horloge de référence manquante.	**Q:** Senior scenario: the system has a failure related to platform reference clock. What is your RCA method? **A:** No link training often traces back to a missing reference clock.
656	**Q:** Qu'est-ce que « SMBus » et où intervient-il dans une carte MPU/CPU ? **R:** Le SMBus est un bus de gestion simple à deux fils pour capteurs et SPD des modules mémoire.	**Q:** What is SMBus, and where does it fit in an MPU/CPU board? **A:** SMBus is a simple two-wire management bus for sensors and the SPD of memory modules.
657	**Q:** Quels paramètres faut-il vérifier pour SMBus pendant la conception ? **R:** Vérifier pull-ups, niveau de tension et adresses des composants.	**Q:** What parameters should be checked for SMBus during design? **A:** Check pull-ups, voltage level and device addresses.
658	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour SMBus ? **R:** Vérifier la capacité du bus par rapport à la valeur permise.	**Q:** What engineering calculation or budget should you know for SMBus? **A:** Check bus capacitance against the allowed value.
659	**Q:** Comment valider SMBus sur le prototype ? **R:** Scanner le bus et lire le SPD.	**Q:** How would you validate SMBus on the prototype? **A:** Scan the bus and read the SPD.
660	**Q:** Scénario Senior : le système présente une panne liée à SMBus. Quelle est votre méthode RCA ? **R:** Un bus bloqué demande souvent des impulsions de récupération ou a un composant coincé.	**Q:** Senior scenario: the system has a failure related to SMBus. What is your RCA method? **A:** A hung bus often needs recovery clocks or has a stuck device.
661	**Q:** Qu'est-ce que « SPI flash » et où intervient-il dans une carte MPU/CPU ? **R:** La flash SPI contient le firmware de plateforme que le CPU ou le PCH lit au boot.	**Q:** What is SPI flash, and where does it fit in an MPU/CPU board? **A:** SPI flash holds the platform firmware that the CPU or PCH reads at boot.
662	**Q:** Quels paramètres faut-il vérifier pour SPI flash pendant la conception ? **R:** Vérifier taille, tension, vitesse et organisation des régions.	**Q:** What parameters should be checked for SPI flash during design? **A:** Check size, voltage, speed and region layout.
663	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour SPI flash ? **R:** Vérifier la taille de l'image par rapport à la capacité de la flash.	**Q:** What engineering calculation or budget should you know for SPI flash? **A:** Check image size against the flash capacity.
664	**Q:** Comment valider SPI flash sur le prototype ? **R:** Lire la flash et sonder l'activité SPI à la mise sous tension.	**Q:** How would you validate SPI flash on the prototype? **A:** Read the flash and probe the SPI activity at power-up.
665	**Q:** Scénario Senior : le système présente une panne liée à SPI flash. Quelle est votre méthode RCA ? **R:** Aucune activité SPI pointe vers l'alimentation ou le reset avant d'incriminer l'image.	**Q:** Senior scenario: the system has a failure related to SPI flash. What is your RCA method? **A:** No SPI activity points to power or reset before blaming the image.
666	**Q:** Qu'est-ce que « ME/firmware concept » et où intervient-il dans une carte MPU/CPU ? **R:** Le concept ME/firmware désigne un moteur de gestion embarqué qui exécute son propre code au démarrage.	**Q:** What is ME/firmware concept, and where does it fit in an MPU/CPU board? **A:** ME/firmware concept refers to an embedded management engine that runs its own code at start-up.
667	**Q:** Quels paramètres faut-il vérifier pour ME/firmware concept pendant la conception ? **R:** Vérifier que sa région de firmware est présente et valide.	**Q:** What parameters should be checked for ME/firmware concept during design? **A:** Check that its firmware region is present and valid.
668	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour ME/firmware concept ? **R:** Pas de budget électrique ; vérifier les tailles de régions.	**Q:** What engineering calculation or budget should you know for ME/firmware concept? **A:** No electrical budget; check region sizes.
669	**Q:** Comment valider ME/firmware concept sur le prototype ? **R:** Vérifier que le moteur démarre et rapporte son état.	**Q:** How would you validate ME/firmware concept on the prototype? **A:** Check that the engine starts and reports status.
670	**Q:** Scénario Senior : le système présente une panne liée à ME/firmware concept. Quelle est votre méthode RCA ? **R:** Une plateforme qui s'arrête tôt peut avoir une région de firmware de gestion invalide.	**Q:** Senior scenario: the system has a failure related to ME/firmware concept. What is your RCA method? **A:** A platform that stalls early may have an invalid management firmware region.
671	**Q:** Qu'est-ce que « thermal sensors » et où intervient-il dans une carte MPU/CPU ? **R:** Les capteurs thermiques mesurent les températures de la puce et de la carte pour le bridage et le contrôle du ventilateur.	**Q:** What is thermal sensors, and where does it fit in an MPU/CPU board? **A:** Thermal sensors measure die and board temperatures for throttling and fan control.
672	**Q:** Quels paramètres faut-il vérifier pour thermal sensors pendant la conception ? **R:** Vérifier l'emplacement des capteurs et les seuils de déclenchement.	**Q:** What parameters should be checked for thermal sensors during design? **A:** Check sensor locations and the trip points.
673	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour thermal sensors ? **R:** Convertir les lectures en estimation de jonction avec des décalages connus.	**Q:** What engineering calculation or budget should you know for thermal sensors? **A:** Convert readings to a junction estimate with known offsets.
674	**Q:** Comment valider thermal sensors sur le prototype ? **R:** Comparer les lectures à un thermocouple externe.	**Q:** How would you validate thermal sensors on the prototype? **A:** Compare readings with an external thermocouple.
675	**Q:** Scénario Senior : le système présente une panne liée à thermal sensors. Quelle est votre méthode RCA ? **R:** De mauvaises lectures peuvent venir de capteurs défectueux ou d'une mauvaise calibration.	**Q:** Senior scenario: the system has a failure related to thermal sensors. What is your RCA method? **A:** Wrong readings can come from sensor faults or bad calibration.
676	**Q:** Qu'est-ce que « power states » et où intervient-il dans une carte MPU/CPU ? **R:** Les états de puissance définissent les niveaux du CPU et de la plateforme de l'actif au sommeil profond.	**Q:** What is power states, and where does it fit in an MPU/CPU board? **A:** Power states define the CPU and platform levels from active to deep sleep.
677	**Q:** Quels paramètres faut-il vérifier pour power states pendant la conception ? **R:** Vérifier quels rails doivent rester actifs dans chaque état.	**Q:** What parameters should be checked for power states during design? **A:** Check which rails must stay on in each state.
678	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour power states ? **R:** Estimer l'autonomie à partir de la puissance par état et du temps passé dans chacun.	**Q:** What engineering calculation or budget should you know for power states? **A:** Estimate battery life from state power and time in each state.
679	**Q:** Comment valider power states sur le prototype ? **R:** Mesurer la puissance dans chaque état.	**Q:** How would you validate power states on the prototype? **A:** Measure power in each state.
680	**Q:** Scénario Senior : le système présente une panne liée à power states. Quelle est votre méthode RCA ? **R:** Un échec de reprise pointe vers un rail ou une horloge non restauré.	**Q:** Senior scenario: the system has a failure related to power states. What is your RCA method? **A:** Failure to resume points to a rail or clock not restored.
681	**Q:** Qu'est-ce que « Turbo concept » et où intervient-il dans une carte MPU/CPU ? **R:** Le Turbo augmente la fréquence des coeurs au-dessus de la base lorsque puissance et marge thermique le permettent.	**Q:** What is Turbo concept, and where does it fit in an MPU/CPU board? **A:** Turbo raises core frequency above the base when power and thermal headroom allow.
682	**Q:** Quels paramètres faut-il vérifier pour Turbo concept pendant la conception ? **R:** Vérifier les limites de puissance et la capacité du VRM pour le courant de rafale.	**Q:** What parameters should be checked for Turbo concept during design? **A:** Check power limits and VRM capability for burst current.
683	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour Turbo concept ? **R:** Estimer la puissance de rafale à partir de la limite turbo.	**Q:** What engineering calculation or budget should you know for Turbo concept? **A:** Estimate burst power from the turbo limit.
684	**Q:** Comment valider Turbo concept sur le prototype ? **R:** Exécuter une charge en rafale et observer rail et température.	**Q:** How would you validate Turbo concept on the prototype? **A:** Run a burst load and watch rail and temperature.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

#	FRANÇAIS — Question / Réponse	ENGLISH — Question / Answer
685	**Q:** Scénario Senior : le système présente une panne liée à Turbo concept. Quelle est votre méthode RCA ? **R:** Des resets seulement en turbo viennent souvent des limites du VRM ou d'une chute.	**Q:** Senior scenario: the system has a failure related to Turbo concept. What is your RCA method? **A:** Resets only at turbo often come from VRM limits or droop.
686	**Q:** Qu'est-ce que « TDP/base power concept » et où intervient-il dans une carte MPU/CPU ? **R:** La puissance TDP/de base est l'objectif de conception thermique, pas la puissance maximale.	**Q:** What is TDP/base power concept, and where does it fit in an MPU/CPU board? **A:** TDP/base power is the thermal design target, not the maximum power.
687	**Q:** Quels paramètres faut-il vérifier pour TDP/base power concept pendant la conception ? **R:** Vérifier les limites de puissance à court terme au-dessus du TDP.	**Q:** What parameters should be checked for TDP/base power concept during design? **A:** Check the short-term power limits above TDP.
688	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour TDP/base power concept ? **R:** Dimensionner le refroidissement pour la puissance soutenue et le VRM pour la puissance crête.	**Q:** What engineering calculation or budget should you know for TDP/base power concept? **A:** Size cooling for sustained power and VRM for peak power.
689	**Q:** Comment valider TDP/base power concept sur le prototype ? **R:** Mesurer puissance soutenue et de rafale.	**Q:** How would you validate TDP/base power concept on the prototype? **A:** Measure sustained and burst power.
690	**Q:** Scénario Senior : le système présente une panne liée à TDP/base power concept. Quelle est votre méthode RCA ? **R:** Le bridage suggère un refroidissement insuffisant par rapport à la puissance réelle.	**Q:** Senior scenario: the system has a failure related to TDP/base power concept. What is your RCA method? **A:** Throttling suggests a cooling shortfall relative to real power.
691	**Q:** Qu'est-ce que « CPU stepping » et où intervient-il dans une carte MPU/CPU ? **R:** Le stepping du CPU est la révision du silicium, qui peut changer errata, besoins en tension et prise en charge firmware.	**Q:** What is CPU stepping, and where does it fit in an MPU/CPU board? **A:** CPU stepping is the silicon revision, which can change errata, voltage needs and firmware support.
692	**Q:** Quels paramètres faut-il vérifier pour CPU stepping pendant la conception ? **R:** Vérifier le stepping par rapport à la plateforme et au firmware.	**Q:** What parameters should be checked for CPU stepping during design? **A:** Check the stepping against the platform and firmware.
693	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour CPU stepping ? **R:** Pas de calcul ; consigner les steppings utilisés en validation.	**Q:** What engineering calculation or budget should you know for CPU stepping? **A:** No calculation; record steppings used in validation.
694	**Q:** Comment valider CPU stepping sur le prototype ? **R:** Valider sur le stepping de production.	**Q:** How would you validate CPU stepping on the prototype? **A:** Validate on the production stepping.
695	**Q:** Scénario Senior : le système présente une panne liée à CPU stepping. Quelle est votre méthode RCA ? **R:** Un comportement différent entre cartes peut être une différence de stepping ou de microcode.	**Q:** Senior scenario: the system has a failure related to CPU stepping. What is your RCA method? **A:** Different behavior between boards can be a stepping or microcode difference.
696	**Q:** Qu'est-ce que « Intel platform design guide » et où intervient-il dans une carte MPU/CPU ? **R:** Le guide de conception de plateforme Intel donne règles de layout, d'alimentation et de validation pour la plateforme CPU.	**Q:** What is Intel platform design guide, and where does it fit in an MPU/CPU board? **A:** The Intel platform design guide gives layout, power and validation rules for the CPU platform.
697	**Q:** Quels paramètres faut-il vérifier pour Intel platform design guide pendant la conception ? **R:** Vérifier la dernière révision et sa liste de contrôle.	**Q:** What parameters should be checked for Intel platform design guide during design? **A:** Check the latest revision and its checklist.
698	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour Intel platform design guide ? **R:** Quantifier chaque règle comme longueurs, impédance et tolérance des rails.	**Q:** What engineering calculation or budget should you know for Intel platform design guide? **A:** Quantify each rule such as lengths, impedance and rail tolerance.
699	**Q:** Comment valider Intel platform design guide sur le prototype ? **R:** Relire le layout par rapport au guide avant libération.	**Q:** How would you validate Intel platform design guide on the prototype? **A:** Review the layout against the guide before release.
700	**Q:** Scénario Senior : le système présente une panne liée à Intel platform design guide. Quelle est votre méthode RCA ? **R:** Les défaillances viennent souvent d'une règle ignorée ; remonter chacune au guide.	**Q:** Senior scenario: the system has a failure related to Intel platform design guide. What is your RCA method? **A:** Failures often come from a skipped rule; trace each one back to the guide.

8. Intel PCH & Platform Architecture / PCH Intel

#	FRANÇAIS — Question / Réponse	ENGLISH — Question / Answer
701	**Q:** Qu'est-ce que « PCH » et où intervient-il dans une carte MPU/CPU ? **R:** Le PCH est le hub de contrôleur de plateforme fournissant les E/S comme USB, SATA, PCIe et gestion pour le CPU.	**Q:** What is PCH, and where does it fit in an MPU/CPU board? **A:** The PCH is the platform controller hub that provides I/O such as USB, SATA, PCIe and management for the CPU.
702	**Q:** Quels paramètres faut-il vérifier pour PCH pendant la conception ? **R:** Vérifier son allocation de voies et ses rails d'alimentation.	**Q:** What parameters should be checked for PCH during design? **A:** Check its lane allocation and its supply rails.
703	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour PCH ? **R:** Ajouter la puissance du PCH au budget de plateforme.	**Q:** What engineering calculation or budget should you know for PCH? **A:** Add PCH power to the platform budget.
704	**Q:** Comment valider PCH sur le prototype ? **R:** Valider chaque interface avec son propre périphérique.	**Q:** How would you validate PCH on the prototype? **A:** Validate each interface with its own device.
705	**Q:** Scénario Senior : le système présente une panne liée à PCH. Quelle est votre méthode RCA ? **R:** Des périphériques manquants pointent vers l'allocation des voies ou des problèmes de straps.	**Q:** Senior scenario: the system has a failure related to PCH. What is your RCA method? **A:** Missing devices point to lane allocation or strap problems.
706	**Q:** Qu'est-ce que « DMI » et où intervient-il dans une carte MPU/CPU ? **R:** Le DMI est la liaison entre le CPU et le PCH qui transporte tout le trafic du PCH.	**Q:** What is DMI, and where does it fit in an MPU/CPU board? **A:** DMI is the link between the CPU and the PCH that carries all PCH traffic.
707	**Q:** Quels paramètres faut-il vérifier pour DMI pendant la conception ? **R:** Vérifier largeur et vitesse du DMI et son routage.	**Q:** What parameters should be checked for DMI during design? **A:** Check the DMI width and speed and its routing.
708	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour DMI ? **R:** Additionner la bande passante des périphériques PCH par rapport à la capacité du DMI.	**Q:** What engineering calculation or budget should you know for DMI? **A:** Sum PCH device bandwidth against the DMI capacity.
709	**Q:** Comment valider DMI sur le prototype ? **R:** Lire l'état de la liaison et exécuter des tests de débit avec plusieurs périphériques.	**Q:** How would you validate DMI on the prototype? **A:** Read the link status and run throughput tests with several devices.
710	**Q:** Scénario Senior : le système présente une panne liée à DMI. Quelle est votre méthode RCA ? **R:** Un débit combiné lent pointe vers la saturation du DMI.	**Q:** Senior scenario: the system has a failure related to DMI. What is your RCA method? **A:** Slow combined throughput points to DMI saturation.
711	**Q:** Qu'est-ce que « PCH PCIe lanes » et où intervient-il dans une carte MPU/CPU ? **R:** Les voies PCIe du PCH relient des périphériques supplémentaires comme NVMe, Wi-Fi et puces réseau.	**Q:** What is PCH PCIe lanes, and where does it fit in an MPU/CPU board? **A:** PCH PCIe lanes connect extra devices such as NVMe, Wi-Fi and network chips.
712	**Q:** Quels paramètres faut-il vérifier pour PCH PCIe lanes pendant la conception ? **R:** Vérifier allocation des voies, voies partagées et horloges de référence.	**Q:** What parameters should be checked for PCH PCIe lanes during design? **A:** Check lane allocation, shared lanes and reference clocks.
713	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour PCH PCIe lanes ? **R:** Bande passante par voie après encodage.	**Q:** What engineering calculation or budget should you know for PCH PCIe lanes? **A:** Bandwidth per lane after encoding.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

#	FRANÇAIS — Question / Réponse	ENGLISH — Question / Answer
714	**Q:** Comment valider PCH PCIe lanes sur le prototype ? **R:** Énumérer les périphériques et vérifier largeur et vitesse de liaison.	**Q:** How would you validate PCH PCIe lanes on the prototype? **A:** Enumerate devices and check link width and speed.
715	**Q:** Scénario Senior : le système présente une panne liée à PCH PCIe lanes. Quelle est votre méthode RCA ? **R:** Un périphérique manquant peut partager une voie avec un autre : vérifier la configuration.	**Q:** Senior scenario: the system has a failure related to PCH PCIe lanes. What is your RCA method? **A:** A missing device may share a lane with another, so check the configuration.
716	**Q:** Qu'est-ce que « USB from PCH » et où intervient-il dans une carte MPU/CPU ? **R:** L'USB du PCH offre plusieurs ports USB 2.0 et 3.x avec des règles de bande passante partagée.	**Q:** What is USB from PCH, and where does it fit in an MPU/CPU board? **A:** USB from the PCH offers several USB 2.0 and 3.x ports with shared bandwidth rules.
717	**Q:** Quels paramètres faut-il vérifier pour USB from PCH pendant la conception ? **R:** Vérifier le mappage des ports et la protection contre les surintensités.	**Q:** What parameters should be checked for USB from PCH during design? **A:** Check port mapping and overcurrent protection.
718	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour USB from PCH ? **R:** Additionner le courant des ports pour l'alimentation VBUS.	**Q:** What engineering calculation or budget should you know for USB from PCH? **A:** Sum port current for the VBUS supply.
719	**Q:** Comment valider USB from PCH sur le prototype ? **R:** Tester chaque port à chaque vitesse.	**Q:** How would you validate USB from PCH on the prototype? **A:** Test each port at each speed.
720	**Q:** Scénario Senior : le système présente une panne liée à USB from PCH. Quelle est votre méthode RCA ? **R:** Un port qui ne fonctionne qu'à basse vitesse pointe vers le routage de la paire SuperSpeed.	**Q:** Senior scenario: the system has a failure related to USB from PCH. What is your RCA method? **A:** A port that works only at low speed points to the SuperSpeed pair routing.
721	**Q:** Qu'est-ce que « SATA from PCH » et où intervient-il dans une carte MPU/CPU ? **R:** Le SATA du PCH connecte des disques par liaison série jusqu'à 6 Gb/s.	**Q:** What is SATA from PCH, and where does it fit in an MPU/CPU board? **A:** SATA from the PCH connects drives with a serial link at up to 6 Gb/s.
722	**Q:** Quels paramètres faut-il vérifier pour SATA from PCH pendant la conception ? **R:** Vérifier connecteur, condensateurs AC et routage.	**Q:** What parameters should be checked for SATA from PCH during design? **A:** Check connector, AC capacitors and routing.
723	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour SATA from PCH ? **R:** Le débit utile est d'environ 600 Mo/s à 6 Gb/s après encodage.	**Q:** What engineering calculation or budget should you know for SATA from PCH? **A:** Usable throughput is about 600 MB/s at 6 Gb/s after encoding.
724	**Q:** Comment valider SATA from PCH sur le prototype ? **R:** Détecter le disque et tester le débit.	**Q:** How would you validate SATA from PCH on the prototype? **A:** Detect the drive and test throughput.
725	**Q:** Scénario Senior : le système présente une panne liée à SATA from PCH. Quelle est votre méthode RCA ? **R:** Un repli de vitesse de liaison vers un débit inférieur pointe vers l'intégrité du signal.	**Q:** Senior scenario: the system has a failure related to SATA from PCH. What is your RCA method? **A:** Link speed falling back to a lower rate points to signal integrity.
726	**Q:** Qu'est-ce que « eSPI » et où intervient-il dans une carte MPU/CPU ? **R:** L'eSPI est l'interface à faible nombre de broches entre le PCH et un contrôleur embarqué.	**Q:** What is eSPI, and where does it fit in an MPU/CPU board? **A:** eSPI is the low-pin-count interface between the PCH and an embedded controller.
727	**Q:** Quels paramètres faut-il vérifier pour eSPI pendant la conception ? **R:** Vérifier niveaux de tension et vitesse d'horloge.	**Q:** What parameters should be checked for eSPI during design? **A:** Check voltage levels and the clock speed.
728	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour eSPI ? **R:** Pas de budget ; vérifier les niveaux de signaux avec l'EC.	**Q:** What engineering calculation or budget should you know for eSPI? **A:** No budget; check signal levels with the EC.
729	**Q:** Comment valider eSPI sur le prototype ? **R:** Sonder le bus et confirmer la communication avec l'EC.	**Q:** How would you validate eSPI on the prototype? **A:** Probe the bus and confirm EC communication.
730	**Q:** Scénario Senior : le système présente une panne liée à eSPI. Quelle est votre méthode RCA ? **R:** Si l'EC ne répond pas, vérifier son alimentation et son reset.	**Q:** Senior scenario: the system has a failure related to eSPI. What is your RCA method? **A:** If the EC does not respond, check its power and reset.
731	**Q:** Qu'est-ce que « SPI firmware interface » et où intervient-il dans une carte MPU/CPU ? **R:** L'interface SPI de firmware permet au PCH de lire la flash du firmware et de la partager avec d'autres maîtres.	**Q:** What is SPI firmware interface, and where does it fit in an MPU/CPU board? **A:** The SPI firmware interface lets the PCH read the firmware flash and share it with other masters.
732	**Q:** Quels paramètres faut-il vérifier pour SPI firmware interface pendant la conception ? **R:** Vérifier régions du descripteur de flash et droits d'accès.	**Q:** What parameters should be checked for SPI firmware interface during design? **A:** Check flash descriptor regions and access rights.
733	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour SPI firmware interface ? **R:** Vérifier l'horloge SPI par rapport au maximum de la flash.	**Q:** What engineering calculation or budget should you know for SPI firmware interface? **A:** Check the SPI clock against the flash maximum.
734	**Q:** Comment valider SPI firmware interface sur le prototype ? **R:** Lire la flash par le programmateur et par le PCH.	**Q:** How would you validate SPI firmware interface on the prototype? **A:** Read the flash through the programmer and the PCH.
735	**Q:** Scénario Senior : le système présente une panne liée à SPI firmware interface. Quelle est votre méthode RCA ? **R:** Une plateforme qui ne démarre pas peut avoir un mauvais descripteur ou une image endommagée.	**Q:** Senior scenario: the system has a failure related to SPI firmware interface. What is your RCA method? **A:** A platform that fails to start may have a wrong descriptor or a damaged image.
736	**Q:** Qu'est-ce que « SMBus/I²C » et où intervient-il dans une carte MPU/CPU ? **R:** Le SMBus/I²C relie capteurs, SPD et contrôleurs par deux fils.	**Q:** What is SMBus/I²C, and where does it fit in an MPU/CPU board? **A:** SMBus/I²C connects sensors, SPD and controllers over two wires.
737	**Q:** Quels paramètres faut-il vérifier pour SMBus/I²C pendant la conception ? **R:** Vérifier les adresses pour les conflits et la force des pull-ups.	**Q:** What parameters should be checked for SMBus/I²C during design? **A:** Check addresses for conflicts and pull-up strength.
738	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour SMBus/I²C ? **R:** Vérifier le temps de montée par rapport à la vitesse du bus.	**Q:** What engineering calculation or budget should you know for SMBus/I²C? **A:** Check rise time against the bus speed.
739	**Q:** Comment valider SMBus/I²C sur le prototype ? **R:** Scanner le bus pour les composants.	**Q:** How would you validate SMBus/I²C on the prototype? **A:** Scan the bus for devices.
740	**Q:** Scénario Senior : le système présente une panne liée à SMBus/I²C. Quelle est votre méthode RCA ? **R:** Des composants manquants pointent vers des conflits d'adresses ou un bus bloqué.	**Q:** Senior scenario: the system has a failure related to SMBus/I²C. What is your RCA method? **A:** Missing devices point to address conflicts or a stuck bus.
741	**Q:** Qu'est-ce que « GPIO » et où intervient-il dans une carte MPU/CPU ? **R:** Les GPIO du PCH fournissent des broches généralistes pour straps, resets et fonctions de carte.	**Q:** What is GPIO, and where does it fit in an MPU/CPU board? **A:** PCH GPIO provides general-purpose pins for straps, resets and board functions.
742	**Q:** Quels paramètres faut-il vérifier pour GPIO pendant la conception ? **R:** Vérifier l'état par défaut et le pilotage de chaque broche pendant le reset.	**Q:** What parameters should be checked for GPIO during design? **A:** Check the default state and drive of each pin during reset.
743	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour GPIO ? **R:** Vérifier le courant de sortie par rapport à la charge.	**Q:** What engineering calculation or budget should you know for GPIO? **A:** Check the current drive against the load.
744	**Q:** Comment valider GPIO sur le prototype ? **R:** Mesurer les états des broches du reset au boot.	**Q:** How would you validate GPIO on the prototype? **A:** Measure pin states from reset to boot.
745	**Q:** Scénario Senior : le système présente une panne liée à GPIO. Quelle est votre méthode RCA ? **R:** De mauvais états par défaut peuvent perturber les straps : les vérifier au reset.	**Q:** Senior scenario: the system has a failure related to GPIO. What is your RCA method? **A:** Wrong default states can disturb straps, so check them at reset.
746	**Q:** Qu'est-ce que « HD Audio link » et où intervient-il dans une carte MPU/CPU ? **R:** La liaison HD Audio relie le PCH à un codec audio par un protocole série.	**Q:** What is HD Audio link, and where does it fit in an MPU/CPU board? **A:** The HD Audio link connects the PCH to an audio codec using a serial protocol.
747	**Q:** Quels paramètres faut-il vérifier pour HD Audio link pendant la conception ? **R:** Vérifier l'horloge de liaison, l'alimentation et le reset du codec.	**Q:** What parameters should be checked for HD Audio link during design? **A:** Check the link clock, supply and codec reset.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

Email: ahds@engineer.com

#	FRANÇAIS — Question / Réponse	ENGLISH — Question / Answer
748	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour HD Audio link ? **R:** Vérifier le budget de puissance du codec.	**Q:** What engineering calculation or budget should you know for HD Audio link? **A:** Check the codec power budget.
749	**Q:** Comment valider HD Audio link sur le prototype ? **R:** Vérifier la détection du codec et un test de lecture.	**Q:** How would you validate HD Audio link on the prototype? **A:** Check codec detection and a playback test.
750	**Q:** Scénario Senior : le système présente une panne liée à HD Audio link. Quelle est votre méthode RCA ? **R:** Un codec non détecté pointe vers l'alimentation, le reset ou le câblage de la liaison.	**Q:** Senior scenario: the system has a failure related to HD Audio link. What is your RCA method? **A:** A codec that is not detected points to supply, reset or link wiring.
751	**Q:** Qu'est-ce que « integrated LAN interface concept » et où intervient-il dans une carte MPU/CPU ? **R:** L'interface LAN intégrée relie le MAC du PCH à un PHY externe.	**Q:** What is integrated LAN interface concept, and where does it fit in an MPU/CPU board? **A:** The integrated LAN interface connects the PCH MAC to an external PHY.
752	**Q:** Quels paramètres faut-il vérifier pour integrated LAN interface concept pendant la conception ? **R:** Vérifier le type de PHY, l'horloge et les transformateurs.	**Q:** What parameters should be checked for integrated LAN interface concept during design? **A:** Check the PHY type, clock and magnetics.
753	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour integrated LAN interface concept ? **R:** Débit de ligne fois rendement donne le débit.	**Q:** What engineering calculation or budget should you know for integrated LAN interface concept? **A:** Line rate times efficiency gives throughput.
754	**Q:** Comment valider integrated LAN interface concept sur le prototype ? **R:** Vérifier liaison et vitesse avec un partenaire.	**Q:** How would you validate integrated LAN interface concept on the prototype? **A:** Check link and speed with a partner.
755	**Q:** Scénario Senior : le système présente une panne liée à integrated LAN interface concept. Quelle est votre méthode RCA ? **R:** Pas de liaison pointe vers l'alimentation, le reset, l'horloge du PHY ou les transformateurs.	**Q:** Senior scenario: the system has a failure related to integrated LAN interface concept. What is your RCA method? **A:** No link points to PHY supply, reset, clock or magnetics.
756	**Q:** Qu'est-ce que « RTC domain » et où intervient-il dans une carte MPU/CPU ? **R:** Le domaine RTC conserve l'heure grâce à une alimentation de secours quand l'alimentation principale est coupée.	**Q:** What is RTC domain, and where does it fit in an MPU/CPU board? **A:** The RTC domain keeps time using a backup supply while the main power is off.
757	**Q:** Quels paramètres faut-il vérifier pour RTC domain pendant la conception ? **R:** Vérifier la pile de secours, le quartz et la commutation par diode.	**Q:** What parameters should be checked for RTC domain during design? **A:** Check the backup battery, crystal and diode switching.
758	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour RTC domain ? **R:** L'autonomie de la pile vaut la capacité divisée par le courant de secours.	**Q:** What engineering calculation or budget should you know for RTC domain? **A:** Battery life equals capacity divided by backup current.
759	**Q:** Comment valider RTC domain sur le prototype ? **R:** Mesurer le courant de secours et vérifier la tenue de l'heure.	**Q:** How would you validate RTC domain on the prototype? **A:** Measure the backup current and check timekeeping.
760	**Q:** Scénario Senior : le système présente une panne liée à RTC domain. Quelle est votre méthode RCA ? **R:** Des réglages perdus pointent vers une pile faible ou des fuites.	**Q:** Senior scenario: the system has a failure related to RTC domain. What is your RCA method? **A:** Lost settings point to a weak battery or leakage.
761	**Q:** Qu'est-ce que « PCH power rails » et où intervient-il dans une carte MPU/CPU ? **R:** Les rails d'alimentation du PCH alimentent les blocs coeur, E/S et analogiques du hub.	**Q:** What is PCH power rails, and where does it fit in an MPU/CPU board? **A:** PCH power rails supply the core, I/O and analog blocks of the hub.
762	**Q:** Quels paramètres faut-il vérifier pour PCH power rails pendant la conception ? **R:** Vérifier la tension de chaque rail, le séquencement et les rails de veille.	**Q:** What parameters should be checked for PCH power rails during design? **A:** Check each rail voltage, sequencing and the standby rails.
763	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour PCH power rails ? **R:** Additionner les courants avec marge.	**Q:** What engineering calculation or budget should you know for PCH power rails? **A:** Add the currents with margin.
764	**Q:** Comment valider PCH power rails sur le prototype ? **R:** Capturer tous les rails à la mise sous tension.	**Q:** How would you validate PCH power rails on the prototype? **A:** Capture all rails at power-up.
765	**Q:** Scénario Senior : le système présente une panne liée à PCH power rails. Quelle est votre méthode RCA ? **R:** Un PCH qui ne démarre pas a souvent un rail de veille manquant.	**Q:** Senior scenario: the system has a failure related to PCH power rails. What is your RCA method? **A:** A PCH that does not start often has a missing standby rail.
766	**Q:** Qu'est-ce que « PCH clocking » et où intervient-il dans une carte MPU/CPU ? **R:** L'horloge du PCH utilise un quartz et des PLL pour générer les nombreuses horloges d'E/S.	**Q:** What is PCH clocking, and where does it fit in an MPU/CPU board? **A:** PCH clocking uses a crystal and PLLs to generate the many I/O clocks.
767	**Q:** Quels paramètres faut-il vérifier pour PCH clocking pendant la conception ? **R:** Vérifier les condensateurs de charge du quartz et le démarrage.	**Q:** What parameters should be checked for PCH clocking during design? **A:** Check crystal load capacitors and start-up.
768	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour PCH clocking ? **R:** Vérifier les exigences de précision de fréquence.	**Q:** What engineering calculation or budget should you know for PCH clocking? **A:** Check frequency accuracy requirements.
769	**Q:** Comment valider PCH clocking sur le prototype ? **R:** Mesurer le quartz et les horloges de sortie.	**Q:** How would you validate PCH clocking on the prototype? **A:** Measure the crystal and output clocks.
770	**Q:** Scénario Senior : le système présente une panne liée à PCH clocking. Quelle est votre méthode RCA ? **R:** Pas de sortie d'horloge pointe vers un problème du circuit du quartz.	**Q:** Senior scenario: the system has a failure related to PCH clocking. What is your RCA method? **A:** No clock output points to a crystal circuit problem.
771	**Q:** Qu'est-ce que « PCH reset » et où intervient-il dans une carte MPU/CPU ? **R:** La logique de reset du PCH commande les resets à partir de power good et des signaux de plateforme vers chaque périphérique.	**Q:** What is PCH reset, and where does it fit in an MPU/CPU board? **A:** PCH reset logic controls resets from power good and platform signals to every device.
772	**Q:** Quels paramètres faut-il vérifier pour PCH reset pendant la conception ? **R:** Vérifier les signaux de reset et leur timing par rapport au CPU.	**Q:** What parameters should be checked for PCH reset during design? **A:** Check reset signals and their timing against the CPU.
773	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour PCH reset ? **R:** Vérifier les largeurs d'impulsion minimales.	**Q:** What engineering calculation or budget should you know for PCH reset? **A:** Check minimum pulse widths.
774	**Q:** Comment valider PCH reset sur le prototype ? **R:** Capturer reset et power good ensemble.	**Q:** How would you validate PCH reset on the prototype? **A:** Capture reset and power-good together.
775	**Q:** Scénario Senior : le système présente une panne liée à PCH reset. Quelle est votre méthode RCA ? **R:** Un reset bloqué pointe vers un défaut de power good ou de séquencement.	**Q:** Senior scenario: the system has a failure related to PCH reset. What is your RCA method? **A:** Stuck reset points to a power-good or sequencing fault.
776	**Q:** Qu'est-ce que « strap pins » et où intervient-il dans une carte MPU/CPU ? **R:** Les broches de strap fixent des options de configuration au reset et doivent être au bon niveau.	**Q:** What is strap pins, and where does it fit in an MPU/CPU board? **A:** Strap pins set configuration options at reset and must be held at the right level.
777	**Q:** Quels paramètres faut-il vérifier pour strap pins pendant la conception ? **R:** Vérifier valeurs de rappel et qu'aucun composant ne les combat.	**Q:** What parameters should be checked for strap pins during design? **A:** Check pull values and that nothing fights them.
778	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour strap pins ? **R:** Vérifier les niveaux de diviseur.	**Q:** What engineering calculation or budget should you know for strap pins? **A:** Check divider levels.
779	**Q:** Comment valider strap pins sur le prototype ? **R:** Mesurer au relâchement du reset.	**Q:** How would you validate strap pins on the prototype? **A:** Measure at reset release.
780	**Q:** Scénario Senior : le système présente une panne liée à strap pins. Quelle est votre méthode RCA ? **R:** Un comportement de boot étrange remonte souvent à un mauvais strap.	**Q:** Senior scenario: the system has a failure related to strap pins. What is your RCA method? **A:** A strange boot behavior often traces to a wrong strap.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

#	FRANÇAIS — Question / Réponse	ENGLISH — Question / Answer
781	**Q:** Qu'est-ce que « PCH thermal design » et où intervient-il dans une carte MPU/CPU ? **R:** La conception thermique du PCH concerne une puce pouvant dissiper plusieurs watts et nécessitant flux d'air ou dissipateur.	**Q:** What is PCH thermal design, and where does it fit in an MPU/CPU board? **A:** PCH thermal design deals with a chip that can dissipate several watts and needs airflow or a heatsink.
782	**Q:** Quels paramètres faut-il vérifier pour PCH thermal design pendant la conception ? **R:** Vérifier sa limite de température et le flux d'air.	**Q:** What parameters should be checked for PCH thermal design during design? **A:** Check its temperature limit and airflow.
783	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour PCH thermal design ? **R:** Tj vaut Ta plus puissance fois résistance thermique.	**Q:** What engineering calculation or budget should you know for PCH thermal design? **A:** Tj equals Ta plus power times thermal resistance.
784	**Q:** Comment valider PCH thermal design sur le prototype ? **R:** Mesurer la température du PCH sous charge.	**Q:** How would you validate PCH thermal design on the prototype? **A:** Measure the PCH temperature under load.
785	**Q:** Scénario Senior : le système présente une panne liée à PCH thermal design. Quelle est votre méthode RCA ? **R:** Une température élevée avec dissipateur pointe vers un mauvais contact ou un faible flux d'air.	**Q:** Senior scenario: the system has a failure related to PCH thermal design. What is your RCA method? **A:** High temperature with a heatsink points to poor contact or low airflow.
786	**Q:** Qu'est-ce que « PCH decoupling » et où intervient-il dans une carte MPU/CPU ? **R:** Le découplage du PCH utilise des condensateurs près des billes d'alimentation pour garder les rails stables.	**Q:** What is PCH decoupling, and where does it fit in an MPU/CPU board? **A:** PCH decoupling uses capacitors near the supply balls to keep rails stable.
787	**Q:** Quels paramètres faut-il vérifier pour PCH decoupling pendant la conception ? **R:** Vérifier les valeurs de condensateurs recommandées et leur placement.	**Q:** What parameters should be checked for PCH decoupling during design? **A:** Check the recommended capacitor values and placement.
788	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour PCH decoupling ? **R:** Estimer la chute comme échelon de courant fois temps divisé par capacité.	**Q:** What engineering calculation or budget should you know for PCH decoupling? **A:** Estimate droop as current step times time divided by capacitance.
789	**Q:** Comment valider PCH decoupling sur le prototype ? **R:** Mesurer le bruit des rails pendant la charge.	**Q:** How would you validate PCH decoupling on the prototype? **A:** Measure rail noise during load.
790	**Q:** Scénario Senior : le système présente une panne liée à PCH decoupling. Quelle est votre méthode RCA ? **R:** Des défauts liés au bruit peuvent exiger plus de condensateurs ou un meilleur placement.	**Q:** Senior scenario: the system has a failure related to PCH decoupling. What is your RCA method? **A:** Noise related faults may need more capacitors or a better placement.
791	**Q:** Qu'est-ce que « PCH bring-up » et où intervient-il dans une carte MPU/CPU ? **R:** La mise en route du PCH vérifie chacune de ses interfaces pas à pas une fois alimentation et firmware présents.	**Q:** What is PCH bring-up, and where does it fit in an MPU/CPU board? **A:** PCH bring-up verifies each of its interfaces step by step after power and firmware are up.
792	**Q:** Quels paramètres faut-il vérifier pour PCH bring-up pendant la conception ? **R:** Vérifier d'abord straps, horloges, rails et firmware.	**Q:** What parameters should be checked for PCH bring-up during design? **A:** Check straps, clocks, rails and firmware first.
793	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour PCH bring-up ? **R:** Consigner courant et température.	**Q:** What engineering calculation or budget should you know for PCH bring-up? **A:** Record current and temperature.
794	**Q:** Comment valider PCH bring-up sur le prototype ? **R:** Tester USB, SATA, PCIe et réseau à tour de rôle.	**Q:** How would you validate PCH bring-up on the prototype? **A:** Test USB, SATA, PCIe and network in turn.
795	**Q:** Scénario Senior : le système présente une panne liée à PCH bring-up. Quelle est votre méthode RCA ? **R:** Corriger la première interface défaillante avant de continuer.	**Q:** Senior scenario: the system has a failure related to PCH bring-up. What is your RCA method? **A:** Fix the first failing interface before moving on.
796	**Q:** Qu'est-ce que « CPU-PCH fault isolation » et où intervient-il dans une carte MPU/CPU ? **R:** L'isolation de défauts CPU-PCH sépare les défauts entre CPU, liaison et hub en observant chaque côté.	**Q:** What is CPU-PCH fault isolation, and where does it fit in an MPU/CPU board? **A:** CPU-PCH fault isolation separates faults between CPU, link and hub by observing each side.
797	**Q:** Quels paramètres faut-il vérifier pour CPU-PCH fault isolation pendant la conception ? **R:** Vérifier la liaison DMI et les resets et horloges partagés.	**Q:** What parameters should be checked for CPU-PCH fault isolation during design? **A:** Check the DMI link and shared resets and clocks.
798	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour CPU-PCH fault isolation ? **R:** Pas de budget ; planifier les points d'observation.	**Q:** What engineering calculation or budget should you know for CPU-PCH fault isolation? **A:** No budget; plan the observation points.
799	**Q:** Comment valider CPU-PCH fault isolation sur le prototype ? **R:** Capturer reset, power good et l'activité DMI.	**Q:** How would you validate CPU-PCH fault isolation on the prototype? **A:** Capture reset, power good and the DMI activity.
800	**Q:** Scénario Senior : le système présente une panne liée à CPU-PCH fault isolation. Quelle est votre méthode RCA ? **R:** Le premier signal manquant dans la chaîne montre quel côté a échoué.	**Q:** Senior scenario: the system has a failure related to CPU-PCH fault isolation. What is your RCA method? **A:** The first missing signal in the chain shows which side failed.

9. AMD CPU & SoC Platform / Plateforme AMD

#	FRANÇAIS — Question / Réponse	ENGLISH — Question / Answer
801	**Q:** Qu'est-ce que « AMD64 platform » et où intervient-il dans une carte MPU/CPU ? **R:** La plateforme AMD64 est la famille x86-64 d'AMD avec contrôleurs mémoire et PCIe intégrés et un chipset pour des E/S supplémentaires.	**Q:** What is AMD64 platform, and where does it fit in an MPU/CPU board? **A:** The AMD64 platform is the AMD x86-64 family with integrated memory and PCIe controllers and a chipset for extra I/O.
802	**Q:** Quels paramètres faut-il vérifier pour AMD64 platform pendant la conception ? **R:** Vérifier socket, chipset et génération de mémoire et de PCIe prises en charge.	**Q:** What parameters should be checked for AMD64 platform during design? **A:** Check socket, chipset and the supported memory and PCIe generation.
803	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour AMD64 platform ? **R:** Additionner la puissance du CPU, de la mémoire, du chipset et des périphériques.	**Q:** What engineering calculation or budget should you know for AMD64 platform? **A:** Sum CPU, memory, chipset and peripheral power.
804	**Q:** Comment valider AMD64 platform sur le prototype ? **R:** Vérifier séquencement, horloges et firmware avant le boot de l'OS.	**Q:** How would you validate AMD64 platform on the prototype? **A:** Check power sequencing, clocks and firmware before OS boot.
805	**Q:** Scénario Senior : le système présente une panne liée à AMD64 platform. Quelle est votre méthode RCA ? **R:** Si le POST échoue, vérifier d'abord alimentation du CPU, reset et firmware SPI.	**Q:** Senior scenario: the system has a failure related to AMD64 platform. What is your RCA method? **A:** If POST fails, check CPU power, reset and SPI firmware first.
806	**Q:** Qu'est-ce que « Ryzen architecture concept » et où intervient-il dans une carte MPU/CPU ? **R:** Le concept d'architecture Ryzen couvre une conception CPU modulaire faite de complexes de coeurs et d'une section d'E/S.	**Q:** What is Ryzen architecture concept, and where does it fit in an MPU/CPU board? **A:** The Ryzen architecture concept covers a modular CPU design built from core complexes and an I/O section.
807	**Q:** Quels paramètres faut-il vérifier pour Ryzen architecture concept pendant la conception ? **R:** Vérifier nombre de coeurs, organisation des caches et limites de puissance.	**Q:** What parameters should be checked for Ryzen architecture concept during design? **A:** Check core count, cache layout and power limits.
808	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour Ryzen architecture concept ? **R:** Estimer la puissance du boîtier à partir des limites configurées.	**Q:** What engineering calculation or budget should you know for Ryzen architecture concept? **A:** Estimate package power from the configured limits.
809	**Q:** Comment valider Ryzen architecture concept sur le prototype ? **R:** Exécuter une charge multicoeur et relever puissance et fréquence.	**Q:** How would you validate Ryzen architecture concept on the prototype? **A:** Run a multi-core load and record power and frequency.
810	**Q:** Scénario Senior : le système présente une panne liée à Ryzen architecture concept. Quelle est votre méthode RCA ? **R:** Une fréquence inférieure aux attentes vient souvent des limites de puissance ou thermiques.	**Q:** Senior scenario: the system has a failure related to Ryzen architecture concept. What is your RCA method? **A:** Lower than expected frequency often comes from power or thermal limits.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

Email: ahds@engineer.com

#	FRANÇAIS — Question / Réponse	ENGLISH — Question / Answer
811	**Q:** Qu'est-ce que « EPYC concept » et où intervient-il dans une carte MPU/CPU ? **R:** Le concept EPYC est la conception AMD de classe serveur avec nombreux coeurs et nombreuses voies mémoire et PCIe.	**Q:** What is EPYC concept, and where does it fit in an MPU/CPU board? **A:** The EPYC concept is the server-class AMD design with many cores and many memory and PCIe lanes.
812	**Q:** Quels paramètres faut-il vérifier pour EPYC concept pendant la conception ? **R:** Vérifier les exigences du grand socket en alimentation, canaux mémoire et PCIe.	**Q:** What parameters should be checked for EPYC concept during design? **A:** Check large socket requirements for power, memory channels and PCIe.
813	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour EPYC concept ? **R:** Calculer la bande passante mémoire à partir de canaux fois taux de transfert fois 8 octets.	**Q:** What engineering calculation or budget should you know for EPYC concept? **A:** Compute memory bandwidth from channels times transfer rate times 8 bytes.
814	**Q:** Comment valider EPYC concept sur le prototype ? **R:** Valider mémoire, PCIe et alimentation sous pleine charge.	**Q:** How would you validate EPYC concept on the prototype? **A:** Validate memory, PCIe and power delivery under full load.
815	**Q:** Scénario Senior : le système présente une panne liée à EPYC concept. Quelle est votre méthode RCA ? **R:** Les défaillances en pleine charge viennent souvent des limites du VRM ou thermiques.	**Q:** Senior scenario: the system has a failure related to EPYC concept. What is your RCA method? **A:** Failures at full load often come from VRM or thermal limits.
816	**Q:** Qu'est-ce que « AMD embedded processors » et où intervient-il dans une carte MPU/CPU ? **R:** Les processeurs embarqués AMD visent longue durée de vie, large plage de température et cartes compactes.	**Q:** What is AMD embedded processors, and where does it fit in an MPU/CPU board? **A:** AMD embedded processors target long product life, wide temperature ranges and compact boards.
817	**Q:** Quels paramètres faut-il vérifier pour AMD embedded processors pendant la conception ? **R:** Vérifier cycle de vie, limites thermiques et E/S prises en charge.	**Q:** What parameters should be checked for AMD embedded processors during design? **A:** Check lifecycle, thermal limits and supported I/O.
818	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour AMD embedded processors ? **R:** Vérifier la puissance par rapport au budget de refroidissement passif.	**Q:** What engineering calculation or budget should you know for AMD embedded processors? **A:** Check power against the passive cooling budget.
819	**Q:** Comment valider AMD embedded processors sur le prototype ? **R:** Valider sur la plage de température.	**Q:** How would you validate AMD embedded processors on the prototype? **A:** Validate over the temperature range.
820	**Q:** Scénario Senior : le système présente une panne liée à AMD embedded processors. Quelle est votre méthode RCA ? **R:** Un bridage dans un boîtier pointe vers un problème de chemin thermique.	**Q:** Senior scenario: the system has a failure related to AMD embedded processors. What is your RCA method? **A:** Throttling in an enclosure points to a thermal path issue.
821	**Q:** Qu'est-ce que « integrated memory controller » et où intervient-il dans une carte MPU/CPU ? **R:** Le contrôleur mémoire intégré AMD pilote directement la DDR depuis le CPU.	**Q:** What is integrated memory controller, and where does it fit in an MPU/CPU board? **A:** The AMD integrated memory controller drives DDR directly from the CPU.
822	**Q:** Quels paramètres faut-il vérifier pour integrated memory controller pendant la conception ? **R:** Vérifier les configurations DIMM ou mémoire soudée et les vitesses prises en charge.	**Q:** What parameters should be checked for integrated memory controller during design? **A:** Check supported DIMM or memory-down configurations and speeds.
823	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour integrated memory controller ? **R:** La bande passante vaut taux de transfert fois 8 octets fois canaux.	**Q:** What engineering calculation or budget should you know for integrated memory controller? **A:** Bandwidth equals transfer rate times 8 bytes times channels.
824	**Q:** Comment valider integrated memory controller sur le prototype ? **R:** Exécuter l'entraînement mémoire et un test de stabilité.	**Q:** How would you validate integrated memory controller on the prototype? **A:** Run memory training and a stability test.
825	**Q:** Scénario Senior : le système présente une panne liée à integrated memory controller. Quelle est votre méthode RCA ? **R:** Les échecs d'entraînement viennent souvent d'une mémoire non prise en charge ou de problèmes de layout.	**Q:** Senior scenario: the system has a failure related to integrated memory controller. What is your RCA method? **A:** Training failures often come from unsupported memory or layout issues.
826	**Q:** Qu'est-ce que « integrated PCIe » et où intervient-il dans une carte MPU/CPU ? **R:** Le PCIe intégré AMD fournit des voies CPU pour le graphique et le stockage.	**Q:** What is integrated PCIe, and where does it fit in an MPU/CPU board? **A:** AMD integrated PCIe provides CPU lanes for graphics and storage.
827	**Q:** Quels paramètres faut-il vérifier pour integrated PCIe pendant la conception ? **R:** Vérifier les répartitions de voies et l'horloge de référence.	**Q:** What parameters should be checked for integrated PCIe during design? **A:** Check lane splits and the reference clock.
828	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour integrated PCIe ? **R:** Bande passante par voie après encodage.	**Q:** What engineering calculation or budget should you know for integrated PCIe? **A:** Bandwidth per lane after encoding.
829	**Q:** Comment valider integrated PCIe sur le prototype ? **R:** Vérifier largeur et vitesse de liaison.	**Q:** How would you validate integrated PCIe on the prototype? **A:** Check link width and speed.
830	**Q:** Scénario Senior : le système présente une panne liée à integrated PCIe. Quelle est votre méthode RCA ? **R:** Une liaison plus étroite pointe vers le routage ou une voie endommagée.	**Q:** Senior scenario: the system has a failure related to integrated PCIe. What is your RCA method? **A:** A narrower link points to routing or a damaged lane.
831	**Q:** Qu'est-ce que « Infinity Fabric concept » et où intervient-il dans une carte MPU/CPU ? **R:** L'Infinity Fabric est la liaison interne d'AMD entre coeurs, contrôleur mémoire et blocs d'E/S.	**Q:** What is Infinity Fabric concept, and where does it fit in an MPU/CPU board? **A:** Infinity Fabric is AMD's internal link between cores, memory controller and I/O blocks.
832	**Q:** Quels paramètres faut-il vérifier pour Infinity Fabric concept pendant la conception ? **R:** Vérifier comment son horloge se relie à l'horloge mémoire.	**Q:** What parameters should be checked for Infinity Fabric concept during design? **A:** Check how its clock relates to the memory clock.
833	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour Infinity Fabric concept ? **R:** Estimer sa bande passante à partir de la largeur et de l'horloge.	**Q:** What engineering calculation or budget should you know for Infinity Fabric concept? **A:** Estimate its bandwidth from width and clock.
834	**Q:** Comment valider Infinity Fabric concept sur le prototype ? **R:** Comparer la latence mémoire à différentes vitesses mémoire.	**Q:** How would you validate Infinity Fabric concept on the prototype? **A:** Compare memory latency at different memory speeds.
835	**Q:** Scénario Senior : le système présente une panne liée à Infinity Fabric concept. Quelle est votre méthode RCA ? **R:** Une performance qui n'évolue pas avec la vitesse mémoire peut venir de l'horloge du fabric.	**Q:** Senior scenario: the system has a failure related to Infinity Fabric concept. What is your RCA method? **A:** Performance not scaling with memory speed can come from the fabric clock.
836	**Q:** Qu'est-ce que « chiplet concept » et où intervient-il dans une carte MPU/CPU ? **R:** Le concept de chiplets construit un CPU à partir de plusieurs petites puces dans un boîtier.	**Q:** What is chiplet concept, and where does it fit in an MPU/CPU board? **A:** The chiplet concept builds a CPU from several small dies in one package.
837	**Q:** Quels paramètres faut-il vérifier pour chiplet concept pendant la conception ? **R:** Vérifier la puissance du boîtier et la distribution thermique entre puces.	**Q:** What parameters should be checked for chiplet concept during design? **A:** Check package power and thermal distribution across dies.
838	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour chiplet concept ? **R:** Additionner la puissance de toutes les puces.	**Q:** What engineering calculation or budget should you know for chiplet concept? **A:** Add power of all dies.
839	**Q:** Comment valider chiplet concept sur le prototype ? **R:** Mesurer la température du boîtier et comparer les points chauds.	**Q:** How would you validate chiplet concept on the prototype? **A:** Measure temperature at the package and compare hot spots.
840	**Q:** Scénario Senior : le système présente une panne liée à chiplet concept. Quelle est votre méthode RCA ? **R:** Des points chauds sur une puce exigent un contact plus froid sur cette puce.	**Q:** Senior scenario: the system has a failure related to chiplet concept. What is your RCA method? **A:** Hot spots on one die need a cooler contact over that die.
841	**Q:** Qu'est-ce que « I/O die concept » et où intervient-il dans une carte MPU/CPU ? **R:** Le concept de puce d'E/S place les contrôleurs mémoire et PCIe sur une puce séparée des coeurs.	**Q:** What is I/O die concept, and where does it fit in an MPU/CPU board? **A:** The I/O die concept places memory and PCIe controllers on a separate die from the cores.
842	**Q:** Quels paramètres faut-il vérifier pour I/O die concept pendant la conception ? **R:** Vérifier sa puissance et le comportement de la liaison entre puces.	**Q:** What parameters should be checked for I/O die concept during design? **A:** Check its power and the die-to-die link behavior.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

#	FRANÇAIS — Question / Réponse	ENGLISH — Question / Answer
843	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour I/O die concept ? **R:** Inclure la puissance de la puce d'E/S dans le budget au repos.	**Q:** What engineering calculation or budget should you know for I/O die concept? **A:** Include I/O die power in the idle budget.
844	**Q:** Comment valider I/O die concept sur le prototype ? **R:** Mesurer la puissance au repos et la comparer aux conceptions monolithiques.	**Q:** How would you validate I/O die concept on the prototype? **A:** Measure idle power and compare it with monolithic designs.
845	**Q:** Scénario Senior : le système présente une panne liée à I/O die concept. Quelle est votre méthode RCA ? **R:** Une puissance élevée au repos peut venir de la puce d'E/S restant active.	**Q:** Senior scenario: the system has a failure related to I/O die concept. What is your RCA method? **A:** High idle power can come from the I/O die staying active.
846	**Q:** Qu'est-ce que « CPU socket/package » et où intervient-il dans une carte MPU/CPU ? **R:** Le socket/boîtier CPU fournit l'interface physique pour alimentation, signaux et refroidissement.	**Q:** What is CPU socket/package, and where does it fit in an MPU/CPU board? **A:** The CPU socket/package provides the physical interface for power, signals and cooling.
847	**Q:** Quels paramètres faut-il vérifier pour CPU socket/package pendant la conception ? **R:** Vérifier carte des broches, zones d'exclusion et force de montage.	**Q:** What parameters should be checked for CPU socket/package during design? **A:** Check pin map, keep-outs and mounting force.
848	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour CPU socket/package ? **R:** Vérifier la résistance de contact des broches de fort courant.	**Q:** What engineering calculation or budget should you know for CPU socket/package? **A:** Check contact resistance on high-current pins.
849	**Q:** Comment valider CPU socket/package sur le prototype ? **R:** Inspecter et tester en cyclage thermique.	**Q:** How would you validate CPU socket/package on the prototype? **A:** Inspect and thermal-cycle test.
850	**Q:** Scénario Senior : le système présente une panne liée à CPU socket/package. Quelle est votre méthode RCA ? **R:** Des défauts intermittents peuvent venir d'un mauvais contact.	**Q:** Senior scenario: the system has a failure related to CPU socket/package. What is your RCA method? **A:** Intermittent faults may come from poor contact.
851	**Q:** Qu'est-ce que « DDR4/DDR5 platform » et où intervient-il dans une carte MPU/CPU ? **R:** La plateforme DDR4/DDR5 est le sous-système mémoire d'une carte AMD ou Intel moderne.	**Q:** What is DDR4/DDR5 platform, and where does it fit in an MPU/CPU board? **A:** The DDR4/DDR5 platform is the memory subsystem of a modern AMD or Intel board.
852	**Q:** Quels paramètres faut-il vérifier pour DDR4/DDR5 platform pendant la conception ? **R:** Vérifier vitesses, rangs et topologies de barrettes pris en charge.	**Q:** What parameters should be checked for DDR4/DDR5 platform during design? **A:** Check the supported speeds, ranks and DIMM topologies.
853	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour DDR4/DDR5 platform ? **R:** La DDR5 a deux sous-canaux indépendants par barrette ; calculer la bande passante par canal.	**Q:** What engineering calculation or budget should you know for DDR4/DDR5 platform? **A:** DDR5 has two independent sub-channels per DIMM; compute bandwidth per channel.
854	**Q:** Comment valider DDR4/DDR5 platform sur le prototype ? **R:** Exécuter l'entraînement mémoire et des tests de stabilité.	**Q:** How would you validate DDR4/DDR5 platform on the prototype? **A:** Run memory training and stability tests.
855	**Q:** Scénario Senior : le système présente une panne liée à DDR4/DDR5 platform. Quelle est votre méthode RCA ? **R:** Une instabilité à haute vitesse exige souvent une vitesse plus basse ou un meilleur layout.	**Q:** Senior scenario: the system has a failure related to DDR4/DDR5 platform. What is your RCA method? **A:** Instability at high speed often needs lower speed or better layout.
856	**Q:** Qu'est-ce que « PCIe generations » et où intervient-il dans une carte MPU/CPU ? **R:** Les générations PCIe doublent le débit par voie et resserrent les limites de pertes du canal.	**Q:** What is PCIe generations, and where does it fit in an MPU/CPU board? **A:** PCIe generations double the per-lane rate and tighten channel loss limits.
857	**Q:** Quels paramètres faut-il vérifier pour PCIe generations pendant la conception ? **R:** Vérifier le budget de pertes du canal pour la génération cible.	**Q:** What parameters should be checked for PCIe generations during design? **A:** Check the channel loss budget for the target generation.
858	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour PCIe generations ? **R:** Gen3 est 8 GT/s, Gen4 16 GT/s, Gen5 32 GT/s par voie.	**Q:** What engineering calculation or budget should you know for PCIe generations? **A:** Gen3 is 8 GT/s, Gen4 16 GT/s, Gen5 32 GT/s per lane.
859	**Q:** Comment valider PCIe generations sur le prototype ? **R:** Lire la vitesse de liaison négociée.	**Q:** How would you validate PCIe generations on the prototype? **A:** Read the negotiated link speed.
860	**Q:** Scénario Senior : le système présente une panne liée à PCIe generations. Quelle est votre méthode RCA ? **R:** Une vitesse négociée plus basse pointe vers les pertes du canal ou la qualité d'horloge.	**Q:** Senior scenario: the system has a failure related to PCIe generations. What is your RCA method? **A:** A lower negotiated speed points to channel loss or clock quality.
861	**Q:** Qu'est-ce que « NVMe platform » et où intervient-il dans une carte MPU/CPU ? **R:** Le stockage NVMe utilise des voies PCIe pour connecter des SSD rapides.	**Q:** What is NVMe platform, and where does it fit in an MPU/CPU board? **A:** NVMe platform storage uses PCIe lanes to connect fast SSDs.
862	**Q:** Quels paramètres faut-il vérifier pour NVMe platform pendant la conception ? **R:** Vérifier nombre de voies, reset, horloge de référence et alimentation.	**Q:** What parameters should be checked for NVMe platform during design? **A:** Check lane count, reset, reference clock and power.
863	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour NVMe platform ? **R:** Le débit est d'environ débit par voie fois nombre de voies après encodage.	**Q:** What engineering calculation or budget should you know for NVMe platform? **A:** Throughput is about lane rate times lanes after encoding.
864	**Q:** Comment valider NVMe platform sur le prototype ? **R:** Exécuter des tests de stockage et vérifier la température.	**Q:** How would you validate NVMe platform on the prototype? **A:** Run storage tests and check temperature.
865	**Q:** Scénario Senior : le système présente une panne liée à NVMe platform. Quelle est votre méthode RCA ? **R:** Le bridage thermique des SSD est courant : vérifier d'abord la température.	**Q:** Senior scenario: the system has a failure related to NVMe platform. What is your RCA method? **A:** Thermal throttling of SSDs is common, so check temperature first.
866	**Q:** Qu'est-ce que « USB integration » et où intervient-il dans une carte MPU/CPU ? **R:** L'intégration USB fournit des ports du CPU ou du chipset avec contrôleurs et PHY.	**Q:** What is USB integration, and where does it fit in an MPU/CPU board? **A:** USB integration provides ports from the CPU or chipset with controllers and PHYs.
867	**Q:** Quels paramètres faut-il vérifier pour USB integration pendant la conception ? **R:** Vérifier mappage des ports, routage et protection.	**Q:** What parameters should be checked for USB integration during design? **A:** Check port mapping, routing and protection.
868	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour USB integration ? **R:** Additionner le courant VBUS.	**Q:** What engineering calculation or budget should you know for USB integration? **A:** Sum VBUS current.
869	**Q:** Comment valider USB integration sur le prototype ? **R:** Tester chaque port à chaque vitesse.	**Q:** How would you validate USB integration on the prototype? **A:** Test each port at each speed.
870	**Q:** Scénario Senior : le système présente une panne liée à USB integration. Quelle est votre méthode RCA ? **R:** Des replis de vitesse pointent vers des problèmes de routage ou de connecteur.	**Q:** Senior scenario: the system has a failure related to USB integration. What is your RCA method? **A:** Speed fallbacks point to routing or connector issues.
871	**Q:** Qu'est-ce que « SPI/UEFI firmware » et où intervient-il dans une carte MPU/CPU ? **R:** Le firmware SPI/UEFI réside dans une flash SPI et démarre la plateforme AMD.	**Q:** What is SPI/UEFI firmware, and where does it fit in an MPU/CPU board? **A:** SPI/UEFI firmware lives in an SPI flash and starts the AMD platform.
872	**Q:** Quels paramètres faut-il vérifier pour SPI/UEFI firmware pendant la conception ? **R:** Vérifier taille de flash, organisation et protection en écriture.	**Q:** What parameters should be checked for SPI/UEFI firmware during design? **A:** Check flash size, layout and write protection.
873	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour SPI/UEFI firmware ? **R:** Vérifier la taille de l'image par rapport à la capacité.	**Q:** What engineering calculation or budget should you know for SPI/UEFI firmware? **A:** Check image size against capacity.
874	**Q:** Comment valider SPI/UEFI firmware sur le prototype ? **R:** Lire la flash et sonder le SPI à la mise sous tension.	**Q:** How would you validate SPI/UEFI firmware on the prototype? **A:** Read the flash and probe SPI at power-up.
875	**Q:** Scénario Senior : le système présente une panne liée à SPI/UEFI firmware. Quelle est votre méthode RCA ? **R:** Aucune activité SPI pointe vers l'alimentation ou le reset.	**Q:** Senior scenario: the system has a failure related to SPI/UEFI firmware. What is your RCA method? **A:** No SPI activity points to power or reset.
876	**Q:** Qu'est-ce que « SMBus » et où intervient-il dans une carte MPU/CPU ? **R:** Le SMBus de la plateforme AMD relie capteurs, SPD et composants de gestion.	**Q:** What is SMBus, and where does it fit in an MPU/CPU board? **A:** SMBus on the AMD platform links sensors, SPD and management devices.
877	**Q:** Quels paramètres faut-il vérifier pour SMBus pendant la conception ? **R:** Vérifier pull-ups et adresses.	**Q:** What parameters should be checked for SMBus during design? **A:** Check pull-ups and addresses.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

#	FRANÇAIS — Question / Réponse	ENGLISH — Question / Answer
878	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour SMBus ? **R:** Vérifier le temps de montée.	**Q:** What engineering calculation or budget should you know for SMBus? **A:** Check rise time.
879	**Q:** Comment valider SMBus sur le prototype ? **R:** Scanner le bus.	**Q:** How would you validate SMBus on the prototype? **A:** Scan the bus.
880	**Q:** Scénario Senior : le système présente une panne liée à SMBus. Quelle est votre méthode RCA ? **R:** Un bus bloqué demande des impulsions de récupération.	**Q:** Senior scenario: the system has a failure related to SMBus. What is your RCA method? **A:** A stuck bus needs recovery clocks.
881	**Q:** Qu'est-ce que « power states » et où intervient-il dans une carte MPU/CPU ? **R:** Les états de puissance décrivent les niveaux du CPU AMD de l'actif au sommeil profond.	**Q:** What is power states, and where does it fit in an MPU/CPU board? **A:** Power states describe the AMD CPU levels from active to deep sleep.
882	**Q:** Quels paramètres faut-il vérifier pour power states pendant la conception ? **R:** Vérifier les rails requis dans chaque état.	**Q:** What parameters should be checked for power states during design? **A:** Check required rails in each state.
883	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour power states ? **R:** Autonomie à partir de la puissance par état et du temps.	**Q:** What engineering calculation or budget should you know for power states? **A:** Battery life from state power and time.
884	**Q:** Comment valider power states sur le prototype ? **R:** Mesurer la puissance dans chaque état.	**Q:** How would you validate power states on the prototype? **A:** Measure power in each state.
885	**Q:** Scénario Senior : le système présente une panne liée à power states. Quelle est votre méthode RCA ? **R:** Des échecs de reprise pointent vers un rail non restauré.	**Q:** Senior scenario: the system has a failure related to power states. What is your RCA method? **A:** Resume failures point to a rail not restored.
886	**Q:** Qu'est-ce que « thermal monitoring » et où intervient-il dans une carte MPU/CPU ? **R:** La surveillance thermique utilise des capteurs sur puce pour les décisions de bridage.	**Q:** What is thermal monitoring, and where does it fit in an MPU/CPU board? **A:** Thermal monitoring uses on-die sensors for throttling decisions.
887	**Q:** Quels paramètres faut-il vérifier pour thermal monitoring pendant la conception ? **R:** Vérifier seuils des capteurs et contrôle du ventilateur.	**Q:** What parameters should be checked for thermal monitoring during design? **A:** Check sensor trip points and fan control.
888	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour thermal monitoring ? **R:** Estimer la température de jonction à partir de la température du boîtier et de la puissance.	**Q:** What engineering calculation or budget should you know for thermal monitoring? **A:** Estimate junction temperature from case temperature and power.
889	**Q:** Comment valider thermal monitoring sur le prototype ? **R:** Comparer les lectures des capteurs à un thermocouple.	**Q:** How would you validate thermal monitoring on the prototype? **A:** Compare sensor readings with a thermocouple.
890	**Q:** Scénario Senior : le système présente une panne liée à thermal monitoring. Quelle est votre méthode RCA ? **R:** Un bridage à faible charge suggère un problème de refroidissement.	**Q:** Senior scenario: the system has a failure related to thermal monitoring. What is your RCA method? **A:** Throttling at low load suggests a cooling problem.
891	**Q:** Qu'est-ce que « VRM requirements » et où intervient-il dans une carte MPU/CPU ? **R:** Les exigences du VRM définissent tension, courant et capacité transitoire dont les rails du CPU ont besoin.	**Q:** What is VRM requirements, and where does it fit in an MPU/CPU board? **A:** VRM requirements define the voltage, current and transient capability the CPU rails need.
892	**Q:** Quels paramètres faut-il vérifier pour VRM requirements pendant la conception ? **R:** Vérifier l'interface de contrôle de tension et la load-line.	**Q:** What parameters should be checked for VRM requirements during design? **A:** Check the voltage control interface and load-line.
893	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour VRM requirements ? **R:** Dimensionner les phases pour le courant crête plus marge.	**Q:** What engineering calculation or budget should you know for VRM requirements? **A:** Size phases for peak current plus margin.
894	**Q:** Comment valider VRM requirements sur le prototype ? **R:** Tester des échelons de charge et mesurer la chute.	**Q:** How would you validate VRM requirements on the prototype? **A:** Test load steps and measure droop.
895	**Q:** Scénario Senior : le système présente une panne liée à VRM requirements. Quelle est votre méthode RCA ? **R:** Des resets en charge pointent vers des problèmes de VRM ou de chute.	**Q:** Senior scenario: the system has a failure related to VRM requirements. What is your RCA method? **A:** Resets under load point to VRM or droop issues.
896	**Q:** Qu'est-ce que « AMD board bring-up » et où intervient-il dans une carte MPU/CPU ? **R:** La mise en route d'une carte AMD valide alimentation, horloges, firmware et interfaces dans l'ordre.	**Q:** What is AMD board bring-up, and where does it fit in an MPU/CPU board? **A:** AMD board bring-up validates power, clocks, firmware and interfaces in order.
897	**Q:** Quels paramètres faut-il vérifier pour AMD board bring-up pendant la conception ? **R:** Vérifier d'abord rails, séquencement, reset et firmware.	**Q:** What parameters should be checked for AMD board bring-up during design? **A:** Check rails, sequencing, reset and firmware first.
898	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour AMD board bring-up ? **R:** Consigner courant et température.	**Q:** What engineering calculation or budget should you know for AMD board bring-up? **A:** Record current and temperature.
899	**Q:** Comment valider AMD board bring-up sur le prototype ? **R:** Tester mémoire, PCIe et USB à tour de rôle.	**Q:** How would you validate AMD board bring-up on the prototype? **A:** Test memory, PCIe and USB in turn.
900	**Q:** Scénario Senior : le système présente une panne liée à AMD board bring-up. Quelle est votre méthode RCA ? **R:** Corriger la première étape défaillante avant de continuer.	**Q:** Senior scenario: the system has a failure related to AMD board bring-up. What is your RCA method? **A:** Fix the first failing step before moving on.

10. Chipsets, Northbridge & Southbridge / Chipsets et ponts

#	FRANÇAIS — Question / Réponse	ENGLISH — Question / Answer
901	**Q:** Qu'est-ce que « classic Northbridge » et où intervient-il dans une carte MPU/CPU ? **R:** Le Northbridge classique reliait le CPU à la mémoire et au graphique à haute vitesse.	**Q:** What is classic Northbridge, and where does it fit in an MPU/CPU board? **A:** The classic Northbridge connected the CPU to memory and graphics at high speed.
902	**Q:** Quels paramètres faut-il vérifier pour classic Northbridge pendant la conception ? **R:** Comprendre son rôle pour lire des schémas anciens.	**Q:** What parameters should be checked for classic Northbridge during design? **A:** Understand its role to read legacy schematics.
903	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour classic Northbridge ? **R:** Puissance et chaleur étaient notables sur les anciennes cartes.	**Q:** What engineering calculation or budget should you know for classic Northbridge? **A:** Power and heat were notable on older boards.
904	**Q:** Comment valider classic Northbridge sur le prototype ? **R:** Vérifier le FSB et le comportement mémoire sur d'anciennes cartes.	**Q:** How would you validate classic Northbridge on the prototype? **A:** Check the FSB and memory behavior on legacy boards.
905	**Q:** Scénario Senior : le système présente une panne liée à classic Northbridge. Quelle est votre méthode RCA ? **R:** La surchauffe était une défaillance courante sur ces cartes anciennes.	**Q:** Senior scenario: the system has a failure related to classic Northbridge. What is your RCA method? **A:** Overheating was a common legacy failure.
906	**Q:** Qu'est-ce que « classic Southbridge » et où intervient-il dans une carte MPU/CPU ? **R:** Le Southbridge classique gérait les E/S plus lentes comme USB, IDE et audio.	**Q:** What is classic Southbridge, and where does it fit in an MPU/CPU board? **A:** The classic Southbridge handled slower I/O such as USB, IDE and audio.
907	**Q:** Quels paramètres faut-il vérifier pour classic Southbridge pendant la conception ? **R:** Le comprendre pour interpréter des conceptions anciennes.	**Q:** What parameters should be checked for classic Southbridge during design? **A:** Understand it to interpret older designs.
908	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour classic Southbridge ? **R:** Vérifier son alimentation et ses horloges.	**Q:** What engineering calculation or budget should you know for classic Southbridge? **A:** Check its supply and clocks.
909	**Q:** Comment valider classic Southbridge sur le prototype ? **R:** Tester chaque fonction d'E/S.	**Q:** How would you validate classic Southbridge on the prototype? **A:** Test each I/O function.
910	**Q:** Scénario Senior : le système présente une panne liée à classic Southbridge. Quelle est votre méthode RCA ? **R:** Une E/S défaillante peut venir du Southbridge plutôt que du CPU.	**Q:** Senior scenario: the system has a failure related to classic Southbridge. What is your RCA method? **A:** A failed I/O may be the Southbridge rather than the CPU.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

Email: ahds@engineer.com

#	FRANÇAIS — Question / Réponse	ENGLISH — Question / Answer
911	**Q:** Qu'est-ce que « front-side bus » et où intervient-il dans une carte MPU/CPU ? **R:** Le bus frontal était la liaison parallèle partagée entre CPU et Northbridge.	**Q:** What is front-side bus, and where does it fit in an MPU/CPU board? **A:** The front-side bus was the shared parallel link between CPU and Northbridge.
912	**Q:** Quels paramètres faut-il vérifier pour front-side bus pendant la conception ? **R:** Comprendre ses limites de timing par rapport aux liaisons point à point.	**Q:** What parameters should be checked for front-side bus during design? **A:** Understand its timing limits compared with point-to-point links.
913	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour front-side bus ? **R:** La bande passante vaut horloge fois transferts par cycle fois largeur.	**Q:** What engineering calculation or budget should you know for front-side bus? **A:** Bandwidth equals clock times transfers per clock times width.
914	**Q:** Comment valider front-side bus sur le prototype ? **R:** Vérifier la qualité de signal sur d'anciennes cartes.	**Q:** How would you validate front-side bus on the prototype? **A:** Check signal quality on legacy boards.
915	**Q:** Scénario Senior : le système présente une panne liée à front-side bus. Quelle est votre méthode RCA ? **R:** Les marges de timing d'un bus partagé sont serrées en vitesse.	**Q:** Senior scenario: the system has a failure related to front-side bus. What is your RCA method? **A:** Shared-bus timing margins are tight at speed.
916	**Q:** Qu'est-ce que « memory controller hub » et où intervient-il dans une carte MPU/CPU ? **R:** Le memory controller hub est le nom Intel du Northbridge avec contrôleur mémoire.	**Q:** What is memory controller hub, and where does it fit in an MPU/CPU board? **A:** The memory controller hub is the Intel name for the Northbridge with a memory controller.
917	**Q:** Quels paramètres faut-il vérifier pour memory controller hub pendant la conception ? **R:** Comprendre sa liaison avec l'I/O hub.	**Q:** What parameters should be checked for memory controller hub during design? **A:** Understand its link to the I/O hub.
918	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour memory controller hub ? **R:** Vérifier les limites de bande passante mémoire.	**Q:** What engineering calculation or budget should you know for memory controller hub? **A:** Check memory bandwidth limits.
919	**Q:** Comment valider memory controller hub sur le prototype ? **R:** Tester la mémoire sur d'anciennes cartes.	**Q:** How would you validate memory controller hub on the prototype? **A:** Test memory on legacy boards.
920	**Q:** Scénario Senior : le système présente une panne liée à memory controller hub. Quelle est votre méthode RCA ? **R:** Des défauts mémoire peuvent venir du hub ou des barrettes.	**Q:** Senior scenario: the system has a failure related to memory controller hub. What is your RCA method? **A:** Memory faults can come from the hub or DIMM.
921	**Q:** Qu'est-ce que « I/O controller hub » et où intervient-il dans une carte MPU/CPU ? **R:** L'I/O controller hub est le nom Intel de la fonction Southbridge.	**Q:** What is I/O controller hub, and where does it fit in an MPU/CPU board? **A:** The I/O controller hub is the Intel name for the Southbridge function.
922	**Q:** Quels paramètres faut-il vérifier pour I/O controller hub pendant la conception ? **R:** Vérifier les liaisons avec le hub mémoire.	**Q:** What parameters should be checked for I/O controller hub during design? **A:** Check the links to the memory hub.
923	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour I/O controller hub ? **R:** Vérifier ses rails d'alimentation.	**Q:** What engineering calculation or budget should you know for I/O controller hub? **A:** Check its power rails.
924	**Q:** Comment valider I/O controller hub sur le prototype ? **R:** Tester les fonctions d'E/S.	**Q:** How would you validate I/O controller hub on the prototype? **A:** Test I/O functions.
925	**Q:** Scénario Senior : le système présente une panne liée à I/O controller hub. Quelle est votre méthode RCA ? **R:** Des défaillances communes sur plusieurs E/S pointent vers le hub.	**Q:** Senior scenario: the system has a failure related to I/O controller hub. What is your RCA method? **A:** Shared failures across I/O point to the hub.
926	**Q:** Qu'est-ce que « AGP historical » et où intervient-il dans une carte MPU/CPU ? **R:** L'AGP était un slot graphique dédié historique avec une bande passante supérieure au PCI.	**Q:** What is AGP historical, and where does it fit in an MPU/CPU board? **A:** AGP was a historical dedicated graphics slot with higher bandwidth than PCI.
927	**Q:** Quels paramètres faut-il vérifier pour AGP historical pendant la conception ? **R:** Le comprendre pour les systèmes anciens.	**Q:** What parameters should be checked for AGP historical during design? **A:** Understand it for legacy systems.
928	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour AGP historical ? **R:** La bande passante était de 266 Mo/s en 1x et des multiples au-delà.	**Q:** What engineering calculation or budget should you know for AGP historical? **A:** Bandwidth was 266 MB/s at 1x and multiples above.
929	**Q:** Comment valider AGP historical sur le prototype ? **R:** Tester les cartes anciennes pour la compatibilité de tension.	**Q:** How would you validate AGP historical on the prototype? **A:** Test legacy cards for voltage compatibility.
930	**Q:** Scénario Senior : le système présente une panne liée à AGP historical. Quelle est votre méthode RCA ? **R:** Un désaccord de tension pouvait endommager les cartes.	**Q:** Senior scenario: the system has a failure related to AGP historical. What is your RCA method? **A:** Voltage mismatch could damage cards.
931	**Q:** Qu'est-ce que « PCI historical » et où intervient-il dans une carte MPU/CPU ? **R:** Le PCI était le bus parallèle historique pour cartes d'extension à 33 ou 66 MHz.	**Q:** What is PCI historical, and where does it fit in an MPU/CPU board? **A:** PCI was the historical parallel bus for expansion cards at 33 or 66 MHz.
932	**Q:** Quels paramètres faut-il vérifier pour PCI historical pendant la conception ? **R:** Le comprendre pour maintenir du matériel ancien.	**Q:** What parameters should be checked for PCI historical during design? **A:** Understand it to maintain legacy hardware.
933	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour PCI historical ? **R:** La bande passante était de 133 Mo/s en 32 bits et 33 MHz.	**Q:** What engineering calculation or budget should you know for PCI historical? **A:** Bandwidth was 133 MB/s at 32 bits and 33 MHz.
934	**Q:** Comment valider PCI historical sur le prototype ? **R:** Vérifier l'énumération des périphériques sur d'anciennes cartes.	**Q:** How would you validate PCI historical on the prototype? **A:** Check device enumeration on legacy boards.
935	**Q:** Scénario Senior : le système présente une panne liée à PCI historical. Quelle est votre méthode RCA ? **R:** La contention du bus partagé limitait la performance.	**Q:** Senior scenario: the system has a failure related to PCI historical. What is your RCA method? **A:** Shared-bus contention limited performance.
936	**Q:** Qu'est-ce que « LPC » et où intervient-il dans une carte MPU/CPU ? **R:** Le LPC était un bus à faible nombre de broches reliant périphériques hérités et un Super I/O.	**Q:** What is LPC, and where does it fit in an MPU/CPU board? **A:** LPC was a low-pin-count bus connecting legacy devices and a Super I/O.
937	**Q:** Quels paramètres faut-il vérifier pour LPC pendant la conception ? **R:** Vérifier les signaux d'horloge et de reset.	**Q:** What parameters should be checked for LPC during design? **A:** Check the clock and reset signals.
938	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour LPC ? **R:** La bande passante était d'environ 16 Mo/s.	**Q:** What engineering calculation or budget should you know for LPC? **A:** Bandwidth was about 16 MB/s.
939	**Q:** Comment valider LPC sur le prototype ? **R:** Sonder l'activité LPC au boot.	**Q:** How would you validate LPC on the prototype? **A:** Probe LPC activity at boot.
940	**Q:** Scénario Senior : le système présente une panne liée à LPC. Quelle est votre méthode RCA ? **R:** Des périphériques hérités manquants pointent vers des problèmes d'horloge ou de reset LPC.	**Q:** Senior scenario: the system has a failure related to LPC. What is your RCA method? **A:** Missing legacy devices point to LPC clock or reset issues.
941	**Q:** Qu'est-ce que « Super I/O » et où intervient-il dans une carte MPU/CPU ? **R:** Les puces Super I/O fournissent ports série, contrôle clavier et fonctions ventilateur ou capteurs.	**Q:** What is Super I/O, and where does it fit in an MPU/CPU board? **A:** Super I/O chips provide serial ports, keyboard control and fan or sensor functions.
942	**Q:** Quels paramètres faut-il vérifier pour Super I/O pendant la conception ? **R:** Vérifier alimentation et interface LPC ou eSPI.	**Q:** What parameters should be checked for Super I/O during design? **A:** Check supply and the LPC or eSPI interface.
943	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour Super I/O ? **R:** Vérifier le budget de courant des ventilateurs et capteurs.	**Q:** What engineering calculation or budget should you know for Super I/O? **A:** Check fan and sensor current budget.
944	**Q:** Comment valider Super I/O sur le prototype ? **R:** Tester série et contrôle des ventilateurs.	**Q:** How would you validate Super I/O on the prototype? **A:** Test serial and fan control.
945	**Q:** Scénario Senior : le système présente une panne liée à Super I/O. Quelle est votre méthode RCA ? **R:** Un port série mort peut venir de l'alimentation ou de l'interface du Super I/O.	**Q:** Senior scenario: the system has a failure related to Super I/O. What is your RCA method? **A:** A dead serial port may be the Super I/O supply or interface.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

#	FRANÇAIS — Question / Réponse	ENGLISH — Question / Answer
946	**Q:** Qu'est-ce que « Northbridge cooling » et où intervient-il dans une carte MPU/CPU ? **R:** Le refroidissement du Northbridge était nécessaire car la puce dissipait une puissance notable.	**Q:** What is Northbridge cooling, and where does it fit in an MPU/CPU board? **A:** Northbridge cooling was needed because the chip dissipated significant power.
947	**Q:** Quels paramètres faut-il vérifier pour Northbridge cooling pendant la conception ? **R:** Vérifier le contact du dissipateur et le flux d'air.	**Q:** What parameters should be checked for Northbridge cooling during design? **A:** Check the heatsink contact and airflow.
948	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour Northbridge cooling ? **R:** Tj vaut Ta plus puissance fois résistance thermique.	**Q:** What engineering calculation or budget should you know for Northbridge cooling? **A:** Tj equals Ta plus power times thermal resistance.
949	**Q:** Comment valider Northbridge cooling sur le prototype ? **R:** Mesurer sa température.	**Q:** How would you validate Northbridge cooling on the prototype? **A:** Measure its temperature.
950	**Q:** Scénario Senior : le système présente une panne liée à Northbridge cooling. Quelle est votre méthode RCA ? **R:** Une température élevée entraînait de l'instabilité.	**Q:** Senior scenario: the system has a failure related to Northbridge cooling. What is your RCA method? **A:** High temperature led to instability.
951	**Q:** Qu'est-ce que « Southbridge I/O » et où intervient-il dans une carte MPU/CPU ? **R:** Les E/S du Southbridge incluent les ports lents et les contrôleurs de stockage.	**Q:** What is Southbridge I/O, and where does it fit in an MPU/CPU board? **A:** Southbridge I/O includes the slower ports and storage controllers.
952	**Q:** Quels paramètres faut-il vérifier pour Southbridge I/O pendant la conception ? **R:** Vérifier ce que chaque E/S requiert en alimentation et horloge.	**Q:** What parameters should be checked for Southbridge I/O during design? **A:** Check what each I/O needs in supply and clock.
953	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour Southbridge I/O ? **R:** Additionner les courants.	**Q:** What engineering calculation or budget should you know for Southbridge I/O? **A:** Sum currents.
954	**Q:** Comment valider Southbridge I/O sur le prototype ? **R:** Tester chaque fonction.	**Q:** How would you validate Southbridge I/O on the prototype? **A:** Test each function.
955	**Q:** Scénario Senior : le système présente une panne liée à Southbridge I/O. Quelle est votre méthode RCA ? **R:** Une seule fonction défaillante peut être un problème de connecteur ou de pilote.	**Q:** Senior scenario: the system has a failure related to Southbridge I/O. What is your RCA method? **A:** A single failing function may be a connector or driver issue.
956	**Q:** Qu'est-ce que « integrated memory controller transition » et où intervient-il dans une carte MPU/CPU ? **R:** La transition vers le contrôleur mémoire intégré a déplacé le contrôleur du chipset vers le CPU.	**Q:** What is integrated memory controller transition, and where does it fit in an MPU/CPU board? **A:** The integrated memory controller transition moved the controller from the chipset into the CPU.
957	**Q:** Quels paramètres faut-il vérifier pour integrated memory controller transition pendant la conception ? **R:** Comprendre son impact sur le layout : la DRAM se route désormais vers le CPU.	**Q:** What parameters should be checked for integrated memory controller transition during design? **A:** Understand its impact on layout: DRAM routes to the CPU now.
958	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour integrated memory controller transition ? **R:** La latence a baissé en supprimant un saut.	**Q:** What engineering calculation or budget should you know for integrated memory controller transition? **A:** Latency dropped by removing a hop.
959	**Q:** Comment valider integrated memory controller transition sur le prototype ? **R:** Vérifier le routage mémoire par rapport aux règles du CPU.	**Q:** How would you validate integrated memory controller transition on the prototype? **A:** Check memory routing against CPU rules.
960	**Q:** Scénario Senior : le système présente une panne liée à integrated memory controller transition. Quelle est votre méthode RCA ? **R:** Les anciennes habitudes de layout ne s'appliquent plus.	**Q:** Senior scenario: the system has a failure related to integrated memory controller transition. What is your RCA method? **A:** Old layout habits no longer apply.
961	**Q:** Qu'est-ce que « integrated PCIe transition » et où intervient-il dans une carte MPU/CPU ? **R:** La transition vers le PCIe intégré a déplacé les voies graphiques du chipset vers le CPU.	**Q:** What is integrated PCIe transition, and where does it fit in an MPU/CPU board? **A:** The integrated PCIe transition moved graphics lanes from the chipset into the CPU.
962	**Q:** Quels paramètres faut-il vérifier pour integrated PCIe transition pendant la conception ? **R:** Vérifier les groupes de voies du CPU pour le graphique et le stockage.	**Q:** What parameters should be checked for integrated PCIe transition during design? **A:** Check the CPU lane groups for graphics and storage.
963	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour integrated PCIe transition ? **R:** La bande passante vers le GPU ne partage plus la liaison du chipset.	**Q:** What engineering calculation or budget should you know for integrated PCIe transition? **A:** Bandwidth to the GPU no longer shares the chipset link.
964	**Q:** Comment valider integrated PCIe transition sur le prototype ? **R:** Vérifier largeur et vitesse de liaison.	**Q:** How would you validate integrated PCIe transition on the prototype? **A:** Check link width and speed.
965	**Q:** Scénario Senior : le système présente une panne liée à integrated PCIe transition. Quelle est votre méthode RCA ? **R:** Les répartitions de voies doivent suivre le guide de plateforme.	**Q:** Senior scenario: the system has a failure related to integrated PCIe transition. What is your RCA method? **A:** Lane splits must match the platform guide.
966	**Q:** Qu'est-ce que « PCH transition » et où intervient-il dans une carte MPU/CPU ? **R:** La transition vers le PCH a fusionné les anciennes fonctions de chipset en un seul hub.	**Q:** What is PCH transition, and where does it fit in an MPU/CPU board? **A:** The PCH transition merged the old chipset functions into a single hub.
967	**Q:** Quels paramètres faut-il vérifier pour PCH transition pendant la conception ? **R:** Vérifier ses liaisons avec le CPU et ses alimentations.	**Q:** What parameters should be checked for PCH transition during design? **A:** Check its links to the CPU and its supplies.
968	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour PCH transition ? **R:** Un seul hub réduit composants et puissance.	**Q:** What engineering calculation or budget should you know for PCH transition? **A:** One hub reduces parts and power.
969	**Q:** Comment valider PCH transition sur le prototype ? **R:** Tester les fonctions d'E/S.	**Q:** How would you validate PCH transition on the prototype? **A:** Test I/O functions.
970	**Q:** Scénario Senior : le système présente une panne liée à PCH transition. Quelle est votre méthode RCA ? **R:** Point de défaillance unique pour de nombreuses fonctions d'E/S.	**Q:** Senior scenario: the system has a failure related to PCH transition. What is your RCA method? **A:** Single point of failure for many I/O functions.
971	**Q:** Qu'est-ce que « chipset lane allocation » et où intervient-il dans une carte MPU/CPU ? **R:** L'allocation des voies du chipset décide quelles voies rapides servent quelles interfaces.	**Q:** What is chipset lane allocation, and where does it fit in an MPU/CPU board? **A:** Chipset lane allocation decides which high-speed lanes serve which interfaces.
972	**Q:** Quels paramètres faut-il vérifier pour chipset lane allocation pendant la conception ? **R:** Vérifier le mappage d'E/S flexible et le partage de voies.	**Q:** What parameters should be checked for chipset lane allocation during design? **A:** Check the flexible I/O mapping and lane sharing.
973	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour chipset lane allocation ? **R:** Compter les voies nécessaires par rapport aux voies disponibles.	**Q:** What engineering calculation or budget should you know for chipset lane allocation? **A:** Count lanes needed against lanes available.
974	**Q:** Comment valider chipset lane allocation sur le prototype ? **R:** Vérifier chaque interface après configuration.	**Q:** How would you validate chipset lane allocation on the prototype? **A:** Check each interface after configuration.
975	**Q:** Scénario Senior : le système présente une panne liée à chipset lane allocation. Quelle est votre méthode RCA ? **R:** Des périphériques manquants partagent souvent une voie avec un autre.	**Q:** Senior scenario: the system has a failure related to chipset lane allocation. What is your RCA method? **A:** Missing devices often share a lane with another.
976	**Q:** Qu'est-ce que « chipset SKU differences » et où intervient-il dans une carte MPU/CPU ? **R:** Les différences de SKU de chipset changent nombre de voies et fonctions selon les versions.	**Q:** What is chipset SKU differences, and where does it fit in an MPU/CPU board? **A:** Chipset SKU differences change lane counts and features across product versions.
977	**Q:** Quels paramètres faut-il vérifier pour chipset SKU differences pendant la conception ? **R:** Vérifier la fiche technique du SKU exact.	**Q:** What parameters should be checked for chipset SKU differences during design? **A:** Check the datasheet of the exact SKU.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

#	FRANÇAIS — Question / Réponse	ENGLISH — Question / Answer
978	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour chipset SKU differences ? **R:** Comparer nombres de voies et de ports.	**Q:** What engineering calculation or budget should you know for chipset SKU differences? **A:** Compare lane and port counts.
979	**Q:** Comment valider chipset SKU differences sur le prototype ? **R:** Valider sur le SKU réel.	**Q:** How would you validate chipset SKU differences on the prototype? **A:** Validate on the real SKU.
980	**Q:** Scénario Senior : le système présente une panne liée à chipset SKU differences. Quelle est votre méthode RCA ? **R:** Une fonction absente d'un SKU moins cher est une surprise courante.	**Q:** Senior scenario: the system has a failure related to chipset SKU differences. What is your RCA method? **A:** A feature missing on a cheaper SKU is a common surprise.
981	**Q:** Qu'est-ce que « chipset power » et où intervient-il dans une carte MPU/CPU ? **R:** La puissance du chipset couvre les rails d'alimentation et la dissipation du hub.	**Q:** What is chipset power, and where does it fit in an MPU/CPU board? **A:** Chipset power covers the supply rails and dissipation of the hub.
982	**Q:** Quels paramètres faut-il vérifier pour chipset power pendant la conception ? **R:** Vérifier le courant de chaque rail et les besoins de veille.	**Q:** What parameters should be checked for chipset power during design? **A:** Check each rail current and standby needs.
983	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour chipset power ? **R:** Ajouter la puissance du chipset au budget de la carte.	**Q:** What engineering calculation or budget should you know for chipset power? **A:** Add chipset power to the board budget.
984	**Q:** Comment valider chipset power sur le prototype ? **R:** Mesurer ses courants de rail.	**Q:** How would you validate chipset power on the prototype? **A:** Measure its rail currents.
985	**Q:** Scénario Senior : le système présente une panne liée à chipset power. Quelle est votre méthode RCA ? **R:** Une forte consommation de veille peut venir d'un rail laissé actif.	**Q:** Senior scenario: the system has a failure related to chipset power. What is your RCA method? **A:** High standby draw may come from a rail left on.
986	**Q:** Qu'est-ce que « chipset clock/reset » et où intervient-il dans une carte MPU/CPU ? **R:** L'horloge et le reset du chipset contrôlent l'ordre de démarrage de ses blocs.	**Q:** What is chipset clock/reset, and where does it fit in an MPU/CPU board? **A:** Chipset clock and reset control the start-up order of its blocks.
987	**Q:** Quels paramètres faut-il vérifier pour chipset clock/reset pendant la conception ? **R:** Vérifier quartz, reset et timing du power good.	**Q:** What parameters should be checked for chipset clock/reset during design? **A:** Check crystal, reset and power-good timing.
988	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour chipset clock/reset ? **R:** Vérifier les largeurs d'impulsion minimales.	**Q:** What engineering calculation or budget should you know for chipset clock/reset? **A:** Check minimum pulse widths.
989	**Q:** Comment valider chipset clock/reset sur le prototype ? **R:** Capturer reset, horloge et rails ensemble.	**Q:** How would you validate chipset clock/reset on the prototype? **A:** Capture reset, clock and rails together.
990	**Q:** Scénario Senior : le système présente une panne liée à chipset clock/reset. Quelle est votre méthode RCA ? **R:** Une horloge ou un reset manquant bloque tout le hub.	**Q:** Senior scenario: the system has a failure related to chipset clock/reset. What is your RCA method? **A:** A missing clock or reset blocks the whole hub.
991	**Q:** Qu'est-ce que « legacy compatibility » et où intervient-il dans une carte MPU/CPU ? **R:** La compatibilité héritée garde d'anciennes interfaces comme PS/2 ou série disponibles sur les plateformes modernes.	**Q:** What is legacy compatibility, and where does it fit in an MPU/CPU board? **A:** Legacy compatibility keeps old interfaces such as PS/2 or serial ports available on modern platforms.
992	**Q:** Quels paramètres faut-il vérifier pour legacy compatibility pendant la conception ? **R:** Vérifier quelles fonctions héritées le produit exige.	**Q:** What parameters should be checked for legacy compatibility during design? **A:** Check which legacy functions the product needs.
993	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour legacy compatibility ? **R:** Tenir compte de leur puissance et de leur surface.	**Q:** What engineering calculation or budget should you know for legacy compatibility? **A:** Account for their power and board area.
994	**Q:** Comment valider legacy compatibility sur le prototype ? **R:** Les tester avec de vrais périphériques.	**Q:** How would you validate legacy compatibility on the prototype? **A:** Test them with real devices.
995	**Q:** Scénario Senior : le système présente une panne liée à legacy compatibility. Quelle est votre méthode RCA ? **R:** Un support hérité manquant vient souvent d'une option de firmware désactivée.	**Q:** Senior scenario: the system has a failure related to legacy compatibility. What is your RCA method? **A:** Missing legacy support often comes from a disabled firmware option.
996	**Q:** Qu'est-ce que « modern SoC integration » et où intervient-il dans une carte MPU/CPU ? **R:** L'intégration SoC moderne place mémoire, E/S et graphique sur moins de puces, réduisant les composants de la carte.	**Q:** What is modern SoC integration, and where does it fit in an MPU/CPU board? **A:** Modern SoC integration puts memory, I/O and graphics on fewer chips, reducing board parts.
997	**Q:** Quels paramètres faut-il vérifier pour modern SoC integration pendant la conception ? **R:** Vérifier quelles fonctions sont intégrées et ce qui reste externe.	**Q:** What parameters should be checked for modern SoC integration during design? **A:** Check which functions are integrated and what remains external.
998	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour modern SoC integration ? **R:** Comparer nombre de composants et puissance de la carte.	**Q:** What engineering calculation or budget should you know for modern SoC integration? **A:** Compare board part count and power.
999	**Q:** Comment valider modern SoC integration sur le prototype ? **R:** Valider chaque bloc intégré.	**Q:** How would you validate modern SoC integration on the prototype? **A:** Validate each integrated block.
1000	**Q:** Scénario Senior : le système présente une panne liée à modern SoC integration. Quelle est votre méthode RCA ? **R:** Des fonctions concentrées signifient qu'une puce défaillante affecte de nombreuses fonctions.	**Q:** Senior scenario: the system has a failure related to modern SoC integration. What is your RCA method? **A:** Concentrated functions mean one failing die affects many features.

11. DDR Board-Level Integration / Intégration DDR

#	FRANÇAIS — Question / Réponse	ENGLISH — Question / Answer
1001	**Q:** Qu'est-ce que « DDR topology » et où intervient-il dans une carte MPU/CPU ? **R:** La topologie DDR est la façon dont le contrôleur se connecte aux DRAM, par exemple point à point, fly-by ou T.	**Q:** What is DDR topology, and where does it fit in an MPU/CPU board? **A:** DDR topology is how the controller connects to the DRAM devices, such as point-to-point, fly-by or T-branch.
1002	**Q:** Quels paramètres faut-il vérifier pour DDR topology pendant la conception ? **R:** Vérifier la topologie prise en charge par le contrôleur et le nombre de composants.	**Q:** What parameters should be checked for DDR topology during design? **A:** Check the topology the controller supports and the device count.
1003	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour DDR topology ? **R:** Compter les charges par réseau, car la charge détermine vitesse et terminaison.	**Q:** What engineering calculation or budget should you know for DDR topology? **A:** Count loads per net, since load drives speed and termination.
1004	**Q:** Comment valider DDR topology sur le prototype ? **R:** Exécuter l'entraînement et des tests d'oeil sur la topologie choisie.	**Q:** How would you validate DDR topology on the prototype? **A:** Run training and eye tests on the chosen topology.
1005	**Q:** Scénario Senior : le système présente une panne liée à DDR topology. Quelle est votre méthode RCA ? **R:** Une instabilité après ajout de composants pointe vers une charge ou des stubs supplémentaires.	**Q:** Senior scenario: the system has a failure related to DDR topology. What is your RCA method? **A:** Instability after adding devices points to extra loading or stubs.
1006	**Q:** Qu'est-ce que « memory controller » et où intervient-il dans une carte MPU/CPU ? **R:** Le contrôleur mémoire ordonnance lectures, écritures et rafraîchissement et gère l'entraînement avec le PHY.	**Q:** What is memory controller, and where does it fit in an MPU/CPU board? **A:** The memory controller schedules reads, writes and refresh and handles training with the PHY.
1007	**Q:** Quels paramètres faut-il vérifier pour memory controller pendant la conception ? **R:** Vérifier ses paramètres de timing et les valeurs de la fiche technique de la DRAM.	**Q:** What parameters should be checked for memory controller during design? **A:** Check its timing parameters and the DRAM datasheet values.
1008	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour memory controller ? **R:** Le rendement vaut les cycles de données utiles sur les cycles totaux.	**Q:** What engineering calculation or budget should you know for memory controller? **A:** Efficiency equals useful data cycles over total cycles.
1009	**Q:** Comment valider memory controller sur le prototype ? **R:** Exécuter des tests de bande passante et de latence.	**Q:** How would you validate memory controller on the prototype? **A:** Run bandwidth and latency tests.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

Email: ahds@engineer.com

#	FRANÇAIS — Question / Réponse	ENGLISH — Question / Answer
1010	**Q:** Scénario Senior : le système présente une panne liée à memory controller. Quelle est votre méthode RCA ? **R:** Une mauvaise efficacité peut venir de réglages de timing trop prudents.	**Q:** Senior scenario: the system has a failure related to memory controller. What is your RCA method? **A:** Poor efficiency may come from timing settings that are too conservative.
1011	**Q:** Qu'est-ce que « DDR PHY » et où intervient-il dans une carte MPU/CPU ? **R:** Le PHY DDR gère timing analogique, calibration et niveaux de signaux entre contrôleur et DRAM.	**Q:** What is DDR PHY, and where does it fit in an MPU/CPU board? **A:** The DDR PHY handles analog timing, calibration and signal levels between controller and DRAM.
1012	**Q:** Quels paramètres faut-il vérifier pour DDR PHY pendant la conception ? **R:** Vérifier rails d'alimentation, résistance de calibration et référence.	**Q:** What parameters should be checked for DDR PHY during design? **A:** Check supply rails, the calibration resistor and the reference.
1013	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour DDR PHY ? **R:** Budgéter le courant du rail PHY d'après le guide.	**Q:** What engineering calculation or budget should you know for DDR PHY? **A:** Budget PHY rail current from the guide.
1014	**Q:** Comment valider DDR PHY sur le prototype ? **R:** Exécuter la calibration et lire son état.	**Q:** How would you validate DDR PHY on the prototype? **A:** Run calibration and read its status.
1015	**Q:** Scénario Senior : le système présente une panne liée à DDR PHY. Quelle est votre méthode RCA ? **R:** Des erreurs de calibration viennent souvent d'une mauvaise résistance ou d'une alimentation bruitée.	**Q:** Senior scenario: the system has a failure related to DDR PHY. What is your RCA method? **A:** Calibration errors often come from a wrong resistor or noisy supply.
1016	**Q:** Qu'est-ce que « DIMM vs soldered memory » et où intervient-il dans une carte MPU/CPU ? **R:** DIMM contre mémoire soudée échange flexibilité contre intégrité du signal et compacité.	**Q:** What is DIMM vs soldered memory, and where does it fit in an MPU/CPU board? **A:** DIMM versus soldered memory trades flexibility for signal integrity and compactness.
1017	**Q:** Quels paramètres faut-il vérifier pour DIMM vs soldered memory pendant la conception ? **R:** Vérifier les pertes du connecteur pour les DIMM et le routage figé pour la mémoire soudée.	**Q:** What parameters should be checked for DIMM vs soldered memory during design? **A:** Check connector loss for DIMMs and fixed routing for memory-down.
1018	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour DIMM vs soldered memory ? **R:** La mémoire soudée permet une vitesse plus élevée avec un routage plus court.	**Q:** What engineering calculation or budget should you know for DIMM vs soldered memory? **A:** Memory-down allows higher speed with shorter routing.
1019	**Q:** Comment valider DIMM vs soldered memory sur le prototype ? **R:** Valider avec les options exactes de peuplement.	**Q:** How would you validate DIMM vs soldered memory on the prototype? **A:** Validate with the exact population options.
1020	**Q:** Scénario Senior : le système présente une panne liée à DIMM vs soldered memory. Quelle est votre méthode RCA ? **R:** Des défauts dépendant du slot pointent vers des effets de connecteur ou de topologie.	**Q:** Senior scenario: the system has a failure related to DIMM vs soldered memory. What is your RCA method? **A:** Slot-dependent faults point to connector or topology effects.
1021	**Q:** Qu'est-ce que « DDR4 » et où intervient-il dans une carte MPU/CPU ? **R:** La DDR4 est une DRAM 1,2 V avec prefetch 8n et groupes de banques, fonctionnant couramment jusqu'à 3200 MT/s.	**Q:** What is DDR4, and where does it fit in an MPU/CPU board? **A:** DDR4 is a 1.2 V DRAM with 8n prefetch and bank groups, running up to 3200 MT/s commonly.
1022	**Q:** Quels paramètres faut-il vérifier pour DDR4 pendant la conception ? **R:** Vérifier les rails VDD, VPP et Vref et les règles de routage.	**Q:** What parameters should be checked for DDR4 during design? **A:** Check VDD, VPP and Vref rails and routing rules.
1023	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour DDR4 ? **R:** 3200 MT/s fois 8 octets vaut 25,6 Go/s par canal 64 bits.	**Q:** What engineering calculation or budget should you know for DDR4? **A:** 3200 MT/s times 8 bytes equals 25.6 GB/s per 64-bit channel.
1024	**Q:** Comment valider DDR4 sur le prototype ? **R:** Exécuter l'entraînement et des tests mémoire.	**Q:** How would you validate DDR4 on the prototype? **A:** Run training and memory tests.
1025	**Q:** Scénario Senior : le système présente une panne liée à DDR4. Quelle est votre méthode RCA ? **R:** Des erreurs d'entraînement viennent souvent d'un écart de longueur ou de rails bruités.	**Q:** Senior scenario: the system has a failure related to DDR4. What is your RCA method? **A:** Training errors often come from length mismatch or noisy rails.
1026	**Q:** Qu'est-ce que « DDR5 » et où intervient-il dans une carte MPU/CPU ? **R:** La DDR5 est une DRAM 1,1 V avec gestion d'alimentation sur module et deux sous-canaux par barrette.	**Q:** What is DDR5, and where does it fit in an MPU/CPU board? **A:** DDR5 is a 1.1 V DRAM with on-module power management and two sub-channels per DIMM.
1027	**Q:** Quels paramètres faut-il vérifier pour DDR5 pendant la conception ? **R:** Vérifier le PMIC sur la barrette et les règles de routage des signaux.	**Q:** What parameters should be checked for DDR5 during design? **A:** Check the PMIC on the DIMM and the signal routing rules.
1028	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour DDR5 ? **R:** 4800 MT/s fois 8 octets vaut 38,4 Go/s par canal 64 bits.	**Q:** What engineering calculation or budget should you know for DDR5? **A:** 4800 MT/s times 8 bytes equals 38.4 GB/s per 64-bit channel.
1029	**Q:** Comment valider DDR5 sur le prototype ? **R:** Exécuter l'entraînement et des tests de stabilité à pleine vitesse.	**Q:** How would you validate DDR5 on the prototype? **A:** Run training and stability tests at speed.
1030	**Q:** Scénario Senior : le système présente une panne liée à DDR5. Quelle est votre méthode RCA ? **R:** Des défaillances à haute vitesse pointent vers les pertes du canal ou les réglages d'égalisation.	**Q:** Senior scenario: the system has a failure related to DDR5. What is your RCA method? **A:** Failures at high speed point to channel loss or equalization settings.
1031	**Q:** Qu'est-ce que « LPDDR4 » et où intervient-il dans une carte MPU/CPU ? **R:** La LPDDR4 est une DRAM basse consommation utilisée dans le mobile et l'embarqué, soudée près du processeur.	**Q:** What is LPDDR4, and where does it fit in an MPU/CPU board? **A:** LPDDR4 is low-power DRAM used in mobile and embedded designs, soldered close to the processor.
1032	**Q:** Quels paramètres faut-il vérifier pour LPDDR4 pendant la conception ? **R:** Vérifier les multiples rails d'alimentation et l'organisation des canaux.	**Q:** What parameters should be checked for LPDDR4 during design? **A:** Check the multiple supply rails and the channel layout.
1033	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour LPDDR4 ? **R:** Calculer la bande passante à partir du débit de données et de la largeur de bus.	**Q:** What engineering calculation or budget should you know for LPDDR4? **A:** Compute bandwidth from data rate and bus width.
1034	**Q:** Comment valider LPDDR4 sur le prototype ? **R:** Exécuter l'entraînement et des tests d'états basse consommation.	**Q:** How would you validate LPDDR4 on the prototype? **A:** Run training and low-power state tests.
1035	**Q:** Scénario Senior : le système présente une panne liée à LPDDR4. Quelle est votre méthode RCA ? **R:** Les transitions d'états de puissance peuvent révéler des problèmes d'entraînement ou de rétention.	**Q:** Senior scenario: the system has a failure related to LPDDR4. What is your RCA method? **A:** Power-state transitions can expose training or retention problems.
1036	**Q:** Qu'est-ce que « LPDDR5 » et où intervient-il dans une carte MPU/CPU ? **R:** La LPDDR5 augmente la vitesse de la LPDDR avec de nouvelles horloges et fonctions d'efficacité.	**Q:** What is LPDDR5, and where does it fit in an MPU/CPU board? **A:** LPDDR5 raises LPDDR speed with new clocking and efficiency features.
1037	**Q:** Quels paramètres faut-il vérifier pour LPDDR5 pendant la conception ? **R:** Vérifier la prise en charge par le contrôleur et les règles de routage.	**Q:** What parameters should be checked for LPDDR5 during design? **A:** Check support in the controller and routing rules.
1038	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour LPDDR5 ? **R:** Calculer la bande passante à partir du débit et de la largeur.	**Q:** What engineering calculation or budget should you know for LPDDR5? **A:** Compute bandwidth from data rate and width.
1039	**Q:** Comment valider LPDDR5 sur le prototype ? **R:** Exécuter l'entraînement à la vitesse cible.	**Q:** How would you validate LPDDR5 on the prototype? **A:** Run training at the target speed.
1040	**Q:** Scénario Senior : le système présente une panne liée à LPDDR5. Quelle est votre méthode RCA ? **R:** Les défaillances relèvent souvent des marges à la vitesse la plus élevée.	**Q:** Senior scenario: the system has a failure related to LPDDR5. What is your RCA method? **A:** Failures often relate to margins at the highest speed.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

Email: ahds@engineer.com

#	FRANÇAIS — Question / Réponse	ENGLISH — Question / Answer
1041	**Q:** Qu'est-ce que « data byte lane » et où intervient-il dans une carte MPU/CPU ? **R:** Une voie d'octet de données groupe huit bits de données avec leur strobe et masque pour le timing et le routage.	**Q:** What is data byte lane, and where does it fit in an MPU/CPU board? **A:** A data byte lane groups eight data bits with their strobe and mask for timing and routing.
1042	**Q:** Quels paramètres faut-il vérifier pour data byte lane pendant la conception ? **R:** Router chaque voie ensemble avec des longueurs adaptées.	**Q:** What parameters should be checked for data byte lane during design? **A:** Route each lane together with matched lengths.
1043	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour data byte lane ? **R:** Adapter dans la tolérance de voie donnée par le guide.	**Q:** What engineering calculation or budget should you know for data byte lane? **A:** Match within the lane tolerance given by the guide.
1044	**Q:** Comment valider data byte lane sur le prototype ? **R:** Vérifier la marge d'oeil par voie.	**Q:** How would you validate data byte lane on the prototype? **A:** Check eye margin per lane.
1045	**Q:** Scénario Senior : le système présente une panne liée à data byte lane. Quelle est votre méthode RCA ? **R:** Une mauvaise voie pointe vers le routage ou un défaut de soudure sur cette voie.	**Q:** Senior scenario: the system has a failure related to data byte lane. What is your RCA method? **A:** One bad lane points to routing or a solder fault on that lane.
1046	**Q:** Qu'est-ce que « DQS » et où intervient-il dans une carte MPU/CPU ? **R:** DQS est le strobe qui cadence la capture des données en DDR.	**Q:** What is DQS, and where does it fit in an MPU/CPU board? **A:** DQS is the strobe that times data capture in DDR.
1047	**Q:** Quels paramètres faut-il vérifier pour DQS pendant la conception ? **R:** Adapter DQS à son groupe de données et le garder propre.	**Q:** What parameters should be checked for DQS during design? **A:** Match DQS to its data group and keep it clean.
1048	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour DQS ? **R:** Adapter les longueurs dans la tolérance du groupe.	**Q:** What engineering calculation or budget should you know for DQS? **A:** Match lengths within the group tolerance.
1049	**Q:** Comment valider DQS sur le prototype ? **R:** Vérifier les résultats d'entraînement en lecture et écriture.	**Q:** How would you validate DQS on the prototype? **A:** Check read and write training results.
1050	**Q:** Scénario Senior : le système présente une panne liée à DQS. Quelle est votre méthode RCA ? **R:** Les échecs d'entraînement impliquent souvent un décalage DQS.	**Q:** Senior scenario: the system has a failure related to DQS. What is your RCA method? **A:** Training failures often involve DQS skew.
1051	**Q:** Qu'est-ce que « DQS differential pair » et où intervient-il dans une carte MPU/CPU ? **R:** Les paires différentielles DQS réduisent le bruit et améliorent le timing du strobe.	**Q:** What is DQS differential pair, and where does it fit in an MPU/CPU board? **A:** DQS differential pairs reduce noise and improve timing for the strobe.
1052	**Q:** Quels paramètres faut-il vérifier pour DQS differential pair pendant la conception ? **R:** Router DQS en paire avec impédance contrôlée.	**Q:** What parameters should be checked for DQS differential pair during design? **A:** Route DQS as a pair with controlled impedance.
1053	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour DQS differential pair ? **R:** Adapter étroitement les deux brins.	**Q:** What engineering calculation or budget should you know for DQS differential pair? **A:** Match the two legs closely.
1054	**Q:** Comment valider DQS differential pair sur le prototype ? **R:** Vérifier la qualité de l'oeil.	**Q:** How would you validate DQS differential pair on the prototype? **A:** Check eye quality.
1055	**Q:** Scénario Senior : le système présente une panne liée à DQS differential pair. Quelle est votre méthode RCA ? **R:** Un décalage intra-paire dégrade la marge.	**Q:** Senior scenario: the system has a failure related to DQS differential pair. What is your RCA method? **A:** Intra-pair skew degrades the margin.
1056	**Q:** Qu'est-ce que « address/command bus » et où intervient-il dans une carte MPU/CPU ? **R:** Le bus adresse/commande transporte contrôle et adresses du contrôleur vers la DRAM.	**Q:** What is address/command bus, and where does it fit in an MPU/CPU board? **A:** The address/command bus carries control and addresses from the controller to the DRAM.
1057	**Q:** Quels paramètres faut-il vérifier pour address/command bus pendant la conception ? **R:** Vérifier la topologie et la terminaison de ce bus.	**Q:** What parameters should be checked for address/command bus during design? **A:** Check the topology and termination for this bus.
1058	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour address/command bus ? **R:** Adapter les longueurs à l'horloge dans la tolérance.	**Q:** What engineering calculation or budget should you know for address/command bus? **A:** Match lengths to the clock within tolerance.
1059	**Q:** Comment valider address/command bus sur le prototype ? **R:** Vérifier avec l'entraînement et des tests de marge.	**Q:** How would you validate address/command bus on the prototype? **A:** Verify with training and margin tests.
1060	**Q:** Scénario Senior : le système présente une panne liée à address/command bus. Quelle est votre méthode RCA ? **R:** Des erreurs de commande causent des défauts aléatoires qui ressemblent à du logiciel.	**Q:** Senior scenario: the system has a failure related to address/command bus. What is your RCA method? **A:** Command errors cause random failures that look like software.
1061	**Q:** Qu'est-ce que « clock pair » et où intervient-il dans une carte MPU/CPU ? **R:** La paire d'horloge donne à la DRAM son timing de référence pour commandes et adresses.	**Q:** What is clock pair, and where does it fit in an MPU/CPU board? **A:** The clock pair gives the DRAM its reference timing for commands and addresses.
1062	**Q:** Quels paramètres faut-il vérifier pour clock pair pendant la conception ? **R:** Router en paire différentielle avec longueurs adaptées au bus d'adresses.	**Q:** What parameters should be checked for clock pair during design? **A:** Route as a differential pair with matched lengths to the address bus.
1063	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour clock pair ? **R:** Adapter les longueurs d'horloge et de commande dans la tolérance.	**Q:** What engineering calculation or budget should you know for clock pair? **A:** Match the clock and command lengths within tolerance.
1064	**Q:** Comment valider clock pair sur le prototype ? **R:** Vérifier la qualité et les niveaux de l'horloge.	**Q:** How would you validate clock pair on the prototype? **A:** Check clock quality and levels.
1065	**Q:** Scénario Senior : le système présente une panne liée à clock pair. Quelle est votre méthode RCA ? **R:** Des problèmes de qualité d'horloge causent des échecs d'entraînement.	**Q:** Senior scenario: the system has a failure related to clock pair. What is your RCA method? **A:** Clock quality problems cause training failures.
1066	**Q:** Qu'est-ce que « termination » et où intervient-il dans une carte MPU/CPU ? **R:** La terminaison absorbe l'énergie du signal en bout de ligne pour éviter les réflexions.	**Q:** What is termination, and where does it fit in an MPU/CPU board? **A:** Termination absorbs signal energy at line ends to avoid reflections.
1067	**Q:** Quels paramètres faut-il vérifier pour termination pendant la conception ? **R:** Vérifier où les terminaisons sont nécessaires et les valeurs de résistances.	**Q:** What parameters should be checked for termination during design? **A:** Check where terminations are needed and the resistor values.
1068	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour termination ? **R:** Choisir la valeur d'après le guide de l'interface.	**Q:** What engineering calculation or budget should you know for termination? **A:** Choose the value from the interface guide.
1069	**Q:** Comment valider termination sur le prototype ? **R:** Vérifier la forme d'onde pour détecter des oscillations.	**Q:** How would you validate termination on the prototype? **A:** Check the waveform for ringing.
1070	**Q:** Scénario Senior : le système présente une panne liée à termination. Quelle est votre méthode RCA ? **R:** Des oscillations après modifications peuvent indiquer une terminaison fausse ou absente.	**Q:** Senior scenario: the system has a failure related to termination. What is your RCA method? **A:** Ringing after changes may mean a wrong or missing termination.
1071	**Q:** Qu'est-ce que « Vref » et où intervient-il dans une carte MPU/CPU ? **R:** Vref est la tension de référence utilisée pour décider d'un niveau logique sur les entrées DRAM.	**Q:** What is Vref, and where does it fit in an MPU/CPU board? **A:** Vref is the reference voltage used to decide a logic level on DRAM inputs.
1072	**Q:** Quels paramètres faut-il vérifier pour Vref pendant la conception ? **R:** Vérifier comment elle est générée et sa propreté.	**Q:** What parameters should be checked for Vref during design? **A:** Check how it is generated and how clean it is.
1073	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour Vref ? **R:** Typiquement environ la moitié de l'alimentation pour des signaux asymétriques.	**Q:** What engineering calculation or budget should you know for Vref? **A:** Typically about half the supply for single-ended signals.
1074	**Q:** Comment valider Vref sur le prototype ? **R:** Mesurer le bruit sur la référence.	**Q:** How would you validate Vref on the prototype? **A:** Measure noise on the reference.
1075	**Q:** Scénario Senior : le système présente une panne liée à Vref. Quelle est votre méthode RCA ? **R:** Un bruit sur Vref cause des erreurs de bits aléatoires.	**Q:** Senior scenario: the system has a failure related to Vref. What is your RCA method? **A:** Noise on Vref causes random bit errors.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

#	FRANÇAIS — Question / Réponse	ENGLISH — Question / Answer
1076	**Q:** Qu'est-ce que « ODT » et où intervient-il dans une carte MPU/CPU ? **R:** L'ODT est la terminaison sur puce, qui commute une terminaison dans la puce pour améliorer les signaux.	**Q:** What is ODT, and where does it fit in an MPU/CPU board? **A:** ODT is on-die termination, which switches termination inside the chip to improve signals.
1077	**Q:** Quels paramètres faut-il vérifier pour ODT pendant la conception ? **R:** Vérifier les valeurs d'ODT prises en charge par le contrôleur et la DRAM.	**Q:** What parameters should be checked for ODT during design? **A:** Check the ODT values the controller and DRAM support.
1078	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour ODT ? **R:** Choisir les valeurs d'après le guide et ajuster par des tests.	**Q:** What engineering calculation or budget should you know for ODT? **A:** Choose values from the guide and tune by testing.
1079	**Q:** Comment valider ODT sur le prototype ? **R:** Comparer les marges d'oeil à plusieurs réglages d'ODT.	**Q:** How would you validate ODT on the prototype? **A:** Compare eye margins at several ODT settings.
1080	**Q:** Scénario Senior : le système présente une panne liée à ODT. Quelle est votre méthode RCA ? **R:** Une mauvaise marge peut exiger une autre valeur d'ODT.	**Q:** Senior scenario: the system has a failure related to ODT. What is your RCA method? **A:** Poor margin may need a different ODT value.
1081	**Q:** Qu'est-ce que « fly-by topology » et où intervient-il dans une carte MPU/CPU ? **R:** La topologie fly-by route horloge et commande devant chaque DRAM à la suite, avec write leveling pour compenser le délai.	**Q:** What is fly-by topology, and where does it fit in an MPU/CPU board? **A:** Fly-by topology routes the clock and command past each DRAM in turn, with write leveling to compensate delay.
1082	**Q:** Quels paramètres faut-il vérifier pour fly-by topology pendant la conception ? **R:** Garder les stubs courts et terminer en bout.	**Q:** What parameters should be checked for fly-by topology during design? **A:** Keep stubs short and terminate at the end.
1083	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour fly-by topology ? **R:** Les différences de délai entre composants sont compensées par l'entraînement.	**Q:** What engineering calculation or budget should you know for fly-by topology? **A:** Delay differences between devices are compensated by training.
1084	**Q:** Comment valider fly-by topology sur le prototype ? **R:** Vérifier les résultats du write leveling.	**Q:** How would you validate fly-by topology on the prototype? **A:** Check write leveling results.
1085	**Q:** Scénario Senior : le système présente une panne liée à fly-by topology. Quelle est votre méthode RCA ? **R:** Un leveling échoué pointe vers des problèmes de routage ou de timing.	**Q:** Senior scenario: the system has a failure related to fly-by topology. What is your RCA method? **A:** Failed leveling points to routing or timing problems.
1086	**Q:** Qu'est-ce que « length matching » et où intervient-il dans une carte MPU/CPU ? **R:** L'adaptation de longueur garde les signaux liés alignés pour qu'ils arrivent dans la fenêtre de timing.	**Q:** What is length matching, and where does it fit in an MPU/CPU board? **A:** Length matching keeps related signals aligned so they arrive within the timing window.
1087	**Q:** Quels paramètres faut-il vérifier pour length matching pendant la conception ? **R:** Vérifier les tolérances du guide.	**Q:** What parameters should be checked for length matching during design? **A:** Check the tolerances in the guide.
1088	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour length matching ? **R:** Le délai est d'environ 6 ps par mm sur les cartes typiques.	**Q:** What engineering calculation or budget should you know for length matching? **A:** Delay is about 6 ps per mm on typical boards.
1089	**Q:** Comment valider length matching sur le prototype ? **R:** Vérifier les longueurs avec l'outil de layout.	**Q:** How would you validate length matching on the prototype? **A:** Verify lengths with the layout tool.
1090	**Q:** Scénario Senior : le système présente une panne liée à length matching. Quelle est votre méthode RCA ? **R:** Un écart au-delà de la tolérance conduit à des échecs d'entraînement.	**Q:** Senior scenario: the system has a failure related to length matching. What is your RCA method? **A:** Mismatch beyond tolerance leads to training failures.
1091	**Q:** Qu'est-ce que « DDR training » et où intervient-il dans une carte MPU/CPU ? **R:** L'entraînement DDR règle délais et niveaux pour que lectures et écritures soient échantillonnées correctement.	**Q:** What is DDR training, and where does it fit in an MPU/CPU board? **A:** DDR training sets delays and levels so reads and writes sample correctly.
1092	**Q:** Quels paramètres faut-il vérifier pour DDR training pendant la conception ? **R:** Vérifier les paramètres d'entraînement et le stockage des résultats.	**Q:** What parameters should be checked for DDR training during design? **A:** Check the training parameters and how results are stored.
1093	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour DDR training ? **R:** Pas de calcul ; lire les marges dans le journal.	**Q:** What engineering calculation or budget should you know for DDR training? **A:** No calculation; read margins from the log.
1094	**Q:** Comment valider DDR training sur le prototype ? **R:** Exécuter l'entraînement selon température et tension.	**Q:** How would you validate DDR training on the prototype? **A:** Run training across temperature and voltage.
1095	**Q:** Scénario Senior : le système présente une panne liée à DDR training. Quelle est votre méthode RCA ? **R:** Des défauts apparaissant seulement à chaud ou froid pointent vers des problèmes de marge.	**Q:** Senior scenario: the system has a failure related to DDR training. What is your RCA method? **A:** Failures that only appear hot or cold point to margin problems.
1096	**Q:** Qu'est-ce que « DDR bring-up » et où intervient-il dans une carte MPU/CPU ? **R:** La mise en route DDR valide rails, horloges, entraînement et tests du sous-système mémoire.	**Q:** What is DDR bring-up, and where does it fit in an MPU/CPU board? **A:** DDR bring-up validates rails, clocks, training and tests for the memory subsystem.
1097	**Q:** Quels paramètres faut-il vérifier pour DDR bring-up pendant la conception ? **R:** Vérifier d'abord rails, Vref, reset et horloge.	**Q:** What parameters should be checked for DDR bring-up during design? **A:** Check rails, Vref, reset and clock first.
1098	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour DDR bring-up ? **R:** Consigner les valeurs des rails et résultats d'entraînement.	**Q:** What engineering calculation or budget should you know for DDR bring-up? **A:** Record rail values and training results.
1099	**Q:** Comment valider DDR bring-up sur le prototype ? **R:** Exécuter des tests mémoire avec motifs.	**Q:** How would you validate DDR bring-up on the prototype? **A:** Run memory tests with patterns.
1100	**Q:** Scénario Senior : le système présente une panne liée à DDR bring-up. Quelle est votre méthode RCA ? **R:** Isoler par voie pour trouver un octet défaillant.	**Q:** Senior scenario: the system has a failure related to DDR bring-up. What is your RCA method? **A:** Isolate by lane to find a bad byte.

12. GDDR & Graphics Memory / GDDR et mémoire graphique

#	FRANÇAIS — Question / Réponse	ENGLISH — Question / Answer
1101	**Q:** Qu'est-ce que « GDDR purpose » et où intervient-il dans une carte MPU/CPU ? **R:** La GDDR est une mémoire graphique à haute bande passante conçue pour les GPU.	**Q:** What is GDDR purpose, and where does it fit in an MPU/CPU board? **A:** GDDR is high-bandwidth graphics memory designed for GPUs.
1102	**Q:** Quels paramètres faut-il vérifier pour GDDR purpose pendant la conception ? **R:** Vérifier ses rails et règles de routage.	**Q:** What parameters should be checked for GDDR purpose during design? **A:** Check its rails and routing rules.
1103	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour GDDR purpose ? **R:** La bande passante vaut débit par broche fois largeur de bus divisée par 8.	**Q:** What engineering calculation or budget should you know for GDDR purpose? **A:** Bandwidth equals rate per pin times bus width divided by 8.
1104	**Q:** Comment valider GDDR purpose sur le prototype ? **R:** Exécuter des tests mémoire sous charge.	**Q:** How would you validate GDDR purpose on the prototype? **A:** Run memory tests under load.
1105	**Q:** Scénario Senior : le système présente une panne liée à GDDR purpose. Quelle est votre méthode RCA ? **R:** Des artefacts à l'écran peuvent venir d'erreurs mémoire.	**Q:** Senior scenario: the system has a failure related to GDDR purpose. What is your RCA method? **A:** Artifacts on screen can come from memory errors.
1106	**Q:** Qu'est-ce que « GDDR5 » et où intervient-il dans une carte MPU/CPU ? **R:** La GDDR5 est une mémoire graphique avec des débits jusqu'à environ 8 Gb/s par broche.	**Q:** What is GDDR5, and where does it fit in an MPU/CPU board? **A:** GDDR5 is a graphics memory with data rates up to about 8 Gb/s per pin.
1107	**Q:** Quels paramètres faut-il vérifier pour GDDR5 pendant la conception ? **R:** Vérifier rails et horloges de la carte GPU.	**Q:** What parameters should be checked for GDDR5 during design? **A:** Check rails and clocks of the GPU board.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

#	FRANÇAIS — Question / Réponse	ENGLISH — Question / Answer
1108	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour GDDR5 ? **R:** Calculer la bande passante à partir du débit et de la largeur de bus.	**Q:** What engineering calculation or budget should you know for GDDR5? **A:** Compute bandwidth from rate and bus width.
1109	**Q:** Comment valider GDDR5 sur le prototype ? **R:** Exécuter des tests de stress.	**Q:** How would you validate GDDR5 on the prototype? **A:** Run stress tests.
1110	**Q:** Scénario Senior : le système présente une panne liée à GDDR5. Quelle est votre méthode RCA ? **R:** Des erreurs à haute fréquence pointent vers la marge mémoire.	**Q:** Senior scenario: the system has a failure related to GDDR5. What is your RCA method? **A:** Errors at high clocks point to memory margin.
1111	**Q:** Qu'est-ce que « GDDR5X » et où intervient-il dans une carte MPU/CPU ? **R:** La GDDR5X double les transferts par cycle de la GDDR5 pour plus de bande passante.	**Q:** What is GDDR5X, and where does it fit in an MPU/CPU board? **A:** GDDR5X doubles the transfer per clock of GDDR5 for more bandwidth.
1112	**Q:** Quels paramètres faut-il vérifier pour GDDR5X pendant la conception ? **R:** Vérifier routage et alimentation pour le débit plus élevé.	**Q:** What parameters should be checked for GDDR5X during design? **A:** Check routing and power for the higher rate.
1113	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour GDDR5X ? **R:** Calculer la bande passante au débit plus élevé.	**Q:** What engineering calculation or budget should you know for GDDR5X? **A:** Compute bandwidth at the higher rate.
1114	**Q:** Comment valider GDDR5X sur le prototype ? **R:** Tester la mémoire en stress.	**Q:** How would you validate GDDR5X on the prototype? **A:** Stress test the memory.
1115	**Q:** Scénario Senior : le système présente une panne liée à GDDR5X. Quelle est votre méthode RCA ? **R:** Des erreurs pointent vers la marge au débit plus rapide.	**Q:** Senior scenario: the system has a failure related to GDDR5X. What is your RCA method? **A:** Errors point to margin at the faster rate.
1116	**Q:** Qu'est-ce que « GDDR6 » et où intervient-il dans une carte MPU/CPU ? **R:** La GDDR6 offre environ 14 à 16 Gb/s par broche avec deux canaux par composant.	**Q:** What is GDDR6, and where does it fit in an MPU/CPU board? **A:** GDDR6 offers about 14 to 16 Gb/s per pin with two channels per device.
1117	**Q:** Quels paramètres faut-il vérifier pour GDDR6 pendant la conception ? **R:** Vérifier les règles de layout pour les deux canaux.	**Q:** What parameters should be checked for GDDR6 during design? **A:** Check the layout rules for the two channels.
1118	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour GDDR6 ? **R:** 16 Gb/s fois 32 bits divisé par 8 vaut 64 Go/s par composant.	**Q:** What engineering calculation or budget should you know for GDDR6? **A:** 16 Gb/s times 32 bits divided by 8 equals 64 GB/s per device.
1119	**Q:** Comment valider GDDR6 sur le prototype ? **R:** Exécuter l'entraînement et des tests de stress.	**Q:** How would you validate GDDR6 on the prototype? **A:** Run training and stress tests.
1120	**Q:** Scénario Senior : le système présente une panne liée à GDDR6. Quelle est votre méthode RCA ? **R:** Des erreurs à vitesse pointent vers le routage ou le bruit d'alimentation.	**Q:** Senior scenario: the system has a failure related to GDDR6. What is your RCA method? **A:** Errors at speed point to routing or power noise.
1121	**Q:** Qu'est-ce que « GDDR6X » et où intervient-il dans une carte MPU/CPU ? **R:** La GDDR6X utilise la signalisation PAM4 pour atteindre des débits plus élevés par broche.	**Q:** What is GDDR6X, and where does it fit in an MPU/CPU board? **A:** GDDR6X uses PAM4 signaling to reach higher data rates per pin.
1122	**Q:** Quels paramètres faut-il vérifier pour GDDR6X pendant la conception ? **R:** Vérifier les exigences plus strictes de routage et de bruit.	**Q:** What parameters should be checked for GDDR6X during design? **A:** Check tighter routing and noise requirements.
1123	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour GDDR6X ? **R:** Un débit par broche plus élevé augmente la bande passante pour la même largeur.	**Q:** What engineering calculation or budget should you know for GDDR6X? **A:** Higher rate per pin raises bandwidth for the same width.
1124	**Q:** Comment valider GDDR6X sur le prototype ? **R:** Exécuter des tests de marge et de stress.	**Q:** How would you validate GDDR6X on the prototype? **A:** Run margin and stress tests.
1125	**Q:** Scénario Senior : le système présente une panne liée à GDDR6X. Quelle est votre méthode RCA ? **R:** Le PAM4 réduit la marge : le bruit compte davantage.	**Q:** Senior scenario: the system has a failure related to GDDR6X. What is your RCA method? **A:** PAM4 reduces margin, so noise matters more.
1126	**Q:** Qu'est-ce que « GDDR7 concept » et où intervient-il dans une carte MPU/CPU ? **R:** La GDDR7 est la génération suivante avec des débits encore plus élevés et une signalisation PAM3.	**Q:** What is GDDR7 concept, and where does it fit in an MPU/CPU board? **A:** GDDR7 is the next generation with even higher rates and PAM3 signaling.
1127	**Q:** Quels paramètres faut-il vérifier pour GDDR7 concept pendant la conception ? **R:** Vérifier les recommandations du fabricant à mesure qu'elles mûrissent.	**Q:** What parameters should be checked for GDDR7 concept during design? **A:** Check vendor guidance as it matures.
1128	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour GDDR7 concept ? **R:** Calculer la bande passante à partir du débit spécifié.	**Q:** What engineering calculation or budget should you know for GDDR7 concept? **A:** Compute bandwidth from the specified rate.
1129	**Q:** Comment valider GDDR7 concept sur le prototype ? **R:** Valider avec les outils de test du fabricant.	**Q:** How would you validate GDDR7 concept on the prototype? **A:** Validate with vendor test tools.
1130	**Q:** Scénario Senior : le système présente une panne liée à GDDR7 concept. Quelle est votre méthode RCA ? **R:** Traiter comme une nouvelle conception avec des marges plus grandes à démontrer.	**Q:** Senior scenario: the system has a failure related to GDDR7 concept. What is your RCA method? **A:** Treat as a new design with larger margins to prove.
1131	**Q:** Qu'est-ce que « GPU memory controller » et où intervient-il dans une carte MPU/CPU ? **R:** Le contrôleur mémoire du GPU gère l'accès à la mémoire graphique pour les unités de calcul.	**Q:** What is GPU memory controller, and where does it fit in an MPU/CPU board? **A:** The GPU memory controller manages access to graphics memory for the compute units.
1132	**Q:** Quels paramètres faut-il vérifier pour GPU memory controller pendant la conception ? **R:** Vérifier type de mémoire, largeur de bus et canaux pris en charge.	**Q:** What parameters should be checked for GPU memory controller during design? **A:** Check supported memory type, bus width and channels.
1133	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour GPU memory controller ? **R:** La bande passante vaut débit par broche fois largeur de bus divisée par 8.	**Q:** What engineering calculation or budget should you know for GPU memory controller? **A:** Bandwidth equals rate per pin times bus width divided by 8.
1134	**Q:** Comment valider GPU memory controller sur le prototype ? **R:** Exécuter des tests de bande passante mémoire.	**Q:** How would you validate GPU memory controller on the prototype? **A:** Run memory bandwidth tests.
1135	**Q:** Scénario Senior : le système présente une panne liée à GPU memory controller. Quelle est votre méthode RCA ? **R:** Une faible bande passante peut venir de l'horloge mémoire ou des réglages d'entraînement.	**Q:** Senior scenario: the system has a failure related to GPU memory controller. What is your RCA method? **A:** Low bandwidth may come from memory clock or training settings.
1136	**Q:** Qu'est-ce que « memory channel » et où intervient-il dans une carte MPU/CPU ? **R:** Un canal mémoire est un chemin indépendant entre le contrôleur et un ensemble de composants mémoire.	**Q:** What is memory channel, and where does it fit in an MPU/CPU board? **A:** A memory channel is an independent path between the controller and a set of memory devices.
1137	**Q:** Quels paramètres faut-il vérifier pour memory channel pendant la conception ? **R:** Vérifier le nombre de canaux et l'affectation des composants.	**Q:** What parameters should be checked for memory channel during design? **A:** Check channel count and device assignment.
1138	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour memory channel ? **R:** La bande passante totale est la somme des canaux.	**Q:** What engineering calculation or budget should you know for memory channel? **A:** Total bandwidth is the sum of the channels.
1139	**Q:** Comment valider memory channel sur le prototype ? **R:** Tester chaque canal séparément.	**Q:** How would you validate memory channel on the prototype? **A:** Test each channel separately.
1140	**Q:** Scénario Senior : le système présente une panne liée à memory channel. Quelle est votre méthode RCA ? **R:** Un canal défaillant limite capacité et vitesse.	**Q:** Senior scenario: the system has a failure related to memory channel. What is your RCA method? **A:** One failing channel limits capacity and speed.
1141	**Q:** Qu'est-ce que « memory bus width » et où intervient-il dans une carte MPU/CPU ? **R:** La largeur de bus mémoire est le nombre de bits de données transférés en parallèle.	**Q:** What is memory bus width, and where does it fit in an MPU/CPU board? **A:** Memory bus width is the number of data bits transferred in parallel.
1142	**Q:** Quels paramètres faut-il vérifier pour memory bus width pendant la conception ? **R:** Vérifier la largeur dans la fiche technique et le peuplement de la carte.	**Q:** What parameters should be checked for memory bus width during design? **A:** Check the width in the datasheet and the board population.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

#	FRANÇAIS — Question / Réponse	ENGLISH — Question / Answer
1143	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour memory bus width ? **R:** La bande passante est proportionnelle à la largeur.	**Q:** What engineering calculation or budget should you know for memory bus width? **A:** Bandwidth scales with the width.
1144	**Q:** Comment valider memory bus width sur le prototype ? **R:** Confirmer la largeur dans les outils.	**Q:** How would you validate memory bus width on the prototype? **A:** Confirm the width in tools.
1145	**Q:** Scénario Senior : le système présente une panne liée à memory bus width. Quelle est votre méthode RCA ? **R:** Un composant manquant réduit la largeur de bus.	**Q:** Senior scenario: the system has a failure related to memory bus width. What is your RCA method? **A:** A missing device lowers the bus width.
1146	**Q:** Qu'est-ce que « per-pin data rate » et où intervient-il dans une carte MPU/CPU ? **R:** Le débit par broche est le nombre de bits transférés par seconde par chaque broche de données.	**Q:** What is per-pin data rate, and where does it fit in an MPU/CPU board? **A:** Per-pin data rate is the number of bits each data pin transfers per second.
1147	**Q:** Quels paramètres faut-il vérifier pour per-pin data rate pendant la conception ? **R:** Vérifier le débit nominal des composants mémoire.	**Q:** What parameters should be checked for per-pin data rate during design? **A:** Check the rating of the memory devices.
1148	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour per-pin data rate ? **R:** La bande passante vaut débit par broche fois largeur divisée par 8.	**Q:** What engineering calculation or budget should you know for per-pin data rate? **A:** Bandwidth equals per-pin rate times width divided by 8.
1149	**Q:** Comment valider per-pin data rate sur le prototype ? **R:** Lire l'horloge mémoire dans les outils.	**Q:** How would you validate per-pin data rate on the prototype? **A:** Read the memory clock in tools.
1150	**Q:** Scénario Senior : le système présente une panne liée à per-pin data rate. Quelle est votre méthode RCA ? **R:** Une horloge plus basse que prévu pointe vers un repli de l'entraînement.	**Q:** Senior scenario: the system has a failure related to per-pin data rate. What is your RCA method? **A:** A lower clock than expected points to training fallback.
1151	**Q:** Qu'est-ce que « GDDR bandwidth » et où intervient-il dans une carte MPU/CPU ? **R:** La bande passante GDDR combine le débit par broche et la largeur de bus.	**Q:** What is GDDR bandwidth, and where does it fit in an MPU/CPU board? **A:** GDDR bandwidth combines the per-pin rate with the bus width.
1152	**Q:** Quels paramètres faut-il vérifier pour GDDR bandwidth pendant la conception ? **R:** Vérifier les deux paramètres sur la carte.	**Q:** What parameters should be checked for GDDR bandwidth during design? **A:** Check both parameters on the board.
1153	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour GDDR bandwidth ? **R:** 20 Gb/s fois 256 bits divisé par 8 vaut 640 Go/s.	**Q:** What engineering calculation or budget should you know for GDDR bandwidth? **A:** 20 Gb/s times 256 bits divided by 8 equals 640 GB/s.
1154	**Q:** Comment valider GDDR bandwidth sur le prototype ? **R:** Mesurer avec un test de bande passante.	**Q:** How would you validate GDDR bandwidth on the prototype? **A:** Measure with a bandwidth test.
1155	**Q:** Scénario Senior : le système présente une panne liée à GDDR bandwidth. Quelle est votre méthode RCA ? **R:** La bande passante réelle est inférieure au pic théorique.	**Q:** Senior scenario: the system has a failure related to GDDR bandwidth. What is your RCA method? **A:** Real bandwidth is lower than the theoretical peak.
1156	**Q:** Qu'est-ce que « GDDR BGA placement » et où intervient-il dans une carte MPU/CPU ? **R:** Le placement des BGA GDDR met la mémoire près du GPU pour garder un routage court.	**Q:** What is GDDR BGA placement, and where does it fit in an MPU/CPU board? **A:** GDDR BGA placement puts the memory close to the GPU to keep routing short.
1157	**Q:** Quels paramètres faut-il vérifier pour GDDR BGA placement pendant la conception ? **R:** Vérifier zones d'exclusion et routes d'échappement.	**Q:** What parameters should be checked for GDDR BGA placement during design? **A:** Check the keep-outs and escape routes.
1158	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour GDDR BGA placement ? **R:** Garder les longueurs de route dans la limite du guide.	**Q:** What engineering calculation or budget should you know for GDDR BGA placement? **A:** Keep route lengths within the guide limit.
1159	**Q:** Comment valider GDDR BGA placement sur le prototype ? **R:** Inspecter le placement par rapport au design de référence.	**Q:** How would you validate GDDR BGA placement on the prototype? **A:** Inspect placement against the reference design.
1160	**Q:** Scénario Senior : le système présente une panne liée à GDDR BGA placement. Quelle est votre méthode RCA ? **R:** Un mauvais placement limite la vitesse.	**Q:** Senior scenario: the system has a failure related to GDDR BGA placement. What is your RCA method? **A:** Poor placement limits speed.
1161	**Q:** Qu'est-ce que « high-speed routing » et où intervient-il dans une carte MPU/CPU ? **R:** Le routage haute vitesse pour la GDDR exige impédance contrôlée et adaptation serrée.	**Q:** What is high-speed routing, and where does it fit in an MPU/CPU board? **A:** High-speed routing for GDDR needs controlled impedance and tight matching.
1162	**Q:** Quels paramètres faut-il vérifier pour high-speed routing pendant la conception ? **R:** Vérifier l'empilement et les règles de chaque groupe.	**Q:** What parameters should be checked for high-speed routing during design? **A:** Check the stack-up and the rules for each group.
1163	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour high-speed routing ? **R:** La tolérance d'impédance est typiquement d'environ 10 %.	**Q:** What engineering calculation or budget should you know for high-speed routing? **A:** Impedance tolerance is typically about 10 percent.
1164	**Q:** Comment valider high-speed routing sur le prototype ? **R:** Vérifier avec le solveur de champ et un TDR.	**Q:** How would you validate high-speed routing on the prototype? **A:** Verify with the field solver and a TDR.
1165	**Q:** Scénario Senior : le système présente une panne liée à high-speed routing. Quelle est votre méthode RCA ? **R:** Des erreurs d'impédance conduisent à des réflexions.	**Q:** Senior scenario: the system has a failure related to high-speed routing. What is your RCA method? **A:** Impedance errors lead to reflections.
1166	**Q:** Qu'est-ce que « reference planes » et où intervient-il dans une carte MPU/CPU ? **R:** Les plans de référence fournissent le chemin de retour des signaux haute vitesse.	**Q:** What is reference planes, and where does it fit in an MPU/CPU board? **A:** Reference planes provide the return path for high-speed signals.
1167	**Q:** Quels paramètres faut-il vérifier pour reference planes pendant la conception ? **R:** Les garder continus sous les routes.	**Q:** What parameters should be checked for reference planes during design? **A:** Keep them continuous under the routes.
1168	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour reference planes ? **R:** Aucune coupure sur le chemin du signal.	**Q:** What engineering calculation or budget should you know for reference planes? **A:** No gaps over the signal path.
1169	**Q:** Comment valider reference planes sur le prototype ? **R:** Vérifier le layout pour détecter des coupures de plan.	**Q:** How would you validate reference planes on the prototype? **A:** Check layout for plane splits.
1170	**Q:** Scénario Senior : le système présente une panne liée à reference planes. Quelle est votre méthode RCA ? **R:** Les coupures causent bruit et rayonnement.	**Q:** Senior scenario: the system has a failure related to reference planes. What is your RCA method? **A:** Splits cause noise and radiation.
1171	**Q:** Qu'est-ce que « termination concept » et où intervient-il dans une carte MPU/CPU ? **R:** Le concept de terminaison de la GDDR utilise une signalisation pseudo open-drain avec terminaison sur puce.	**Q:** What is termination concept, and where does it fit in an MPU/CPU board? **A:** Termination concept for GDDR uses pseudo-open-drain signaling with on-die termination.
1172	**Q:** Quels paramètres faut-il vérifier pour termination concept pendant la conception ? **R:** Vérifier les réglages de terminaison dans le contrôleur.	**Q:** What parameters should be checked for termination concept during design? **A:** Check the termination settings in the controller.
1173	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour termination concept ? **R:** Suivre les réglages du fabricant.	**Q:** What engineering calculation or budget should you know for termination concept? **A:** Follow the vendor settings.
1174	**Q:** Comment valider termination concept sur le prototype ? **R:** Vérifier la qualité de l'oeil.	**Q:** How would you validate termination concept on the prototype? **A:** Check eye quality.
1175	**Q:** Scénario Senior : le système présente une panne liée à termination concept. Quelle est votre méthode RCA ? **R:** De mauvais yeux peuvent exiger des changements de réglages.	**Q:** Senior scenario: the system has a failure related to termination concept. What is your RCA method? **A:** Poor eyes may need setting changes.
1176	**Q:** Qu'est-ce que « GDDR power rails » et où intervient-il dans une carte MPU/CPU ? **R:** Les rails d'alimentation GDDR alimentent le coeur, les E/S et parfois une alimentation de pompe à tension plus élevée.	**Q:** What is GDDR power rails, and where does it fit in an MPU/CPU board? **A:** GDDR power rails supply the core, I/O and sometimes a higher-voltage pump supply.
1177	**Q:** Quels paramètres faut-il vérifier pour GDDR power rails pendant la conception ? **R:** Vérifier tension et séquencement de chaque rail.	**Q:** What parameters should be checked for GDDR power rails during design? **A:** Check each rail voltage and sequencing.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

#	FRANÇAIS — Question / Réponse	ENGLISH — Question / Answer
1178	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour GDDR power rails ? **R:** Estimer le courant à partir du modèle de puissance mémoire.	**Q:** What engineering calculation or budget should you know for GDDR power rails? **A:** Estimate current from the memory power model.
1179	**Q:** Comment valider GDDR power rails sur le prototype ? **R:** Mesurer les rails sous charge.	**Q:** How would you validate GDDR power rails on the prototype? **A:** Measure rails under load.
1180	**Q:** Scénario Senior : le système présente une panne liée à GDDR power rails. Quelle est votre méthode RCA ? **R:** Une chute sous charge cause des erreurs.	**Q:** Senior scenario: the system has a failure related to GDDR power rails. What is your RCA method? **A:** Droop under load causes errors.
1181	**Q:** Qu'est-ce que « GDDR decoupling » et où intervient-il dans une carte MPU/CPU ? **R:** Le découplage GDDR garde les rails mémoire stables à haute fréquence.	**Q:** What is GDDR decoupling, and where does it fit in an MPU/CPU board? **A:** GDDR decoupling keeps the memory rails stable at high frequency.
1182	**Q:** Quels paramètres faut-il vérifier pour GDDR decoupling pendant la conception ? **R:** Vérifier le schéma de condensateurs du fabricant et son placement.	**Q:** What parameters should be checked for GDDR decoupling during design? **A:** Check the vendor capacitor scheme and placement.
1183	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour GDDR decoupling ? **R:** Estimer la chute à partir de l'échelon de courant et de la capacité.	**Q:** What engineering calculation or budget should you know for GDDR decoupling? **A:** Estimate droop from current step and capacitance.
1184	**Q:** Comment valider GDDR decoupling sur le prototype ? **R:** Mesurer le bruit des rails.	**Q:** How would you validate GDDR decoupling on the prototype? **A:** Measure rail noise.
1185	**Q:** Scénario Senior : le système présente une panne liée à GDDR decoupling. Quelle est votre méthode RCA ? **R:** Le bruit cause des erreurs de bits.	**Q:** Senior scenario: the system has a failure related to GDDR decoupling. What is your RCA method? **A:** Noise causes bit errors.
1186	**Q:** Qu'est-ce que « memory thermal load » et où intervient-il dans une carte MPU/CPU ? **R:** La charge thermique mémoire est la chaleur générée par les composants mémoire à haute bande passante.	**Q:** What is memory thermal load, and where does it fit in an MPU/CPU board? **A:** Memory thermal load is the heat generated by high-bandwidth memory devices.
1187	**Q:** Quels paramètres faut-il vérifier pour memory thermal load pendant la conception ? **R:** Vérifier le chemin de refroidissement des puces mémoire.	**Q:** What parameters should be checked for memory thermal load during design? **A:** Check the cooling path of the memory chips.
1188	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour memory thermal load ? **R:** Tj vaut Ta plus puissance fois résistance thermique.	**Q:** What engineering calculation or budget should you know for memory thermal load? **A:** Tj equals Ta plus power times thermal resistance.
1189	**Q:** Comment valider memory thermal load sur le prototype ? **R:** Lire les capteurs de température mémoire.	**Q:** How would you validate memory thermal load on the prototype? **A:** Read memory temperature sensors.
1190	**Q:** Scénario Senior : le système présente une panne liée à memory thermal load. Quelle est votre méthode RCA ? **R:** Une mémoire chaude bride ou échoue.	**Q:** Senior scenario: the system has a failure related to memory thermal load. What is your RCA method? **A:** Hot memory throttles or fails.
1191	**Q:** Qu'est-ce que « memory training/test » et où intervient-il dans une carte MPU/CPU ? **R:** L'entraînement/test mémoire confirme que la liaison GDDR est fiable à la vitesse cible.	**Q:** What is memory training/test, and where does it fit in an MPU/CPU board? **A:** Memory training/test confirms that the GDDR link is reliable at the target speed.
1192	**Q:** Quels paramètres faut-il vérifier pour memory training/test pendant la conception ? **R:** Vérifier le journal d'entraînement et les compteurs d'erreurs.	**Q:** What parameters should be checked for memory training/test during design? **A:** Check the training log and error counters.
1193	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour memory training/test ? **R:** Pas de calcul ; lire les marges.	**Q:** What engineering calculation or budget should you know for memory training/test? **A:** No calculation; read the margins.
1194	**Q:** Comment valider memory training/test sur le prototype ? **R:** Exécuter des tests prolongés en température.	**Q:** How would you validate memory training/test on the prototype? **A:** Run extended tests at temperature.
1195	**Q:** Scénario Senior : le système présente une panne liée à memory training/test. Quelle est votre méthode RCA ? **R:** Des erreurs seulement en température pointent vers des problèmes de marge.	**Q:** Senior scenario: the system has a failure related to memory training/test. What is your RCA method? **A:** Errors only at temperature point to margin issues.
1196	**Q:** Qu'est-ce que « GDDR failure artifacts » et où intervient-il dans une carte MPU/CPU ? **R:** Les artefacts de défaillance GDDR sont des erreurs visuelles ou de calcul causées par des défauts mémoire.	**Q:** What is GDDR failure artifacts, and where does it fit in an MPU/CPU board? **A:** GDDR failure artifacts are visual or computational errors caused by memory faults.
1197	**Q:** Quels paramètres faut-il vérifier pour GDDR failure artifacts pendant la conception ? **R:** Vérifier l'horloge mémoire et la température à l'apparition des artefacts.	**Q:** What parameters should be checked for GDDR failure artifacts during design? **A:** Check memory clock and temperature when artifacts appear.
1198	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour GDDR failure artifacts ? **R:** Pas de calcul ; reproduire les défauts avec un test.	**Q:** What engineering calculation or budget should you know for GDDR failure artifacts? **A:** No calculation; reproduce the faults with a test.
1199	**Q:** Comment valider GDDR failure artifacts sur le prototype ? **R:** Exécuter des motifs de test mémoire.	**Q:** How would you validate GDDR failure artifacts on the prototype? **A:** Run memory test patterns.
1200	**Q:** Scénario Senior : le système présente une panne liée à GDDR failure artifacts. Quelle est votre méthode RCA ? **R:** Baisser l'horloge mémoire pour voir si les erreurs disparaissent.	**Q:** Senior scenario: the system has a failure related to GDDR failure artifacts. What is your RCA method? **A:** Lower the memory clock to see whether errors disappear.

13. GPU Hardware Architecture / Architecture GPU

#	FRANÇAIS — Question / Réponse	ENGLISH — Question / Answer
1201	**Q:** Qu'est-ce que « discrete GPU » et où intervient-il dans une carte MPU/CPU ? **R:** Un GPU discret est une carte ou puce graphique séparée avec sa propre mémoire et son alimentation.	**Q:** What is discrete GPU, and where does it fit in an MPU/CPU board? **A:** A discrete GPU is a separate graphics card or chip with its own memory and power delivery.
1202	**Q:** Quels paramètres faut-il vérifier pour discrete GPU pendant la conception ? **R:** Vérifier voies PCIe, alimentation auxiliaire, refroidissement et sorties d'affichage.	**Q:** What parameters should be checked for discrete GPU during design? **A:** Check PCIe lanes, auxiliary power, cooling and display outputs.
1203	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour discrete GPU ? **R:** Additionner la puissance de la carte : GPU, mémoire et pertes du VRM.	**Q:** What engineering calculation or budget should you know for discrete GPU? **A:** Sum board power from GPU, memory and VRM losses.
1204	**Q:** Comment valider discrete GPU sur le prototype ? **R:** Exécuter des tests de stress graphique en relevant puissance et température.	**Q:** How would you validate discrete GPU on the prototype? **A:** Run graphics stress tests while logging power and temperature.
1205	**Q:** Scénario Senior : le système présente une panne liée à discrete GPU. Quelle est votre méthode RCA ? **R:** Des plantages en charge pointent vers des transitoires de puissance ou des limites thermiques.	**Q:** Senior scenario: the system has a failure related to discrete GPU. What is your RCA method? **A:** Crashes under load point to power transients or thermal limits.
1206	**Q:** Qu'est-ce que « integrated GPU » et où intervient-il dans une carte MPU/CPU ? **R:** Un GPU intégré se trouve dans le CPU ou SoC et partage la mémoire système.	**Q:** What is integrated GPU, and where does it fit in an MPU/CPU board? **A:** An integrated GPU sits in the CPU or SoC and shares system memory.
1207	**Q:** Quels paramètres faut-il vérifier pour integrated GPU pendant la conception ? **R:** Vérifier les sorties d'affichage et la bande passante mémoire qu'il prélève.	**Q:** What parameters should be checked for integrated GPU during design? **A:** Check display outputs and the memory bandwidth it takes.
1208	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour integrated GPU ? **R:** La bande passante d'affichage vient de résolution, profondeur et rafraîchissement.	**Q:** What engineering calculation or budget should you know for integrated GPU? **A:** Display bandwidth comes from resolution, depth and refresh.
1209	**Q:** Comment valider integrated GPU sur le prototype ? **R:** Tester les modes d'affichage et la stabilité.	**Q:** How would you validate integrated GPU on the prototype? **A:** Test display modes and stability.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

Email: ahds@engineer.com

#	FRANÇAIS — Question / Réponse	ENGLISH — Question / Answer
1210	**Q:** Scénario Senior : le système présente une panne liée à integrated GPU. Quelle est votre méthode RCA ? **R:** Des ralentissements en charge peuvent venir des limites de mémoire partagée.	**Q:** Senior scenario: the system has a failure related to integrated GPU. What is your RCA method? **A:** Slowdowns under load may come from shared memory limits.
1211	**Q:** Qu'est-ce que « GPU compute units » et où intervient-il dans une carte MPU/CPU ? **R:** Les unités de calcul du GPU exécutent de nombreux threads parallèles pour le graphique et le calcul.	**Q:** What is GPU compute units, and where does it fit in an MPU/CPU board? **A:** GPU compute units execute many parallel threads for graphics and compute.
1212	**Q:** Quels paramètres faut-il vérifier pour GPU compute units pendant la conception ? **R:** Vérifier le nombre d'unités et les plages d'horloge.	**Q:** What parameters should be checked for GPU compute units during design? **A:** Check the unit count and clock ranges.
1213	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour GPU compute units ? **R:** Le débit crête est unités fois opérations par cycle fois horloge.	**Q:** What engineering calculation or budget should you know for GPU compute units? **A:** Peak throughput is units times operations per cycle times clock.
1214	**Q:** Comment valider GPU compute units sur le prototype ? **R:** Exécuter des benchmarks de calcul et surveiller la puissance.	**Q:** How would you validate GPU compute units on the prototype? **A:** Run compute benchmarks and monitor power.
1215	**Q:** Scénario Senior : le système présente une panne liée à GPU compute units. Quelle est votre méthode RCA ? **R:** Un débit sous le pic est normal ; comparer à des cartes similaires.	**Q:** Senior scenario: the system has a failure related to GPU compute units. What is your RCA method? **A:** Throughput below peak is normal; compare with similar boards.
1216	**Q:** Qu'est-ce que « graphics memory controller » et où intervient-il dans une carte MPU/CPU ? **R:** Le contrôleur mémoire graphique relie le GPU à ses composants GDDR.	**Q:** What is graphics memory controller, and where does it fit in an MPU/CPU board? **A:** The graphics memory controller connects the GPU to its GDDR devices.
1217	**Q:** Quels paramètres faut-il vérifier pour graphics memory controller pendant la conception ? **R:** Vérifier les types pris en charge et l'organisation des canaux.	**Q:** What parameters should be checked for graphics memory controller during design? **A:** Check supported types and channel layout.
1218	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour graphics memory controller ? **R:** La bande passante vaut débit fois largeur divisée par 8.	**Q:** What engineering calculation or budget should you know for graphics memory controller? **A:** Bandwidth equals rate times width divided by 8.
1219	**Q:** Comment valider graphics memory controller sur le prototype ? **R:** Exécuter des tests mémoire.	**Q:** How would you validate graphics memory controller on the prototype? **A:** Run memory tests.
1220	**Q:** Scénario Senior : le système présente une panne liée à graphics memory controller. Quelle est votre méthode RCA ? **R:** Des artefacts peuvent signaler des problèmes d'entraînement mémoire.	**Q:** Senior scenario: the system has a failure related to graphics memory controller. What is your RCA method? **A:** Artifacts may signal memory training problems.
1221	**Q:** Qu'est-ce que « PCIe GPU link » et où intervient-il dans une carte MPU/CPU ? **R:** La liaison PCIe du GPU transporte commandes et données entre l'hôte et le GPU.	**Q:** What is PCIe GPU link, and where does it fit in an MPU/CPU board? **A:** The PCIe GPU link carries commands and data between the host and the GPU.
1222	**Q:** Quels paramètres faut-il vérifier pour PCIe GPU link pendant la conception ? **R:** Vérifier voies, horloge de référence et alimentation du slot.	**Q:** What parameters should be checked for PCIe GPU link during design? **A:** Check lanes, reference clock and slot power.
1223	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour PCIe GPU link ? **R:** Un x16 Gen4 donne environ 31,5 Go/s par sens après encodage.	**Q:** What engineering calculation or budget should you know for PCIe GPU link? **A:** x16 Gen4 gives about 31.5 GB/s per direction after encoding.
1224	**Q:** Comment valider PCIe GPU link sur le prototype ? **R:** Lire la largeur et la vitesse négociées.	**Q:** How would you validate PCIe GPU link on the prototype? **A:** Read the negotiated width and speed.
1225	**Q:** Scénario Senior : le système présente une panne liée à PCIe GPU link. Quelle est votre méthode RCA ? **R:** Une carte tournant en x8 ou Gen3 pointe vers le routage ou le slot.	**Q:** Senior scenario: the system has a failure related to PCIe GPU link. What is your RCA method? **A:** A card running at x8 or Gen3 points to routing or slot issues.
1226	**Q:** Qu'est-ce que « GPU auxiliary power » et où intervient-il dans une carte MPU/CPU ? **R:** Les connecteurs d'alimentation auxiliaire du GPU fournissent le courant supplémentaire au-delà de la limite du slot.	**Q:** What is GPU auxiliary power, and where does it fit in an MPU/CPU board? **A:** GPU auxiliary power connectors deliver the extra current above the slot limit.
1227	**Q:** Quels paramètres faut-il vérifier pour GPU auxiliary power pendant la conception ? **R:** Vérifier type de connecteur, section de fil et courant nominal.	**Q:** What parameters should be checked for GPU auxiliary power during design? **A:** Check connector type, wire gauge and current rating.
1228	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour GPU auxiliary power ? **R:** Le slot PCIe fournit jusqu'à environ 75 W ; le reste vient des connecteurs.	**Q:** What engineering calculation or budget should you know for GPU auxiliary power? **A:** The PCIe slot supplies up to about 75 W; the rest comes from the connectors.
1229	**Q:** Comment valider GPU auxiliary power sur le prototype ? **R:** Mesurer la chute de tension à pleine charge.	**Q:** How would you validate GPU auxiliary power on the prototype? **A:** Measure voltage drop at full load.
1230	**Q:** Scénario Senior : le système présente une panne liée à GPU auxiliary power. Quelle est votre méthode RCA ? **R:** Un échauffement de connecteur signale un courant excessif ou un mauvais contact.	**Q:** Senior scenario: the system has a failure related to GPU auxiliary power. What is your RCA method? **A:** Connector heating signals excess current or poor contact.
1231	**Q:** Qu'est-ce que « GPU VRM » et où intervient-il dans une carte MPU/CPU ? **R:** Le VRM du GPU convertit le rail d'entrée en tensions du GPU et de la mémoire avec une forte capacité de courant.	**Q:** What is GPU VRM, and where does it fit in an MPU/CPU board? **A:** GPU VRM converts the input rail into the GPU and memory voltages with high current capability.
1232	**Q:** Quels paramètres faut-il vérifier pour GPU VRM pendant la conception ? **R:** Vérifier nombre de phases, valeurs nominales et marge thermique.	**Q:** What parameters should be checked for GPU VRM during design? **A:** Check phase count, ratings and thermal margin.
1233	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour GPU VRM ? **R:** La perte vaut puissance de sortie fois un moins le rendement sur le rendement.	**Q:** What engineering calculation or budget should you know for GPU VRM? **A:** Loss equals output power times one minus efficiency over efficiency.
1234	**Q:** Comment valider GPU VRM sur le prototype ? **R:** Tester des échelons de charge et vérifier la température.	**Q:** How would you validate GPU VRM on the prototype? **A:** Test load steps and check temperature.
1235	**Q:** Scénario Senior : le système présente une panne liée à GPU VRM. Quelle est votre méthode RCA ? **R:** Des plantages sur pics pointent vers la réponse ou les limites du VRM.	**Q:** Senior scenario: the system has a failure related to GPU VRM. What is your RCA method? **A:** Crashes under spikes point to VRM response or limits.
1236	**Q:** Qu'est-ce que « GPU core rail » et où intervient-il dans une carte MPU/CPU ? **R:** Le rail coeur du GPU est l'alimentation basse tension à fort courant de la logique principale.	**Q:** What is GPU core rail, and where does it fit in an MPU/CPU board? **A:** The GPU core rail is the high-current low-voltage supply for the main logic.
1237	**Q:** Quels paramètres faut-il vérifier pour GPU core rail pendant la conception ? **R:** Vérifier la tolérance de tension et la load line.	**Q:** What parameters should be checked for GPU core rail during design? **A:** Check voltage tolerance and the load line.
1238	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour GPU core rail ? **R:** Le courant vaut puissance divisée par tension.	**Q:** What engineering calculation or budget should you know for GPU core rail? **A:** Current equals power divided by voltage.
1239	**Q:** Comment valider GPU core rail sur le prototype ? **R:** Mesurer la chute lors d'échelons de charge.	**Q:** How would you validate GPU core rail on the prototype? **A:** Measure droop under load steps.
1240	**Q:** Scénario Senior : le système présente une panne liée à GPU core rail. Quelle est votre méthode RCA ? **R:** La chute conduit à des plantages en forte charge.	**Q:** Senior scenario: the system has a failure related to GPU core rail. What is your RCA method? **A:** Droop leads to crashes at high load.
1241	**Q:** Qu'est-ce que « GDDR rails » et où intervient-il dans une carte MPU/CPU ? **R:** Les rails GDDR alimentent la mémoire graphique et doivent être propres et bien séquencés.	**Q:** What is GDDR rails, and where does it fit in an MPU/CPU board? **A:** GDDR rails power the graphics memory and must be clean and well sequenced.
1242	**Q:** Quels paramètres faut-il vérifier pour GDDR rails pendant la conception ? **R:** Vérifier la tolérance et le découplage de chaque rail.	**Q:** What parameters should be checked for GDDR rails during design? **A:** Check each rail's tolerance and decoupling.
1243	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour GDDR rails ? **R:** Estimer le courant à partir du modèle mémoire.	**Q:** What engineering calculation or budget should you know for GDDR rails? **A:** Estimate current from the memory model.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

#	FRANÇAIS — Question / Réponse	ENGLISH — Question / Answer
1244	**Q:** Comment valider GDDR rails sur le prototype ? **R:** Capturer l'ondulation et le séquencement.	**Q:** How would you validate GDDR rails on the prototype? **A:** Capture ripple and sequencing.
1245	**Q:** Scénario Senior : le système présente une panne liée à GDDR rails. Quelle est votre méthode RCA ? **R:** Le bruit conduit à des erreurs mémoire.	**Q:** Senior scenario: the system has a failure related to GDDR rails. What is your RCA method? **A:** Noise leads to memory errors.
1246	**Q:** Qu'est-ce que « GPU clocking » et où intervient-il dans une carte MPU/CPU ? **R:** L'horloge du GPU fournit horloge de référence et horloges générées par PLL pour coeur, mémoire et affichage.	**Q:** What is GPU clocking, and where does it fit in an MPU/CPU board? **A:** GPU clocking provides reference and PLL-generated clocks for core, memory and display.
1247	**Q:** Quels paramètres faut-il vérifier pour GPU clocking pendant la conception ? **R:** Vérifier le quartz et son démarrage.	**Q:** What parameters should be checked for GPU clocking during design? **A:** Check the crystal and its startup.
1248	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour GPU clocking ? **R:** Calculer les sorties PLL à partir de la référence et des multiplicateurs.	**Q:** What engineering calculation or budget should you know for GPU clocking? **A:** Compute the PLL outputs from reference and multipliers.
1249	**Q:** Comment valider GPU clocking sur le prototype ? **R:** Mesurer horloge de référence et horloges de sortie.	**Q:** How would you validate GPU clocking on the prototype? **A:** Measure reference and output clocks.
1250	**Q:** Scénario Senior : le système présente une panne liée à GPU clocking. Quelle est votre méthode RCA ? **R:** Pas d'horloge signifie pas de boot.	**Q:** Senior scenario: the system has a failure related to GPU clocking. What is your RCA method? **A:** No clock means no boot.
1251	**Q:** Qu'est-ce que « GPU reset » et où intervient-il dans une carte MPU/CPU ? **R:** Le reset du GPU assure un démarrage correct en le maintenant jusqu'à la stabilité des rails et horloges.	**Q:** What is GPU reset, and where does it fit in an MPU/CPU board? **A:** GPU reset ensures proper start-up by holding it until rails and clocks are stable.
1252	**Q:** Quels paramètres faut-il vérifier pour GPU reset pendant la conception ? **R:** Vérifier la gestion et le timing de PERST#.	**Q:** What parameters should be checked for GPU reset during design? **A:** Check the PERST# handling and timing.
1253	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour GPU reset ? **R:** Vérifier les durées minimales de reset.	**Q:** What engineering calculation or budget should you know for GPU reset? **A:** Check minimum reset durations.
1254	**Q:** Comment valider GPU reset sur le prototype ? **R:** Capturer rails, horloges et reset.	**Q:** How would you validate GPU reset on the prototype? **A:** Capture rails, clocks and reset.
1255	**Q:** Scénario Senior : le système présente une panne liée à GPU reset. Quelle est votre méthode RCA ? **R:** Un GPU non détecté par le système peut être maintenu en reset.	**Q:** Senior scenario: the system has a failure related to GPU reset. What is your RCA method? **A:** A GPU not found by the system may be held in reset.
1256	**Q:** Qu'est-ce que « display outputs » et où intervient-il dans une carte MPU/CPU ? **R:** Les sorties d'affichage fournissent HDMI, DisplayPort et d'autres connexions vidéo.	**Q:** What is display outputs, and where does it fit in an MPU/CPU board? **A:** Display outputs provide HDMI, DisplayPort and other video connections.
1257	**Q:** Quels paramètres faut-il vérifier pour display outputs pendant la conception ? **R:** Vérifier connecteur, ESD et règles de routage des signaux.	**Q:** What parameters should be checked for display outputs during design? **A:** Check connector, ESD and signal routing rules.
1258	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour display outputs ? **R:** La bande passante vaut horloge pixel fois bits par pixel.	**Q:** What engineering calculation or budget should you know for display outputs? **A:** Bandwidth equals pixel clock times bits per pixel.
1259	**Q:** Comment valider display outputs sur le prototype ? **R:** Tester les résolutions prises en charge.	**Q:** How would you validate display outputs on the prototype? **A:** Test supported resolutions.
1260	**Q:** Scénario Senior : le système présente une panne liée à display outputs. Quelle est votre méthode RCA ? **R:** Des écrans noirs viennent souvent de problèmes de câble ou de hot-plug.	**Q:** Senior scenario: the system has a failure related to display outputs. What is your RCA method? **A:** Black screens often come from cable or hot-plug issues.
1261	**Q:** Qu'est-ce que « HDMI/DisplayPort PHY concept » et où intervient-il dans une carte MPU/CPU ? **R:** Le concept de PHY HDMI/DisplayPort est l'émetteur haute vitesse qui pilote les liaisons d'affichage.	**Q:** What is HDMI/DisplayPort PHY concept, and where does it fit in an MPU/CPU board? **A:** HDMI/DisplayPort PHY concept is the high-speed transmitter that drives display links.
1262	**Q:** Quels paramètres faut-il vérifier pour HDMI/DisplayPort PHY concept pendant la conception ? **R:** Vérifier le couplage AC, les adaptateurs de niveau et l'ESD.	**Q:** What parameters should be checked for HDMI/DisplayPort PHY concept during design? **A:** Check the AC coupling, level shifters and ESD.
1263	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour HDMI/DisplayPort PHY concept ? **R:** Débit de liaison fois voies donne la bande passante.	**Q:** What engineering calculation or budget should you know for HDMI/DisplayPort PHY concept? **A:** Link rate times lanes gives bandwidth.
1264	**Q:** Comment valider HDMI/DisplayPort PHY concept sur le prototype ? **R:** Tester avec un diagramme de l'oeil.	**Q:** How would you validate HDMI/DisplayPort PHY concept on the prototype? **A:** Test with an eye diagram.
1265	**Q:** Scénario Senior : le système présente une panne liée à HDMI/DisplayPort PHY concept. Quelle est votre méthode RCA ? **R:** La perte de signal limite la résolution maximale.	**Q:** Senior scenario: the system has a failure related to HDMI/DisplayPort PHY concept. What is your RCA method? **A:** Signal loss limits the maximum resolution.
1266	**Q:** Qu'est-ce que « GPU BIOS/firmware » et où intervient-il dans une carte MPU/CPU ? **R:** Le BIOS/firmware du GPU initialise la carte et contient les réglages et limites.	**Q:** What is GPU BIOS/firmware, and where does it fit in an MPU/CPU board? **A:** GPU BIOS/firmware initializes the card and holds the settings and limits.
1267	**Q:** Quels paramètres faut-il vérifier pour GPU BIOS/firmware pendant la conception ? **R:** Vérifier la version et la compatibilité avec la carte.	**Q:** What parameters should be checked for GPU BIOS/firmware during design? **A:** Check version and compatibility with the board.
1268	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour GPU BIOS/firmware ? **R:** Pas de calcul ; suivre les versions.	**Q:** What engineering calculation or budget should you know for GPU BIOS/firmware? **A:** No calculation; track versions.
1269	**Q:** Comment valider GPU BIOS/firmware sur le prototype ? **R:** Lire et vérifier l'image.	**Q:** How would you validate GPU BIOS/firmware on the prototype? **A:** Read and verify the image.
1270	**Q:** Scénario Senior : le système présente une panne liée à GPU BIOS/firmware. Quelle est votre méthode RCA ? **R:** Un mauvais firmware peut causer des défauts d'horloge ou de puissance.	**Q:** Senior scenario: the system has a failure related to GPU BIOS/firmware. What is your RCA method? **A:** A wrong firmware may cause clock or power faults.
1271	**Q:** Qu'est-ce que « thermal diode/sensors » et où intervient-il dans une carte MPU/CPU ? **R:** Les diodes/capteurs thermiques mesurent la température du GPU et de la mémoire.	**Q:** What is thermal diode/sensors, and where does it fit in an MPU/CPU board? **A:** Thermal diodes/sensors measure GPU and memory temperature.
1272	**Q:** Quels paramètres faut-il vérifier pour thermal diode/sensors pendant la conception ? **R:** Vérifier l'interface des capteurs et les seuils.	**Q:** What parameters should be checked for thermal diode/sensors during design? **A:** Check the sensor interface and trip points.
1273	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour thermal diode/sensors ? **R:** Convertir la lecture en estimation de jonction avec le décalage.	**Q:** What engineering calculation or budget should you know for thermal diode/sensors? **A:** Convert reading to junction estimate with the offset.
1274	**Q:** Comment valider thermal diode/sensors sur le prototype ? **R:** Comparer à un thermocouple.	**Q:** How would you validate thermal diode/sensors on the prototype? **A:** Compare with a thermocouple.
1275	**Q:** Scénario Senior : le système présente une panne liée à thermal diode/sensors. Quelle est votre méthode RCA ? **R:** De mauvaises lectures conduisent à un mauvais comportement du ventilateur ou du bridage.	**Q:** Senior scenario: the system has a failure related to thermal diode/sensors. What is your RCA method? **A:** Wrong readings lead to wrong fan or throttle behavior.
1276	**Q:** Qu'est-ce que « heatsink/TIM » et où intervient-il dans une carte MPU/CPU ? **R:** Le dissipateur et le TIM transportent la chaleur de la puce GPU vers le refroidisseur.	**Q:** What is heatsink/TIM, and where does it fit in an MPU/CPU board? **A:** The heatsink and TIM carry heat from the GPU die to the cooler.
1277	**Q:** Quels paramètres faut-il vérifier pour heatsink/TIM pendant la conception ? **R:** Vérifier pression de montage et contact.	**Q:** What parameters should be checked for heatsink/TIM during design? **A:** Check mounting pressure and contact.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

#	FRANÇAIS — Question / Réponse	ENGLISH — Question / Answer
1278	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour heatsink/TIM ? **R:** Les résistances thermiques s'additionnent en série.	**Q:** What engineering calculation or budget should you know for heatsink/TIM? **A:** Thermal resistance adds in series.
1279	**Q:** Comment valider heatsink/TIM sur le prototype ? **R:** Mesurer les températures de la puce et du dissipateur.	**Q:** How would you validate heatsink/TIM on the prototype? **A:** Measure die and heatsink temperatures.
1280	**Q:** Scénario Senior : le système présente une panne liée à heatsink/TIM. Quelle est votre méthode RCA ? **R:** Une température de puce élevée avec dissipateur froid signifie un mauvais contact.	**Q:** Senior scenario: the system has a failure related to heatsink/TIM. What is your RCA method? **A:** High die temperature with a cool heatsink means poor contact.
1281	**Q:** Qu'est-ce que « fan control » et où intervient-il dans une carte MPU/CPU ? **R:** Le contrôle du ventilateur ajuste le refroidissement selon la température pour équilibrer bruit et limites thermiques.	**Q:** What is fan control, and where does it fit in an MPU/CPU board? **A:** Fan control adjusts cooling from temperature to balance noise and thermal limits.
1282	**Q:** Quels paramètres faut-il vérifier pour fan control pendant la conception ? **R:** Vérifier la courbe et la vitesse minimale.	**Q:** What parameters should be checked for fan control during design? **A:** Check the curve and the minimum speed.
1283	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour fan control ? **R:** Le débit d'air est proportionnel à la vitesse.	**Q:** What engineering calculation or budget should you know for fan control? **A:** Airflow scales with speed.
1284	**Q:** Comment valider fan control sur le prototype ? **R:** Mesurer la température en fonction de la vitesse du ventilateur.	**Q:** How would you validate fan control on the prototype? **A:** Measure temperature versus fan speed.
1285	**Q:** Scénario Senior : le système présente une panne liée à fan control. Quelle est votre méthode RCA ? **R:** Un ventilateur qui ne tourne pas exige de vérifier alimentation et tachymètre.	**Q:** Senior scenario: the system has a failure related to fan control. What is your RCA method? **A:** A fan that does not spin needs the supply and tach checked.
1286	**Q:** Qu'est-ce que « GPU power transient » et où intervient-il dans une carte MPU/CPU ? **R:** Les transitoires de puissance du GPU sont de brefs pics de courant très supérieurs à la moyenne.	**Q:** What is GPU power transient, and where does it fit in an MPU/CPU board? **A:** GPU power transients are short current spikes far above the average.
1287	**Q:** Quels paramètres faut-il vérifier pour GPU power transient pendant la conception ? **R:** Vérifier la capacité de l'alimentation et du VRM pour les pics.	**Q:** What parameters should be checked for GPU power transient during design? **A:** Check the power supply and VRM capability for spikes.
1288	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour GPU power transient ? **R:** Le pic peut atteindre environ le double de la moyenne pendant de courts instants.	**Q:** What engineering calculation or budget should you know for GPU power transient? **A:** Peak can reach about twice average for short times.
1289	**Q:** Comment valider GPU power transient sur le prototype ? **R:** Mesurer avec une sonde de courant rapide.	**Q:** How would you validate GPU power transient on the prototype? **A:** Measure with a fast current probe.
1290	**Q:** Scénario Senior : le système présente une panne liée à GPU power transient. Quelle est votre méthode RCA ? **R:** Des arrêts sur pics pointent vers le déclenchement de la protection de l'alimentation.	**Q:** Senior scenario: the system has a failure related to GPU power transient. What is your RCA method? **A:** Shutdowns under spikes point to supply protection tripping.
1291	**Q:** Qu'est-ce que « GPU board bring-up » et où intervient-il dans une carte MPU/CPU ? **R:** La mise en route d'une carte GPU vérifie alimentation, horloges, reset, mémoire et liaison PCIe dans l'ordre.	**Q:** What is GPU board bring-up, and where does it fit in an MPU/CPU board? **A:** GPU board bring-up verifies power, clocks, reset, memory and the PCIe link in order.
1292	**Q:** Quels paramètres faut-il vérifier pour GPU board bring-up pendant la conception ? **R:** Vérifier d'abord rails, séquence et horloge de référence.	**Q:** What parameters should be checked for GPU board bring-up during design? **A:** Check rails, sequence and reference clock first.
1293	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour GPU board bring-up ? **R:** Consigner les courants à chaque étape.	**Q:** What engineering calculation or budget should you know for GPU board bring-up? **A:** Record currents at each step.
1294	**Q:** Comment valider GPU board bring-up sur le prototype ? **R:** Tester la liaison et une sortie d'affichage.	**Q:** How would you validate GPU board bring-up on the prototype? **A:** Test the link and a display output.
1295	**Q:** Scénario Senior : le système présente une panne liée à GPU board bring-up. Quelle est votre méthode RCA ? **R:** Corriger la première étape défaillante avant de continuer.	**Q:** Senior scenario: the system has a failure related to GPU board bring-up. What is your RCA method? **A:** Fix the first failing step before moving on.
1296	**Q:** Qu'est-ce que « GPU memory fault isolation » et où intervient-il dans une carte MPU/CPU ? **R:** L'isolation de défauts mémoire du GPU trouve quel composant ou quelle voie mémoire défaille.	**Q:** What is GPU memory fault isolation, and where does it fit in an MPU/CPU board? **A:** GPU memory fault isolation finds which memory device or lane is failing.
1297	**Q:** Quels paramètres faut-il vérifier pour GPU memory fault isolation pendant la conception ? **R:** Vérifier quel canal présente des erreurs.	**Q:** What parameters should be checked for GPU memory fault isolation during design? **A:** Check which channel shows errors.
1298	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour GPU memory fault isolation ? **R:** Réduire l'horloge et observer les erreurs.	**Q:** What engineering calculation or budget should you know for GPU memory fault isolation? **A:** Reduce the clock and observe errors.
1299	**Q:** Comment valider GPU memory fault isolation sur le prototype ? **R:** Exécuter des tests de motifs par canal.	**Q:** How would you validate GPU memory fault isolation on the prototype? **A:** Run pattern tests per channel.
1300	**Q:** Scénario Senior : le système présente une panne liée à GPU memory fault isolation. Quelle est votre méthode RCA ? **R:** Un seul composant défaillant pointe vers la soudure ou un défaut du composant.	**Q:** Senior scenario: the system has a failure related to GPU memory fault isolation. What is your RCA method? **A:** A single failing device points to solder or part faults.

14. PCI Express / PCIe

#	FRANÇAIS — Question / Réponse	ENGLISH — Question / Answer
1301	**Q:** Qu'est-ce que « PCIe root complex » et où intervient-il dans une carte MPU/CPU ? **R:** Le root complex PCIe est le contrôleur côté hôte qui origine la hiérarchie PCIe.	**Q:** What is PCIe root complex, and where does it fit in an MPU/CPU board? **A:** The PCIe root complex is the host-side controller that originates the PCIe hierarchy.
1302	**Q:** Quels paramètres faut-il vérifier pour PCIe root complex pendant la conception ? **R:** Vérifier groupes de voies et bifurcation.	**Q:** What parameters should be checked for PCIe root complex during design? **A:** Check lane groups and bifurcation.
1303	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour PCIe root complex ? **R:** Bande passante par voie après encodage.	**Q:** What engineering calculation or budget should you know for PCIe root complex? **A:** Bandwidth per lane after encoding.
1304	**Q:** Comment valider PCIe root complex sur le prototype ? **R:** Énumérer les périphériques.	**Q:** How would you validate PCIe root complex on the prototype? **A:** Enumerate devices.
1305	**Q:** Scénario Senior : le système présente une panne liée à PCIe root complex. Quelle est votre méthode RCA ? **R:** Aucun périphérique trouvé pointe vers l'horloge, le reset ou le câblage.	**Q:** Senior scenario: the system has a failure related to PCIe root complex. What is your RCA method? **A:** No devices found points to clock, reset or wiring.
1306	**Q:** Qu'est-ce que « endpoint » et où intervient-il dans une carte MPU/CPU ? **R:** Un endpoint PCIe est un périphérique comme un SSD ou une carte réseau en bout de liaison.	**Q:** What is endpoint, and where does it fit in an MPU/CPU board? **A:** A PCIe endpoint is a device such as an SSD or network card at the end of a link.
1307	**Q:** Quels paramètres faut-il vérifier pour endpoint pendant la conception ? **R:** Vérifier son horloge de référence, son reset et son alimentation.	**Q:** What parameters should be checked for endpoint during design? **A:** Check its reference clock, reset and supply.
1308	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour endpoint ? **R:** Comparer la bande passante du périphérique à la liaison.	**Q:** What engineering calculation or budget should you know for endpoint? **A:** Compare device bandwidth with the link.
1309	**Q:** Comment valider endpoint sur le prototype ? **R:** Lire son état de liaison.	**Q:** How would you validate endpoint on the prototype? **A:** Read its link status.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

Email: ahds@engineer.com

#	FRANÇAIS — Question / Réponse	ENGLISH — Question / Answer
1310	**Q:** Scénario Senior : le système présente une panne liée à endpoint. Quelle est votre méthode RCA ? **R:** Liaison inactive pointe vers alimentation, horloge ou câblage.	**Q:** Senior scenario: the system has a failure related to endpoint. What is your RCA method? **A:** Link down points to power, clock or wiring.
1311	**Q:** Qu'est-ce que « lane » et où intervient-il dans une carte MPU/CPU ? **R:** Une voie PCIe est une paire d'émission plus une paire de réception.	**Q:** What is lane, and where does it fit in an MPU/CPU board? **A:** A PCIe lane is one transmit pair plus one receive pair.
1312	**Q:** Quels paramètres faut-il vérifier pour lane pendant la conception ? **R:** Vérifier polarité et mappage des voies.	**Q:** What parameters should be checked for lane during design? **A:** Check polarity and lane mapping.
1313	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour lane ? **R:** Chaque voie Gen3 donne environ 985 Mo/s par sens.	**Q:** What engineering calculation or budget should you know for lane? **A:** Each Gen3 lane gives about 985 MB/s per direction.
1314	**Q:** Comment valider lane sur le prototype ? **R:** Vérifier l'état des voies après entraînement.	**Q:** How would you validate lane on the prototype? **A:** Check lane status after training.
1315	**Q:** Scénario Senior : le système présente une panne liée à lane. Quelle est votre méthode RCA ? **R:** Une voie morte réduit la largeur de liaison.	**Q:** Senior scenario: the system has a failure related to lane. What is your RCA method? **A:** A dead lane lowers the link width.
1316	**Q:** Qu'est-ce que « x1/x4/x8/x16 » et où intervient-il dans une carte MPU/CPU ? **R:** Les largeurs x1/x4/x8/x16 fixent le nombre de voies d'une liaison et donc sa bande passante.	**Q:** What is x1/x4/x8/x16, and where does it fit in an MPU/CPU board? **A:** The x1/x4/x8/x16 widths set how many lanes a link uses and so its bandwidth.
1317	**Q:** Quels paramètres faut-il vérifier pour x1/x4/x8/x16 pendant la conception ? **R:** Vérifier les largeurs prises en charge et la bifurcation.	**Q:** What parameters should be checked for x1/x4/x8/x16 during design? **A:** Check supported widths and bifurcation.
1318	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour x1/x4/x8/x16 ? **R:** La bande passante est proportionnelle au nombre de voies.	**Q:** What engineering calculation or budget should you know for x1/x4/x8/x16? **A:** Bandwidth scales with lane count.
1319	**Q:** Comment valider x1/x4/x8/x16 sur le prototype ? **R:** Lire la largeur négociée.	**Q:** How would you validate x1/x4/x8/x16 on the prototype? **A:** Read negotiated width.
1320	**Q:** Scénario Senior : le système présente une panne liée à x1/x4/x8/x16. Quelle est votre méthode RCA ? **R:** Une liaison plus étroite que prévu pointe vers des voies endommagées.	**Q:** Senior scenario: the system has a failure related to x1/x4/x8/x16. What is your RCA method? **A:** A narrower link than expected points to damaged lanes.
1321	**Q:** Qu'est-ce que « PCIe generation » et où intervient-il dans une carte MPU/CPU ? **R:** La génération PCIe fixe le débit de signalisation par voie et les exigences du canal.	**Q:** What is PCIe generation, and where does it fit in an MPU/CPU board? **A:** PCIe generation sets the signaling rate per lane and the channel requirements.
1322	**Q:** Quels paramètres faut-il vérifier pour PCIe generation pendant la conception ? **R:** Vérifier le budget de pertes du canal pour la génération.	**Q:** What parameters should be checked for PCIe generation during design? **A:** Check the channel loss budget for the generation.
1323	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour PCIe generation ? **R:** Gen1 2,5, Gen2 5, Gen3 8, Gen4 16, Gen5 32 GT/s.	**Q:** What engineering calculation or budget should you know for PCIe generation? **A:** Gen1 2.5, Gen2 5, Gen3 8, Gen4 16, Gen5 32 GT/s.
1324	**Q:** Comment valider PCIe generation sur le prototype ? **R:** Vérifier la vitesse négociée.	**Q:** How would you validate PCIe generation on the prototype? **A:** Check negotiated speed.
1325	**Q:** Scénario Senior : le système présente une panne liée à PCIe generation. Quelle est votre méthode RCA ? **R:** Une génération inférieure indique des limites de canal ou d'horloge.	**Q:** Senior scenario: the system has a failure related to PCIe generation. What is your RCA method? **A:** A lower generation indicates channel or clock limits.
1326	**Q:** Qu'est-ce que « differential TX/RX » et où intervient-il dans une carte MPU/CPU ? **R:** Les paires différentielles TX/RX transportent les signaux PCIe dans chaque sens.	**Q:** What is differential TX/RX, and where does it fit in an MPU/CPU board? **A:** Differential TX/RX pairs carry PCIe signals in each direction.
1327	**Q:** Quels paramètres faut-il vérifier pour differential TX/RX pendant la conception ? **R:** Router en paires différentielles 85 ohms avec longueurs adaptées.	**Q:** What parameters should be checked for differential TX/RX during design? **A:** Route as 85 ohm differential pairs with matched lengths.
1328	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour differential TX/RX ? **R:** Le décalage intra-paire doit rester faible.	**Q:** What engineering calculation or budget should you know for differential TX/RX? **A:** Intra-pair skew must stay small.
1329	**Q:** Comment valider differential TX/RX sur le prototype ? **R:** Vérifier avec un TDR.	**Q:** How would you validate differential TX/RX on the prototype? **A:** Verify with a TDR.
1330	**Q:** Scénario Senior : le système présente une panne liée à differential TX/RX. Quelle est votre méthode RCA ? **R:** Les erreurs de décalage et d'impédance réduisent la marge.	**Q:** Senior scenario: the system has a failure related to differential TX/RX. What is your RCA method? **A:** Skew and impedance errors reduce margin.
1331	**Q:** Qu'est-ce que « AC coupling capacitors » et où intervient-il dans une carte MPU/CPU ? **R:** Les condensateurs de couplage AC bloquent le courant continu entre composants d'une liaison PCIe.	**Q:** What is AC coupling capacitors, and where does it fit in an MPU/CPU board? **A:** AC coupling capacitors block DC between devices in a PCIe link.
1332	**Q:** Quels paramètres faut-il vérifier pour AC coupling capacitors pendant la conception ? **R:** Les placer côté TX selon la spécification.	**Q:** What parameters should be checked for AC coupling capacitors during design? **A:** Place them on the TX side per the specification.
1333	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour AC coupling capacitors ? **R:** La valeur typique est de 75 à 200 nF.	**Q:** What engineering calculation or budget should you know for AC coupling capacitors? **A:** Typical value is 75 to 200 nF.
1334	**Q:** Comment valider AC coupling capacitors sur le prototype ? **R:** Vérifier placement et empreinte.	**Q:** How would you validate AC coupling capacitors on the prototype? **A:** Check placement and footprint.
1335	**Q:** Scénario Senior : le système présente une panne liée à AC coupling capacitors. Quelle est votre méthode RCA ? **R:** Une mauvaise valeur ou un mauvais placement peut casser l'entraînement.	**Q:** Senior scenario: the system has a failure related to AC coupling capacitors. What is your RCA method? **A:** A wrong value or placement can break training.
1336	**Q:** Qu'est-ce que « reference clock » et où intervient-il dans une carte MPU/CPU ? **R:** L'horloge de référence PCIe est une horloge différentielle de 100 MHz utilisée par les endpoints.	**Q:** What is reference clock, and where does it fit in an MPU/CPU board? **A:** The PCIe reference clock is a 100 MHz differential clock used by endpoints.
1337	**Q:** Quels paramètres faut-il vérifier pour reference clock pendant la conception ? **R:** Vérifier sa distribution et sa terminaison.	**Q:** What parameters should be checked for reference clock during design? **A:** Check its distribution and termination.
1338	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour reference clock ? **R:** L'étalement de spectre est optionnel si tous les composants le prennent en charge.	**Q:** What engineering calculation or budget should you know for reference clock? **A:** Spread spectrum is optional if all devices support it.
1339	**Q:** Comment valider reference clock sur le prototype ? **R:** Mesurer amplitude et gigue.	**Q:** How would you validate reference clock on the prototype? **A:** Measure amplitude and jitter.
1340	**Q:** Scénario Senior : le système présente une panne liée à reference clock. Quelle est votre méthode RCA ? **R:** Une horloge absente ou mauvaise arrête l'entraînement de liaison.	**Q:** Senior scenario: the system has a failure related to reference clock. What is your RCA method? **A:** Missing or poor clock stops link training.
1341	**Q:** Qu'est-ce que « common clock » et où intervient-il dans une carte MPU/CPU ? **R:** L'horloge commune utilise une horloge de référence partagée par les deux partenaires de liaison.	**Q:** What is common clock, and where does it fit in an MPU/CPU board? **A:** Common clock uses one reference clock shared by both link partners.
1342	**Q:** Quels paramètres faut-il vérifier pour common clock pendant la conception ? **R:** Vérifier le routage de l'horloge vers les deux composants.	**Q:** What parameters should be checked for common clock during design? **A:** Check clock routing to both devices.
1343	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour common clock ? **R:** Limiter le décalage entre les deux chemins d'horloge.	**Q:** What engineering calculation or budget should you know for common clock? **A:** Limit skew between the two clock paths.
1344	**Q:** Comment valider common clock sur le prototype ? **R:** Mesurer l'horloge aux deux extrémités.	**Q:** How would you validate common clock on the prototype? **A:** Measure the clock at both ends.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

#	FRANÇAIS — Question / Réponse	ENGLISH — Question / Answer
1345	**Q:** Scénario Senior : le système présente une panne liée à common clock. Quelle est votre méthode RCA ? **R:** Une horloge manquante à une extrémité casse la liaison.	**Q:** Senior scenario: the system has a failure related to common clock. What is your RCA method? **A:** A clock missing at one end breaks the link.
1346	**Q:** Qu'est-ce que « SRIS/SRNS concept » et où intervient-il dans une carte MPU/CPU ? **R:** Les concepts SRIS/SRNS décrivent des horloges de référence indépendantes avec ou sans étalement de spectre.	**Q:** What is SRIS/SRNS concept, and where does it fit in an MPU/CPU board? **A:** SRIS/SRNS concepts describe independent reference clocks with or without spread spectrum.
1347	**Q:** Quels paramètres faut-il vérifier pour SRIS/SRNS concept pendant la conception ? **R:** Vérifier que les deux extrémités prennent en charge le mode.	**Q:** What parameters should be checked for SRIS/SRNS concept during design? **A:** Check that both ends support the mode.
1348	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour SRIS/SRNS concept ? **R:** Le budget de tolérance de fréquence diffère de l'horloge commune.	**Q:** What engineering calculation or budget should you know for SRIS/SRNS concept? **A:** Frequency tolerance budget differs from common clock.
1349	**Q:** Comment valider SRIS/SRNS concept sur le prototype ? **R:** Valider la stabilité de la liaison.	**Q:** How would you validate SRIS/SRNS concept on the prototype? **A:** Validate link stability.
1350	**Q:** Scénario Senior : le système présente une panne liée à SRIS/SRNS concept. Quelle est votre méthode RCA ? **R:** Des erreurs de liaison peuvent venir de modes d'horloge incompatibles.	**Q:** Senior scenario: the system has a failure related to SRIS/SRNS concept. What is your RCA method? **A:** Link errors may come from mismatched clock modes.
1351	**Q:** Qu'est-ce que « PERST# » et où intervient-il dans une carte MPU/CPU ? **R:** PERST# est le reset PCIe qui maintient les périphériques en reset jusqu'à stabilité de l'alimentation et de l'horloge.	**Q:** What is PERST#, and where does it fit in an MPU/CPU board? **A:** PERST# is the PCIe reset that holds devices in reset until power and clock are stable.
1352	**Q:** Quels paramètres faut-il vérifier pour PERST# pendant la conception ? **R:** Vérifier le timing de relâchement après alimentation et horloge.	**Q:** What parameters should be checked for PERST# during design? **A:** Check release timing after power and clock.
1353	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour PERST# ? **R:** L'horloge de référence doit être stable avant le relâchement.	**Q:** What engineering calculation or budget should you know for PERST#? **A:** Reference clock must be stable before release.
1354	**Q:** Comment valider PERST# sur le prototype ? **R:** Capturer PERST#, rails et horloge.	**Q:** How would you validate PERST# on the prototype? **A:** Capture PERST#, rails and clock.
1355	**Q:** Scénario Senior : le système présente une panne liée à PERST#. Quelle est votre méthode RCA ? **R:** Un relâchement trop tôt conduit à des périphériques manquants.	**Q:** Senior scenario: the system has a failure related to PERST#. What is your RCA method? **A:** Early release leads to missing devices.
1356	**Q:** Qu'est-ce que « link training » et où intervient-il dans une carte MPU/CPU ? **R:** L'entraînement de liaison négocie largeur, vitesse et égalisation entre partenaires de liaison.	**Q:** What is link training, and where does it fit in an MPU/CPU board? **A:** Link training negotiates width, speed and equalization between link partners.
1357	**Q:** Quels paramètres faut-il vérifier pour link training pendant la conception ? **R:** Vérifier l'horloge de référence et l'état des voies.	**Q:** What parameters should be checked for link training during design? **A:** Check the reference clock and lane health.
1358	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour link training ? **R:** Pas de calcul ; lire l'état.	**Q:** What engineering calculation or budget should you know for link training? **A:** No calculation; read the status.
1359	**Q:** Comment valider link training sur le prototype ? **R:** Vérifier la vitesse et la largeur finales de la liaison.	**Q:** How would you validate link training on the prototype? **A:** Check the final link speed and width.
1360	**Q:** Scénario Senior : le système présente une panne liée à link training. Quelle est votre méthode RCA ? **R:** Un réentraînement peut signaler des canaux marginaux.	**Q:** Senior scenario: the system has a failure related to link training. What is your RCA method? **A:** Retraining may signal marginal channels.
1361	**Q:** Qu'est-ce que « LTSSM » et où intervient-il dans une carte MPU/CPU ? **R:** Le LTSSM est la machine à états qui conduit l'entraînement et la récupération de liaison.	**Q:** What is LTSSM, and where does it fit in an MPU/CPU board? **A:** The LTSSM is the state machine that drives link training and recovery.
1362	**Q:** Quels paramètres faut-il vérifier pour LTSSM pendant la conception ? **R:** Connaître ses états principaux : detect, polling, configuration, L0, recovery.	**Q:** What parameters should be checked for LTSSM during design? **A:** Know its main states: detect, polling, configuration, L0, recovery.
1363	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour LTSSM ? **R:** Pas de calcul.	**Q:** What engineering calculation or budget should you know for LTSSM? **A:** No calculation.
1364	**Q:** Comment valider LTSSM sur le prototype ? **R:** Lire l'historique d'états avec un analyseur de protocole.	**Q:** How would you validate LTSSM on the prototype? **A:** Read the state history with a protocol analyzer.
1365	**Q:** Scénario Senior : le système présente une panne liée à LTSSM. Quelle est votre méthode RCA ? **R:** Une boucle en recovery pointe vers l'intégrité du signal.	**Q:** Senior scenario: the system has a failure related to LTSSM. What is your RCA method? **A:** Looping in recovery points to signal integrity.
1366	**Q:** Qu'est-ce que « equalization » et où intervient-il dans une carte MPU/CPU ? **R:** L'égalisation ajuste émission et réception pour compenser les pertes du canal.	**Q:** What is equalization, and where does it fit in an MPU/CPU board? **A:** Equalization adjusts transmit and receive settings to compensate for channel loss.
1367	**Q:** Quels paramètres faut-il vérifier pour equalization pendant la conception ? **R:** Vérifier les préréglages d'égalisation pris en charge.	**Q:** What parameters should be checked for equalization during design? **A:** Check supported equalization presets.
1368	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour equalization ? **R:** La perte à Nyquist guide le choix du préréglage.	**Q:** What engineering calculation or budget should you know for equalization? **A:** Loss at Nyquist guides the preset choice.
1369	**Q:** Comment valider equalization sur le prototype ? **R:** Observer la stabilité de la liaison selon les préréglages.	**Q:** How would you validate equalization on the prototype? **A:** Look at link stability across presets.
1370	**Q:** Scénario Senior : le système présente une panne liée à equalization. Quelle est votre méthode RCA ? **R:** Des échecs persistants après égalisation pointent vers des pertes excessives.	**Q:** Senior scenario: the system has a failure related to equalization. What is your RCA method? **A:** Persistent failures after equalization point to excess loss.
1371	**Q:** Qu'est-ce que « lane reversal » et où intervient-il dans une carte MPU/CPU ? **R:** L'inversion de voies échange l'ordre des voies, ce qui peut simplifier le routage si les deux extrémités la prennent en charge.	**Q:** What is lane reversal, and where does it fit in an MPU/CPU board? **A:** Lane reversal swaps lane order, which can simplify routing if both ends support it.
1372	**Q:** Quels paramètres faut-il vérifier pour lane reversal pendant la conception ? **R:** Confirmer la prise en charge dans les fiches techniques.	**Q:** What parameters should be checked for lane reversal during design? **A:** Confirm support in the datasheets.
1373	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour lane reversal ? **R:** Pas de calcul.	**Q:** What engineering calculation or budget should you know for lane reversal? **A:** No calculation.
1374	**Q:** Comment valider lane reversal sur le prototype ? **R:** Vérifier que la liaison s'entraîne à pleine largeur.	**Q:** How would you validate lane reversal on the prototype? **A:** Check that the link trains at full width.
1375	**Q:** Scénario Senior : le système présente une panne liée à lane reversal. Quelle est votre méthode RCA ? **R:** Une inversion non prise en charge cause une liaison étroite.	**Q:** Senior scenario: the system has a failure related to lane reversal. What is your RCA method? **A:** Unsupported reversal causes a narrow link.
1376	**Q:** Qu'est-ce que « polarity inversion » et où intervient-il dans une carte MPU/CPU ? **R:** L'inversion de polarité échange P et N d'une paire, ce que les récepteurs PCIe peuvent corriger.	**Q:** What is polarity inversion, and where does it fit in an MPU/CPU board? **A:** Polarity inversion swaps P and N of a pair, which PCIe receivers can correct.
1377	**Q:** Quels paramètres faut-il vérifier pour polarity inversion pendant la conception ? **R:** Confirmer la prise en charge et rester cohérent.	**Q:** What parameters should be checked for polarity inversion during design? **A:** Confirm support and keep it consistent.
1378	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour polarity inversion ? **R:** Pas de calcul.	**Q:** What engineering calculation or budget should you know for polarity inversion? **A:** No calculation.
1379	**Q:** Comment valider polarity inversion sur le prototype ? **R:** Vérifier que la liaison s'entraîne.	**Q:** How would you validate polarity inversion on the prototype? **A:** Check the link trains.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

#	FRANÇAIS — Question / Réponse	ENGLISH — Question / Answer
1380	**Q:** Scénario Senior : le système présente une panne liée à polarity inversion. Quelle est votre méthode RCA ? **R:** Des paires non entraînées ont souvent un problème de polarité.	**Q:** Senior scenario: the system has a failure related to polarity inversion. What is your RCA method? **A:** Untrained pairs often have a polarity problem.
1381	**Q:** Qu'est-ce que « retimer » et où intervient-il dans une carte MPU/CPU ? **R:** Un retimer régénère le signal et son horloge pour étendre la portée.	**Q:** What is retimer, and where does it fit in an MPU/CPU board? **A:** A retimer regenerates the signal and its clock to extend reach.
1382	**Q:** Quels paramètres faut-il vérifier pour retimer pendant la conception ? **R:** Vérifier son alimentation et ses besoins en firmware.	**Q:** What parameters should be checked for retimer during design? **A:** Check its power, supply and firmware needs.
1383	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour retimer ? **R:** Ajoute de la latence et de la puissance.	**Q:** What engineering calculation or budget should you know for retimer? **A:** Adds latency and power.
1384	**Q:** Comment valider retimer sur le prototype ? **R:** Tester les marges de liaison avec et sans lui.	**Q:** How would you validate retimer on the prototype? **A:** Test link margins with and without it.
1385	**Q:** Scénario Senior : le système présente une panne liée à retimer. Quelle est votre méthode RCA ? **R:** Nécessaire quand les pertes du canal dépassent le budget.	**Q:** Senior scenario: the system has a failure related to retimer. What is your RCA method? **A:** Needed when channel loss exceeds the budget.
1386	**Q:** Qu'est-ce que « redriver » et où intervient-il dans une carte MPU/CPU ? **R:** Un redriver amplifie et égalise le signal sans retiming.	**Q:** What is redriver, and where does it fit in an MPU/CPU board? **A:** A redriver amplifies and equalizes the signal without retiming.
1387	**Q:** Quels paramètres faut-il vérifier pour redriver pendant la conception ? **R:** Vérifier les réglages par voie et son alimentation.	**Q:** What parameters should be checked for redriver during design? **A:** Check settings per lane and its supply.
1388	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour redriver ? **R:** Moins cher et moins de latence qu'un retimer mais avec moins de bénéfice.	**Q:** What engineering calculation or budget should you know for redriver? **A:** Cheaper and lower latency than a retimer but with less benefit.
1389	**Q:** Comment valider redriver sur le prototype ? **R:** Ajuster les réglages et confirmer les marges.	**Q:** How would you validate redriver on the prototype? **A:** Tune the settings and confirm margins.
1390	**Q:** Scénario Senior : le système présente une panne liée à redriver. Quelle est votre méthode RCA ? **R:** Des redrivers mal configurés peuvent dégrader la liaison.	**Q:** Senior scenario: the system has a failure related to redriver. What is your RCA method? **A:** Misconfigured redrivers can worsen the link.
1391	**Q:** Qu'est-ce que « PCIe routing » et où intervient-il dans une carte MPU/CPU ? **R:** Le routage PCIe exige des paires adaptées à impédance contrôlée avec peu de vias.	**Q:** What is PCIe routing, and where does it fit in an MPU/CPU board? **A:** PCIe routing needs matched, impedance-controlled pairs with few vias.
1392	**Q:** Quels paramètres faut-il vérifier pour PCIe routing pendant la conception ? **R:** Vérifier stubs de vias, coudes et continuité des plans.	**Q:** What parameters should be checked for PCIe routing during design? **A:** Check via stubs, bends and plane continuity.
1393	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour PCIe routing ? **R:** Rester dans le budget de pertes.	**Q:** What engineering calculation or budget should you know for PCIe routing? **A:** Stay within the loss budget.
1394	**Q:** Comment valider PCIe routing sur le prototype ? **R:** Revoir avec un solveur de champ.	**Q:** How would you validate PCIe routing on the prototype? **A:** Review with a field solver.
1395	**Q:** Scénario Senior : le système présente une panne liée à PCIe routing. Quelle est votre méthode RCA ? **R:** Des pertes excessives causent des replis de vitesse.	**Q:** Senior scenario: the system has a failure related to PCIe routing. What is your RCA method? **A:** Excess loss causes speed fallbacks.
1396	**Q:** Qu'est-ce que « PCIe debug » et où intervient-il dans une carte MPU/CPU ? **R:** Le débogage PCIe combine état de liaison, analyse de protocole et mesure de signal.	**Q:** What is PCIe debug, and where does it fit in an MPU/CPU board? **A:** PCIe debug combines link status, protocol analysis and signal measurement.
1397	**Q:** Quels paramètres faut-il vérifier pour PCIe debug pendant la conception ? **R:** Vérifier d'abord rails, horloge et reset.	**Q:** What parameters should be checked for PCIe debug during design? **A:** Check rails, clock and reset first.
1398	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour PCIe debug ? **R:** Pas de calcul.	**Q:** What engineering calculation or budget should you know for PCIe debug? **A:** No calculation.
1399	**Q:** Comment valider PCIe debug sur le prototype ? **R:** Lire les registres d'état de liaison et capturer avec un analyseur.	**Q:** How would you validate PCIe debug on the prototype? **A:** Read link status registers and capture with an analyzer.
1400	**Q:** Scénario Senior : le système présente une panne liée à PCIe debug. Quelle est votre méthode RCA ? **R:** Trouver le premier état d'entraînement qui échoue.	**Q:** Senior scenario: the system has a failure related to PCIe debug. What is your RCA method? **A:** Find the first failing training state.

15. Storage Interfaces / Interfaces de stockage

#	FRANÇAIS — Question / Réponse	ENGLISH — Question / Answer
1401	**Q:** Qu'est-ce que « NVMe » et où intervient-il dans une carte MPU/CPU ? **R:** Le NVMe est un protocole de stockage sur PCIe qui donne aux SSD faible latence et haut débit.	**Q:** What is NVMe, and where does it fit in an MPU/CPU board? **A:** NVMe is a storage protocol over PCIe that gives SSDs low latency and high throughput.
1402	**Q:** Quels paramètres faut-il vérifier pour NVMe pendant la conception ? **R:** Vérifier voies, reset, horloge de référence et alimentation 3,3 V.	**Q:** What parameters should be checked for NVMe during design? **A:** Check lanes, reset, reference clock and the 3.3 V supply.
1403	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour NVMe ? **R:** Un lien x4 Gen4 donne environ 7,9 Go/s par sens.	**Q:** What engineering calculation or budget should you know for NVMe? **A:** A x4 Gen4 link gives about 7.9 GB/s per direction.
1404	**Q:** Comment valider NVMe sur le prototype ? **R:** Détecter le SSD et exécuter un test de débit.	**Q:** How would you validate NVMe on the prototype? **A:** Detect the SSD and run a throughput test.
1405	**Q:** Scénario Senior : le système présente une panne liée à NVMe. Quelle est votre méthode RCA ? **R:** Un SSD non détecté pointe vers des problèmes d'alimentation, d'horloge ou de voies.	**Q:** Senior scenario: the system has a failure related to NVMe. What is your RCA method? **A:** SSD not detected points to power, clock or lane problems.
1406	**Q:** Qu'est-ce que « M.2 » et où intervient-il dans une carte MPU/CPU ? **R:** Le M.2 est un connecteur compact pour SSD et cartes avec variantes à détrompeur.	**Q:** What is M.2, and where does it fit in an MPU/CPU board? **A:** M.2 is a compact connector form factor for SSDs and cards with keyed variants.
1407	**Q:** Quels paramètres faut-il vérifier pour M.2 pendant la conception ? **R:** Vérifier le type de détrompeur, les voies fournies et le courant 3,3 V.	**Q:** What parameters should be checked for M.2 during design? **A:** Check key type, lanes provided and 3.3 V current.
1408	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour M.2 ? **R:** Budgéter environ 3 à 8 W par SSD sur le rail 3,3 V.	**Q:** What engineering calculation or budget should you know for M.2? **A:** Budget about 3 to 8 W per SSD at the 3.3 V rail.
1409	**Q:** Comment valider M.2 sur le prototype ? **R:** Tester avec plusieurs modules.	**Q:** How would you validate M.2 on the prototype? **A:** Test with several modules.
1410	**Q:** Scénario Senior : le système présente une panne liée à M.2. Quelle est votre méthode RCA ? **R:** Des problèmes selon le module peuvent venir des voies ou du détrompeur.	**Q:** Senior scenario: the system has a failure related to M.2. What is your RCA method? **A:** Module-dependent issues may come from lanes or keys.
1411	**Q:** Qu'est-ce que « PCIe SSD » et où intervient-il dans une carte MPU/CPU ? **R:** Un SSD PCIe utilise directement des voies PCIe au lieu d'une liaison SATA.	**Q:** What is PCIe SSD, and where does it fit in an MPU/CPU board? **A:** A PCIe SSD uses PCIe lanes directly instead of a SATA link.
1412	**Q:** Quels paramètres faut-il vérifier pour PCIe SSD pendant la conception ? **R:** Vérifier la conception thermique et la puissance soutenue.	**Q:** What parameters should be checked for PCIe SSD during design? **A:** Check thermal design and sustained power.
1413	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour PCIe SSD ? **R:** La bande passante est voies fois débit par voie après encodage.	**Q:** What engineering calculation or budget should you know for PCIe SSD? **A:** Bandwidth is lanes times lane rate after encoding.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

#	FRANÇAIS — Question / Réponse	ENGLISH — Question / Answer
1414	**Q:** Comment valider PCIe SSD sur le prototype ? **R:** Exécuter des écritures soutenues en observant la température.	**Q:** How would you validate PCIe SSD on the prototype? **A:** Run sustained writes and watch temperature.
1415	**Q:** Scénario Senior : le système présente une panne liée à PCIe SSD. Quelle est votre méthode RCA ? **R:** Des baisses de débit à chaud indiquent un bridage.	**Q:** Senior scenario: the system has a failure related to PCIe SSD. What is your RCA method? **A:** Throughput drops when hot indicate throttling.
1416	**Q:** Qu'est-ce que « SATA » et où intervient-il dans une carte MPU/CPU ? **R:** Le SATA est une interface de stockage série pour disques jusqu'à 6 Gb/s.	**Q:** What is SATA, and where does it fit in an MPU/CPU board? **A:** SATA is a serial storage interface for drives at up to 6 Gb/s.
1417	**Q:** Quels paramètres faut-il vérifier pour SATA pendant la conception ? **R:** Vérifier connecteur, condensateurs de couplage et alimentation.	**Q:** What parameters should be checked for SATA during design? **A:** Check connector, coupling capacitors and power.
1418	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour SATA ? **R:** Environ 600 Mo/s utilisables à 6 Gb/s.	**Q:** What engineering calculation or budget should you know for SATA? **A:** About 600 MB/s usable at 6 Gb/s.
1419	**Q:** Comment valider SATA sur le prototype ? **R:** Détecter le disque et exécuter des tests de débit.	**Q:** How would you validate SATA on the prototype? **A:** Detect the drive and run throughput tests.
1420	**Q:** Scénario Senior : le système présente une panne liée à SATA. Quelle est votre méthode RCA ? **R:** Des replis de vitesse pointent vers la qualité de signal.	**Q:** Senior scenario: the system has a failure related to SATA. What is your RCA method? **A:** Speed fallbacks point to signal quality.
1421	**Q:** Qu'est-ce que « SATA differential routing » et où intervient-il dans une carte MPU/CPU ? **R:** Le routage différentiel SATA exige des paires 100 ohms avec longueurs adaptées.	**Q:** What is SATA differential routing, and where does it fit in an MPU/CPU board? **A:** SATA differential routing needs 100 ohm pairs with matched lengths.
1422	**Q:** Quels paramètres faut-il vérifier pour SATA differential routing pendant la conception ? **R:** Vérifier condensateurs de couplage et continuité des plans.	**Q:** What parameters should be checked for SATA differential routing during design? **A:** Check coupling capacitors and plane continuity.
1423	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour SATA differential routing ? **R:** Rester dans le budget de pertes du connecteur et des pistes.	**Q:** What engineering calculation or budget should you know for SATA differential routing? **A:** Stay within the connector and trace loss budget.
1424	**Q:** Comment valider SATA differential routing sur le prototype ? **R:** Tester avec plusieurs câbles.	**Q:** How would you validate SATA differential routing on the prototype? **A:** Test with several cables.
1425	**Q:** Scénario Senior : le système présente une panne liée à SATA differential routing. Quelle est votre méthode RCA ? **R:** Des erreurs selon le câble indiquent des problèmes de marge.	**Q:** Senior scenario: the system has a failure related to SATA differential routing. What is your RCA method? **A:** Cable-dependent errors indicate margin problems.
1426	**Q:** Qu'est-ce que « eMMC » et où intervient-il dans une carte MPU/CPU ? **R:** L'eMMC est une flash gérée soudée avec une interface standard couramment utilisée pour le boot et le stockage.	**Q:** What is eMMC, and where does it fit in an MPU/CPU board? **A:** eMMC is soldered managed flash with a standard interface commonly used for boot and storage.
1427	**Q:** Quels paramètres faut-il vérifier pour eMMC pendant la conception ? **R:** Vérifier VCC et VCCQ, reset et largeur de bus.	**Q:** What parameters should be checked for eMMC during design? **A:** Check VCC and VCCQ, reset and bus width.
1428	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour eMMC ? **R:** Le HS400 à 200 MHz donne jusqu'à environ 400 Mo/s.	**Q:** What engineering calculation or budget should you know for eMMC? **A:** HS400 at 200 MHz gives up to about 400 MB/s.
1429	**Q:** Comment valider eMMC sur le prototype ? **R:** Exécuter des tests de lecture et d'écriture.	**Q:** How would you validate eMMC on the prototype? **A:** Run read and write tests.
1430	**Q:** Scénario Senior : le système présente une panne liée à eMMC. Quelle est votre méthode RCA ? **R:** Des erreurs de détection viennent souvent de mauvais niveaux ou de pull-ups manquants.	**Q:** Senior scenario: the system has a failure related to eMMC. What is your RCA method? **A:** Detection errors often come from wrong levels or missing pull-ups.
1431	**Q:** Qu'est-ce que « UFS concept » et où intervient-il dans une carte MPU/CPU ? **R:** L'UFS est une norme de stockage flash série haute vitesse pour mobile et embarqué.	**Q:** What is UFS concept, and where does it fit in an MPU/CPU board? **A:** UFS is a serial high-speed flash storage standard for mobile and embedded devices.
1432	**Q:** Quels paramètres faut-il vérifier pour UFS concept pendant la conception ? **R:** Vérifier nombre de voies, horloge de référence et alimentations.	**Q:** What parameters should be checked for UFS concept during design? **A:** Check lane count, reference clock and supplies.
1433	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour UFS concept ? **R:** La bande passante par voie dépend du gear.	**Q:** What engineering calculation or budget should you know for UFS concept? **A:** Bandwidth per lane depends on the gear.
1434	**Q:** Comment valider UFS concept sur le prototype ? **R:** Exécuter des tests de débit.	**Q:** How would you validate UFS concept on the prototype? **A:** Run throughput tests.
1435	**Q:** Scénario Senior : le système présente une panne liée à UFS concept. Quelle est votre méthode RCA ? **R:** Des échecs de démarrage de liaison pointent vers des problèmes d'alimentation ou d'horloge.	**Q:** Senior scenario: the system has a failure related to UFS concept. What is your RCA method? **A:** Link startup failures point to supply or clock issues.
1436	**Q:** Qu'est-ce que « SD card » et où intervient-il dans une carte MPU/CPU ? **R:** Une interface de carte SD prend en charge un stockage amovible avec modes de tension et de vitesse définis.	**Q:** What is SD card, and where does it fit in an MPU/CPU board? **A:** An SD card interface supports removable storage with defined voltage and speed modes.
1437	**Q:** Quels paramètres faut-il vérifier pour SD card pendant la conception ? **R:** Vérifier la détection de carte, la commutation d'alimentation et l'ESD.	**Q:** What parameters should be checked for SD card during design? **A:** Check card detect, power switching and ESD.
1438	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour SD card ? **R:** Le courant crête peut atteindre plusieurs centaines de milliampères.	**Q:** What engineering calculation or budget should you know for SD card? **A:** Peak current can be several hundred milliamps.
1439	**Q:** Comment valider SD card sur le prototype ? **R:** Tester avec plusieurs cartes.	**Q:** How would you validate SD card on the prototype? **A:** Test with several cards.
1440	**Q:** Scénario Senior : le système présente une panne liée à SD card. Quelle est votre méthode RCA ? **R:** Des échecs spécifiques à une carte pointent vers l'alimentation et la marge de timing.	**Q:** Senior scenario: the system has a failure related to SD card. What is your RCA method? **A:** Card-specific failures point to supply and timing margin.
1441	**Q:** Qu'est-ce que « SPI NOR » et où intervient-il dans une carte MPU/CPU ? **R:** La SPI NOR est une petite flash fiable utilisée pour firmware et code de boot.	**Q:** What is SPI NOR, and where does it fit in an MPU/CPU board? **A:** SPI NOR is small, reliable flash used for firmware and boot code.
1442	**Q:** Quels paramètres faut-il vérifier pour SPI NOR pendant la conception ? **R:** Vérifier tension, vitesse et câblage du mode quad.	**Q:** What parameters should be checked for SPI NOR during design? **A:** Check voltage, speed and quad mode wiring.
1443	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour SPI NOR ? **R:** La vitesse de lecture vaut horloge fois lignes de données divisée par 8.	**Q:** What engineering calculation or budget should you know for SPI NOR? **A:** Read speed equals clock times data lines divided by 8.
1444	**Q:** Comment valider SPI NOR sur le prototype ? **R:** Sonder le SPI et lire l'identifiant.	**Q:** How would you validate SPI NOR on the prototype? **A:** Probe SPI and read the ID.
1445	**Q:** Scénario Senior : le système présente une panne liée à SPI NOR. Quelle est votre méthode RCA ? **R:** Pas de lecture d'ID pointe vers le câblage ou l'alimentation.	**Q:** Senior scenario: the system has a failure related to SPI NOR. What is your RCA method? **A:** No ID readback points to wiring or supply.
1446	**Q:** Qu'est-ce que « NAND flash » et où intervient-il dans une carte MPU/CPU ? **R:** La flash NAND est un stockage dense avec des erreurs nécessitant ECC et gestion des blocs défectueux.	**Q:** What is NAND flash, and where does it fit in an MPU/CPU board? **A:** NAND flash is dense storage with errors that need ECC and bad-block handling.
1447	**Q:** Quels paramètres faut-il vérifier pour NAND flash pendant la conception ? **R:** Vérifier les exigences d'ECC et le contrôleur.	**Q:** What parameters should be checked for NAND flash during design? **A:** Check ECC requirements and the controller.
1448	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour NAND flash ? **R:** La capacité utilisable est inférieure à la capacité brute à cause des blocs de réserve.	**Q:** What engineering calculation or budget should you know for NAND flash? **A:** Usable capacity is less than raw due to spare blocks.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

#	FRANÇAIS — Question / Réponse	ENGLISH — Question / Answer
1449	**Q:** Comment valider NAND flash sur le prototype ? **R:** Exécuter des tests de lecture après écriture.	**Q:** How would you validate NAND flash on the prototype? **A:** Run read-after-write tests.
1450	**Q:** Scénario Senior : le système présente une panne liée à NAND flash. Quelle est votre méthode RCA ? **R:** Une croissance des erreurs dans le temps indique l'usure.	**Q:** Senior scenario: the system has a failure related to NAND flash. What is your RCA method? **A:** Error growth over time indicates wear.
1451	**Q:** Qu'est-ce que « boot storage selection » et où intervient-il dans une carte MPU/CPU ? **R:** Le choix du stockage de boot décide quel média contient le chargeur de première étape.	**Q:** What is boot storage selection, and where does it fit in an MPU/CPU board? **A:** Boot storage selection decides which medium holds the first-stage loader.
1452	**Q:** Quels paramètres faut-il vérifier pour boot storage selection pendant la conception ? **R:** Vérifier ce que la boot ROM prend en charge et le chemin de récupération.	**Q:** What parameters should be checked for boot storage selection during design? **A:** Check what the boot ROM supports and the recovery path.
1453	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour boot storage selection ? **R:** Comparer coût, fiabilité et capacité.	**Q:** What engineering calculation or budget should you know for boot storage selection? **A:** Compare cost, reliability and capacity.
1454	**Q:** Comment valider boot storage selection sur le prototype ? **R:** Tester le boot depuis chaque choix.	**Q:** How would you validate boot storage selection on the prototype? **A:** Test boot from each choice.
1455	**Q:** Scénario Senior : le système présente une panne liée à boot storage selection. Quelle est votre méthode RCA ? **R:** Choisir un média récupérable sur le terrain.	**Q:** Senior scenario: the system has a failure related to boot storage selection. What is your RCA method? **A:** Pick a medium that can be recovered in the field.
1456	**Q:** Qu'est-ce que « write endurance » et où intervient-il dans une carte MPU/CPU ? **R:** L'endurance en écriture est le nombre de cycles programmation/effacement qu'une flash supporte.	**Q:** What is write endurance, and where does it fit in an MPU/CPU board? **A:** Write endurance is the number of program/erase cycles a flash can tolerate.
1457	**Q:** Quels paramètres faut-il vérifier pour write endurance pendant la conception ? **R:** Vérifier la valeur nominale du type de flash choisi.	**Q:** What parameters should be checked for write endurance during design? **A:** Check the rating for the chosen flash type.
1458	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour write endurance ? **R:** La durée de vie vaut endurance fois capacité divisée par débit d'écriture.	**Q:** What engineering calculation or budget should you know for write endurance? **A:** Life equals endurance times capacity divided by write rate.
1459	**Q:** Comment valider write endurance sur le prototype ? **R:** Surveiller les indicateurs d'usure.	**Q:** How would you validate write endurance on the prototype? **A:** Monitor wear indicators.
1460	**Q:** Scénario Senior : le système présente une panne liée à write endurance. Quelle est votre méthode RCA ? **R:** La journalisation sur flash peut la détruire prématurément.	**Q:** Senior scenario: the system has a failure related to write endurance. What is your RCA method? **A:** Logging to flash can kill it early.
1461	**Q:** Qu'est-ce que « power-loss protection concept » et où intervient-il dans une carte MPU/CPU ? **R:** La protection contre les coupures garde les données cohérentes quand l'alimentation tombe pendant des écritures.	**Q:** What is power-loss protection concept, and where does it fit in an MPU/CPU board? **A:** Power-loss protection keeps data consistent when power fails during writes.
1462	**Q:** Quels paramètres faut-il vérifier pour power-loss protection concept pendant la conception ? **R:** Vérifier les condensateurs ou l'alimentation de secours et le choix du système de fichiers.	**Q:** What parameters should be checked for power-loss protection concept during design? **A:** Check for capacitors or backup power and filesystem choice.
1463	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour power-loss protection concept ? **R:** L'énergie de maintien vaut un demi C fois la différence des carrés des tensions.	**Q:** What engineering calculation or budget should you know for power-loss protection concept? **A:** Hold-up energy equals half C times the voltage squared difference.
1464	**Q:** Comment valider power-loss protection concept sur le prototype ? **R:** Couper l'alimentation pendant des écritures et vérifier l'intégrité.	**Q:** How would you validate power-loss protection concept on the prototype? **A:** Cut power during writes and verify integrity.
1465	**Q:** Scénario Senior : le système présente une panne liée à power-loss protection concept. Quelle est votre méthode RCA ? **R:** Une corruption après coupure exige de l'énergie de maintien ou une conception journalisée.	**Q:** Senior scenario: the system has a failure related to power-loss protection concept. What is your RCA method? **A:** Corruption after cuts needs hold-up energy or a journaling design.
1466	**Q:** Qu'est-ce que « hot-plug concept » et où intervient-il dans une carte MPU/CPU ? **R:** Le hot-plug permet d'insérer ou retirer des périphériques sous tension.	**Q:** What is hot-plug concept, and where does it fit in an MPU/CPU board? **A:** Hot-plug allows inserting or removing devices while powered.
1467	**Q:** Quels paramètres faut-il vérifier pour hot-plug concept pendant la conception ? **R:** Vérifier la limitation d'appel de courant et la séquence du connecteur.	**Q:** What parameters should be checked for hot-plug concept during design? **A:** Check inrush limiting and connector sequencing.
1468	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour hot-plug concept ? **R:** Le courant d'appel vaut C fois dV sur dt.	**Q:** What engineering calculation or budget should you know for hot-plug concept? **A:** Inrush current equals C times dV over dt.
1469	**Q:** Comment valider hot-plug concept sur le prototype ? **R:** Tester des insertions répétées.	**Q:** How would you validate hot-plug concept on the prototype? **A:** Test repeated insertions.
1470	**Q:** Scénario Senior : le système présente une panne liée à hot-plug concept. Quelle est votre méthode RCA ? **R:** Des resets à l'insertion pointent vers une chute causée par l'appel de courant.	**Q:** Senior scenario: the system has a failure related to hot-plug concept. What is your RCA method? **A:** Resets on insertion point to inrush droop.
1471	**Q:** Qu'est-ce que « storage power rails » et où intervient-il dans une carte MPU/CPU ? **R:** Les rails d'alimentation du stockage alimentent le contrôleur et la flash avec des tensions spécifiques.	**Q:** What is storage power rails, and where does it fit in an MPU/CPU board? **A:** Storage power rails supply the controller and flash with specific voltages.
1472	**Q:** Quels paramètres faut-il vérifier pour storage power rails pendant la conception ? **R:** Vérifier le courant crête lors de l'écriture.	**Q:** What parameters should be checked for storage power rails during design? **A:** Check peak current at write time.
1473	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour storage power rails ? **R:** Additionner courants moyens et crêtes.	**Q:** What engineering calculation or budget should you know for storage power rails? **A:** Sum average and peak currents.
1474	**Q:** Comment valider storage power rails sur le prototype ? **R:** Mesurer les rails sous charge d'écriture.	**Q:** How would you validate storage power rails on the prototype? **A:** Measure rails under write load.
1475	**Q:** Scénario Senior : le système présente une panne liée à storage power rails. Quelle est votre méthode RCA ? **R:** Une chute pendant les écritures cause des erreurs.	**Q:** Senior scenario: the system has a failure related to storage power rails. What is your RCA method? **A:** Droop during writes causes errors.
1476	**Q:** Qu'est-ce que « storage reset » et où intervient-il dans une carte MPU/CPU ? **R:** Le reset du stockage met le composant dans un état connu au démarrage.	**Q:** What is storage reset, and where does it fit in an MPU/CPU board? **A:** Storage reset puts the device in a known state at start-up.
1477	**Q:** Quels paramètres faut-il vérifier pour storage reset pendant la conception ? **R:** Vérifier le timing par rapport à l'alimentation.	**Q:** What parameters should be checked for storage reset during design? **A:** Check timing against the supply.
1478	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour storage reset ? **R:** Vérifier les largeurs d'impulsion minimales.	**Q:** What engineering calculation or budget should you know for storage reset? **A:** Check minimum pulse widths.
1479	**Q:** Comment valider storage reset sur le prototype ? **R:** Capturer reset et rails.	**Q:** How would you validate storage reset on the prototype? **A:** Capture reset and rails.
1480	**Q:** Scénario Senior : le système présente une panne liée à storage reset. Quelle est votre méthode RCA ? **R:** Des échecs de détection peuvent venir du timing du reset.	**Q:** Senior scenario: the system has a failure related to storage reset. What is your RCA method? **A:** Detection failures can come from reset timing.
1481	**Q:** Qu'est-ce que « storage clocks » et où intervient-il dans une carte MPU/CPU ? **R:** Les horloges de stockage cadencent les transferts entre hôte et périphérique.	**Q:** What is storage clocks, and where does it fit in an MPU/CPU board? **A:** Storage clocks time the transfers between host and device.
1482	**Q:** Quels paramètres faut-il vérifier pour storage clocks pendant la conception ? **R:** Vérifier limites de vitesse d'horloge et qualité de signal.	**Q:** What parameters should be checked for storage clocks during design? **A:** Check clock speed limits and signal quality.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

#	FRANÇAIS — Question / Réponse	ENGLISH — Question / Answer
1483	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour storage clocks ? **R:** Le débit est proportionnel à l'horloge.	**Q:** What engineering calculation or budget should you know for storage clocks? **A:** Throughput scales with clock.
1484	**Q:** Comment valider storage clocks sur le prototype ? **R:** Sonder l'horloge.	**Q:** How would you validate storage clocks on the prototype? **A:** Probe the clock.
1485	**Q:** Scénario Senior : le système présente une panne liée à storage clocks. Quelle est votre méthode RCA ? **R:** Un repli lent pointe vers la qualité du signal.	**Q:** Senior scenario: the system has a failure related to storage clocks. What is your RCA method? **A:** A slow fallback points to signal quality.
1486	**Q:** Qu'est-ce que « storage thermal » et où intervient-il dans une carte MPU/CPU ? **R:** Le comportement thermique du stockage limite la performance soutenue des SSD rapides.	**Q:** What is storage thermal, and where does it fit in an MPU/CPU board? **A:** Storage thermal behavior limits sustained performance of fast SSDs.
1487	**Q:** Quels paramètres faut-il vérifier pour storage thermal pendant la conception ? **R:** Vérifier le flux d'air et la diffusion de chaleur.	**Q:** What parameters should be checked for storage thermal during design? **A:** Check airflow and heat spreading.
1488	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour storage thermal ? **R:** La puissance dissipée détermine la température.	**Q:** What engineering calculation or budget should you know for storage thermal? **A:** Power dissipation drives temperature.
1489	**Q:** Comment valider storage thermal sur le prototype ? **R:** Exécuter des tests soutenus et consigner la température.	**Q:** How would you validate storage thermal on the prototype? **A:** Run sustained tests and log temperature.
1490	**Q:** Scénario Senior : le système présente une panne liée à storage thermal. Quelle est votre méthode RCA ? **R:** Le bridage réduit le débit.	**Q:** Senior scenario: the system has a failure related to storage thermal. What is your RCA method? **A:** Throttling lowers throughput.
1491	**Q:** Qu'est-ce que « storage performance bottleneck » et où intervient-il dans une carte MPU/CPU ? **R:** Un goulot de performance du stockage est l'élément le plus lent du chemin de données.	**Q:** What is storage performance bottleneck, and where does it fit in an MPU/CPU board? **A:** A storage performance bottleneck is the slowest element in the data path.
1492	**Q:** Quels paramètres faut-il vérifier pour storage performance bottleneck pendant la conception ? **R:** Vérifier les limites de liaison, contrôleur et média.	**Q:** What parameters should be checked for storage performance bottleneck during design? **A:** Check link, controller and media limits.
1493	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour storage performance bottleneck ? **R:** Le débit est le minimum le long du chemin.	**Q:** What engineering calculation or budget should you know for storage performance bottleneck? **A:** Throughput is the minimum along the path.
1494	**Q:** Comment valider storage performance bottleneck sur le prototype ? **R:** Mesurer à chaque couche.	**Q:** How would you validate storage performance bottleneck on the prototype? **A:** Measure at each layer.
1495	**Q:** Scénario Senior : le système présente une panne liée à storage performance bottleneck. Quelle est votre méthode RCA ? **R:** Trouver la couche où le débit chute.	**Q:** Senior scenario: the system has a failure related to storage performance bottleneck. What is your RCA method? **A:** Find the layer where throughput drops.
1496	**Q:** Qu'est-ce que « storage bring-up » et où intervient-il dans une carte MPU/CPU ? **R:** La mise en route du stockage vérifie alimentation, liaison, détection et débit dans l'ordre.	**Q:** What is storage bring-up, and where does it fit in an MPU/CPU board? **A:** Storage bring-up verifies power, link, detection and throughput in order.
1497	**Q:** Quels paramètres faut-il vérifier pour storage bring-up pendant la conception ? **R:** Vérifier d'abord rails, reset et horloge.	**Q:** What parameters should be checked for storage bring-up during design? **A:** Check rails, reset and clock first.
1498	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour storage bring-up ? **R:** Consigner les courants.	**Q:** What engineering calculation or budget should you know for storage bring-up? **A:** Record currents.
1499	**Q:** Comment valider storage bring-up sur le prototype ? **R:** Détecter le composant et exécuter des tests.	**Q:** How would you validate storage bring-up on the prototype? **A:** Detect the device and run tests.
1500	**Q:** Scénario Senior : le système présente une panne liée à storage bring-up. Quelle est votre méthode RCA ? **R:** Corriger la première étape défaillante.	**Q:** Senior scenario: the system has a failure related to storage bring-up. What is your RCA method? **A:** Fix the first failing step.

16. USB & Peripheral Connectivity / USB

#	FRANÇAIS — Question / Réponse	ENGLISH — Question / Answer
1501	**Q:** Qu'est-ce que « USB 2.0 » et où intervient-il dans une carte MPU/CPU ? **R:** L'USB 2.0 fonctionne jusqu'à 480 Mb/s sur une paire différentielle.	**Q:** What is USB 2.0, and where does it fit in an MPU/CPU board? **A:** USB 2.0 runs at up to 480 Mb/s over one differential pair.
1502	**Q:** Quels paramètres faut-il vérifier pour USB 2.0 pendant la conception ? **R:** Vérifier routage 90 ohms, ESD et VBUS.	**Q:** What parameters should be checked for USB 2.0 during design? **A:** Check 90 ohm routing, ESD and VBUS.
1503	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour USB 2.0 ? **R:** Le débit utile est d'environ 35 à 40 Mo/s.	**Q:** What engineering calculation or budget should you know for USB 2.0? **A:** Useful throughput is about 35 to 40 MB/s.
1504	**Q:** Comment valider USB 2.0 sur le prototype ? **R:** Tester l'énumération et la vitesse de transfert.	**Q:** How would you validate USB 2.0 on the prototype? **A:** Test enumeration and transfer speed.
1505	**Q:** Scénario Senior : le système présente une panne liée à USB 2.0. Quelle est votre méthode RCA ? **R:** Un repli en full-speed pointe vers la qualité du signal.	**Q:** Senior scenario: the system has a failure related to USB 2.0. What is your RCA method? **A:** Full-speed fallback points to signal quality.
1506	**Q:** Qu'est-ce que « USB 3.x » et où intervient-il dans une carte MPU/CPU ? **R:** L'USB 3.x ajoute des paires SuperSpeed à 5 ou 10 Gb/s.	**Q:** What is USB 3.x, and where does it fit in an MPU/CPU board? **A:** USB 3.x adds SuperSpeed pairs at 5 or 10 Gb/s.
1507	**Q:** Quels paramètres faut-il vérifier pour USB 3.x pendant la conception ? **R:** Vérifier routage, couplage AC et pertes du connecteur.	**Q:** What parameters should be checked for USB 3.x during design? **A:** Check routing, AC coupling and connector loss.
1508	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour USB 3.x ? **R:** 5 Gb/s donne environ 500 Mo/s utilisables.	**Q:** What engineering calculation or budget should you know for USB 3.x? **A:** 5 Gb/s gives about 500 MB/s usable.
1509	**Q:** Comment valider USB 3.x sur le prototype ? **R:** Tester l'énumération SuperSpeed.	**Q:** How would you validate USB 3.x on the prototype? **A:** Test SuperSpeed enumeration.
1510	**Q:** Scénario Senior : le système présente une panne liée à USB 3.x. Quelle est votre méthode RCA ? **R:** Un repli vers l'USB 2 pointe vers des problèmes de paires SuperSpeed.	**Q:** Senior scenario: the system has a failure related to USB 3.x. What is your RCA method? **A:** Fallback to USB 2 points to SuperSpeed pair issues.
1511	**Q:** Qu'est-ce que « USB Type-C » et où intervient-il dans une carte MPU/CPU ? **R:** L'USB Type-C est un connecteur réversible prenant en charge plusieurs protocoles et niveaux de puissance.	**Q:** What is USB Type-C, and where does it fit in an MPU/CPU board? **A:** USB Type-C is a reversible connector supporting several protocols and power levels.
1512	**Q:** Quels paramètres faut-il vérifier pour USB Type-C pendant la conception ? **R:** Vérifier la logique CC et la gestion de l'orientation.	**Q:** What parameters should be checked for USB Type-C during design? **A:** Check CC logic and orientation handling.
1513	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour USB Type-C ? **R:** La puissance monte jusqu'à 100 W ou plus avec PD.	**Q:** What engineering calculation or budget should you know for USB Type-C? **A:** Power ranges up to 100 W or more with PD.
1514	**Q:** Comment valider USB Type-C sur le prototype ? **R:** Tester les deux orientations.	**Q:** How would you validate USB Type-C on the prototype? **A:** Test both orientations.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

Email: ahds@engineer.com

#	FRANÇAIS — Question / Réponse	ENGLISH — Question / Answer
1515	**Q:** Scénario Senior : le système présente une panne liée à USB Type-C. Quelle est votre méthode RCA ? **R:** Fonctionne dans un seul sens pointe vers des erreurs CC ou de mux de voies.	**Q:** Senior scenario: the system has a failure related to USB Type-C. What is your RCA method? **A:** Works one way only points to CC or lane mux errors.
1516	**Q:** Qu'est-ce que « USB-C CC pins » et où intervient-il dans une carte MPU/CPU ? **R:** Les broches CC de l'USB-C signalent le branchement, l'orientation et le courant annoncé.	**Q:** What is USB-C CC pins, and where does it fit in an MPU/CPU board? **A:** USB-C CC pins signal attach, orientation and the current advertised.
1517	**Q:** Quels paramètres faut-il vérifier pour USB-C CC pins pendant la conception ? **R:** Vérifier les valeurs des résistances Rd et Rp.	**Q:** What parameters should be checked for USB-C CC pins during design? **A:** Check Rd and Rp resistor values.
1518	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour USB-C CC pins ? **R:** Rd de 5,1 k identifie un puits.	**Q:** What engineering calculation or budget should you know for USB-C CC pins? **A:** Rd of 5.1 k identifies a sink.
1519	**Q:** Comment valider USB-C CC pins sur le prototype ? **R:** Mesurer les niveaux de tension CC.	**Q:** How would you validate USB-C CC pins on the prototype? **A:** Measure CC voltage levels.
1520	**Q:** Scénario Senior : le système présente une panne liée à USB-C CC pins. Quelle est votre méthode RCA ? **R:** De mauvaises résistances empêchent la négociation de puissance.	**Q:** Senior scenario: the system has a failure related to USB-C CC pins. What is your RCA method? **A:** Wrong resistors cause no power negotiation.
1521	**Q:** Qu'est-ce que « USB role detection » et où intervient-il dans une carte MPU/CPU ? **R:** La détection de rôle USB décide si le port agit comme hôte ou périphérique.	**Q:** What is USB role detection, and where does it fit in an MPU/CPU board? **A:** USB role detection decides whether the port acts as host or device.
1522	**Q:** Quels paramètres faut-il vérifier pour USB role detection pendant la conception ? **R:** Vérifier la logique de détection par ID ou CC.	**Q:** What parameters should be checked for USB role detection during design? **A:** Check ID or CC based detection logic.
1523	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour USB role detection ? **R:** Pas de calcul.	**Q:** What engineering calculation or budget should you know for USB role detection? **A:** No calculation.
1524	**Q:** Comment valider USB role detection sur le prototype ? **R:** Tester les deux rôles.	**Q:** How would you validate USB role detection on the prototype? **A:** Test both roles.
1525	**Q:** Scénario Senior : le système présente une panne liée à USB role detection. Quelle est votre méthode RCA ? **R:** Une mauvaise sélection de rôle pointe vers le câblage de détection.	**Q:** Senior scenario: the system has a failure related to USB role detection. What is your RCA method? **A:** Wrong role selection points to detection wiring.
1526	**Q:** Qu'est-ce que « USB Power Delivery concept » et où intervient-il dans une carte MPU/CPU ? **R:** L'USB Power Delivery négocie tension et courant plus élevés sur la ligne CC.	**Q:** What is USB Power Delivery concept, and where does it fit in an MPU/CPU board? **A:** USB Power Delivery negotiates higher voltage and current over the CC line.
1527	**Q:** Quels paramètres faut-il vérifier pour USB Power Delivery concept pendant la conception ? **R:** Vérifier le contrôleur PD et le chemin de puissance.	**Q:** What parameters should be checked for USB Power Delivery concept during design? **A:** Check the PD controller and the power path.
1528	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour USB Power Delivery concept ? **R:** La puissance vaut tension fois courant du contrat.	**Q:** What engineering calculation or budget should you know for USB Power Delivery concept? **A:** Power equals voltage times current at the contract.
1529	**Q:** Comment valider USB Power Delivery concept sur le prototype ? **R:** Tester avec plusieurs chargeurs.	**Q:** How would you validate USB Power Delivery concept on the prototype? **A:** Test with several chargers.
1530	**Q:** Scénario Senior : le système présente une panne liée à USB Power Delivery concept. Quelle est votre méthode RCA ? **R:** Des échecs selon le chargeur exigent les journaux de négociation.	**Q:** Senior scenario: the system has a failure related to USB Power Delivery concept. What is your RCA method? **A:** Charger-dependent failures need negotiation logs.
1531	**Q:** Qu'est-ce que « USB differential pair » et où intervient-il dans une carte MPU/CPU ? **R:** La paire différentielle USB transporte D+ et D− pour l'USB 2.0.	**Q:** What is USB differential pair, and where does it fit in an MPU/CPU board? **A:** The USB differential pair carries D+ and D− for USB 2.0.
1532	**Q:** Quels paramètres faut-il vérifier pour USB differential pair pendant la conception ? **R:** Router à 90 ohms avec longueurs adaptées.	**Q:** What parameters should be checked for USB differential pair during design? **A:** Route at 90 ohm with matched lengths.
1533	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour USB differential pair ? **R:** Garder un faible décalage.	**Q:** What engineering calculation or budget should you know for USB differential pair? **A:** Keep skew small.
1534	**Q:** Comment valider USB differential pair sur le prototype ? **R:** Vérifier le diagramme de l'oeil.	**Q:** How would you validate USB differential pair on the prototype? **A:** Check the eye diagram.
1535	**Q:** Scénario Senior : le système présente une panne liée à USB differential pair. Quelle est votre méthode RCA ? **R:** Des violations de l'oeil causent des coupures.	**Q:** Senior scenario: the system has a failure related to USB differential pair. What is your RCA method? **A:** Eye violations cause dropouts.
1536	**Q:** Qu'est-ce que « SuperSpeed pairs » et où intervient-il dans une carte MPU/CPU ? **R:** Les paires SuperSpeed transportent les données USB 3 dans des paires TX et RX séparées.	**Q:** What is SuperSpeed pairs, and where does it fit in an MPU/CPU board? **A:** SuperSpeed pairs carry the USB 3 data in separate TX and RX pairs.
1537	**Q:** Quels paramètres faut-il vérifier pour SuperSpeed pairs pendant la conception ? **R:** Router en paires 85 à 90 ohms avec condensateurs AC.	**Q:** What parameters should be checked for SuperSpeed pairs during design? **A:** Route as 85 to 90 ohm pairs with AC caps.
1538	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour SuperSpeed pairs ? **R:** Respecter le budget de pertes.	**Q:** What engineering calculation or budget should you know for SuperSpeed pairs? **A:** Respect the loss budget.
1539	**Q:** Comment valider SuperSpeed pairs sur le prototype ? **R:** Vérifier l'état de la liaison.	**Q:** How would you validate SuperSpeed pairs on the prototype? **A:** Check link status.
1540	**Q:** Scénario Senior : le système présente une panne liée à SuperSpeed pairs. Quelle est votre méthode RCA ? **R:** Un repli de vitesse pointe vers les pertes du canal.	**Q:** Senior scenario: the system has a failure related to SuperSpeed pairs. What is your RCA method? **A:** Speed fallback points to channel loss.
1541	**Q:** Qu'est-ce que « USB PHY » et où intervient-il dans une carte MPU/CPU ? **R:** Le PHY USB convertit les données numériques en signaux différentiels analogiques.	**Q:** What is USB PHY, and where does it fit in an MPU/CPU board? **A:** The USB PHY converts digital data to analog differential signals.
1542	**Q:** Quels paramètres faut-il vérifier pour USB PHY pendant la conception ? **R:** Vérifier son alimentation et son horloge de référence.	**Q:** What parameters should be checked for USB PHY during design? **A:** Check its supply and reference clock.
1543	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour USB PHY ? **R:** Précision d'horloge dans 500 ppm pour l'USB 2.	**Q:** What engineering calculation or budget should you know for USB PHY? **A:** Clock accuracy within 500 ppm for USB 2.
1544	**Q:** Comment valider USB PHY sur le prototype ? **R:** Mesurer l'horloge.	**Q:** How would you validate USB PHY on the prototype? **A:** Measure the clock.
1545	**Q:** Scénario Senior : le système présente une panne liée à USB PHY. Quelle est votre méthode RCA ? **R:** Une absence d'énumération peut venir d'une mauvaise horloge.	**Q:** Senior scenario: the system has a failure related to USB PHY. What is your RCA method? **A:** No enumeration may come from a wrong clock.
1546	**Q:** Qu'est-ce que « ESD protection » et où intervient-il dans une carte MPU/CPU ? **R:** La protection ESD écrête les transitoires sur les lignes USB exposées.	**Q:** What is ESD protection, and where does it fit in an MPU/CPU board? **A:** ESD protection clamps transients on exposed USB lines.
1547	**Q:** Quels paramètres faut-il vérifier pour ESD protection pendant la conception ? **R:** Vérifier capacité et tension d'écrêtage.	**Q:** What parameters should be checked for ESD protection during design? **A:** Check capacitance and clamp voltage.
1548	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour ESD protection ? **R:** Des composants à faible capacité sont nécessaires en haute vitesse.	**Q:** What engineering calculation or budget should you know for ESD protection? **A:** Low capacitance parts are needed for high speed.
1549	**Q:** Comment valider ESD protection sur le prototype ? **R:** Tester avec un pistolet ESD.	**Q:** How would you validate ESD protection on the prototype? **A:** Test with a gun.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

Email: ahds@engineer.com

#	FRANÇAIS — Question / Réponse	ENGLISH — Question / Answer
1550	**Q:** Scénario Senior : le système présente une panne liée à ESD protection. Quelle est votre méthode RCA ? **R:** Une forte capacité ferme l'oeil.	**Q:** Senior scenario: the system has a failure related to ESD protection. What is your RCA method? **A:** High capacitance closes the eye.
1551	**Q:** Qu'est-ce que « common-mode choke decision » et où intervient-il dans une carte MPU/CPU ? **R:** Une self de mode commun réduit le bruit sur les lignes USB mais peut nuire aux signaux haute vitesse.	**Q:** What is common-mode choke decision, and where does it fit in an MPU/CPU board? **A:** A common-mode choke reduces noise on USB lines but may hurt high-speed signals.
1552	**Q:** Quels paramètres faut-il vérifier pour common-mode choke decision pendant la conception ? **R:** Vérifier si la vitesse le permet.	**Q:** What parameters should be checked for common-mode choke decision during design? **A:** Check whether the speed allows it.
1553	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour common-mode choke decision ? **R:** Choisir un composant prévu pour le débit.	**Q:** What engineering calculation or budget should you know for common-mode choke decision? **A:** Choose a part rated for the data rate.
1554	**Q:** Comment valider common-mode choke decision sur le prototype ? **R:** Comparer les diagrammes de l'oeil avec et sans.	**Q:** How would you validate common-mode choke decision on the prototype? **A:** Compare eye diagrams with and without it.
1555	**Q:** Scénario Senior : le système présente une panne liée à common-mode choke decision. Quelle est votre méthode RCA ? **R:** De mauvaises selfs causent des coupures.	**Q:** Senior scenario: the system has a failure related to common-mode choke decision. What is your RCA method? **A:** Wrong choke parts cause dropouts.
1556	**Q:** Qu'est-ce que « VBUS power switch » et où intervient-il dans une carte MPU/CPU ? **R:** Un interrupteur VBUS contrôle et protège l'alimentation des périphériques connectés.	**Q:** What is VBUS power switch, and where does it fit in an MPU/CPU board? **A:** A VBUS power switch controls and protects the supply to attached devices.
1557	**Q:** Quels paramètres faut-il vérifier pour VBUS power switch pendant la conception ? **R:** Vérifier limite de courant et démarrage progressif.	**Q:** What parameters should be checked for VBUS power switch during design? **A:** Check current limit and soft-start.
1558	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour VBUS power switch ? **R:** Régler la limite au-dessus du courant maximal des périphériques.	**Q:** What engineering calculation or budget should you know for VBUS power switch? **A:** Set the limit above the maximum device draw.
1559	**Q:** Comment valider VBUS power switch sur le prototype ? **R:** Tester court-circuit et surcharge.	**Q:** How would you validate VBUS power switch on the prototype? **A:** Test short and overload.
1560	**Q:** Scénario Senior : le système présente une panne liée à VBUS power switch. Quelle est votre méthode RCA ? **R:** De faux déclenchements pointent vers la limite ou l'appel de courant.	**Q:** Senior scenario: the system has a failure related to VBUS power switch. What is your RCA method? **A:** False trips point to limit or inrush.
1561	**Q:** Qu'est-ce que « overcurrent protection » et où intervient-il dans une carte MPU/CPU ? **R:** La protection contre les surintensités évite les dommages causés par une charge USB défectueuse.	**Q:** What is overcurrent protection, and where does it fit in an MPU/CPU board? **A:** Overcurrent protection prevents damage from a faulty USB load.
1562	**Q:** Quels paramètres faut-il vérifier pour overcurrent protection pendant la conception ? **R:** Vérifier le signal de drapeau et sa gestion.	**Q:** What parameters should be checked for overcurrent protection during design? **A:** Check the flag signal and its handling.
1563	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour overcurrent protection ? **R:** La limite vaut la capacité du port avec marge.	**Q:** What engineering calculation or budget should you know for overcurrent protection? **A:** Limit equals port rating with margin.
1564	**Q:** Comment valider overcurrent protection sur le prototype ? **R:** Appliquer des surcharges.	**Q:** How would you validate overcurrent protection on the prototype? **A:** Apply overloads.
1565	**Q:** Scénario Senior : le système présente une panne liée à overcurrent protection. Quelle est votre méthode RCA ? **R:** Des drapeaux non gérés peuvent laisser un port éteint.	**Q:** Senior scenario: the system has a failure related to overcurrent protection. What is your RCA method? **A:** Unhandled flags can leave a port off.
1566	**Q:** Qu'est-ce que « USB hub » et où intervient-il dans une carte MPU/CPU ? **R:** Un hub USB étend un port en plusieurs et partage la bande passante.	**Q:** What is USB hub, and where does it fit in an MPU/CPU board? **A:** A USB hub expands one port into several and shares bandwidth.
1567	**Q:** Quels paramètres faut-il vérifier pour USB hub pendant la conception ? **R:** Vérifier la puissance par port et la vitesse amont.	**Q:** What parameters should be checked for USB hub during design? **A:** Check power per port and upstream speed.
1568	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour USB hub ? **R:** La bande passante est partagée entre les ports.	**Q:** What engineering calculation or budget should you know for USB hub? **A:** Bandwidth is shared across ports.
1569	**Q:** Comment valider USB hub sur le prototype ? **R:** Tester avec plusieurs périphériques.	**Q:** How would you validate USB hub on the prototype? **A:** Test with multiple devices.
1570	**Q:** Scénario Senior : le système présente une panne liée à USB hub. Quelle est votre méthode RCA ? **R:** Des coupures peuvent venir d'une surcharge de puissance ou de bande passante.	**Q:** Senior scenario: the system has a failure related to USB hub. What is your RCA method? **A:** Dropouts may come from power or bandwidth overload.
1571	**Q:** Qu'est-ce que « USB host » et où intervient-il dans une carte MPU/CPU ? **R:** Un hôte USB contrôle le bus et alimente les périphériques.	**Q:** What is USB host, and where does it fit in an MPU/CPU board? **A:** A USB host controls the bus and supplies power to devices.
1572	**Q:** Quels paramètres faut-il vérifier pour USB host pendant la conception ? **R:** Vérifier l'alimentation VBUS et la gestion des surintensités.	**Q:** What parameters should be checked for USB host during design? **A:** Check the VBUS supply and overcurrent handling.
1573	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour USB host ? **R:** Additionner les courants des périphériques.	**Q:** What engineering calculation or budget should you know for USB host? **A:** Sum device currents.
1574	**Q:** Comment valider USB host sur le prototype ? **R:** Tester l'énumération.	**Q:** How would you validate USB host on the prototype? **A:** Test enumeration.
1575	**Q:** Scénario Senior : le système présente une panne liée à USB host. Quelle est votre méthode RCA ? **R:** Des périphériques manquants pointent vers VBUS ou le câblage des données.	**Q:** Senior scenario: the system has a failure related to USB host. What is your RCA method? **A:** Missing devices point to VBUS or data wiring.
1576	**Q:** Qu'est-ce que « USB device » et où intervient-il dans une carte MPU/CPU ? **R:** Un périphérique USB répond à un hôte et peut en tirer de l'alimentation.	**Q:** What is USB device, and where does it fit in an MPU/CPU board? **A:** A USB device responds to a host and may draw power from it.
1577	**Q:** Quels paramètres faut-il vérifier pour USB device pendant la conception ? **R:** Vérifier le pull-up sur D+ et la détection VBUS.	**Q:** What parameters should be checked for USB device during design? **A:** Check pull-up on D+ and VBUS sensing.
1578	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour USB device ? **R:** Rester dans le courant déclaré.	**Q:** What engineering calculation or budget should you know for USB device? **A:** Stay within the declared current.
1579	**Q:** Comment valider USB device sur le prototype ? **R:** Se connecter à un hôte.	**Q:** How would you validate USB device on the prototype? **A:** Connect to a host.
1580	**Q:** Scénario Senior : le système présente une panne liée à USB device. Quelle est votre méthode RCA ? **R:** Non reconnu signifie souvent le pull-up D+ ou les descripteurs.	**Q:** Senior scenario: the system has a failure related to USB device. What is your RCA method? **A:** Not recognized often means the D+ pull-up or descriptors.
1581	**Q:** Qu'est-ce que « USB OTG concept » et où intervient-il dans une carte MPU/CPU ? **R:** L'USB OTG permet à un port d'agir comme hôte ou périphérique selon la connexion.	**Q:** What is USB OTG concept, and where does it fit in an MPU/CPU board? **A:** USB OTG lets a port act as host or device depending on the connection.
1582	**Q:** Quels paramètres faut-il vérifier pour USB OTG concept pendant la conception ? **R:** Vérifier la détection d'ID et le contrôle VBUS.	**Q:** What parameters should be checked for USB OTG concept during design? **A:** Check ID detection and VBUS control.
1583	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour USB OTG concept ? **R:** VBUS ne doit être piloté qu'en mode hôte.	**Q:** What engineering calculation or budget should you know for USB OTG concept? **A:** VBUS must be driven only in host mode.
1584	**Q:** Comment valider USB OTG concept sur le prototype ? **R:** Tester les deux rôles.	**Q:** How would you validate USB OTG concept on the prototype? **A:** Test both roles.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

#	FRANÇAIS — Question / Réponse	ENGLISH — Question / Answer
1585	**Q:** Scénario Senior : le système présente une panne liée à USB OTG concept. Quelle est votre méthode RCA ? **R:** Deux sources VBUS simultanées peuvent endommager le matériel.	**Q:** Senior scenario: the system has a failure related to USB OTG concept. What is your RCA method? **A:** Both VBUS sources at once can damage hardware.
1586	**Q:** Qu'est-ce que « USB routing » et où intervient-il dans une carte MPU/CPU ? **R:** Le routage USB garde les paires courtes, adaptées et au-dessus d'un plan de référence continu.	**Q:** What is USB routing, and where does it fit in an MPU/CPU board? **A:** USB routing keeps pairs short, matched and over a solid reference plane.
1587	**Q:** Quels paramètres faut-il vérifier pour USB routing pendant la conception ? **R:** Éviter les vias et rester éloigné du bruit.	**Q:** What parameters should be checked for USB routing during design? **A:** Avoid vias and keep away from noise.
1588	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour USB routing ? **R:** Adapter les longueurs à quelques mils.	**Q:** What engineering calculation or budget should you know for USB routing? **A:** Match lengths to a few mils.
1589	**Q:** Comment valider USB routing sur le prototype ? **R:** Revoir le layout.	**Q:** How would you validate USB routing on the prototype? **A:** Review layout.
1590	**Q:** Scénario Senior : le système présente une panne liée à USB routing. Quelle est votre méthode RCA ? **R:** Un mauvais routage conduit à des erreurs.	**Q:** Senior scenario: the system has a failure related to USB routing. What is your RCA method? **A:** Poor routing leads to errors.
1591	**Q:** Qu'est-ce que « USB eye diagram concept » et où intervient-il dans une carte MPU/CPU ? **R:** Le diagramme de l'oeil USB montre la qualité du signal par rapport à un masque.	**Q:** What is USB eye diagram concept, and where does it fit in an MPU/CPU board? **A:** The USB eye diagram shows signal quality against a template mask.
1592	**Q:** Quels paramètres faut-il vérifier pour USB eye diagram concept pendant la conception ? **R:** Vérifier le montage de test de conformité.	**Q:** What parameters should be checked for USB eye diagram concept during design? **A:** Check the compliance test setup.
1593	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour USB eye diagram concept ? **R:** Pas de calcul ; comparer au masque.	**Q:** What engineering calculation or budget should you know for USB eye diagram concept? **A:** No calculation; compare to mask.
1594	**Q:** Comment valider USB eye diagram concept sur le prototype ? **R:** Capturer avec le montage de test.	**Q:** How would you validate USB eye diagram concept on the prototype? **A:** Capture with the test fixture.
1595	**Q:** Scénario Senior : le système présente une panne liée à USB eye diagram concept. Quelle est votre méthode RCA ? **R:** Un oeil fermé pointe vers l'impédance ou la charge.	**Q:** Senior scenario: the system has a failure related to USB eye diagram concept. What is your RCA method? **A:** A closed eye points to impedance or loading.
1596	**Q:** Qu'est-ce que « USB bring-up » et où intervient-il dans une carte MPU/CPU ? **R:** La mise en route USB vérifie VBUS, horloge, énumération et transfert.	**Q:** What is USB bring-up, and where does it fit in an MPU/CPU board? **A:** USB bring-up checks VBUS, clock, enumeration and transfer.
1597	**Q:** Quels paramètres faut-il vérifier pour USB bring-up pendant la conception ? **R:** Vérifier d'abord alimentations et horloge.	**Q:** What parameters should be checked for USB bring-up during design? **A:** Check supplies and the clock first.
1598	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour USB bring-up ? **R:** Consigner le courant VBUS.	**Q:** What engineering calculation or budget should you know for USB bring-up? **A:** Record VBUS current.
1599	**Q:** Comment valider USB bring-up sur le prototype ? **R:** Énumérer plusieurs périphériques.	**Q:** How would you validate USB bring-up on the prototype? **A:** Enumerate several devices.
1600	**Q:** Scénario Senior : le système présente une panne liée à USB bring-up. Quelle est votre méthode RCA ? **R:** Corriger la première étape défaillante.	**Q:** Senior scenario: the system has a failure related to USB bring-up. What is your RCA method? **A:** Fix the first failing step.

17. Ethernet & Network Interfaces / Ethernet

#	FRANÇAIS — Question / Réponse	ENGLISH — Question / Answer
1601	**Q:** Qu'est-ce que « Ethernet MAC » et où intervient-il dans une carte MPU/CPU ? **R:** Le MAC Ethernet construit et analyse les trames côté hôte.	**Q:** What is Ethernet MAC, and where does it fit in an MPU/CPU board? **A:** The Ethernet MAC builds and parses frames on the host side.
1602	**Q:** Quels paramètres faut-il vérifier pour Ethernet MAC pendant la conception ? **R:** Vérifier l'interface PHY et les horloges.	**Q:** What parameters should be checked for Ethernet MAC during design? **A:** Check the PHY interface and clocks.
1603	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour Ethernet MAC ? **R:** Le débit est le débit de ligne fois le rendement.	**Q:** What engineering calculation or budget should you know for Ethernet MAC? **A:** Throughput is line rate times efficiency.
1604	**Q:** Comment valider Ethernet MAC sur le prototype ? **R:** Vérifier les compteurs et un ping.	**Q:** How would you validate Ethernet MAC on the prototype? **A:** Check counters and ping.
1605	**Q:** Scénario Senior : le système présente une panne liée à Ethernet MAC. Quelle est votre méthode RCA ? **R:** Liaison inactive pointe vers l'horloge ou le reset du PHY.	**Q:** Senior scenario: the system has a failure related to Ethernet MAC. What is your RCA method? **A:** Link down points to PHY clock or reset.
1606	**Q:** Qu'est-ce que « Ethernet PHY » et où intervient-il dans une carte MPU/CPU ? **R:** Le PHY Ethernet convertit les signaux du MAC en signaux de ligne sur le câble.	**Q:** What is Ethernet PHY, and where does it fit in an MPU/CPU board? **A:** The Ethernet PHY converts MAC signals to line signals on the cable.
1607	**Q:** Quels paramètres faut-il vérifier pour Ethernet PHY pendant la conception ? **R:** Vérifier alimentation, reset, horloge et straps.	**Q:** What parameters should be checked for Ethernet PHY during design? **A:** Check supply, reset, clock and straps.
1608	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour Ethernet PHY ? **R:** La puissance est d'environ 0,3 à 1 W par port.	**Q:** What engineering calculation or budget should you know for Ethernet PHY? **A:** Power is about 0.3 to 1 W per port.
1609	**Q:** Comment valider Ethernet PHY sur le prototype ? **R:** Lire l'ID du PHY par MDIO.	**Q:** How would you validate Ethernet PHY on the prototype? **A:** Read PHY ID over MDIO.
1610	**Q:** Scénario Senior : le système présente une panne liée à Ethernet PHY. Quelle est votre méthode RCA ? **R:** Pas d'ID pointe vers reset, horloge ou adresse.	**Q:** Senior scenario: the system has a failure related to Ethernet PHY. What is your RCA method? **A:** No ID points to reset, clock or address.
1611	**Q:** Qu'est-ce que « MII » et où intervient-il dans une carte MPU/CPU ? **R:** Le MII est l'interface parallèle 4 bits d'origine entre MAC et PHY.	**Q:** What is MII, and where does it fit in an MPU/CPU board? **A:** MII is the original 4-bit parallel MAC to PHY interface.
1612	**Q:** Quels paramètres faut-il vérifier pour MII pendant la conception ? **R:** Vérifier les horloges 25 MHz et les 16 signaux.	**Q:** What parameters should be checked for MII during design? **A:** Check the 25 MHz clocks and 16 signals.
1613	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour MII ? **R:** Exige de nombreuses broches.	**Q:** What engineering calculation or budget should you know for MII? **A:** Needs many pins.
1614	**Q:** Comment valider MII sur le prototype ? **R:** Sonder horloges et données.	**Q:** How would you validate MII on the prototype? **A:** Probe clocks and data.
1615	**Q:** Scénario Senior : le système présente une panne liée à MII. Quelle est votre méthode RCA ? **R:** Le nombre de broches motive le passage au RMII.	**Q:** Senior scenario: the system has a failure related to MII. What is your RCA method? **A:** Pin count drives the move to RMII.
1616	**Q:** Qu'est-ce que « RMII » et où intervient-il dans une carte MPU/CPU ? **R:** Le RMII réduit le nombre de broches avec des données 2 bits et une référence 50 MHz.	**Q:** What is RMII, and where does it fit in an MPU/CPU board? **A:** RMII reduces the pin count with 2-bit data and a 50 MHz reference.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

#	FRANÇAIS — Question / Réponse	ENGLISH — Question / Answer
1617	**Q:** Quels paramètres faut-il vérifier pour RMII pendant la conception ? **R:** Vérifier qui fournit l'horloge 50 MHz.	**Q:** What parameters should be checked for RMII during design? **A:** Check who provides the 50 MHz clock.
1618	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour RMII ? **R:** 100 Mb/s avec 2 bits à 50 MHz.	**Q:** What engineering calculation or budget should you know for RMII? **A:** 100 Mb/s with 2 bits at 50 MHz.
1619	**Q:** Comment valider RMII sur le prototype ? **R:** Mesurer l'horloge de référence.	**Q:** How would you validate RMII on the prototype? **A:** Measure the reference clock.
1620	**Q:** Scénario Senior : le système présente une panne liée à RMII. Quelle est votre méthode RCA ? **R:** Une horloge 50 MHz manquante arrête la liaison.	**Q:** Senior scenario: the system has a failure related to RMII. What is your RCA method? **A:** A missing 50 MHz clock stops the link.
1621	**Q:** Qu'est-ce que « RGMII » et où intervient-il dans une carte MPU/CPU ? **R:** Le RGMII prend en charge le gigabit avec données 4 bits sur les deux fronts à 125 MHz.	**Q:** What is RGMII, and where does it fit in an MPU/CPU board? **A:** RGMII supports gigabit with 4-bit data on both clock edges at 125 MHz.
1622	**Q:** Quels paramètres faut-il vérifier pour RGMII pendant la conception ? **R:** Vérifier le réglage de délai sur les horloges TX et RX.	**Q:** What parameters should be checked for RGMII during design? **A:** Check the delay setting on TX and RX clocks.
1623	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour RGMII ? **R:** 1 Gb/s avec 4 bits à 125 MHz DDR.	**Q:** What engineering calculation or budget should you know for RGMII? **A:** 1 Gb/s with 4 bits at 125 MHz DDR.
1624	**Q:** Comment valider RGMII sur le prototype ? **R:** Vérifier les compteurs d'erreurs.	**Q:** How would you validate RGMII on the prototype? **A:** Check error counters.
1625	**Q:** Scénario Senior : le système présente une panne liée à RGMII. Quelle est votre méthode RCA ? **R:** Un mauvais délai d'horloge cause des erreurs CRC.	**Q:** Senior scenario: the system has a failure related to RGMII. What is your RCA method? **A:** Wrong clock delay causes CRC errors.
1626	**Q:** Qu'est-ce que « SGMII concept » et où intervient-il dans une carte MPU/CPU ? **R:** Le SGMII est une liaison série MAC vers PHY à 1,25 Gb/s.	**Q:** What is SGMII concept, and where does it fit in an MPU/CPU board? **A:** SGMII is a serial MAC to PHY link at 1.25 Gb/s.
1627	**Q:** Quels paramètres faut-il vérifier pour SGMII concept pendant la conception ? **R:** Vérifier le couplage AC et le routage différentiel.	**Q:** What parameters should be checked for SGMII concept during design? **A:** Check AC coupling and differential routing.
1628	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour SGMII concept ? **R:** 1,25 Gb/s transporte le gigabit après 8b/10b.	**Q:** What engineering calculation or budget should you know for SGMII concept? **A:** 1.25 Gb/s carries gigabit after 8b/10b.
1629	**Q:** Comment valider SGMII concept sur le prototype ? **R:** Vérifier l'état de la liaison.	**Q:** How would you validate SGMII concept on the prototype? **A:** Check link status.
1630	**Q:** Scénario Senior : le système présente une panne liée à SGMII concept. Quelle est votre méthode RCA ? **R:** Des problèmes de liaison pointent vers polarité ou couplage.	**Q:** Senior scenario: the system has a failure related to SGMII concept. What is your RCA method? **A:** Link problems point to polarity or coupling.
1631	**Q:** Qu'est-ce que « MDI pairs » et où intervient-il dans une carte MPU/CPU ? **R:** Les paires MDI sont les quatre paires torsadées côté câble d'un PHY.	**Q:** What is MDI pairs, and where does it fit in an MPU/CPU board? **A:** MDI pairs are the four twisted pairs at the cable side of a PHY.
1632	**Q:** Quels paramètres faut-il vérifier pour MDI pairs pendant la conception ? **R:** Vérifier les transformateurs et l'alimentation du point milieu.	**Q:** What parameters should be checked for MDI pairs during design? **A:** Check the magnetics and the center tap supply.
1633	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour MDI pairs ? **R:** Router en différentiel 100 ohms.	**Q:** What engineering calculation or budget should you know for MDI pairs? **A:** Route as 100 ohm differential.
1634	**Q:** Comment valider MDI pairs sur le prototype ? **R:** Vérifier avec un testeur de câble.	**Q:** How would you validate MDI pairs on the prototype? **A:** Check with a cable tester.
1635	**Q:** Scénario Senior : le système présente une panne liée à MDI pairs. Quelle est votre méthode RCA ? **R:** Des paires inversées peuvent fonctionner avec l'auto-MDIX.	**Q:** Senior scenario: the system has a failure related to MDI pairs. What is your RCA method? **A:** Swapped pairs may still work with auto-MDIX.
1636	**Q:** Qu'est-ce que « magnetics » et où intervient-il dans une carte MPU/CPU ? **R:** Les transformateurs fournissent isolation et filtrage de mode commun pour l'Ethernet.	**Q:** What is magnetics, and where does it fit in an MPU/CPU board? **A:** Magnetics provide isolation and common-mode filtering for Ethernet.
1637	**Q:** Quels paramètres faut-il vérifier pour magnetics pendant la conception ? **R:** Vérifier la tension d'isolation et le layout.	**Q:** What parameters should be checked for magnetics during design? **A:** Check isolation rating and layout.
1638	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour magnetics ? **R:** L'isolation typique est de 1,5 kV.	**Q:** What engineering calculation or budget should you know for magnetics? **A:** Typical isolation is 1.5 kV.
1639	**Q:** Comment valider magnetics sur le prototype ? **R:** Vérifier pertes de retour et EMI.	**Q:** How would you validate magnetics on the prototype? **A:** Check return loss and EMI.
1640	**Q:** Scénario Senior : le système présente une panne liée à magnetics. Quelle est votre méthode RCA ? **R:** Un mauvais layout des transformateurs augmente les émissions.	**Q:** Senior scenario: the system has a failure related to magnetics. What is your RCA method? **A:** Poor magnetics layout raises emissions.
1641	**Q:** Qu'est-ce que « RJ45 » et où intervient-il dans une carte MPU/CPU ? **R:** Le connecteur RJ45 intègre souvent transformateurs et LED.	**Q:** What is RJ45, and where does it fit in an MPU/CPU board? **A:** The RJ45 connector often integrates magnetics and LEDs.
1642	**Q:** Quels paramètres faut-il vérifier pour RJ45 pendant la conception ? **R:** Vérifier brochage, mise à la terre du blindage et pilotage des LED.	**Q:** What parameters should be checked for RJ45 during design? **A:** Check pinout, shield grounding and LED drive.
1643	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour RJ45 ? **R:** Les courants de LED sont de quelques mA.	**Q:** What engineering calculation or budget should you know for RJ45? **A:** LED currents are a few mA.
1644	**Q:** Comment valider RJ45 sur le prototype ? **R:** Tester avec un câble.	**Q:** How would you validate RJ45 on the prototype? **A:** Test with a cable.
1645	**Q:** Scénario Senior : le système présente une panne liée à RJ45. Quelle est votre méthode RCA ? **R:** La mise à la terre du blindage affecte la CEM.	**Q:** Senior scenario: the system has a failure related to RJ45. What is your RCA method? **A:** Shield grounding affects EMC.
1646	**Q:** Qu'est-ce que « PHY reference clock » et où intervient-il dans une carte MPU/CPU ? **R:** L'horloge de référence du PHY est typiquement 25 MHz depuis un quartz ou un oscillateur.	**Q:** What is PHY reference clock, and where does it fit in an MPU/CPU board? **A:** The PHY reference clock is typically 25 MHz from a crystal or oscillator.
1647	**Q:** Quels paramètres faut-il vérifier pour PHY reference clock pendant la conception ? **R:** Vérifier la précision de ±50 ppm.	**Q:** What parameters should be checked for PHY reference clock during design? **A:** Check accuracy of ±50 ppm.
1648	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour PHY reference clock ? **R:** Le budget d'erreur de fréquence est de ±100 ppm entre extrémités.	**Q:** What engineering calculation or budget should you know for PHY reference clock? **A:** Frequency error budget is ±100 ppm between ends.
1649	**Q:** Comment valider PHY reference clock sur le prototype ? **R:** Mesurer la fréquence.	**Q:** How would you validate PHY reference clock on the prototype? **A:** Measure frequency.
1650	**Q:** Scénario Senior : le système présente une panne liée à PHY reference clock. Quelle est votre méthode RCA ? **R:** Une mauvaise fréquence casse la liaison.	**Q:** Senior scenario: the system has a failure related to PHY reference clock. What is your RCA method? **A:** Wrong frequency breaks the link.
1651	**Q:** Qu'est-ce que « PHY reset » et où intervient-il dans une carte MPU/CPU ? **R:** Le reset du PHY le met dans un état connu après stabilisation de l'alimentation.	**Q:** What is PHY reset, and where does it fit in an MPU/CPU board? **A:** PHY reset puts it in a known state after power is stable.
1652	**Q:** Quels paramètres faut-il vérifier pour PHY reset pendant la conception ? **R:** Vérifier le timing et le verrouillage des straps au reset.	**Q:** What parameters should be checked for PHY reset during design? **A:** Check timing and the strap latching at reset.
1653	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour PHY reset ? **R:** Maintenir le reset pendant la durée de la fiche technique.	**Q:** What engineering calculation or budget should you know for PHY reset? **A:** Hold reset for the datasheet duration.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

#	FRANÇAIS — Question / Réponse	ENGLISH — Question / Answer
1654	**Q:** Comment valider PHY reset sur le prototype ? **R:** Capturer reset et alimentations.	**Q:** How would you validate PHY reset on the prototype? **A:** Capture reset and supplies.
1655	**Q:** Scénario Senior : le système présente une panne liée à PHY reset. Quelle est votre méthode RCA ? **R:** De mauvais straps verrouillés causent des erreurs de mode.	**Q:** Senior scenario: the system has a failure related to PHY reset. What is your RCA method? **A:** Wrong straps latched cause mode errors.
1656	**Q:** Qu'est-ce que « MDIO/MDC » et où intervient-il dans une carte MPU/CPU ? **R:** MDIO/MDC est le bus de gestion utilisé pour configurer et lire le PHY.	**Q:** What is MDIO/MDC, and where does it fit in an MPU/CPU board? **A:** MDIO/MDC is the management bus used to configure and read the PHY.
1657	**Q:** Quels paramètres faut-il vérifier pour MDIO/MDC pendant la conception ? **R:** Vérifier le pull-up sur MDIO et l'adresse.	**Q:** What parameters should be checked for MDIO/MDC during design? **A:** Check pull-up on MDIO and the address.
1658	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour MDIO/MDC ? **R:** MDC jusqu'à 2,5 MHz couramment.	**Q:** What engineering calculation or budget should you know for MDIO/MDC? **A:** MDC up to 2.5 MHz commonly.
1659	**Q:** Comment valider MDIO/MDC sur le prototype ? **R:** Lire les registres d'ID du PHY.	**Q:** How would you validate MDIO/MDC on the prototype? **A:** Read the PHY ID registers.
1660	**Q:** Scénario Senior : le système présente une panne liée à MDIO/MDC. Quelle est votre méthode RCA ? **R:** Aucune réponse pointe vers une mauvaise adresse ou un pull-up manquant.	**Q:** Senior scenario: the system has a failure related to MDIO/MDC. What is your RCA method? **A:** No response points to wrong address or pull-up.
1661	**Q:** Qu'est-ce que « strap resistors » et où intervient-il dans une carte MPU/CPU ? **R:** Les résistances de strap fixent des options du PHY comme adresse et mode au reset.	**Q:** What is strap resistors, and where does it fit in an MPU/CPU board? **A:** Strap resistors set PHY options such as address and mode at reset.
1662	**Q:** Quels paramètres faut-il vérifier pour strap resistors pendant la conception ? **R:** Vérifier les valeurs par rapport au tableau.	**Q:** What parameters should be checked for strap resistors during design? **A:** Check values against the table.
1663	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour strap resistors ? **R:** Utiliser la valeur de rappel spécifiée.	**Q:** What engineering calculation or budget should you know for strap resistors? **A:** Use the specified pull value.
1664	**Q:** Comment valider strap resistors sur le prototype ? **R:** Mesurer au reset.	**Q:** How would you validate strap resistors on the prototype? **A:** Measure at reset.
1665	**Q:** Scénario Senior : le système présente une panne liée à strap resistors. Quelle est votre méthode RCA ? **R:** De mauvais straps donnent un comportement de liaison étrange.	**Q:** Senior scenario: the system has a failure related to strap resistors. What is your RCA method? **A:** Wrong straps give odd link behavior.
1666	**Q:** Qu'est-ce que « termination » et où intervient-il dans une carte MPU/CPU ? **R:** La terminaison des lignes Ethernet est surtout dans le PHY avec les transformateurs.	**Q:** What is termination, and where does it fit in an MPU/CPU board? **A:** Termination on Ethernet lines is mostly inside the PHY with magnetics.
1667	**Q:** Quels paramètres faut-il vérifier pour termination pendant la conception ? **R:** Vérifier le réseau de terminaison et la polarisation du point milieu.	**Q:** What parameters should be checked for termination during design? **A:** Check the termination network and center tap bias.
1668	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour termination ? **R:** Suivre le design de référence.	**Q:** What engineering calculation or budget should you know for termination? **A:** Follow the reference design.
1669	**Q:** Comment valider termination sur le prototype ? **R:** Vérifier les pertes de retour.	**Q:** How would you validate termination on the prototype? **A:** Check return loss.
1670	**Q:** Scénario Senior : le système présente une panne liée à termination. Quelle est votre méthode RCA ? **R:** De mauvaises valeurs causent des réflexions.	**Q:** Senior scenario: the system has a failure related to termination. What is your RCA method? **A:** Wrong values cause reflections.
1671	**Q:** Qu'est-ce que « PoE concept » et où intervient-il dans une carte MPU/CPU ? **R:** Le PoE fournit l'alimentation par le câble Ethernet, avec détection et classification.	**Q:** What is PoE concept, and where does it fit in an MPU/CPU board? **A:** PoE delivers power over the Ethernet cable, with detection and classification.
1672	**Q:** Quels paramètres faut-il vérifier pour PoE concept pendant la conception ? **R:** Vérifier le contrôleur PD et l'isolation.	**Q:** What parameters should be checked for PoE concept during design? **A:** Check the PD controller and isolation.
1673	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour PoE concept ? **R:** Jusqu'à 15 W pour 802.3af et 30 W pour 802.3at.	**Q:** What engineering calculation or budget should you know for PoE concept? **A:** Up to 15 W for 802.3af and 30 W for 802.3at.
1674	**Q:** Comment valider PoE concept sur le prototype ? **R:** Tester avec des switches PoE.	**Q:** How would you validate PoE concept on the prototype? **A:** Test with PoE switches.
1675	**Q:** Scénario Senior : le système présente une panne liée à PoE concept. Quelle est votre méthode RCA ? **R:** Des échecs de détection pointent vers la résistance de signature.	**Q:** Senior scenario: the system has a failure related to PoE concept. What is your RCA method? **A:** Detection failures point to signature resistance.
1676	**Q:** Qu'est-ce que « Ethernet ESD » et où intervient-il dans une carte MPU/CPU ? **R:** La protection ESD Ethernet protège le PHY contre les transitoires du câble.	**Q:** What is Ethernet ESD, and where does it fit in an MPU/CPU board? **A:** Ethernet ESD protection guards the PHY against cable transients.
1677	**Q:** Quels paramètres faut-il vérifier pour Ethernet ESD pendant la conception ? **R:** Vérifier type d'écrêteur et capacité.	**Q:** What parameters should be checked for Ethernet ESD during design? **A:** Check clamp type and capacitance.
1678	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour Ethernet ESD ? **R:** Garder une faible capacité pour le gigabit.	**Q:** What engineering calculation or budget should you know for Ethernet ESD? **A:** Keep low capacitance for gigabit.
1679	**Q:** Comment valider Ethernet ESD sur le prototype ? **R:** Tester les niveaux ESD.	**Q:** How would you validate Ethernet ESD on the prototype? **A:** Test ESD levels.
1680	**Q:** Scénario Senior : le système présente une panne liée à Ethernet ESD. Quelle est votre méthode RCA ? **R:** Une forte capacité dégrade la marge de liaison.	**Q:** Senior scenario: the system has a failure related to Ethernet ESD. What is your RCA method? **A:** High capacitance degrades link margin.
1681	**Q:** Qu'est-ce que « controlled impedance » et où intervient-il dans une carte MPU/CPU ? **R:** L'impédance contrôlée donne des paires différentielles 100 ohms pour les pistes MDI.	**Q:** What is controlled impedance, and where does it fit in an MPU/CPU board? **A:** Controlled impedance gives 100 ohm differential pairs for MDI traces.
1682	**Q:** Quels paramètres faut-il vérifier pour controlled impedance pendant la conception ? **R:** Vérifier empilement et géométrie des pistes.	**Q:** What parameters should be checked for controlled impedance during design? **A:** Check stack-up and trace geometry.
1683	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour controlled impedance ? **R:** La tolérance est typiquement de ±10 %.	**Q:** What engineering calculation or budget should you know for controlled impedance? **A:** Tolerance is typically ±10 percent.
1684	**Q:** Comment valider controlled impedance sur le prototype ? **R:** Vérifier avec un TDR.	**Q:** How would you validate controlled impedance on the prototype? **A:** Verify with a TDR.
1685	**Q:** Scénario Senior : le système présente une panne liée à controlled impedance. Quelle est votre méthode RCA ? **R:** Des erreurs d'impédance augmentent les pertes de retour.	**Q:** Senior scenario: the system has a failure related to controlled impedance. What is your RCA method? **A:** Impedance errors increase return loss.
1686	**Q:** Qu'est-ce que « RGMII timing » et où intervient-il dans une carte MPU/CPU ? **R:** Le timing RGMII exige un délai horloge-données d'environ 2 ns.	**Q:** What is RGMII timing, and where does it fit in an MPU/CPU board? **A:** RGMII timing requires clock-to-data delay of about 2 ns.
1687	**Q:** Quels paramètres faut-il vérifier pour RGMII timing pendant la conception ? **R:** Vérifier si le délai est ajouté par le PCB, le MAC ou le PHY.	**Q:** What parameters should be checked for RGMII timing during design? **A:** Check whether the delay is added by PCB, MAC or PHY.
1688	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour RGMII timing ? **R:** Prévoir le délai à un seul endroit.	**Q:** What engineering calculation or budget should you know for RGMII timing? **A:** Plan the delay in only one place.
1689	**Q:** Comment valider RGMII timing sur le prototype ? **R:** Vérifier les erreurs CRC.	**Q:** How would you validate RGMII timing on the prototype? **A:** Check CRC errors.
1690	**Q:** Scénario Senior : le système présente une panne liée à RGMII timing. Quelle est votre méthode RCA ? **R:** Un délai doublé ou manquant cause des erreurs.	**Q:** Senior scenario: the system has a failure related to RGMII timing. What is your RCA method? **A:** Double or missing delay causes errors.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

#	FRANÇAIS — Question / Réponse	ENGLISH — Question / Answer
1691	**Q:** Qu'est-ce que « link debug » et où intervient-il dans une carte MPU/CPU ? **R:** Le débogage de liaison Ethernet utilise LED, état du PHY et tests de câble.	**Q:** What is link debug, and where does it fit in an MPU/CPU board? **A:** Link debug on Ethernet uses LEDs, PHY status and cable tests.
1692	**Q:** Quels paramètres faut-il vérifier pour link debug pendant la conception ? **R:** Vérifier d'abord alimentation, horloge et reset.	**Q:** What parameters should be checked for link debug during design? **A:** Check supply, clock and reset first.
1693	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour link debug ? **R:** Pas de calcul.	**Q:** What engineering calculation or budget should you know for link debug? **A:** No calculation.
1694	**Q:** Comment valider link debug sur le prototype ? **R:** Lire l'état de liaison du PHY.	**Q:** How would you validate link debug on the prototype? **A:** Read the PHY link status.
1695	**Q:** Scénario Senior : le système présente une panne liée à link debug. Quelle est votre méthode RCA ? **R:** Corriger horloge ou reset avant de toucher au logiciel.	**Q:** Senior scenario: the system has a failure related to link debug. What is your RCA method? **A:** Fix clock or reset before touching software.
1696	**Q:** Qu'est-ce que « packet-level validation » et où intervient-il dans une carte MPU/CPU ? **R:** La validation au niveau paquet envoie du trafic pour vérifier débit et erreurs.	**Q:** What is packet-level validation, and where does it fit in an MPU/CPU board? **A:** Packet-level validation sends traffic to check throughput and errors.
1697	**Q:** Quels paramètres faut-il vérifier pour packet-level validation pendant la conception ? **R:** Vérifier compteurs et outils.	**Q:** What parameters should be checked for packet-level validation during design? **A:** Check counters and tools.
1698	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour packet-level validation ? **R:** Le débit doit approcher le débit de ligne.	**Q:** What engineering calculation or budget should you know for packet-level validation? **A:** Throughput should approach line rate.
1699	**Q:** Comment valider packet-level validation sur le prototype ? **R:** Exécuter iperf et des tests longs.	**Q:** How would you validate packet-level validation on the prototype? **A:** Run iperf and long tests.
1700	**Q:** Scénario Senior : le système présente une panne liée à packet-level validation. Quelle est votre méthode RCA ? **R:** Des erreurs en charge pointent vers la marge.	**Q:** Senior scenario: the system has a failure related to packet-level validation. What is your RCA method? **A:** Errors under load point to margin.

18. Clock Architecture / Architecture d'horloge

#	FRANÇAIS — Question / Réponse	ENGLISH — Question / Answer
1701	**Q:** Qu'est-ce que « crystal » et où intervient-il dans une carte MPU/CPU ? **R:** Un quartz est un élément résonant donnant une fréquence de référence précise avec un oscillateur sur puce.	**Q:** What is crystal, and where does it fit in an MPU/CPU board? **A:** A crystal is a resonant element giving an accurate reference frequency with an on-chip oscillator.
1702	**Q:** Quels paramètres faut-il vérifier pour crystal pendant la conception ? **R:** Vérifier capacité de charge, niveau de pilotage et layout.	**Q:** What parameters should be checked for crystal during design? **A:** Check load capacitance, drive level and layout.
1703	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour crystal ? **R:** CL vaut la moitié de la capacité plus la capacité parasite.	**Q:** What engineering calculation or budget should you know for crystal? **A:** CL equals half of the capacitor value plus stray capacitance.
1704	**Q:** Comment valider crystal sur le prototype ? **R:** Mesurer fréquence et démarrage.	**Q:** How would you validate crystal on the prototype? **A:** Measure frequency and startup.
1705	**Q:** Scénario Senior : le système présente une panne liée à crystal. Quelle est votre méthode RCA ? **R:** De mauvais condensateurs de charge décalent la fréquence ou empêchent le démarrage.	**Q:** Senior scenario: the system has a failure related to crystal. What is your RCA method? **A:** Wrong load capacitors shift frequency or prevent start.
1706	**Q:** Qu'est-ce que « oscillator module » et où intervient-il dans une carte MPU/CPU ? **R:** Un module oscillateur fournit une horloge prête, plus simple qu'un circuit à quartz.	**Q:** What is oscillator module, and where does it fit in an MPU/CPU board? **A:** An oscillator module outputs a ready clock, simpler than a crystal circuit.
1707	**Q:** Quels paramètres faut-il vérifier pour oscillator module pendant la conception ? **R:** Vérifier niveau de sortie, alimentation et tolérance.	**Q:** What parameters should be checked for oscillator module during design? **A:** Check output level, supply and tolerance.
1708	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour oscillator module ? **R:** La tolérance en ppm fixe l'erreur de fréquence.	**Q:** What engineering calculation or budget should you know for oscillator module? **A:** Tolerance in ppm sets frequency error.
1709	**Q:** Comment valider oscillator module sur le prototype ? **R:** Mesurer la sortie.	**Q:** How would you validate oscillator module on the prototype? **A:** Measure output.
1710	**Q:** Scénario Senior : le système présente une panne liée à oscillator module. Quelle est votre méthode RCA ? **R:** Un mauvais niveau peut ne pas piloter l'entrée.	**Q:** Senior scenario: the system has a failure related to oscillator module. What is your RCA method? **A:** Wrong level can fail to drive the input.
1711	**Q:** Qu'est-ce que « reference clock » et où intervient-il dans une carte MPU/CPU ? **R:** Une horloge de référence est la base stable dont dérivent d'autres horloges.	**Q:** What is reference clock, and where does it fit in an MPU/CPU board? **A:** A reference clock is the stable base from which other clocks derive.
1712	**Q:** Quels paramètres faut-il vérifier pour reference clock pendant la conception ? **R:** Vérifier les besoins de précision et de gigue des charges.	**Q:** What parameters should be checked for reference clock during design? **A:** Check accuracy and jitter needs of loads.
1713	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour reference clock ? **R:** Additionner les erreurs de toutes les sources.	**Q:** What engineering calculation or budget should you know for reference clock? **A:** Add errors from all sources.
1714	**Q:** Comment valider reference clock sur le prototype ? **R:** Mesurer à chaque charge.	**Q:** How would you validate reference clock on the prototype? **A:** Measure at each load.
1715	**Q:** Scénario Senior : le système présente une panne liée à reference clock. Quelle est votre méthode RCA ? **R:** Une référence absente arrête les blocs dépendants.	**Q:** Senior scenario: the system has a failure related to reference clock. What is your RCA method? **A:** Missing reference stops dependent blocks.
1716	**Q:** Qu'est-ce que « PLL » et où intervient-il dans une carte MPU/CPU ? **R:** Une PLL multiplie une référence pour produire des fréquences plus élevées par rétroaction.	**Q:** What is PLL, and where does it fit in an MPU/CPU board? **A:** A PLL multiplies a reference to produce higher frequencies with feedback.
1717	**Q:** Quels paramètres faut-il vérifier pour PLL pendant la conception ? **R:** Vérifier le temps de verrouillage et la bande passante de boucle.	**Q:** What parameters should be checked for PLL during design? **A:** Check lock time and loop bandwidth.
1718	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour PLL ? **R:** Fout vaut Fref fois N divisé par M.	**Q:** What engineering calculation or budget should you know for PLL? **A:** Fout equals Fref times N divided by M.
1719	**Q:** Comment valider PLL sur le prototype ? **R:** Vérifier l'état de verrouillage et la sortie.	**Q:** How would you validate PLL on the prototype? **A:** Check lock status and output.
1720	**Q:** Scénario Senior : le système présente une panne liée à PLL. Quelle est votre méthode RCA ? **R:** Des PLL non verrouillées donnent des horloges fausses ou absentes.	**Q:** Senior scenario: the system has a failure related to PLL. What is your RCA method? **A:** Unlocked PLLs give wrong or no clocks.
1721	**Q:** Qu'est-ce que « clock generator » et où intervient-il dans une carte MPU/CPU ? **R:** Un générateur d'horloge produit plusieurs horloges à partir d'une référence.	**Q:** What is clock generator, and where does it fit in an MPU/CPU board? **A:** A clock generator makes several clocks from one reference.
1722	**Q:** Quels paramètres faut-il vérifier pour clock generator pendant la conception ? **R:** Vérifier types de sorties et configuration.	**Q:** What parameters should be checked for clock generator during design? **A:** Check output types and configuration.
1723	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour clock generator ? **R:** Additionner les charges.	**Q:** What engineering calculation or budget should you know for clock generator? **A:** Sum the loads.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

#	FRANÇAIS — Question / Réponse	ENGLISH — Question / Answer
1724	**Q:** Comment valider clock generator sur le prototype ? **R:** Mesurer chaque sortie.	**Q:** How would you validate clock generator on the prototype? **A:** Measure each output.
1725	**Q:** Scénario Senior : le système présente une panne liée à clock generator. Quelle est votre méthode RCA ? **R:** Une mauvaise configuration donne de mauvaises fréquences.	**Q:** Senior scenario: the system has a failure related to clock generator. What is your RCA method? **A:** A wrong configuration yields wrong frequencies.
1726	**Q:** Qu'est-ce que « clock buffer » et où intervient-il dans une carte MPU/CPU ? **R:** Un buffer d'horloge copie une horloge vers de nombreuses charges avec faible décalage.	**Q:** What is clock buffer, and where does it fit in an MPU/CPU board? **A:** A clock buffer copies a clock to many loads with low skew.
1727	**Q:** Quels paramètres faut-il vérifier pour clock buffer pendant la conception ? **R:** Vérifier décalage de sortie et gigue additive.	**Q:** What parameters should be checked for clock buffer during design? **A:** Check output skew and additive jitter.
1728	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour clock buffer ? **R:** La gigue s'additionne en racine de la somme des carrés.	**Q:** What engineering calculation or budget should you know for clock buffer? **A:** Jitter adds in root-sum-square.
1729	**Q:** Comment valider clock buffer sur le prototype ? **R:** Mesurer le décalage entre sorties.	**Q:** How would you validate clock buffer on the prototype? **A:** Measure skew between outputs.
1730	**Q:** Scénario Senior : le système présente une panne liée à clock buffer. Quelle est votre méthode RCA ? **R:** Un décalage excessif casse les fenêtres de timing.	**Q:** Senior scenario: the system has a failure related to clock buffer. What is your RCA method? **A:** Excess skew breaks timing windows.
1731	**Q:** Qu'est-ce que « spread spectrum clocking » et où intervient-il dans une carte MPU/CPU ? **R:** L'étalement de spectre module légèrement l'horloge pour réduire les pics d'EMI.	**Q:** What is spread spectrum clocking, and where does it fit in an MPU/CPU board? **A:** Spread spectrum modulates the clock slightly to lower EMI peaks.
1732	**Q:** Quels paramètres faut-il vérifier pour spread spectrum clocking pendant la conception ? **R:** Vérifier que tous les récepteurs la tolèrent.	**Q:** What parameters should be checked for spread spectrum clocking during design? **A:** Check that all receivers tolerate it.
1733	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour spread spectrum clocking ? **R:** L'étalement typique est d'environ 0,5 % vers le bas.	**Q:** What engineering calculation or budget should you know for spread spectrum clocking? **A:** Typical spread is about 0.5 percent down.
1734	**Q:** Comment valider spread spectrum clocking sur le prototype ? **R:** Comparer l'EMI avec et sans.	**Q:** How would you validate spread spectrum clocking on the prototype? **A:** Compare EMI with and without.
1735	**Q:** Scénario Senior : le système présente une panne liée à spread spectrum clocking. Quelle est votre méthode RCA ? **R:** Certaines liaisons échouent si leurs horloges ne sont pas compatibles.	**Q:** Senior scenario: the system has a failure related to spread spectrum clocking. What is your RCA method? **A:** Some links fail if their clocks are not compatible.
1736	**Q:** Qu'est-ce que « jitter » et où intervient-il dans une carte MPU/CPU ? **R:** La gigue est l'écart de timing des fronts d'horloge par rapport à l'idéal.	**Q:** What is jitter, and where does it fit in an MPU/CPU board? **A:** Jitter is timing deviation of clock edges from ideal.
1737	**Q:** Quels paramètres faut-il vérifier pour jitter pendant la conception ? **R:** Vérifier les limites de gigue de chaque récepteur.	**Q:** What parameters should be checked for jitter during design? **A:** Check jitter limits of each receiver.
1738	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour jitter ? **R:** La gigue totale combine parties aléatoire et déterministe.	**Q:** What engineering calculation or budget should you know for jitter? **A:** Total jitter combines random and deterministic parts.
1739	**Q:** Comment valider jitter sur le prototype ? **R:** Mesurer avec un oscilloscope ou analyseur.	**Q:** How would you validate jitter on the prototype? **A:** Measure with a scope or analyzer.
1740	**Q:** Scénario Senior : le système présente une panne liée à jitter. Quelle est votre méthode RCA ? **R:** Une gigue excessive ferme les yeux et casse les liaisons.	**Q:** Senior scenario: the system has a failure related to jitter. What is your RCA method? **A:** Excess jitter closes eyes and breaks links.
1741	**Q:** Qu'est-ce que « phase noise » et où intervient-il dans une carte MPU/CPU ? **R:** Le bruit de phase décrit le bruit d'horloge dans le domaine fréquentiel.	**Q:** What is phase noise, and where does it fit in an MPU/CPU board? **A:** Phase noise describes clock noise in the frequency domain.
1742	**Q:** Quels paramètres faut-il vérifier pour phase noise pendant la conception ? **R:** Vérifier l'exigence des liaisons haute vitesse.	**Q:** What parameters should be checked for phase noise during design? **A:** Check the requirement of high-speed links.
1743	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour phase noise ? **R:** Intégrer le bruit de phase pour obtenir la gigue RMS.	**Q:** What engineering calculation or budget should you know for phase noise? **A:** Integrate phase noise to get RMS jitter.
1744	**Q:** Comment valider phase noise sur le prototype ? **R:** Mesurer avec un analyseur de spectre.	**Q:** How would you validate phase noise on the prototype? **A:** Measure with a spectrum analyzer.
1745	**Q:** Scénario Senior : le système présente une panne liée à phase noise. Quelle est votre méthode RCA ? **R:** Des alimentations bruitées dégradent le bruit de phase.	**Q:** Senior scenario: the system has a failure related to phase noise. What is your RCA method? **A:** Noisy supplies degrade phase noise.
1746	**Q:** Qu'est-ce que « clock skew » et où intervient-il dans une carte MPU/CPU ? **R:** Le décalage d'horloge est la différence de délai d'arrivée de l'horloge entre charges.	**Q:** What is clock skew, and where does it fit in an MPU/CPU board? **A:** Clock skew is the delay difference between clock arrivals at different loads.
1747	**Q:** Quels paramètres faut-il vérifier pour clock skew pendant la conception ? **R:** Vérifier les budgets de décalage dans la spécification d'interface.	**Q:** What parameters should be checked for clock skew during design? **A:** Check skew budgets in the interface specification.
1748	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour clock skew ? **R:** Le décalage vaut la différence de longueur fois le délai par longueur.	**Q:** What engineering calculation or budget should you know for clock skew? **A:** Skew equals length difference times delay per length.
1749	**Q:** Comment valider clock skew sur le prototype ? **R:** Mesurer à l'oscilloscope.	**Q:** How would you validate clock skew on the prototype? **A:** Measure with a scope.
1750	**Q:** Scénario Senior : le système présente une panne liée à clock skew. Quelle est votre méthode RCA ? **R:** Un décalage hors budget casse le timing.	**Q:** Senior scenario: the system has a failure related to clock skew. What is your RCA method? **A:** Skew beyond budget breaks timing.
1751	**Q:** Qu'est-ce que « clock termination » et où intervient-il dans une carte MPU/CPU ? **R:** La terminaison d'horloge évite les réflexions sur les lignes d'horloge.	**Q:** What is clock termination, and where does it fit in an MPU/CPU board? **A:** Clock termination prevents reflections on clock lines.
1752	**Q:** Quels paramètres faut-il vérifier pour clock termination pendant la conception ? **R:** Vérifier le type nécessaire : série ou parallèle.	**Q:** What parameters should be checked for clock termination during design? **A:** Check type needed: series or parallel.
1753	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour clock termination ? **R:** La résistance série vaut l'impédance de ligne moins celle du driver.	**Q:** What engineering calculation or budget should you know for clock termination? **A:** Series resistor equals line impedance minus driver impedance.
1754	**Q:** Comment valider clock termination sur le prototype ? **R:** Observer les formes d'onde.	**Q:** How would you validate clock termination on the prototype? **A:** Look at waveforms.
1755	**Q:** Scénario Senior : le système présente une panne liée à clock termination. Quelle est votre méthode RCA ? **R:** Des oscillations montrent l'absence de terminaison.	**Q:** Senior scenario: the system has a failure related to clock termination. What is your RCA method? **A:** Ringing shows missing termination.
1756	**Q:** Qu'est-ce que « differential clock » et où intervient-il dans une carte MPU/CPU ? **R:** Une horloge différentielle utilise deux signaux opposés pour résister au bruit.	**Q:** What is differential clock, and where does it fit in an MPU/CPU board? **A:** A differential clock uses two opposite signals to resist noise.
1757	**Q:** Quels paramètres faut-il vérifier pour differential clock pendant la conception ? **R:** Vérifier la norme et les niveaux de mode commun.	**Q:** What parameters should be checked for differential clock during design? **A:** Check the standard and common-mode levels.
1758	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour differential clock ? **R:** Garder la paire adaptée.	**Q:** What engineering calculation or budget should you know for differential clock? **A:** Keep the pair matched.
1759	**Q:** Comment valider differential clock sur le prototype ? **R:** Mesurer amplitude et croisement.	**Q:** How would you validate differential clock on the prototype? **A:** Measure amplitude and crossing.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

Email: ahds@engineer.com

#	FRANÇAIS — Question / Réponse	ENGLISH — Question / Answer
1760	**Q:** Scénario Senior : le système présente une panne liée à differential clock. Quelle est votre méthode RCA ? **R:** Des normes différentes exigent une adaptation de niveau.	**Q:** Senior scenario: the system has a failure related to differential clock. What is your RCA method? **A:** Mismatched standards require level translation.
1761	**Q:** Qu'est-ce que « HCSL concept » et où intervient-il dans une carte MPU/CPU ? **R:** Le HCSL est une norme d'horloge différentielle utilisée pour le PCIe.	**Q:** What is HCSL concept, and where does it fit in an MPU/CPU board? **A:** HCSL is a differential clock standard used for PCIe.
1762	**Q:** Quels paramètres faut-il vérifier pour HCSL concept pendant la conception ? **R:** Vérifier la terminaison : 50 ohms vers la masse à la source.	**Q:** What parameters should be checked for HCSL concept during design? **A:** Check termination: 50 ohm to ground at the source.
1763	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour HCSL concept ? **R:** L'excursion est d'environ 0,7 V.	**Q:** What engineering calculation or budget should you know for HCSL concept? **A:** Swing is about 0.7 V.
1764	**Q:** Comment valider HCSL concept sur le prototype ? **R:** Mesurer les niveaux.	**Q:** How would you validate HCSL concept on the prototype? **A:** Measure levels.
1765	**Q:** Scénario Senior : le système présente une panne liée à HCSL concept. Quelle est votre méthode RCA ? **R:** Une mauvaise terminaison donne une mauvaise amplitude.	**Q:** Senior scenario: the system has a failure related to HCSL concept. What is your RCA method? **A:** Wrong termination gives poor amplitude.
1766	**Q:** Qu'est-ce que « LVDS clock concept » et où intervient-il dans une carte MPU/CPU ? **R:** L'horloge LVDS est une norme différentielle à faible excursion.	**Q:** What is LVDS clock concept, and where does it fit in an MPU/CPU board? **A:** LVDS clock is a low-swing differential standard.
1767	**Q:** Quels paramètres faut-il vérifier pour LVDS clock concept pendant la conception ? **R:** Vérifier la terminaison 100 ohms au récepteur.	**Q:** What parameters should be checked for LVDS clock concept during design? **A:** Check 100 ohm termination at the receiver.
1768	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour LVDS clock concept ? **R:** L'excursion est d'environ 350 mV.	**Q:** What engineering calculation or budget should you know for LVDS clock concept? **A:** Swing is about 350 mV.
1769	**Q:** Comment valider LVDS clock concept sur le prototype ? **R:** Mesurer les niveaux.	**Q:** How would you validate LVDS clock concept on the prototype? **A:** Measure levels.
1770	**Q:** Scénario Senior : le système présente une panne liée à LVDS clock concept. Quelle est votre méthode RCA ? **R:** Des niveaux incompatibles exigent une traduction.	**Q:** Senior scenario: the system has a failure related to LVDS clock concept. What is your RCA method? **A:** Level mismatches need translation.
1771	**Q:** Qu'est-ce que « clock power supply noise » et où intervient-il dans une carte MPU/CPU ? **R:** Le bruit d'alimentation d'horloge se transforme en gigue.	**Q:** What is clock power supply noise, and where does it fit in an MPU/CPU board? **A:** Clock power supply noise turns into jitter.
1772	**Q:** Quels paramètres faut-il vérifier pour clock power supply noise pendant la conception ? **R:** Vérifier filtrage et choix du LDO.	**Q:** What parameters should be checked for clock power supply noise during design? **A:** Check filtering and LDO choice.
1773	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour clock power supply noise ? **R:** Sensibilité au bruit d'alimentation en ps par mV selon la fiche technique.	**Q:** What engineering calculation or budget should you know for clock power supply noise? **A:** Supply noise sensitivity in ps per mV from the datasheet.
1774	**Q:** Comment valider clock power supply noise sur le prototype ? **R:** Mesurer l'ondulation au composant d'horloge.	**Q:** How would you validate clock power supply noise on the prototype? **A:** Measure ripple at the clock device.
1775	**Q:** Scénario Senior : le système présente une panne liée à clock power supply noise. Quelle est votre méthode RCA ? **R:** Le couplage de bruit est une source de gigue courante.	**Q:** Senior scenario: the system has a failure related to clock power supply noise. What is your RCA method? **A:** Noise coupling is a common jitter source.
1776	**Q:** Qu'est-ce que « clock startup » et où intervient-il dans une carte MPU/CPU ? **R:** Le démarrage d'horloge est le temps pour qu'une source devienne stable après la mise sous tension.	**Q:** What is clock startup, and where does it fit in an MPU/CPU board? **A:** Clock startup is the time for a source to become stable after power-on.
1777	**Q:** Quels paramètres faut-il vérifier pour clock startup pendant la conception ? **R:** Vérifier le temps de démarrage par rapport au relâchement du reset.	**Q:** What parameters should be checked for clock startup during design? **A:** Check start-up time against the reset release.
1778	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour clock startup ? **R:** Le reset doit attendre une horloge stable.	**Q:** What engineering calculation or budget should you know for clock startup? **A:** Reset must wait for a stable clock.
1779	**Q:** Comment valider clock startup sur le prototype ? **R:** Capturer l'horloge et le reset.	**Q:** How would you validate clock startup on the prototype? **A:** Capture the clock and reset.
1780	**Q:** Scénario Senior : le système présente une panne liée à clock startup. Quelle est votre méthode RCA ? **R:** Un relâchement précoce cause des échecs de boot.	**Q:** Senior scenario: the system has a failure related to clock startup. What is your RCA method? **A:** Early release causes boot failures.
1781	**Q:** Qu'est-ce que « clock enable » et où intervient-il dans une carte MPU/CPU ? **R:** Les broches d'activation d'horloge allument ou éteignent les sorties d'horloge.	**Q:** What is clock enable, and where does it fit in an MPU/CPU board? **A:** Clock enable pins turn clock outputs on or off.
1782	**Q:** Quels paramètres faut-il vérifier pour clock enable pendant la conception ? **R:** Vérifier les états par défaut.	**Q:** What parameters should be checked for clock enable during design? **A:** Check default states.
1783	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour clock enable ? **R:** Pas de calcul.	**Q:** What engineering calculation or budget should you know for clock enable? **A:** No calculation.
1784	**Q:** Comment valider clock enable sur le prototype ? **R:** Mesurer l'enable et la sortie.	**Q:** How would you validate clock enable on the prototype? **A:** Measure enable and output.
1785	**Q:** Scénario Senior : le système présente une panne liée à clock enable. Quelle est votre méthode RCA ? **R:** Une sortie désactivée est une cause courante d'absence d'horloge.	**Q:** Senior scenario: the system has a failure related to clock enable. What is your RCA method? **A:** A disabled output is a common cause of no clock.
1786	**Q:** Qu'est-ce que « clock measurement » et où intervient-il dans une carte MPU/CPU ? **R:** La mesure d'horloge utilise des sondes à faible charge et à bande passante suffisante.	**Q:** What is clock measurement, and where does it fit in an MPU/CPU board? **A:** Clock measurement uses probes with low loading and enough bandwidth.
1787	**Q:** Quels paramètres faut-il vérifier pour clock measurement pendant la conception ? **R:** Vérifier la bande passante de la sonde et le fil de masse.	**Q:** What parameters should be checked for clock measurement during design? **A:** Check probe bandwidth and ground lead.
1788	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour clock measurement ? **R:** La bande passante doit valoir cinq fois l'horloge.	**Q:** What engineering calculation or budget should you know for clock measurement? **A:** Bandwidth should be five times the clock.
1789	**Q:** Comment valider clock measurement sur le prototype ? **R:** Utiliser le bon point de mesure.	**Q:** How would you validate clock measurement on the prototype? **A:** Use the right probing point.
1790	**Q:** Scénario Senior : le système présente une panne liée à clock measurement. Quelle est votre méthode RCA ? **R:** Une sonde peut perturber un quartz.	**Q:** Senior scenario: the system has a failure related to clock measurement. What is your RCA method? **A:** A probe can disturb a crystal.
1791	**Q:** Qu'est-ce que « clock tree validation » et où intervient-il dans une carte MPU/CPU ? **R:** La validation de l'arbre d'horloge vérifie chaque source et charge d'horloge par rapport aux spécifications.	**Q:** What is clock tree validation, and where does it fit in an MPU/CPU board? **A:** Clock tree validation checks every clock source and load against specs.
1792	**Q:** Quels paramètres faut-il vérifier pour clock tree validation pendant la conception ? **R:** Vérifier fréquence, niveau, gigue et démarrage.	**Q:** What parameters should be checked for clock tree validation during design? **A:** Check frequency, level, jitter and startup.
1793	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour clock tree validation ? **R:** Consigner toutes les mesures.	**Q:** What engineering calculation or budget should you know for clock tree validation? **A:** Record all measurements.
1794	**Q:** Comment valider clock tree validation sur le prototype ? **R:** Mesurer chaque horloge.	**Q:** How would you validate clock tree validation on the prototype? **A:** Measure each clock.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

#	FRANÇAIS — Question / Réponse	ENGLISH — Question / Answer
1795	**Q:** Scénario Senior : le système présente une panne liée à clock tree validation. Quelle est votre méthode RCA ? **R:** Corriger d'abord la première horloge manquante.	**Q:** Senior scenario: the system has a failure related to clock tree validation. What is your RCA method? **A:** Fix the earliest missing clock first.
1796	**Q:** Qu'est-ce que « missing-clock RCA » et où intervient-il dans une carte MPU/CPU ? **R:** La RCA d'horloge manquante remonte une horloge perdue de la charge à la source.	**Q:** What is missing-clock RCA, and where does it fit in an MPU/CPU board? **A:** Missing-clock RCA traces a lost clock from load back to source.
1797	**Q:** Quels paramètres faut-il vérifier pour missing-clock RCA pendant la conception ? **R:** Vérifier alimentation, enable et circuit du quartz.	**Q:** What parameters should be checked for missing-clock RCA during design? **A:** Check power, enable and crystal circuit.
1798	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour missing-clock RCA ? **R:** Pas de calcul.	**Q:** What engineering calculation or budget should you know for missing-clock RCA? **A:** No calculation.
1799	**Q:** Comment valider missing-clock RCA sur le prototype ? **R:** Sonder le long du chemin.	**Q:** How would you validate missing-clock RCA on the prototype? **A:** Probe along the path.
1800	**Q:** Scénario Senior : le système présente une panne liée à missing-clock RCA. Quelle est votre méthode RCA ? **R:** Le premier point sans horloge montre la défaillance.	**Q:** Senior scenario: the system has a failure related to missing-clock RCA. What is your RCA method? **A:** The first point without the clock shows the failure.

19. Reset, Supervisors & Power Sequencing / Reset et séquencement

#	FRANÇAIS — Question / Réponse	ENGLISH — Question / Answer
1801	**Q:** Qu'est-ce que « power-on reset » et où intervient-il dans une carte MPU/CPU ? **R:** Le reset à la mise sous tension maintient le système en reset jusqu'à la validité des alimentations.	**Q:** What is power-on reset, and where does it fit in an MPU/CPU board? **A:** Power-on reset holds the system in reset until supplies are valid.
1802	**Q:** Quels paramètres faut-il vérifier pour power-on reset pendant la conception ? **R:** Vérifier seuil et délai.	**Q:** What parameters should be checked for power-on reset during design? **A:** Check threshold and delay.
1803	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour power-on reset ? **R:** Délai fixé par un condensateur de temporisation ou fixe.	**Q:** What engineering calculation or budget should you know for power-on reset? **A:** Delay set by a timing capacitor or fixed.
1804	**Q:** Comment valider power-on reset sur le prototype ? **R:** Capturer alimentation et reset.	**Q:** How would you validate power-on reset on the prototype? **A:** Capture supply and reset.
1805	**Q:** Scénario Senior : le système présente une panne liée à power-on reset. Quelle est votre méthode RCA ? **R:** Un reset trop court conduit à un démarrage partiel.	**Q:** Senior scenario: the system has a failure related to power-on reset. What is your RCA method? **A:** Short reset leads to partial start-up.
1806	**Q:** Qu'est-ce que « reset supervisor » et où intervient-il dans une carte MPU/CPU ? **R:** Un superviseur de reset surveille la tension et active le reset quand elle chute.	**Q:** What is reset supervisor, and where does it fit in an MPU/CPU board? **A:** A reset supervisor monitors voltage and asserts reset when it falls.
1807	**Q:** Quels paramètres faut-il vérifier pour reset supervisor pendant la conception ? **R:** Vérifier le seuil et la tolérance.	**Q:** What parameters should be checked for reset supervisor during design? **A:** Check the threshold and tolerance.
1808	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour reset supervisor ? **R:** Choisir un seuil sous la valeur nominale moins la tolérance.	**Q:** What engineering calculation or budget should you know for reset supervisor? **A:** Choose a threshold below nominal minus tolerance.
1809	**Q:** Comment valider reset supervisor sur le prototype ? **R:** Tester avec une rampe lente.	**Q:** How would you validate reset supervisor on the prototype? **A:** Test with a slow ramp.
1810	**Q:** Scénario Senior : le système présente une panne liée à reset supervisor. Quelle est votre méthode RCA ? **R:** Un seuil trop élevé donne de faux resets.	**Q:** Senior scenario: the system has a failure related to reset supervisor. What is your RCA method? **A:** A threshold that is too high gives false resets.
1811	**Q:** Qu'est-ce que « brownout reset » et où intervient-il dans une carte MPU/CPU ? **R:** Le reset brown-out protège contre une tension d'alimentation trop basse.	**Q:** What is brownout reset, and where does it fit in an MPU/CPU board? **A:** Brownout reset protects against low supply voltage.
1812	**Q:** Quels paramètres faut-il vérifier pour brownout reset pendant la conception ? **R:** Vérifier le niveau de détection et l'hystérésis.	**Q:** What parameters should be checked for brownout reset during design? **A:** Check the detection level and hysteresis.
1813	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour brownout reset ? **R:** Le niveau doit être au-dessus de la tension minimale de fonctionnement.	**Q:** What engineering calculation or budget should you know for brownout reset? **A:** Level must be above the minimum operating voltage.
1814	**Q:** Comment valider brownout reset sur le prototype ? **R:** Appliquer des creux d'alimentation.	**Q:** How would you validate brownout reset on the prototype? **A:** Apply supply dips.
1815	**Q:** Scénario Senior : le système présente une panne liée à brownout reset. Quelle est votre méthode RCA ? **R:** Un brown-out non protégé cause des blocages.	**Q:** Senior scenario: the system has a failure related to brownout reset. What is your RCA method? **A:** Unprotected brownout causes lock-ups.
1816	**Q:** Qu'est-ce que « power-good » et où intervient-il dans une carte MPU/CPU ? **R:** Les signaux power-good indiquent qu'un rail est dans la plage.	**Q:** What is power-good, and where does it fit in an MPU/CPU board? **A:** Power-good signals tell that a rail is within range.
1817	**Q:** Quels paramètres faut-il vérifier pour power-good pendant la conception ? **R:** Vérifier seuils et délai.	**Q:** What parameters should be checked for power-good during design? **A:** Check the thresholds and delay.
1818	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour power-good ? **R:** Chaîner les signaux PGOOD en séquence.	**Q:** What engineering calculation or budget should you know for power-good? **A:** Chain PGOOD signals in sequence.
1819	**Q:** Comment valider power-good sur le prototype ? **R:** Capturer PGOOD avec les rails.	**Q:** How would you validate power-good on the prototype? **A:** Capture PGOOD with rails.
1820	**Q:** Scénario Senior : le système présente une panne liée à power-good. Quelle est votre méthode RCA ? **R:** Un faux PGOOD relâche le reset trop tôt.	**Q:** Senior scenario: the system has a failure related to power-good. What is your RCA method? **A:** A false PGOOD releases reset early.
1821	**Q:** Qu'est-ce que « reset tree » et où intervient-il dans une carte MPU/CPU ? **R:** L'arbre de reset distribue les resets à tous les composants dans l'ordre voulu.	**Q:** What is reset tree, and where does it fit in an MPU/CPU board? **A:** The reset tree distributes resets to all devices in the intended order.
1822	**Q:** Quels paramètres faut-il vérifier pour reset tree pendant la conception ? **R:** Vérifier l'exigence de reset de chaque composant.	**Q:** What parameters should be checked for reset tree during design? **A:** Check each device's reset requirement.
1823	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour reset tree ? **R:** Ajouter des délais où nécessaire.	**Q:** What engineering calculation or budget should you know for reset tree? **A:** Add delays where needed.
1824	**Q:** Comment valider reset tree sur le prototype ? **R:** Capturer tous les resets ensemble.	**Q:** How would you validate reset tree on the prototype? **A:** Capture all resets together.
1825	**Q:** Scénario Senior : le système présente une panne liée à reset tree. Quelle est votre méthode RCA ? **R:** Un composant sans relâchement de reset reste mort.	**Q:** Senior scenario: the system has a failure related to reset tree. What is your RCA method? **A:** A device without reset release stays dead.
1826	**Q:** Qu'est-ce que « CPU reset » et où intervient-il dans une carte MPU/CPU ? **R:** Le reset du CPU lance l'exécution au vecteur de reset.	**Q:** What is CPU reset, and where does it fit in an MPU/CPU board? **A:** CPU reset starts execution at the reset vector.
1827	**Q:** Quels paramètres faut-il vérifier pour CPU reset pendant la conception ? **R:** Vérifier polarité et timing.	**Q:** What parameters should be checked for CPU reset during design? **A:** Check polarity and timing.
1828	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour CPU reset ? **R:** Maintenir pendant la durée minimale.	**Q:** What engineering calculation or budget should you know for CPU reset? **A:** Hold for the minimum time.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

#	FRANÇAIS — Question / Réponse	ENGLISH — Question / Answer
1829	**Q:** Comment valider CPU reset sur le prototype ? **R:** Observer le premier fetch.	**Q:** How would you validate CPU reset on the prototype? **A:** Observe the first fetch.
1830	**Q:** Scénario Senior : le système présente une panne liée à CPU reset. Quelle est votre méthode RCA ? **R:** Pas de fetch après relâchement pointe vers l'alimentation ou l'horloge.	**Q:** Senior scenario: the system has a failure related to CPU reset. What is your RCA method? **A:** No fetch after release points to power or clock.
1831	**Q:** Qu'est-ce que « PCH reset » et où intervient-il dans une carte MPU/CPU ? **R:** Le reset du PCH commande les resets de plateforme liés au hub.	**Q:** What is PCH reset, and where does it fit in an MPU/CPU board? **A:** PCH reset controls platform resets related to the hub.
1832	**Q:** Quels paramètres faut-il vérifier pour PCH reset pendant la conception ? **R:** Vérifier la relation avec le reset du CPU.	**Q:** What parameters should be checked for PCH reset during design? **A:** Check relation with the CPU reset.
1833	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour PCH reset ? **R:** Vérifier les fenêtres de timing.	**Q:** What engineering calculation or budget should you know for PCH reset? **A:** Check timing windows.
1834	**Q:** Comment valider PCH reset sur le prototype ? **R:** Capturer les resets PCH et CPU.	**Q:** How would you validate PCH reset on the prototype? **A:** Capture PCH and CPU resets.
1835	**Q:** Scénario Senior : le système présente une panne liée à PCH reset. Quelle est votre méthode RCA ? **R:** Un mauvais ordre conduit à des défaillances.	**Q:** Senior scenario: the system has a failure related to PCH reset. What is your RCA method? **A:** Wrong order leads to failures.
1836	**Q:** Qu'est-ce que « DDR reset » et où intervient-il dans une carte MPU/CPU ? **R:** Le reset DDR met la DRAM dans un état connu.	**Q:** What is DDR reset, and where does it fit in an MPU/CPU board? **A:** DDR reset puts the DRAM in a known state.
1837	**Q:** Quels paramètres faut-il vérifier pour DDR reset pendant la conception ? **R:** Vérifier le niveau de la broche de reset et le timing de relâchement.	**Q:** What parameters should be checked for DDR reset during design? **A:** Check the reset pin level and release timing.
1838	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour DDR reset ? **R:** Respecter les délais requis après alimentation.	**Q:** What engineering calculation or budget should you know for DDR reset? **A:** Respect the required delays after power.
1839	**Q:** Comment valider DDR reset sur le prototype ? **R:** Capturer reset et rails.	**Q:** How would you validate DDR reset on the prototype? **A:** Capture reset and rails.
1840	**Q:** Scénario Senior : le système présente une panne liée à DDR reset. Quelle est votre méthode RCA ? **R:** De mauvais niveaux causent un échec d'entraînement.	**Q:** Senior scenario: the system has a failure related to DDR reset. What is your RCA method? **A:** Wrong levels cause training failure.
1841	**Q:** Qu'est-ce que « PCIe PERST# » et où intervient-il dans une carte MPU/CPU ? **R:** PERST# PCIe maintient les périphériques PCIe en reset pendant la mise sous tension.	**Q:** What is PCIe PERST#, and where does it fit in an MPU/CPU board? **A:** PCIe PERST# holds PCIe devices in reset during power-up.
1842	**Q:** Quels paramètres faut-il vérifier pour PCIe PERST# pendant la conception ? **R:** Vérifier le relâchement après alimentation et horloge.	**Q:** What parameters should be checked for PCIe PERST# during design? **A:** Check release after power and clock.
1843	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour PCIe PERST# ? **R:** Attendre au moins 100 ms après stabilité de l'alimentation.	**Q:** What engineering calculation or budget should you know for PCIe PERST#? **A:** Wait at least 100 ms after power stable.
1844	**Q:** Comment valider PCIe PERST# sur le prototype ? **R:** Capturer PERST#, rails et horloge.	**Q:** How would you validate PCIe PERST# on the prototype? **A:** Capture PERST#, rails and clock.
1845	**Q:** Scénario Senior : le système présente une panne liée à PCIe PERST#. Quelle est votre méthode RCA ? **R:** Un relâchement précoce casse la détection.	**Q:** Senior scenario: the system has a failure related to PCIe PERST#. What is your RCA method? **A:** Early release breaks detection.
1846	**Q:** Qu'est-ce que « sequencing dependency » et où intervient-il dans une carte MPU/CPU ? **R:** La dépendance de séquencement est l'ordre requis des rails et signaux.	**Q:** What is sequencing dependency, and where does it fit in an MPU/CPU board? **A:** Sequencing dependency is the required order of rails and signals.
1847	**Q:** Quels paramètres faut-il vérifier pour sequencing dependency pendant la conception ? **R:** Vérifier les règles de séquencement de chaque composant.	**Q:** What parameters should be checked for sequencing dependency during design? **A:** Check each device's sequencing rules.
1848	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour sequencing dependency ? **R:** Documenter l'ordre et les délais.	**Q:** What engineering calculation or budget should you know for sequencing dependency? **A:** Document the order and delays.
1849	**Q:** Comment valider sequencing dependency sur le prototype ? **R:** Capturer rails et enables.	**Q:** How would you validate sequencing dependency on the prototype? **A:** Capture rails and enables.
1850	**Q:** Scénario Senior : le système présente une panne liée à sequencing dependency. Quelle est votre méthode RCA ? **R:** Un mauvais ordre peut endommager ou bloquer les composants.	**Q:** Senior scenario: the system has a failure related to sequencing dependency. What is your RCA method? **A:** Wrong order can damage or hang devices.
1851	**Q:** Qu'est-ce que « rail ramp rate » et où intervient-il dans une carte MPU/CPU ? **R:** La vitesse de montée d'un rail est la rapidité avec laquelle une alimentation monte.	**Q:** What is rail ramp rate, and where does it fit in an MPU/CPU board? **A:** Rail ramp rate is how fast a supply rises.
1852	**Q:** Quels paramètres faut-il vérifier pour rail ramp rate pendant la conception ? **R:** Vérifier la plage permise.	**Q:** What parameters should be checked for rail ramp rate during design? **A:** Check the allowed range.
1853	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour rail ramp rate ? **R:** Vitesse vaut tension sur temps de montée.	**Q:** What engineering calculation or budget should you know for rail ramp rate? **A:** Rate equals voltage over rise time.
1854	**Q:** Comment valider rail ramp rate sur le prototype ? **R:** Mesurer la rampe.	**Q:** How would you validate rail ramp rate on the prototype? **A:** Measure the ramp.
1855	**Q:** Scénario Senior : le système présente une panne liée à rail ramp rate. Quelle est votre méthode RCA ? **R:** Trop rapide cause un appel de courant, trop lent casse le séquencement.	**Q:** Senior scenario: the system has a failure related to rail ramp rate. What is your RCA method? **A:** Too fast causes inrush and too slow breaks sequencing.
1856	**Q:** Qu'est-ce que « enable pin » et où intervient-il dans une carte MPU/CPU ? **R:** La broche d'enable allume ou éteint un régulateur et fixe le séquencement.	**Q:** What is enable pin, and where does it fit in an MPU/CPU board? **A:** The enable pin turns a regulator on or off and sets sequencing.
1857	**Q:** Quels paramètres faut-il vérifier pour enable pin pendant la conception ? **R:** Vérifier seuil et valeurs de rappel.	**Q:** What parameters should be checked for enable pin during design? **A:** Check threshold and pull values.
1858	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour enable pin ? **R:** Utiliser un diviseur pour l'UVLO.	**Q:** What engineering calculation or budget should you know for enable pin? **A:** Use a divider for UVLO.
1859	**Q:** Comment valider enable pin sur le prototype ? **R:** Mesurer l'enable.	**Q:** How would you validate enable pin on the prototype? **A:** Measure the enable.
1860	**Q:** Scénario Senior : le système présente une panne liée à enable pin. Quelle est votre méthode RCA ? **R:** Un enable flottant donne un comportement aléatoire.	**Q:** Senior scenario: the system has a failure related to enable pin. What is your RCA method? **A:** A floating enable gives random behavior.
1861	**Q:** Qu'est-ce que « open-drain reset » et où intervient-il dans une carte MPU/CPU ? **R:** Un reset open-drain permet à plusieurs sources de partager une ligne de reset en OU câblé.	**Q:** What is open-drain reset, and where does it fit in an MPU/CPU board? **A:** An open-drain reset lets several sources share a wired-OR reset line.
1862	**Q:** Quels paramètres faut-il vérifier pour open-drain reset pendant la conception ? **R:** Vérifier le pull-up et le niveau.	**Q:** What parameters should be checked for open-drain reset during design? **A:** Check the pull-up and level.
1863	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour open-drain reset ? **R:** Le pull-up fixe le temps de montée avec la capacité de ligne.	**Q:** What engineering calculation or budget should you know for open-drain reset? **A:** Pull-up sets rise time with line capacitance.
1864	**Q:** Comment valider open-drain reset sur le prototype ? **R:** Sonder la ligne de reset.	**Q:** How would you validate open-drain reset on the prototype? **A:** Probe the reset line.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

Email: ahds@engineer.com

#	FRANÇAIS — Question / Réponse	ENGLISH — Question / Answer
1865	**Q:** Scénario Senior : le système présente une panne liée à open-drain reset. Quelle est votre méthode RCA ? **R:** Un composant bloqué à l'état bas maintient tout en reset.	**Q:** Senior scenario: the system has a failure related to open-drain reset. What is your RCA method? **A:** A stuck low device holds everything in reset.
1866	**Q:** Qu'est-ce que « reset pull-up » et où intervient-il dans une carte MPU/CPU ? **R:** Un pull-up de reset garde la ligne à l'état haut quand personne ne la pilote.	**Q:** What is reset pull-up, and where does it fit in an MPU/CPU board? **A:** A reset pull-up keeps the line high when nobody drives it.
1867	**Q:** Quels paramètres faut-il vérifier pour reset pull-up pendant la conception ? **R:** Vérifier la valeur et l'alimentation à laquelle il est relié.	**Q:** What parameters should be checked for reset pull-up during design? **A:** Check value and the supply it connects to.
1868	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour reset pull-up ? **R:** Valeurs typiques de 10 k.	**Q:** What engineering calculation or budget should you know for reset pull-up? **A:** Typical values are 10 k.
1869	**Q:** Comment valider reset pull-up sur le prototype ? **R:** Mesurer le niveau.	**Q:** How would you validate reset pull-up on the prototype? **A:** Measure the level.
1870	**Q:** Scénario Senior : le système présente une panne liée à reset pull-up. Quelle est votre méthode RCA ? **R:** Une mauvaise alimentation donne de mauvais niveaux.	**Q:** Senior scenario: the system has a failure related to reset pull-up. What is your RCA method? **A:** Wrong supply gives wrong levels.
1871	**Q:** Qu'est-ce que « reset debounce/filter » et où intervient-il dans une carte MPU/CPU ? **R:** Le filtrage ou anti-rebond du reset rejette les parasites sur la ligne.	**Q:** What is reset debounce/filter, and where does it fit in an MPU/CPU board? **A:** Reset debounce or filtering rejects glitches on the line.
1872	**Q:** Quels paramètres faut-il vérifier pour reset debounce/filter pendant la conception ? **R:** Vérifier valeurs RC et délai.	**Q:** What parameters should be checked for reset debounce/filter during design? **A:** Check RC values and delay.
1873	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour reset debounce/filter ? **R:** Tau vaut R fois C.	**Q:** What engineering calculation or budget should you know for reset debounce/filter? **A:** Tau equals R times C.
1874	**Q:** Comment valider reset debounce/filter sur le prototype ? **R:** Injecter des parasites.	**Q:** How would you validate reset debounce/filter on the prototype? **A:** Inject glitches.
1875	**Q:** Scénario Senior : le système présente une panne liée à reset debounce/filter. Quelle est votre méthode RCA ? **R:** Un filtrage excessif retarde le reset.	**Q:** Senior scenario: the system has a failure related to reset debounce/filter. What is your RCA method? **A:** Excess filtering delays reset.
1876	**Q:** Qu'est-ce que « sleep/wake sequencing » et où intervient-il dans une carte MPU/CPU ? **R:** Le séquencement veille/réveil restaure rails et horloges dans l'ordre à la reprise.	**Q:** What is sleep/wake sequencing, and where does it fit in an MPU/CPU board? **A:** Sleep/wake sequencing restores rails and clocks in order on resume.
1877	**Q:** Quels paramètres faut-il vérifier pour sleep/wake sequencing pendant la conception ? **R:** Vérifier quels rails restent actifs.	**Q:** What parameters should be checked for sleep/wake sequencing during design? **A:** Check which rails stay on.
1878	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour sleep/wake sequencing ? **R:** Le temps de réveil somme les délais de montée.	**Q:** What engineering calculation or budget should you know for sleep/wake sequencing? **A:** Wake time sums the ramp delays.
1879	**Q:** Comment valider sleep/wake sequencing sur le prototype ? **R:** Cycler la veille de nombreuses fois.	**Q:** How would you validate sleep/wake sequencing on the prototype? **A:** Cycle sleep many times.
1880	**Q:** Scénario Senior : le système présente une panne liée à sleep/wake sequencing. Quelle est votre méthode RCA ? **R:** Des défaillances après de nombreux cycles pointent vers un séquencement marginal.	**Q:** Senior scenario: the system has a failure related to sleep/wake sequencing. What is your RCA method? **A:** Failures after many cycles point to marginal sequencing.
1881	**Q:** Qu'est-ce que « RTC backup domain » et où intervient-il dans une carte MPU/CPU ? **R:** Le domaine de secours RTC conserve l'heure sur pile quand l'alimentation principale est coupée.	**Q:** What is RTC backup domain, and where does it fit in an MPU/CPU board? **A:** The RTC backup domain keeps time on a battery when the main supply is off.
1882	**Q:** Quels paramètres faut-il vérifier pour RTC backup domain pendant la conception ? **R:** Vérifier la diode ou l'interrupteur entre sources.	**Q:** What parameters should be checked for RTC backup domain during design? **A:** Check diode or switch between sources.
1883	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour RTC backup domain ? **R:** Durée de vie vaut capacité sur courant de secours.	**Q:** What engineering calculation or budget should you know for RTC backup domain? **A:** Life equals capacity over backup current.
1884	**Q:** Comment valider RTC backup domain sur le prototype ? **R:** Mesurer le courant de secours.	**Q:** How would you validate RTC backup domain on the prototype? **A:** Measure backup current.
1885	**Q:** Scénario Senior : le système présente une panne liée à RTC backup domain. Quelle est votre méthode RCA ? **R:** Un fort courant de secours vide la pile.	**Q:** Senior scenario: the system has a failure related to RTC backup domain. What is your RCA method? **A:** High backup current drains the cell.
1886	**Q:** Qu'est-ce que « fault latch » et où intervient-il dans une carte MPU/CPU ? **R:** Un verrou de défaut conserve un état de défaillance jusqu'à son effacement.	**Q:** What is fault latch, and where does it fit in an MPU/CPU board? **A:** A fault latch holds a failure state until it is cleared.
1887	**Q:** Quels paramètres faut-il vérifier pour fault latch pendant la conception ? **R:** Vérifier comment et quand il s'efface.	**Q:** What parameters should be checked for fault latch during design? **A:** Check how and when it clears.
1888	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour fault latch ? **R:** Pas de calcul.	**Q:** What engineering calculation or budget should you know for fault latch? **A:** No calculation.
1889	**Q:** Comment valider fault latch sur le prototype ? **R:** Déclencher un défaut et l'effacer.	**Q:** How would you validate fault latch on the prototype? **A:** Trigger a fault and clear it.
1890	**Q:** Scénario Senior : le système présente une panne liée à fault latch. Quelle est votre méthode RCA ? **R:** Un défaut verrouillé explique un rail qui reste éteint.	**Q:** Senior scenario: the system has a failure related to fault latch. What is your RCA method? **A:** A latched fault explains a rail that stays off.
1891	**Q:** Qu'est-ce que « sequencer IC » et où intervient-il dans une carte MPU/CPU ? **R:** Un circuit séquenceur contrôle l'ordre et le timing des rails d'alimentation.	**Q:** What is sequencer IC, and where does it fit in an MPU/CPU board? **A:** A sequencer IC controls the order and timing of power rails.
1892	**Q:** Quels paramètres faut-il vérifier pour sequencer IC pendant la conception ? **R:** Vérifier seuils, délais et sorties.	**Q:** What parameters should be checked for sequencer IC during design? **A:** Check thresholds, delays and outputs.
1893	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour sequencer IC ? **R:** Les délais sont fixés par condensateurs ou registres.	**Q:** What engineering calculation or budget should you know for sequencer IC? **A:** Delays are set by capacitors or registers.
1894	**Q:** Comment valider sequencer IC sur le prototype ? **R:** Capturer la séquence.	**Q:** How would you validate sequencer IC on the prototype? **A:** Capture the sequence.
1895	**Q:** Scénario Senior : le système présente une panne liée à sequencer IC. Quelle est votre méthode RCA ? **R:** Un mauvais réglage de délai casse l'ordre.	**Q:** Senior scenario: the system has a failure related to sequencer IC. What is your RCA method? **A:** A wrong delay setting breaks the order.
1896	**Q:** Qu'est-ce que « no-boot sequencing RCA » et où intervient-il dans une carte MPU/CPU ? **R:** La RCA d'absence de boot sur séquencement cherche le premier rail ou reset qui dévie.	**Q:** What is no-boot sequencing RCA, and where does it fit in an MPU/CPU board? **A:** No-boot sequencing RCA looks for the first rail or reset that deviates.
1897	**Q:** Quels paramètres faut-il vérifier pour no-boot sequencing RCA pendant la conception ? **R:** Vérifier tous les rails et resets.	**Q:** What parameters should be checked for no-boot sequencing RCA during design? **A:** Check all rails and resets.
1898	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour no-boot sequencing RCA ? **R:** Comparer à la spécification.	**Q:** What engineering calculation or budget should you know for no-boot sequencing RCA? **A:** Compare with the specification.
1899	**Q:** Comment valider no-boot sequencing RCA sur le prototype ? **R:** Tout capturer sur un oscilloscope.	**Q:** How would you validate no-boot sequencing RCA on the prototype? **A:** Capture everything on one scope.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

#	FRANÇAIS — Question / Réponse	ENGLISH — Question / Answer
1900	**Q:** Scénario Senior : le système présente une panne liée à no-boot sequencing RCA. Quelle est votre méthode RCA ? **R:** Le premier événement erroné est la meilleure piste.	**Q:** Senior scenario: the system has a failure related to no-boot sequencing RCA. What is your RCA method? **A:** The first wrong event is the best lead.

20. CPU/MPU Power Rails & PMIC / Alimentations

#	FRANÇAIS — Question / Réponse	ENGLISH — Question / Answer
1901	**Q:** Qu'est-ce que « core rail » et où intervient-il dans une carte MPU/CPU ? **R:** Le rail coeur alimente la logique du CPU à basse tension et fort courant.	**Q:** What is core rail, and where does it fit in an MPU/CPU board? **A:** The core rail powers the CPU logic at low voltage and high current.
1902	**Q:** Quels paramètres faut-il vérifier pour core rail pendant la conception ? **R:** Vérifier tolérance et réponse transitoire.	**Q:** What parameters should be checked for core rail during design? **A:** Check tolerance and transient response.
1903	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour core rail ? **R:** Le courant vaut puissance sur tension.	**Q:** What engineering calculation or budget should you know for core rail? **A:** Current equals power over voltage.
1904	**Q:** Comment valider core rail sur le prototype ? **R:** Mesurer la chute en charge.	**Q:** How would you validate core rail on the prototype? **A:** Measure droop under load.
1905	**Q:** Scénario Senior : le système présente une panne liée à core rail. Quelle est votre méthode RCA ? **R:** La chute cause des plantages.	**Q:** Senior scenario: the system has a failure related to core rail. What is your RCA method? **A:** Droop causes crashes.
1906	**Q:** Qu'est-ce que « SoC rail » et où intervient-il dans une carte MPU/CPU ? **R:** Le rail SoC alimente la logique de support et les périphériques du SoC.	**Q:** What is SoC rail, and where does it fit in an MPU/CPU board? **A:** The SoC rail powers the SoC support logic and peripherals.
1907	**Q:** Quels paramètres faut-il vérifier pour SoC rail pendant la conception ? **R:** Vérifier le rail et son séquencement.	**Q:** What parameters should be checked for SoC rail during design? **A:** Check the rail and its sequencing.
1908	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour SoC rail ? **R:** Budget d'après la fiche technique.	**Q:** What engineering calculation or budget should you know for SoC rail? **A:** Budget from the datasheet.
1909	**Q:** Comment valider SoC rail sur le prototype ? **R:** Mesurer l'ondulation.	**Q:** How would you validate SoC rail on the prototype? **A:** Measure ripple.
1910	**Q:** Scénario Senior : le système présente une panne liée à SoC rail. Quelle est votre méthode RCA ? **R:** Le bruit affecte les blocs analogiques.	**Q:** Senior scenario: the system has a failure related to SoC rail. What is your RCA method? **A:** Noise affects analog blocks.
1911	**Q:** Qu'est-ce que « I/O rail » et où intervient-il dans une carte MPU/CPU ? **R:** Le rail d'E/S fixe les niveaux logiques des broches.	**Q:** What is I/O rail, and where does it fit in an MPU/CPU board? **A:** The I/O rail sets logic levels of the pins.
1912	**Q:** Quels paramètres faut-il vérifier pour I/O rail pendant la conception ? **R:** Vérifier la compatibilité de niveaux avec les composants distants.	**Q:** What parameters should be checked for I/O rail during design? **A:** Check level compatibility with peers.
1913	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour I/O rail ? **R:** Faire correspondre les tensions.	**Q:** What engineering calculation or budget should you know for I/O rail? **A:** Match voltages.
1914	**Q:** Comment valider I/O rail sur le prototype ? **R:** Mesurer les niveaux.	**Q:** How would you validate I/O rail on the prototype? **A:** Measure levels.
1915	**Q:** Scénario Senior : le système présente une panne liée à I/O rail. Quelle est votre méthode RCA ? **R:** Une mauvaise tension d'E/S endommage ou provoque des lectures erronées.	**Q:** Senior scenario: the system has a failure related to I/O rail. What is your RCA method? **A:** Wrong I/O voltage damages or mis-reads.
1916	**Q:** Qu'est-ce que « DDR rail » et où intervient-il dans une carte MPU/CPU ? **R:** Le rail DDR alimente les DRAM.	**Q:** What is DDR rail, and where does it fit in an MPU/CPU board? **A:** The DDR rail powers DRAM devices.
1917	**Q:** Quels paramètres faut-il vérifier pour DDR rail pendant la conception ? **R:** Vérifier tolérance de tension et ondulation.	**Q:** What parameters should be checked for DDR rail during design? **A:** Check voltage tolerance and ripple.
1918	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour DDR rail ? **R:** Courant d'après le modèle DRAM.	**Q:** What engineering calculation or budget should you know for DDR rail? **A:** Current from the DRAM model.
1919	**Q:** Comment valider DDR rail sur le prototype ? **R:** Mesurer en charge.	**Q:** How would you validate DDR rail on the prototype? **A:** Measure under load.
1920	**Q:** Scénario Senior : le système présente une panne liée à DDR rail. Quelle est votre méthode RCA ? **R:** Le bruit cause des erreurs de données.	**Q:** Senior scenario: the system has a failure related to DDR rail. What is your RCA method? **A:** Noise causes data errors.
1921	**Q:** Qu'est-ce que « DDR VTT concept » et où intervient-il dans une carte MPU/CPU ? **R:** Le VTT DDR est une tension de terminaison égale à la moitié de l'alimentation d'E/S.	**Q:** What is DDR VTT concept, and where does it fit in an MPU/CPU board? **A:** DDR VTT is a termination voltage equal to half the I/O supply.
1922	**Q:** Quels paramètres faut-il vérifier pour DDR VTT concept pendant la conception ? **R:** Vérifier qu'il absorbe et fournit du courant.	**Q:** What parameters should be checked for DDR VTT concept during design? **A:** Check it sinks and sources current.
1923	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour DDR VTT concept ? **R:** La moitié de VDDQ.	**Q:** What engineering calculation or budget should you know for DDR VTT concept? **A:** Half of VDDQ.
1924	**Q:** Comment valider DDR VTT concept sur le prototype ? **R:** Mesurer tension et ondulation.	**Q:** How would you validate DDR VTT concept on the prototype? **A:** Measure the voltage and ripple.
1925	**Q:** Scénario Senior : le système présente une panne liée à DDR VTT concept. Quelle est votre méthode RCA ? **R:** Un mauvais VTT nuit à la marge.	**Q:** Senior scenario: the system has a failure related to DDR VTT concept. What is your RCA method? **A:** Wrong VTT hurts margin.
1926	**Q:** Qu'est-ce que « DDR Vref » et où intervient-il dans une carte MPU/CPU ? **R:** Le Vref DDR est une entrée de référence égale à environ la moitié de l'alimentation.	**Q:** What is DDR Vref, and where does it fit in an MPU/CPU board? **A:** DDR Vref is a reference input equal to about half the supply.
1927	**Q:** Quels paramètres faut-il vérifier pour DDR Vref pendant la conception ? **R:** Vérifier sa précision et son filtrage.	**Q:** What parameters should be checked for DDR Vref during design? **A:** Check its accuracy and filtering.
1928	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour DDR Vref ? **R:** La moitié de VDDQ avec tolérance serrée.	**Q:** What engineering calculation or budget should you know for DDR Vref? **A:** Half of VDDQ with tight tolerance.
1929	**Q:** Comment valider DDR Vref sur le prototype ? **R:** Mesurer le bruit.	**Q:** How would you validate DDR Vref on the prototype? **A:** Measure noise.
1930	**Q:** Scénario Senior : le système présente une panne liée à DDR Vref. Quelle est votre méthode RCA ? **R:** Le bruit cause des erreurs de bits aléatoires.	**Q:** Senior scenario: the system has a failure related to DDR Vref. What is your RCA method? **A:** Noise causes random bit errors.
1931	**Q:** Qu'est-ce que « PLL/analog rail » et où intervient-il dans une carte MPU/CPU ? **R:** Le rail PLL/analogique exige une alimentation propre pour une génération d'horloge stable.	**Q:** What is PLL/analog rail, and where does it fit in an MPU/CPU board? **A:** The PLL/analog rail needs clean power for stable clock generation.
1932	**Q:** Quels paramètres faut-il vérifier pour PLL/analog rail pendant la conception ? **R:** Vérifier le filtrage depuis le rail numérique.	**Q:** What parameters should be checked for PLL/analog rail during design? **A:** Check filtering from the digital rail.
1933	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour PLL/analog rail ? **R:** Bas bruit requis de l'ordre de quelques dizaines de mV.	**Q:** What engineering calculation or budget should you know for PLL/analog rail? **A:** Low noise needed in the tens of mV range.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

Email: ahds@engineer.com

#	FRANÇAIS — Question / Réponse	ENGLISH — Question / Answer
1934	**Q:** Comment valider PLL/analog rail sur le prototype ? **R:** Mesurer le bruit.	**Q:** How would you validate PLL/analog rail on the prototype? **A:** Measure noise.
1935	**Q:** Scénario Senior : le système présente une panne liée à PLL/analog rail. Quelle est votre méthode RCA ? **R:** Des rails analogiques bruités causent de la gigue.	**Q:** Senior scenario: the system has a failure related to PLL/analog rail. What is your RCA method? **A:** Noisy analog rails cause jitter.
1936	**Q:** Qu'est-ce que « standby rail » et où intervient-il dans une carte MPU/CPU ? **R:** Le rail de veille reste actif pendant que le système est éteint.	**Q:** What is standby rail, and where does it fit in an MPU/CPU board? **A:** The standby rail stays on while the system is off.
1937	**Q:** Quels paramètres faut-il vérifier pour standby rail pendant la conception ? **R:** Vérifier quelles charges il alimente.	**Q:** What parameters should be checked for standby rail during design? **A:** Check what loads it feeds.
1938	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour standby rail ? **R:** La puissance de veille s'additionne.	**Q:** What engineering calculation or budget should you know for standby rail? **A:** Standby power adds up.
1939	**Q:** Comment valider standby rail sur le prototype ? **R:** Mesurer le courant de veille.	**Q:** How would you validate standby rail on the prototype? **A:** Measure standby current.
1940	**Q:** Scénario Senior : le système présente une panne liée à standby rail. Quelle est votre méthode RCA ? **R:** Une veille élevée pointe vers des fuites.	**Q:** Senior scenario: the system has a failure related to standby rail. What is your RCA method? **A:** High standby points to leakage.
1941	**Q:** Qu'est-ce que « always-on rail » et où intervient-il dans une carte MPU/CPU ? **R:** Le rail always-on alimente la logique qui réveille le système.	**Q:** What is always-on rail, and where does it fit in an MPU/CPU board? **A:** The always-on rail powers the logic that wakes the system.
1942	**Q:** Quels paramètres faut-il vérifier pour always-on rail pendant la conception ? **R:** Vérifier sa charge minimale.	**Q:** What parameters should be checked for always-on rail during design? **A:** Check its minimal load.
1943	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour always-on rail ? **R:** Budgéter des microampères en sommeil profond.	**Q:** What engineering calculation or budget should you know for always-on rail? **A:** Budget microamps in deep sleep.
1944	**Q:** Comment valider always-on rail sur le prototype ? **R:** Mesurer son courant.	**Q:** How would you validate always-on rail on the prototype? **A:** Measure its current.
1945	**Q:** Scénario Senior : le système présente une panne liée à always-on rail. Quelle est votre méthode RCA ? **R:** Les fuites vident la batterie.	**Q:** Senior scenario: the system has a failure related to always-on rail. What is your RCA method? **A:** Leaks drain the battery.
1946	**Q:** Qu'est-ce que « PMIC » et où intervient-il dans une carte MPU/CPU ? **R:** Un PMIC intègre plusieurs régulateurs et le séquencement dans une puce.	**Q:** What is PMIC, and where does it fit in an MPU/CPU board? **A:** A PMIC integrates several regulators and sequencing in one chip.
1947	**Q:** Quels paramètres faut-il vérifier pour PMIC pendant la conception ? **R:** Vérifier sorties, courant et réglages par défaut.	**Q:** What parameters should be checked for PMIC during design? **A:** Check outputs, current and default settings.
1948	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour PMIC ? **R:** Additionner les charges des rails par rapport au courant nominal du PMIC.	**Q:** What engineering calculation or budget should you know for PMIC? **A:** Sum rail loads versus the PMIC rating.
1949	**Q:** Comment valider PMIC sur le prototype ? **R:** Lire l'état et mesurer les sorties.	**Q:** How would you validate PMIC on the prototype? **A:** Read status and measure outputs.
1950	**Q:** Scénario Senior : le système présente une panne liée à PMIC. Quelle est votre méthode RCA ? **R:** Des défauts viennent souvent d'une sortie surchargée.	**Q:** Senior scenario: the system has a failure related to PMIC. What is your RCA method? **A:** Faults often come from an overloaded output.
1951	**Q:** Qu'est-ce que « buck regulator » et où intervient-il dans une carte MPU/CPU ? **R:** Un convertisseur buck abaisse la tension efficacement avec une inductance.	**Q:** What is buck regulator, and where does it fit in an MPU/CPU board? **A:** A buck regulator steps voltage down efficiently using an inductor.
1952	**Q:** Quels paramètres faut-il vérifier pour buck regulator pendant la conception ? **R:** Vérifier fréquence de découpage, inductance et ondulation.	**Q:** What parameters should be checked for buck regulator during design? **A:** Check switching frequency, inductor and ripple.
1953	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour buck regulator ? **R:** Vout vaut Vin fois le rapport cyclique.	**Q:** What engineering calculation or budget should you know for buck regulator? **A:** Vout equals Vin times duty.
1954	**Q:** Comment valider buck regulator sur le prototype ? **R:** Mesurer ondulation et réponse en charge.	**Q:** How would you validate buck regulator on the prototype? **A:** Measure ripple and load response.
1955	**Q:** Scénario Senior : le système présente une panne liée à buck regulator. Quelle est votre méthode RCA ? **R:** La saturation de l'inductance cause des défaillances.	**Q:** Senior scenario: the system has a failure related to buck regulator. What is your RCA method? **A:** Inductor saturation causes failures.
1956	**Q:** Qu'est-ce que « LDO » et où intervient-il dans une carte MPU/CPU ? **R:** Un régulateur LDO donne une sortie à faible bruit avec une conception simple mais dissipe de la chaleur.	**Q:** What is LDO, and where does it fit in an MPU/CPU board? **A:** An LDO regulator gives a low-noise output with simple design but loses heat.
1957	**Q:** Quels paramètres faut-il vérifier pour LDO pendant la conception ? **R:** Vérifier la tension de déchet et la limite thermique.	**Q:** What parameters should be checked for LDO during design? **A:** Check dropout and thermal limit.
1958	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour LDO ? **R:** La perte vaut Vin moins Vout fois le courant.	**Q:** What engineering calculation or budget should you know for LDO? **A:** Loss equals Vin minus Vout times current.
1959	**Q:** Comment valider LDO sur le prototype ? **R:** Mesurer la température.	**Q:** How would you validate LDO on the prototype? **A:** Measure temperature.
1960	**Q:** Scénario Senior : le système présente une panne liée à LDO. Quelle est votre méthode RCA ? **R:** Une surchauffe signifie trop de pertes de chute.	**Q:** Senior scenario: the system has a failure related to LDO. What is your RCA method? **A:** Overheating means too much dropout loss.
1961	**Q:** Qu'est-ce que « load switch » et où intervient-il dans une carte MPU/CPU ? **R:** Un interrupteur de charge connecte un rail à une charge sur commande.	**Q:** What is load switch, and where does it fit in an MPU/CPU board? **A:** A load switch connects a rail to a load on command.
1962	**Q:** Quels paramètres faut-il vérifier pour load switch pendant la conception ? **R:** Vérifier Rds(on), vitesse de montée et limite de courant.	**Q:** What parameters should be checked for load switch during design? **A:** Check Rds(on), slew and current limit.
1963	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour load switch ? **R:** La chute vaut courant fois Rds(on).	**Q:** What engineering calculation or budget should you know for load switch? **A:** Drop equals current times Rds(on).
1964	**Q:** Comment valider load switch sur le prototype ? **R:** Mesurer l'appel de courant.	**Q:** How would you validate load switch on the prototype? **A:** Measure inrush.
1965	**Q:** Scénario Senior : le système présente une panne liée à load switch. Quelle est votre méthode RCA ? **R:** Un allumage lent peut maintenir la charge en reset.	**Q:** Senior scenario: the system has a failure related to load switch. What is your RCA method? **A:** Slow turn-on may hold the load in reset.
1966	**Q:** Qu'est-ce que « power mux » et où intervient-il dans une carte MPU/CPU ? **R:** Un mux de puissance choisit entre sources, comme batterie et adaptateur.	**Q:** What is power mux, and where does it fit in an MPU/CPU board? **A:** A power mux picks between sources, such as a battery and an adapter.
1967	**Q:** Quels paramètres faut-il vérifier pour power mux pendant la conception ? **R:** Vérifier le comportement de commutation et le courant inverse.	**Q:** What parameters should be checked for power mux during design? **A:** Check switching behavior and reverse current.
1968	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour power mux ? **R:** La chute vaut courant fois résistance.	**Q:** What engineering calculation or budget should you know for power mux? **A:** Drop equals current times resistance.
1969	**Q:** Comment valider power mux sur le prototype ? **R:** Tester les changements de source.	**Q:** How would you validate power mux on the prototype? **A:** Test source changes.
1970	**Q:** Scénario Senior : le système présente une panne liée à power mux. Quelle est votre méthode RCA ? **R:** Des parasites à la commutation réinitialisent le système.	**Q:** Senior scenario: the system has a failure related to power mux. What is your RCA method? **A:** Glitches on switch-over reset the system.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

#	FRANÇAIS — Question / Réponse	ENGLISH — Question / Answer
1971	**Q:** Qu'est-ce que « current monitor » et où intervient-il dans une carte MPU/CPU ? **R:** Un moniteur de courant mesure le courant d'un rail pour protection et télémétrie.	**Q:** What is current monitor, and where does it fit in an MPU/CPU board? **A:** A current monitor measures rail current for protection and telemetry.
1972	**Q:** Quels paramètres faut-il vérifier pour current monitor pendant la conception ? **R:** Vérifier valeur du shunt et plage.	**Q:** What parameters should be checked for current monitor during design? **A:** Check shunt value and range.
1973	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour current monitor ? **R:** V vaut I fois Rshunt.	**Q:** What engineering calculation or budget should you know for current monitor? **A:** V equals I times Rshunt.
1974	**Q:** Comment valider current monitor sur le prototype ? **R:** Étalonner par rapport à un multimètre.	**Q:** How would you validate current monitor on the prototype? **A:** Calibrate against a meter.
1975	**Q:** Scénario Senior : le système présente une panne liée à current monitor. Quelle est votre méthode RCA ? **R:** Les erreurs d'offset comptent à faible courant.	**Q:** Senior scenario: the system has a failure related to current monitor. What is your RCA method? **A:** Offset errors matter at low current.
1976	**Q:** Qu'est-ce que « rail tolerance » et où intervient-il dans une carte MPU/CPU ? **R:** La tolérance d'un rail est la fenêtre de tension permise autour du nominal.	**Q:** What is rail tolerance, and where does it fit in an MPU/CPU board? **A:** Rail tolerance is the allowed voltage window around nominal.
1977	**Q:** Quels paramètres faut-il vérifier pour rail tolerance pendant la conception ? **R:** Vérifier la précision du régulateur et l'ondulation.	**Q:** What parameters should be checked for rail tolerance during design? **A:** Check regulator accuracy and ripple.
1978	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour rail tolerance ? **R:** Additionner précision DC, ondulation et chute.	**Q:** What engineering calculation or budget should you know for rail tolerance? **A:** Sum DC accuracy, ripple and droop.
1979	**Q:** Comment valider rail tolerance sur le prototype ? **R:** Mesurer en charge.	**Q:** How would you validate rail tolerance on the prototype? **A:** Measure under load.
1980	**Q:** Scénario Senior : le système présente une panne liée à rail tolerance. Quelle est votre méthode RCA ? **R:** Des rails hors fenêtre causent des erreurs.	**Q:** Senior scenario: the system has a failure related to rail tolerance. What is your RCA method? **A:** Out-of-window rails cause errors.
1981	**Q:** Qu'est-ce que « rail ripple » et où intervient-il dans une carte MPU/CPU ? **R:** L'ondulation d'un rail est la tension alternative sur une alimentation continue.	**Q:** What is rail ripple, and where does it fit in an MPU/CPU board? **A:** Rail ripple is the AC voltage on a DC supply.
1982	**Q:** Quels paramètres faut-il vérifier pour rail ripple pendant la conception ? **R:** Vérifier condensateurs et layout.	**Q:** What parameters should be checked for rail ripple during design? **A:** Check capacitors and layout.
1983	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour rail ripple ? **R:** L'ondulation dépend du courant d'ondulation de l'inductance et de l'ESR.	**Q:** What engineering calculation or budget should you know for rail ripple? **A:** Ripple relates to inductor ripple current and ESR.
1984	**Q:** Comment valider rail ripple sur le prototype ? **R:** Mesurer avec un ressort de masse court.	**Q:** How would you validate rail ripple on the prototype? **A:** Measure with a short ground spring.
1985	**Q:** Scénario Senior : le système présente une panne liée à rail ripple. Quelle est votre méthode RCA ? **R:** Une forte ondulation affecte les circuits sensibles.	**Q:** Senior scenario: the system has a failure related to rail ripple. What is your RCA method? **A:** High ripple hits sensitive circuits.
1986	**Q:** Qu'est-ce que « rail transient » et où intervient-il dans une carte MPU/CPU ? **R:** Le transitoire d'un rail est l'écart de tension après un échelon de charge.	**Q:** What is rail transient, and where does it fit in an MPU/CPU board? **A:** Rail transient is the voltage deviation after a load step.
1987	**Q:** Quels paramètres faut-il vérifier pour rail transient pendant la conception ? **R:** Vérifier bande passante de boucle et capacité de sortie.	**Q:** What parameters should be checked for rail transient during design? **A:** Check loop bandwidth and output capacitance.
1988	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour rail transient ? **R:** dV vaut dI fois impédance de sortie.	**Q:** What engineering calculation or budget should you know for rail transient? **A:** dV equals dI times output impedance.
1989	**Q:** Comment valider rail transient sur le prototype ? **R:** Tester des échelons de charge.	**Q:** How would you validate rail transient on the prototype? **A:** Test load steps.
1990	**Q:** Scénario Senior : le système présente une panne liée à rail transient. Quelle est votre méthode RCA ? **R:** Une chute excessive fait planter la charge.	**Q:** Senior scenario: the system has a failure related to rail transient. What is your RCA method? **A:** Excess droop crashes the load.
1991	**Q:** Qu'est-ce que « rail sequencing » et où intervient-il dans une carte MPU/CPU ? **R:** Le séquencement des rails est l'ordre contrôlé d'activation et de coupure des rails.	**Q:** What is rail sequencing, and where does it fit in an MPU/CPU board? **A:** Rail sequencing is the controlled order in which rails turn on and off.
1992	**Q:** Quels paramètres faut-il vérifier pour rail sequencing pendant la conception ? **R:** Vérifier les dépendances dans les fiches techniques.	**Q:** What parameters should be checked for rail sequencing during design? **A:** Check dependencies from datasheets.
1993	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour rail sequencing ? **R:** Documenter les délais.	**Q:** What engineering calculation or budget should you know for rail sequencing? **A:** Document delays.
1994	**Q:** Comment valider rail sequencing sur le prototype ? **R:** Capturer la séquence.	**Q:** How would you validate rail sequencing on the prototype? **A:** Capture the sequence.
1995	**Q:** Scénario Senior : le système présente une panne liée à rail sequencing. Quelle est votre méthode RCA ? **R:** Un mauvais ordre peut endommager les composants.	**Q:** Senior scenario: the system has a failure related to rail sequencing. What is your RCA method? **A:** Wrong order can damage devices.
1996	**Q:** Qu'est-ce que « power budget » et où intervient-il dans une carte MPU/CPU ? **R:** Un budget de puissance somme le courant de chaque rail avec marge.	**Q:** What is power budget, and where does it fit in an MPU/CPU board? **A:** A power budget sums the current of every rail with margin.
1997	**Q:** Quels paramètres faut-il vérifier pour power budget pendant la conception ? **R:** Vérifier valeurs typiques, maximales et crêtes.	**Q:** What parameters should be checked for power budget during design? **A:** Check typical, maximum and peak values.
1998	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour power budget ? **R:** Le total vaut la somme des rails divisée par le rendement.	**Q:** What engineering calculation or budget should you know for power budget? **A:** Total equals sum of rails divided by efficiency.
1999	**Q:** Comment valider power budget sur le prototype ? **R:** Mesurer et comparer au budget.	**Q:** How would you validate power budget on the prototype? **A:** Measure and compare to the budget.
2000	**Q:** Scénario Senior : le système présente une panne liée à power budget. Quelle est votre méthode RCA ? **R:** Des budgets sous-estimés causent des problèmes thermiques et de chute.	**Q:** Senior scenario: the system has a failure related to power budget. What is your RCA method? **A:** Underestimated budgets cause thermal and droop issues.

21. VRM & High-Current Power Design / VRM

#	FRANÇAIS — Question / Réponse	ENGLISH — Question / Answer
2001	**Q:** Qu'est-ce que « multiphase buck » et où intervient-il dans une carte MPU/CPU ? **R:** Un buck multiphase répartit le courant de charge sur des phases entrelacées pour un rail fort courant.	**Q:** What is multiphase buck, and where does it fit in an MPU/CPU board? **A:** A multiphase buck splits load current across interleaved phases for a high-current rail.
2002	**Q:** Quels paramètres faut-il vérifier pour multiphase buck pendant la conception ? **R:** Vérifier nombre de phases, annulation d'ondulation et partage de courant.	**Q:** What parameters should be checked for multiphase buck during design? **A:** Check phase count, ripple cancellation and current sharing.
2003	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour multiphase buck ? **R:** Courant par phase vaut courant total sur nombre de phases.	**Q:** What engineering calculation or budget should you know for multiphase buck? **A:** Current per phase equals total current over phases.
2004	**Q:** Comment valider multiphase buck sur le prototype ? **R:** Mesurer courants de phase et nœuds de commutation.	**Q:** How would you validate multiphase buck on the prototype? **A:** Measure phase currents and switch nodes.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

#	FRANÇAIS — Question / Réponse	ENGLISH — Question / Answer
2005	**Q:** Scénario Senior : le système présente une panne liée à multiphase buck. Quelle est votre méthode RCA ? **R:** Une phase déséquilibrée surchauffe en premier.	**Q:** Senior scenario: the system has a failure related to multiphase buck. What is your RCA method? **A:** An unbalanced phase overheats first.
2006	**Q:** Qu'est-ce que « PWM controller » et où intervient-il dans une carte MPU/CPU ? **R:** Un contrôleur PWM régule la sortie en pilotant les étages de puissance avec un rapport cyclique.	**Q:** What is PWM controller, and where does it fit in an MPU/CPU board? **A:** A PWM controller regulates the output by driving the power stages with a duty cycle.
2007	**Q:** Quels paramètres faut-il vérifier pour PWM controller pendant la conception ? **R:** Vérifier compensation de boucle, fréquence et protections.	**Q:** What parameters should be checked for PWM controller during design? **A:** Check loop compensation, frequency and protections.
2008	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour PWM controller ? **R:** Rapport cyclique ≈ Vout sur Vin.	**Q:** What engineering calculation or budget should you know for PWM controller? **A:** Duty equals Vout over Vin approximately.
2009	**Q:** Comment valider PWM controller sur le prototype ? **R:** Mesurer la réponse de la boucle.	**Q:** How would you validate PWM controller on the prototype? **A:** Measure the loop response.
2010	**Q:** Scénario Senior : le système présente une panne liée à PWM controller. Quelle est votre méthode RCA ? **R:** Une mauvaise configuration donne de l'instabilité.	**Q:** Senior scenario: the system has a failure related to PWM controller. What is your RCA method? **A:** Misconfiguration gives instability.
2011	**Q:** Qu'est-ce que « power stage » et où intervient-il dans une carte MPU/CPU ? **R:** L'étage de puissance contient les interrupteurs et drivers qui envoient le courant à l'inductance.	**Q:** What is power stage, and where does it fit in an MPU/CPU board? **A:** The power stage contains the switches and drivers that move current to the inductor.
2012	**Q:** Quels paramètres faut-il vérifier pour power stage pendant la conception ? **R:** Vérifier le courant nominal et le comportement thermique.	**Q:** What parameters should be checked for power stage during design? **A:** Check current rating and thermal behavior.
2013	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour power stage ? **R:** Perte vaut conduction plus commutation.	**Q:** What engineering calculation or budget should you know for power stage? **A:** Loss equals conduction plus switching loss.
2014	**Q:** Comment valider power stage sur le prototype ? **R:** Mesurer la température en charge.	**Q:** How would you validate power stage on the prototype? **A:** Measure temperature under load.
2015	**Q:** Scénario Senior : le système présente une panne liée à power stage. Quelle est votre méthode RCA ? **R:** Les étages surchauffés défaillent en premier.	**Q:** Senior scenario: the system has a failure related to power stage. What is your RCA method? **A:** Overheated stages fail first.
2016	**Q:** Qu'est-ce que « DrMOS concept » et où intervient-il dans une carte MPU/CPU ? **R:** Le DrMOS intègre le driver et les MOSFET dans un boîtier compact.	**Q:** What is DrMOS concept, and where does it fit in an MPU/CPU board? **A:** DrMOS integrates the driver and MOSFETs in one compact package.
2017	**Q:** Quels paramètres faut-il vérifier pour DrMOS concept pendant la conception ? **R:** Vérifier courant nominal, interface PWM et pastille thermique.	**Q:** What parameters should be checked for DrMOS concept during design? **A:** Check current rating, PWM interface and thermal pad.
2018	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour DrMOS concept ? **R:** Comparer les pertes avec une conception discrète.	**Q:** What engineering calculation or budget should you know for DrMOS concept? **A:** Compare losses with a discrete design.
2019	**Q:** Comment valider DrMOS concept sur le prototype ? **R:** Mesurer la température du boîtier.	**Q:** How would you validate DrMOS concept on the prototype? **A:** Measure case temperature.
2020	**Q:** Scénario Senior : le système présente une panne liée à DrMOS concept. Quelle est votre méthode RCA ? **R:** Une mauvaise soudure de la pastille cause une surchauffe.	**Q:** Senior scenario: the system has a failure related to DrMOS concept. What is your RCA method? **A:** Poor thermal-pad soldering causes overheating.
2021	**Q:** Qu'est-ce que « MOSFET losses » et où intervient-il dans une carte MPU/CPU ? **R:** Les pertes MOSFET combinent conduction, commutation et commande de grille.	**Q:** What is MOSFET losses, and where does it fit in an MPU/CPU board? **A:** MOSFET losses combine conduction, switching and gate-drive losses.
2022	**Q:** Quels paramètres faut-il vérifier pour MOSFET losses pendant la conception ? **R:** Vérifier Rds(on), Qg et Qgd.	**Q:** What parameters should be checked for MOSFET losses during design? **A:** Check Rds(on), Qg and Qgd.
2023	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour MOSFET losses ? **R:** Perte de conduction vaut I carré fois Rds(on).	**Q:** What engineering calculation or budget should you know for MOSFET losses? **A:** Conduction loss equals I squared times Rds(on).
2024	**Q:** Comment valider MOSFET losses sur le prototype ? **R:** Mesurer température et rendement.	**Q:** How would you validate MOSFET losses on the prototype? **A:** Measure temperature and efficiency.
2025	**Q:** Scénario Senior : le système présente une panne liée à MOSFET losses. Quelle est votre méthode RCA ? **R:** Un mauvais choix de MOSFET gaspille de la puissance.	**Q:** Senior scenario: the system has a failure related to MOSFET losses. What is your RCA method? **A:** Wrong MOSFET choice wastes power.
2026	**Q:** Qu'est-ce que « inductor selection » et où intervient-il dans une carte MPU/CPU ? **R:** L'inductance fixe le courant d'ondulation, la réponse transitoire et le rendement.	**Q:** What is inductor selection, and where does it fit in an MPU/CPU board? **A:** The inductor sets ripple current, transient response and efficiency.
2027	**Q:** Quels paramètres faut-il vérifier pour inductor selection pendant la conception ? **R:** Vérifier courant de saturation et DCR.	**Q:** What parameters should be checked for inductor selection during design? **A:** Check saturation current and DCR.
2028	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour inductor selection ? **R:** Ondulation vaut (Vin moins Vout) fois D sur L fois f.	**Q:** What engineering calculation or budget should you know for inductor selection? **A:** Ripple equals (Vin minus Vout) times D over L times f.
2029	**Q:** Comment valider inductor selection sur le prototype ? **R:** Mesurer le courant d'inductance.	**Q:** How would you validate inductor selection on the prototype? **A:** Measure inductor current.
2030	**Q:** Scénario Senior : le système présente une panne liée à inductor selection. Quelle est votre méthode RCA ? **R:** La saturation effondre l'inductance et brûle les composants.	**Q:** Senior scenario: the system has a failure related to inductor selection. What is your RCA method? **A:** Saturation collapses inductance and burns parts.
2031	**Q:** Qu'est-ce que « output capacitors » et où intervient-il dans une carte MPU/CPU ? **R:** Les condensateurs de sortie lissent l'ondulation et fournissent les transitoires de charge.	**Q:** What is output capacitors, and where does it fit in an MPU/CPU board? **A:** Output capacitors smooth ripple and supply load transients.
2032	**Q:** Quels paramètres faut-il vérifier pour output capacitors pendant la conception ? **R:** Vérifier le déclassement de capacité, l'ESR et le nombre.	**Q:** What parameters should be checked for output capacitors during design? **A:** Check capacitance derating, ESR and count.
2033	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour output capacitors ? **R:** La chute vaut environ dI fois dt sur C.	**Q:** What engineering calculation or budget should you know for output capacitors? **A:** Droop is roughly dI times dt over C.
2034	**Q:** Comment valider output capacitors sur le prototype ? **R:** Faire des tests d'échelon de charge.	**Q:** How would you validate output capacitors on the prototype? **A:** Run load-step tests.
2035	**Q:** Scénario Senior : le système présente une panne liée à output capacitors. Quelle est votre méthode RCA ? **R:** Les céramiques déclassées réduisent la capacité réelle.	**Q:** Senior scenario: the system has a failure related to output capacitors. What is your RCA method? **A:** Derated ceramics reduce real capacitance.
2036	**Q:** Qu'est-ce que « input capacitors » et où intervient-il dans une carte MPU/CPU ? **R:** Les condensateurs d'entrée fournissent le courant pulsé de commutation pour garder la source calme.	**Q:** What is input capacitors, and where does it fit in an MPU/CPU board? **A:** Input capacitors supply pulsed switching current so the source stays quiet.
2037	**Q:** Quels paramètres faut-il vérifier pour input capacitors pendant la conception ? **R:** Vérifier le courant d'ondulation admissible et le placement.	**Q:** What parameters should be checked for input capacitors during design? **A:** Check ripple current rating and placement.
2038	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour input capacitors ? **R:** Irms ≈ Iout fois racine de D(1−D).	**Q:** What engineering calculation or budget should you know for input capacitors? **A:** Irms is about Iout times the square root of D(1−D).
2039	**Q:** Comment valider input capacitors sur le prototype ? **R:** Mesurer l'ondulation d'entrée.	**Q:** How would you validate input capacitors on the prototype? **A:** Measure input ripple.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

#	FRANÇAIS — Question / Réponse	ENGLISH — Question / Answer
2040	**Q:** Scénario Senior : le système présente une panne liée à input capacitors. Quelle est votre méthode RCA ? **R:** Une capacité d'entrée insuffisante surchauffe les condensateurs et perturbe la source.	**Q:** Senior scenario: the system has a failure related to input capacitors. What is your RCA method? **A:** Insufficient input capacitance overheats caps and disturbs the source.
2041	**Q:** Qu'est-ce que « phase count » et où intervient-il dans une carte MPU/CPU ? **R:** Le nombre de phases fixe courant par phase, ondulation et rendement.	**Q:** What is phase count, and where does it fit in an MPU/CPU board? **A:** Phase count sets current per phase, ripple and efficiency.
2042	**Q:** Quels paramètres faut-il vérifier pour phase count pendant la conception ? **R:** Vérifier l'impact thermique et le coût.	**Q:** What parameters should be checked for phase count during design? **A:** Check thermal and cost impact.
2043	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour phase count ? **R:** Phases nécessaires = courant crête sur limite par phase.	**Q:** What engineering calculation or budget should you know for phase count? **A:** Phases needed equals peak current over per-phase limit.
2044	**Q:** Comment valider phase count sur le prototype ? **R:** Tester le thermique à pleine charge.	**Q:** How would you validate phase count on the prototype? **A:** Test thermal at full load.
2045	**Q:** Scénario Senior : le système présente une panne liée à phase count. Quelle est votre méthode RCA ? **R:** Trop peu de phases surchauffent.	**Q:** Senior scenario: the system has a failure related to phase count. What is your RCA method? **A:** Too few phases overheat.
2046	**Q:** Qu'est-ce que « current sharing » et où intervient-il dans une carte MPU/CPU ? **R:** Le partage de courant équilibre le courant entre les phases.	**Q:** What is current sharing, and where does it fit in an MPU/CPU board? **A:** Current sharing balances current among phases.
2047	**Q:** Quels paramètres faut-il vérifier pour current sharing pendant la conception ? **R:** Vérifier la précision de mesure et la symétrie du layout.	**Q:** What parameters should be checked for current sharing during design? **A:** Check sensing accuracy and layout symmetry.
2048	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour current sharing ? **R:** Déséquilibre en % vaut écart sur moyenne.	**Q:** What engineering calculation or budget should you know for current sharing? **A:** Imbalance percent equals deviation over average.
2049	**Q:** Comment valider current sharing sur le prototype ? **R:** Mesurer le courant de chaque phase.	**Q:** How would you validate current sharing on the prototype? **A:** Measure each phase current.
2050	**Q:** Scénario Senior : le système présente une panne liée à current sharing. Quelle est votre méthode RCA ? **R:** Le déséquilibre nuit à la fiabilité.	**Q:** Senior scenario: the system has a failure related to current sharing. What is your RCA method? **A:** Imbalance hurts reliability.
2051	**Q:** Qu'est-ce que « load-line concept » et où intervient-il dans une carte MPU/CPU ? **R:** La load-line laisse la tension de sortie chuter avec la charge pour élargir la marge transitoire.	**Q:** What is load-line concept, and where does it fit in an MPU/CPU board? **A:** The load line lets the output voltage droop with load to widen transient margin.
2052	**Q:** Quels paramètres faut-il vérifier pour load-line concept pendant la conception ? **R:** Vérifier la pente par rapport à la spécification du CPU.	**Q:** What parameters should be checked for load-line concept during design? **A:** Check slope against the CPU specification.
2053	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour load-line concept ? **R:** Vout vaut Vref moins I fois Rll.	**Q:** What engineering calculation or budget should you know for load-line concept? **A:** Vout equals Vref minus I times Rll.
2054	**Q:** Comment valider load-line concept sur le prototype ? **R:** Mesurer Vout en fonction de la charge.	**Q:** How would you validate load-line concept on the prototype? **A:** Measure Vout versus load.
2055	**Q:** Scénario Senior : le système présente une panne liée à load-line concept. Quelle est votre méthode RCA ? **R:** Une mauvaise pente casse la fenêtre de tension.	**Q:** Senior scenario: the system has a failure related to load-line concept. What is your RCA method? **A:** Wrong slope breaks the voltage window.
2056	**Q:** Qu'est-ce que « remote sense » et où intervient-il dans une carte MPU/CPU ? **R:** La mesure déportée lit la tension à la charge pour compenser la chute du chemin.	**Q:** What is remote sense, and where does it fit in an MPU/CPU board? **A:** Remote sense measures voltage at the load to compensate path drop.
2057	**Q:** Quels paramètres faut-il vérifier pour remote sense pendant la conception ? **R:** Vérifier le routage en paire différentielle vers la charge.	**Q:** What parameters should be checked for remote sense during design? **A:** Check routing as a differential pair to the load.
2058	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour remote sense ? **R:** Compensation égale la chute du chemin.	**Q:** What engineering calculation or budget should you know for remote sense? **A:** Compensation equals the path drop.
2059	**Q:** Comment valider remote sense sur le prototype ? **R:** Mesurer à la charge.	**Q:** How would you validate remote sense on the prototype? **A:** Measure at the load.
2060	**Q:** Scénario Senior : le système présente une panne liée à remote sense. Quelle est votre méthode RCA ? **R:** Des lignes de mesure bruitées rendent le rail instable.	**Q:** Senior scenario: the system has a failure related to remote sense. What is your RCA method? **A:** Noisy sense lines make the rail unstable.
2061	**Q:** Qu'est-ce que « VRM efficiency » et où intervient-il dans une carte MPU/CPU ? **R:** Le rendement VRM est puissance de sortie sur puissance d'entrée.	**Q:** What is VRM efficiency, and where does it fit in an MPU/CPU board? **A:** VRM efficiency is output power over input power.
2062	**Q:** Quels paramètres faut-il vérifier pour VRM efficiency pendant la conception ? **R:** Vérifier le rendement sur toute la plage de charge.	**Q:** What parameters should be checked for VRM efficiency during design? **A:** Check efficiency across the load range.
2063	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour VRM efficiency ? **R:** Perte vaut Pout fois (1/η moins 1).	**Q:** What engineering calculation or budget should you know for VRM efficiency? **A:** Loss equals Pout times (1/η minus 1).
2064	**Q:** Comment valider VRM efficiency sur le prototype ? **R:** Mesurer puissance d'entrée et de sortie.	**Q:** How would you validate VRM efficiency on the prototype? **A:** Measure input and output power.
2065	**Q:** Scénario Senior : le système présente une panne liée à VRM efficiency. Quelle est votre méthode RCA ? **R:** Un faible rendement est un problème thermique.	**Q:** Senior scenario: the system has a failure related to VRM efficiency. What is your RCA method? **A:** Low efficiency is a thermal issue.
2066	**Q:** Qu'est-ce que « switching frequency » et où intervient-il dans une carte MPU/CPU ? **R:** La fréquence de découpage arbitre taille et pertes de commutation.	**Q:** What is switching frequency, and where does it fit in an MPU/CPU board? **A:** Switching frequency trades size against switching loss.
2067	**Q:** Quels paramètres faut-il vérifier pour switching frequency pendant la conception ? **R:** Vérifier inductance, condensateurs et impact thermique.	**Q:** What parameters should be checked for switching frequency during design? **A:** Check inductor, caps and thermal impact.
2068	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour switching frequency ? **R:** L'ondulation est inversement proportionnelle à la fréquence.	**Q:** What engineering calculation or budget should you know for switching frequency? **A:** Ripple is inversely proportional to frequency.
2069	**Q:** Comment valider switching frequency sur le prototype ? **R:** Mesurer le nœud de commutation.	**Q:** How would you validate switching frequency on the prototype? **A:** Measure the switch node.
2070	**Q:** Scénario Senior : le système présente une panne liée à switching frequency. Quelle est votre méthode RCA ? **R:** Une fréquence élevée augmente les pertes.	**Q:** Senior scenario: the system has a failure related to switching frequency. What is your RCA method? **A:** High frequency raises losses.
2071	**Q:** Qu'est-ce que « transient response » et où intervient-il dans une carte MPU/CPU ? **R:** La réponse transitoire est la réaction du rail à un échelon brusque de charge.	**Q:** What is transient response, and where does it fit in an MPU/CPU board? **A:** Transient response is how the rail reacts to a sudden load step.
2072	**Q:** Quels paramètres faut-il vérifier pour transient response pendant la conception ? **R:** Vérifier bande passante de boucle et capacité.	**Q:** What parameters should be checked for transient response during design? **A:** Check loop bandwidth and capacitance.
2073	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour transient response ? **R:** dV vaut dI fois Zout.	**Q:** What engineering calculation or budget should you know for transient response? **A:** dV equals dI times Zout.
2074	**Q:** Comment valider transient response sur le prototype ? **R:** Faire des tests d'échelon de charge.	**Q:** How would you validate transient response on the prototype? **A:** Run load-step tests.
2075	**Q:** Scénario Senior : le système présente une panne liée à transient response. Quelle est votre méthode RCA ? **R:** Une chute excessive plante le CPU.	**Q:** Senior scenario: the system has a failure related to transient response. What is your RCA method? **A:** Excess droop crashes the CPU.
2076	**Q:** Qu'est-ce que « current limit » et où intervient-il dans une carte MPU/CPU ? **R:** La limite de courant protège le VRM et la carte en surcharge.	**Q:** What is current limit, and where does it fit in an MPU/CPU board? **A:** Current limit protects the VRM and board in overload.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

#	FRANÇAIS — Question / Réponse	ENGLISH — Question / Answer
2077	**Q:** Quels paramètres faut-il vérifier pour current limit pendant la conception ? **R:** Vérifier le seuil de déclenchement et le mode.	**Q:** What parameters should be checked for current limit during design? **A:** Check the trip level and mode.
2078	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour current limit ? **R:** Régler 20 à 30 % au-dessus de la crête.	**Q:** What engineering calculation or budget should you know for current limit? **A:** Set about 20 to 30 percent above peak.
2079	**Q:** Comment valider current limit sur le prototype ? **R:** Tester une surcharge contrôlée.	**Q:** How would you validate current limit on the prototype? **A:** Test a controlled overload.
2080	**Q:** Scénario Senior : le système présente une panne liée à current limit. Quelle est votre méthode RCA ? **R:** Une limite trop basse cause de faux déclenchements.	**Q:** Senior scenario: the system has a failure related to current limit. What is your RCA method? **A:** Too low a limit causes false trips.
2081	**Q:** Qu'est-ce que « overvoltage protection » et où intervient-il dans une carte MPU/CPU ? **R:** La protection contre les surtensions empêche la sortie d'endommager la charge.	**Q:** What is overvoltage protection, and where does it fit in an MPU/CPU board? **A:** Overvoltage protection prevents the output from damaging the load.
2082	**Q:** Quels paramètres faut-il vérifier pour overvoltage protection pendant la conception ? **R:** Vérifier seuil et vitesse de réponse.	**Q:** What parameters should be checked for overvoltage protection during design? **A:** Check threshold and response speed.
2083	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour overvoltage protection ? **R:** Le seuil est légèrement au-dessus du maximum admissible.	**Q:** What engineering calculation or budget should you know for overvoltage protection? **A:** Threshold is slightly above the maximum rating.
2084	**Q:** Comment valider overvoltage protection sur le prototype ? **R:** Tester prudemment avec une source limitée.	**Q:** How would you validate overvoltage protection on the prototype? **A:** Test safely with a limited source.
2085	**Q:** Scénario Senior : le système présente une panne liée à overvoltage protection. Quelle est votre méthode RCA ? **R:** L'absence d'OVP peut détruire le CPU.	**Q:** Senior scenario: the system has a failure related to overvoltage protection. What is your RCA method? **A:** Missing OVP can destroy the CPU.
2086	**Q:** Qu'est-ce que « thermal derating » et où intervient-il dans une carte MPU/CPU ? **R:** Le déclassement thermique réduit le courant permis à haute température.	**Q:** What is thermal derating, and where does it fit in an MPU/CPU board? **A:** Thermal derating reduces allowed current at high temperature.
2087	**Q:** Quels paramètres faut-il vérifier pour thermal derating pendant la conception ? **R:** Vérifier les courbes de déclassement dans les fiches.	**Q:** What parameters should be checked for thermal derating during design? **A:** Check derating curves in datasheets.
2088	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour thermal derating ? **R:** Courant permis = valeur nominale fois facteur de déclassement.	**Q:** What engineering calculation or budget should you know for thermal derating? **A:** Allowed current equals rating times the derating factor.
2089	**Q:** Comment valider thermal derating sur le prototype ? **R:** Tester à l'ambiante maximale.	**Q:** How would you validate thermal derating on the prototype? **A:** Test at maximum ambient.
2090	**Q:** Scénario Senior : le système présente une panne liée à thermal derating. Quelle est votre méthode RCA ? **R:** Ignorer le déclassement raccourcit la durée de vie.	**Q:** Senior scenario: the system has a failure related to thermal derating. What is your RCA method? **A:** Ignoring derating shortens life.
2091	**Q:** Qu'est-ce que « VRM layout » et où intervient-il dans une carte MPU/CPU ? **R:** Le layout du VRM garde les boucles chaudes petites et les chemins de courant larges.	**Q:** What is VRM layout, and where does it fit in an MPU/CPU board? **A:** VRM layout keeps hot loops small and current paths wide.
2092	**Q:** Quels paramètres faut-il vérifier pour VRM layout pendant la conception ? **R:** Vérifier le placement des condensateurs d'entrée et la surface du nœud de commutation.	**Q:** What parameters should be checked for VRM layout during design? **A:** Check input cap placement and switch-node area.
2093	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour VRM layout ? **R:** Inductance de boucle fois di/dt donne des pics de tension.	**Q:** What engineering calculation or budget should you know for VRM layout? **A:** Loop inductance times di/dt gives voltage spikes.
2094	**Q:** Comment valider VRM layout sur le prototype ? **R:** Mesurer les oscillations du nœud de commutation.	**Q:** How would you validate VRM layout on the prototype? **A:** Measure switch-node ringing.
2095	**Q:** Scénario Senior : le système présente une panne liée à VRM layout. Quelle est votre méthode RCA ? **R:** Un mauvais layout cause EMI et contraintes.	**Q:** Senior scenario: the system has a failure related to VRM layout. What is your RCA method? **A:** Poor layout causes EMI and stress.
2096	**Q:** Qu'est-ce que « VRM validation » et où intervient-il dans une carte MPU/CPU ? **R:** La validation du VRM teste le régulateur en ligne, charge, température et cas de défaut.	**Q:** What is VRM validation, and where does it fit in an MPU/CPU board? **A:** VRM validation tests the regulator in line, load, temperature and fault cases.
2097	**Q:** Quels paramètres faut-il vérifier pour VRM validation pendant la conception ? **R:** Vérifier régulation, transitoires, protections et thermique.	**Q:** What parameters should be checked for VRM validation during design? **A:** Check regulation, transients, protections and thermals.
2098	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour VRM validation ? **R:** Consigner mesures par rapport à la spécification.	**Q:** What engineering calculation or budget should you know for VRM validation? **A:** Record measured against specification.
2099	**Q:** Comment valider VRM validation sur le prototype ? **R:** Exécuter la matrice de test complète.	**Q:** How would you validate VRM validation on the prototype? **A:** Run the full test matrix.
2100	**Q:** Scénario Senior : le système présente une panne liée à VRM validation. Quelle est votre méthode RCA ? **R:** Un VRM validé seulement en nominal peut échouer en production.	**Q:** Senior scenario: the system has a failure related to VRM validation. What is your RCA method? **A:** A VRM that passes only nominal tests may fail in production.

22. Power Integrity & Decoupling / Intégrité d'alimentation

#	FRANÇAIS — Question / Réponse	ENGLISH — Question / Answer
2101	**Q:** Qu'est-ce que « PDN » et où intervient-il dans une carte MPU/CPU ? **R:** Le PDN distribue une alimentation propre du régulateur à la puce sur toutes les fréquences.	**Q:** What is PDN, and where does it fit in an MPU/CPU board? **A:** The PDN delivers clean power from regulator to die across all frequencies.
2102	**Q:** Quels paramètres faut-il vérifier pour PDN pendant la conception ? **R:** Vérifier l'impédance en fonction de la fréquence.	**Q:** What parameters should be checked for PDN during design? **A:** Check impedance versus frequency.
2103	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour PDN ? **R:** Ztarget vaut ondulation permise sur courant transitoire.	**Q:** What engineering calculation or budget should you know for PDN? **A:** Ztarget equals allowed ripple over transient current.
2104	**Q:** Comment valider PDN sur le prototype ? **R:** Mesurer impédance ou chute.	**Q:** How would you validate PDN on the prototype? **A:** Measure impedance or droop.
2105	**Q:** Scénario Senior : le système présente une panne liée à PDN. Quelle est votre méthode RCA ? **R:** Un PDN faible donne des plantages aléatoires.	**Q:** Senior scenario: the system has a failure related to PDN. What is your RCA method? **A:** A weak PDN gives random crashes.
2106	**Q:** Qu'est-ce que « target impedance » et où intervient-il dans une carte MPU/CPU ? **R:** L'impédance cible est l'impédance maximale admissible du PDN.	**Q:** What is target impedance, and where does it fit in an MPU/CPU board? **A:** Target impedance is the maximum PDN impedance allowed.
2107	**Q:** Quels paramètres faut-il vérifier pour target impedance pendant la conception ? **R:** Vérifier budget d'ondulation et courant transitoire.	**Q:** What parameters should be checked for target impedance during design? **A:** Check ripple budget and transient current.
2108	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour target impedance ? **R:** Par exemple 30 mV sur 30 A donne 1 mΩ.	**Q:** What engineering calculation or budget should you know for target impedance? **A:** For example 30 mV over 30 A gives 1 mΩ.
2109	**Q:** Comment valider target impedance sur le prototype ? **R:** Comparer avec la courbe mesurée.	**Q:** How would you validate target impedance on the prototype? **A:** Compare the measured curve.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

Email: ahds@engineer.com

#	FRANÇAIS — Question / Réponse	ENGLISH — Question / Answer
2110	**Q:** Scénario Senior : le système présente une panne liée à target impedance. Quelle est votre méthode RCA ? **R:** Dépasser la cible donne une chute excessive.	**Q:** Senior scenario: the system has a failure related to target impedance. What is your RCA method? **A:** Exceeding the target gives excess droop.
2111	**Q:** Qu'est-ce que « bulk capacitance » et où intervient-il dans une carte MPU/CPU ? **R:** La capacité de réserve couvre la demande basse fréquence pendant la réaction du régulateur.	**Q:** What is bulk capacitance, and where does it fit in an MPU/CPU board? **A:** Bulk capacitance covers low-frequency demand while the regulator reacts.
2112	**Q:** Quels paramètres faut-il vérifier pour bulk capacitance pendant la conception ? **R:** Vérifier ESR et déclassement.	**Q:** What parameters should be checked for bulk capacitance during design? **A:** Check ESR and derating.
2113	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour bulk capacitance ? **R:** C ≈ dI fois dt sur dV.	**Q:** What engineering calculation or budget should you know for bulk capacitance? **A:** C is about dI times dt over dV.
2114	**Q:** Comment valider bulk capacitance sur le prototype ? **R:** Faire des tests d'échelon de charge.	**Q:** How would you validate bulk capacitance on the prototype? **A:** Run load-step tests.
2115	**Q:** Scénario Senior : le système présente une panne liée à bulk capacitance. Quelle est votre méthode RCA ? **R:** Trop peu de capacité de réserve donne une chute lente.	**Q:** Senior scenario: the system has a failure related to bulk capacitance. What is your RCA method? **A:** Too little bulk gives slow droop.
2116	**Q:** Qu'est-ce que « mid-frequency decoupling » et où intervient-il dans une carte MPU/CPU ? **R:** Le découplage moyenne fréquence relie les capacités de réserve aux céramiques rapides.	**Q:** What is mid-frequency decoupling, and where does it fit in an MPU/CPU board? **A:** Mid-frequency decoupling bridges bulk capacitors and fast ceramics.
2117	**Q:** Quels paramètres faut-il vérifier pour mid-frequency decoupling pendant la conception ? **R:** Vérifier valeurs et mélange.	**Q:** What parameters should be checked for mid-frequency decoupling during design? **A:** Check values and mix.
2118	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour mid-frequency decoupling ? **R:** Fréquence propre = 1 sur 2π√(LC).	**Q:** What engineering calculation or budget should you know for mid-frequency decoupling? **A:** Self-resonance f equals 1 over 2π√(LC).
2119	**Q:** Comment valider mid-frequency decoupling sur le prototype ? **R:** Mesurer l'impédance.	**Q:** How would you validate mid-frequency decoupling on the prototype? **A:** Measure impedance.
2120	**Q:** Scénario Senior : le système présente une panne liée à mid-frequency decoupling. Quelle est votre méthode RCA ? **R:** Des trous causent un pic d'impédance.	**Q:** Senior scenario: the system has a failure related to mid-frequency decoupling. What is your RCA method? **A:** Gaps cause an impedance peak.
2121	**Q:** Qu'est-ce que « high-frequency decoupling » et où intervient-il dans une carte MPU/CPU ? **R:** Le découplage haute fréquence fournit un courant très rapide au plus près du boîtier.	**Q:** What is high-frequency decoupling, and where does it fit in an MPU/CPU board? **A:** High-frequency decoupling supplies very fast current right at the package.
2122	**Q:** Quels paramètres faut-il vérifier pour high-frequency decoupling pendant la conception ? **R:** Vérifier placement, inductance de boucle et taille.	**Q:** What parameters should be checked for high-frequency decoupling during design? **A:** Check placement, loop inductance and size.
2123	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour high-frequency decoupling ? **R:** Des boîtiers plus petits donnent une ESL plus faible.	**Q:** What engineering calculation or budget should you know for high-frequency decoupling? **A:** Smaller packages give lower ESL.
2124	**Q:** Comment valider high-frequency decoupling sur le prototype ? **R:** Mesurer le bruit.	**Q:** How would you validate high-frequency decoupling on the prototype? **A:** Measure noise.
2125	**Q:** Scénario Senior : le système présente une panne liée à high-frequency decoupling. Quelle est votre méthode RCA ? **R:** Des condensateurs éloignés sont inefficaces.	**Q:** Senior scenario: the system has a failure related to high-frequency decoupling. What is your RCA method? **A:** Distant capacitors are ineffective.
2126	**Q:** Qu'est-ce que « package inductance » et où intervient-il dans une carte MPU/CPU ? **R:** L'inductance du boîtier limite la rapidité du courant vu par la puce.	**Q:** What is package inductance, and where does it fit in an MPU/CPU board? **A:** Package inductance limits how fast the die sees current.
2127	**Q:** Quels paramètres faut-il vérifier pour package inductance pendant la conception ? **R:** Vérifier le nombre de billes d'alimentation.	**Q:** What parameters should be checked for package inductance during design? **A:** Check the number of power balls.
2128	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour package inductance ? **R:** Saut de tension vaut L fois di/dt.	**Q:** What engineering calculation or budget should you know for package inductance? **A:** Voltage step equals L times di/dt.
2129	**Q:** Comment valider package inductance sur le prototype ? **R:** Observer la chute à haute vitesse.	**Q:** How would you validate package inductance on the prototype? **A:** Observe droop at high speed.
2130	**Q:** Scénario Senior : le système présente une panne liée à package inductance. Quelle est votre méthode RCA ? **R:** Peu de billes d'alimentation augmentent le bruit.	**Q:** Senior scenario: the system has a failure related to package inductance. What is your RCA method? **A:** Few supply balls increase noise.
2131	**Q:** Qu'est-ce que « via inductance » et où intervient-il dans une carte MPU/CPU ? **R:** L'inductance des vias s'ajoute à la boucle de découplage.	**Q:** What is via inductance, and where does it fit in an MPU/CPU board? **A:** Via inductance adds to the decoupling loop.
2132	**Q:** Quels paramètres faut-il vérifier pour via inductance pendant la conception ? **R:** Vérifier longueur et nombre de vias.	**Q:** What parameters should be checked for via inductance during design? **A:** Check via length and count.
2133	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour via inductance ? **R:** Des vias en parallèle divisent l'inductance.	**Q:** What engineering calculation or budget should you know for via inductance? **A:** Parallel vias divide the inductance.
2134	**Q:** Comment valider via inductance sur le prototype ? **R:** Comparer les courbes d'impédance.	**Q:** How would you validate via inductance on the prototype? **A:** Compare impedance curves.
2135	**Q:** Scénario Senior : le système présente une panne liée à via inductance. Quelle est votre méthode RCA ? **R:** Des vias longs perdent l'efficacité HF.	**Q:** Senior scenario: the system has a failure related to via inductance. What is your RCA method? **A:** Long vias lose HF effectiveness.
2136	**Q:** Qu'est-ce que « capacitor ESL » et où intervient-il dans une carte MPU/CPU ? **R:** L'ESL d'un condensateur est son inductance parasite et fixe sa résonance propre.	**Q:** What is capacitor ESL, and where does it fit in an MPU/CPU board? **A:** Capacitor ESL is its parasitic inductance and sets its self-resonance.
2137	**Q:** Quels paramètres faut-il vérifier pour capacitor ESL pendant la conception ? **R:** Vérifier taille de boîtier et montage.	**Q:** What parameters should be checked for capacitor ESL during design? **A:** Check package size and mounting.
2138	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour capacitor ESL ? **R:** Résonance f = 1 sur 2π√(LC).	**Q:** What engineering calculation or budget should you know for capacitor ESL? **A:** Resonance f equals 1 over 2π√(LC).
2139	**Q:** Comment valider capacitor ESL sur le prototype ? **R:** Mesurer l'impédance.	**Q:** How would you validate capacitor ESL on the prototype? **A:** Measure impedance.
2140	**Q:** Scénario Senior : le système présente une panne liée à capacitor ESL. Quelle est votre méthode RCA ? **R:** Au-dessus de la résonance, le condensateur est inductif.	**Q:** Senior scenario: the system has a failure related to capacitor ESL. What is your RCA method? **A:** Above resonance the capacitor looks inductive.
2141	**Q:** Qu'est-ce que « capacitor ESR » et où intervient-il dans une carte MPU/CPU ? **R:** L'ESR d'un condensateur est sa résistance série et amortit les résonances.	**Q:** What is capacitor ESR, and where does it fit in an MPU/CPU board? **A:** Capacitor ESR is its series resistance and damps resonances.
2142	**Q:** Quels paramètres faut-il vérifier pour capacitor ESR pendant la conception ? **R:** Vérifier la valeur à la fréquence de fonctionnement.	**Q:** What parameters should be checked for capacitor ESR during design? **A:** Check value at operating frequency.
2143	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour capacitor ESR ? **R:** Ondulation vaut I fois ESR.	**Q:** What engineering calculation or budget should you know for capacitor ESR? **A:** Ripple equals I times ESR.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

Email: ahds@engineer.com

#	FRANÇAIS — Question / Réponse	ENGLISH — Question / Answer
2144	**Q:** Comment valider capacitor ESR sur le prototype ? **R:** Mesurer l'ondulation.	**Q:** How would you validate capacitor ESR on the prototype? **A:** Measure ripple.
2145	**Q:** Scénario Senior : le système présente une panne liée à capacitor ESR. Quelle est votre méthode RCA ? **R:** Une ESR très faible peut créer une résonance aiguë.	**Q:** Senior scenario: the system has a failure related to capacitor ESR. What is your RCA method? **A:** Very low ESR can create sharp resonance.
2146	**Q:** Qu'est-ce que « anti-resonance » et où intervient-il dans une carte MPU/CPU ? **R:** L'anti-résonance est un pic d'impédance entre condensateurs en parallèle de valeurs différentes.	**Q:** What is anti-resonance, and where does it fit in an MPU/CPU board? **A:** Anti-resonance is an impedance peak between parallel capacitors of different values.
2147	**Q:** Quels paramètres faut-il vérifier pour anti-resonance pendant la conception ? **R:** Vérifier le mélange de condensateurs et l'ESR.	**Q:** What parameters should be checked for anti-resonance during design? **A:** Check capacitor mix and ESR.
2148	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour anti-resonance ? **R:** Le pic se situe entre les deux résonances propres.	**Q:** What engineering calculation or budget should you know for anti-resonance? **A:** Peak occurs between the two self-resonances.
2149	**Q:** Comment valider anti-resonance sur le prototype ? **R:** Tracer l'impédance.	**Q:** How would you validate anti-resonance on the prototype? **A:** Plot the impedance.
2150	**Q:** Scénario Senior : le système présente une panne liée à anti-resonance. Quelle est votre méthode RCA ? **R:** Un pic à une fréquence active cause du bruit.	**Q:** Senior scenario: the system has a failure related to anti-resonance. What is your RCA method? **A:** A peak at an active frequency causes noise.
2151	**Q:** Qu'est-ce que « plane capacitance » et où intervient-il dans une carte MPU/CPU ? **R:** La capacité de plan ajoute une capacité répartie en haute fréquence.	**Q:** What is plane capacitance, and where does it fit in an MPU/CPU board? **A:** Plane capacitance adds distributed high-frequency capacitance.
2152	**Q:** Quels paramètres faut-il vérifier pour plane capacitance pendant la conception ? **R:** Vérifier épaisseur de diélectrique et surface.	**Q:** What parameters should be checked for plane capacitance during design? **A:** Check dielectric thickness and area.
2153	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour plane capacitance ? **R:** C ≈ ε fois surface sur épaisseur.	**Q:** What engineering calculation or budget should you know for plane capacitance? **A:** C is about ε times area over thickness.
2154	**Q:** Comment valider plane capacitance sur le prototype ? **R:** Comparer avec la simulation.	**Q:** How would you validate plane capacitance on the prototype? **A:** Compare with simulation.
2155	**Q:** Scénario Senior : le système présente une panne liée à plane capacitance. Quelle est votre méthode RCA ? **R:** Un diélectrique fin aide le PDN.	**Q:** Senior scenario: the system has a failure related to plane capacitance. What is your RCA method? **A:** Thin dielectric helps the PDN.
2156	**Q:** Qu'est-ce que « decoupling placement » et où intervient-il dans une carte MPU/CPU ? **R:** Le placement du découplage minimise la boucle entre condensateur, via et boîtier.	**Q:** What is decoupling placement, and where does it fit in an MPU/CPU board? **A:** Decoupling placement minimizes the loop between capacitor, via and package.
2157	**Q:** Quels paramètres faut-il vérifier pour decoupling placement pendant la conception ? **R:** Vérifier distance et connexion de via.	**Q:** What parameters should be checked for decoupling placement during design? **A:** Check distance and via connection.
2158	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour decoupling placement ? **R:** L de boucle fois di/dt donne le bruit.	**Q:** What engineering calculation or budget should you know for decoupling placement? **A:** Loop L times di/dt gives noise.
2159	**Q:** Comment valider decoupling placement sur le prototype ? **R:** Mesurer le bruit aux broches.	**Q:** How would you validate decoupling placement on the prototype? **A:** Measure noise at the pins.
2160	**Q:** Scénario Senior : le système présente une panne liée à decoupling placement. Quelle est votre méthode RCA ? **R:** Un placement éloigné gaspille les condensateurs.	**Q:** Senior scenario: the system has a failure related to decoupling placement. What is your RCA method? **A:** Remote placement wastes capacitors.
2161	**Q:** Qu'est-ce que « BGA power vias » et où intervient-il dans une carte MPU/CPU ? **R:** Les vias d'alimentation BGA amènent le courant aux plans internes.	**Q:** What is BGA power vias, and where does it fit in an MPU/CPU board? **A:** BGA power vias carry current to inner planes.
2162	**Q:** Quels paramètres faut-il vérifier pour BGA power vias pendant la conception ? **R:** Vérifier nombre et courant par via.	**Q:** What parameters should be checked for BGA power vias during design? **A:** Check count and current per via.
2163	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour BGA power vias ? **R:** Vias nécessaires = courant sur capacité par via.	**Q:** What engineering calculation or budget should you know for BGA power vias? **A:** Vias needed equals current over per-via rating.
2164	**Q:** Comment valider BGA power vias sur le prototype ? **R:** Vérifier l'échauffement.	**Q:** How would you validate BGA power vias on the prototype? **A:** Check temperature rise.
2165	**Q:** Scénario Senior : le système présente une panne liée à BGA power vias. Quelle est votre méthode RCA ? **R:** Trop peu de vias surchauffent et font chuter la tension.	**Q:** Senior scenario: the system has a failure related to BGA power vias. What is your RCA method? **A:** Too few vias overheat and drop voltage.
2166	**Q:** Qu'est-ce que « rail noise » et où intervient-il dans une carte MPU/CPU ? **R:** Le bruit de rail est une variation de tension indésirable sur une alimentation.	**Q:** What is rail noise, and where does it fit in an MPU/CPU board? **A:** Rail noise is unwanted voltage variation on a supply.
2167	**Q:** Quels paramètres faut-il vérifier pour rail noise pendant la conception ? **R:** Vérifier les limites de bruit des charges.	**Q:** What parameters should be checked for rail noise during design? **A:** Check noise limits of loads.
2168	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour rail noise ? **R:** Le bruit s'additionne selon les sources.	**Q:** What engineering calculation or budget should you know for rail noise? **A:** Noise adds up across sources.
2169	**Q:** Comment valider rail noise sur le prototype ? **R:** Mesurer en bande limitée et large.	**Q:** How would you validate rail noise on the prototype? **A:** Measure bandwidth-limited and wide.
2170	**Q:** Scénario Senior : le système présente une panne liée à rail noise. Quelle est votre méthode RCA ? **R:** Un bruit élevé nuit aux PLL et aux liaisons.	**Q:** Senior scenario: the system has a failure related to rail noise. What is your RCA method? **A:** High noise hurts PLLs and links.
2171	**Q:** Qu'est-ce que « simultaneous switching noise » et où intervient-il dans une carte MPU/CPU ? **R:** Le bruit de commutation simultanée vient de nombreuses sorties commutant ensemble.	**Q:** What is simultaneous switching noise, and where does it fit in an MPU/CPU board? **A:** Simultaneous switching noise comes from many outputs switching together.
2172	**Q:** Quels paramètres faut-il vérifier pour simultaneous switching noise pendant la conception ? **R:** Vérifier largeur de bus et vitesse de front.	**Q:** What parameters should be checked for simultaneous switching noise during design? **A:** Check bus width and slew rate.
2173	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour simultaneous switching noise ? **R:** V vaut N fois L fois di/dt.	**Q:** What engineering calculation or budget should you know for simultaneous switching noise? **A:** V equals N times L times di/dt.
2174	**Q:** Comment valider simultaneous switching noise sur le prototype ? **R:** Mesurer le rebond d'alimentation.	**Q:** How would you validate simultaneous switching noise on the prototype? **A:** Measure supply bounce.
2175	**Q:** Scénario Senior : le système présente une panne liée à simultaneous switching noise. Quelle est votre méthode RCA ? **R:** Un fort SSN corrompt les données.	**Q:** Senior scenario: the system has a failure related to simultaneous switching noise. What is your RCA method? **A:** Strong SSN corrupts data.
2176	**Q:** Qu'est-ce que « ground bounce » et où intervient-il dans une carte MPU/CPU ? **R:** Le rebond de masse est un décalage local de masse lors d'un pic de courant.	**Q:** What is ground bounce, and where does it fit in an MPU/CPU board? **A:** Ground bounce is local ground shifting when current surges.
2177	**Q:** Quels paramètres faut-il vérifier pour ground bounce pendant la conception ? **R:** Vérifier l'inductance du chemin de retour.	**Q:** What parameters should be checked for ground bounce during design? **A:** Check return-path inductance.
2178	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour ground bounce ? **R:** V vaut L fois di/dt.	**Q:** What engineering calculation or budget should you know for ground bounce? **A:** V equals L times di/dt.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

#	FRANÇAIS — Question / Réponse	ENGLISH — Question / Answer
2179	**Q:** Comment valider ground bounce sur le prototype ? **R:** Mesurer le bruit référencé à la masse.	**Q:** How would you validate ground bounce on the prototype? **A:** Measure ground-referenced noise.
2180	**Q:** Scénario Senior : le système présente une panne liée à ground bounce. Quelle est votre méthode RCA ? **R:** Le rebond de masse décale les seuils logiques.	**Q:** Senior scenario: the system has a failure related to ground bounce. What is your RCA method? **A:** Ground bounce shifts logic thresholds.
2181	**Q:** Qu'est-ce que « power-plane resonance » et où intervient-il dans une carte MPU/CPU ? **R:** La résonance de plan d'alimentation est une onde stationnaire entre plans d'alimentation et de masse.	**Q:** What is power-plane resonance, and where does it fit in an MPU/CPU board? **A:** Power-plane resonance is a standing wave between power and ground planes.
2182	**Q:** Quels paramètres faut-il vérifier pour power-plane resonance pendant la conception ? **R:** Vérifier taille de carte et fréquences.	**Q:** What parameters should be checked for power-plane resonance during design? **A:** Check board size and frequencies.
2183	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour power-plane resonance ? **R:** f ≈ c sur 2 L √εr.	**Q:** What engineering calculation or budget should you know for power-plane resonance? **A:** f is about c over 2 L √εr.
2184	**Q:** Comment valider power-plane resonance sur le prototype ? **R:** Mesurer avec une sonde.	**Q:** How would you validate power-plane resonance on the prototype? **A:** Measure with a probe.
2185	**Q:** Scénario Senior : le système présente une panne liée à power-plane resonance. Quelle est votre méthode RCA ? **R:** Une résonance aux harmoniques d'horloge augmente l'EMI.	**Q:** Senior scenario: the system has a failure related to power-plane resonance. What is your RCA method? **A:** Resonance at the clock harmonics increases EMI.
2186	**Q:** Qu'est-ce que « PDN measurement » et où intervient-il dans une carte MPU/CPU ? **R:** La mesure du PDN contrôle l'impédance avec un VNA ou mesure la chute.	**Q:** What is PDN measurement, and where does it fit in an MPU/CPU board? **A:** PDN measurement checks impedance with a VNA or by measuring droop.
2187	**Q:** Quels paramètres faut-il vérifier pour PDN measurement pendant la conception ? **R:** Vérifier la configuration de sonde et l'étalonnage.	**Q:** What parameters should be checked for PDN measurement during design? **A:** Check probe setup and calibration.
2188	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour PDN measurement ? **R:** Z dérivée de S21.	**Q:** What engineering calculation or budget should you know for PDN measurement? **A:** Z is derived from S21.
2189	**Q:** Comment valider PDN measurement sur le prototype ? **R:** Comparer à la cible.	**Q:** How would you validate PDN measurement on the prototype? **A:** Compare with the target.
2190	**Q:** Scénario Senior : le système présente une panne liée à PDN measurement. Quelle est votre méthode RCA ? **R:** Une mauvaise configuration donne des résultats trompeurs.	**Q:** Senior scenario: the system has a failure related to PDN measurement. What is your RCA method? **A:** Poor setup gives misleading results.
2191	**Q:** Qu'est-ce que « load-step test » et où intervient-il dans une carte MPU/CPU ? **R:** Un test d'échelon de charge applique un changement brusque de courant pour mesurer la chute.	**Q:** What is load-step test, and where does it fit in an MPU/CPU board? **A:** A load-step test applies a sudden current change to measure droop.
2192	**Q:** Quels paramètres faut-il vérifier pour load-step test pendant la conception ? **R:** Vérifier amplitude et temps de montée de l'échelon.	**Q:** What parameters should be checked for load-step test during design? **A:** Check step size and rise time.
2193	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour load-step test ? **R:** Chute vaut dI fois Z.	**Q:** What engineering calculation or budget should you know for load-step test? **A:** Droop equals dI times Z.
2194	**Q:** Comment valider load-step test sur le prototype ? **R:** Mesurer le transitoire.	**Q:** How would you validate load-step test on the prototype? **A:** Measure the transient.
2195	**Q:** Scénario Senior : le système présente une panne liée à load-step test. Quelle est votre méthode RCA ? **R:** Des fronts réalistes sont importants.	**Q:** Senior scenario: the system has a failure related to load-step test. What is your RCA method? **A:** Realistic edges matter.
2196	**Q:** Qu'est-ce que « PI debug » et où intervient-il dans une carte MPU/CPU ? **R:** Le débogage PI relie un problème d'alimentation à des rails, condensateurs ou transitoires.	**Q:** What is PI debug, and where does it fit in an MPU/CPU board? **A:** PI debug traces a power problem to rails, capacitors or transients.
2197	**Q:** Quels paramètres faut-il vérifier pour PI debug pendant la conception ? **R:** Vérifier la corrélation des plantages avec la charge.	**Q:** What parameters should be checked for PI debug during design? **A:** Check crash correlation with load.
2198	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour PI debug ? **R:** Comparer chute et spécification.	**Q:** What engineering calculation or budget should you know for PI debug? **A:** Compare droop and spec.
2199	**Q:** Comment valider PI debug sur le prototype ? **R:** Mesurer côté puce.	**Q:** How would you validate PI debug on the prototype? **A:** Measure at the die side.
2200	**Q:** Scénario Senior : le système présente une panne liée à PI debug. Quelle est votre méthode RCA ? **R:** Corriger d'abord la cause au plus fort impact.	**Q:** Senior scenario: the system has a failure related to PI debug. What is your RCA method? **A:** Fix the highest-impact cause first.

23. Signal Integrity / Intégrité du signal

#	FRANÇAIS — Question / Réponse	ENGLISH — Question / Answer
2201	**Q:** Qu'est-ce que « controlled impedance » et où intervient-il dans une carte MPU/CPU ? **R:** L'impédance contrôlée maintient l'impédance de piste à une valeur spécifiée pour la qualité du signal.	**Q:** What is controlled impedance, and where does it fit in an MPU/CPU board? **A:** Controlled impedance keeps trace impedance at a specified value for signal quality.
2202	**Q:** Quels paramètres faut-il vérifier pour controlled impedance pendant la conception ? **R:** Vérifier stack-up, largeur et espacement avec le fabricant.	**Q:** What parameters should be checked for controlled impedance during design? **A:** Check stack-up, width and spacing with the fabricator.
2203	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour controlled impedance ? **R:** Z dépend de la largeur, hauteur et εr.	**Q:** What engineering calculation or budget should you know for controlled impedance? **A:** Z depends on width, height and εr.
2204	**Q:** Comment valider controlled impedance sur le prototype ? **R:** Contrôler les coupons de test.	**Q:** How would you validate controlled impedance on the prototype? **A:** Check test coupons.
2205	**Q:** Scénario Senior : le système présente une panne liée à controlled impedance. Quelle est votre méthode RCA ? **R:** Une mauvaise impédance cause des réflexions.	**Q:** Senior scenario: the system has a failure related to controlled impedance. What is your RCA method? **A:** Wrong impedance causes reflections.
2206	**Q:** Qu'est-ce que « single-ended impedance » et où intervient-il dans une carte MPU/CPU ? **R:** L'impédance asymétrique est l'impédance de piste par rapport à un plan de référence.	**Q:** What is single-ended impedance, and where does it fit in an MPU/CPU board? **A:** Single-ended impedance is the trace impedance relative to a reference plane.
2207	**Q:** Quels paramètres faut-il vérifier pour single-ended impedance pendant la conception ? **R:** Vérifier les cibles typiques de 50 ohms.	**Q:** What parameters should be checked for single-ended impedance during design? **A:** Check typical 50 ohm targets.
2208	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour single-ended impedance ? **R:** Utiliser un solveur de champ.	**Q:** What engineering calculation or budget should you know for single-ended impedance? **A:** Use a field solver.
2209	**Q:** Comment valider single-ended impedance sur le prototype ? **R:** Mesurer par TDR.	**Q:** How would you validate single-ended impedance on the prototype? **A:** Measure by TDR.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

#	FRANÇAIS — Question / Réponse	ENGLISH — Question / Answer
2210	**Q:** Scénario Senior : le système présente une panne liée à single-ended impedance. Quelle est votre méthode RCA ? **R:** Des coupures de plan changent l'impédance.	**Q:** Senior scenario: the system has a failure related to single-ended impedance. What is your RCA method? **A:** Plane gaps change impedance.
2211	**Q:** Qu'est-ce que « differential impedance » et où intervient-il dans une carte MPU/CPU ? **R:** L'impédance différentielle est l'impédance entre les deux pistes d'une paire.	**Q:** What is differential impedance, and where does it fit in an MPU/CPU board? **A:** Differential impedance is the impedance between the two traces of a pair.
2212	**Q:** Quels paramètres faut-il vérifier pour differential impedance pendant la conception ? **R:** Vérifier les cibles de 85 ou 100 ohms.	**Q:** What parameters should be checked for differential impedance during design? **A:** Check 85 or 100 ohm targets.
2213	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour differential impedance ? **R:** Zdiff ≈ 2 Z0 fois (1 moins couplage).	**Q:** What engineering calculation or budget should you know for differential impedance? **A:** Zdiff is about 2 Z0 times (1 minus coupling).
2214	**Q:** Comment valider differential impedance sur le prototype ? **R:** Mesurer par TDR.	**Q:** How would you validate differential impedance on the prototype? **A:** Measure by TDR.
2215	**Q:** Scénario Senior : le système présente une panne liée à differential impedance. Quelle est votre méthode RCA ? **R:** Un mauvais espacement décale l'impédance.	**Q:** Senior scenario: the system has a failure related to differential impedance. What is your RCA method? **A:** Wrong spacing shifts impedance.
2216	**Q:** Qu'est-ce que « return path » et où intervient-il dans une carte MPU/CPU ? **R:** Le chemin de retour est où circule le courant de retour du signal, généralement sous la piste.	**Q:** What is return path, and where does it fit in an MPU/CPU board? **A:** The return path is where the signal return current flows, usually under the trace.
2217	**Q:** Quels paramètres faut-il vérifier pour return path pendant la conception ? **R:** Vérifier qu'un plan continu existe.	**Q:** What parameters should be checked for return path during design? **A:** Check that a continuous plane exists.
2218	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour return path ? **R:** Surface de boucle fois di/dt donne du bruit.	**Q:** What engineering calculation or budget should you know for return path? **A:** Loop area times di/dt gives noise.
2219	**Q:** Comment valider return path sur le prototype ? **R:** Inspecter le layout.	**Q:** How would you validate return path on the prototype? **A:** Inspect the layout.
2220	**Q:** Scénario Senior : le système présente une panne liée à return path. Quelle est votre méthode RCA ? **R:** Un chemin de retour brisé cause EMI et diaphonie.	**Q:** Senior scenario: the system has a failure related to return path. What is your RCA method? **A:** A broken return path causes EMI and crosstalk.
2221	**Q:** Qu'est-ce que « reference-plane continuity » et où intervient-il dans une carte MPU/CPU ? **R:** La continuité du plan de référence évite des ruptures qui changent l'impédance.	**Q:** What is reference-plane continuity, and where does it fit in an MPU/CPU board? **A:** Reference-plane continuity avoids breaks that change impedance.
2222	**Q:** Quels paramètres faut-il vérifier pour reference-plane continuity pendant la conception ? **R:** Vérifier coupures de plan et changements de couche.	**Q:** What parameters should be checked for reference-plane continuity during design? **A:** Check plane splits and layer changes.
2223	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour reference-plane continuity ? **R:** Pas de calcul.	**Q:** What engineering calculation or budget should you know for reference-plane continuity? **A:** No calculation.
2224	**Q:** Comment valider reference-plane continuity sur le prototype ? **R:** Revoir les vues de plans.	**Q:** How would you validate reference-plane continuity on the prototype? **A:** Review plane views.
2225	**Q:** Scénario Senior : le système présente une panne liée à reference-plane continuity. Quelle est votre méthode RCA ? **R:** Traverser une coupure nuit à l'intégrité.	**Q:** Senior scenario: the system has a failure related to reference-plane continuity. What is your RCA method? **A:** Crossing a split harms integrity.
2226	**Q:** Qu'est-ce que « via stub » et où intervient-il dans une carte MPU/CPU ? **R:** Un stub de via est la partie inutilisée d'un via qui agit comme un résonateur.	**Q:** What is via stub, and where does it fit in an MPU/CPU board? **A:** A via stub is the unused part of a via that acts as a resonator.
2227	**Q:** Quels paramètres faut-il vérifier pour via stub pendant la conception ? **R:** Vérifier la longueur du stub par rapport au débit.	**Q:** What parameters should be checked for via stub during design? **A:** Check stub length versus data rate.
2228	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour via stub ? **R:** Résonance f = c sur 4 L √εr.	**Q:** What engineering calculation or budget should you know for via stub? **A:** Resonance f equals c over 4 L √εr.
2229	**Q:** Comment valider via stub sur le prototype ? **R:** Comparer la perte d'insertion.	**Q:** How would you validate via stub on the prototype? **A:** Compare insertion loss.
2230	**Q:** Scénario Senior : le système présente une panne liée à via stub. Quelle est votre méthode RCA ? **R:** Des stubs longs ferment l'œil.	**Q:** Senior scenario: the system has a failure related to via stub. What is your RCA method? **A:** Long stubs close the eye.
2231	**Q:** Qu'est-ce que « backdrilling » et où intervient-il dans une carte MPU/CPU ? **R:** Le contre-perçage retire le stub du via.	**Q:** What is backdrilling, and where does it fit in an MPU/CPU board? **A:** Backdrilling removes the via stub.
2232	**Q:** Quels paramètres faut-il vérifier pour backdrilling pendant la conception ? **R:** Vérifier la tolérance de profondeur.	**Q:** What parameters should be checked for backdrilling during design? **A:** Check depth tolerance.
2233	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour backdrilling ? **R:** Laisser un court stub résiduel.	**Q:** What engineering calculation or budget should you know for backdrilling? **A:** Leave a short residual stub.
2234	**Q:** Comment valider backdrilling sur le prototype ? **R:** Contrôler par coupe ou perte.	**Q:** How would you validate backdrilling on the prototype? **A:** Check by section or loss.
2235	**Q:** Scénario Senior : le système présente une panne liée à backdrilling. Quelle est votre méthode RCA ? **R:** Un sur-perçage coupe du bon cuivre.	**Q:** Senior scenario: the system has a failure related to backdrilling. What is your RCA method? **A:** Over-drilling cuts good copper.
2236	**Q:** Qu'est-ce que « insertion loss » et où intervient-il dans une carte MPU/CPU ? **R:** La perte d'insertion est l'atténuation du signal le long du canal.	**Q:** What is insertion loss, and where does it fit in an MPU/CPU board? **A:** Insertion loss is the signal attenuation along the channel.
2237	**Q:** Quels paramètres faut-il vérifier pour insertion loss pendant la conception ? **R:** Vérifier le budget de perte du canal.	**Q:** What parameters should be checked for insertion loss during design? **A:** Check the channel loss budget.
2238	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour insertion loss ? **R:** Additionner les pertes des segments en dB.	**Q:** What engineering calculation or budget should you know for insertion loss? **A:** Sum losses of the segments in dB.
2239	**Q:** Comment valider insertion loss sur le prototype ? **R:** Mesurer S21.	**Q:** How would you validate insertion loss on the prototype? **A:** Measure S21.
2240	**Q:** Scénario Senior : le système présente une panne liée à insertion loss. Quelle est votre méthode RCA ? **R:** Une perte excessive ferme l'œil.	**Q:** Senior scenario: the system has a failure related to insertion loss. What is your RCA method? **A:** Excess loss closes the eye.
2241	**Q:** Qu'est-ce que « return loss » et où intervient-il dans une carte MPU/CPU ? **R:** La perte de retour mesure l'énergie réfléchie par les désadaptations.	**Q:** What is return loss, and where does it fit in an MPU/CPU board? **A:** Return loss measures reflected energy caused by mismatches.
2242	**Q:** Quels paramètres faut-il vérifier pour return loss pendant la conception ? **R:** Vérifier les limites de la norme.	**Q:** What parameters should be checked for return loss during design? **A:** Check the standard limits.
2243	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour return loss ? **R:** RL = moins 20 log du coefficient de réflexion.	**Q:** What engineering calculation or budget should you know for return loss? **A:** RL equals minus 20 log of the reflection coefficient.
2244	**Q:** Comment valider return loss sur le prototype ? **R:** Mesurer S11.	**Q:** How would you validate return loss on the prototype? **A:** Measure S11.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

Email: ahds@engineer.com

#	FRANÇAIS — Question / Réponse	ENGLISH — Question / Answer
2245	**Q:** Scénario Senior : le système présente une panne liée à return loss. Quelle est votre méthode RCA ? **R:** Une mauvaise perte de retour indique des discontinuités.	**Q:** Senior scenario: the system has a failure related to return loss. What is your RCA method? **A:** Poor return loss means discontinuities.
2246	**Q:** Qu'est-ce que « crosstalk » et où intervient-il dans une carte MPU/CPU ? **R:** La diaphonie est un couplage indésirable entre pistes voisines.	**Q:** What is crosstalk, and where does it fit in an MPU/CPU board? **A:** Crosstalk is unwanted coupling between nearby traces.
2247	**Q:** Quels paramètres faut-il vérifier pour crosstalk pendant la conception ? **R:** Vérifier espacement et longueur parallèle.	**Q:** What parameters should be checked for crosstalk during design? **A:** Check spacing and parallel length.
2248	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour crosstalk ? **R:** Un espacement d'au moins 3 fois la hauteur de diélectrique la réduit.	**Q:** What engineering calculation or budget should you know for crosstalk? **A:** Spacing at least 3 times the dielectric height reduces it.
2249	**Q:** Comment valider crosstalk sur le prototype ? **R:** Mesurer le bruit sur la victime.	**Q:** How would you validate crosstalk on the prototype? **A:** Measure victim noise.
2250	**Q:** Scénario Senior : le système présente une panne liée à crosstalk. Quelle est votre méthode RCA ? **R:** Une forte diaphonie corrompt les données.	**Q:** Senior scenario: the system has a failure related to crosstalk. What is your RCA method? **A:** Strong crosstalk corrupts data.
2251	**Q:** Qu'est-ce que « near-end crosstalk » et où intervient-il dans une carte MPU/CPU ? **R:** La paradiaphonie apparaît côté source de la victime.	**Q:** What is near-end crosstalk, and where does it fit in an MPU/CPU board? **A:** Near-end crosstalk appears at the source end of the victim.
2252	**Q:** Quels paramètres faut-il vérifier pour near-end crosstalk pendant la conception ? **R:** Vérifier la longueur couplée.	**Q:** What parameters should be checked for near-end crosstalk during design? **A:** Check the coupled length.
2253	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour near-end crosstalk ? **R:** Elle sature au-delà d'une longueur critique.	**Q:** What engineering calculation or budget should you know for near-end crosstalk? **A:** It saturates beyond a critical length.
2254	**Q:** Comment valider near-end crosstalk sur le prototype ? **R:** Mesurer côté proche.	**Q:** How would you validate near-end crosstalk on the prototype? **A:** Measure at the near end.
2255	**Q:** Scénario Senior : le système présente une panne liée à near-end crosstalk. Quelle est votre méthode RCA ? **R:** Fréquente entre voies adjacentes.	**Q:** Senior scenario: the system has a failure related to near-end crosstalk. What is your RCA method? **A:** Common between adjacent lanes.
2256	**Q:** Qu'est-ce que « far-end crosstalk » et où intervient-il dans une carte MPU/CPU ? **R:** La télédiaphonie apparaît côté récepteur.	**Q:** What is far-end crosstalk, and where does it fit in an MPU/CPU board? **A:** Far-end crosstalk appears at the receiver end.
2257	**Q:** Quels paramètres faut-il vérifier pour far-end crosstalk pendant la conception ? **R:** Vérifier couplage et vitesse de front.	**Q:** What parameters should be checked for far-end crosstalk during design? **A:** Check coupling and edge rate.
2258	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour far-end crosstalk ? **R:** Elle croît avec la longueur couplée et la vitesse de front.	**Q:** What engineering calculation or budget should you know for far-end crosstalk? **A:** It grows with coupled length and edge rate.
2259	**Q:** Comment valider far-end crosstalk sur le prototype ? **R:** Mesurer côté lointain.	**Q:** How would you validate far-end crosstalk on the prototype? **A:** Measure at the far end.
2260	**Q:** Scénario Senior : le système présente une panne liée à far-end crosstalk. Quelle est votre méthode RCA ? **R:** Forte en microstrip.	**Q:** Senior scenario: the system has a failure related to far-end crosstalk. What is your RCA method? **A:** Strong in microstrip.
2261	**Q:** Qu'est-ce que « rise time » et où intervient-il dans une carte MPU/CPU ? **R:** Le temps de montée détermine la bande passante du signal.	**Q:** What is rise time, and where does it fit in an MPU/CPU board? **A:** Rise time determines the signal bandwidth.
2262	**Q:** Quels paramètres faut-il vérifier pour rise time pendant la conception ? **R:** Vérifier les vitesses de front des drivers.	**Q:** What parameters should be checked for rise time during design? **A:** Check driver edge rates.
2263	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour rise time ? **R:** BP ≈ 0,35 sur temps de montée.	**Q:** What engineering calculation or budget should you know for rise time? **A:** BW is about 0.35 over rise time.
2264	**Q:** Comment valider rise time sur le prototype ? **R:** Mesurer les fronts.	**Q:** How would you validate rise time on the prototype? **A:** Measure edges.
2265	**Q:** Scénario Senior : le système présente une panne liée à rise time. Quelle est votre méthode RCA ? **R:** Des fronts plus rapides exigent une meilleure conception.	**Q:** Senior scenario: the system has a failure related to rise time. What is your RCA method? **A:** Faster edges need better design.
2266	**Q:** Qu'est-ce que « propagation delay » et où intervient-il dans une carte MPU/CPU ? **R:** Le délai de propagation est le temps de parcours du signal sur une piste.	**Q:** What is propagation delay, and where does it fit in an MPU/CPU board? **A:** Propagation delay is signal travel time along a trace.
2267	**Q:** Quels paramètres faut-il vérifier pour propagation delay pendant la conception ? **R:** Compter environ 6 ps par mm en stripline FR-4.	**Q:** What parameters should be checked for propagation delay during design? **A:** Check about 6 ps per mm in FR-4 stripline.
2268	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour propagation delay ? **R:** Délai = longueur fois délai par longueur.	**Q:** What engineering calculation or budget should you know for propagation delay? **A:** Delay equals length times delay per length.
2269	**Q:** Comment valider propagation delay sur le prototype ? **R:** Mesurer par TDR.	**Q:** How would you validate propagation delay on the prototype? **A:** Measure by TDR.
2270	**Q:** Scénario Senior : le système présente une panne liée à propagation delay. Quelle est votre méthode RCA ? **R:** Des écarts cassent le timing.	**Q:** Senior scenario: the system has a failure related to propagation delay. What is your RCA method? **A:** Mismatches break timing.
2271	**Q:** Qu'est-ce que « reflection » et où intervient-il dans une carte MPU/CPU ? **R:** Une réflexion se produit où l'impédance change le long d'une ligne.	**Q:** What is reflection, and where does it fit in an MPU/CPU board? **A:** Reflection occurs where impedance changes along a line.
2272	**Q:** Quels paramètres faut-il vérifier pour reflection pendant la conception ? **R:** Vérifier l'adaptation source, ligne et charge.	**Q:** What parameters should be checked for reflection during design? **A:** Check source, line and load matching.
2273	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour reflection ? **R:** Γ = (ZL moins Z0) sur (ZL plus Z0).	**Q:** What engineering calculation or budget should you know for reflection? **A:** Γ equals (ZL minus Z0) over (ZL plus Z0).
2274	**Q:** Comment valider reflection sur le prototype ? **R:** Observer les oscillations.	**Q:** How would you validate reflection on the prototype? **A:** Observe ringing.
2275	**Q:** Scénario Senior : le système présente une panne liée à reflection. Quelle est votre méthode RCA ? **R:** Les réflexions causent de faux fronts.	**Q:** Senior scenario: the system has a failure related to reflection. What is your RCA method? **A:** Reflections cause false edges.
2276	**Q:** Qu'est-ce que « termination » et où intervient-il dans une carte MPU/CPU ? **R:** La terminaison absorbe ou limite les réflexions.	**Q:** What is termination, and where does it fit in an MPU/CPU board? **A:** Termination absorbs or limits reflections.
2277	**Q:** Quels paramètres faut-il vérifier pour termination pendant la conception ? **R:** Vérifier le type et l'emplacement du composant.	**Q:** What parameters should be checked for termination during design? **A:** Check the type and component location.
2278	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour termination ? **R:** R série = Z0 moins impédance du driver.	**Q:** What engineering calculation or budget should you know for termination? **A:** Series R equals Z0 minus driver impedance.
2279	**Q:** Comment valider termination sur le prototype ? **R:** Comparer les formes d'onde.	**Q:** How would you validate termination on the prototype? **A:** Compare waveforms.
2280	**Q:** Scénario Senior : le système présente une panne liée à termination. Quelle est votre méthode RCA ? **R:** Une mauvaise terminaison déforme le signal.	**Q:** Senior scenario: the system has a failure related to termination. What is your RCA method? **A:** Wrong termination distorts the signal.
2281	**Q:** Qu'est-ce que « eye diagram » et où intervient-il dans une carte MPU/CPU ? **R:** Un diagramme de l'œil montre la qualité du signal sur de nombreux bits.	**Q:** What is eye diagram, and where does it fit in an MPU/CPU board? **A:** An eye diagram shows signal quality over many bits.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

#	FRANÇAIS — Question / Réponse	ENGLISH — Question / Answer
2282	**Q:** Quels paramètres faut-il vérifier pour eye diagram pendant la conception ? **R:** Vérifier hauteur et largeur d'ouverture.	**Q:** What parameters should be checked for eye diagram during design? **A:** Check opening height and width.
2283	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour eye diagram ? **R:** Comparer au masque.	**Q:** What engineering calculation or budget should you know for eye diagram? **A:** Compare with the mask.
2284	**Q:** Comment valider eye diagram sur le prototype ? **R:** Mesurer avec un oscilloscope rapide.	**Q:** How would you validate eye diagram on the prototype? **A:** Measure with a fast scope.
2285	**Q:** Scénario Senior : le système présente une panne liée à eye diagram. Quelle est votre méthode RCA ? **R:** Un œil fermé prédit des erreurs.	**Q:** Senior scenario: the system has a failure related to eye diagram. What is your RCA method? **A:** A closed eye predicts errors.
2286	**Q:** Qu'est-ce que « S-parameters » et où intervient-il dans une carte MPU/CPU ? **R:** Les paramètres S décrivent le canal dans le domaine fréquentiel.	**Q:** What is S-parameters, and where does it fit in an MPU/CPU board? **A:** S-parameters describe the channel in the frequency domain.
2287	**Q:** Quels paramètres faut-il vérifier pour S-parameters pendant la conception ? **R:** Vérifier plage de fréquence et ports.	**Q:** What parameters should be checked for S-parameters during design? **A:** Check the frequency range and ports.
2288	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour S-parameters ? **R:** S21 donne la perte et S11 la réflexion.	**Q:** What engineering calculation or budget should you know for S-parameters? **A:** S21 gives loss and S11 gives reflection.
2289	**Q:** Comment valider S-parameters sur le prototype ? **R:** Mesurer avec un VNA.	**Q:** How would you validate S-parameters on the prototype? **A:** Measure with a VNA.
2290	**Q:** Scénario Senior : le système présente une panne liée à S-parameters. Quelle est votre méthode RCA ? **R:** Un mauvais étalonnage donne des erreurs.	**Q:** Senior scenario: the system has a failure related to S-parameters. What is your RCA method? **A:** Poor calibration gives errors.
2291	**Q:** Qu'est-ce que « TDR » et où intervient-il dans une carte MPU/CPU ? **R:** Le TDR mesure l'impédance en fonction de la distance avec un front rapide.	**Q:** What is TDR, and where does it fit in an MPU/CPU board? **A:** TDR measures impedance versus distance with a fast step.
2292	**Q:** Quels paramètres faut-il vérifier pour TDR pendant la conception ? **R:** Vérifier le temps de montée de l'instrument.	**Q:** What parameters should be checked for TDR during design? **A:** Check the rise time of the instrument.
2293	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour TDR ? **R:** Position = temps fois vitesse sur 2.	**Q:** What engineering calculation or budget should you know for TDR? **A:** Position equals time times velocity over 2.
2294	**Q:** Comment valider TDR sur le prototype ? **R:** Mesurer le profil d'impédance.	**Q:** How would you validate TDR on the prototype? **A:** Measure the impedance profile.
2295	**Q:** Scénario Senior : le système présente une panne liée à TDR. Quelle est votre méthode RCA ? **R:** La résolution dépend de la vitesse du front.	**Q:** Senior scenario: the system has a failure related to TDR. What is your RCA method? **A:** Resolution depends on edge speed.
2296	**Q:** Qu'est-ce que « SI debug » et où intervient-il dans une carte MPU/CPU ? **R:** Le débogage SI relie les erreurs de liaison à l'impédance, la perte, la diaphonie ou le timing.	**Q:** What is SI debug, and where does it fit in an MPU/CPU board? **A:** SI debug links link errors to impedance, loss, crosstalk or timing.
2297	**Q:** Quels paramètres faut-il vérifier pour SI debug pendant la conception ? **R:** Vérifier le layout et le stack-up.	**Q:** What parameters should be checked for SI debug during design? **A:** Check the layout and the stack-up.
2298	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour SI debug ? **R:** Comparer au budget.	**Q:** What engineering calculation or budget should you know for SI debug? **A:** Compare with the budget.
2299	**Q:** Comment valider SI debug sur le prototype ? **R:** Mesurer l'œil et utiliser le TDR.	**Q:** How would you validate SI debug on the prototype? **A:** Measure the eye and use TDR.
2300	**Q:** Scénario Senior : le système présente une panne liée à SI debug. Quelle est votre méthode RCA ? **R:** Corriger d'abord la dégradation dominante.	**Q:** Senior scenario: the system has a failure related to SI debug. What is your RCA method? **A:** Fix the dominant impairment first.

24. PCB Stack-Up, BGA & HDI / PCB, BGA et HDI

#	FRANÇAIS — Question / Réponse	ENGLISH — Question / Answer
2301	**Q:** Qu'est-ce que « layer stack-up » et où intervient-il dans une carte MPU/CPU ? **R:** Un stack-up de couches définit couches, épaisseurs et matériaux.	**Q:** What is layer stack-up, and where does it fit in an MPU/CPU board? **A:** A layer stack-up defines layers, thickness and materials.
2302	**Q:** Quels paramètres faut-il vérifier pour layer stack-up pendant la conception ? **R:** Vérifier impédance, plans et fabricabilité.	**Q:** What parameters should be checked for layer stack-up during design? **A:** Check impedance, planes and manufacturability.
2303	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour layer stack-up ? **R:** Z dépend de l'épaisseur et de εr.	**Q:** What engineering calculation or budget should you know for layer stack-up? **A:** Z depends on thickness and εr.
2304	**Q:** Comment valider layer stack-up sur le prototype ? **R:** Valider avec le fabricant.	**Q:** How would you validate layer stack-up on the prototype? **A:** Review with the fabricator.
2305	**Q:** Scénario Senior : le système présente une panne liée à layer stack-up. Quelle est votre méthode RCA ? **R:** Un mauvais stack-up ruine l'impédance.	**Q:** Senior scenario: the system has a failure related to layer stack-up. What is your RCA method? **A:** Wrong stack-up ruins impedance.
2306	**Q:** Qu'est-ce que « signal layer » et où intervient-il dans une carte MPU/CPU ? **R:** Les couches de signal portent les pistes et doivent avoir des plans de référence proches.	**Q:** What is signal layer, and where does it fit in an MPU/CPU board? **A:** Signal layers carry traces and should have close reference planes.
2307	**Q:** Quels paramètres faut-il vérifier pour signal layer pendant la conception ? **R:** Vérifier les plans adjacents.	**Q:** What parameters should be checked for signal layer during design? **A:** Check adjacent planes.
2308	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour signal layer ? **R:** Un diélectrique fin réduit l'impédance.	**Q:** What engineering calculation or budget should you know for signal layer? **A:** Thin dielectric lowers impedance.
2309	**Q:** Comment valider signal layer sur le prototype ? **R:** Revoir le stack-up.	**Q:** How would you validate signal layer on the prototype? **A:** Review the stack-up.
2310	**Q:** Scénario Senior : le système présente une panne liée à signal layer. Quelle est votre méthode RCA ? **R:** Une référence manquante cause des problèmes.	**Q:** Senior scenario: the system has a failure related to signal layer. What is your RCA method? **A:** A missing reference causes issues.
2311	**Q:** Qu'est-ce que « power plane » et où intervient-il dans une carte MPU/CPU ? **R:** Les plans d'alimentation distribuent les rails et ajoutent de la capacité avec la masse.	**Q:** What is power plane, and where does it fit in an MPU/CPU board? **A:** Power planes distribute rails and add capacitance with ground.
2312	**Q:** Quels paramètres faut-il vérifier pour power plane pendant la conception ? **R:** Vérifier poids de cuivre et découpes.	**Q:** What parameters should be checked for power plane during design? **A:** Check copper weight and splits.
2313	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour power plane ? **R:** Chute = I fois R du plan.	**Q:** What engineering calculation or budget should you know for power plane? **A:** Drop equals I times R of the plane.
2314	**Q:** Comment valider power plane sur le prototype ? **R:** Vérifier la chute IR.	**Q:** How would you validate power plane on the prototype? **A:** Check IR drop.
2315	**Q:** Scénario Senior : le système présente une panne liée à power plane. Quelle est votre méthode RCA ? **R:** Des goulots étroits font chuter la tension.	**Q:** Senior scenario: the system has a failure related to power plane. What is your RCA method? **A:** Narrow necks drop voltage.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

#	FRANÇAIS — Question / Réponse	ENGLISH — Question / Answer
2316	**Q:** Qu'est-ce que « ground plane » et où intervient-il dans une carte MPU/CPU ? **R:** Les plans de masse offrent des retours à faible impédance et un blindage.	**Q:** What is ground plane, and where does it fit in an MPU/CPU board? **A:** Ground planes provide low-impedance returns and shielding.
2317	**Q:** Quels paramètres faut-il vérifier pour ground plane pendant la conception ? **R:** Vérifier la continuité.	**Q:** What parameters should be checked for ground plane during design? **A:** Check continuity.
2318	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour ground plane ? **R:** Pas de calcul.	**Q:** What engineering calculation or budget should you know for ground plane? **A:** No calculation.
2319	**Q:** Comment valider ground plane sur le prototype ? **R:** Inspecter le plan.	**Q:** How would you validate ground plane on the prototype? **A:** Inspect the plane.
2320	**Q:** Scénario Senior : le système présente une panne liée à ground plane. Quelle est votre méthode RCA ? **R:** Des coupures causent de l'EMI.	**Q:** Senior scenario: the system has a failure related to ground plane. What is your RCA method? **A:** Breaks cause EMI.
2321	**Q:** Qu'est-ce que « microstrip » et où intervient-il dans une carte MPU/CPU ? **R:** Le microstrip est une piste sur une couche externe au-dessus d'un plan.	**Q:** What is microstrip, and where does it fit in an MPU/CPU board? **A:** Microstrip is a trace on an outer layer over one plane.
2322	**Q:** Quels paramètres faut-il vérifier pour microstrip pendant la conception ? **R:** Vérifier l'effet du vernis.	**Q:** What parameters should be checked for microstrip during design? **A:** Check the effect of the solder mask.
2323	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour microstrip ? **R:** Plus rapide que la stripline mais rayonne davantage.	**Q:** What engineering calculation or budget should you know for microstrip? **A:** Faster than stripline but radiates more.
2324	**Q:** Comment valider microstrip sur le prototype ? **R:** Mesurer l'impédance.	**Q:** How would you validate microstrip on the prototype? **A:** Measure impedance.
2325	**Q:** Scénario Senior : le système présente une panne liée à microstrip. Quelle est votre méthode RCA ? **R:** Les pistes externes subissent plus d'EMI.	**Q:** Senior scenario: the system has a failure related to microstrip. What is your RCA method? **A:** Outer-layer traces see more EMI.
2326	**Q:** Qu'est-ce que « stripline » et où intervient-il dans une carte MPU/CPU ? **R:** La stripline est une piste sur une couche interne entre deux plans.	**Q:** What is stripline, and where does it fit in an MPU/CPU board? **A:** Stripline is a trace on an inner layer between two planes.
2327	**Q:** Quels paramètres faut-il vérifier pour stripline pendant la conception ? **R:** Vérifier l'espacement entre plans.	**Q:** What parameters should be checked for stripline during design? **A:** Check spacing between planes.
2328	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour stripline ? **R:** Environ 6 ps/mm en FR-4.	**Q:** What engineering calculation or budget should you know for stripline? **A:** About 6 ps/mm in FR-4.
2329	**Q:** Comment valider stripline sur le prototype ? **R:** Mesurer l'impédance.	**Q:** How would you validate stripline on the prototype? **A:** Measure impedance.
2330	**Q:** Scénario Senior : le système présente une panne liée à stripline. Quelle est votre méthode RCA ? **R:** Meilleur blindage mais des vias sont nécessaires.	**Q:** Senior scenario: the system has a failure related to stripline. What is your RCA method? **A:** Better shielding but vias are needed.
2331	**Q:** Qu'est-ce que « BGA fanout » et où intervient-il dans une carte MPU/CPU ? **R:** Le fanout BGA fait sortir les billes des pastilles vers vias et pistes.	**Q:** What is BGA fanout, and where does it fit in an MPU/CPU board? **A:** BGA fanout routes balls out from the pad to vias and traces.
2332	**Q:** Quels paramètres faut-il vérifier pour BGA fanout pendant la conception ? **R:** Vérifier pas, taille de via et canaux de routage.	**Q:** What parameters should be checked for BGA fanout during design? **A:** Check pitch, via size and routing channels.
2333	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour BGA fanout ? **R:** Canaux = pas moins pastille de via.	**Q:** What engineering calculation or budget should you know for BGA fanout? **A:** Channels equal pitch minus via pad.
2334	**Q:** Comment valider BGA fanout sur le prototype ? **R:** Vérifier le DRC.	**Q:** How would you validate BGA fanout on the prototype? **A:** Check DRC.
2335	**Q:** Scénario Senior : le système présente une panne liée à BGA fanout. Quelle est votre méthode RCA ? **R:** Un mauvais fanout limite le routage.	**Q:** Senior scenario: the system has a failure related to BGA fanout. What is your RCA method? **A:** Poor fanout limits routing.
2336	**Q:** Qu'est-ce que « dog-bone fanout » et où intervient-il dans une carte MPU/CPU ? **R:** Le fanout dog-bone relie chaque pastille BGA à un via voisin par une courte piste.	**Q:** What is dog-bone fanout, and where does it fit in an MPU/CPU board? **A:** Dog-bone fanout links each BGA pad to a nearby via with a short trace.
2337	**Q:** Quels paramètres faut-il vérifier pour dog-bone fanout pendant la conception ? **R:** Vérifier pas et règles de perçage.	**Q:** What parameters should be checked for dog-bone fanout during design? **A:** Check pitch and drill rules.
2338	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour dog-bone fanout ? **R:** Fonctionne pour un pas au-dessus d'environ 0,8 mm.	**Q:** What engineering calculation or budget should you know for dog-bone fanout? **A:** Works for pitch above about 0.8 mm.
2339	**Q:** Comment valider dog-bone fanout sur le prototype ? **R:** Vérifier le DRC.	**Q:** How would you validate dog-bone fanout on the prototype? **A:** Check DRC.
2340	**Q:** Scénario Senior : le système présente une panne liée à dog-bone fanout. Quelle est votre méthode RCA ? **R:** Inadapté au pas fin.	**Q:** Senior scenario: the system has a failure related to dog-bone fanout. What is your RCA method? **A:** Not suitable for fine pitch.
2341	**Q:** Qu'est-ce que « via-in-pad » et où intervient-il dans une carte MPU/CPU ? **R:** Le via-in-pad place le via directement dans la pastille BGA.	**Q:** What is via-in-pad, and where does it fit in an MPU/CPU board? **A:** Via-in-pad places the via directly in the BGA pad.
2342	**Q:** Quels paramètres faut-il vérifier pour via-in-pad pendant la conception ? **R:** Vérifier que le via est rempli et capuchonné.	**Q:** What parameters should be checked for via-in-pad during design? **A:** Check that the via is filled and capped.
2343	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour via-in-pad ? **R:** Pas de calcul.	**Q:** What engineering calculation or budget should you know for via-in-pad? **A:** No calculation.
2344	**Q:** Comment valider via-in-pad sur le prototype ? **R:** Inspecter des coupes.	**Q:** How would you validate via-in-pad on the prototype? **A:** Inspect cross-sections.
2345	**Q:** Scénario Senior : le système présente une panne liée à via-in-pad. Quelle est votre méthode RCA ? **R:** Des vias non remplis aspirent la soudure.	**Q:** Senior scenario: the system has a failure related to via-in-pad. What is your RCA method? **A:** Unfilled vias suck solder away.
2346	**Q:** Qu'est-ce que « microvia » et où intervient-il dans une carte MPU/CPU ? **R:** Un microvia est un petit via percé au laser entre couches adjacentes.	**Q:** What is microvia, and where does it fit in an MPU/CPU board? **A:** A microvia is a small laser-drilled via between adjacent layers.
2347	**Q:** Quels paramètres faut-il vérifier pour microvia pendant la conception ? **R:** Vérifier le rapport de forme et les règles d'empilement.	**Q:** What parameters should be checked for microvia during design? **A:** Check aspect ratio and stacking rules.
2348	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour microvia ? **R:** Rapport de forme d'environ 1:1.	**Q:** What engineering calculation or budget should you know for microvia? **A:** Aspect ratio about 1:1.
2349	**Q:** Comment valider microvia sur le prototype ? **R:** Tests de fiabilité.	**Q:** How would you validate microvia on the prototype? **A:** Reliability testing.
2350	**Q:** Scénario Senior : le système présente une panne liée à microvia. Quelle est votre méthode RCA ? **R:** Un mauvais placage cause des fissures.	**Q:** Senior scenario: the system has a failure related to microvia. What is your RCA method? **A:** Poor plating causes cracks.
2351	**Q:** Qu'est-ce que « blind via » et où intervient-il dans une carte MPU/CPU ? **R:** Un via borgne relie une couche externe à une couche interne.	**Q:** What is blind via, and where does it fit in an MPU/CPU board? **A:** A blind via connects an outer layer to an inner layer.
2352	**Q:** Quels paramètres faut-il vérifier pour blind via pendant la conception ? **R:** Vérifier les capacités du fabricant.	**Q:** What parameters should be checked for blind via during design? **A:** Check fabricator capabilities.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

#	FRANÇAIS — Question / Réponse	ENGLISH — Question / Answer
2353	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour blind via ? **R:** Le coût croît avec le nombre de cycles de lamination.	**Q:** What engineering calculation or budget should you know for blind via? **A:** Cost increases with the number of lamination cycles.
2354	**Q:** Comment valider blind via sur le prototype ? **R:** Inspecter des coupes.	**Q:** How would you validate blind via on the prototype? **A:** Inspect sections.
2355	**Q:** Scénario Senior : le système présente une panne liée à blind via. Quelle est votre méthode RCA ? **R:** Des constructions complexes augmentent le coût.	**Q:** Senior scenario: the system has a failure related to blind via. What is your RCA method? **A:** Complex builds raise cost.
2356	**Q:** Qu'est-ce que « buried via » et où intervient-il dans une carte MPU/CPU ? **R:** Un via enterré relie uniquement des couches internes.	**Q:** What is buried via, and where does it fit in an MPU/CPU board? **A:** A buried via connects inner layers only.
2357	**Q:** Quels paramètres faut-il vérifier pour buried via pendant la conception ? **R:** Vérifier la capacité du procédé.	**Q:** What parameters should be checked for buried via during design? **A:** Check the process capability.
2358	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour buried via ? **R:** Le coût augmente avec l'assemblage séquentiel.	**Q:** What engineering calculation or budget should you know for buried via? **A:** Cost rises with the sequential build.
2359	**Q:** Comment valider buried via sur le prototype ? **R:** Inspecter.	**Q:** How would you validate buried via on the prototype? **A:** Inspect.
2360	**Q:** Scénario Senior : le système présente une panne liée à buried via. Quelle est votre méthode RCA ? **R:** Difficile à inspecter ou reprendre.	**Q:** Senior scenario: the system has a failure related to buried via. What is your RCA method? **A:** Hard to inspect or rework.
2361	**Q:** Qu'est-ce que « HDI » et où intervient-il dans une carte MPU/CPU ? **R:** Le HDI utilise microvias et géométries fines pour des cartes denses.	**Q:** What is HDI, and where does it fit in an MPU/CPU board? **A:** HDI uses microvias and fine geometry for dense boards.
2362	**Q:** Quels paramètres faut-il vérifier pour HDI pendant la conception ? **R:** Vérifier le coût par rapport au bénéfice.	**Q:** What parameters should be checked for HDI during design? **A:** Check cost versus the benefit.
2363	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour HDI ? **R:** Comparer nombre de couches et HDI.	**Q:** What engineering calculation or budget should you know for HDI? **A:** Compare layer count and HDI.
2364	**Q:** Comment valider HDI sur le prototype ? **R:** Valider avec le fabricant.	**Q:** How would you validate HDI on the prototype? **A:** Review with the fabricator.
2365	**Q:** Scénario Senior : le système présente une panne liée à HDI. Quelle est votre méthode RCA ? **R:** Le HDI ajoute des délais.	**Q:** Senior scenario: the system has a failure related to HDI. What is your RCA method? **A:** HDI adds lead time.
2366	**Q:** Qu'est-ce que « escape routing » et où intervient-il dans une carte MPU/CPU ? **R:** Le routage d'échappement sort les signaux d'un BGA dense vers la carte.	**Q:** What is escape routing, and where does it fit in an MPU/CPU board? **A:** Escape routing gets signals out of a dense BGA into the board.
2367	**Q:** Quels paramètres faut-il vérifier pour escape routing pendant la conception ? **R:** Vérifier plan de couches et canaux.	**Q:** What parameters should be checked for escape routing during design? **A:** Check layer plan and channels.
2368	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour escape routing ? **R:** Rangées à évacuer = rangées de billes sur couches.	**Q:** What engineering calculation or budget should you know for escape routing? **A:** Rows to escape equals ball rows divided by layers.
2369	**Q:** Comment valider escape routing sur le prototype ? **R:** Tester par un routage d'essai.	**Q:** How would you validate escape routing on the prototype? **A:** Test with a trial route.
2370	**Q:** Scénario Senior : le système présente une panne liée à escape routing. Quelle est votre méthode RCA ? **R:** Un plan d'échappement tardif impose un nouveau layout.	**Q:** Senior scenario: the system has a failure related to escape routing. What is your RCA method? **A:** Late escape planning forces re-layout.
2371	**Q:** Qu'est-ce que « neck-down » et où intervient-il dans une carte MPU/CPU ? **R:** Le neck-down rétrécit temporairement une piste pour passer entre pastilles.	**Q:** What is neck-down, and where does it fit in an MPU/CPU board? **A:** Neck-down narrows a trace temporarily to pass between pads.
2372	**Q:** Quels paramètres faut-il vérifier pour neck-down pendant la conception ? **R:** Vérifier longueur et impact sur l'impédance.	**Q:** What parameters should be checked for neck-down during design? **A:** Check length and impedance impact.
2373	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour neck-down ? **R:** Garder la section la plus courte possible.	**Q:** What engineering calculation or budget should you know for neck-down? **A:** Keep the section as short as possible.
2374	**Q:** Comment valider neck-down sur le prototype ? **R:** Vérifier par TDR.	**Q:** How would you validate neck-down on the prototype? **A:** Check by TDR.
2375	**Q:** Scénario Senior : le système présente une panne liée à neck-down. Quelle est votre méthode RCA ? **R:** Des goulots longs nuisent à l'impédance.	**Q:** Senior scenario: the system has a failure related to neck-down. What is your RCA method? **A:** Long necks hurt impedance.
2376	**Q:** Qu'est-ce que « copper weight » et où intervient-il dans une carte MPU/CPU ? **R:** Le poids de cuivre fixe la capacité en courant et les limites de gravure.	**Q:** What is copper weight, and where does it fit in an MPU/CPU board? **A:** Copper weight sets current capacity and the etching limits.
2377	**Q:** Quels paramètres faut-il vérifier pour copper weight pendant la conception ? **R:** Vérifier largeur et échauffement.	**Q:** What parameters should be checked for copper weight during design? **A:** Check width and the temperature rise.
2378	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour copper weight ? **R:** Utiliser l'IPC-2221 pour la capacité en courant.	**Q:** What engineering calculation or budget should you know for copper weight? **A:** Use IPC-2221 for current capacity.
2379	**Q:** Comment valider copper weight sur le prototype ? **R:** Mesurer la température.	**Q:** How would you validate copper weight on the prototype? **A:** Measure the temperature.
2380	**Q:** Scénario Senior : le système présente une panne liée à copper weight. Quelle est votre méthode RCA ? **R:** Un cuivre épais limite les détails fins.	**Q:** Senior scenario: the system has a failure related to copper weight. What is your RCA method? **A:** Heavy copper limits fine features.
2381	**Q:** Qu'est-ce que « plane split » et où intervient-il dans une carte MPU/CPU ? **R:** Une coupure de plan divise un plan en zones.	**Q:** What is plane split, and where does it fit in an MPU/CPU board? **A:** A plane split divides a plane into zones.
2382	**Q:** Quels paramètres faut-il vérifier pour plane split pendant la conception ? **R:** Vérifier les traversées de signaux.	**Q:** What parameters should be checked for plane split during design? **A:** Check signal crossings.
2383	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour plane split ? **R:** Pas de calcul.	**Q:** What engineering calculation or budget should you know for plane split? **A:** No calculation.
2384	**Q:** Comment valider plane split sur le prototype ? **R:** Revoir le layout.	**Q:** How would you validate plane split on the prototype? **A:** Review the layout.
2385	**Q:** Scénario Senior : le système présente une panne liée à plane split. Quelle est votre méthode RCA ? **R:** Traverser des coupures brise les retours.	**Q:** Senior scenario: the system has a failure related to plane split. What is your RCA method? **A:** Crossing splits breaks return paths.
2386	**Q:** Qu'est-ce que « return-via stitching » et où intervient-il dans une carte MPU/CPU ? **R:** Le stitching de vias de retour ajoute des vias de masse près des changements de couche.	**Q:** What is return-via stitching, and where does it fit in an MPU/CPU board? **A:** Return-via stitching adds ground vias near signal layer changes.
2387	**Q:** Quels paramètres faut-il vérifier pour return-via stitching pendant la conception ? **R:** Vérifier l'espacement près du via de signal.	**Q:** What parameters should be checked for return-via stitching during design? **A:** Check spacing next to the signal via.
2388	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour return-via stitching ? **R:** Placer à environ 1 à 2 mm.	**Q:** What engineering calculation or budget should you know for return-via stitching? **A:** Place within about 1 to 2 mm.
2389	**Q:** Comment valider return-via stitching sur le prototype ? **R:** Revoir le layout.	**Q:** How would you validate return-via stitching on the prototype? **A:** Review the layout.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

#	FRANÇAIS — Question / Réponse	ENGLISH — Question / Answer
2390	**Q:** Scénario Senior : le système présente une panne liée à return-via stitching. Quelle est votre méthode RCA ? **R:** Un stitching manquant dégrade le retour.	**Q:** Senior scenario: the system has a failure related to return-via stitching. What is your RCA method? **A:** Missing stitching degrades the return path.
2391	**Q:** Qu'est-ce que « manufacturing class » et où intervient-il dans une carte MPU/CPU ? **R:** La classe de fabrication définit le niveau de tolérance de fabrication.	**Q:** What is manufacturing class, and where does it fit in an MPU/CPU board? **A:** Manufacturing class defines the fabrication tolerance level.
2392	**Q:** Quels paramètres faut-il vérifier pour manufacturing class pendant la conception ? **R:** Vérifier piste/espace, perçage et anneau.	**Q:** What parameters should be checked for manufacturing class during design? **A:** Check trace/space, drill and annular ring.
2393	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour manufacturing class ? **R:** Comparer aux règles de conception.	**Q:** What engineering calculation or budget should you know for manufacturing class? **A:** Compare with design rules.
2394	**Q:** Comment valider manufacturing class sur le prototype ? **R:** Discuter avec le fabricant.	**Q:** How would you validate manufacturing class on the prototype? **A:** Discuss with the fabricator.
2395	**Q:** Scénario Senior : le système présente une panne liée à manufacturing class. Quelle est votre méthode RCA ? **R:** Concevoir au-delà des capacités donne un faible rendement.	**Q:** Senior scenario: the system has a failure related to manufacturing class. What is your RCA method? **A:** Designing beyond capability gives low yield.
2396	**Q:** Qu'est-ce que « PCB fabrication constraints » et où intervient-il dans une carte MPU/CPU ? **R:** Les contraintes de fabrication couvrent les limites de piste, de perçage et de rapport de forme.	**Q:** What is PCB fabrication constraints, and where does it fit in an MPU/CPU board? **A:** PCB fabrication constraints cover minimum trace, drill and aspect ratio limits.
2397	**Q:** Quels paramètres faut-il vérifier pour PCB fabrication constraints pendant la conception ? **R:** Vérifier épaisseur et rapport de via.	**Q:** What parameters should be checked for PCB fabrication constraints during design? **A:** Check thickness and via ratio.
2398	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour PCB fabrication constraints ? **R:** Rapport de forme = épaisseur de carte sur perçage.	**Q:** What engineering calculation or budget should you know for PCB fabrication constraints? **A:** Aspect ratio equals board thickness over drill.
2399	**Q:** Comment valider PCB fabrication constraints sur le prototype ? **R:** Faire une revue DFM.	**Q:** How would you validate PCB fabrication constraints on the prototype? **A:** Run DFM review.
2400	**Q:** Scénario Senior : le système présente une panne liée à PCB fabrication constraints. Quelle est votre méthode RCA ? **R:** Les violations retardent les fabrications.	**Q:** Senior scenario: the system has a failure related to PCB fabrication constraints. What is your RCA method? **A:** Violations delay builds.

25. Processor PCB Placement & Routing / Placement et routage

#	FRANÇAIS — Question / Réponse	ENGLISH — Question / Answer
2401	**Q:** Qu'est-ce que « CPU placement » et où intervient-il dans une carte MPU/CPU ? **R:** Placer le CPU en premier car il dicte le placement de la mémoire, de l'alimentation et des connecteurs.	**Q:** What is CPU placement, and where does it fit in an MPU/CPU board? **A:** Place the CPU first because it dictates memory, power and connector placement.
2402	**Q:** Quels paramètres faut-il vérifier pour CPU placement pendant la conception ? **R:** Vérifier directions d'échappement et refroidissement.	**Q:** What parameters should be checked for CPU placement during design? **A:** Check escape directions and cooling.
2403	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour CPU placement ? **R:** Fixer des positions de référence avec les contraintes mécaniques.	**Q:** What engineering calculation or budget should you know for CPU placement? **A:** Fix reference positions with mechanical constraints.
2404	**Q:** Comment valider CPU placement sur le prototype ? **R:** Revoir le placement avant le routage.	**Q:** How would you validate CPU placement on the prototype? **A:** Review placement before routing.
2405	**Q:** Scénario Senior : le système présente une panne liée à CPU placement. Quelle est votre méthode RCA ? **R:** Déplacer le CPU tard impose un nouveau layout.	**Q:** Senior scenario: the system has a failure related to CPU placement. What is your RCA method? **A:** Late CPU moves force re-layout.
2406	**Q:** Qu'est-ce que « DDR placement » et où intervient-il dans une carte MPU/CPU ? **R:** Placer la DDR près du CPU pour respecter budgets de longueur et de timing.	**Q:** What is DDR placement, and where does it fit in an MPU/CPU board? **A:** Place DDR close to the CPU to meet length and timing budgets.
2407	**Q:** Quels paramètres faut-il vérifier pour DDR placement pendant la conception ? **R:** Vérifier topologie et espace de routage.	**Q:** What parameters should be checked for DDR placement during design? **A:** Check topology and routing space.
2408	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour DDR placement ? **R:** Budget de longueur d'après la spécification de timing.	**Q:** What engineering calculation or budget should you know for DDR placement? **A:** Length budget from the timing spec.
2409	**Q:** Comment valider DDR placement sur le prototype ? **R:** Faire un routage d'essai.	**Q:** How would you validate DDR placement on the prototype? **A:** Route a trial.
2410	**Q:** Scénario Senior : le système présente une panne liée à DDR placement. Quelle est votre méthode RCA ? **R:** Une DDR éloignée allonge les pistes et perd de la marge.	**Q:** Senior scenario: the system has a failure related to DDR placement. What is your RCA method? **A:** Distant DDR lengthens traces and loses margin.
2411	**Q:** Qu'est-ce que « PCH/chipset placement » et où intervient-il dans une carte MPU/CPU ? **R:** Placer le PCH/chipset pour raccourcir les liaisons clés et faciliter le routage.	**Q:** What is PCH/chipset placement, and where does it fit in an MPU/CPU board? **A:** Place the PCH/chipset to shorten key links and ease routing.
2412	**Q:** Quels paramètres faut-il vérifier pour PCH/chipset placement pendant la conception ? **R:** Vérifier la longueur de liaison vers le CPU.	**Q:** What parameters should be checked for PCH/chipset placement during design? **A:** Check link length to the CPU.
2413	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour PCH/chipset placement ? **R:** Longueurs par rapport au budget du canal.	**Q:** What engineering calculation or budget should you know for PCH/chipset placement? **A:** Lengths against the channel budget.
2414	**Q:** Comment valider PCH/chipset placement sur le prototype ? **R:** Revoir le plan d'implantation.	**Q:** How would you validate PCH/chipset placement on the prototype? **A:** Review the floorplan.
2415	**Q:** Scénario Senior : le système présente une panne liée à PCH/chipset placement. Quelle est votre méthode RCA ? **R:** Un mauvais placement nuit aux liaisons rapides.	**Q:** Senior scenario: the system has a failure related to PCH/chipset placement. What is your RCA method? **A:** Poor placement hurts high-speed links.
2416	**Q:** Qu'est-ce que « VRM placement » et où intervient-il dans une carte MPU/CPU ? **R:** Placer le VRM près de la charge pour raccourcir les chemins de fort courant.	**Q:** What is VRM placement, and where does it fit in an MPU/CPU board? **A:** Place the VRM near the load to shorten high-current paths.
2417	**Q:** Quels paramètres faut-il vérifier pour VRM placement pendant la conception ? **R:** Vérifier largeur du chemin et espacement thermique.	**Q:** What parameters should be checked for VRM placement during design? **A:** Check path width and thermal spacing.
2418	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour VRM placement ? **R:** Chute = I fois R du chemin.	**Q:** What engineering calculation or budget should you know for VRM placement? **A:** Drop equals I times R of the path.
2419	**Q:** Comment valider VRM placement sur le prototype ? **R:** Mesurer la chute.	**Q:** How would you validate VRM placement on the prototype? **A:** Measure drop.
2420	**Q:** Scénario Senior : le système présente une panne liée à VRM placement. Quelle est votre méthode RCA ? **R:** La distance cause chute et bruit.	**Q:** Senior scenario: the system has a failure related to VRM placement. What is your RCA method? **A:** Distance causes drop and noise.
2421	**Q:** Qu'est-ce que « clock placement » et où intervient-il dans une carte MPU/CPU ? **R:** Placer les horloges près de leur source et loin du bruit.	**Q:** What is clock placement, and where does it fit in an MPU/CPU board? **A:** Place clocks near their source and away from noise.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

#	FRANÇAIS — Question / Réponse	ENGLISH — Question / Answer
2422	**Q:** Quels paramètres faut-il vérifier pour clock placement pendant la conception ? **R:** Vérifier pistes, boucle du quartz et masse.	**Q:** What parameters should be checked for clock placement during design? **A:** Check traces, crystal loop and ground.
2423	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour clock placement ? **R:** Garder les pistes courtes.	**Q:** What engineering calculation or budget should you know for clock placement? **A:** Keep traces short.
2424	**Q:** Comment valider clock placement sur le prototype ? **R:** Mesurer l'horloge.	**Q:** How would you validate clock placement on the prototype? **A:** Measure the clock.
2425	**Q:** Scénario Senior : le système présente une panne liée à clock placement. Quelle est votre méthode RCA ? **R:** Un mauvais placement ajoute de la gigue.	**Q:** Senior scenario: the system has a failure related to clock placement. What is your RCA method? **A:** Poor placement adds jitter.
2426	**Q:** Qu'est-ce que « SPI flash placement » et où intervient-il dans une carte MPU/CPU ? **R:** Placer la flash SPI près du CPU pour des signaux de boot propres.	**Q:** What is SPI flash placement, and where does it fit in an MPU/CPU board? **A:** Place the SPI flash near the CPU for clean boot signals.
2427	**Q:** Quels paramètres faut-il vérifier pour SPI flash placement pendant la conception ? **R:** Vérifier stubs et valeurs de rappel.	**Q:** What parameters should be checked for SPI flash placement during design? **A:** Check stubs and pull values.
2428	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour SPI flash placement ? **R:** Routage court pour les fronts.	**Q:** What engineering calculation or budget should you know for SPI flash placement? **A:** Short route for edges.
2429	**Q:** Comment valider SPI flash placement sur le prototype ? **R:** Capturer le SPI.	**Q:** How would you validate SPI flash placement on the prototype? **A:** Capture SPI.
2430	**Q:** Scénario Senior : le système présente une panne liée à SPI flash placement. Quelle est votre méthode RCA ? **R:** Des routes longues causent des erreurs de lecture.	**Q:** Senior scenario: the system has a failure related to SPI flash placement. What is your RCA method? **A:** Long routes cause read errors.
2431	**Q:** Qu'est-ce que « decoupling placement » et où intervient-il dans une carte MPU/CPU ? **R:** Placer le découplage juste aux billes d'alimentation.	**Q:** What is decoupling placement, and where does it fit in an MPU/CPU board? **A:** Place decoupling right at the power balls.
2432	**Q:** Quels paramètres faut-il vérifier pour decoupling placement pendant la conception ? **R:** Vérifier placement au dos et boucle de via.	**Q:** What parameters should be checked for decoupling placement during design? **A:** Check backside placement and via loop.
2433	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour decoupling placement ? **R:** L'inductance de boucle fixe l'effet.	**Q:** What engineering calculation or budget should you know for decoupling placement? **A:** Loop inductance sets the effect.
2434	**Q:** Comment valider decoupling placement sur le prototype ? **R:** Mesurer le bruit.	**Q:** How would you validate decoupling placement on the prototype? **A:** Measure noise.
2435	**Q:** Scénario Senior : le système présente une panne liée à decoupling placement. Quelle est votre méthode RCA ? **R:** Des condensateurs éloignés échouent en haute fréquence.	**Q:** Senior scenario: the system has a failure related to decoupling placement. What is your RCA method? **A:** Distant capacitors fail at high frequency.
2436	**Q:** Qu'est-ce que « PCIe connector placement » et où intervient-il dans une carte MPU/CPU ? **R:** Placer le connecteur PCIe pour des voies courtes et droites.	**Q:** What is PCIe connector placement, and where does it fit in an MPU/CPU board? **A:** Place the PCIe connector for short, straight lanes.
2437	**Q:** Quels paramètres faut-il vérifier pour PCIe connector placement pendant la conception ? **R:** Vérifier le routage des voies et l'ajustement mécanique.	**Q:** What parameters should be checked for PCIe connector placement during design? **A:** Check the lane route and mechanical fit.
2438	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour PCIe connector placement ? **R:** Budget de perte par canal.	**Q:** What engineering calculation or budget should you know for PCIe connector placement? **A:** Loss budget per channel.
2439	**Q:** Comment valider PCIe connector placement sur le prototype ? **R:** Tester la liaison.	**Q:** How would you validate PCIe connector placement on the prototype? **A:** Test the link.
2440	**Q:** Scénario Senior : le système présente une panne liée à PCIe connector placement. Quelle est votre méthode RCA ? **R:** Des voies longues consomment le budget de perte.	**Q:** Senior scenario: the system has a failure related to PCIe connector placement. What is your RCA method? **A:** Long lanes consume the loss budget.
2441	**Q:** Qu'est-ce que « M.2 placement » et où intervient-il dans une carte MPU/CPU ? **R:** Placer le M.2 pour des pistes courtes et de l'espace thermique.	**Q:** What is M.2 placement, and where does it fit in an MPU/CPU board? **A:** Place M.2 to keep traces short and give thermal space.
2442	**Q:** Quels paramètres faut-il vérifier pour M.2 placement pendant la conception ? **R:** Vérifier hauteur, flux d'air et connecteur.	**Q:** What parameters should be checked for M.2 placement during design? **A:** Check height, airflow and connector.
2443	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour M.2 placement ? **R:** Longueurs de voies dans le budget.	**Q:** What engineering calculation or budget should you know for M.2 placement? **A:** Lane lengths within the budget.
2444	**Q:** Comment valider M.2 placement sur le prototype ? **R:** Tester détection et température.	**Q:** How would you validate M.2 placement on the prototype? **A:** Test detection and temperature.
2445	**Q:** Scénario Senior : le système présente une panne liée à M.2 placement. Quelle est votre méthode RCA ? **R:** Des emplacements M.2 chauds ralentissent.	**Q:** Senior scenario: the system has a failure related to M.2 placement. What is your RCA method? **A:** Hot M.2 slots throttle.
2446	**Q:** Qu'est-ce que « Ethernet PHY placement » et où intervient-il dans une carte MPU/CPU ? **R:** Placer le PHY Ethernet près du connecteur ou du MAC selon l'interface.	**Q:** What is Ethernet PHY placement, and where does it fit in an MPU/CPU board? **A:** Place the Ethernet PHY near the connector or MAC depending on the interface.
2447	**Q:** Quels paramètres faut-il vérifier pour Ethernet PHY placement pendant la conception ? **R:** Vérifier les longueurs RGMII et MDI.	**Q:** What parameters should be checked for Ethernet PHY placement during design? **A:** Check RGMII and MDI lengths.
2448	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour Ethernet PHY placement ? **R:** Adapter les longueurs RGMII.	**Q:** What engineering calculation or budget should you know for Ethernet PHY placement? **A:** Match RGMII lengths.
2449	**Q:** Comment valider Ethernet PHY placement sur le prototype ? **R:** Test de lien.	**Q:** How would you validate Ethernet PHY placement on the prototype? **A:** Link test.
2450	**Q:** Scénario Senior : le système présente une panne liée à Ethernet PHY placement. Quelle est votre méthode RCA ? **R:** Un mauvais placement nuit à l'EMI et au timing.	**Q:** Senior scenario: the system has a failure related to Ethernet PHY placement. What is your RCA method? **A:** Wrong placement hurts EMI and timing.
2451	**Q:** Qu'est-ce que « USB connector placement » et où intervient-il dans une carte MPU/CPU ? **R:** Placer le connecteur USB pour garder courts protections ESD et paires.	**Q:** What is USB connector placement, and where does it fit in an MPU/CPU board? **A:** Place the USB connector so ESD parts and pairs stay short.
2452	**Q:** Quels paramètres faut-il vérifier pour USB connector placement pendant la conception ? **R:** Vérifier emplacement ESD et châssis.	**Q:** What parameters should be checked for USB connector placement during design? **A:** Check ESD location and chassis.
2453	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour USB connector placement ? **R:** Longueur par rapport au budget du canal.	**Q:** What engineering calculation or budget should you know for USB connector placement? **A:** Length against the channel budget.
2454	**Q:** Comment valider USB connector placement sur le prototype ? **R:** Énumération et test ESD.	**Q:** How would you validate USB connector placement on the prototype? **A:** Enumeration and ESD test.
2455	**Q:** Scénario Senior : le système présente une panne liée à USB connector placement. Quelle est votre méthode RCA ? **R:** Un mauvais placement augmente les défaillances ESD.	**Q:** Senior scenario: the system has a failure related to USB connector placement. What is your RCA method? **A:** Poor placement raises ESD failures.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

#	FRANÇAIS — Question / Réponse	ENGLISH — Question / Answer
2456	**Q:** Qu'est-ce que « BGA orientation » et où intervient-il dans une carte MPU/CPU ? **R:** L'orientation du BGA affecte routage, identification de la broche 1 et assemblage.	**Q:** What is BGA orientation, and where does it fit in an MPU/CPU board? **A:** BGA orientation affects routing, pin 1 identification and assembly.
2457	**Q:** Quels paramètres faut-il vérifier pour BGA orientation pendant la conception ? **R:** Vérifier le repère de la broche 1.	**Q:** What parameters should be checked for BGA orientation during design? **A:** Check the key pin-1 mark.
2458	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour BGA orientation ? **R:** Pas de calcul.	**Q:** What engineering calculation or budget should you know for BGA orientation? **A:** No calculation.
2459	**Q:** Comment valider BGA orientation sur le prototype ? **R:** Revoir les plans d'assemblage.	**Q:** How would you validate BGA orientation on the prototype? **A:** Review assembly drawings.
2460	**Q:** Scénario Senior : le système présente une panne liée à BGA orientation. Quelle est votre méthode RCA ? **R:** Une mauvaise rotation ruine les cartes.	**Q:** Senior scenario: the system has a failure related to BGA orientation. What is your RCA method? **A:** Wrong rotation ruins boards.
2461	**Q:** Qu'est-ce que « critical-net prioritization » et où intervient-il dans une carte MPU/CPU ? **R:** La priorisation des nets critiques route d'abord les signaux les plus sensibles.	**Q:** What is critical-net prioritization, and where does it fit in an MPU/CPU board? **A:** Critical-net prioritization routes the most sensitive signals first.
2462	**Q:** Quels paramètres faut-il vérifier pour critical-net prioritization pendant la conception ? **R:** Vérifier DDR, horloges et alimentation.	**Q:** What parameters should be checked for critical-net prioritization during design? **A:** Check DDR, clocks and power.
2463	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour critical-net prioritization ? **R:** Faire une liste de priorités.	**Q:** What engineering calculation or budget should you know for critical-net prioritization? **A:** Make a priority list.
2464	**Q:** Comment valider critical-net prioritization sur le prototype ? **R:** Revoir l'ordre de routage.	**Q:** How would you validate critical-net prioritization on the prototype? **A:** Review routing order.
2465	**Q:** Scénario Senior : le système présente une panne liée à critical-net prioritization. Quelle est votre méthode RCA ? **R:** Router les nets critiques en dernier impose des compromis.	**Q:** Senior scenario: the system has a failure related to critical-net prioritization. What is your RCA method? **A:** Routing critical nets last forces compromises.
2466	**Q:** Qu'est-ce que « high-current path » et où intervient-il dans une carte MPU/CPU ? **R:** Un chemin de fort courant exige du cuivre large et assez de vias.	**Q:** What is high-current path, and where does it fit in an MPU/CPU board? **A:** A high-current path needs wide copper and enough vias.
2467	**Q:** Quels paramètres faut-il vérifier pour high-current path pendant la conception ? **R:** Vérifier largeur et température.	**Q:** What parameters should be checked for high-current path during design? **A:** Check width and temperature.
2468	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour high-current path ? **R:** Utiliser l'IPC-2221 et la chute.	**Q:** What engineering calculation or budget should you know for high-current path? **A:** Use IPC-2221 and drop.
2469	**Q:** Comment valider high-current path sur le prototype ? **R:** Mesurer la température.	**Q:** How would you validate high-current path on the prototype? **A:** Measure temperature.
2470	**Q:** Scénario Senior : le système présente une panne liée à high-current path. Quelle est votre méthode RCA ? **R:** Des chemins étroits brûlent.	**Q:** Senior scenario: the system has a failure related to high-current path. What is your RCA method? **A:** Narrow paths burn.
2471	**Q:** Qu'est-ce que « thermal keepout » et où intervient-il dans une carte MPU/CPU ? **R:** Une zone d'exclusion thermique réserve de l'espace pour évacuer la chaleur.	**Q:** What is thermal keepout, and where does it fit in an MPU/CPU board? **A:** A thermal keepout reserves space for heat removal.
2472	**Q:** Quels paramètres faut-il vérifier pour thermal keepout pendant la conception ? **R:** Vérifier l'empreinte du dissipateur.	**Q:** What parameters should be checked for thermal keepout during design? **A:** Check the heatsink footprint.
2473	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour thermal keepout ? **R:** Surface d'après l'estimation thermique.	**Q:** What engineering calculation or budget should you know for thermal keepout? **A:** Area from the thermal estimate.
2474	**Q:** Comment valider thermal keepout sur le prototype ? **R:** Tester le refroidissement.	**Q:** How would you validate thermal keepout on the prototype? **A:** Test the cooling.
2475	**Q:** Scénario Senior : le système présente une panne liée à thermal keepout. Quelle est votre méthode RCA ? **R:** Des violations bloquent le refroidisseur.	**Q:** Senior scenario: the system has a failure related to thermal keepout. What is your RCA method? **A:** Violations block the cooler.
2476	**Q:** Qu'est-ce que « mechanical keepout » et où intervient-il dans une carte MPU/CPU ? **R:** Une zone d'exclusion mécanique réserve de l'espace pour vis, supports et connecteurs.	**Q:** What is mechanical keepout, and where does it fit in an MPU/CPU board? **A:** A mechanical keepout reserves space for screws, brackets and connectors.
2477	**Q:** Quels paramètres faut-il vérifier pour mechanical keepout pendant la conception ? **R:** Vérifier les dégagements 3D.	**Q:** What parameters should be checked for mechanical keepout during design? **A:** Check 3D clearances.
2478	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour mechanical keepout ? **R:** Cumul de tolérances.	**Q:** What engineering calculation or budget should you know for mechanical keepout? **A:** Tolerance stack.
2479	**Q:** Comment valider mechanical keepout sur le prototype ? **R:** Faire une vérification 3D.	**Q:** How would you validate mechanical keepout on the prototype? **A:** Do a 3D check.
2480	**Q:** Scénario Senior : le système présente une panne liée à mechanical keepout. Quelle est votre méthode RCA ? **R:** Les collisions causent des révisions.	**Q:** Senior scenario: the system has a failure related to mechanical keepout. What is your RCA method? **A:** Collisions cause respins.
2481	**Q:** Qu'est-ce que « test-point strategy » et où intervient-il dans une carte MPU/CPU ? **R:** Une stratégie de points de test fournit l'accès sonde pour le bring-up et la production.	**Q:** What is test-point strategy, and where does it fit in an MPU/CPU board? **A:** A test-point strategy provides probe access for bring-up and production.
2482	**Q:** Quels paramètres faut-il vérifier pour test-point strategy pendant la conception ? **R:** Vérifier rails, resets et horloges.	**Q:** What parameters should be checked for test-point strategy during design? **A:** Check rails, resets and clocks.
2483	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour test-point strategy ? **R:** Planifier nombre et emplacement.	**Q:** What engineering calculation or budget should you know for test-point strategy? **A:** Plan the count and location.
2484	**Q:** Comment valider test-point strategy sur le prototype ? **R:** Vérifier l'accès.	**Q:** How would you validate test-point strategy on the prototype? **A:** Verify access.
2485	**Q:** Scénario Senior : le système présente une panne liée à test-point strategy. Quelle est votre méthode RCA ? **R:** L'absence d'accès ralentit le débogage.	**Q:** Senior scenario: the system has a failure related to test-point strategy. What is your RCA method? **A:** No access slows debugging.
2486	**Q:** Qu'est-ce que « DFM » et où intervient-il dans une carte MPU/CPU ? **R:** Le DFM rend la conception fabricable avec un bon rendement.	**Q:** What is DFM, and where does it fit in an MPU/CPU board? **A:** DFM makes the design producible with good yield.
2487	**Q:** Quels paramètres faut-il vérifier pour DFM pendant la conception ? **R:** Vérifier les règles du fabricant.	**Q:** What parameters should be checked for DFM during design? **A:** Check the fabricator's rules.
2488	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour DFM ? **R:** Comparer les dimensions minimales.	**Q:** What engineering calculation or budget should you know for DFM? **A:** Compare minimum features.
2489	**Q:** Comment valider DFM sur le prototype ? **R:** Lancer les contrôles DFM.	**Q:** How would you validate DFM on the prototype? **A:** Run DFM checks.
2490	**Q:** Scénario Senior : le système présente une panne liée à DFM. Quelle est votre méthode RCA ? **R:** Un DFM ignoré baisse le rendement.	**Q:** Senior scenario: the system has a failure related to DFM. What is your RCA method? **A:** Ignored DFM lowers yield.
2491	**Q:** Qu'est-ce que « DFA » et où intervient-il dans une carte MPU/CPU ? **R:** Le DFA rend l'assemblage facile et fiable.	**Q:** What is DFA, and where does it fit in an MPU/CPU board? **A:** DFA makes assembly easy and reliable.
2492	**Q:** Quels paramètres faut-il vérifier pour DFA pendant la conception ? **R:** Vérifier espacement et orientation.	**Q:** What parameters should be checked for DFA during design? **A:** Check spacing and orientation.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

#	FRANÇAIS — Question / Réponse	ENGLISH — Question / Answer
2493	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour DFA ? **R:** Comparer aux règles de l'assembleur.	**Q:** What engineering calculation or budget should you know for DFA? **A:** Compare with assembler rules.
2494	**Q:** Comment valider DFA sur le prototype ? **R:** Valider avec l'assembleur.	**Q:** How would you validate DFA on the prototype? **A:** Review with the assembler.
2495	**Q:** Scénario Senior : le système présente une panne liée à DFA. Quelle est votre méthode RCA ? **R:** Un mauvais DFA cause des défauts.	**Q:** Senior scenario: the system has a failure related to DFA. What is your RCA method? **A:** Poor DFA causes defects.
2496	**Q:** Qu'est-ce que « design review » et où intervient-il dans une carte MPU/CPU ? **R:** Une revue de conception vérifie la carte avant livraison.	**Q:** What is design review, and where does it fit in an MPU/CPU board? **A:** A design review checks the board before release.
2497	**Q:** Quels paramètres faut-il vérifier pour design review pendant la conception ? **R:** Vérifier alimentation, signaux, thermique et fabrication.	**Q:** What parameters should be checked for design review during design? **A:** Check power, signals, thermals and manufacturing.
2498	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour design review ? **R:** Utiliser une checklist.	**Q:** What engineering calculation or budget should you know for design review? **A:** Use a checklist.
2499	**Q:** Comment valider design review sur le prototype ? **R:** Consigner les actions.	**Q:** How would you validate design review on the prototype? **A:** Record the actions.
2500	**Q:** Scénario Senior : le système présente une panne liée à design review. Quelle est votre méthode RCA ? **R:** Sauter les revues permet des erreurs coûteuses.	**Q:** Senior scenario: the system has a failure related to design review. What is your RCA method? **A:** Skipped reviews allow expensive mistakes.

26. Thermal Design / Conception thermique

#	FRANÇAIS — Question / Réponse	ENGLISH — Question / Answer
2501	**Q:** Qu'est-ce que « Tj » et où intervient-il dans une carte MPU/CPU ? **R:** Tj est la température de jonction de la puce.	**Q:** What is Tj, and where does it fit in an MPU/CPU board? **A:** Tj is the junction temperature of the die.
2502	**Q:** Quels paramètres faut-il vérifier pour Tj pendant la conception ? **R:** Vérifier le maximum de la fiche technique.	**Q:** What parameters should be checked for Tj during design? **A:** Check the maximum from the datasheet.
2503	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour Tj ? **R:** Tj = Ta plus P fois θJA.	**Q:** What engineering calculation or budget should you know for Tj? **A:** Tj equals Ta plus P times θJA.
2504	**Q:** Comment valider Tj sur le prototype ? **R:** Mesurer avec le capteur intégré.	**Q:** How would you validate Tj on the prototype? **A:** Measure with the on-die sensor.
2505	**Q:** Scénario Senior : le système présente une panne liée à Tj. Quelle est votre méthode RCA ? **R:** Dépasser Tj raccourcit la durée de vie.	**Q:** Senior scenario: the system has a failure related to Tj. What is your RCA method? **A:** Exceeding Tj shortens life.
2506	**Q:** Qu'est-ce que « Ta » et où intervient-il dans une carte MPU/CPU ? **R:** Ta est la température ambiante autour du produit.	**Q:** What is Ta, and where does it fit in an MPU/CPU board? **A:** Ta is the ambient temperature around the product.
2507	**Q:** Quels paramètres faut-il vérifier pour Ta pendant la conception ? **R:** Vérifier le pire cas dans le boîtier.	**Q:** What parameters should be checked for Ta during design? **A:** Check the worst case in the enclosure.
2508	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour Ta ? **R:** Ambiante plus l'échauffement propre.	**Q:** What engineering calculation or budget should you know for Ta? **A:** Ambient plus the self-heating rise.
2509	**Q:** Comment valider Ta sur le prototype ? **R:** Mesurer dans le boîtier.	**Q:** How would you validate Ta on the prototype? **A:** Measure in the enclosure.
2510	**Q:** Scénario Senior : le système présente une panne liée à Ta. Quelle est votre méthode RCA ? **R:** Une Ta sous-estimée donne une surchauffe.	**Q:** Senior scenario: the system has a failure related to Ta. What is your RCA method? **A:** Underestimated Ta gives overheating.
2511	**Q:** Qu'est-ce que « Tcase » et où intervient-il dans une carte MPU/CPU ? **R:** Tcase est la température de surface du boîtier.	**Q:** What is Tcase, and where does it fit in an MPU/CPU board? **A:** Tcase is the package surface temperature.
2512	**Q:** Quels paramètres faut-il vérifier pour Tcase pendant la conception ? **R:** Vérifier la limite de Tcase.	**Q:** What parameters should be checked for Tcase during design? **A:** Check the Tcase limit.
2513	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour Tcase ? **R:** Tj = Tcase plus P fois θJC.	**Q:** What engineering calculation or budget should you know for Tcase? **A:** Tj equals Tcase plus P times θJC.
2514	**Q:** Comment valider Tcase sur le prototype ? **R:** Utiliser un thermocouple.	**Q:** How would you validate Tcase on the prototype? **A:** Use a thermocouple.
2515	**Q:** Scénario Senior : le système présente une panne liée à Tcase. Quelle est votre méthode RCA ? **R:** Un mauvais contact donne des données fausses.	**Q:** Senior scenario: the system has a failure related to Tcase. What is your RCA method? **A:** Poor contact gives wrong data.
2516	**Q:** Qu'est-ce que « thermal resistance » et où intervient-il dans une carte MPU/CPU ? **R:** La résistance thermique est l'élévation de température par watt.	**Q:** What is thermal resistance, and where does it fit in an MPU/CPU board? **A:** Thermal resistance is temperature rise per watt.
2517	**Q:** Quels paramètres faut-il vérifier pour thermal resistance pendant la conception ? **R:** Vérifier les définitions de θJA et θJC.	**Q:** What parameters should be checked for thermal resistance during design? **A:** Check the θJA and θJC definitions.
2518	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour thermal resistance ? **R:** Élévation = P fois θ.	**Q:** What engineering calculation or budget should you know for thermal resistance? **A:** Rise equals P times θ.
2519	**Q:** Comment valider thermal resistance sur le prototype ? **R:** Comparer au modèle.	**Q:** How would you validate thermal resistance on the prototype? **A:** Compare to the model.
2520	**Q:** Scénario Senior : le système présente une panne liée à thermal resistance. Quelle est votre méthode RCA ? **R:** Le θJA de la fiche n'est pas celui de votre carte.	**Q:** Senior scenario: the system has a failure related to thermal resistance. What is your RCA method? **A:** Datasheet θJA is not for your board.
2521	**Q:** Qu'est-ce que « TDP concept » et où intervient-il dans une carte MPU/CPU ? **R:** Le TDP est la puissance de conception que le refroidissement doit gérer.	**Q:** What is TDP concept, and where does it fit in an MPU/CPU board? **A:** TDP is the design power the cooling must handle.
2522	**Q:** Quels paramètres faut-il vérifier pour TDP concept pendant la conception ? **R:** Vérifier typique et crête.	**Q:** What parameters should be checked for TDP concept during design? **A:** Check typical versus peak.
2523	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour TDP concept ? **R:** Choisir le refroidissement pour le TDP plus marge.	**Q:** What engineering calculation or budget should you know for TDP concept? **A:** Choose cooling for TDP plus margin.
2524	**Q:** Comment valider TDP concept sur le prototype ? **R:** Lancer des charges de stress.	**Q:** How would you validate TDP concept on the prototype? **A:** Run stress loads.
2525	**Q:** Scénario Senior : le système présente une panne liée à TDP concept. Quelle est votre méthode RCA ? **R:** Le TDP n'est pas la puissance maximale.	**Q:** Senior scenario: the system has a failure related to TDP concept. What is your RCA method? **A:** TDP is not the maximum power.
2526	**Q:** Qu'est-ce que « power dissipation » et où intervient-il dans une carte MPU/CPU ? **R:** La dissipation de puissance est la puissance électrique convertie en chaleur.	**Q:** What is power dissipation, and where does it fit in an MPU/CPU board? **A:** Power dissipation is the electrical power converted into heat.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

Email: ahds@engineer.com

#	FRANÇAIS — Question / Réponse	ENGLISH — Question / Answer
2527	**Q:** Quels paramètres faut-il vérifier pour power dissipation pendant la conception ? **R:** Vérifier la contribution de chaque composant.	**Q:** What parameters should be checked for power dissipation during design? **A:** Check each component's contribution.
2528	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour power dissipation ? **R:** Additionner les pertes.	**Q:** What engineering calculation or budget should you know for power dissipation? **A:** Sum the losses.
2529	**Q:** Comment valider power dissipation sur le prototype ? **R:** Mesurer la puissance d'entrée.	**Q:** How would you validate power dissipation on the prototype? **A:** Measure input power.
2530	**Q:** Scénario Senior : le système présente une panne liée à power dissipation. Quelle est votre méthode RCA ? **R:** Une dissipation sous-estimée se révèle tard.	**Q:** Senior scenario: the system has a failure related to power dissipation. What is your RCA method? **A:** Underestimated dissipation shows up late.
2531	**Q:** Qu'est-ce que « heatsink » et où intervient-il dans une carte MPU/CPU ? **R:** Un dissipateur agrandit la surface qui évacue la chaleur.	**Q:** What is heatsink, and where does it fit in an MPU/CPU board? **A:** A heatsink enlarges the surface that releases heat.
2532	**Q:** Quels paramètres faut-il vérifier pour heatsink pendant la conception ? **R:** Vérifier θ, flux d'air et fixation.	**Q:** What parameters should be checked for heatsink during design? **A:** Check θ, airflow and mounting.
2533	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour heatsink ? **R:** θ requis = (Tj moins Ta) sur P, moins les autres termes.	**Q:** What engineering calculation or budget should you know for heatsink? **A:** Required θ equals (Tj minus Ta) over P, minus the other terms.
2534	**Q:** Comment valider heatsink sur le prototype ? **R:** Mesurer les températures.	**Q:** How would you validate heatsink on the prototype? **A:** Measure temperatures.
2535	**Q:** Scénario Senior : le système présente une panne liée à heatsink. Quelle est votre méthode RCA ? **R:** Une mauvaise pression de montage élève la température.	**Q:** Senior scenario: the system has a failure related to heatsink. What is your RCA method? **A:** Poor mounting pressure raises temperature.
2536	**Q:** Qu'est-ce que « TIM » et où intervient-il dans une carte MPU/CPU ? **R:** Le TIM comble les micro-interstices entre surfaces.	**Q:** What is TIM, and where does it fit in an MPU/CPU board? **A:** TIM fills microscopic gaps between surfaces.
2537	**Q:** Quels paramètres faut-il vérifier pour TIM pendant la conception ? **R:** Vérifier conductivité et épaisseur.	**Q:** What parameters should be checked for TIM during design? **A:** Check conductivity and thickness.
2538	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour TIM ? **R:** θ = épaisseur sur k fois surface.	**Q:** What engineering calculation or budget should you know for TIM? **A:** θ equals thickness over k times area.
2539	**Q:** Comment valider TIM sur le prototype ? **R:** Vérifier l'empreinte de contact.	**Q:** How would you validate TIM on the prototype? **A:** Check the contact pattern.
2540	**Q:** Scénario Senior : le système présente une panne liée à TIM. Quelle est votre méthode RCA ? **R:** Trop ou trop peu de TIM nuit.	**Q:** Senior scenario: the system has a failure related to TIM. What is your RCA method? **A:** Too much or too little TIM hurts.
2541	**Q:** Qu'est-ce que « heat spreader » et où intervient-il dans une carte MPU/CPU ? **R:** Un répartiteur de chaleur étale la chaleur sur une plus grande surface.	**Q:** What is heat spreader, and where does it fit in an MPU/CPU board? **A:** A heat spreader spreads heat over a larger area.
2542	**Q:** Quels paramètres faut-il vérifier pour heat spreader pendant la conception ? **R:** Vérifier matériau et épaisseur.	**Q:** What parameters should be checked for heat spreader during design? **A:** Check material and thickness.
2543	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour heat spreader ? **R:** L'étalement réduit le flux local.	**Q:** What engineering calculation or budget should you know for heat spreader? **A:** Spreading lowers local flux.
2544	**Q:** Comment valider heat spreader sur le prototype ? **R:** Imagerie thermique.	**Q:** How would you validate heat spreader on the prototype? **A:** Thermal imaging.
2545	**Q:** Scénario Senior : le système présente une panne liée à heat spreader. Quelle est votre méthode RCA ? **R:** Un mauvais contact limite le bénéfice.	**Q:** Senior scenario: the system has a failure related to heat spreader. What is your RCA method? **A:** Poor contact limits benefit.
2546	**Q:** Qu'est-ce que « heat pipe » et où intervient-il dans une carte MPU/CPU ? **R:** Un caloduc déplace la chaleur efficacement par changement de phase.	**Q:** What is heat pipe, and where does it fit in an MPU/CPU board? **A:** A heat pipe moves heat efficiently using phase change.
2547	**Q:** Quels paramètres faut-il vérifier pour heat pipe pendant la conception ? **R:** Vérifier orientation et capacité.	**Q:** What parameters should be checked for heat pipe during design? **A:** Check orientation and capacity.
2548	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour heat pipe ? **R:** Q max d'après la fiche.	**Q:** What engineering calculation or budget should you know for heat pipe? **A:** Q max from the datasheet.
2549	**Q:** Comment valider heat pipe sur le prototype ? **R:** Tester dans l'orientation.	**Q:** How would you validate heat pipe on the prototype? **A:** Test in orientation.
2550	**Q:** Scénario Senior : le système présente une panne liée à heat pipe. Quelle est votre méthode RCA ? **R:** Une mauvaise orientation réduit les performances.	**Q:** Senior scenario: the system has a failure related to heat pipe. What is your RCA method? **A:** Wrong orientation reduces performance.
2551	**Q:** Qu'est-ce que « vapor chamber concept » et où intervient-il dans une carte MPU/CPU ? **R:** Une chambre à vapeur étale la chaleur sur une surface plane par changement de phase.	**Q:** What is vapor chamber concept, and where does it fit in an MPU/CPU board? **A:** A vapor chamber spreads heat across a flat area using phase change.
2552	**Q:** Quels paramètres faut-il vérifier pour vapor chamber concept pendant la conception ? **R:** Vérifier taille et contact.	**Q:** What parameters should be checked for vapor chamber concept during design? **A:** Check size and contact.
2553	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour vapor chamber concept ? **R:** θ du fournisseur.	**Q:** What engineering calculation or budget should you know for vapor chamber concept? **A:** θ from the supplier.
2554	**Q:** Comment valider vapor chamber concept sur le prototype ? **R:** Test thermique.	**Q:** How would you validate vapor chamber concept on the prototype? **A:** Thermal test.
2555	**Q:** Scénario Senior : le système présente une panne liée à vapor chamber concept. Quelle est votre méthode RCA ? **R:** Coûteuse et fine.	**Q:** Senior scenario: the system has a failure related to vapor chamber concept. What is your RCA method? **A:** Costly and thin.
2556	**Q:** Qu'est-ce que « airflow » et où intervient-il dans une carte MPU/CPU ? **R:** Le flux d'air évacue la chaleur hors du boîtier.	**Q:** What is airflow, and where does it fit in an MPU/CPU board? **A:** Airflow carries the heat out of the enclosure.
2557	**Q:** Quels paramètres faut-il vérifier pour airflow pendant la conception ? **R:** Vérifier entrées, sorties et obstacles.	**Q:** What parameters should be checked for airflow during design? **A:** Check inlets, outlets and obstructions.
2558	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour airflow ? **R:** Q = ρ fois cp fois débit fois ΔT.	**Q:** What engineering calculation or budget should you know for airflow? **A:** Q equals ρ times cp times flow times ΔT.
2559	**Q:** Comment valider airflow sur le prototype ? **R:** Mesurer l'élévation de température.	**Q:** How would you validate airflow on the prototype? **A:** Measure temperature rise.
2560	**Q:** Scénario Senior : le système présente une panne liée à airflow. Quelle est votre méthode RCA ? **R:** La recirculation fait chauffer les composants.	**Q:** Senior scenario: the system has a failure related to airflow. What is your RCA method? **A:** Recirculation cooks components.
2561	**Q:** Qu'est-ce que « fan curve » et où intervient-il dans une carte MPU/CPU ? **R:** La courbe de ventilateur montre le débit en fonction de la pression.	**Q:** What is fan curve, and where does it fit in an MPU/CPU board? **A:** A fan curve shows airflow against pressure.
2562	**Q:** Quels paramètres faut-il vérifier pour fan curve pendant la conception ? **R:** Vérifier le point de fonctionnement.	**Q:** What parameters should be checked for fan curve during design? **A:** Check the operating point.
2563	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour fan curve ? **R:** L'intersection avec la courbe système est le point de fonctionnement.	**Q:** What engineering calculation or budget should you know for fan curve? **A:** The intersection with the system curve is the operating point.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

Email: ahds@engineer.com

#	FRANÇAIS — Question / Réponse	ENGLISH — Question / Answer
2564	**Q:** Comment valider fan curve sur le prototype ? **R:** Mesurer le débit.	**Q:** How would you validate fan curve on the prototype? **A:** Measure the flow.
2565	**Q:** Scénario Senior : le système présente une panne liée à fan curve. Quelle est votre méthode RCA ? **R:** Un mauvais ventilateur donne peu de débit.	**Q:** Senior scenario: the system has a failure related to fan curve. What is your RCA method? **A:** The wrong fan gives little flow.
2566	**Q:** Qu'est-ce que « hotspot » et où intervient-il dans une carte MPU/CPU ? **R:** Un point chaud est une petite zone bien plus chaude que son entourage.	**Q:** What is hotspot, and where does it fit in an MPU/CPU board? **A:** A hotspot is a small area much hotter than its surroundings.
2567	**Q:** Quels paramètres faut-il vérifier pour hotspot pendant la conception ? **R:** Vérifier l'image thermique.	**Q:** What parameters should be checked for hotspot during design? **A:** Check the thermal image.
2568	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour hotspot ? **R:** Flux = puissance sur surface.	**Q:** What engineering calculation or budget should you know for hotspot? **A:** Flux equals power over area.
2569	**Q:** Comment valider hotspot sur le prototype ? **R:** Utiliser une caméra IR.	**Q:** How would you validate hotspot on the prototype? **A:** Use an IR camera.
2570	**Q:** Scénario Senior : le système présente une panne liée à hotspot. Quelle est votre méthode RCA ? **R:** Les points chauds causent des défaillances locales.	**Q:** Senior scenario: the system has a failure related to hotspot. What is your RCA method? **A:** Hotspots cause local failures.
2571	**Q:** Qu'est-ce que « VRM thermal » et où intervient-il dans une carte MPU/CPU ? **R:** La gestion thermique du VRM couvre la chaleur des MOSFET et inductances.	**Q:** What is VRM thermal, and where does it fit in an MPU/CPU board? **A:** VRM thermal management covers MOSFET and inductor heat.
2572	**Q:** Quels paramètres faut-il vérifier pour VRM thermal pendant la conception ? **R:** Vérifier surface de cuivre et flux d'air.	**Q:** What parameters should be checked for VRM thermal during design? **A:** Check the copper area and airflow.
2573	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour VRM thermal ? **R:** Perte = Pout fois (1/η moins 1).	**Q:** What engineering calculation or budget should you know for VRM thermal? **A:** Loss equals Pout times (1/η minus 1).
2574	**Q:** Comment valider VRM thermal sur le prototype ? **R:** Mesurer le boîtier.	**Q:** How would you validate VRM thermal on the prototype? **A:** Measure the case.
2575	**Q:** Scénario Senior : le système présente une panne liée à VRM thermal. Quelle est votre méthode RCA ? **R:** Un VRM surchauffé bride le CPU.	**Q:** Senior scenario: the system has a failure related to VRM thermal. What is your RCA method? **A:** Overheated VRM derates the CPU.
2576	**Q:** Qu'est-ce que « DDR/GDDR thermal » et où intervient-il dans une carte MPU/CPU ? **R:** La gestion thermique DDR/GDDR garde la mémoire sous ses limites.	**Q:** What is DDR/GDDR thermal, and where does it fit in an MPU/CPU board? **A:** DDR/GDDR thermal management keeps memory below its limits.
2577	**Q:** Quels paramètres faut-il vérifier pour DDR/GDDR thermal pendant la conception ? **R:** Vérifier la limite GDDR, souvent 95 à 105 °C.	**Q:** What parameters should be checked for DDR/GDDR thermal during design? **A:** Check the GDDR limit, often around 95 to 105 °C.
2578	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour DDR/GDDR thermal ? **R:** La puissance mémoire se somme sur les composants.	**Q:** What engineering calculation or budget should you know for DDR/GDDR thermal? **A:** Memory power sums over devices.
2579	**Q:** Comment valider DDR/GDDR thermal sur le prototype ? **R:** Mesurer la température de la DRAM.	**Q:** How would you validate DDR/GDDR thermal on the prototype? **A:** Measure the DRAM temperature.
2580	**Q:** Scénario Senior : le système présente une panne liée à DDR/GDDR thermal. Quelle est votre méthode RCA ? **R:** Une haute température augmente le besoin de rafraîchissement.	**Q:** Senior scenario: the system has a failure related to DDR/GDDR thermal. What is your RCA method? **A:** High temperature raises the refresh need.
2581	**Q:** Qu'est-ce que « PCH thermal » et où intervient-il dans une carte MPU/CPU ? **R:** La gestion thermique du PCH concerne la chaleur du chipset et le flux d'air.	**Q:** What is PCH thermal, and where does it fit in an MPU/CPU board? **A:** PCH thermal management concerns the chipset's heat and airflow.
2582	**Q:** Quels paramètres faut-il vérifier pour PCH thermal pendant la conception ? **R:** Vérifier le TDP et la limite.	**Q:** What parameters should be checked for PCH thermal during design? **A:** Check the TDP and the limit.
2583	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour PCH thermal ? **R:** Tj = Ta plus P fois θ.	**Q:** What engineering calculation or budget should you know for PCH thermal? **A:** Tj equals Ta plus P times θ.
2584	**Q:** Comment valider PCH thermal sur le prototype ? **R:** Mesurer sous charge d'E/S.	**Q:** How would you validate PCH thermal on the prototype? **A:** Measure under I/O load.
2585	**Q:** Scénario Senior : le système présente une panne liée à PCH thermal. Quelle est votre méthode RCA ? **R:** Ignorer le PCH peut causer du throttling.	**Q:** Senior scenario: the system has a failure related to PCH thermal. What is your RCA method? **A:** Ignoring the PCH may cause throttling.
2586	**Q:** Qu'est-ce que « thermal throttling » et où intervient-il dans une carte MPU/CPU ? **R:** Le throttling thermique réduit les performances pour éviter la surchauffe.	**Q:** What is thermal throttling, and where does it fit in an MPU/CPU board? **A:** Thermal throttling lowers performance to avoid overheating.
2587	**Q:** Quels paramètres faut-il vérifier pour thermal throttling pendant la conception ? **R:** Vérifier seuils et politique.	**Q:** What parameters should be checked for thermal throttling during design? **A:** Check the thresholds and policy.
2588	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour thermal throttling ? **R:** Comparer le point de throttle à Tj max.	**Q:** What engineering calculation or budget should you know for thermal throttling? **A:** Compare the throttle point with Tj max.
2589	**Q:** Comment valider thermal throttling sur le prototype ? **R:** Journaliser température et fréquence.	**Q:** How would you validate thermal throttling on the prototype? **A:** Log temperature and frequency.
2590	**Q:** Scénario Senior : le système présente une panne liée à thermal throttling. Quelle est votre méthode RCA ? **R:** Un throttling précoce révèle un mauvais refroidissement.	**Q:** Senior scenario: the system has a failure related to thermal throttling. What is your RCA method? **A:** Early throttling shows poor cooling.
2591	**Q:** Qu'est-ce que « thermal soak test » et où intervient-il dans une carte MPU/CPU ? **R:** Un test de saturation thermique fait tourner le système jusqu'à stabilisation des températures.	**Q:** What is thermal soak test, and where does it fit in an MPU/CPU board? **A:** A thermal soak test runs the system until temperatures stabilize.
2592	**Q:** Quels paramètres faut-il vérifier pour thermal soak test pendant la conception ? **R:** Vérifier l'état stable.	**Q:** What parameters should be checked for thermal soak test during design? **A:** Check for steady state.
2593	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour thermal soak test ? **R:** Saturer pendant plusieurs constantes de temps thermiques.	**Q:** What engineering calculation or budget should you know for thermal soak test? **A:** Soak for several thermal time constants.
2594	**Q:** Comment valider thermal soak test sur le prototype ? **R:** Journaliser les températures.	**Q:** How would you validate thermal soak test on the prototype? **A:** Log temperatures.
2595	**Q:** Scénario Senior : le système présente une panne liée à thermal soak test. Quelle est votre méthode RCA ? **R:** Des tests courts manquent le vrai régime stable.	**Q:** Senior scenario: the system has a failure related to thermal soak test. What is your RCA method? **A:** Short tests miss the real steady state.
2596	**Q:** Qu'est-ce que « thermal RCA » et où intervient-il dans une carte MPU/CPU ? **R:** La RCA thermique suit le chemin de chaleur de la puce à l'ambiante.	**Q:** What is thermal RCA, and where does it fit in an MPU/CPU board? **A:** Thermal RCA traces the heat path from die to ambient.
2597	**Q:** Quels paramètres faut-il vérifier pour thermal RCA pendant la conception ? **R:** Vérifier TIM, fixation et flux d'air.	**Q:** What parameters should be checked for thermal RCA during design? **A:** Check TIM, mounting and airflow.
2598	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour thermal RCA ? **R:** Trouver quel θ est trop élevé.	**Q:** What engineering calculation or budget should you know for thermal RCA? **A:** Find which θ is too high.
2599	**Q:** Comment valider thermal RCA sur le prototype ? **R:** Comparer avec le modèle.	**Q:** How would you validate thermal RCA on the prototype? **A:** Compare with the model.
2600	**Q:** Scénario Senior : le système présente une panne liée à thermal RCA. Quelle est votre méthode RCA ? **R:** Corriger d'abord la plus grande résistance.	**Q:** Senior scenario: the system has a failure related to thermal RCA. What is your RCA method? **A:** Fix the largest resistance first.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

Email: ahds@engineer.com

27. BIOS, UEFI, Firmware & Platform Security / Firmware plateforme

#	FRANÇAIS — Question / Réponse	ENGLISH — Question / Answer
2601	**Q:** Qu'est-ce que « BIOS concept » et où intervient-il dans une carte MPU/CPU ? **R:** Le BIOS est le firmware qui initialise le matériel et démarre l'OS.	**Q:** What is BIOS concept, and where does it fit in an MPU/CPU board? **A:** BIOS is the firmware that initializes hardware and starts the OS.
2602	**Q:** Quels paramètres faut-il vérifier pour BIOS concept pendant la conception ? **R:** Vérifier la taille de flash et l'interface.	**Q:** What parameters should be checked for BIOS concept during design? **A:** Check the flash size and the interface.
2603	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour BIOS concept ? **R:** La taille de l'image doit tenir dans la flash.	**Q:** What engineering calculation or budget should you know for BIOS concept? **A:** Image size must fit the flash.
2604	**Q:** Comment valider BIOS concept sur le prototype ? **R:** Vérifier le POST.	**Q:** How would you validate BIOS concept on the prototype? **A:** Check the POST.
2605	**Q:** Scénario Senior : le système présente une panne liée à BIOS concept. Quelle est votre méthode RCA ? **R:** Un BIOS corrompu ne donne pas d'affichage.	**Q:** Senior scenario: the system has a failure related to BIOS concept. What is your RCA method? **A:** Corrupt BIOS gives no display.
2606	**Q:** Qu'est-ce que « UEFI » et où intervient-il dans une carte MPU/CPU ? **R:** L'UEFI est une interface firmware moderne avec des services de boot modulaires.	**Q:** What is UEFI, and where does it fit in an MPU/CPU board? **A:** UEFI is a modern firmware interface with modular boot services.
2607	**Q:** Quels paramètres faut-il vérifier pour UEFI pendant la conception ? **R:** Vérifier mode de boot et pilotes.	**Q:** What parameters should be checked for UEFI during design? **A:** Check the boot mode and the drivers.
2608	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour UEFI ? **R:** Pas de calcul.	**Q:** What engineering calculation or budget should you know for UEFI? **A:** No calculation.
2609	**Q:** Comment valider UEFI sur le prototype ? **R:** Test de boot.	**Q:** How would you validate UEFI on the prototype? **A:** Boot test.
2610	**Q:** Scénario Senior : le système présente une panne liée à UEFI. Quelle est votre méthode RCA ? **R:** Un mauvais mode empêche le boot de l'OS.	**Q:** Senior scenario: the system has a failure related to UEFI. What is your RCA method? **A:** Wrong mode prevents the OS from booting.
2611	**Q:** Qu'est-ce que « SPI firmware flash » et où intervient-il dans une carte MPU/CPU ? **R:** La flash SPI firmware stocke l'image BIOS.	**Q:** What is SPI firmware flash, and where does it fit in an MPU/CPU board? **A:** SPI firmware flash stores the BIOS image.
2612	**Q:** Quels paramètres faut-il vérifier pour SPI firmware flash pendant la conception ? **R:** Vérifier tension, taille et protection en écriture.	**Q:** What parameters should be checked for SPI firmware flash during design? **A:** Check the voltage, size and write protection.
2613	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour SPI firmware flash ? **R:** La taille en Mo doit couvrir toutes les régions.	**Q:** What engineering calculation or budget should you know for SPI firmware flash? **A:** Size in MB must cover all regions.
2614	**Q:** Comment valider SPI firmware flash sur le prototype ? **R:** Lire l'ID et capturer le SPI.	**Q:** How would you validate SPI firmware flash on the prototype? **A:** Read the ID and capture SPI.
2615	**Q:** Scénario Senior : le système présente une panne liée à SPI firmware flash. Quelle est votre méthode RCA ? **R:** Une mauvaise tension empêche la lecture.	**Q:** Senior scenario: the system has a failure related to SPI firmware flash. What is your RCA method? **A:** Wrong voltage prevents reading.
2616	**Q:** Qu'est-ce que « firmware descriptor concept » et où intervient-il dans une carte MPU/CPU ? **R:** Le descripteur firmware définit les régions de flash et les réglages.	**Q:** What is firmware descriptor concept, and where does it fit in an MPU/CPU board? **A:** The firmware descriptor defines flash regions and settings.
2617	**Q:** Quels paramètres faut-il vérifier pour firmware descriptor concept pendant la conception ? **R:** Vérifier la disposition des régions.	**Q:** What parameters should be checked for firmware descriptor concept during design? **A:** Check the region layout.
2618	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour firmware descriptor concept ? **R:** Les tailles de régions somment la taille de la flash.	**Q:** What engineering calculation or budget should you know for firmware descriptor concept? **A:** Region sizes sum to the flash size.
2619	**Q:** Comment valider firmware descriptor concept sur le prototype ? **R:** Relire et comparer.	**Q:** How would you validate firmware descriptor concept on the prototype? **A:** Read back and compare.
2620	**Q:** Scénario Senior : le système présente une panne liée à firmware descriptor concept. Quelle est votre méthode RCA ? **R:** Un mauvais descripteur bloque le boot.	**Q:** Senior scenario: the system has a failure related to firmware descriptor concept. What is your RCA method? **A:** A bad descriptor blocks boot.
2621	**Q:** Qu'est-ce que « boot block » et où intervient-il dans une carte MPU/CPU ? **R:** Le boot block est le premier code protégé exécuté.	**Q:** What is boot block, and where does it fit in an MPU/CPU board? **A:** The boot block is the first protected code that runs.
2622	**Q:** Quels paramètres faut-il vérifier pour boot block pendant la conception ? **R:** Vérifier la protection en écriture.	**Q:** What parameters should be checked for boot block during design? **A:** Check write protection.
2623	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour boot block ? **R:** Pas de calcul.	**Q:** What engineering calculation or budget should you know for boot block? **A:** No calculation.
2624	**Q:** Comment valider boot block sur le prototype ? **R:** Tester la récupération.	**Q:** How would you validate boot block on the prototype? **A:** Test recovery.
2625	**Q:** Scénario Senior : le système présente une panne liée à boot block. Quelle est votre méthode RCA ? **R:** Un boot block endommagé nécessite une reprogrammation externe.	**Q:** Senior scenario: the system has a failure related to boot block. What is your RCA method? **A:** A damaged boot block needs external reprogramming.
2626	**Q:** Qu'est-ce que « NVRAM settings » et où intervient-il dans une carte MPU/CPU ? **R:** La NVRAM stocke les réglages du firmware.	**Q:** What is NVRAM settings, and where does it fit in an MPU/CPU board? **A:** NVRAM stores firmware settings.
2627	**Q:** Quels paramètres faut-il vérifier pour NVRAM settings pendant la conception ? **R:** Vérifier usure et sauvegarde.	**Q:** What parameters should be checked for NVRAM settings during design? **A:** Check wear and backup.
2628	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour NVRAM settings ? **R:** Les cycles d'écriture sont limités.	**Q:** What engineering calculation or budget should you know for NVRAM settings? **A:** Write cycles are limited.
2629	**Q:** Comment valider NVRAM settings sur le prototype ? **R:** Réinitialiser par défaut.	**Q:** How would you validate NVRAM settings on the prototype? **A:** Reset to default.
2630	**Q:** Scénario Senior : le système présente une panne liée à NVRAM settings. Quelle est votre méthode RCA ? **R:** Des réglages corrompus causent un comportement étrange.	**Q:** Senior scenario: the system has a failure related to NVRAM settings. What is your RCA method? **A:** Corrupt settings cause strange behavior.
2631	**Q:** Qu'est-ce que « ACPI concept » et où intervient-il dans une carte MPU/CPU ? **R:** L'ACPI décrit la gestion d'énergie et les périphériques à l'OS.	**Q:** What is ACPI concept, and where does it fit in an MPU/CPU board? **A:** ACPI describes power management and devices to the OS.
2632	**Q:** Quels paramètres faut-il vérifier pour ACPI concept pendant la conception ? **R:** Vérifier les tables pour la carte.	**Q:** What parameters should be checked for ACPI concept during design? **A:** Check the tables for the board.
2633	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour ACPI concept ? **R:** Pas de calcul.	**Q:** What engineering calculation or budget should you know for ACPI concept? **A:** No calculation.
2634	**Q:** Comment valider ACPI concept sur le prototype ? **R:** Tester les états de veille.	**Q:** How would you validate ACPI concept on the prototype? **A:** Test sleep states.
2635	**Q:** Scénario Senior : le système présente une panne liée à ACPI concept. Quelle est votre méthode RCA ? **R:** De mauvaises tables cassent les états d'énergie.	**Q:** Senior scenario: the system has a failure related to ACPI concept. What is your RCA method? **A:** Wrong tables break power states.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

Email: ahds@engineer.com

#	FRANÇAIS — Question / Réponse	ENGLISH — Question / Answer
2636	**Q:** Qu'est-ce que « SMBIOS concept » et où intervient-il dans une carte MPU/CPU ? **R:** Le SMBIOS fournit des données d'identification matérielle au logiciel.	**Q:** What is SMBIOS concept, and where does it fit in an MPU/CPU board? **A:** SMBIOS provides hardware identification data to software.
2637	**Q:** Quels paramètres faut-il vérifier pour SMBIOS concept pendant la conception ? **R:** Vérifier les champs carte et série.	**Q:** What parameters should be checked for SMBIOS concept during design? **A:** Check board and serial fields.
2638	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour SMBIOS concept ? **R:** Pas de calcul.	**Q:** What engineering calculation or budget should you know for SMBIOS concept? **A:** No calculation.
2639	**Q:** Comment valider SMBIOS concept sur le prototype ? **R:** Lire via un outil.	**Q:** How would you validate SMBIOS concept on the prototype? **A:** Read via a tool.
2640	**Q:** Scénario Senior : le système présente une panne liée à SMBIOS concept. Quelle est votre méthode RCA ? **R:** De mauvaises données perturbent l'inventaire.	**Q:** Senior scenario: the system has a failure related to SMBIOS concept. What is your RCA method? **A:** Wrong data confuses inventory.
2641	**Q:** Qu'est-ce que « secure boot » et où intervient-il dans une carte MPU/CPU ? **R:** Le secure boot vérifie la signature de chaque étape de boot.	**Q:** What is secure boot, and where does it fit in an MPU/CPU board? **A:** Secure boot checks the signature of each boot stage.
2642	**Q:** Quels paramètres faut-il vérifier pour secure boot pendant la conception ? **R:** Vérifier la gestion des clés.	**Q:** What parameters should be checked for secure boot during design? **A:** Check key management.
2643	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour secure boot ? **R:** Pas de calcul.	**Q:** What engineering calculation or budget should you know for secure boot? **A:** No calculation.
2644	**Q:** Comment valider secure boot sur le prototype ? **R:** Tester avec une image signée et non signée.	**Q:** How would you validate secure boot on the prototype? **A:** Test with a signed and an unsigned image.
2645	**Q:** Scénario Senior : le système présente une panne liée à secure boot. Quelle est votre méthode RCA ? **R:** De mauvaises clés bloquent le boot.	**Q:** Senior scenario: the system has a failure related to secure boot. What is your RCA method? **A:** Wrong keys block the boot.
2646	**Q:** Qu'est-ce que « TPM » et où intervient-il dans une carte MPU/CPU ? **R:** Un TPM stocke clés et mesures de façon sécurisée.	**Q:** What is TPM, and where does it fit in an MPU/CPU board? **A:** A TPM stores keys and measurements securely.
2647	**Q:** Quels paramètres faut-il vérifier pour TPM pendant la conception ? **R:** Vérifier l'interface et son reset.	**Q:** What parameters should be checked for TPM during design? **A:** Check the interface and its reset.
2648	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour TPM ? **R:** Pas de calcul.	**Q:** What engineering calculation or budget should you know for TPM? **A:** No calculation.
2649	**Q:** Comment valider TPM sur le prototype ? **R:** Détecter depuis l'OS.	**Q:** How would you validate TPM on the prototype? **A:** Detect from the OS.
2650	**Q:** Scénario Senior : le système présente une panne liée à TPM. Quelle est votre méthode RCA ? **R:** Un TPM absent casse l'attestation.	**Q:** Senior scenario: the system has a failure related to TPM. What is your RCA method? **A:** A missing TPM breaks attestation.
2651	**Q:** Qu'est-ce que « measured boot » et où intervient-il dans une carte MPU/CPU ? **R:** Le boot mesuré enregistre le hash de chaque étape dans le TPM.	**Q:** What is measured boot, and where does it fit in an MPU/CPU board? **A:** Measured boot records the hash of each stage in the TPM.
2652	**Q:** Quels paramètres faut-il vérifier pour measured boot pendant la conception ? **R:** Vérifier l'usage des PCR.	**Q:** What parameters should be checked for measured boot during design? **A:** Check the PCR use.
2653	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour measured boot ? **R:** Pas de calcul.	**Q:** What engineering calculation or budget should you know for measured boot? **A:** No calculation.
2654	**Q:** Comment valider measured boot sur le prototype ? **R:** Comparer les journaux.	**Q:** How would you validate measured boot on the prototype? **A:** Compare the logs.
2655	**Q:** Scénario Senior : le système présente une panne liée à measured boot. Quelle est votre méthode RCA ? **R:** Des mesures modifiées montrent une altération.	**Q:** Senior scenario: the system has a failure related to measured boot. What is your RCA method? **A:** Changed measurements show modification.
2656	**Q:** Qu'est-ce que « firmware update » et où intervient-il dans une carte MPU/CPU ? **R:** Une mise à jour firmware remplace l'image en sécurité.	**Q:** What is firmware update, and where does it fit in an MPU/CPU board? **A:** A firmware update replaces the image safely.
2657	**Q:** Quels paramètres faut-il vérifier pour firmware update pendant la conception ? **R:** Vérifier la sûreté en cas de coupure.	**Q:** What parameters should be checked for firmware update during design? **A:** Check power-loss safety.
2658	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour firmware update ? **R:** Le temps de mise à jour croît avec la taille.	**Q:** What engineering calculation or budget should you know for firmware update? **A:** Update time grows with image size.
2659	**Q:** Comment valider firmware update sur le prototype ? **R:** Tester une mise à jour interrompue.	**Q:** How would you validate firmware update on the prototype? **A:** Test an interrupted update.
2660	**Q:** Scénario Senior : le système présente une panne liée à firmware update. Quelle est votre méthode RCA ? **R:** Une mise à jour risquée rend la carte inutilisable.	**Q:** Senior scenario: the system has a failure related to firmware update. What is your RCA method? **A:** An unsafe update bricks the board.
2661	**Q:** Qu'est-ce que « recovery image » et où intervient-il dans une carte MPU/CPU ? **R:** Une image de récupération restaure un firmware défaillant.	**Q:** What is recovery image, and where does it fit in an MPU/CPU board? **A:** A recovery image restores a failed firmware.
2662	**Q:** Quels paramètres faut-il vérifier pour recovery image pendant la conception ? **R:** Vérifier comment la récupération est déclenchée.	**Q:** What parameters should be checked for recovery image during design? **A:** Check how recovery is triggered.
2663	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour recovery image ? **R:** Pas de calcul.	**Q:** What engineering calculation or budget should you know for recovery image? **A:** No calculation.
2664	**Q:** Comment valider recovery image sur le prototype ? **R:** Tester avec une image corrompue.	**Q:** How would you validate recovery image on the prototype? **A:** Test with a corrupted image.
2665	**Q:** Scénario Senior : le système présente une panne liée à recovery image. Quelle est votre méthode RCA ? **R:** Sans chemin de récupération, c'est un retour client.	**Q:** Senior scenario: the system has a failure related to recovery image. What is your RCA method? **A:** No recovery path means a field return.
2666	**Q:** Qu'est-ce que « dual-bank firmware concept » et où intervient-il dans une carte MPU/CPU ? **R:** Un firmware double banque garde deux images pour des mises à jour sûres.	**Q:** What is dual-bank firmware concept, and where does it fit in an MPU/CPU board? **A:** A dual-bank firmware keeps two images for safe updates.
2667	**Q:** Quels paramètres faut-il vérifier pour dual-bank firmware concept pendant la conception ? **R:** Vérifier la logique de bascule.	**Q:** What parameters should be checked for dual-bank firmware concept during design? **A:** Check the switch logic.
2668	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour dual-bank firmware concept ? **R:** Exige le double d'espace flash.	**Q:** What engineering calculation or budget should you know for dual-bank firmware concept? **A:** Needs twice the flash space.
2669	**Q:** Comment valider dual-bank firmware concept sur le prototype ? **R:** Interrompre la mise à jour.	**Q:** How would you validate dual-bank firmware concept on the prototype? **A:** Interrupt the update.
2670	**Q:** Scénario Senior : le système présente une panne liée à dual-bank firmware concept. Quelle est votre méthode RCA ? **R:** Une mauvaise bascule cause une boucle de boot.	**Q:** Senior scenario: the system has a failure related to dual-bank firmware concept. What is your RCA method? **A:** Wrong switching causes a boot loop.
2671	**Q:** Qu'est-ce que « board ID » et où intervient-il dans une carte MPU/CPU ? **R:** L'ID de carte indique au firmware sur quelle variante matérielle il tourne.	**Q:** What is board ID, and where does it fit in an MPU/CPU board? **A:** The board ID tells firmware which hardware variant it runs on.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

#	FRANÇAIS — Question / Réponse	ENGLISH — Question / Answer
2672	**Q:** Quels paramètres faut-il vérifier pour board ID pendant la conception ? **R:** Vérifier straps ou résistances.	**Q:** What parameters should be checked for board ID during design? **A:** Check the straps or resistors.
2673	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour board ID ? **R:** Coder des bits avec des résistances de rappel.	**Q:** What engineering calculation or budget should you know for board ID? **A:** Encode bits with pull resistors.
2674	**Q:** Comment valider board ID sur le prototype ? **R:** Lire depuis le firmware.	**Q:** How would you validate board ID on the prototype? **A:** Read from firmware.
2675	**Q:** Scénario Senior : le système présente une panne liée à board ID. Quelle est votre méthode RCA ? **R:** Un mauvais ID charge une mauvaise configuration.	**Q:** Senior scenario: the system has a failure related to board ID. What is your RCA method? **A:** A wrong ID loads a wrong configuration.
2676	**Q:** Qu'est-ce que « SPD reading » et où intervient-il dans une carte MPU/CPU ? **R:** La lecture SPD donne les paramètres du module mémoire via I2C.	**Q:** What is SPD reading, and where does it fit in an MPU/CPU board? **A:** SPD reading gives memory module parameters over I2C.
2677	**Q:** Quels paramètres faut-il vérifier pour SPD reading pendant la conception ? **R:** Vérifier adresse et bus.	**Q:** What parameters should be checked for SPD reading during design? **A:** Check the address and bus.
2678	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour SPD reading ? **R:** Timings décodés à partir des octets.	**Q:** What engineering calculation or budget should you know for SPD reading? **A:** Timings decoded from bytes.
2679	**Q:** Comment valider SPD reading sur le prototype ? **R:** Lire le SPD avec un outil.	**Q:** How would you validate SPD reading on the prototype? **A:** Read SPD with a tool.
2680	**Q:** Scénario Senior : le système présente une panne liée à SPD reading. Quelle est votre méthode RCA ? **R:** Une lecture échouée signifie défaut d'entraînement ou échec.	**Q:** Senior scenario: the system has a failure related to SPD reading. What is your RCA method? **A:** A failed read means a training default or failure.
2681	**Q:** Qu'est-ce que « hardware straps » et où intervient-il dans une carte MPU/CPU ? **R:** Les straps matériels fixent des options de boot au reset.	**Q:** What is hardware straps, and where does it fit in an MPU/CPU board? **A:** Hardware straps set boot options at reset.
2682	**Q:** Quels paramètres faut-il vérifier pour hardware straps pendant la conception ? **R:** Vérifier niveaux à l'instant d'échantillonnage.	**Q:** What parameters should be checked for hardware straps during design? **A:** Check levels at the sample time.
2683	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour hardware straps ? **R:** Les valeurs de rappel fixent un défaut sûr.	**Q:** What engineering calculation or budget should you know for hardware straps? **A:** Pull values set a safe default.
2684	**Q:** Comment valider hardware straps sur le prototype ? **R:** Mesurer au reset.	**Q:** How would you validate hardware straps on the prototype? **A:** Measure at reset.
2685	**Q:** Scénario Senior : le système présente une panne liée à hardware straps. Quelle est votre méthode RCA ? **R:** Des straps chargés donnent un mauvais mode.	**Q:** Senior scenario: the system has a failure related to hardware straps. What is your RCA method? **A:** Loaded straps give a wrong mode.
2686	**Q:** Qu'est-ce que « firmware-hardware contract » et où intervient-il dans une carte MPU/CPU ? **R:** Le contrat firmware-matériel documente ce que le firmware attend du matériel.	**Q:** What is firmware-hardware contract, and where does it fit in an MPU/CPU board? **A:** The firmware-hardware contract documents what firmware expects from hardware.
2687	**Q:** Quels paramètres faut-il vérifier pour firmware-hardware contract pendant la conception ? **R:** Vérifier GPIO, straps et composants.	**Q:** What parameters should be checked for firmware-hardware contract during design? **A:** Check GPIO, straps and devices.
2688	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour firmware-hardware contract ? **R:** Pas de calcul.	**Q:** What engineering calculation or budget should you know for firmware-hardware contract? **A:** No calculation.
2689	**Q:** Comment valider firmware-hardware contract sur le prototype ? **R:** Le relire conjointement.	**Q:** How would you validate firmware-hardware contract on the prototype? **A:** Review it jointly.
2690	**Q:** Scénario Senior : le système présente une panne liée à firmware-hardware contract. Quelle est votre méthode RCA ? **R:** Les écarts causent des bugs tardifs.	**Q:** Senior scenario: the system has a failure related to firmware-hardware contract. What is your RCA method? **A:** Mismatches cause late bugs.
2691	**Q:** Qu'est-ce que « POST » et où intervient-il dans une carte MPU/CPU ? **R:** Le POST est l'auto-test à la mise sous tension.	**Q:** What is POST, and where does it fit in an MPU/CPU board? **A:** POST is the power-on self-test.
2692	**Q:** Quels paramètres faut-il vérifier pour POST pendant la conception ? **R:** Vérifier codes et affichage.	**Q:** What parameters should be checked for POST during design? **A:** Check the codes and the display.
2693	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour POST ? **R:** Pas de calcul.	**Q:** What engineering calculation or budget should you know for POST? **A:** No calculation.
2694	**Q:** Comment valider POST sur le prototype ? **R:** Lire les codes POST.	**Q:** How would you validate POST on the prototype? **A:** Read the POST codes.
2695	**Q:** Scénario Senior : le système présente une panne liée à POST. Quelle est votre méthode RCA ? **R:** Le dernier code montre où le boot s'arrête.	**Q:** Senior scenario: the system has a failure related to POST. What is your RCA method? **A:** The last code shows where it stopped.
2696	**Q:** Qu'est-ce que « firmware debug » et où intervient-il dans une carte MPU/CPU ? **R:** Le débogage firmware utilise journaux, console et débogueur.	**Q:** What is firmware debug, and where does it fit in an MPU/CPU board? **A:** Firmware debug uses logs, a console and a debugger.
2697	**Q:** Quels paramètres faut-il vérifier pour firmware debug pendant la conception ? **R:** Vérifier les ports d'accès.	**Q:** What parameters should be checked for firmware debug during design? **A:** Check the access ports.
2698	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour firmware debug ? **R:** Pas de calcul.	**Q:** What engineering calculation or budget should you know for firmware debug? **A:** No calculation.
2699	**Q:** Comment valider firmware debug sur le prototype ? **R:** Activer les journaux.	**Q:** How would you validate firmware debug on the prototype? **A:** Enable logs.
2700	**Q:** Scénario Senior : le système présente une panne liée à firmware debug. Quelle est votre méthode RCA ? **R:** Sans accès, le débogage est aveugle.	**Q:** Senior scenario: the system has a failure related to firmware debug. What is your RCA method? **A:** Without access, debugging is blind.

28. Board Bring-Up & Validation / Bring-up et validation

#	FRANÇAIS — Question / Réponse	ENGLISH — Question / Answer
2701	**Q:** Qu'est-ce que « pre-power inspection » et où intervient-il dans une carte MPU/CPU ? **R:** L'inspection avant mise sous tension vérifie l'assemblage avant d'alimenter.	**Q:** What is pre-power inspection, and where does it fit in an MPU/CPU board? **A:** Pre-power inspection checks assembly before applying power.
2702	**Q:** Quels paramètres faut-il vérifier pour pre-power inspection pendant la conception ? **R:** Vérifier polarité, orientation et défauts de soudure.	**Q:** What parameters should be checked for pre-power inspection during design? **A:** Check polarity, orientation and solder defects.
2703	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour pre-power inspection ? **R:** Pas de calcul.	**Q:** What engineering calculation or budget should you know for pre-power inspection? **A:** No calculation.
2704	**Q:** Comment valider pre-power inspection sur le prototype ? **R:** Contrôle visuel et radiographique.	**Q:** How would you validate pre-power inspection on the prototype? **A:** Visual and X-ray check.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

Email: ahds@engineer.com

#	FRANÇAIS — Question / Réponse	ENGLISH — Question / Answer
2705	**Q:** Scénario Senior : le système présente une panne liée à pre-power inspection. Quelle est votre méthode RCA ? **R:** L'omettre risque des dommages.	**Q:** Senior scenario: the system has a failure related to pre-power inspection. What is your RCA method? **A:** Skipping it risks damage.
2706	**Q:** Qu'est-ce que « resistance-to-ground check » et où intervient-il dans une carte MPU/CPU ? **R:** Un contrôle de résistance à la masse trouve des courts-circuits sur les rails avant mise sous tension.	**Q:** What is resistance-to-ground check, and where does it fit in an MPU/CPU board? **A:** A resistance-to-ground check finds shorts on rails before power-up.
2707	**Q:** Quels paramètres faut-il vérifier pour resistance-to-ground check pendant la conception ? **R:** Vérifier chaque rail.	**Q:** What parameters should be checked for resistance-to-ground check during design? **A:** Check each rail.
2708	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour resistance-to-ground check ? **R:** Comparer aux valeurs attendues.	**Q:** What engineering calculation or budget should you know for resistance-to-ground check? **A:** Compare with expected values.
2709	**Q:** Comment valider resistance-to-ground check sur le prototype ? **R:** Mesurer au multimètre.	**Q:** How would you validate resistance-to-ground check on the prototype? **A:** Measure with a DMM.
2710	**Q:** Scénario Senior : le système présente une panne liée à resistance-to-ground check. Quelle est votre méthode RCA ? **R:** Une valeur très basse signifie un court-circuit.	**Q:** Senior scenario: the system has a failure related to resistance-to-ground check. What is your RCA method? **A:** A very low value means a short.
2711	**Q:** Qu'est-ce que « current-limited power-up » et où intervient-il dans une carte MPU/CPU ? **R:** La mise sous tension à courant limité protège la carte des défauts.	**Q:** What is current-limited power-up, and where does it fit in an MPU/CPU board? **A:** Current-limited power-up protects the board from faults.
2712	**Q:** Quels paramètres faut-il vérifier pour current-limited power-up pendant la conception ? **R:** Régler la limite juste au-dessus du courant attendu.	**Q:** What parameters should be checked for current-limited power-up during design? **A:** Set the limit just above the expected current.
2713	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour current-limited power-up ? **R:** Limite = attendu fois marge.	**Q:** What engineering calculation or budget should you know for current-limited power-up? **A:** Limit equals expected times margin.
2714	**Q:** Comment valider current-limited power-up sur le prototype ? **R:** Augmenter progressivement.	**Q:** How would you validate current-limited power-up on the prototype? **A:** Increase gradually.
2715	**Q:** Scénario Senior : le système présente une panne liée à current-limited power-up. Quelle est votre méthode RCA ? **R:** Un fort courant initial signale un défaut.	**Q:** Senior scenario: the system has a failure related to current-limited power-up. What is your RCA method? **A:** High initial current signals a fault.
2716	**Q:** Qu'est-ce que « rail sequence capture » et où intervient-il dans une carte MPU/CPU ? **R:** La capture de séquence enregistre rails, enables et resets ensemble.	**Q:** What is rail sequence capture, and where does it fit in an MPU/CPU board? **A:** Rail sequence capture records rails, enables and resets together.
2717	**Q:** Quels paramètres faut-il vérifier pour rail sequence capture pendant la conception ? **R:** Vérifier ordre et délais.	**Q:** What parameters should be checked for rail sequence capture during design? **A:** Check order and delays.
2718	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour rail sequence capture ? **R:** Comparer à la spécification.	**Q:** What engineering calculation or budget should you know for rail sequence capture? **A:** Compare with the specification.
2719	**Q:** Comment valider rail sequence capture sur le prototype ? **R:** Utiliser un oscilloscope multivoie.	**Q:** How would you validate rail sequence capture on the prototype? **A:** Use a multi-channel scope.
2720	**Q:** Scénario Senior : le système présente une panne liée à rail sequence capture. Quelle est votre méthode RCA ? **R:** La première déviation est la piste.	**Q:** Senior scenario: the system has a failure related to rail sequence capture. What is your RCA method? **A:** The first deviation is the lead.
2721	**Q:** Qu'est-ce que « clock validation » et où intervient-il dans une carte MPU/CPU ? **R:** La validation d'horloge vérifie fréquence, niveau et stabilité.	**Q:** What is clock validation, and where does it fit in an MPU/CPU board? **A:** Clock validation checks frequency, level and stability.
2722	**Q:** Quels paramètres faut-il vérifier pour clock validation pendant la conception ? **R:** Vérifier toutes les horloges de l'arbre.	**Q:** What parameters should be checked for clock validation during design? **A:** Check all clocks in the tree.
2723	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour clock validation ? **R:** Erreur en ppm = écart sur fréquence.	**Q:** What engineering calculation or budget should you know for clock validation? **A:** Error in ppm equals deviation over frequency.
2724	**Q:** Comment valider clock validation sur le prototype ? **R:** Mesurer avec oscilloscope ou fréquencemètre.	**Q:** How would you validate clock validation on the prototype? **A:** Measure with a scope or counter.
2725	**Q:** Scénario Senior : le système présente une panne liée à clock validation. Quelle est votre méthode RCA ? **R:** Une mauvaise fréquence casse les interfaces.	**Q:** Senior scenario: the system has a failure related to clock validation. What is your RCA method? **A:** Wrong frequency breaks interfaces.
2726	**Q:** Qu'est-ce que « reset validation » et où intervient-il dans une carte MPU/CPU ? **R:** La validation de reset contrôle timing et niveaux des signaux de reset.	**Q:** What is reset validation, and where does it fit in an MPU/CPU board? **A:** Reset validation checks timing and levels of reset signals.
2727	**Q:** Quels paramètres faut-il vérifier pour reset validation pendant la conception ? **R:** Vérifier l'ordre de relâchement.	**Q:** What parameters should be checked for reset validation during design? **A:** Check the release order.
2728	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour reset validation ? **R:** Comparer aux délais requis.	**Q:** What engineering calculation or budget should you know for reset validation? **A:** Compare with required delays.
2729	**Q:** Comment valider reset validation sur le prototype ? **R:** Capturer reset et rails.	**Q:** How would you validate reset validation on the prototype? **A:** Capture reset and rails.
2730	**Q:** Scénario Senior : le système présente une panne liée à reset validation. Quelle est votre méthode RCA ? **R:** Un relâchement précoce cause des échecs.	**Q:** Senior scenario: the system has a failure related to reset validation. What is your RCA method? **A:** Early release causes failures.
2731	**Q:** Qu'est-ce que « JTAG/SWD concept » et où intervient-il dans une carte MPU/CPU ? **R:** JTAG/SWD donne un accès de débogage au processeur.	**Q:** What is JTAG/SWD concept, and where does it fit in an MPU/CPU board? **A:** JTAG/SWD gives debug access to the processor.
2732	**Q:** Quels paramètres faut-il vérifier pour JTAG/SWD concept pendant la conception ? **R:** Vérifier niveaux du connecteur et straps.	**Q:** What parameters should be checked for JTAG/SWD concept during design? **A:** Check connector levels and straps.
2733	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour JTAG/SWD concept ? **R:** Pas de calcul.	**Q:** What engineering calculation or budget should you know for JTAG/SWD concept? **A:** No calculation.
2734	**Q:** Comment valider JTAG/SWD concept sur le prototype ? **R:** Connecter une sonde.	**Q:** How would you validate JTAG/SWD concept on the prototype? **A:** Connect a probe.
2735	**Q:** Scénario Senior : le système présente une panne liée à JTAG/SWD concept. Quelle est votre méthode RCA ? **R:** Pas de JTAG peut indiquer un problème d'alimentation ou de reset.	**Q:** Senior scenario: the system has a failure related to JTAG/SWD concept. What is your RCA method? **A:** No JTAG may mean power or reset issues.
2736	**Q:** Qu'est-ce que « serial console » et où intervient-il dans une carte MPU/CPU ? **R:** Une console série montre les messages de boot.	**Q:** What is serial console, and where does it fit in an MPU/CPU board? **A:** A serial console shows boot messages.
2737	**Q:** Quels paramètres faut-il vérifier pour serial console pendant la conception ? **R:** Vérifier niveau et débit.	**Q:** What parameters should be checked for serial console during design? **A:** Check the level and baud rate.
2738	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour serial console ? **R:** L'erreur de débit reste sous environ 3 %.	**Q:** What engineering calculation or budget should you know for serial console? **A:** Baud error stays below about 3 percent.
2739	**Q:** Comment valider serial console sur le prototype ? **R:** Connecter un terminal.	**Q:** How would you validate serial console on the prototype? **A:** Connect a terminal.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

Email: ahds@engineer.com

#	FRANÇAIS — Question / Réponse	ENGLISH — Question / Answer
2740	**Q:** Scénario Senior : le système présente une panne liée à serial console. Quelle est votre méthode RCA ? **R:** Pas de sortie peut signifier mauvaises broches ou horloges.	**Q:** Senior scenario: the system has a failure related to serial console. What is your RCA method? **A:** No output may mean wrong pins or clocks.
2741	**Q:** Qu'est-ce que « SPI activity » et où intervient-il dans une carte MPU/CPU ? **R:** L'activité SPI montre que le CPU lit le firmware.	**Q:** What is SPI activity, and where does it fit in an MPU/CPU board? **A:** SPI activity shows that the CPU fetches firmware.
2742	**Q:** Quels paramètres faut-il vérifier pour SPI activity pendant la conception ? **R:** Vérifier chip select et horloge.	**Q:** What parameters should be checked for SPI activity during design? **A:** Check chip select and clock.
2743	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour SPI activity ? **R:** Pas de calcul.	**Q:** What engineering calculation or budget should you know for SPI activity? **A:** No calculation.
2744	**Q:** Comment valider SPI activity sur le prototype ? **R:** Capturer avec un analyseur logique.	**Q:** How would you validate SPI activity on the prototype? **A:** Capture with a logic analyzer.
2745	**Q:** Scénario Senior : le système présente une panne liée à SPI activity. Quelle est votre méthode RCA ? **R:** Pas d'activité pointe vers alimentation, horloge ou reset.	**Q:** Senior scenario: the system has a failure related to SPI activity. What is your RCA method? **A:** No activity points to power, clock or reset.
2746	**Q:** Qu'est-ce que « DDR initialization » et où intervient-il dans une carte MPU/CPU ? **R:** L'initialisation DDR entraîne l'interface mémoire au démarrage.	**Q:** What is DDR initialization, and where does it fit in an MPU/CPU board? **A:** DDR initialization trains the memory interface at start-up.
2747	**Q:** Quels paramètres faut-il vérifier pour DDR initialization pendant la conception ? **R:** Vérifier le SPD et les paramètres de layout.	**Q:** What parameters should be checked for DDR initialization during design? **A:** Check the SPD and layout parameters.
2748	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour DDR initialization ? **R:** Pas de calcul.	**Q:** What engineering calculation or budget should you know for DDR initialization? **A:** No calculation.
2749	**Q:** Comment valider DDR initialization sur le prototype ? **R:** Lancer des tests mémoire.	**Q:** How would you validate DDR initialization on the prototype? **A:** Run memory tests.
2750	**Q:** Scénario Senior : le système présente une panne liée à DDR initialization. Quelle est votre méthode RCA ? **R:** Des échecs d'entraînement pointent vers SI ou configuration.	**Q:** Senior scenario: the system has a failure related to DDR initialization. What is your RCA method? **A:** Training failures point to SI or configuration.
2751	**Q:** Qu'est-ce que « PCIe enumeration » et où intervient-il dans une carte MPU/CPU ? **R:** L'énumération PCIe trouve les périphériques sur le bus.	**Q:** What is PCIe enumeration, and where does it fit in an MPU/CPU board? **A:** PCIe enumeration finds devices on the bus.
2752	**Q:** Quels paramètres faut-il vérifier pour PCIe enumeration pendant la conception ? **R:** Vérifier horloge, reset et lien.	**Q:** What parameters should be checked for PCIe enumeration during design? **A:** Check the clock, reset and link.
2753	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour PCIe enumeration ? **R:** Pas de calcul.	**Q:** What engineering calculation or budget should you know for PCIe enumeration? **A:** No calculation.
2754	**Q:** Comment valider PCIe enumeration sur le prototype ? **R:** Lancer lspci ou équivalent.	**Q:** How would you validate PCIe enumeration on the prototype? **A:** Run lspci or a similar tool.
2755	**Q:** Scénario Senior : le système présente une panne liée à PCIe enumeration. Quelle est votre méthode RCA ? **R:** Un périphérique absent indique un problème de lien.	**Q:** Senior scenario: the system has a failure related to PCIe enumeration. What is your RCA method? **A:** A missing device indicates a link problem.
2756	**Q:** Qu'est-ce que « USB enumeration » et où intervient-il dans une carte MPU/CPU ? **R:** L'énumération USB identifie le périphérique connecté.	**Q:** What is USB enumeration, and where does it fit in an MPU/CPU board? **A:** USB enumeration identifies the connected device.
2757	**Q:** Quels paramètres faut-il vérifier pour USB enumeration pendant la conception ? **R:** Vérifier VBUS, lignes de données et horloge.	**Q:** What parameters should be checked for USB enumeration during design? **A:** Check VBUS, data lines and clock.
2758	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour USB enumeration ? **R:** Pas de calcul.	**Q:** What engineering calculation or budget should you know for USB enumeration? **A:** No calculation.
2759	**Q:** Comment valider USB enumeration sur le prototype ? **R:** Brancher et vérifier les journaux.	**Q:** How would you validate USB enumeration on the prototype? **A:** Plug and check the logs.
2760	**Q:** Scénario Senior : le système présente une panne liée à USB enumeration. Quelle est votre méthode RCA ? **R:** Des échecs pointent vers signaux ou alimentation.	**Q:** Senior scenario: the system has a failure related to USB enumeration. What is your RCA method? **A:** Failures point to signals or power.
2761	**Q:** Qu'est-ce que « Ethernet link » et où intervient-il dans une carte MPU/CPU ? **R:** Un lien Ethernet s'établit après la négociation du PHY.	**Q:** What is Ethernet link, and where does it fit in an MPU/CPU board? **A:** An Ethernet link comes up after PHY negotiation.
2762	**Q:** Quels paramètres faut-il vérifier pour Ethernet link pendant la conception ? **R:** Vérifier magnétiques, horloge et MDIO.	**Q:** What parameters should be checked for Ethernet link during design? **A:** Check magnetics, clock and the MDIO.
2763	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour Ethernet link ? **R:** Pas de calcul.	**Q:** What engineering calculation or budget should you know for Ethernet link? **A:** No calculation.
2764	**Q:** Comment valider Ethernet link sur le prototype ? **R:** Vérifier LED de lien et état.	**Q:** How would you validate Ethernet link on the prototype? **A:** Check link LEDs and status.
2765	**Q:** Scénario Senior : le système présente une panne liée à Ethernet link. Quelle est votre méthode RCA ? **R:** Pas de lien pointe vers le PHY ou le câble.	**Q:** Senior scenario: the system has a failure related to Ethernet link. What is your RCA method? **A:** No link points to the PHY or cable.
2766	**Q:** Qu'est-ce que « storage detection » et où intervient-il dans une carte MPU/CPU ? **R:** La détection du stockage confirme que le disque ou la carte est visible.	**Q:** What is storage detection, and where does it fit in an MPU/CPU board? **A:** Storage detection confirms that the drive or card is visible.
2767	**Q:** Quels paramètres faut-il vérifier pour storage detection pendant la conception ? **R:** Vérifier alimentation, horloge et signaux.	**Q:** What parameters should be checked for storage detection during design? **A:** Check power, clock and signals.
2768	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour storage detection ? **R:** Pas de calcul.	**Q:** What engineering calculation or budget should you know for storage detection? **A:** No calculation.
2769	**Q:** Comment valider storage detection sur le prototype ? **R:** Lire l'ID.	**Q:** How would you validate storage detection on the prototype? **A:** Read the ID.
2770	**Q:** Scénario Senior : le système présente une panne liée à storage detection. Quelle est votre méthode RCA ? **R:** Non détecté signifie un problème d'interface.	**Q:** Senior scenario: the system has a failure related to storage detection. What is your RCA method? **A:** Not detected means interface issues.
2771	**Q:** Qu'est-ce que « thermal baseline » et où intervient-il dans une carte MPU/CPU ? **R:** Une base thermique mesure les températures au repos et en charge.	**Q:** What is thermal baseline, and where does it fit in an MPU/CPU board? **A:** A thermal baseline measures temperatures at idle and under load.
2772	**Q:** Quels paramètres faut-il vérifier pour thermal baseline pendant la conception ? **R:** Vérifier les points clés.	**Q:** What parameters should be checked for thermal baseline during design? **A:** Check key points.
2773	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour thermal baseline ? **R:** Élévation = T moins ambiante.	**Q:** What engineering calculation or budget should you know for thermal baseline? **A:** Rise equals T minus ambient.
2774	**Q:** Comment valider thermal baseline sur le prototype ? **R:** Journaliser avec les capteurs.	**Q:** How would you validate thermal baseline on the prototype? **A:** Log with sensors.
2775	**Q:** Scénario Senior : le système présente une panne liée à thermal baseline. Quelle est votre méthode RCA ? **R:** C'est la référence pour les tests ultérieurs.	**Q:** Senior scenario: the system has a failure related to thermal baseline. What is your RCA method? **A:** It is the reference for later tests.
2776	**Q:** Qu'est-ce que « power measurement » et où intervient-il dans une carte MPU/CPU ? **R:** La mesure de puissance enregistre courant et puissance sur chaque rail.	**Q:** What is power measurement, and where does it fit in an MPU/CPU board? **A:** Power measurement records current and power on each rail.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

#	FRANÇAIS — Question / Réponse	ENGLISH — Question / Answer
2777	**Q:** Quels paramètres faut-il vérifier pour power measurement pendant la conception ? **R:** Vérifier résistances de mesure et étalonnage.	**Q:** What parameters should be checked for power measurement during design? **A:** Check sense resistors and calibration.
2778	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour power measurement ? **R:** P = V fois I.	**Q:** What engineering calculation or budget should you know for power measurement? **A:** P equals V times I.
2779	**Q:** Comment valider power measurement sur le prototype ? **R:** Comparer au budget.	**Q:** How would you validate power measurement on the prototype? **A:** Compare with the budget.
2780	**Q:** Scénario Senior : le système présente une panne liée à power measurement. Quelle est votre méthode RCA ? **R:** Des valeurs plus élevées révèlent un défaut de conception.	**Q:** Senior scenario: the system has a failure related to power measurement. What is your RCA method? **A:** Higher values show a design issue.
2781	**Q:** Qu'est-ce que « boundary conditions » et où intervient-il dans une carte MPU/CPU ? **R:** Les conditions limites testent la conception aux limites de température, tension et charge.	**Q:** What is boundary conditions, and where does it fit in an MPU/CPU board? **A:** Boundary conditions test the design at limits of temperature, voltage and load.
2782	**Q:** Quels paramètres faut-il vérifier pour boundary conditions pendant la conception ? **R:** Vérifier la liste des coins.	**Q:** What parameters should be checked for boundary conditions during design? **A:** Check the corner list.
2783	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour boundary conditions ? **R:** Combiner les extrêmes.	**Q:** What engineering calculation or budget should you know for boundary conditions? **A:** Combine the extremes.
2784	**Q:** Comment valider boundary conditions sur le prototype ? **R:** Exécuter la matrice.	**Q:** How would you validate boundary conditions on the prototype? **A:** Run the matrix.
2785	**Q:** Scénario Senior : le système présente une panne liée à boundary conditions. Quelle est votre méthode RCA ? **R:** Un test nominal réussi ne suffit pas.	**Q:** Senior scenario: the system has a failure related to boundary conditions. What is your RCA method? **A:** A passing nominal test is not enough.
2786	**Q:** Qu'est-ce que « stress test » et où intervient-il dans une carte MPU/CPU ? **R:** Un test de stress charge CPU, mémoire et E/S ensemble.	**Q:** What is stress test, and where does it fit in an MPU/CPU board? **A:** A stress test loads CPU, memory and I/O together.
2787	**Q:** Quels paramètres faut-il vérifier pour stress test pendant la conception ? **R:** Vérifier durée et surveillance.	**Q:** What parameters should be checked for stress test during design? **A:** Check duration and monitoring.
2788	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour stress test ? **R:** Pas de calcul.	**Q:** What engineering calculation or budget should you know for stress test? **A:** No calculation.
2789	**Q:** Comment valider stress test sur le prototype ? **R:** Exécuter pendant des heures.	**Q:** How would you validate stress test on the prototype? **A:** Run for hours.
2790	**Q:** Scénario Senior : le système présente une panne liée à stress test. Quelle est votre méthode RCA ? **R:** De nombreux bugs n'apparaissent qu'en stress.	**Q:** Senior scenario: the system has a failure related to stress test. What is your RCA method? **A:** Many bugs appear only under stress.
2791	**Q:** Qu'est-ce que « manufacturing test » et où intervient-il dans une carte MPU/CPU ? **R:** Le test de fabrication contrôle chaque unité rapidement en production.	**Q:** What is manufacturing test, and where does it fit in an MPU/CPU board? **A:** Manufacturing test checks each unit quickly in production.
2792	**Q:** Quels paramètres faut-il vérifier pour manufacturing test pendant la conception ? **R:** Vérifier couverture et durée.	**Q:** What parameters should be checked for manufacturing test during design? **A:** Check coverage and time.
2793	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour manufacturing test ? **R:** Temps de test fois volume donne la capacité.	**Q:** What engineering calculation or budget should you know for manufacturing test? **A:** Test time times volume gives capacity.
2794	**Q:** Comment valider manufacturing test sur le prototype ? **R:** Valider sur des unités de référence.	**Q:** How would you validate manufacturing test on the prototype? **A:** Validate on golden units.
2795	**Q:** Scénario Senior : le système présente une panne liée à manufacturing test. Quelle est votre méthode RCA ? **R:** Une couverture faible laisse passer des défauts.	**Q:** Senior scenario: the system has a failure related to manufacturing test. What is your RCA method? **A:** Poor coverage leaks defects.
2796	**Q:** Qu'est-ce que « bring-up checklist » et où intervient-il dans une carte MPU/CPU ? **R:** Une checklist de bring-up ordonne les étapes de l'alimentation au système complet.	**Q:** What is bring-up checklist, and where does it fit in an MPU/CPU board? **A:** A bring-up checklist orders the steps from power to full system.
2797	**Q:** Quels paramètres faut-il vérifier pour bring-up checklist pendant la conception ? **R:** Vérifier les critères de réussite de chaque étape.	**Q:** What parameters should be checked for bring-up checklist during design? **A:** Check each step's pass criteria.
2798	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour bring-up checklist ? **R:** Pas de calcul.	**Q:** What engineering calculation or budget should you know for bring-up checklist? **A:** No calculation.
2799	**Q:** Comment valider bring-up checklist sur le prototype ? **R:** La suivre dans l'ordre.	**Q:** How would you validate bring-up checklist on the prototype? **A:** Follow it in order.
2800	**Q:** Scénario Senior : le système présente une panne liée à bring-up checklist. Quelle est votre méthode RCA ? **R:** Elle rend le débogage reproductible.	**Q:** Senior scenario: the system has a failure related to bring-up checklist. What is your RCA method? **A:** It makes the debugging reproducible.

29. Debugging & Root Cause Analysis / Débogage et RCA

#	FRANÇAIS — Question / Réponse	ENGLISH — Question / Answer
2801	**Q:** Qu'est-ce que « no power » et où intervient-il dans une carte MPU/CPU ? **R:** Pas d'alimentation signifie qu'aucun rail ne monte à la mise sous tension.	**Q:** What is no power, and where does it fit in an MPU/CPU board? **A:** No power means no rail comes up when the board is powered.
2802	**Q:** Quels paramètres faut-il vérifier pour no power pendant la conception ? **R:** Vérifier entrée, fusible et enable.	**Q:** What parameters should be checked for no power during design? **A:** Check the input, fuse and enable.
2803	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour no power ? **R:** Suivre de l'entrée au premier régulateur.	**Q:** What engineering calculation or budget should you know for no power? **A:** Trace from the input to the first regulator.
2804	**Q:** Comment valider no power sur le prototype ? **R:** Mesurer le long de la chaîne.	**Q:** How would you validate no power on the prototype? **A:** Measure along the chain.
2805	**Q:** Scénario Senior : le système présente une panne liée à no power. Quelle est votre méthode RCA ? **R:** La première tension absente localise la panne.	**Q:** Senior scenario: the system has a failure related to no power. What is your RCA method? **A:** The first missing voltage locates the fault.
2806	**Q:** Qu'est-ce que « overcurrent » et où intervient-il dans une carte MPU/CPU ? **R:** Un surcourant signifie que la limite se déclenche ou que la source est surchargée.	**Q:** What is overcurrent, and where does it fit in an MPU/CPU board? **A:** Overcurrent means the current limit trips or the source overloads.
2807	**Q:** Quels paramètres faut-il vérifier pour overcurrent pendant la conception ? **R:** Vérifier courts-circuits et composants erronés.	**Q:** What parameters should be checked for overcurrent during design? **A:** Check shorts and wrong parts.
2808	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour overcurrent ? **R:** Comparer le courant à l'attendu.	**Q:** What engineering calculation or budget should you know for overcurrent? **A:** Compare current with expected.
2809	**Q:** Comment valider overcurrent sur le prototype ? **R:** Utiliser une caméra thermique.	**Q:** How would you validate overcurrent on the prototype? **A:** Use a thermal camera.
2810	**Q:** Scénario Senior : le système présente une panne liée à overcurrent. Quelle est votre méthode RCA ? **R:** Le composant chaud est le coupable probable.	**Q:** Senior scenario: the system has a failure related to overcurrent. What is your RCA method? **A:** The hot part is the likely culprit.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

#	FRANÇAIS — Question / Réponse	ENGLISH — Question / Answer
2811	**Q:** Qu'est-ce que « rail collapse » et où intervient-il dans une carte MPU/CPU ? **R:** L'effondrement d'un rail signifie qu'il monte puis retombe.	**Q:** What is rail collapse, and where does it fit in an MPU/CPU board? **A:** Rail collapse means a rail rises then falls.
2812	**Q:** Quels paramètres faut-il vérifier pour rail collapse pendant la conception ? **R:** Vérifier protections et charges.	**Q:** What parameters should be checked for rail collapse during design? **A:** Check protections and loads.
2813	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour rail collapse ? **R:** Comparer à la limite de courant.	**Q:** What engineering calculation or budget should you know for rail collapse? **A:** Compare with the current limit.
2814	**Q:** Comment valider rail collapse sur le prototype ? **R:** Capturer le rail.	**Q:** How would you validate rail collapse on the prototype? **A:** Capture the rail.
2815	**Q:** Scénario Senior : le système présente une panne liée à rail collapse. Quelle est votre méthode RCA ? **R:** Souvent causé par une surcharge ou un verrou de défaut.	**Q:** Senior scenario: the system has a failure related to rail collapse. What is your RCA method? **A:** Often caused by an overload or a fault latch.
2816	**Q:** Qu'est-ce que « excess ripple » et où intervient-il dans une carte MPU/CPU ? **R:** Une ondulation excessive est une alimentation bruitée au-dessus de la spécification.	**Q:** What is excess ripple, and where does it fit in an MPU/CPU board? **A:** Excess ripple is a noisy supply above specification.
2817	**Q:** Quels paramètres faut-il vérifier pour excess ripple pendant la conception ? **R:** Vérifier condensateurs, layout et boucle.	**Q:** What parameters should be checked for excess ripple during design? **A:** Check capacitors, layout and loop.
2818	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour excess ripple ? **R:** Comparer l'ondulation au budget.	**Q:** What engineering calculation or budget should you know for excess ripple? **A:** Compare ripple with budget.
2819	**Q:** Comment valider excess ripple sur le prototype ? **R:** Mesurer avec un ressort de masse court.	**Q:** How would you validate excess ripple on the prototype? **A:** Measure with a short ground spring.
2820	**Q:** Scénario Senior : le système présente une panne liée à excess ripple. Quelle est votre méthode RCA ? **R:** Elle peut être réelle ou un artefact de sonde.	**Q:** Senior scenario: the system has a failure related to excess ripple. What is your RCA method? **A:** It may be real or a probe artifact.
2821	**Q:** Qu'est-ce que « no clock » et où intervient-il dans une carte MPU/CPU ? **R:** Pas d'horloge signifie qu'une horloge requise est absente.	**Q:** What is no clock, and where does it fit in an MPU/CPU board? **A:** No clock means a required clock is missing.
2822	**Q:** Quels paramètres faut-il vérifier pour no clock pendant la conception ? **R:** Vérifier alimentation, quartz et enable.	**Q:** What parameters should be checked for no clock during design? **A:** Check power, crystal and enable.
2823	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour no clock ? **R:** Pas de calcul.	**Q:** What engineering calculation or budget should you know for no clock? **A:** No calculation.
2824	**Q:** Comment valider no clock sur le prototype ? **R:** Sonder le long du chemin.	**Q:** How would you validate no clock on the prototype? **A:** Probe along the path.
2825	**Q:** Scénario Senior : le système présente une panne liée à no clock. Quelle est votre méthode RCA ? **R:** Le premier point sans horloge localise la panne.	**Q:** Senior scenario: the system has a failure related to no clock. What is your RCA method? **A:** The first point missing the clock locates the fault.
2826	**Q:** Qu'est-ce que « reset stuck » et où intervient-il dans une carte MPU/CPU ? **R:** Reset bloqué signifie que le reset ne se relâche jamais.	**Q:** What is reset stuck, and where does it fit in an MPU/CPU board? **A:** Reset stuck means reset never releases.
2827	**Q:** Quels paramètres faut-il vérifier pour reset stuck pendant la conception ? **R:** Vérifier PGOOD, superviseurs et pull-ups.	**Q:** What parameters should be checked for reset stuck during design? **A:** Check PGOOD, supervisors and pull-ups.
2828	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour reset stuck ? **R:** Pas de calcul.	**Q:** What engineering calculation or budget should you know for reset stuck? **A:** No calculation.
2829	**Q:** Comment valider reset stuck sur le prototype ? **R:** Sonder l'arbre de reset.	**Q:** How would you validate reset stuck on the prototype? **A:** Probe the reset tree.
2830	**Q:** Scénario Senior : le système présente une panne liée à reset stuck. Quelle est votre méthode RCA ? **R:** Le composant qui le maintient bas est la cause.	**Q:** Senior scenario: the system has a failure related to reset stuck. What is your RCA method? **A:** The device holding it low is the cause.
2831	**Q:** Qu'est-ce que « no boot ROM activity » et où intervient-il dans une carte MPU/CPU ? **R:** Pas d'activité boot ROM signifie que le CPU ne démarre même pas.	**Q:** What is no boot ROM activity, and where does it fit in an MPU/CPU board? **A:** No boot ROM activity means the CPU does not even start.
2832	**Q:** Quels paramètres faut-il vérifier pour no boot ROM activity pendant la conception ? **R:** Vérifier alimentation, horloge, reset et straps.	**Q:** What parameters should be checked for no boot ROM activity during design? **A:** Check power, clock, reset and straps.
2833	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour no boot ROM activity ? **R:** Pas de calcul.	**Q:** What engineering calculation or budget should you know for no boot ROM activity? **A:** No calculation.
2834	**Q:** Comment valider no boot ROM activity sur le prototype ? **R:** Vérifier le port de débogage.	**Q:** How would you validate no boot ROM activity on the prototype? **A:** Check the debug port.
2835	**Q:** Scénario Senior : le système présente une panne liée à no boot ROM activity. Quelle est votre méthode RCA ? **R:** Commencer par les bases.	**Q:** Senior scenario: the system has a failure related to no boot ROM activity. What is your RCA method? **A:** Start with the basics.
2836	**Q:** Qu'est-ce que « SPI flash failure » et où intervient-il dans une carte MPU/CPU ? **R:** Une panne de flash SPI empêche le chargement du firmware.	**Q:** What is SPI flash failure, and where does it fit in an MPU/CPU board? **A:** SPI flash failure prevents firmware loading.
2837	**Q:** Quels paramètres faut-il vérifier pour SPI flash failure pendant la conception ? **R:** Vérifier câblage, tension et image.	**Q:** What parameters should be checked for SPI flash failure during design? **A:** Check wiring, voltage and the image.
2838	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour SPI flash failure ? **R:** Pas de calcul.	**Q:** What engineering calculation or budget should you know for SPI flash failure? **A:** No calculation.
2839	**Q:** Comment valider SPI flash failure sur le prototype ? **R:** Lire l'ID et le contenu.	**Q:** How would you validate SPI flash failure on the prototype? **A:** Read the ID and the contents.
2840	**Q:** Scénario Senior : le système présente une panne liée à SPI flash failure. Quelle est votre méthode RCA ? **R:** Une image vide ou erronée ressemble à une panne matérielle.	**Q:** Senior scenario: the system has a failure related to SPI flash failure. What is your RCA method? **A:** An empty or wrong image looks like a hardware fault.
2841	**Q:** Qu'est-ce que « DDR training failure » et où intervient-il dans une carte MPU/CPU ? **R:** Un échec d'entraînement DDR signifie que l'interface mémoire ne peut pas se calibrer.	**Q:** What is DDR training failure, and where does it fit in an MPU/CPU board? **A:** DDR training failure means the memory interface cannot calibrate.
2842	**Q:** Quels paramètres faut-il vérifier pour DDR training failure pendant la conception ? **R:** Vérifier alimentation, Vref, layout et SPD.	**Q:** What parameters should be checked for DDR training failure during design? **A:** Check power, Vref, layout and SPD.
2843	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour DDR training failure ? **R:** Comparer au budget de timing.	**Q:** What engineering calculation or budget should you know for DDR training failure? **A:** Compare with the timing budget.
2844	**Q:** Comment valider DDR training failure sur le prototype ? **R:** Utiliser les outils du fournisseur.	**Q:** How would you validate DDR training failure on the prototype? **A:** Use the vendor tools.
2845	**Q:** Scénario Senior : le système présente une panne liée à DDR training failure. Quelle est votre méthode RCA ? **R:** Une voie d'octet défaillante pointe vers son routage.	**Q:** Senior scenario: the system has a failure related to DDR training failure. What is your RCA method? **A:** A failing byte lane points to its routing.
2846	**Q:** Qu'est-ce que « PCIe link failure » et où intervient-il dans une carte MPU/CPU ? **R:** Une panne de lien PCIe signifie que le lien ne s'entraîne pas.	**Q:** What is PCIe link failure, and where does it fit in an MPU/CPU board? **A:** PCIe link failure means the link does not train.
2847	**Q:** Quels paramètres faut-il vérifier pour PCIe link failure pendant la conception ? **R:** Vérifier horloge, reset, condensateurs AC et voies.	**Q:** What parameters should be checked for PCIe link failure during design? **A:** Check clock, reset, AC caps and lanes.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

Email: ahds@engineer.com

#	FRANÇAIS — Question / Réponse	ENGLISH — Question / Answer
2848	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour PCIe link failure ? **R:** Comparer au budget de perte.	**Q:** What engineering calculation or budget should you know for PCIe link failure? **A:** Compare with the loss budget.
2849	**Q:** Comment valider PCIe link failure sur le prototype ? **R:** Vérifier l'état LTSSM.	**Q:** How would you validate PCIe link failure on the prototype? **A:** Check the LTSSM state.
2850	**Q:** Scénario Senior : le système présente une panne liée à PCIe link failure. Quelle est votre méthode RCA ? **R:** Baisser la vitesse peut confirmer des problèmes de marge.	**Q:** Senior scenario: the system has a failure related to PCIe link failure. What is your RCA method? **A:** Lowering the speed may confirm margin issues.
2851	**Q:** Qu'est-ce que « USB failure » et où intervient-il dans une carte MPU/CPU ? **R:** Une panne USB signifie énumération absente ou instable.	**Q:** What is USB failure, and where does it fit in an MPU/CPU board? **A:** USB failure means no or unstable enumeration.
2852	**Q:** Quels paramètres faut-il vérifier pour USB failure pendant la conception ? **R:** Vérifier VBUS, ESD, paires et horloge.	**Q:** What parameters should be checked for USB failure during design? **A:** Check VBUS, ESD, pairs and the clock.
2853	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour USB failure ? **R:** Pas de calcul.	**Q:** What engineering calculation or budget should you know for USB failure? **A:** No calculation.
2854	**Q:** Comment valider USB failure sur le prototype ? **R:** Utiliser un analyseur de protocole.	**Q:** How would you validate USB failure on the prototype? **A:** Use a protocol analyzer.
2855	**Q:** Scénario Senior : le système présente une panne liée à USB failure. Quelle est votre méthode RCA ? **R:** Une capacité ESD excessive est courante.	**Q:** Senior scenario: the system has a failure related to USB failure. What is your RCA method? **A:** Excess ESD capacitance is common.
2856	**Q:** Qu'est-ce que « Ethernet failure » et où intervient-il dans une carte MPU/CPU ? **R:** Une panne Ethernet signifie un lien coupé ou instable.	**Q:** What is Ethernet failure, and where does it fit in an MPU/CPU board? **A:** Ethernet failure means the link is down or unstable.
2857	**Q:** Quels paramètres faut-il vérifier pour Ethernet failure pendant la conception ? **R:** Vérifier magnétiques, horloge et straps.	**Q:** What parameters should be checked for Ethernet failure during design? **A:** Check the magnetics, clock and straps.
2858	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour Ethernet failure ? **R:** Pas de calcul.	**Q:** What engineering calculation or budget should you know for Ethernet failure? **A:** No calculation.
2859	**Q:** Comment valider Ethernet failure sur le prototype ? **R:** Lire les registres du PHY.	**Q:** How would you validate Ethernet failure on the prototype? **A:** Read PHY registers.
2860	**Q:** Scénario Senior : le système présente une panne liée à Ethernet failure. Quelle est votre méthode RCA ? **R:** Paires inversées ou horloge défectueuse sont courantes.	**Q:** Senior scenario: the system has a failure related to Ethernet failure. What is your RCA method? **A:** Swapped pairs or a bad clock are common.
2861	**Q:** Qu'est-ce que « storage not detected » et où intervient-il dans une carte MPU/CPU ? **R:** Stockage non détecté signifie que le périphérique est invisible au système.	**Q:** What is storage not detected, and where does it fit in an MPU/CPU board? **A:** Storage not detected means the device is invisible to the system.
2862	**Q:** Quels paramètres faut-il vérifier pour storage not detected pendant la conception ? **R:** Vérifier alimentation, horloge et reset.	**Q:** What parameters should be checked for storage not detected during design? **A:** Check power, clock and reset.
2863	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour storage not detected ? **R:** Pas de calcul.	**Q:** What engineering calculation or budget should you know for storage not detected? **A:** No calculation.
2864	**Q:** Comment valider storage not detected sur le prototype ? **R:** Lire l'ID.	**Q:** How would you validate storage not detected on the prototype? **A:** Read the ID.
2865	**Q:** Scénario Senior : le système présente une panne liée à storage not detected. Quelle est votre méthode RCA ? **R:** Cela peut être le firmware ou le matériel.	**Q:** Senior scenario: the system has a failure related to storage not detected. What is your RCA method? **A:** It may be firmware or hardware.
2866	**Q:** Qu'est-ce que « thermal shutdown » et où intervient-il dans une carte MPU/CPU ? **R:** Un arrêt thermique signifie que le système s'arrête car il est trop chaud.	**Q:** What is thermal shutdown, and where does it fit in an MPU/CPU board? **A:** Thermal shutdown means the system stops because it is too hot.
2867	**Q:** Quels paramètres faut-il vérifier pour thermal shutdown pendant la conception ? **R:** Vérifier capteurs, refroidissement et charge.	**Q:** What parameters should be checked for thermal shutdown during design? **A:** Check the sensors, cooling and workload.
2868	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour thermal shutdown ? **R:** Comparer Tj à la limite.	**Q:** What engineering calculation or budget should you know for thermal shutdown? **A:** Compare Tj with the limit.
2869	**Q:** Comment valider thermal shutdown sur le prototype ? **R:** Journaliser les températures.	**Q:** How would you validate thermal shutdown on the prototype? **A:** Log temperatures.
2870	**Q:** Scénario Senior : le système présente une panne liée à thermal shutdown. Quelle est votre méthode RCA ? **R:** Une fausse lecture de capteur est aussi possible.	**Q:** Senior scenario: the system has a failure related to thermal shutdown. What is your RCA method? **A:** A false sensor reading is also possible.
2871	**Q:** Qu'est-ce que « intermittent BGA fault » et où intervient-il dans une carte MPU/CPU ? **R:** Un défaut BGA intermittent est une connexion qui échoue aléatoirement.	**Q:** What is intermittent BGA fault, and where does it fit in an MPU/CPU board? **A:** An intermittent BGA fault is a connection that fails randomly.
2872	**Q:** Quels paramètres faut-il vérifier pour intermittent BGA fault pendant la conception ? **R:** Vérifier joints de soudure et contraintes mécaniques.	**Q:** What parameters should be checked for intermittent BGA fault during design? **A:** Check solder joints and mechanical stress.
2873	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour intermittent BGA fault ? **R:** Pas de calcul.	**Q:** What engineering calculation or budget should you know for intermittent BGA fault? **A:** No calculation.
2874	**Q:** Comment valider intermittent BGA fault sur le prototype ? **R:** Appliquer pression ou chaleur et radiographie.	**Q:** How would you validate intermittent BGA fault on the prototype? **A:** Apply pressure or heat and X-ray.
2875	**Q:** Scénario Senior : le système présente une panne liée à intermittent BGA fault. Quelle est votre méthode RCA ? **R:** La pression change le comportement.	**Q:** Senior scenario: the system has a failure related to intermittent BGA fault. What is your RCA method? **A:** Pressure changes the behavior.
2876	**Q:** Qu'est-ce que « SI margin failure » et où intervient-il dans une carte MPU/CPU ? **R:** Un échec de marge SI signifie des erreurs aux conditions limites.	**Q:** What is SI margin failure, and where does it fit in an MPU/CPU board? **A:** An SI margin failure means errors appear at corner conditions.
2877	**Q:** Quels paramètres faut-il vérifier pour SI margin failure pendant la conception ? **R:** Vérifier l'œil, la perte et la diaphonie.	**Q:** What parameters should be checked for SI margin failure during design? **A:** Check the eye, loss and crosstalk.
2878	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour SI margin failure ? **R:** Comparer au budget du canal.	**Q:** What engineering calculation or budget should you know for SI margin failure? **A:** Compare with the channel budget.
2879	**Q:** Comment valider SI margin failure sur le prototype ? **R:** Réduire la vitesse pour tester.	**Q:** How would you validate SI margin failure on the prototype? **A:** Reduce the speed to test.
2880	**Q:** Scénario Senior : le système présente une panne liée à SI margin failure. Quelle est votre méthode RCA ? **R:** Des erreurs dépendant de la vitesse montrent un problème de marge.	**Q:** Senior scenario: the system has a failure related to SI margin failure. What is your RCA method? **A:** Errors that depend on speed show a margin problem.
2881	**Q:** Qu'est-ce que « PI margin failure » et où intervient-il dans une carte MPU/CPU ? **R:** Un échec de marge PI signifie des erreurs quand l'alimentation chute.	**Q:** What is PI margin failure, and where does it fit in an MPU/CPU board? **A:** A PI margin failure means errors appear when the supply droops.
2882	**Q:** Quels paramètres faut-il vérifier pour PI margin failure pendant la conception ? **R:** Vérifier chute et bruit.	**Q:** What parameters should be checked for PI margin failure during design? **A:** Check droop and noise.
2883	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour PI margin failure ? **R:** Comparer à la tolérance.	**Q:** What engineering calculation or budget should you know for PI margin failure? **A:** Compare with the tolerance.
2884	**Q:** Comment valider PI margin failure sur le prototype ? **R:** Augmenter légèrement la tension pour tester.	**Q:** How would you validate PI margin failure on the prototype? **A:** Raise the voltage slightly to test.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

#	FRANÇAIS — Question / Réponse	ENGLISH — Question / Answer
2885	**Q:** Scénario Senior : le système présente une panne liée à PI margin failure. Quelle est votre méthode RCA ? **R:** Des corrections par la tension pointent vers le PI.	**Q:** Senior scenario: the system has a failure related to PI margin failure. What is your RCA method? **A:** Fixes with voltage point to PI.
2886	**Q:** Qu'est-ce que « firmware mismatch » et où intervient-il dans une carte MPU/CPU ? **R:** Une incohérence firmware est un mauvais firmware pour le matériel.	**Q:** What is firmware mismatch, and where does it fit in an MPU/CPU board? **A:** A firmware mismatch is the wrong firmware for the hardware.
2887	**Q:** Quels paramètres faut-il vérifier pour firmware mismatch pendant la conception ? **R:** Vérifier version et ID de carte.	**Q:** What parameters should be checked for firmware mismatch during design? **A:** Check the version and board ID.
2888	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour firmware mismatch ? **R:** Pas de calcul.	**Q:** What engineering calculation or budget should you know for firmware mismatch? **A:** No calculation.
2889	**Q:** Comment valider firmware mismatch sur le prototype ? **R:** Flasher une image connue bonne.	**Q:** How would you validate firmware mismatch on the prototype? **A:** Flash a known good image.
2890	**Q:** Scénario Senior : le système présente une panne liée à firmware mismatch. Quelle est votre méthode RCA ? **R:** Elle imite des pannes matérielles.	**Q:** Senior scenario: the system has a failure related to firmware mismatch. What is your RCA method? **A:** It mimics hardware faults.
2891	**Q:** Qu'est-ce que « component substitution issue » et où intervient-il dans une carte MPU/CPU ? **R:** Un problème de substitution survient quand une pièce de remplacement diffère en comportement.	**Q:** What is component substitution issue, and where does it fit in an MPU/CPU board? **A:** A component substitution issue arises when a replacement part differs in behavior.
2892	**Q:** Quels paramètres faut-il vérifier pour component substitution issue pendant la conception ? **R:** Vérifier les différences de fiche technique.	**Q:** What parameters should be checked for component substitution issue during design? **A:** Check the datasheet differences.
2893	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour component substitution issue ? **R:** Comparer les paramètres clés.	**Q:** What engineering calculation or budget should you know for component substitution issue? **A:** Compare key parameters.
2894	**Q:** Comment valider component substitution issue sur le prototype ? **R:** Tester l'ancienne et la nouvelle pièce.	**Q:** How would you validate component substitution issue on the prototype? **A:** Test the old and the new part.
2895	**Q:** Scénario Senior : le système présente une panne liée à component substitution issue. Quelle est votre méthode RCA ? **R:** Équivalent ne veut pas dire identique.	**Q:** Senior scenario: the system has a failure related to component substitution issue. What is your RCA method? **A:** Equivalent does not mean identical.
2896	**Q:** Qu'est-ce que « systematic RCA » et où intervient-il dans une carte MPU/CPU ? **R:** La RCA systématique va des symptômes aux hypothèses puis à la preuve.	**Q:** What is systematic RCA, and where does it fit in an MPU/CPU board? **A:** Systematic RCA proceeds from symptoms through hypotheses to proof.
2897	**Q:** Quels paramètres faut-il vérifier pour systematic RCA pendant la conception ? **R:** Vérifier les preuves à chaque étape.	**Q:** What parameters should be checked for systematic RCA during design? **A:** Check the evidence at each step.
2898	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour systematic RCA ? **R:** Classer les hypothèses par probabilité et effort.	**Q:** What engineering calculation or budget should you know for systematic RCA? **A:** Rank hypotheses by probability and effort.
2899	**Q:** Comment valider systematic RCA sur le prototype ? **R:** Changer une variable à la fois.	**Q:** How would you validate systematic RCA on the prototype? **A:** Change one variable at a time.
2900	**Q:** Scénario Senior : le système présente une panne liée à systematic RCA. Quelle est votre méthode RCA ? **R:** Documenter rend la correction reproductible.	**Q:** Senior scenario: the system has a failure related to systematic RCA. What is your RCA method? **A:** Documenting makes the fix repeatable.

30. Senior Design Scenarios & Calculations / Scénarios Senior

#	FRANÇAIS — Question / Réponse	ENGLISH — Question / Answer
2901	**Q:** Qu'est-ce que « 60 A core rail » et où intervient-il dans une carte MPU/CPU ? **R:** Un rail coeur de 60 A à 0,9 V est une charge de 54 W.	**Q:** What is 60 A core rail, and where does it fit in an MPU/CPU board? **A:** A 60 A core rail at 0.9 V is a 54 W load.
2902	**Q:** Quels paramètres faut-il vérifier pour 60 A core rail pendant la conception ? **R:** Vérifier phases, thermique et chute.	**Q:** What parameters should be checked for 60 A core rail during design? **A:** Check the phases, thermal and droop.
2903	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour 60 A core rail ? **R:** P = 0,9 V fois 60 A = 54 W.	**Q:** What engineering calculation or budget should you know for 60 A core rail? **A:** P equals 0.9 V times 60 A equals 54 W.
2904	**Q:** Comment valider 60 A core rail sur le prototype ? **R:** Test d'échelon et thermique.	**Q:** How would you validate 60 A core rail on the prototype? **A:** Load-step and thermal test.
2905	**Q:** Scénario Senior : le système présente une panne liée à 60 A core rail. Quelle est votre méthode RCA ? **R:** Basse tension et fort courant rendent la chute du chemin critique.	**Q:** Senior scenario: the system has a failure related to 60 A core rail. What is your RCA method? **A:** Low voltage with high current makes path drop critical.
2906	**Q:** Qu'est-ce que « 100 A VRM transient » et où intervient-il dans une carte MPU/CPU ? **R:** Un transitoire VRM de 100 A exige bande passante et capacité.	**Q:** What is 100 A VRM transient, and where does it fit in an MPU/CPU board? **A:** A 100 A VRM transient needs bandwidth and capacitance.
2907	**Q:** Quels paramètres faut-il vérifier pour 100 A VRM transient pendant la conception ? **R:** Vérifier la vitesse de variation et les condensateurs.	**Q:** What parameters should be checked for 100 A VRM transient during design? **A:** Check the slew rate and the capacitors.
2908	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour 100 A VRM transient ? **R:** dV = dI fois Zout.	**Q:** What engineering calculation or budget should you know for 100 A VRM transient? **A:** dV equals dI times Zout.
2909	**Q:** Comment valider 100 A VRM transient sur le prototype ? **R:** Faire un échelon de charge.	**Q:** How would you validate 100 A VRM transient on the prototype? **A:** Run a load step.
2910	**Q:** Scénario Senior : le système présente une panne liée à 100 A VRM transient. Quelle est votre méthode RCA ? **R:** La chute montre le point faible.	**Q:** Senior scenario: the system has a failure related to 100 A VRM transient. What is your RCA method? **A:** Droop shows the weak point.
2911	**Q:** Qu'est-ce que « 0.5 mΩ path drop » et où intervient-il dans une carte MPU/CPU ? **R:** Une chute de chemin de 0,5 mΩ à 60 A vaut 30 mV.	**Q:** What is 0.5 mΩ path drop, and where does it fit in an MPU/CPU board? **A:** A 0.5 mΩ path drop at 60 A is 30 mV.
2912	**Q:** Quels paramètres faut-il vérifier pour 0.5 mΩ path drop pendant la conception ? **R:** Vérifier cuivre et vias.	**Q:** What parameters should be checked for 0.5 mΩ path drop during design? **A:** Check the copper and vias.
2913	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour 0.5 mΩ path drop ? **R:** V = 60 A fois 0,5 mΩ = 30 mV.	**Q:** What engineering calculation or budget should you know for 0.5 mΩ path drop? **A:** V equals 60 A times 0.5 mΩ equals 30 mV.
2914	**Q:** Comment valider 0.5 mΩ path drop sur le prototype ? **R:** Mesurer à la puce.	**Q:** How would you validate 0.5 mΩ path drop on the prototype? **A:** Measure at the die.
2915	**Q:** Scénario Senior : le système présente une panne liée à 0.5 mΩ path drop. Quelle est votre méthode RCA ? **R:** C'est 3,3 % de 0,9 V.	**Q:** Senior scenario: the system has a failure related to 0.5 mΩ path drop. What is your RCA method? **A:** It is 3.3 percent of 0.9 V.
2916	**Q:** Qu'est-ce que « 256-bit GDDR bandwidth » et où intervient-il dans une carte MPU/CPU ? **R:** Un bus GDDR 256 bits à 20 Gbps par broche donne 640 Go/s.	**Q:** What is 256-bit GDDR bandwidth, and where does it fit in an MPU/CPU board? **A:** A 256-bit GDDR bus at 20 Gbps per pin gives 640 GB/s.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

Email: ahds@engineer.com

#	FRANÇAIS — Question / Réponse	ENGLISH — Question / Answer
2917	**Q:** Quels paramètres faut-il vérifier pour 256-bit GDDR bandwidth pendant la conception ? **R:** Vérifier horloge et entraînement.	**Q:** What parameters should be checked for 256-bit GDDR bandwidth during design? **A:** Check the clock and training.
2918	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour 256-bit GDDR bandwidth ? **R:** 256 fois 20 divisé par 8 = 640 Go/s.	**Q:** What engineering calculation or budget should you know for 256-bit GDDR bandwidth? **A:** 256 times 20 divided by 8 equals 640 GB/s.
2919	**Q:** Comment valider 256-bit GDDR bandwidth sur le prototype ? **R:** Lancer un benchmark de bande passante.	**Q:** How would you validate 256-bit GDDR bandwidth on the prototype? **A:** Run a bandwidth benchmark.
2920	**Q:** Scénario Senior : le système présente une panne liée à 256-bit GDDR bandwidth. Quelle est votre méthode RCA ? **R:** La bande passante réelle est plus basse à cause de l'overhead.	**Q:** Senior scenario: the system has a failure related to 256-bit GDDR bandwidth. What is your RCA method? **A:** Real bandwidth is lower due to overhead.
2921	**Q:** Qu'est-ce que « DDR bandwidth estimate » et où intervient-il dans une carte MPU/CPU ? **R:** La DDR4-3200 sur un canal 64 bits donne 25,6 Go/s.	**Q:** What is DDR bandwidth estimate, and where does it fit in an MPU/CPU board? **A:** DDR4-3200 on a 64-bit channel gives 25.6 GB/s.
2922	**Q:** Quels paramètres faut-il vérifier pour DDR bandwidth estimate pendant la conception ? **R:** Vérifier le nombre de canaux.	**Q:** What parameters should be checked for DDR bandwidth estimate during design? **A:** Check the channel count.
2923	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour DDR bandwidth estimate ? **R:** 3200 MT/s fois 8 octets = 25,6 Go/s.	**Q:** What engineering calculation or budget should you know for DDR bandwidth estimate? **A:** 3200 MT/s times 8 bytes equals 25.6 GB/s.
2924	**Q:** Comment valider DDR bandwidth estimate sur le prototype ? **R:** Lancer un test mémoire.	**Q:** How would you validate DDR bandwidth estimate on the prototype? **A:** Run a memory test.
2925	**Q:** Scénario Senior : le système présente une panne liée à DDR bandwidth estimate. Quelle est votre méthode RCA ? **R:** Les valeurs mesurées sont inférieures à la crête.	**Q:** Senior scenario: the system has a failure related to DDR bandwidth estimate. What is your RCA method? **A:** Measured values are lower than peak.
2926	**Q:** Qu'est-ce que « PCIe bandwidth estimate » et où intervient-il dans une carte MPU/CPU ? **R:** Le PCIe 4.0 x4 donne environ 7,9 Go/s par sens.	**Q:** What is PCIe bandwidth estimate, and where does it fit in an MPU/CPU board? **A:** PCIe 4.0 x4 gives about 7.9 GB/s per direction.
2927	**Q:** Quels paramètres faut-il vérifier pour PCIe bandwidth estimate pendant la conception ? **R:** Vérifier voies et vitesse.	**Q:** What parameters should be checked for PCIe bandwidth estimate during design? **A:** Check lanes and speed.
2928	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour PCIe bandwidth estimate ? **R:** 16 GT/s fois 4 fois 128/130 divisé par 8.	**Q:** What engineering calculation or budget should you know for PCIe bandwidth estimate? **A:** 16 GT/s times 4 times 128/130 divided by 8.
2929	**Q:** Comment valider PCIe bandwidth estimate sur le prototype ? **R:** Vérifier l'état du lien.	**Q:** How would you validate PCIe bandwidth estimate on the prototype? **A:** Check the link status.
2930	**Q:** Scénario Senior : le système présente une panne liée à PCIe bandwidth estimate. Quelle est votre méthode RCA ? **R:** Un lien dégradé divise la bande passante.	**Q:** Senior scenario: the system has a failure related to PCIe bandwidth estimate. What is your RCA method? **A:** A downgraded link halves the bandwidth.
2931	**Q:** Qu'est-ce que « decoupling transient estimate » et où intervient-il dans une carte MPU/CPU ? **R:** Une estimation de transitoire de découplage est C = dI fois dt sur dV.	**Q:** What is decoupling transient estimate, and where does it fit in an MPU/CPU board? **A:** A decoupling transient estimate is C equal to dI times dt over dV.
2932	**Q:** Quels paramètres faut-il vérifier pour decoupling transient estimate pendant la conception ? **R:** Vérifier le déclassement.	**Q:** What parameters should be checked for decoupling transient estimate during design? **A:** Check the derating.
2933	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour decoupling transient estimate ? **R:** Par exemple 20 A pendant 1 µs avec 30 mV exige environ 670 µF.	**Q:** What engineering calculation or budget should you know for decoupling transient estimate? **A:** For example 20 A for 1 µs with 30 mV needs about 670 µF.
2934	**Q:** Comment valider decoupling transient estimate sur le prototype ? **R:** Faire un échelon de charge.	**Q:** How would you validate decoupling transient estimate on the prototype? **A:** Run a load step.
2935	**Q:** Scénario Senior : le système présente une panne liée à decoupling transient estimate. Quelle est votre méthode RCA ? **R:** Les condensateurs réels sont déclassés.	**Q:** Senior scenario: the system has a failure related to decoupling transient estimate. What is your RCA method? **A:** Real capacitors are derated.
2936	**Q:** Qu'est-ce que « thermal junction estimate » et où intervient-il dans une carte MPU/CPU ? **R:** Une estimation de jonction est Tj = Ta plus P fois θJA.	**Q:** What is thermal junction estimate, and where does it fit in an MPU/CPU board? **A:** A thermal junction estimate is Tj equal to Ta plus P times θJA.
2937	**Q:** Quels paramètres faut-il vérifier pour thermal junction estimate pendant la conception ? **R:** Vérifier le refroidissement réel.	**Q:** What parameters should be checked for thermal junction estimate during design? **A:** Check the real cooling.
2938	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour thermal junction estimate ? **R:** Par exemple 40 + 15 × 3 = 85 °C.	**Q:** What engineering calculation or budget should you know for thermal junction estimate? **A:** For example 40 + 15 × 3 = 85 °C.
2939	**Q:** Comment valider thermal junction estimate sur le prototype ? **R:** Mesurer avec le capteur.	**Q:** How would you validate thermal junction estimate on the prototype? **A:** Measure with the sensor.
2940	**Q:** Scénario Senior : le système présente une panne liée à thermal junction estimate. Quelle est votre méthode RCA ? **R:** Ce n'est qu'une première estimation.	**Q:** Senior scenario: the system has a failure related to thermal junction estimate. What is your RCA method? **A:** It is only a first estimate.
2941	**Q:** Qu'est-ce que « VRM efficiency loss » et où intervient-il dans une carte MPU/CPU ? **R:** La perte de rendement du VRM vaut Pout fois (1/η moins 1).	**Q:** What is VRM efficiency loss, and where does it fit in an MPU/CPU board? **A:** VRM efficiency loss is Pout times (1/η minus 1).
2942	**Q:** Quels paramètres faut-il vérifier pour VRM efficiency loss pendant la conception ? **R:** Vérifier la plage de charge.	**Q:** What parameters should be checked for VRM efficiency loss during design? **A:** Check the load range.
2943	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour VRM efficiency loss ? **R:** Par exemple 54 W à 90 % donne 6 W.	**Q:** What engineering calculation or budget should you know for VRM efficiency loss? **A:** For example 54 W at 90 percent gives 6 W.
2944	**Q:** Comment valider VRM efficiency loss sur le prototype ? **R:** Mesurer entrée et sortie.	**Q:** How would you validate VRM efficiency loss on the prototype? **A:** Measure input and output.
2945	**Q:** Scénario Senior : le système présente une panne liée à VRM efficiency loss. Quelle est votre méthode RCA ? **R:** La perte est de la chaleur à évacuer.	**Q:** Senior scenario: the system has a failure related to VRM efficiency loss. What is your RCA method? **A:** The loss is heat to remove.
2946	**Q:** Qu'est-ce que « heatsink selection » et où intervient-il dans une carte MPU/CPU ? **R:** Le choix du dissipateur part de la résistance thermique admissible.	**Q:** What is heatsink selection, and where does it fit in an MPU/CPU board? **A:** Heatsink selection starts from the allowed thermal resistance.
2947	**Q:** Quels paramètres faut-il vérifier pour heatsink selection pendant la conception ? **R:** Vérifier flux d'air et taille.	**Q:** What parameters should be checked for heatsink selection during design? **A:** Check airflow and size.
2948	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour heatsink selection ? **R:** θ = (Tj moins Ta) sur P, moins θJC et θTIM.	**Q:** What engineering calculation or budget should you know for heatsink selection? **A:** θ equals (Tj minus Ta) over P, minus θJC and θTIM.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

Email: ahds@engineer.com

#	FRANÇAIS — Question / Réponse	ENGLISH — Question / Answer
2949	**Q:** Comment valider heatsink selection sur le prototype ? **R:** Tester à l'ambiante la plus défavorable.	**Q:** How would you validate heatsink selection on the prototype? **A:** Test at worst ambient.
2950	**Q:** Scénario Senior : le système présente une panne liée à heatsink selection. Quelle est votre méthode RCA ? **R:** Un dissipateur trop petit bride les performances.	**Q:** Senior scenario: the system has a failure related to heatsink selection. What is your RCA method? **A:** A heatsink that is too small throttles.
2951	**Q:** Qu'est-ce que « BGA escape tradeoff » et où intervient-il dans une carte MPU/CPU ? **R:** Le compromis d'échappement BGA compare couches, vias et coût.	**Q:** What is BGA escape tradeoff, and where does it fit in an MPU/CPU board? **A:** The BGA escape tradeoff compares layers, vias and cost.
2952	**Q:** Quels paramètres faut-il vérifier pour BGA escape tradeoff pendant la conception ? **R:** Vérifier pas et nombre de signaux.	**Q:** What parameters should be checked for BGA escape tradeoff during design? **A:** Check pitch and the signal count.
2953	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour BGA escape tradeoff ? **R:** Rangées d'échappement divisées par couches.	**Q:** What engineering calculation or budget should you know for BGA escape tradeoff? **A:** Escape rows divided by layers.
2954	**Q:** Comment valider BGA escape tradeoff sur le prototype ? **R:** Routage d'essai.	**Q:** How would you validate BGA escape tradeoff on the prototype? **A:** Trial route.
2955	**Q:** Scénario Senior : le système présente une panne liée à BGA escape tradeoff. Quelle est votre méthode RCA ? **R:** Le HDI peut être nécessaire.	**Q:** Senior scenario: the system has a failure related to BGA escape tradeoff. What is your RCA method? **A:** HDI may be required.
2956	**Q:** Qu'est-ce que « layer-count tradeoff » et où intervient-il dans une carte MPU/CPU ? **R:** Le compromis du nombre de couches pèse l'intégrité contre le coût.	**Q:** What is layer-count tradeoff, and where does it fit in an MPU/CPU board? **A:** The layer-count tradeoff weighs integrity against cost.
2957	**Q:** Quels paramètres faut-il vérifier pour layer-count tradeoff pendant la conception ? **R:** Vérifier routage, plans et impédance.	**Q:** What parameters should be checked for layer-count tradeoff during design? **A:** Check routing, planes and impedance.
2958	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour layer-count tradeoff ? **R:** Comparer le coût par couche.	**Q:** What engineering calculation or budget should you know for layer-count tradeoff? **A:** Compare the cost per layer.
2959	**Q:** Comment valider layer-count tradeoff sur le prototype ? **R:** Valider avec le fabricant.	**Q:** How would you validate layer-count tradeoff on the prototype? **A:** Review with the fabricator.
2960	**Q:** Scénario Senior : le système présente une panne liée à layer-count tradeoff. Quelle est votre méthode RCA ? **R:** Trop peu de couches compromettent SI et PI.	**Q:** Senior scenario: the system has a failure related to layer-count tradeoff. What is your RCA method? **A:** Too few layers compromise SI and PI.
2961	**Q:** Qu'est-ce que « PCIe retimer decision » et où intervient-il dans une carte MPU/CPU ? **R:** La décision d'un retimer PCIe dépend de la perte du canal.	**Q:** What is PCIe retimer decision, and where does it fit in an MPU/CPU board? **A:** A PCIe retimer decision depends on channel loss.
2962	**Q:** Quels paramètres faut-il vérifier pour PCIe retimer decision pendant la conception ? **R:** Vérifier le budget de perte.	**Q:** What parameters should be checked for PCIe retimer decision during design? **A:** Check the loss budget.
2963	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour PCIe retimer decision ? **R:** Perte totale par rapport à la limite en dB.	**Q:** What engineering calculation or budget should you know for PCIe retimer decision? **A:** Total loss against the limit in dB.
2964	**Q:** Comment valider PCIe retimer decision sur le prototype ? **R:** Tester la marge du lien.	**Q:** How would you validate PCIe retimer decision on the prototype? **A:** Test the link margin.
2965	**Q:** Scénario Senior : le système présente une panne liée à PCIe retimer decision. Quelle est votre méthode RCA ? **R:** Un retimer ajoute coût, puissance et latence.	**Q:** Senior scenario: the system has a failure related to PCIe retimer decision. What is your RCA method? **A:** A retimer adds cost, power and latency.
2966	**Q:** Qu'est-ce que « DDR topology decision » et où intervient-il dans une carte MPU/CPU ? **R:** La décision de topologie DDR choisit entre point à point, fly-by et autres.	**Q:** What is DDR topology decision, and where does it fit in an MPU/CPU board? **A:** The DDR topology decision picks between point-to-point, fly-by and others.
2967	**Q:** Quels paramètres faut-il vérifier pour DDR topology decision pendant la conception ? **R:** Vérifier la vitesse et le nombre de composants.	**Q:** What parameters should be checked for DDR topology decision during design? **A:** Check the speed and the device count.
2968	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour DDR topology decision ? **R:** Comparer les budgets de longueur et de stub.	**Q:** What engineering calculation or budget should you know for DDR topology decision? **A:** Compare the length and stub budgets.
2969	**Q:** Comment valider DDR topology decision sur le prototype ? **R:** Simuler.	**Q:** How would you validate DDR topology decision on the prototype? **A:** Simulate.
2970	**Q:** Scénario Senior : le système présente une panne liée à DDR topology decision. Quelle est votre méthode RCA ? **R:** Une mauvaise topologie limite la vitesse.	**Q:** Senior scenario: the system has a failure related to DDR topology decision. What is your RCA method? **A:** Wrong topology limits speed.
2971	**Q:** Qu'est-ce que « PMIC vs discrete rails » et où intervient-il dans une carte MPU/CPU ? **R:** La décision PMIC contre rails discrets pèse intégration contre flexibilité.	**Q:** What is PMIC vs discrete rails, and where does it fit in an MPU/CPU board? **A:** The PMIC vs discrete rails decision weighs integration against flexibility.
2972	**Q:** Quels paramètres faut-il vérifier pour PMIC vs discrete rails pendant la conception ? **R:** Vérifier courant, séquencement et approvisionnement.	**Q:** What parameters should be checked for PMIC vs discrete rails during design? **A:** Check current, sequencing and supply.
2973	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour PMIC vs discrete rails ? **R:** Comparer surface et coût.	**Q:** What engineering calculation or budget should you know for PMIC vs discrete rails? **A:** Compare area and cost.
2974	**Q:** Comment valider PMIC vs discrete rails sur le prototype ? **R:** Revoir la fiche technique.	**Q:** How would you validate PMIC vs discrete rails on the prototype? **A:** Review the datasheet.
2975	**Q:** Scénario Senior : le système présente une panne liée à PMIC vs discrete rails. Quelle est votre méthode RCA ? **R:** Un PMIC peut limiter le courant.	**Q:** Senior scenario: the system has a failure related to PMIC vs discrete rails. What is your RCA method? **A:** A PMIC may limit current.
2976	**Q:** Qu'est-ce que « Intel vs ARM platform choice » et où intervient-il dans une carte MPU/CPU ? **R:** Le choix Intel contre ARM dépend du logiciel, de la puissance et de l'écosystème.	**Q:** What is Intel vs ARM platform choice, and where does it fit in an MPU/CPU board? **A:** The Intel vs ARM choice depends on software, power and ecosystem.
2977	**Q:** Quels paramètres faut-il vérifier pour Intel vs ARM platform choice pendant la conception ? **R:** Vérifier performance par watt et chaîne d'outils.	**Q:** What parameters should be checked for Intel vs ARM platform choice during design? **A:** Check performance per watt and the toolchain.
2978	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour Intel vs ARM platform choice ? **R:** Comparer TDP et performance.	**Q:** What engineering calculation or budget should you know for Intel vs ARM platform choice? **A:** Compare the TDP and performance.
2979	**Q:** Comment valider Intel vs ARM platform choice sur le prototype ? **R:** Évaluer la charge de travail.	**Q:** How would you validate Intel vs ARM platform choice on the prototype? **A:** Benchmark the workload.
2980	**Q:** Scénario Senior : le système présente une panne liée à Intel vs ARM platform choice. Quelle est votre méthode RCA ? **R:** La compatibilité logicielle décide souvent.	**Q:** Senior scenario: the system has a failure related to Intel vs ARM platform choice. What is your RCA method? **A:** Software compatibility often decides.
2981	**Q:** Qu'est-ce que « embedded MPU vs MCU choice » et où intervient-il dans une carte MPU/CPU ? **R:** Le choix MPU embarqué contre MCU dépend des besoins d'OS, de mémoire et de puissance.	**Q:** What is embedded MPU vs MCU choice, and where does it fit in an MPU/CPU board? **A:** The embedded MPU vs MCU choice depends on OS needs, memory and power.
2982	**Q:** Quels paramètres faut-il vérifier pour embedded MPU vs MCU choice pendant la conception ? **R:** Vérifier les besoins temps réel.	**Q:** What parameters should be checked for embedded MPU vs MCU choice during design? **A:** Check the real-time needs.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

#	FRANÇAIS — Question / Réponse	ENGLISH — Question / Answer
2983	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour embedded MPU vs MCU choice ? **R:** Comparer BOM et puissance.	**Q:** What engineering calculation or budget should you know for embedded MPU vs MCU choice? **A:** Compare BOM and power.
2984	**Q:** Comment valider embedded MPU vs MCU choice sur le prototype ? **R:** Prototyper la fonction critique.	**Q:** How would you validate embedded MPU vs MCU choice on the prototype? **A:** Prototype the critical function.
2985	**Q:** Scénario Senior : le système présente une panne liée à embedded MPU vs MCU choice. Quelle est votre méthode RCA ? **R:** Un MPU ajoute de la complexité.	**Q:** Senior scenario: the system has a failure related to embedded MPU vs MCU choice. What is your RCA method? **A:** An MPU adds complexity.
2986	**Q:** Qu'est-ce que « prototype-to-production » et où intervient-il dans une carte MPU/CPU ? **R:** Le prototype-vers-production fait passer la conception d'une carte fonctionnelle à un produit fabricable.	**Q:** What is prototype-to-production, and where does it fit in an MPU/CPU board? **A:** Prototype-to-production moves the design from working board to manufacturable product.
2987	**Q:** Quels paramètres faut-il vérifier pour prototype-to-production pendant la conception ? **R:** Vérifier DFM, test et conformité.	**Q:** What parameters should be checked for prototype-to-production during design? **A:** Check DFM, test and compliance.
2988	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour prototype-to-production ? **R:** Planifier rendement et coût.	**Q:** What engineering calculation or budget should you know for prototype-to-production? **A:** Plan the yield and the cost.
2989	**Q:** Comment valider prototype-to-production sur le prototype ? **R:** Série pilote.	**Q:** How would you validate prototype-to-production on the prototype? **A:** Pilot build.
2990	**Q:** Scénario Senior : le système présente une panne liée à prototype-to-production. Quelle est votre méthode RCA ? **R:** Des étapes sautées causent des pannes terrain.	**Q:** Senior scenario: the system has a failure related to prototype-to-production. What is your RCA method? **A:** Skipped steps cause field failures.
2991	**Q:** Qu'est-ce que « second-source qualification » et où intervient-il dans une carte MPU/CPU ? **R:** La qualification de seconde source prouve qu'une pièce alternative fonctionne dans la conception.	**Q:** What is second-source qualification, and where does it fit in an MPU/CPU board? **A:** Second-source qualification proves an alternate part works in the design.
2992	**Q:** Quels paramètres faut-il vérifier pour second-source qualification pendant la conception ? **R:** Vérifier paramètres clés et tests.	**Q:** What parameters should be checked for second-source qualification during design? **A:** Check key parameters and tests.
2993	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour second-source qualification ? **R:** Comparer les marges.	**Q:** What engineering calculation or budget should you know for second-source qualification? **A:** Compare the margins.
2994	**Q:** Comment valider second-source qualification sur le prototype ? **R:** Refaire la validation critique.	**Q:** How would you validate second-source qualification on the prototype? **A:** Rerun the critical validation.
2995	**Q:** Scénario Senior : le système présente une panne liée à second-source qualification. Quelle est votre méthode RCA ? **R:** Compatible broche à broche n'est pas toujours équivalent.	**Q:** Senior scenario: the system has a failure related to second-source qualification. What is your RCA method? **A:** Pin-compatible is not always equivalent.
2996	**Q:** Qu'est-ce que « architecture review » et où intervient-il dans une carte MPU/CPU ? **R:** Une revue d'architecture contrôle les décisions principales avant la conception détaillée.	**Q:** What is architecture review, and where does it fit in an MPU/CPU board? **A:** An architecture review checks the main decisions before detailed design.
2997	**Q:** Quels paramètres faut-il vérifier pour architecture review pendant la conception ? **R:** Vérifier alimentation, mémoire, interfaces et risques.	**Q:** What parameters should be checked for architecture review during design? **A:** Check power, memory, interfaces and risks.
2998	**Q:** Quel calcul ou budget d'ingénierie faut-il savoir faire pour architecture review ? **R:** Établir une liste de risques.	**Q:** What engineering calculation or budget should you know for architecture review? **A:** Create a risk list.
2999	**Q:** Comment valider architecture review sur le prototype ? **R:** Documenter les décisions.	**Q:** How would you validate architecture review on the prototype? **A:** Document the decisions.
3000	**Q:** Scénario Senior : le système présente une panne liée à architecture review. Quelle est votre méthode RCA ? **R:** Une revue précoce évite une refonte coûteuse.	**Q:** Senior scenario: the system has a failure related to architecture review. What is your RCA method? **A:** Early review prevents costly redesign.

Senior Board Design Checklist / Checklist Senior

□ Start from the exact processor/SoC/PCH design guide and approved component list; never infer rail or timing requirements from another family.
FR : Partir du guide de conception exact du processeur/SoC/PCH et de la liste de composants approuvés ; ne jamais déduire les exigences de rails ou de timing d'une autre famille.
□ Create a complete power tree with nominal/min/max voltage, static current, transient current, sequencing, enable, PGOOD, monitoring, and thermal loss.
FR : Créer un arbre d'alimentation complet avec tensions nominale/min/max, courant statique, courant transitoire, séquencement, enable, PGOOD, surveillance et pertes thermiques.
□ Create a clock/reset tree and verify every source, load, voltage standard, termination, startup condition, and dependency.
FR : Créer un arbre d'horloges/resets et vérifier chaque source, charge, norme de tension, terminaison, condition de démarrage et dépendance.
□ Map boot media and firmware chain before layout; provide accessible debug UART/JTAG/SWD/SPI recovery paths where permitted.
FR : Cartographier le support de boot et la chaîne firmware avant le layout ; prévoir des chemins de débogage/récupération UART/JTAG/SWD/SPI accessibles lorsque c'est permis.
□ Treat DDR/GDDR and PCIe as electrical systems: topology, impedance, loss, skew, reference planes, vias, power, training, and margin.
FR : Traiter DDR/GDDR et PCIe comme des systèmes électriques : topologie, impédance, pertes, décalage, plans de référence, vias, alimentation, entraînement et marge.
□ Place CPU/MPU, memory, PCH/chipset, VRM, clocks, and high-speed connectors as one coupled system before detailed routing.
FR : Placer CPU/MPU, mémoire, PCH/chipset, VRM, horloges et connecteurs rapides comme un système couplé avant le routage détaillé.
□ Use a stack-up agreed with the PCB fabricator before final impedance routing; include via structures and insertion-loss assumptions.
FR : Utiliser un stack-up validé avec le fabricant avant le routage final en impédance ; inclure les structures de vias et les hypothèses de perte d'insertion.
□ Plan PI and thermal validation before fabrication: current measurement, load-step points, rail probing, thermocouples/IR, airflow and worst-case ambient.
FR : Planifier la validation PI et thermique avant fabrication : mesure de courant, points d'échelon de charge, sondage des rails, thermocouples/IR, flux d'air et ambiante pire cas.
□ Bring up in layers: shorts/resistance → rails → sequence → clocks → resets → boot ROM/SPI → memory → console → storage → high-speed interfaces.
FR : Mettre en route par couches : courts-circuits/résistances → rails → séquence → horloges → resets → boot ROM/SPI → mémoire → console → stockage → interfaces rapides.
□ For RCA, find the first divergence from a known-good sequence and prove the root cause with measurement rather than component swapping alone.
FR : Pour la RCA, trouver la première divergence par rapport à une séquence connue bonne et prouver la cause racine par la mesure plutôt que par le seul échange de composants.
□ During component substitutions, re-check pin compatibility, electrical limits, power, timing, firmware IDs, training behavior, thermal and qualification.
FR : Lors des substitutions de composants, revérifier compatibilité des broches, limites électriques, puissance, timing, identifiants firmware, comportement d'entraînement, thermique et qualification.
□ Document design margins and validation evidence so the next board revision is based on measured facts.
FR : Documenter les marges de conception et les preuves de validation pour que la prochaine révision de carte repose sur des faits mesurés.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

Email: ahds@engineer.com

Quick Calculation Examples / Exemples de calcul

Example / Exemple	Result / Method / Résultat / Méthode
Core rail / Rail cœur	0.9 V × 60 A = 54 W load power. / 0,9 V × 60 A = 54 W de puissance de charge.
Copper/path drop / Chute cuivre/chemin	60 A × 0.5 mΩ = 30 mV; loss = 60² × 0.0005 = 1.8 W. / 60 A × 0,5 mΩ = 30 mV ; perte = 60² × 0,0005 = 1,8 W.
GDDR bandwidth / Bande passante GDDR	20 Gb/s/pin × 256 bits ÷ 8 = 640 GB/s theoretical raw bandwidth. / 20 Gb/s/broche × 256 bits ÷ 8 = 640 Go/s de bande passante brute théorique.
DDR channel / Canal DDR	3200 MT/s × 64 bits ÷ 8 = 25.6 GB/s theoretical. / 3200 MT/s × 64 bits ÷ 8 = 25,6 Go/s théorique.
Capacitive droop / Chute capacitive	ΔV ≈ IΔt/C; real PDN must also include ESR/ESL and regulator response. / ΔV ≈ IΔt/C ; le PDN réel doit aussi inclure ESR/ESL et la réponse du régulateur.
VRM loss / Pertes VRM	100 W at 90% efficiency → Pin≈111.1 W, loss≈11.1 W. / 100 W à 90 % de rendement → Pin ≈ 111,1 W, pertes ≈ 11,1 W.
Thermal first estimate / Première estimation thermique	Tj≈Ta+PθJA; use the appropriate junction-case-sink-ambient network for heatsink systems. / Tj ≈ Ta + PθJA ; utiliser le réseau jonction-boîtier-dissipateur-ambiante approprié pour les systèmes à dissipateur.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.