

Traitement numérique du signal pour l'ingénierie Hardware & Embedded

Digital Signal Processing for Hardware & Embedded Engineering

600 questions/réponses d'entretien et de pratique - FR / EN

600 Interview & Practical Questions and Answers - French / English

Approche : fondamentaux -> calcul -> architecture -> implémentation -> hardware -> debug -> entretien. ADC/DAC, sampling, FFT, FIR/IIR, fixed-point, STM32/CMSIS-DSP, PIC24, dsPIC33, FPGA DSP, capteurs, audio, communications, digital power, PCB/EMI et troubleshooting.

Note technique : les caractéristiques exactes des MCU/DSC, bibliothèques et périphériques varient selon la famille et la révision. Toujours confirmer dans le datasheet, reference manual et documentation de la version utilisée.

Structure du document / Document Structure

1. Fondamentaux DSP et représentation des signaux / DSP Fundamentals and Signal Representation
2. Fréquence, période, RMS et décibels / Frequency, Period, RMS, and Decibels
3. Systèmes LTI, causalité et stabilité / LTI Systems, Causality, and Stability
4. Échantillonnage et théorème de Nyquist / Sampling and the Nyquist Theorem
5. Aliasing et filtre anti-aliasing / Aliasing and Anti-Aliasing Filters
6. Quantification, résolution et saturation / Quantization, Resolution, and Saturation
7. Performances ADC: SNR, SINAD, ENOB, THD et SFDR / ADC Performance: SNR, SINAD, ENOB, THD, and SFDR
8. Architectures ADC et sample-and-hold / ADC Architectures and Sample-and-Hold
9. DAC, reconstruction et performances de sortie / DAC, Reconstruction, and Output Performance
10. Bruit, statistiques et moyennage / Noise, Statistics, and Averaging
11. Série de Fourier et transformée de Fourier / Fourier Series and Fourier Transform
12. DFT, bins et résolution fréquentielle / DFT, Bins, and Frequency Resolution
13. FFT, complexité et implémentation / FFT, Complexity, and Implementation
14. Fenêtres, fuite spectrale et amplitude / Windows, Spectral Leakage, and Amplitude
15. Convolution et traitement par blocs / Convolution and Block Processing
16. Corrélation, autocorrélation et détection / Correlation, Autocorrelation, and Detection
17. Transformée en Z, pôles et zéros / Z-Transform, Poles, and Zeros
18. Filtres numériques: équations et réponses / Digital Filters: Equations and Responses
19. Filtres FIR / FIR Filters
20. Filtres IIR, biquads et stabilité / IIR Filters, Biquads, and Stability
21. Passe-bas, passe-haut, passe-bande, notch et all-pass / Low-Pass, High-Pass, Band-Pass, Notch, and All-Pass Filters
22. Butterworth, Chebyshev, elliptique et Bessel / Butterworth, Chebyshev, Elliptic, and Bessel Responses
23. Spécifications et conception de filtres / Filter Specifications and Design
24. Traitement multirate: décimation et interpolation / Multirate Processing: Decimation and Interpolation
25. Fixed-point, Q-format et saturation / Fixed-Point, Q-Format, and Saturation
26. Floating-point, dynamique et effets numériques / Floating-Point, Dynamic Range, and Numerical Effects
27. Temps réel, latence et budgets de calcul / Real-Time Processing, Latency, and Compute Budgets
28. DMA, interruptions et buffers circulaires / DMA, Interrupts, and Circular Buffers
29. STM32 et CMSIS-DSP / STM32 and CMSIS-DSP
30. PIC24 pour acquisition et traitement embarqué / PIC24 for Embedded Acquisition and Processing
31. dsPIC33: architecture DSC et moteur DSP / dsPIC33: DSC Architecture and DSP Engine
32. dsPIC33: motor control et digital power / dsPIC33: Motor Control and Digital Power
33. DSP sur FPGA: MAC, pipeline et parallélisme / FPGA DSP: MAC, Pipelining, and Parallelism
34. Traitement de capteurs et filtrage pratique / Sensor Processing and Practical Filtering
35. DSP audio / Audio DSP
36. DSP pour communications numériques / DSP for Digital Communications
37. DSP pour contrôle et alimentations numériques / DSP for Control and Digital Power
38. Front-end analogique pour ADC/DSP / Analog Front End for ADC/DSP
39. Horloges, jitter, PCB, masse et EMI / Clocks, Jitter, PCB, Grounding, and EMI
40. Mesure, débogage et scénarios d'entretien / Measurement, Debugging, and Interview Scenarios

1. Fondamentaux DSP et représentation des signaux / DSP Fundamentals and Signal Representation

1. FR - Qu'est-ce que signal analogique vs signal numérique ? Expliquez le principe DSP. Réponse : Un signal analogique varie continûment; un signal numérique est représenté par des échantillons et des valeurs quantifiées.	EN - What is analog signal vs digital signal? Explain the DSP principle. Answer: An analog signal varies continuously; a digital signal is represented by samples and quantized values.
2. FR - Comment utiliseriez-vous, calculeriez-vous ou vérifieriez-vous signal analogique vs signal numérique dans un projet réel ? Réponse : Avant un traitement DSP, un signal analogique doit généralement être conditionné, filtré puis converti par un ADC.	EN - How would you use, calculate, or verify analog signal vs digital signal in a real project? Answer: Before DSP processing, an analog signal is normally conditioned, filtered, and converted by an ADC.
3. FR - Quel piège d'entretien ou de conception faut-il connaître concernant signal analogique vs signal numérique ? Réponse : Piège: numérique ne signifie pas sans bruit; le bruit analogique, la quantification et le jitter restent présents.	EN - What interview or design trap should you know about analog signal vs digital signal? Answer: Trap: digital does not mean noise-free; analog noise, quantization, and jitter still remain.
4. FR - Qu'est-ce que échantillon ? Expliquez le principe DSP. Réponse : Un échantillon est la valeur d'un signal mesurée à un instant discret.	EN - What is sample? Explain the DSP principle. Answer: A sample is the value of a signal measured at a discrete instant.
5. FR - Comment utiliseriez-vous, calculeriez-vous ou vérifieriez-vous échantillon dans un projet réel ? Réponse : Avec $F_s=10$ kHz, un nouvel échantillon est acquis toutes les 100 μs .	EN - How would you use, calculate, or verify sample in a real project? Answer: With $F_s=10$ kHz, a new sample is acquired every 100 μs .
6. FR - Quel piège d'entretien ou de conception faut-il connaître concernant échantillon ? Réponse : Piège: un échantillon unique ne décrit pas la forme complète d'un signal variable.	EN - What interview or design trap should you know about sample? Answer: Trap: one sample does not describe the complete shape of a varying signal.
7. FR - Qu'est-ce que signal à temps discret ? Expliquez le principe DSP. Réponse : Un signal à temps discret est une suite $x[n]$ définie uniquement aux instants d'échantillonnage.	EN - What is discrete-time signal? Explain the DSP principle. Answer: A discrete-time signal is a sequence $x[n]$ defined only at sampling instants.
8. FR - Comment utiliseriez-vous, calculeriez-vous ou vérifieriez-vous signal à temps discret dans un projet réel ? Réponse : On indexe les données par n et on relie le temps physique par $t=n/F_s$.	EN - How would you use, calculate, or verify discrete-time signal in a real project? Answer: Data is indexed by n , with physical time related by $t=n/F_s$.
9. FR - Quel piège d'entretien ou de conception faut-il connaître concernant signal à temps discret ? Réponse : Piège: confondre l'indice n avec une durée en secondes conduit à de mauvaises fréquences.	EN - What interview or design trap should you know about discrete-time signal? Answer: Trap: confusing sample index n with seconds leads to wrong frequency calculations.
10. FR - Qu'est-ce que amplitude ? Expliquez le principe DSP. Réponse : L'amplitude décrit la grandeur instantanée ou crête d'un signal par rapport à une référence.	EN - What is amplitude? Explain the DSP principle. Answer: Amplitude describes the instantaneous or peak magnitude of a signal relative to a reference.
11. FR - Comment utiliseriez-vous, calculeriez-vous ou vérifieriez-vous amplitude dans un projet réel ? Réponse : Vérifiez toujours si une spécification parle de crête, crête-à-crête ou RMS.	EN - How would you use, calculate, or verify amplitude in a real project? Answer: Always check whether a specification means peak, peak-to-peak, or RMS.
12. FR - Quel piège d'entretien ou de conception faut-il connaître concernant amplitude ? Réponse : Piège: 2 Vpp n'est pas 2 Vpeak; pour un signal centré, 2 Vpp correspond à 1 Vpeak.	EN - What interview or design trap should you know about amplitude? Answer: Trap: 2 Vpp is not 2 Vpeak; for a centered signal, 2 Vpp corresponds to 1 Vpeak.
13. FR - Qu'est-ce que phase ? Expliquez le principe DSP. Réponse : La phase décrit la position d'un signal périodique dans son cycle, généralement en degrés ou radians.	EN - What is phase? Explain the DSP principle. Answer: Phase describes the position of a periodic signal within its cycle, usually in degrees or radians.

14. FR - Comment utiliseriez-vous, calculeriez-vous ou vérifieriez-vous phase dans un projet réel ? Réponse : Un décalage temporel Δt correspond à une phase $360^\circ \cdot \Delta t \cdot f$ degrés pour une sinusoïde de fréquence f .	EN - How would you use, calculate, or verify phase in a real project? Answer: A time shift Δt corresponds to $360^\circ \cdot \Delta t \cdot f$ degrees for a sine wave of frequency f .
---	---

15. FR - Quel piège d'entretien ou de conception faut-il connaître concernant phase ? Réponse : Piège: la même temporisation produit une phase différente quand la fréquence change.	EN - What interview or design trap should you know about phase? Answer: Trap: the same time delay produces a different phase shift when frequency changes.
---	---

2. Fréquence, période, RMS et décibels / Frequency, Period, RMS, and Decibels

16. FR - Qu'est-ce que fréquence et période ? Expliquez le principe DSP. Réponse : La fréquence f est le nombre de cycles par seconde; la période T est la durée d'un cycle, avec $T=1/f$.	EN - What is frequency and period? Explain the DSP principle. Answer: Frequency f is cycles per second; period T is one-cycle duration, with $T=1/f$.
--	---

17. FR - Comment utiliseriez-vous, calculeriez-vous ou vérifieriez-vous fréquence et période dans un projet réel ? Réponse : Pour 1 kHz, $T=1$ ms; pour 20 kHz, $T=50$ μ s.	EN - How would you use, calculate, or verify frequency and period in a real project? Answer: For 1 kHz, $T=1$ ms; for 20 kHz, $T=50$ μ s.
--	--

18. FR - Quel piège d'entretien ou de conception faut-il connaître concernant fréquence et période ? Réponse : Piège: oublier les préfixes k, M, m et us produit facilement des erreurs de facteur 1000.	EN - What interview or design trap should you know about frequency and period? Answer: Trap: mixing k, M, m, and us easily creates factor-of-1000 errors.
---	--

19. FR - Qu'est-ce que fréquence angulaire ? Expliquez le principe DSP. Réponse : La fréquence angulaire ω s'exprime en rad/s et vaut $\omega=2\pi \cdot f$.	EN - What is angular frequency? Explain the DSP principle. Answer: Angular frequency ω is expressed in rad/s and equals $\omega=2\pi \cdot f$.
---	---

20. FR - Comment utiliseriez-vous, calculeriez-vous ou vérifieriez-vous fréquence angulaire dans un projet réel ? Réponse : À 1 kHz, ω est environ 6283 rad/s.	EN - How would you use, calculate, or verify angular frequency in a real project? Answer: At 1 kHz, ω is about 6283 rad/s.
--	--

21. FR - Quel piège d'entretien ou de conception faut-il connaître concernant fréquence angulaire ? Réponse : Piège: utiliser f en hertz directement dans une formule qui attend ω en rad/s.	EN - What interview or design trap should you know about angular frequency? Answer: Trap: using f in hertz directly in a formula that expects ω in rad/s.
--	---

22. FR - Qu'est-ce que valeur RMS ? Expliquez le principe DSP. Réponse : La valeur RMS représente la valeur DC équivalente en puissance pour une charge résistive.	EN - What is RMS value? Explain the DSP principle. Answer: RMS value represents the equivalent DC value for power in a resistive load.
---	---

23. FR - Comment utiliseriez-vous, calculeriez-vous ou vérifieriez-vous valeur RMS dans un projet réel ? Réponse : Pour une sinusoïde, $V_{rms}=V_{peak}/\sqrt{2}$; 1 V_{peak} donne environ 0,707 V_{rms} .	EN - How would you use, calculate, or verify RMS value in a real project? Answer: For a sine wave, $V_{rms}=V_{peak}/\sqrt{2}$; 1 V_{peak} gives about 0.707 V_{rms} .
--	--

24. FR - Quel piège d'entretien ou de conception faut-il connaître concernant valeur RMS ? Réponse : Piège: la relation $1/\sqrt{2}$ est spécifique à une sinusoïde pure.	EN - What interview or design trap should you know about RMS value? Answer: Trap: the $1/\sqrt{2}$ relationship is specific to a pure sine wave.
--	---

25. FR - Qu'est-ce que décibels pour amplitude ? Expliquez le principe DSP. Réponse : Pour un rapport d'amplitude avec la même impédance, le gain en dB vaut $20 \cdot \log_{10}(A_2/A_1)$.	EN - What is decibels for amplitude? Explain the DSP principle. Answer: For an amplitude ratio at the same impedance, gain in dB is $20 \cdot \log_{10}(A_2/A_1)$.
---	--

26. FR - Comment utiliseriez-vous, calculeriez-vous ou vérifieriez-vous décibels pour amplitude dans un projet réel ? Réponse : Un rapport d'amplitude de 2 correspond à environ +6,02 dB.	EN - How would you use, calculate, or verify decibels for amplitude in a real project? Answer: An amplitude ratio of 2 corresponds to about +6.02 dB.
27. FR - Quel piège d'entretien ou de conception faut-il connaître concernant décibels pour amplitude ? Réponse : Piège: ne pas utiliser $10 \cdot \log_{10}$ pour un rapport de tension ou d'amplitude direct.	EN - What interview or design trap should you know about decibels for amplitude? Answer: Trap: do not use $10 \cdot \log_{10}$ for a direct voltage or amplitude ratio.
28. FR - Qu'est-ce que décibels pour puissance ? Expliquez le principe DSP. Réponse : Pour un rapport de puissance, la valeur en dB est $10 \cdot \log_{10}(P_2/P_1)$.	EN - What is decibels for power? Explain the DSP principle. Answer: For a power ratio, the dB value is $10 \cdot \log_{10}(P_2/P_1)$.
29. FR - Comment utiliseriez-vous, calculeriez-vous ou vérifieriez-vous décibels pour puissance dans un projet réel ? Réponse : Doubler la puissance donne environ +3,01 dB; multiplier par 10 donne +10 dB.	EN - How would you use, calculate, or verify decibels for power in a real project? Answer: Doubling power gives about +3.01 dB; multiplying by 10 gives +10 dB.
30. FR - Quel piège d'entretien ou de conception faut-il connaître concernant décibels pour puissance ? Réponse : Piège: +6 dB de puissance signifie environ quatre fois la puissance, pas deux fois.	EN - What interview or design trap should you know about decibels for power? Answer: Trap: +6 dB in power means about four times the power, not twice.
3. Systèmes LTI, causalité et stabilité / LTI Systems, Causality, and Stability	
31. FR - Qu'est-ce que linéarité ? Expliquez le principe DSP. Réponse : Un système est linéaire s'il respecte superposition et homogénéité: la réponse à $a \cdot x_1 + b \cdot x_2$ vaut $a \cdot y_1 + b \cdot y_2$.	EN - What is linearity? Explain the DSP principle. Answer: A system is linear if it obeys superposition and homogeneity: response to $a \cdot x_1 + b \cdot x_2$ is $a \cdot y_1 + b \cdot y_2$.
32. FR - Comment utiliseriez-vous, calculeriez-vous ou vérifieriez-vous linéarité dans un projet réel ? Réponse : Tester séparément deux entrées puis leur somme permet de vérifier le principe de superposition.	EN - How would you use, calculate, or verify linearity in a real project? Answer: Testing two inputs separately and then their sum checks the superposition principle.
33. FR - Quel piège d'entretien ou de conception faut-il connaître concernant linéarité ? Réponse : Piège: saturation, clipping et quantification grossière introduisent des non-linéarités.	EN - What interview or design trap should you know about linearity? Answer: Trap: saturation, clipping, and coarse quantization introduce nonlinear behavior.
34. FR - Qu'est-ce que invariance temporelle ? Expliquez le principe DSP. Réponse : Un système invariant dans le temps répond de la même façon à une entrée simplement décalée dans le temps.	EN - What is time invariance? Explain the DSP principle. Answer: A time-invariant system responds the same way to an input that is only shifted in time.
35. FR - Comment utiliseriez-vous, calculeriez-vous ou vérifieriez-vous invariance temporelle dans un projet réel ? Réponse : Un filtre à coefficients fixes est généralement invariant; des coefficients adaptatifs ne le sont pas forcément.	EN - How would you use, calculate, or verify time invariance in a real project? Answer: A fixed-coefficient filter is generally time-invariant; adaptive coefficients may not be.
36. FR - Quel piège d'entretien ou de conception faut-il connaître concernant invariance temporelle ? Réponse : Piège: un gain dépendant de l'heure ou de n rend le système variant dans le temps.	EN - What interview or design trap should you know about time invariance? Answer: Trap: a gain that depends on time or sample index makes the system time-varying.
37. FR - Qu'est-ce que réponse impulsionnelle ? Expliquez le principe DSP. Réponse : La réponse impulsionnelle $h[n]$ caractérise complètement un système LTI; la sortie est $x[n] \cdot h[n]$.	EN - What is impulse response? Explain the DSP principle. Answer: The impulse response $h[n]$ completely characterizes an LTI system; output is $x[n] \cdot h[n]$.

38. FR - Comment utiliseriez-vous, calculeriez-vous ou vérifieriez-vous réponse impulsionnelle dans un projet réel ? Réponse : Mesurer ou calculer $h[n]$ permet de déduire la réponse à toute entrée par convolution.	EN - How would you use, calculate, or verify impulse response in a real project? Answer: Measuring or calculating $h[n]$ lets you derive the response to any input by convolution.
39. FR - Quel piège d'entretien ou de conception faut-il connaître concernant réponse impulsionnelle ? Réponse : Piège: une réponse impulsionnelle très longue augmente mémoire, latence et coût de calcul.	EN - What interview or design trap should you know about impulse response? Answer: Trap: a very long impulse response increases memory, latency, and computation cost.
40. FR - Qu'est-ce que causalité ? Expliquez le principe DSP. Réponse : Un système causal dépend uniquement des échantillons présents et passés, jamais d'échantillons futurs.	EN - What is causality? Explain the DSP principle. Answer: A causal system depends only on present and past samples, never future samples.
41. FR - Comment utiliseriez-vous, calculeriez-vous ou vérifieriez-vous causalité dans un projet réel ? Réponse : Un filtre temps réel doit être causal; un traitement offline peut utiliser des données futures.	EN - How would you use, calculate, or verify causality in a real project? Answer: A real-time filter must be causal; offline processing may use future data.
42. FR - Quel piège d'entretien ou de conception faut-il connaître concernant causalité ? Réponse : Piège: un filtre zero-phase offline n'est généralement pas réalisable tel quel en temps réel.	EN - What interview or design trap should you know about causality? Answer: Trap: an offline zero-phase filter is generally not directly realizable in real time.
43. FR - Qu'est-ce que stabilité BIBO ? Expliquez le principe DSP. Réponse : Un système BIBO stable produit une sortie bornée pour toute entrée bornée.	EN - What is BIBO stability? Explain the DSP principle. Answer: A BIBO-stable system produces a bounded output for every bounded input.
44. FR - Comment utiliseriez-vous, calculeriez-vous ou vérifieriez-vous stabilité BIBO dans un projet réel ? Réponse : Pour un LTI discret, une condition utile est que la somme de $ h[n] $ soit finie.	EN - How would you use, calculate, or verify BIBO stability in a real project? Answer: For a discrete LTI system, a useful condition is that the sum of $ h[n] $ is finite.
45. FR - Quel piège d'entretien ou de conception faut-il connaître concernant stabilité BIBO ? Réponse : Piège: un IIR avec un pôle sur ou hors du cercle unité n'est pas BIBO stable.	EN - What interview or design trap should you know about BIBO stability? Answer: Trap: an IIR with a pole on or outside the unit circle is not BIBO stable.

4. Échantillonnage et théorème de Nyquist / Sampling and the Nyquist Theorem

46. FR - Qu'est-ce que fréquence d'échantillonnage F_s ? Expliquez le principe DSP. Réponse : F_s est le nombre d'échantillons acquis par seconde; $T_s=1/F_s$.	EN - What is sampling frequency F_s? Explain the DSP principle. Answer: F_s is the number of samples acquired per second; $T_s=1/F_s$.
47. FR - Comment utiliseriez-vous, calculeriez-vous ou vérifieriez-vous fréquence d'échantillonnage F_s dans un projet réel ? Réponse : À $F_s=48$ kHz, T_s est environ 20,83 μs .	EN - How would you use, calculate, or verify sampling frequency F_s in a real project? Answer: At $F_s=48$ kHz, T_s is about 20.83 μs .
48. FR - Quel piège d'entretien ou de conception faut-il connaître concernant fréquence d'échantillonnage F_s ? Réponse : Piège: une F_s élevée augmente débit mémoire, calcul et consommation.	EN - What interview or design trap should you know about sampling frequency F_s? Answer: Trap: a high F_s increases memory bandwidth, computation, and power consumption.
49. FR - Qu'est-ce que fréquence de Nyquist ? Expliquez le principe DSP. Réponse : La fréquence de Nyquist vaut $F_s/2$; elle est la limite supérieure de fréquence représentable sans repliement pour un signal correctement limité en bande.	EN - What is Nyquist frequency? Explain the DSP principle. Answer: Nyquist frequency is $F_s/2$; it is the upper representable frequency without folding for a properly band-limited signal.
50. FR - Comment utiliseriez-vous, calculeriez-vous ou vérifieriez-vous fréquence de Nyquist dans un projet réel ? Réponse : Avec $F_s=20$ kHz, la fréquence de Nyquist est 10 kHz.	EN - How would you use, calculate, or verify Nyquist frequency in a real project? Answer: With $F_s=20$ kHz, the Nyquist frequency is 10 kHz.

51. FR - Quel piège d'entretien ou de conception faut-il connaître concernant fréquence de Nyquist ? Réponse : Piège: échantillonner exactement à deux fois la fréquence maximale laisse aucune marge au filtre analogique.	EN - What interview or design trap should you know about Nyquist frequency? Answer: Trap: sampling exactly at twice the maximum frequency leaves no margin for the analog filter.
52. FR - Qu'est-ce que théorème de Nyquist-Shannon ? Expliquez le principe DSP. Réponse : Un signal limité en bande à B Hz peut théoriquement être reconstruit si $F_s > 2B$.	EN - What is Nyquist-Shannon theorem? Explain the DSP principle. Answer: A signal band-limited to B Hz can theoretically be reconstructed if $F_s > 2B$.
53. FR - Comment utiliseriez-vous, calculeriez-vous ou vérifieriez-vous théorème de Nyquist-Shannon dans un projet réel ? Réponse : En pratique, on choisit souvent F_s au-dessus de $2B$ pour laisser une bande de transition au filtre anti-aliasing.	EN - How would you use, calculate, or verify Nyquist-Shannon theorem in a real project? Answer: In practice, F_s is often chosen above $2B$ to leave transition band for the anti-alias filter.
54. FR - Quel piège d'entretien ou de conception faut-il connaître concernant théorème de Nyquist-Shannon ? Réponse : Piège: le théorème suppose un signal limité en bande, ce qui n'est jamais parfait dans le monde réel.	EN - What interview or design trap should you know about Nyquist-Shannon theorem? Answer: Trap: the theorem assumes a band-limited signal, which is never perfect in the real world.
55. FR - Qu'est-ce que suréchantillonnage ? Expliquez le principe DSP. Réponse : Le suréchantillonnage utilise F_s bien plus grand que le minimum de Nyquist.	EN - What is oversampling? Explain the DSP principle. Answer: Oversampling uses F_s well above the Nyquist minimum.
56. FR - Comment utiliseriez-vous, calculeriez-vous ou vérifieriez-vous suréchantillonnage dans un projet réel ? Réponse : Il simplifie parfois le filtre analogique et peut améliorer le bruit en bande après filtrage et décimation.	EN - How would you use, calculate, or verify oversampling in a real project? Answer: It can simplify the analog filter and improve in-band noise after filtering and decimation.
57. FR - Quel piège d'entretien ou de conception faut-il connaître concernant suréchantillonnage ? Réponse : Piège: suréchantillonner ne corrige pas la saturation analogique ni le mauvais front-end.	EN - What interview or design trap should you know about oversampling? Answer: Trap: oversampling does not fix analog saturation or a poor front end.
58. FR - Qu'est-ce que échantillonnage cohérent ? Expliquez le principe DSP. Réponse : L'échantillonnage cohérent place un nombre entier de périodes du signal dans la fenêtre d'acquisition.	EN - What is coherent sampling? Explain the DSP principle. Answer: Coherent sampling places an integer number of signal periods in the acquisition record.
59. FR - Comment utiliseriez-vous, calculeriez-vous ou vérifieriez-vous échantillonnage cohérent dans un projet réel ? Réponse : Pour une FFT de test, choisir $f_{in}/F_s = k/N$ réduit fortement la fuite spectrale avec une fenêtre rectangulaire.	EN - How would you use, calculate, or verify coherent sampling in a real project? Answer: For an FFT test, choosing $f_{in}/F_s = k/N$ greatly reduces spectral leakage with a rectangular window.
60. FR - Quel piège d'entretien ou de conception faut-il connaître concernant échantillonnage cohérent ? Réponse : Piège: une petite erreur de fréquence ou d'horloge détruit la cohérence et étale l'énergie sur plusieurs bins.	EN - What interview or design trap should you know about coherent sampling? Answer: Trap: a small frequency or clock error breaks coherence and spreads energy across multiple bins.

5. Aliasing et filtre anti-aliasing / Aliasing and Anti-Aliasing Filters

61. FR - Qu'est-ce que aliasing ? Expliquez le principe DSP. Réponse : L'aliasing est le repliement d'une composante au-dessus de $F_s/2$ vers une fréquence plus basse après échantillonnage.	EN - What is aliasing? Explain the DSP principle. Answer: Aliasing is the folding of a component above $F_s/2$ to a lower frequency after sampling.
62. FR - Comment utiliseriez-vous, calculeriez-vous ou vérifieriez-vous aliasing dans un projet réel ? Réponse : Avec $F_s = 10$ kHz, un ton de 7 kHz apparaît à 3 kHz.	EN - How would you use, calculate, or verify aliasing in a real project? Answer: With $F_s = 10$ kHz, a 7 kHz tone appears at 3 kHz.

63. FR - Quel piège d'entretien ou de conception faut-il connaître concernant aliasing ? Réponse : Piège: une fois aliasée dans les données, une composante est généralement impossible à distinguer d'un vrai signal en bande.	EN - What interview or design trap should you know about aliasing? Answer: Trap: once aliased into the data, a component is generally indistinguishable from a real in-band signal.
64. FR - Qu'est-ce que fréquence alias ? Expliquez le principe DSP. Réponse : La fréquence observée est la composante de $f-kF_s$ repliée dans la bande $0 \dots F_s/2$.	EN - What is alias frequency? Explain the DSP principle. Answer: Observed frequency is the component of $f-kF_s$ folded into the $0 \dots F_s/2$ band.
65. FR - Comment utiliseriez-vous, calculeriez-vous ou vérifieriez-vous fréquence alias dans un projet réel ? Réponse : Pour $F_s=8$ kHz et $f=9$ kHz, l'alias principal est 1 kHz.	EN - How would you use, calculate, or verify alias frequency in a real project? Answer: For $F_s=8$ kHz and $f=9$ kHz, the main alias is 1 kHz.
66. FR - Quel piège d'entretien ou de conception faut-il connaître concernant fréquence alias ? Réponse : Piège: plusieurs fréquences analogiques différentes peuvent produire le même alias.	EN - What interview or design trap should you know about alias frequency? Answer: Trap: several different analog frequencies can produce the same alias.
67. FR - Qu'est-ce que filtre anti-aliasing ? Expliquez le principe DSP. Réponse : Un filtre anti-aliasing est un filtre analogique passe-bas placé avant l'ADC pour atténuer les composantes qui pourraient se replier.	EN - What is anti-aliasing filter? Explain the DSP principle. Answer: An anti-aliasing filter is an analog low-pass filter placed before the ADC to attenuate components that could fold.
68. FR - Comment utiliseriez-vous, calculeriez-vous ou vérifieriez-vous filtre anti-aliasing dans un projet réel ? Réponse : Sa coupure et son ordre sont choisis avec F_s, la bande utile et l'atténuation requise à $F_s/2$ et au-delà.	EN - How would you use, calculate, or verify anti-aliasing filter in a real project? Answer: Its cutoff and order are chosen from F_s, useful bandwidth, and required attenuation at and above $F_s/2$.
69. FR - Quel piège d'entretien ou de conception faut-il connaître concernant filtre anti-aliasing ? Réponse : Piège: un filtre numérique après l'ADC ne peut pas supprimer un alias déjà créé.	EN - What interview or design trap should you know about anti-aliasing filter? Answer: Trap: a digital filter after the ADC cannot remove aliasing that has already occurred.
70. FR - Qu'est-ce que bande de transition anti-aliasing ? Expliquez le principe DSP. Réponse : La bande de transition est l'intervalle entre la fin de bande utile et la fréquence où l'atténuation requise doit être atteinte.	EN - What is anti-alias transition band? Explain the DSP principle. Answer: The transition band is the interval between useful-band edge and the frequency where required attenuation must be reached.
71. FR - Comment utiliseriez-vous, calculeriez-vous ou vérifieriez-vous bande de transition anti-aliasing dans un projet réel ? Réponse : Augmenter F_s élargit souvent cette transition et permet un filtre analogique plus simple.	EN - How would you use, calculate, or verify anti-alias transition band in a real project? Answer: Increasing F_s often widens this transition and allows a simpler analog filter.
72. FR - Quel piège d'entretien ou de conception faut-il connaître concernant bande de transition anti-aliasing ? Réponse : Piège: demander une transition quasi verticale impose un ordre élevé, plus de coût et plus de sensibilité aux tolérances.	EN - What interview or design trap should you know about anti-alias transition band? Answer: Trap: demanding an almost vertical transition requires high order, more cost, and more tolerance sensitivity.
73. FR - Qu'est-ce que bande passante analogique du front-end ? Expliquez le principe DSP. Réponse : La bande passante analogique doit couvrir le signal utile tout en limitant bruit et énergie hors bande.	EN - What is analog front-end bandwidth? Explain the DSP principle. Answer: Analog front-end bandwidth should cover the useful signal while limiting out-of-band noise and energy.
74. FR - Comment utiliseriez-vous, calculeriez-vous ou vérifieriez-vous bande passante analogique du front-end dans un projet réel ? Réponse : On vérifie la bande des capteurs, amplificateurs et filtres, pas seulement celle de l'ADC.	EN - How would you use, calculate, or verify analog front-end bandwidth in a real project? Answer: Check sensor, amplifier, and filter bandwidths, not only the ADC bandwidth.
75. FR - Quel piège d'entretien ou de conception faut-il connaître concernant bande passante analogique du front-end ? Réponse : Piège: un amplificateur trop large bande peut injecter plus de bruit et rendre l'anti-aliasing plus difficile.	EN - What interview or design trap should you know about analog front-end bandwidth? Answer: Trap: an amplifier with excessive bandwidth can inject more noise and make anti-aliasing harder.

6. Quantification, résolution et saturation / Quantization, Resolution, and Saturation

76. FR - Qu'est-ce que niveaux d'un ADC N bits ? Expliquez le principe DSP. Réponse : Un ADC idéal N bits possède 2^N codes possibles.	EN - What is N-bit ADC levels? Explain the DSP principle. Answer: An ideal N-bit ADC has 2^N possible codes.
77. FR - Comment utiliseriez-vous, calculeriez-vous ou vérifieriez-vous niveaux d'un ADC N bits dans un projet réel ? Réponse : Un ADC 12 bits possède 4096 niveaux et un code maximal 4095.	EN - How would you use, calculate, or verify N-bit ADC levels in a real project? Answer: A 12-bit ADC has 4096 levels and a maximum code of 4095.
78. FR - Quel piège d'entretien ou de conception faut-il connaître concernant niveaux d'un ADC N bits ? Réponse : Piège: 4096 est le nombre de niveaux; 4095 est le plus grand code unsigned.	EN - What interview or design trap should you know about N-bit ADC levels? Answer: Trap: 4096 is the number of levels; 4095 is the largest unsigned code.
79. FR - Qu'est-ce que taille d'un LSB ? Expliquez le principe DSP. Réponse : Pour un ADC unipolaire idéal, un LSB vaut approximativement $V_{ref}/2^N$.	EN - What is LSB size? Explain the DSP principle. Answer: For an ideal unipolar ADC, one LSB is approximately $V_{ref}/2^N$.
80. FR - Comment utiliseriez-vous, calculeriez-vous ou vérifieriez-vous taille d'un LSB dans un projet réel ? Réponse : À 12 bits et $V_{ref}=3,3$ V, un LSB vaut environ 0,806 mV.	EN - How would you use, calculate, or verify LSB size in a real project? Answer: At 12 bits and $V_{ref}=3.3$ V, one LSB is about 0.806 mV.
81. FR - Quel piège d'entretien ou de conception faut-il connaître concernant taille d'un LSB ? Réponse : Piège: la résolution en LSB n'est pas la même chose que la précision totale du système.	EN - What interview or design trap should you know about LSB size? Answer: Trap: LSB resolution is not the same as total system accuracy.
82. FR - Qu'est-ce que erreur de quantification ? Expliquez le principe DSP. Réponse : Dans un quantificateur idéal uniforme, l'erreur de quantification est bornée approximativement à $\pm 0,5$ LSB.	EN - What is quantization error? Explain the DSP principle. Answer: In an ideal uniform quantizer, quantization error is approximately bounded to ± 0.5 LSB.
83. FR - Comment utiliseriez-vous, calculeriez-vous ou vérifieriez-vous erreur de quantification dans un projet réel ? Réponse : Augmenter le nombre de bits réduit la taille d'un LSB et donc l'erreur de quantification idéale.	EN - How would you use, calculate, or verify quantization error in a real project? Answer: Increasing bit depth reduces LSB size and therefore ideal quantization error.
84. FR - Quel piège d'entretien ou de conception faut-il connaître concernant erreur de quantification ? Réponse : Piège: le bruit, INL, DNL et V_{ref} peuvent dominer bien avant la limite idéale de quantification.	EN - What interview or design trap should you know about quantization error? Answer: Trap: noise, INL, DNL, and V_{ref} can dominate well before the ideal quantization limit.
85. FR - Qu'est-ce que clipping ADC ? Expliquez le principe DSP. Réponse : Le clipping apparaît quand le signal dépasse la plage d'entrée de l'ADC et le code reste bloqué près d'un rail.	EN - What is ADC clipping? Explain the DSP principle. Answer: ADC clipping occurs when the signal exceeds the input range and the code stays pinned near a rail.
86. FR - Comment utiliseriez-vous, calculeriez-vous ou vérifieriez-vous clipping ADC dans un projet réel ? Réponse : On laisse de la marge pour tolérances et transitoires plutôt que d'utiliser exactement toute la pleine échelle.	EN - How would you use, calculate, or verify ADC clipping in a real project? Answer: Leave margin for tolerances and transients rather than using exactly full scale.
87. FR - Quel piège d'entretien ou de conception faut-il connaître concernant clipping ADC ? Réponse : Piège: un signal clippé génère des harmoniques et ne peut pas être réparé par un filtre numérique.	EN - What interview or design trap should you know about ADC clipping? Answer: Trap: a clipped signal creates harmonics and cannot be repaired by a digital filter.
88. FR - Qu'est-ce que dither ? Expliquez le principe DSP. Réponse : Le dither ajoute un faible bruit contrôlé avant quantification pour décorréliser certaines erreurs et réduire les artefacts tonaux.	EN - What is dither? Explain the DSP principle. Answer: Dither adds small controlled noise before quantization to decorrelate some errors and reduce tonal artifacts.

89. FR - Comment utiliseriez-vous, calculeriez-vous ou vérifieriez-vous dither dans un projet réel ? Réponse : Il est utile en audio ou à faible niveau quand la quantification devient perceptible ou structurée.	EN - How would you use, calculate, or verify dither in a real project? Answer: It is useful in audio or low-level signals when quantization becomes perceptible or structured.
---	---

90. FR - Quel piège d'entretien ou de conception faut-il connaître concernant dither ? Réponse : Piège: trop de dither augmente inutilement le plancher de bruit.	EN - What interview or design trap should you know about dither? Answer: Trap: too much dither unnecessarily raises the noise floor.
--	---

7. Performances ADC: SNR, SINAD, ENOB, THD et SFDR / ADC Performance: SNR, SINAD, ENOB, THD, and SFDR

91. FR - Qu'est-ce que SNR idéal d'un ADC ? Expliquez le principe DSP. Réponse : Pour une sinusoïde pleine échelle et un ADC idéal, SNR est approximativement $6,02 \cdot N + 1,76$ dB.	EN - What is ideal ADC SNR? Explain the DSP principle. Answer: For a full-scale sine and an ideal ADC, SNR is approximately $6.02 \cdot N + 1.76$ dB.
--	--

92. FR - Comment utiliseriez-vous, calculeriez-vous ou vérifieriez-vous SNR idéal d'un ADC dans un projet réel ? Réponse : Un ADC idéal 12 bits donne environ 74 dB de SNR de quantification.	EN - How would you use, calculate, or verify ideal ADC SNR in a real project? Answer: An ideal 12-bit ADC gives about 74 dB of quantization SNR.
--	---

93. FR - Quel piège d'entretien ou de conception faut-il connaître concernant SNR idéal d'un ADC ? Réponse : Piège: cette formule n'inclut pas bruit analogique, jitter, distorsion ou erreurs du front-end.	EN - What interview or design trap should you know about ideal ADC SNR? Answer: Trap: this formula excludes analog noise, jitter, distortion, and front-end errors.
---	--

94. FR - Qu'est-ce que SINAD ? Expliquez le principe DSP. Réponse : SINAD compare la puissance du signal à la somme bruit plus distorsion; il est donc plus sévère que le SNR seul.	EN - What is SINAD? Explain the DSP principle. Answer: SINAD compares signal power to noise plus distortion, so it is stricter than SNR alone.
--	---

95. FR - Comment utiliseriez-vous, calculeriez-vous ou vérifieriez-vous SINAD dans un projet réel ? Réponse : On le mesure souvent à partir d'une FFT d'un ton sinusoïdal propre.	EN - How would you use, calculate, or verify SINAD in a real project? Answer: It is often measured from an FFT of a clean sine-wave test tone.
--	---

96. FR - Quel piège d'entretien ou de conception faut-il connaître concernant SINAD ? Réponse : Piège: une faible distorsion peut laisser le SNR bon tout en dégradant fortement le SINAD.	EN - What interview or design trap should you know about SINAD? Answer: Trap: distortion can leave SNR good while significantly degrading SINAD.
---	---

97. FR - Qu'est-ce que ENOB ? Expliquez le principe DSP. Réponse : ENOB exprime la performance réelle d'un ADC en nombre de bits idéaux équivalents.	EN - What is ENOB? Explain the DSP principle. Answer: ENOB expresses real ADC performance as an equivalent number of ideal bits.
---	---

98. FR - Comment utiliseriez-vous, calculeriez-vous ou vérifieriez-vous ENOB dans un projet réel ? Réponse : Une formule courante est $ENOB = (SINAD - 1,76) / 6,02$ pour un test sinusoïdal.	EN - How would you use, calculate, or verify ENOB in a real project? Answer: A common formula is $ENOB = (SINAD - 1.76) / 6.02$ for a sine-wave test.
--	--

99. FR - Quel piège d'entretien ou de conception faut-il connaître concernant ENOB ? Réponse : Piège: un ADC 16 bits peut n'offrir que 12 ou 13 bits effectifs dans une application bruyante.	EN - What interview or design trap should you know about ENOB? Answer: Trap: a 16-bit ADC may provide only 12 or 13 effective bits in a noisy application.
--	---

100. FR - Qu'est-ce que THD ? Expliquez le principe DSP. Réponse : THD mesure l'énergie des harmoniques par rapport à la fondamentale.	EN - What is THD? Explain the DSP principle. Answer: THD measures harmonic energy relative to the fundamental.
---	---

101. FR - Comment utiliseriez-vous, calculeriez-vous ou vérifieriez-vous THD dans un projet réel ? Réponse : Une FFT permet de sommer les harmoniques choisies et de calculer leur rapport à la fondamentale.	EN - How would you use, calculate, or verify THD in a real project? Answer: An FFT lets you sum selected harmonics and calculate their ratio to the fundamental.
102. FR - Quel piège d'entretien ou de conception faut-il connaître concernant THD ? Réponse : Piège: clipping et non-linéarité du driver ADC peuvent dominer la THD avant l'ADC lui-même.	EN - What interview or design trap should you know about THD? Answer: Trap: clipping and ADC-driver nonlinearity can dominate THD before the ADC itself.
103. FR - Qu'est-ce que SFDR ? Expliquez le principe DSP. Réponse : SFDR est l'écart en dB entre la fondamentale et la plus grande raie parasite du spectre.	EN - What is SFDR? Explain the DSP principle. Answer: SFDR is the dB difference between the fundamental and the largest spurious spectral line.
104. FR - Comment utiliseriez-vous, calculeriez-vous ou vérifieriez-vous SFDR dans un projet réel ? Réponse : Il est important quand une petite tonalité doit être détectée près d'une grande composante.	EN - How would you use, calculate, or verify SFDR in a real project? Answer: It is important when a small tone must be detected near a large component.
105. FR - Quel piège d'entretien ou de conception faut-il connaître concernant SFDR ? Réponse : Piège: un bon SNR moyen ne garantit pas un bon SFDR si une raie parasite dominante existe.	EN - What interview or design trap should you know about SFDR? Answer: Trap: good average SNR does not guarantee good SFDR if one dominant spur exists.

8. Architectures ADC et sample-and-hold / ADC Architectures and Sample-and-Hold

106. FR - Qu'est-ce que ADC SAR ? Expliquez le principe DSP. Réponse : Un SAR ADC utilise un DAC interne et une recherche binaire pour converger vers le code correspondant à l'entrée.	EN - What is SAR ADC? Explain the DSP principle. Answer: A SAR ADC uses an internal DAC and binary search to converge to the code matching the input.
107. FR - Comment utiliseriez-vous, calculeriez-vous ou vérifieriez-vous ADC SAR dans un projet réel ? Réponse : Il convient bien aux mesures multiplexées de vitesse moyenne avec faible latence.	EN - How would you use, calculate, or verify SAR ADC in a real project? Answer: It is well suited to multiplexed medium-speed measurements with low latency.
108. FR - Quel piège d'entretien ou de conception faut-il connaître concernant ADC SAR ? Réponse : Piège: une impédance source trop élevée peut empêcher le condensateur d'échantillonnage de se charger correctement.	EN - What interview or design trap should you know about SAR ADC? Answer: Trap: source impedance that is too high can prevent the sampling capacitor from settling correctly.
109. FR - Qu'est-ce que ADC sigma-delta ? Expliquez le principe DSP. Réponse : Un sigma-delta suréchantillonne fortement puis utilise noise shaping et filtrage numérique pour obtenir une haute résolution en bande.	EN - What is sigma-delta ADC? Explain the DSP principle. Answer: A sigma-delta ADC heavily oversamples and uses noise shaping plus digital filtering to achieve high in-band resolution.
110. FR - Comment utiliseriez-vous, calculeriez-vous ou vérifieriez-vous ADC sigma-delta dans un projet réel ? Réponse : Il est courant pour audio, capteurs lents et mesures de précision.	EN - How would you use, calculate, or verify sigma-delta ADC in a real project? Answer: It is common for audio, slow sensors, and precision measurements.
111. FR - Quel piège d'entretien ou de conception faut-il connaître concernant ADC sigma-delta ? Réponse : Piège: sa latence de filtre peut être importante pour les boucles de contrôle rapides.	EN - What interview or design trap should you know about sigma-delta ADC? Answer: Trap: filter latency can be significant for fast control loops.
112. FR - Qu'est-ce que ADC pipeline ? Expliquez le principe DSP. Réponse : Un pipeline ADC traite la conversion en plusieurs étages, permettant des débits élevés avec une latence déterminée.	EN - What is pipeline ADC? Explain the DSP principle. Answer: A pipeline ADC processes conversion in stages, enabling high throughput with defined latency.
113. FR - Comment utiliseriez-vous, calculeriez-vous ou vérifieriez-vous ADC pipeline dans un projet réel ? Réponse : Il est adapté à IF, communications et acquisition rapide.	EN - How would you use, calculate, or verify pipeline ADC in a real project? Answer: It is suited to IF, communications, and high-speed acquisition.

114. FR - Quel piège d'entretien ou de conception faut-il connaître concernant ADC pipeline ? Réponse : Piège: débit élevé ne signifie pas latence nulle; plusieurs cycles peuvent séparer entrée et code de sortie.	EN - What interview or design trap should you know about pipeline ADC? Answer: Trap: high throughput does not mean zero latency; several cycles may separate input and output code.
115. FR - Qu'est-ce que ADC flash ? Expliquez le principe DSP. Réponse : Un flash ADC utilise de nombreux comparateurs en parallèle pour une conversion extrêmement rapide.	EN - What is flash ADC? Explain the DSP principle. Answer: A flash ADC uses many comparators in parallel for extremely fast conversion.
116. FR - Comment utiliseriez-vous, calculeriez-vous ou vérifieriez-vous ADC flash dans un projet réel ? Réponse : Le nombre de comparateurs croît approximativement comme 2^N-1 , ce qui limite la résolution pratique.	EN - How would you use, calculate, or verify flash ADC in a real project? Answer: The comparator count grows approximately as 2^N-1 , limiting practical resolution.
117. FR - Quel piège d'entretien ou de conception faut-il connaître concernant ADC flash ? Réponse : Piège: choisir flash pour une mesure lente gaspille généralement puissance, coût et surface.	EN - What interview or design trap should you know about flash ADC? Answer: Trap: choosing flash for a slow measurement usually wastes power, cost, and area.
118. FR - Qu'est-ce que sample-and-hold ADC ? Expliquez le principe DSP. Réponse : Le sample-and-hold capture la tension d'entrée sur un condensateur interne pendant une fenêtre d'acquisition.	EN - What is ADC sample-and-hold? Explain the DSP principle. Answer: The sample-and-hold captures input voltage on an internal capacitor during the acquisition window.
119. FR - Comment utiliseriez-vous, calculeriez-vous ou vérifieriez-vous sample-and-hold ADC dans un projet réel ? Réponse : Réduire l'impédance source ou augmenter le sampling time aide le condensateur à atteindre la bonne tension.	EN - How would you use, calculate, or verify ADC sample-and-hold in a real project? Answer: Reducing source impedance or increasing sampling time helps the capacitor settle to the correct voltage.
120. FR - Quel piège d'entretien ou de conception faut-il connaître concernant sample-and-hold ADC ? Réponse : Piège: un gros diviseur résistif directement sur l'ADC peut créer une erreur de settling.	EN - What interview or design trap should you know about ADC sample-and-hold? Answer: Trap: a very high-value resistor divider directly driving the ADC can create settling error.

9. DAC, reconstruction et performances de sortie / DAC, Reconstruction, and Output Performance

121. FR - Qu'est-ce que résolution DAC ? Expliquez le principe DSP. Réponse : Un DAC N bits possède 2^N codes de sortie; la taille d'un pas dépend de la pleine échelle.	EN - What is DAC resolution? Explain the DSP principle. Answer: An N-bit DAC has 2^N output codes; step size depends on full scale.
122. FR - Comment utiliseriez-vous, calculeriez-vous ou vérifieriez-vous résolution DAC dans un projet réel ? Réponse : Pour 12 bits et 3,3 V, un pas idéal est environ 0,806 mV.	EN - How would you use, calculate, or verify DAC resolution in a real project? Answer: For 12 bits and 3.3 V, an ideal step is about 0.806 mV.
123. FR - Quel piège d'entretien ou de conception faut-il connaître concernant résolution DAC ? Réponse : Piège: résolution de code ne garantit ni précision DC ni faible bruit.	EN - What interview or design trap should you know about DAC resolution? Answer: Trap: code resolution does not guarantee DC accuracy or low noise.
124. FR - Qu'est-ce que zero-order hold ? Expliquez le principe DSP. Réponse : Un DAC classique maintient chaque valeur jusqu'au prochain échantillon, ce qui correspond à un zero-order hold.	EN - What is zero-order hold? Explain the DSP principle. Answer: A typical DAC holds each value until the next sample, which corresponds to a zero-order hold.
125. FR - Comment utiliseriez-vous, calculeriez-vous ou vérifieriez-vous zero-order hold dans un projet réel ? Réponse : Cette forme crée des images spectrales autour des multiples de F_s qui doivent parfois être filtrées.	EN - How would you use, calculate, or verify zero-order hold in a real project? Answer: This behavior creates spectral images around multiples of F_s that may need filtering.

126. FR - Quel piège d'entretien ou de conception faut-il connaître concernant zero-order hold ? Réponse : Piège: une sortie DAC en escalier n'est pas automatiquement une sinusoïde analogique propre.	EN - What interview or design trap should you know about zero-order hold? Answer: Trap: a stair-step DAC output is not automatically a clean analog sine wave.
127. FR - Qu'est-ce que filtre de reconstruction ? Expliquez le principe DSP. Réponse : Un filtre de reconstruction analogique atténue les images du DAC et l'énergie hors bande.	EN - What is reconstruction filter? Explain the DSP principle. Answer: An analog reconstruction filter attenuates DAC images and out-of-band energy.
128. FR - Comment utiliseriez-vous, calculeriez-vous ou vérifieriez-vous filtre de reconstruction dans un projet réel ? Réponse : Sa bande passante doit préserver le signal utile tout en rejetant les images proches de F_s.	EN - How would you use, calculate, or verify reconstruction filter in a real project? Answer: Its passband must preserve the useful signal while rejecting images near F_s.
129. FR - Quel piège d'entretien ou de conception faut-il connaître concernant filtre de reconstruction ? Réponse : Piège: placer la coupure trop basse déforme le signal utile et sa phase.	EN - What interview or design trap should you know about reconstruction filter? Answer: Trap: placing cutoff too low distorts the useful signal and its phase.
130. FR - Qu'est-ce que temps d'établissement DAC ? Expliquez le principe DSP. Réponse : Le settling time est le temps nécessaire pour que la sortie atteigne et reste dans une bande d'erreur autour de sa valeur finale.	EN - What is DAC settling time? Explain the DSP principle. Answer: DAC settling time is the time required for the output to reach and stay within an error band around its final value.
131. FR - Comment utiliseriez-vous, calculeriez-vous ou vérifieriez-vous temps d'établissement DAC dans un projet réel ? Réponse : Pour un waveform rapide, le settling doit être inférieur à la période disponible entre mises à jour utiles.	EN - How would you use, calculate, or verify DAC settling time in a real project? Answer: For a fast waveform, settling must be shorter than the available time between useful updates.
132. FR - Quel piège d'entretien ou de conception faut-il connaître concernant temps d'établissement DAC ? Réponse : Piège: un DAC à haute update rate peut rester limité par l'amplificateur de sortie.	EN - What interview or design trap should you know about DAC settling time? Answer: Trap: a high-update-rate DAC can still be limited by its output amplifier.
133. FR - Qu'est-ce que glitch energy DAC ? Expliquez le principe DSP. Réponse : La glitch energy décrit l'impulsion transitoire lors de certains changements de code, surtout autour des transitions majeures.	EN - What is DAC glitch energy? Explain the DSP principle. Answer: DAC glitch energy describes the transient impulse during some code changes, especially major carry transitions.
134. FR - Comment utiliseriez-vous, calculeriez-vous ou vérifieriez-vous glitch energy DAC dans un projet réel ? Réponse : On la vérifie à l'oscilloscope avec une transition de code critique et une sonde adaptée.	EN - How would you use, calculate, or verify DAC glitch energy in a real project? Answer: Check it on an oscilloscope using a critical code transition and a suitable probe.
135. FR - Quel piège d'entretien ou de conception faut-il connaître concernant glitch energy DAC ? Réponse : Piège: une moyenne DC correcte peut masquer des glitches courts mais gênants pour un circuit rapide.	EN - What interview or design trap should you know about DAC glitch energy? Answer: Trap: correct DC average can hide short glitches that disturb a fast circuit.

10. Bruit, statistiques et moyennage / Noise, Statistics, and Averaging

136. FR - Qu'est-ce que bruit blanc ? Expliquez le principe DSP. Réponse : Le bruit blanc idéal possède une densité spectrale de puissance constante sur la bande considérée.	EN - What is white noise? Explain the DSP principle. Answer: Ideal white noise has constant power spectral density over the band of interest.
137. FR - Comment utiliseriez-vous, calculeriez-vous ou vérifieriez-vous bruit blanc dans un projet réel ? Réponse : Réduire la bande passante d'un système réduit la puissance totale de bruit blanc intégrée.	EN - How would you use, calculate, or verify white noise in a real project? Answer: Reducing system bandwidth reduces the integrated total white-noise power.

138. FR - Quel piège d'entretien ou de conception faut-il connaître concernant bruit blanc ? Réponse : Piège: un bruit réel n'est blanc que sur une bande limitée.	EN - What interview or design trap should you know about white noise? Answer: Trap: real noise is white only over a limited bandwidth.
139. FR - Qu'est-ce que bruit thermique ? Expliquez le principe DSP. Réponse : Une résistance génère du bruit thermique; sa tension RMS idéale vaut $\sqrt{4 \cdot k \cdot T \cdot R \cdot B}$.	EN - What is thermal noise? Explain the DSP principle. Answer: A resistor generates thermal noise; its ideal RMS noise voltage is $\sqrt{4 \cdot k \cdot T \cdot R \cdot B}$.
140. FR - Comment utiliseriez-vous, calculeriez-vous ou vérifieriez-vous bruit thermique dans un projet réel ? Réponse : Augmenter R, la température ou la bande B augmente le bruit intégré.	EN - How would you use, calculate, or verify thermal noise in a real project? Answer: Increasing R, temperature, or bandwidth B increases integrated noise.
141. FR - Quel piège d'entretien ou de conception faut-il connaître concernant bruit thermique ? Réponse : Piège: des résistances très élevées dans un front-end de précision augmentent à la fois bruit et impédance source.	EN - What interview or design trap should you know about thermal noise? Answer: Trap: very high resistances in a precision front end increase both noise and source impedance.
142. FR - Qu'est-ce que bruit de grenaille ? Expliquez le principe DSP. Réponse : Le shot noise provient du caractère discret du transport de charge dans certains composants et jonctions.	EN - What is shot noise? Explain the DSP principle. Answer: Shot noise comes from the discrete nature of charge transport in some devices and junctions.
143. FR - Comment utiliseriez-vous, calculeriez-vous ou vérifieriez-vous bruit de grenaille dans un projet réel ? Réponse : Il augmente avec le courant DC et peut devenir important dans les photodiodes et faibles signaux.	EN - How would you use, calculate, or verify shot noise in a real project? Answer: It increases with DC current and can matter in photodiodes and low-level signals.
144. FR - Quel piège d'entretien ou de conception faut-il connaître concernant bruit de grenaille ? Réponse : Piège: le confondre avec le bruit thermique mène à un mauvais modèle de dépendance au courant.	EN - What interview or design trap should you know about shot noise? Answer: Trap: confusing it with thermal noise gives the wrong current dependence model.
145. FR - Qu'est-ce que moyennage de mesures ? Expliquez le principe DSP. Réponse : Moyenner des échantillons non corrélés réduit l'écart-type du bruit approximativement comme $1/\sqrt{N}$.	EN - What is measurement averaging? Explain the DSP principle. Answer: Averaging uncorrelated samples reduces noise standard deviation approximately as $1/\sqrt{N}$.
146. FR - Comment utiliseriez-vous, calculeriez-vous ou vérifieriez-vous moyennage de mesures dans un projet réel ? Réponse : Moyenner 16 échantillons peut réduire l'écart-type du bruit par environ 4.	EN - How would you use, calculate, or verify measurement averaging in a real project? Answer: Averaging 16 samples can reduce noise standard deviation by about 4.
147. FR - Quel piège d'entretien ou de conception faut-il connaître concernant moyennage de mesures ? Réponse : Piège: le moyennage ne supprime pas une erreur DC, un offset ou un bruit fortement corrélé.	EN - What interview or design trap should you know about measurement averaging? Answer: Trap: averaging does not remove DC error, offset, or strongly correlated noise.
148. FR - Qu'est-ce que densité de bruit ? Expliquez le principe DSP. Réponse : La densité de bruit exprime le bruit par racine de hertz, par exemple $nV/\sqrt{Hz}$, avant intégration sur une bande.	EN - What is noise density? Explain the DSP principle. Answer: Noise density expresses noise per square-root hertz, such as $nV/\sqrt{Hz}$, before integration over bandwidth.
149. FR - Comment utiliseriez-vous, calculeriez-vous ou vérifieriez-vous densité de bruit dans un projet réel ? Réponse : Pour un bruit blanc constant e_n , le bruit RMS est approximativement $e_n \cdot \sqrt{B}$.	EN - How would you use, calculate, or verify noise density in a real project? Answer: For constant white-noise density e_n , RMS noise is approximately $e_n \cdot \sqrt{B}$.
150. FR - Quel piège d'entretien ou de conception faut-il connaître concernant densité de bruit ? Réponse : Piège: multiplier simplement par B au lieu de $\sqrt{B}$ pour une densité d'amplitude donne une mauvaise valeur.	EN - What interview or design trap should you know about noise density? Answer: Trap: multiplying by B instead of $\sqrt{B}$ for amplitude density gives the wrong result.

11. Série de Fourier et transformée de Fourier / Fourier Series and Fourier Transform

151. FR - Qu'est-ce que série de Fourier ? Expliquez le principe DSP. Réponse : La série de Fourier représente un signal périodique comme somme de sinusoïdes harmoniques.	EN - What is Fourier series? Explain the DSP principle. Answer: The Fourier series represents a periodic signal as a sum of harmonic sinusoids.
152. FR - Comment utiliseriez-vous, calculeriez-vous ou vérifieriez-vous série de Fourier dans un projet réel ? Réponse : Un carré idéal contient la fondamentale et des harmoniques impaires dont l'amplitude décroît.	EN - How would you use, calculate, or verify Fourier series in a real project? Answer: An ideal square wave contains the fundamental and odd harmonics with decreasing amplitude.
153. FR - Quel piège d'entretien ou de conception faut-il connaître concernant série de Fourier ? Réponse : Piège: supprimer des harmoniques modifie les fronts temporels du signal.	EN - What interview or design trap should you know about Fourier series? Answer: Trap: removing harmonics changes the time-domain edges of the signal.
154. FR - Qu'est-ce que transformée de Fourier ? Expliquez le principe DSP. Réponse : La transformée de Fourier décrit le contenu fréquentiel d'un signal non nécessairement périodique.	EN - What is Fourier transform? Explain the DSP principle. Answer: The Fourier transform describes the frequency content of a signal that need not be periodic.
155. FR - Comment utiliseriez-vous, calculeriez-vous ou vérifieriez-vous transformée de Fourier dans un projet réel ? Réponse : Elle relie la représentation temporelle $x(t)$ à une représentation complexe $X(f)$.	EN - How would you use, calculate, or verify Fourier transform in a real project? Answer: It relates time-domain $x(t)$ to a complex frequency-domain representation $X(f)$.
156. FR - Quel piège d'entretien ou de conception faut-il connaître concernant transformée de Fourier ? Réponse : Piège: le spectre contient amplitude et phase; regarder seulement la magnitude perd de l'information.	EN - What interview or design trap should you know about Fourier transform? Answer: Trap: the spectrum contains magnitude and phase; looking only at magnitude loses information.
157. FR - Qu'est-ce que domaine temporel vs fréquentiel ? Expliquez le principe DSP. Réponse : Le domaine temporel montre comment le signal évolue avec le temps; le domaine fréquentiel montre où se trouve son énergie en fréquence.	EN - What is time domain vs frequency domain? Explain the DSP principle. Answer: The time domain shows how a signal evolves over time; the frequency domain shows where its energy lies in frequency.
158. FR - Comment utiliseriez-vous, calculeriez-vous ou vérifieriez-vous domaine temporel vs fréquentiel dans un projet réel ? Réponse : Un oscilloscope révèle un glitch; une FFT révèle plus facilement une harmonique ou une raie parasite.	EN - How would you use, calculate, or verify time domain vs frequency domain in a real project? Answer: An oscilloscope reveals a glitch; an FFT more easily reveals a harmonic or spur.
159. FR - Quel piège d'entretien ou de conception faut-il connaître concernant domaine temporel vs fréquentiel ? Réponse : Piège: choisir un seul domaine peut masquer la cause réelle d'un problème.	EN - What interview or design trap should you know about time domain vs frequency domain? Answer: Trap: using only one domain can hide the real cause of a problem.
160. FR - Qu'est-ce que harmoniques ? Expliquez le principe DSP. Réponse : Les harmoniques sont des composantes à des multiples entiers de la fréquence fondamentale.	EN - What is harmonics? Explain the DSP principle. Answer: Harmonics are components at integer multiples of the fundamental frequency.
161. FR - Comment utiliseriez-vous, calculeriez-vous ou vérifieriez-vous harmoniques dans un projet réel ? Réponse : Une non-linéarité à 1 kHz peut créer des composantes à 2 kHz, 3 kHz, etc.	EN - How would you use, calculate, or verify harmonics in a real project? Answer: A nonlinearity at 1 kHz can create components at 2 kHz, 3 kHz, and so on.
162. FR - Quel piège d'entretien ou de conception faut-il connaître concernant harmoniques ? Réponse : Piège: des composantes non entières de la fondamentale sont plutôt des spurs ou intermodulations, pas des harmoniques simples.	EN - What interview or design trap should you know about harmonics? Answer: Trap: non-integer-related components are spurs or intermodulation products, not simple harmonics.

163. FR - Qu'est-ce que spectre complexe ? Expliquez le principe DSP. Réponse : Un spectre complexe contient une partie réelle et imaginaire, ou de façon équivalente magnitude et phase.	EN - What is complex spectrum? Explain the DSP principle. Answer: A complex spectrum contains real and imaginary parts, or equivalently magnitude and phase.
164. FR - Comment utiliseriez-vous, calculeriez-vous ou vérifieriez-vous spectre complexe dans un projet réel ? Réponse : La phase est indispensable pour reconstruire correctement un waveform à partir de ses composantes.	EN - How would you use, calculate, or verify complex spectrum in a real project? Answer: Phase is essential to correctly reconstruct a waveform from its components.
165. FR - Quel piège d'entretien ou de conception faut-il connaître concernant spectre complexe ? Réponse : Piège: deux signaux peuvent avoir la même magnitude FFT mais des formes temporelles différentes à cause de la phase.	EN - What interview or design trap should you know about complex spectrum? Answer: Trap: two signals can have the same FFT magnitude but different time waveforms because of phase.

12. DFT, bins et résolution fréquentielle / DFT, Bins, and Frequency Resolution

166. FR - Qu'est-ce que DFT ? Expliquez le principe DSP. Réponse : La DFT transforme N échantillons temporels en N composantes fréquentielles complexes discrètes.	EN - What is DFT? Explain the DSP principle. Answer: The DFT transforms N time samples into N discrete complex frequency components.
167. FR - Comment utiliseriez-vous, calculeriez-vous ou vérifieriez-vous DFT dans un projet réel ? Réponse : Elle est la base mathématique de l'analyse spectrale numérique par FFT.	EN - How would you use, calculate, or verify DFT in a real project? Answer: It is the mathematical basis of digital spectral analysis using the FFT.
168. FR - Quel piège d'entretien ou de conception faut-il connaître concernant DFT ? Réponse : Piège: la DFT suppose implicitement que le bloc de N échantillons se répète périodiquement.	EN - What interview or design trap should you know about DFT? Answer: Trap: the DFT implicitly assumes the N-sample record repeats periodically.
169. FR - Qu'est-ce que bin FFT/DFT ? Expliquez le principe DSP. Réponse : Un bin est un point fréquentiel discret de la DFT; le bin k correspond à $k \cdot F_s/N$.	EN - What is FFT/DFT bin? Explain the DSP principle. Answer: A bin is one discrete DFT frequency point; bin k corresponds to $k \cdot F_s/N$.
170. FR - Comment utiliseriez-vous, calculeriez-vous ou vérifieriez-vous bin FFT/DFT dans un projet réel ? Réponse : Avec $F_s=48$ kHz et $N=1024$, l'espacement des bins est 46,875 Hz.	EN - How would you use, calculate, or verify FFT/DFT bin in a real project? Answer: With $F_s=48$ kHz and $N=1024$, bin spacing is 46.875 Hz.
171. FR - Quel piège d'entretien ou de conception faut-il connaître concernant bin FFT/DFT ? Réponse : Piège: une fréquence entre deux bins répartit son énergie, surtout sans cohérence ou fenêtre adaptée.	EN - What interview or design trap should you know about FFT/DFT bin? Answer: Trap: a frequency between bins spreads its energy, especially without coherence or a suitable window.
172. FR - Qu'est-ce que résolution fréquentielle DFT ? Expliquez le principe DSP. Réponse : La résolution de grille vaut $\Delta f = F_s/N$.	EN - What is DFT frequency resolution? Explain the DSP principle. Answer: Frequency-grid resolution is $\Delta f = F_s/N$.
173. FR - Comment utiliseriez-vous, calculeriez-vous ou vérifieriez-vous résolution fréquentielle DFT dans un projet réel ? Réponse : À F_s constant, doubler N divise l'espacement des bins par deux mais double aussi la durée du record.	EN - How would you use, calculate, or verify DFT frequency resolution in a real project? Answer: At constant F_s , doubling N halves bin spacing but also doubles record duration.
174. FR - Quel piège d'entretien ou de conception faut-il connaître concernant résolution fréquentielle DFT ? Réponse : Piège: zero-padding rend le tracé plus lisse mais n'améliore pas la résolution physique du record original.	EN - What interview or design trap should you know about DFT frequency resolution? Answer: Trap: zero-padding makes the plot smoother but does not improve the physical resolution of the original record.
175. FR - Qu'est-ce que magnitude DFT ? Expliquez le principe DSP. Réponse : La magnitude d'un bin est $\sqrt{\text{Re}^2 + \text{Im}^2}$; son échelle dépend de la normalisation et de la fenêtre.	EN - What is DFT magnitude? Explain the DSP principle. Answer: The magnitude of a bin is $\sqrt{\text{Re}^2 + \text{Im}^2}$; its scale depends on normalization and windowing.

176. FR - Comment utiliseriez-vous, calculeriez-vous ou vérifieriez-vous magnitude DFT dans un projet réel ? Réponse : Pour une mesure d'amplitude, appliquez le facteur de normalisation et le coherent gain de la fenêtre.	EN - How would you use, calculate, or verify DFT magnitude in a real project? Answer: For amplitude measurement, apply the normalization factor and the window coherent gain.
177. FR - Quel piège d'entretien ou de conception faut-il connaître concernant magnitude DFT ? Réponse : Piège: lire directement $ FFT $ sans normalisation peut donner une amplitude fausse d'un facteur N ou 2.	EN - What interview or design trap should you know about DFT magnitude? Answer: Trap: reading raw $ FFT $ without normalization can give amplitude errors by a factor of N or 2.
178. FR - Qu'est-ce que phase DFT ? Expliquez le principe DSP. Réponse : La phase d'un bin est $\text{atan2}(\text{Im}, \text{Re})$ et décrit la phase de cette composante par rapport au record.	EN - What is DFT phase? Explain the DSP principle. Answer: A bin phase is $\text{atan2}(\text{Im}, \text{Re})$ and describes that component's phase relative to the record.
179. FR - Comment utiliseriez-vous, calculeriez-vous ou vérifieriez-vous phase DFT dans un projet réel ? Réponse : Elle peut servir à mesurer retard, alignement de voies ou réponse de phase d'un filtre.	EN - How would you use, calculate, or verify DFT phase in a real project? Answer: It can measure delay, channel alignment, or filter phase response.
180. FR - Quel piège d'entretien ou de conception faut-il connaître concernant phase DFT ? Réponse : Piège: la phase devient très instable quand la magnitude du bin est proche du bruit.	EN - What interview or design trap should you know about DFT phase? Answer: Trap: phase becomes very unstable when bin magnitude is near the noise floor.

13. FFT, complexité et implémentation / FFT, Complexity, and Implementation

181. FR - Qu'est-ce que FFT ? Expliquez le principe DSP. Réponse : La FFT est une famille d'algorithmes qui calcule la DFT beaucoup plus efficacement.	EN - What is FFT? Explain the DSP principle. Answer: The FFT is a family of algorithms that computes the DFT much more efficiently.
182. FR - Comment utiliseriez-vous, calculeriez-vous ou vérifieriez-vous FFT dans un projet réel ? Réponse : Elle réduit typiquement la complexité de $O(N^2)$ à $O(N \log_2 N)$.	EN - How would you use, calculate, or verify FFT in a real project? Answer: It typically reduces complexity from $O(N^2)$ to $O(N \log_2 N)$.
183. FR - Quel piège d'entretien ou de conception faut-il connaître concernant FFT ? Réponse : Piège: une FFT rapide ne corrige pas un mauvais échantillonnage, aliasing ou saturation.	EN - What interview or design trap should you know about FFT? Answer: Trap: a fast FFT does not fix poor sampling, aliasing, or saturation.
184. FR - Qu'est-ce que FFT radix-2 ? Expliquez le principe DSP. Réponse : Une FFT radix-2 décompose récursivement un problème N points en sous-problèmes pairs et impairs.	EN - What is radix-2 FFT? Explain the DSP principle. Answer: A radix-2 FFT recursively decomposes an N-point problem into even and odd subproblems.
185. FR - Comment utiliseriez-vous, calculeriez-vous ou vérifieriez-vous FFT radix-2 dans un projet réel ? Réponse : Elle est très pratique quand N est une puissance de deux, par exemple 256, 1024 ou 4096.	EN - How would you use, calculate, or verify radix-2 FFT in a real project? Answer: It is very convenient when N is a power of two, such as 256, 1024, or 4096.
186. FR - Quel piège d'entretien ou de conception faut-il connaître concernant FFT radix-2 ? Réponse : Piège: imposer radix-2 à une taille arbitraire peut nécessiter padding ou un autre algorithme.	EN - What interview or design trap should you know about radix-2 FFT? Answer: Trap: forcing radix-2 on an arbitrary size may require padding or another algorithm.
187. FR - Qu'est-ce que complexité $O(N \log N)$? Expliquez le principe DSP. Réponse : La FFT économise énormément d'opérations par rapport à une DFT directe quand N devient grand.	EN - What is $O(N \log N)$ complexity? Explain the DSP principle. Answer: The FFT saves a large number of operations versus direct DFT as N grows.

188. FR - Comment utiliseriez-vous, calculeriez-vous ou vérifieriez-vous complexité $O(N \log N)$ dans un projet réel ? Réponse : Pour un MCU, cette réduction peut décider si l'analyse respecte ou non la deadline temps réel.	EN - How would you use, calculate, or verify $O(N \log N)$ complexity in a real project? Answer: On an MCU, this reduction can determine whether the analysis meets the real-time deadline.
189. FR - Quel piège d'entretien ou de conception faut-il connaître concernant complexité $O(N \log N)$? Réponse : Piège: mémoire, transferts et cache peuvent devenir le vrai goulot d'étranglement même si le nombre de MAC est acceptable.	EN - What interview or design trap should you know about $O(N \log N)$ complexity? Answer: Trap: memory, transfers, and cache can become the real bottleneck even when MAC count is acceptable.
190. FR - Qu'est-ce que bit reversal ? Expliquez le principe DSP. Réponse : Certains algorithmes FFT radix-2 réordonnent les indices selon l'inversion des bits.	EN - What is bit reversal? Explain the DSP principle. Answer: Some radix-2 FFT algorithms reorder indices using bit-reversed addressing.
191. FR - Comment utiliseriez-vous, calculeriez-vous ou vérifieriez-vous bit reversal dans un projet réel ? Réponse : Les bibliothèques optimisées cachent souvent cette étape, mais il faut connaître l'ordre de sortie attendu.	EN - How would you use, calculate, or verify bit reversal in a real project? Answer: Optimized libraries often hide this step, but you must know the expected output order.
192. FR - Quel piège d'entretien ou de conception faut-il connaître concernant bit reversal ? Réponse : Piège: interpréter une sortie bit-reversed comme une FFT naturelle produit un spectre apparemment incohérent.	EN - What interview or design trap should you know about bit reversal? Answer: Trap: interpreting bit-reversed output as natural-order FFT produces an apparently scrambled spectrum.
193. FR - Qu'est-ce que real FFT ? Expliquez le principe DSP. Réponse : Une FFT réelle exploite le fait que l'entrée temporelle est réelle pour réduire calcul et mémoire.	EN - What is real FFT? Explain the DSP principle. Answer: A real FFT exploits real-valued time input to reduce computation and memory.
194. FR - Comment utiliseriez-vous, calculeriez-vous ou vérifieriez-vous real FFT dans un projet réel ? Réponse : Pour un signal réel, le spectre complet possède une symétrie conjuguée, donc seule une moitié est indépendante.	EN - How would you use, calculate, or verify real FFT in a real project? Answer: For a real signal, the full spectrum has conjugate symmetry, so only half is independent.
195. FR - Quel piège d'entretien ou de conception faut-il connaître concernant real FFT ? Réponse : Piège: oublier la symétrie et les conventions de packing d'une librairie conduit à de mauvais bins.	EN - What interview or design trap should you know about real FFT? Answer: Trap: ignoring symmetry and library packing conventions leads to wrong bin interpretation.

14. Fenêtres, fuite spectrale et amplitude / Windows, Spectral Leakage, and Amplitude

196. FR - Qu'est-ce que fuite spectrale ? Expliquez le principe DSP. Réponse : La fuite spectrale apparaît quand le record FFT ne contient pas un nombre entier de périodes et l'énergie s'étale sur plusieurs bins.	EN - What is spectral leakage? Explain the DSP principle. Answer: Spectral leakage occurs when the FFT record does not contain an integer number of periods and energy spreads across bins.
197. FR - Comment utiliseriez-vous, calculeriez-vous ou vérifieriez-vous fuite spectrale dans un projet réel ? Réponse : Une fenêtre appropriée réduit les lobes secondaires au prix d'un lobe principal plus large.	EN - How would you use, calculate, or verify spectral leakage in a real project? Answer: A suitable window reduces sidelobes at the cost of a wider main lobe.
198. FR - Quel piège d'entretien ou de conception faut-il connaître concernant fuite spectrale ? Réponse : Piège: confondre leakage avec bruit réel peut conduire à chercher une panne qui n'existe pas.	EN - What interview or design trap should you know about spectral leakage? Answer: Trap: confusing leakage with real noise can lead to searching for a fault that does not exist.
199. FR - Qu'est-ce que fenêtre rectangulaire ? Expliquez le principe DSP. Réponse : La fenêtre rectangulaire revient à utiliser directement le bloc d'échantillons sans pondération.	EN - What is rectangular window? Explain the DSP principle. Answer: A rectangular window means using the sample block directly with no tapering.

200. FR - Comment utiliseriez-vous, calculeriez-vous ou vérifieriez-vous fenêtre rectangulaire dans un projet réel ? Réponse : Elle donne un lobe principal étroit mais des lobes secondaires élevés; elle est excellente en échantillonnage cohérent.	EN - How would you use, calculate, or verify rectangular window in a real project? Answer: It gives a narrow main lobe but high sidelobes; it is excellent for coherent sampling.
201. FR - Quel piège d'entretien ou de conception faut-il connaître concernant fenêtre rectangulaire ? Réponse : Piège: hors cohérence, ses lobes secondaires peuvent masquer de petites composantes proches d'un grand ton.	EN - What interview or design trap should you know about rectangular window? Answer: Trap: without coherence, its sidelobes can hide small components near a large tone.
202. FR - Qu'est-ce que fenêtre Hann ? Expliquez le principe DSP. Réponse : La fenêtre Hann réduit fortement la fuite spectrale avec un compromis raisonnable entre largeur du lobe principal et lobes secondaires.	EN - What is Hann window? Explain the DSP principle. Answer: The Hann window strongly reduces leakage with a reasonable tradeoff between main-lobe width and sidelobes.
203. FR - Comment utiliseriez-vous, calculeriez-vous ou vérifieriez-vous fenêtre Hann dans un projet réel ? Réponse : Elle est un bon choix général pour l'analyse de spectres non cohérents.	EN - How would you use, calculate, or verify Hann window in a real project? Answer: It is a good general-purpose choice for noncoherent spectral analysis.
204. FR - Quel piège d'entretien ou de conception faut-il connaître concernant fenêtre Hann ? Réponse : Piège: il faut corriger son cohérent gain si l'on veut une amplitude précise.	EN - What interview or design trap should you know about Hann window? Answer: Trap: its coherent gain must be corrected for accurate amplitude measurement.
205. FR - Qu'est-ce que fenêtre Hamming ? Expliquez le principe DSP. Réponse : La fenêtre Hamming est proche de Hann mais optimise différemment le niveau des lobes secondaires.	EN - What is Hamming window? Explain the DSP principle. Answer: The Hamming window is similar to Hann but optimizes sidelobe level differently.
206. FR - Comment utiliseriez-vous, calculeriez-vous ou vérifieriez-vous fenêtre Hamming dans un projet réel ? Réponse : Elle est souvent utilisée en traitement de parole et analyse générale.	EN - How would you use, calculate, or verify Hamming window in a real project? Answer: It is often used in speech processing and general analysis.
207. FR - Quel piège d'entretien ou de conception faut-il connaître concernant fenêtre Hamming ? Réponse : Piège: aucune fenêtre n'est universellement meilleure; le choix dépend de résolution et dynamique recherchées.	EN - What interview or design trap should you know about Hamming window? Answer: Trap: no window is universally best; choice depends on desired resolution and dynamic range.
208. FR - Qu'est-ce que fenêtre Blackman ? Expliquez le principe DSP. Réponse : La fenêtre Blackman offre de faibles lobes secondaires mais un lobe principal plus large.	EN - What is Blackman window? Explain the DSP principle. Answer: The Blackman window offers low sidelobes but a wider main lobe.
209. FR - Comment utiliseriez-vous, calculeriez-vous ou vérifieriez-vous fenêtre Blackman dans un projet réel ? Réponse : Elle aide à voir de petites composantes loin d'un ton puissant quand la résolution fine est moins prioritaire.	EN - How would you use, calculate, or verify Blackman window in a real project? Answer: It helps reveal small components away from a strong tone when fine resolution is less important.
210. FR - Quel piège d'entretien ou de conception faut-il connaître concernant fenêtre Blackman ? Réponse : Piège: son lobe principal large peut fusionner deux tons très proches.	EN - What interview or design trap should you know about Blackman window? Answer: Trap: its wide main lobe can merge two closely spaced tones.

15. Convolution et traitement par blocs / Convolution and Block Processing

211. FR - Qu'est-ce que convolution ? Expliquez le principe DSP. Réponse : La convolution combine une entrée $x[n]$ avec une réponse impulsionnelle $h[n]$ pour produire la sortie d'un système LTI.	EN - What is convolution? Explain the DSP principle. Answer: Convolution combines input $x[n]$ with impulse response $h[n]$ to produce an LTI system output.
--	--

212. FR - Comment utiliseriez-vous, calculeriez-vous ou vérifieriez-vous convolution dans un projet réel ? Réponse : Pour un FIR, chaque sortie est une somme pondérée de plusieurs échantillons d'entrée.	EN - How would you use, calculate, or verify convolution in a real project? Answer: For an FIR, each output is a weighted sum of several input samples.
213. FR - Quel piège d'entretien ou de conception faut-il connaître concernant convolution ? Réponse : Piège: l'ordre des indices et les conditions initiales sont des sources fréquentes d'erreurs de code.	EN - What interview or design trap should you know about convolution? Answer: Trap: index ordering and initial conditions are frequent coding error sources.
214. FR - Qu'est-ce que convolution linéaire ? Expliquez le principe DSP. Réponse : La convolution linéaire de séquences de longueurs N et M produit N+M-1 échantillons.	EN - What is linear convolution? Explain the DSP principle. Answer: Linear convolution of sequences of lengths N and M produces N+M-1 samples.
215. FR - Comment utiliseriez-vous, calculeriez-vous ou vérifieriez-vous convolution linéaire dans un projet réel ? Réponse : Elle décrit la sortie physique classique d'un FIR avec des séquences finies.	EN - How would you use, calculate, or verify linear convolution in a real project? Answer: It describes the usual physical output of an FIR for finite sequences.
216. FR - Quel piège d'entretien ou de conception faut-il connaître concernant convolution linéaire ? Réponse : Piège: calculer une FFT de taille trop courte réalise une convolution circulaire et crée du wrap-around.	EN - What interview or design trap should you know about linear convolution? Answer: Trap: using an FFT that is too short performs circular convolution and creates wrap-around.
217. FR - Qu'est-ce que convolution circulaire ? Expliquez le principe DSP. Réponse : La convolution circulaire suppose que les séquences sont périodiques modulo N.	EN - What is circular convolution? Explain the DSP principle. Answer: Circular convolution assumes sequences are periodic modulo N.
218. FR - Comment utiliseriez-vous, calculeriez-vous ou vérifieriez-vous convolution circulaire dans un projet réel ? Réponse : Elle apparaît naturellement quand on multiplie directement deux DFT de même taille sans zero-padding suffisant.	EN - How would you use, calculate, or verify circular convolution in a real project? Answer: It naturally appears when multiplying two same-size DFTs without sufficient zero-padding.
219. FR - Quel piège d'entretien ou de conception faut-il connaître concernant convolution circulaire ? Réponse : Piège: confondre convolution circulaire et linéaire produit des artefacts au début ou à la fin du bloc.	EN - What interview or design trap should you know about circular convolution? Answer: Trap: confusing circular and linear convolution produces artifacts at block boundaries.
220. FR - Qu'est-ce que overlap-add ? Expliquez le principe DSP. Réponse : Overlap-add calcule une longue convolution par FFT en découpant l'entrée en blocs, puis en additionnant les recouvrements.	EN - What is overlap-add? Explain the DSP principle. Answer: Overlap-add computes long convolution by FFT using input blocks and adding overlapping output regions.
221. FR - Comment utiliseriez-vous, calculeriez-vous ou vérifieriez-vous overlap-add dans un projet réel ? Réponse : Il est efficace pour des FIR très longs quand la FFT devient moins coûteuse que la convolution directe.	EN - How would you use, calculate, or verify overlap-add in a real project? Answer: It is efficient for very long FIR filters when FFT processing is cheaper than direct convolution.
222. FR - Quel piège d'entretien ou de conception faut-il connaître concernant overlap-add ? Réponse : Piège: une mauvaise taille de FFT ou un mauvais recouvrement provoque des discontinuités de bloc.	EN - What interview or design trap should you know about overlap-add? Answer: Trap: wrong FFT size or overlap causes block discontinuities.
223. FR - Qu'est-ce que overlap-save ? Expliquez le principe DSP. Réponse : Overlap-save conserve un recouvrement d'entrée, réalise une convolution circulaire par FFT, puis jette les échantillons corrompus.	EN - What is overlap-save? Explain the DSP principle. Answer: Overlap-save keeps overlapping input, performs circular convolution by FFT, then discards corrupted samples.
224. FR - Comment utiliseriez-vous, calculeriez-vous ou vérifieriez-vous overlap-save dans un projet réel ? Réponse : Il évite l'étape explicite d'addition des recouvrements de sortie.	EN - How would you use, calculate, or verify overlap-save in a real project? Answer: It avoids explicit addition of overlapping output regions.

225. FR - Quel piège d'entretien ou de conception faut-il connaître concernant overlap-save ?

Réponse : Piège: jeter le mauvais nombre d'échantillons rend la sortie décalée ou contaminée.

EN - What interview or design trap should you know about overlap-save?

Answer: Trap: discarding the wrong number of samples makes the output shifted or corrupted.

16. Corrélation, autocorrélation et détection / Correlation, Autocorrelation, and Detection

226. FR - Qu'est-ce que corrélation croisée ? Expliquez le principe DSP.

Réponse : La corrélation croisée mesure la similarité entre deux signaux en fonction d'un décalage relatif.

EN - What is cross-correlation? Explain the DSP principle.

Answer: Cross-correlation measures similarity between two signals as a function of relative lag.

227. FR - Comment utiliseriez-vous, calculeriez-vous ou vérifieriez-vous corrélation croisée dans un projet réel ?

Réponse : Le pic de corrélation peut estimer le retard entre deux voies ou capteurs.

EN - How would you use, calculate, or verify cross-correlation in a real project?

Answer: The correlation peak can estimate delay between two channels or sensors.

228. FR - Quel piège d'entretien ou de conception faut-il connaître concernant corrélation croisée ?

Réponse : Piège: des offsets DC ou gains différents peuvent biaiser une corrélation non normalisée.

EN - What interview or design trap should you know about cross-correlation?

Answer: Trap: DC offsets or different gains can bias unnormalized correlation.

229. FR - Qu'est-ce que autocorrélation ? Expliquez le principe DSP.

Réponse : L'autocorrélation compare un signal avec des versions retardées de lui-même.

EN - What is autocorrelation? Explain the DSP principle.

Answer: Autocorrelation compares a signal with delayed versions of itself.

230. FR - Comment utiliseriez-vous, calculeriez-vous ou vérifieriez-vous autocorrélation dans un projet réel ?

Réponse : Elle peut révéler périodicité, fréquence fondamentale ou structure répétitive dans le bruit.

EN - How would you use, calculate, or verify autocorrelation in a real project?

Answer: It can reveal periodicity, fundamental frequency, or repeating structure in noise.

231. FR - Quel piège d'entretien ou de conception faut-il connaître concernant autocorrélation ?

Réponse : Piège: une forte composante DC crée un fond de corrélation important si elle n'est pas retirée.

EN - What interview or design trap should you know about autocorrelation?

Answer: Trap: a strong DC component creates a large correlation background if not removed.

232. FR - Qu'est-ce que estimation de retard ? Expliquez le principe DSP.

Réponse : Le retard entre deux signaux peut être estimé par la position du maximum de corrélation.

EN - What is delay estimation? Explain the DSP principle.

Answer: Delay between two signals can be estimated from the location of the correlation maximum.

233. FR - Comment utiliseriez-vous, calculeriez-vous ou vérifieriez-vous estimation de retard dans un projet réel ?

Réponse : À $F_s=10$ kHz, un décalage de 25 échantillons correspond à 2,5 ms.

EN - How would you use, calculate, or verify delay estimation in a real project?

Answer: At $F_s=10$ kHz, a 25-sample lag corresponds to 2.5 ms.

234. FR - Quel piège d'entretien ou de conception faut-il connaître concernant estimation de retard ?

Réponse : Piège: la résolution brute est limitée à T_s sauf interpolation ou méthode sub-sample.

EN - What interview or design trap should you know about delay estimation?

Answer: Trap: raw resolution is limited to T_s unless interpolation or a sub-sample method is used.

235. FR - Qu'est-ce que filtre adapté ? Expliquez le principe DSP.

Réponse : Un matched filter maximise le SNR de détection d'un motif connu dans un bruit blanc additif.

EN - What is matched filter? Explain the DSP principle.

Answer: A matched filter maximizes detection SNR for a known pattern in additive white noise.

236. FR - Comment utiliseriez-vous, calculeriez-vous ou vérifieriez-vous filtre adapté dans un projet réel ?

Réponse : Il est lié à la corrélation du signal reçu avec le motif attendu.

EN - How would you use, calculate, or verify matched filter in a real project?

Answer: It is related to correlating the received signal with the expected template.

237. FR - Quel piège d'entretien ou de conception faut-il connaître concernant filtre adapté ? Réponse : Piège: si le motif attendu change ou si le canal le déforme fortement, la performance chute.	EN - What interview or design trap should you know about matched filter? Answer: Trap: if the expected pattern changes or the channel strongly distorts it, performance drops.
238. FR - Qu'est-ce que corrélation normalisée ? Expliquez le principe DSP. Réponse : La corrélation normalisée réduit l'influence des différences de gain en rapportant la corrélation à l'énergie des signaux.	EN - What is normalized correlation? Explain the DSP principle. Answer: Normalized correlation reduces gain dependence by scaling correlation with signal energies.
239. FR - Comment utiliseriez-vous, calculeriez-vous ou vérifieriez-vous corrélation normalisée dans un projet réel ? Réponse : Elle est utile pour comparer des formes similaires avec amplitudes différentes.	EN - How would you use, calculate, or verify normalized correlation in a real project? Answer: It is useful for comparing similar shapes with different amplitudes.
240. FR - Quel piège d'entretien ou de conception faut-il connaître concernant corrélation normalisée ? Réponse : Piège: si l'énergie d'une fenêtre est presque nulle, la normalisation devient numériquement fragile.	EN - What interview or design trap should you know about normalized correlation? Answer: Trap: if a window has near-zero energy, normalization becomes numerically fragile.

17. Transformée en Z, pôles et zéros / Z-Transform, Poles, and Zeros

241. FR - Qu'est-ce que transformée en Z ? Expliquez le principe DSP. Réponse : La transformée en Z généralise la transformée de Fourier pour analyser systèmes discrets, stabilité et équations aux différences.	EN - What is Z-transform? Explain the DSP principle. Answer: The Z-transform generalizes Fourier analysis for discrete systems, stability, and difference equations.
242. FR - Comment utiliseriez-vous, calculeriez-vous ou vérifieriez-vous transformée en Z dans un projet réel ? Réponse : Une fonction de transfert $H(z)=Y(z)/X(z)$ permet d'étudier filtres et systèmes récurrents.	EN - How would you use, calculate, or verify Z-transform in a real project? Answer: A transfer function $H(z)=Y(z)/X(z)$ lets you study filters and recursive systems.
243. FR - Quel piège d'entretien ou de conception faut-il connaître concernant transformée en Z ? Réponse : Piège: une expression algébrique seule est incomplète sans sa région de convergence dans certains cas.	EN - What interview or design trap should you know about Z-transform? Answer: Trap: an algebraic expression alone can be incomplete without its region of convergence in some cases.
244. FR - Qu'est-ce que région de convergence ROC ? Expliquez le principe DSP. Réponse : La ROC indique les valeurs de z pour lesquelles la somme de la transformée en Z converge.	EN - What is region of convergence ROC? Explain the DSP principle. Answer: The ROC indicates values of z for which the Z-transform sum converges.
245. FR - Comment utiliseriez-vous, calculeriez-vous ou vérifieriez-vous région de convergence ROC dans un projet réel ? Réponse : Pour un système causal rationnel stable, la ROC doit être à l'extérieur du pôle le plus éloigné et inclure le cercle unité.	EN - How would you use, calculate, or verify region of convergence ROC in a real project? Answer: For a causal stable rational system, the ROC is outside the outermost pole and includes the unit circle.
246. FR - Quel piège d'entretien ou de conception faut-il connaître concernant région de convergence ROC ? Réponse : Piège: mêmes pôles et zéros peuvent correspondre à des séquences différentes si la ROC diffère.	EN - What interview or design trap should you know about region of convergence ROC? Answer: Trap: the same poles and zeros can represent different sequences if the ROC differs.
247. FR - Qu'est-ce que pôles ? Expliquez le principe DSP. Réponse : Les pôles sont les valeurs de z qui annulent le dénominateur de $H(z)$ et tendent à amplifier la réponse.	EN - What is poles? Explain the DSP principle. Answer: Poles are z values that zero the denominator of $H(z)$ and tend to reinforce response behavior.
248. FR - Comment utiliseriez-vous, calculeriez-vous ou vérifieriez-vous pôles dans un projet réel ? Réponse : Pour un IIR causal stable, tous les pôles doivent être strictement à l'intérieur du cercle unité.	EN - How would you use, calculate, or verify poles in a real project? Answer: For a causal stable IIR, all poles must lie strictly inside the unit circle.

249. FR - Quel piège d'entretien ou de conception faut-il connaître concernant pôles ? Réponse : Piège: une quantification de coefficients peut déplacer un pôle et réduire la marge de stabilité.	EN - What interview or design trap should you know about poles? Answer: Trap: coefficient quantization can move a pole and reduce stability margin.
250. FR - Qu'est-ce que zéros ? Expliquez le principe DSP. Réponse : Les zéros sont les valeurs de z qui annulent le numérateur de $H(z)$ et créent des atténuations dans la réponse.	EN - What is zeros? Explain the DSP principle. Answer: Zeros are z values that zero the numerator of $H(z)$ and create attenuation in the response.
251. FR - Comment utiliserez-vous, calculerez-vous ou vérifierez-vous zéros dans un projet réel ? Réponse : Un zéro sur le cercle unité à une fréquence donnée peut créer un notch profond à cette fréquence.	EN - How would you use, calculate, or verify zeros in a real project? Answer: A zero on the unit circle at a given frequency can create a deep notch there.
252. FR - Quel piège d'entretien ou de conception faut-il connaître concernant zéros ? Réponse : Piège: un zéro idéal peut devenir moins profond avec erreurs de coefficients et précision finie.	EN - What interview or design trap should you know about zeros? Answer: Trap: an ideal zero can become less deep with coefficient errors and finite precision.
253. FR - Qu'est-ce que cercle unité ? Expliquez le principe DSP. Réponse : Le cercle unité $z =1$ relie $H(z)$ à la réponse fréquentielle $H(e^{j\omega})$.	EN - What is unit circle? Explain the DSP principle. Answer: The unit circle $z =1$ connects $H(z)$ to the frequency response $H(e^{j\omega})$.
254. FR - Comment utiliserez-vous, calculerez-vous ou vérifierez-vous cercle unité dans un projet réel ? Réponse : On évalue $H(z)$ sur le cercle unité pour obtenir gain et phase selon la fréquence numérique.	EN - How would you use, calculate, or verify unit circle in a real project? Answer: Evaluate $H(z)$ on the unit circle to obtain gain and phase versus digital frequency.
255. FR - Quel piège d'entretien ou de conception faut-il connaître concernant cercle unité ? Réponse : Piège: un pôle très proche du cercle unité peut donner une résonance forte et une grande sensibilité numérique.	EN - What interview or design trap should you know about unit circle? Answer: Trap: a pole very close to the unit circle can create strong resonance and high numerical sensitivity.

18. Filtres numériques: équations et réponses / Digital Filters: Equations and Responses

256. FR - Qu'est-ce que équation aux différences ? Expliquez le principe DSP. Réponse : Une équation aux différences exprime $y[n]$ à partir d'échantillons d'entrée et éventuellement de sorties passées.	EN - What is difference equation? Explain the DSP principle. Answer: A difference equation expresses $y[n]$ from input samples and possibly past output samples.
257. FR - Comment utiliserez-vous, calculerez-vous ou vérifierez-vous équation aux différences dans un projet réel ? Réponse : Elle se traduit directement en additions, multiplications, retards et mémoire dans le firmware.	EN - How would you use, calculate, or verify difference equation in a real project? Answer: It maps directly to additions, multiplications, delays, and memory in firmware.
258. FR - Quel piège d'entretien ou de conception faut-il connaître concernant équation aux différences ? Réponse : Piège: une erreur d'indice ou de signe dans un terme de feedback peut rendre un IIR instable.	EN - What interview or design trap should you know about difference equation? Answer: Trap: an index or sign error in a feedback term can make an IIR unstable.
259. FR - Qu'est-ce que fonction de transfert numérique ? Expliquez le principe DSP. Réponse : $H(z)=Y(z)/X(z)$ décrit le rapport sortie/entrée d'un système LTI discret sous conditions initiales nulles.	EN - What is digital transfer function? Explain the DSP principle. Answer: $H(z)=Y(z)/X(z)$ describes the output/input ratio of a discrete LTI system with zero initial conditions.
260. FR - Comment utiliserez-vous, calculerez-vous ou vérifierez-vous fonction de transfert numérique dans un projet réel ? Réponse : Les coefficients du numérateur créent des zéros; ceux du dénominateur déterminent les pôles.	EN - How would you use, calculate, or verify digital transfer function in a real project? Answer: Numerator coefficients create zeros; denominator coefficients determine poles.

261. FR - Quel piège d'entretien ou de conception faut-il connaître concernant fonction de transfert numérique ? Réponse : Piège: ne pas confondre l'ordre écrit des coefficients avec la convention de la librairie utilisée.	EN - What interview or design trap should you know about digital transfer function? Answer: Trap: do not confuse coefficient ordering with the convention used by a library.
262. FR - Qu'est-ce que réponse fréquentielle ? Expliquez le principe DSP. Réponse : La réponse fréquentielle donne gain et phase d'un système selon la fréquence.	EN - What is frequency response? Explain the DSP principle. Answer: Frequency response gives system gain and phase versus frequency.
263. FR - Comment utiliseriez-vous, calculeriez-vous ou vérifieriez-vous réponse fréquentielle dans un projet réel ? Réponse : On peut la mesurer avec sweep, bruit large bande ou FFT entrée/sortie selon l'application.	EN - How would you use, calculate, or verify frequency response in a real project? Answer: It can be measured with a sweep, broadband noise, or input/output FFT depending on the application.
264. FR - Quel piège d'entretien ou de conception faut-il connaître concernant réponse fréquentielle ? Réponse : Piège: mesurer seulement la magnitude peut masquer un problème de phase ou de group delay.	EN - What interview or design trap should you know about frequency response? Answer: Trap: measuring magnitude only can hide a phase or group-delay problem.
265. FR - Qu'est-ce que group delay ? Expliquez le principe DSP. Réponse : Le group delay décrit le retard subi par l'enveloppe d'un paquet de fréquences et dérive de la phase par rapport à omega.	EN - What is group delay? Explain the DSP principle. Answer: Group delay describes envelope delay of a frequency packet and derives from phase versus omega.
266. FR - Comment utiliseriez-vous, calculeriez-vous ou vérifieriez-vous group delay dans un projet réel ? Réponse : Un group delay plat préserve mieux la forme des impulsions et des signaux large bande.	EN - How would you use, calculate, or verify group delay in a real project? Answer: Flat group delay better preserves pulse and wideband waveform shape.
267. FR - Quel piège d'entretien ou de conception faut-il connaître concernant group delay ? Réponse : Piège: deux filtres avec même magnitude peuvent avoir des distorsions temporelles très différentes.	EN - What interview or design trap should you know about group delay? Answer: Trap: two filters with the same magnitude can have very different time-domain distortion.
268. FR - Qu'est-ce que ordre d'un filtre ? Expliquez le principe DSP. Réponse : L'ordre reflète la complexité dynamique du filtre et influence pente, mémoire et nombre d'opérations.	EN - What is filter order? Explain the DSP principle. Answer: Filter order reflects dynamic complexity and affects roll-off, memory, and operation count.
269. FR - Comment utiliseriez-vous, calculeriez-vous ou vérifieriez-vous ordre d'un filtre dans un projet réel ? Réponse : Un ordre plus élevé permet souvent une transition plus raide mais augmente coût et sensibilité numérique.	EN - How would you use, calculate, or verify filter order in a real project? Answer: Higher order often allows a steeper transition but increases cost and numerical sensitivity.
270. FR - Quel piège d'entretien ou de conception faut-il connaître concernant ordre d'un filtre ? Réponse : Piège: augmenter l'ordre sans besoin peut aggraver latence, bruit numérique et stabilité.	EN - What interview or design trap should you know about filter order? Answer: Trap: increasing order without need can worsen latency, numerical noise, and stability.

19. Filtres FIR / FIR Filters

271. FR - Qu'est-ce que filtre FIR ? Expliquez le principe DSP. Réponse : Un FIR possède une réponse impulsionnelle finie et utilise uniquement des échantillons d'entrée passés et présents dans sa forme standard.	EN - What is FIR filter? Explain the DSP principle. Answer: An FIR has finite impulse response and uses only present and past input samples in its standard form.
272. FR - Comment utiliseriez-vous, calculeriez-vous ou vérifieriez-vous filtre FIR dans un projet réel ? Réponse : Il est intrinsèquement BIBO stable si ses coefficients sont finis.	EN - How would you use, calculate, or verify FIR filter in a real project? Answer: It is inherently BIBO stable if its coefficients are finite.

273. FR - Quel piège d'entretien ou de conception faut-il connaître concernant filtre FIR ? Réponse : Piège: obtenir une transition très raide peut nécessiter beaucoup de taps et donc plus de MAC.	EN - What interview or design trap should you know about FIR filter? Answer: Trap: achieving a very steep transition may require many taps and therefore more MAC operations.
274. FR - Qu'est-ce que phase linéaire FIR ? Expliquez le principe DSP. Réponse : Un FIR à coefficients symétriques ou antisymétriques peut avoir une phase exactement linéaire.	EN - What is FIR linear phase? Explain the DSP principle. Answer: An FIR with symmetric or antisymmetric coefficients can have exactly linear phase.
275. FR - Comment utiliseriez-vous, calculeriez-vous ou vérifieriez-vous phase linéaire FIR dans un projet réel ? Réponse : La phase linéaire donne un group delay constant, utile quand la forme du waveform doit être préservée.	EN - How would you use, calculate, or verify FIR linear phase in a real project? Answer: Linear phase gives constant group delay, useful when waveform shape must be preserved.
276. FR - Quel piège d'entretien ou de conception faut-il connaître concernant phase linéaire FIR ? Réponse : Piège: phase linéaire implique généralement une latence d'environ la moitié de la longueur du filtre.	EN - What interview or design trap should you know about FIR linear phase? Answer: Trap: linear phase generally implies latency of about half the filter length.
277. FR - Qu'est-ce que taps FIR ? Expliquez le principe DSP. Réponse : Les taps sont les coefficients et retards utilisés dans la somme de convolution du FIR.	EN - What is FIR taps? Explain the DSP principle. Answer: FIR taps are the coefficients and delays used in the convolution sum.
278. FR - Comment utiliseriez-vous, calculeriez-vous ou vérifieriez-vous taps FIR dans un projet réel ? Réponse : Un FIR de 64 taps demande typiquement 64 multiplications-accumulations par échantillon sans optimisation de symétrie.	EN - How would you use, calculate, or verify FIR taps in a real project? Answer: A 64-tap FIR typically requires 64 multiply-accumulates per sample without symmetry optimization.
279. FR - Quel piège d'entretien ou de conception faut-il connaître concernant taps FIR ? Réponse : Piège: oublier la mémoire d'état des taps précédents donne une sortie incorrecte entre blocs.	EN - What interview or design trap should you know about FIR taps? Answer: Trap: forgetting state memory for previous taps gives incorrect output across blocks.
280. FR - Qu'est-ce que symétrie des coefficients FIR ? Expliquez le principe DSP. Réponse : La symétrie $h[k]=h[M-k]$ peut réduire le nombre de multiplications en combinant des échantillons symétriques.	EN - What is FIR coefficient symmetry? Explain the DSP principle. Answer: Symmetry $h[k]=h[M-k]$ can reduce multiplication count by combining symmetric samples.
281. FR - Comment utiliseriez-vous, calculeriez-vous ou vérifieriez-vous symétrie des coefficients FIR dans un projet réel ? Réponse : Elle est souvent exploitée dans les FIR de phase linéaire sur MCU ou FPGA.	EN - How would you use, calculate, or verify FIR coefficient symmetry in a real project? Answer: It is often exploited in linear-phase FIR filters on MCUs or FPGAs.
282. FR - Quel piège d'entretien ou de conception faut-il connaître concernant symétrie des coefficients FIR ? Réponse : Piège: l'optimisation doit respecter type de symétrie et longueur paire ou impaire.	EN - What interview or design trap should you know about FIR coefficient symmetry? Answer: Trap: the optimization must respect symmetry type and even/odd length.
283. FR - Qu'est-ce que MAC dans un FIR ? Expliquez le principe DSP. Réponse : Le cœur d'un FIR est une suite de multiply-accumulate: accumulator += sample*coefficient.	EN - What is MAC in an FIR? Explain the DSP principle. Answer: The core of an FIR is a sequence of multiply-accumulates: accumulator += sample*coefficient.
284. FR - Comment utiliseriez-vous, calculeriez-vous ou vérifieriez-vous MAC dans un FIR dans un projet réel ? Réponse : Les DSP, dsPIC et FPGA possèdent souvent du hardware MAC pour accélérer ce calcul.	EN - How would you use, calculate, or verify MAC in an FIR in a real project? Answer: DSPs, dsPICs, and FPGAs often include MAC hardware to accelerate this calculation.
285. FR - Quel piège d'entretien ou de conception faut-il connaître concernant MAC dans un FIR ? Réponse : Piège: le MAC peut déborder en fixed-point si l'accumulateur n'a pas assez de bits ou de saturation.	EN - What interview or design trap should you know about MAC in an FIR? Answer: Trap: a fixed-point MAC can overflow if the accumulator lacks enough bits or saturation.

20. Filtres IIR, biquads et stabilité / IIR Filters, Biquads, and Stability

286. FR - Qu'est-ce que filtre IIR ? Expliquez le principe DSP. Réponse : Un IIR utilise un feedback de sorties passées, ce qui produit théoriquement une réponse impulsionnelle infinie.	EN - What is IIR filter? Explain the DSP principle. Answer: An IIR uses feedback from past outputs, producing a theoretically infinite impulse response.
287. FR - Comment utiliseriez-vous, calculeriez-vous ou vérifieriez-vous filtre IIR dans un projet réel ? Réponse : Il peut obtenir une transition raide avec moins de coefficients qu'un FIR équivalent.	EN - How would you use, calculate, or verify IIR filter in a real project? Answer: It can achieve a steep transition with fewer coefficients than an equivalent FIR.
288. FR - Quel piège d'entretien ou de conception faut-il connaître concernant filtre IIR ? Réponse : Piège: feedback, quantification et saturation peuvent créer instabilité ou limit cycles.	EN - What interview or design trap should you know about IIR filter? Answer: Trap: feedback, quantization, and saturation can create instability or limit cycles.
289. FR - Qu'est-ce que biquad ? Expliquez le principe DSP. Réponse : Un biquad est une section IIR du second ordre avec deux pôles et jusqu'à deux zéros.	EN - What is biquad? Explain the DSP principle. Answer: A biquad is a second-order IIR section with two poles and up to two zeros.
290. FR - Comment utiliseriez-vous, calculeriez-vous ou vérifieriez-vous biquad dans un projet réel ? Réponse : Les filtres d'ordre élevé sont souvent implémentés comme cascade de biquads pour une meilleure robustesse numérique.	EN - How would you use, calculate, or verify biquad in a real project? Answer: High-order filters are often implemented as cascaded biquads for better numerical robustness.
291. FR - Quel piège d'entretien ou de conception faut-il connaître concernant biquad ? Réponse : Piège: l'ordre des sections et le scaling interne influencent le risque de saturation.	EN - What interview or design trap should you know about biquad? Answer: Trap: section ordering and internal scaling affect saturation risk.
292. FR - Qu'est-ce que stabilité IIR ? Expliquez le principe DSP. Réponse : Un IIR causal rationnel est BIBO stable si tous ses pôles sont strictement à l'intérieur du cercle unité.	EN - What is IIR stability? Explain the DSP principle. Answer: A causal rational IIR is BIBO stable if all its poles are strictly inside the unit circle.
293. FR - Comment utiliseriez-vous, calculeriez-vous ou vérifieriez-vous stabilité IIR dans un projet réel ? Réponse : Après quantification des coefficients, recalculer ou vérifier les pôles est une bonne pratique.	EN - How would you use, calculate, or verify IIR stability in a real project? Answer: After coefficient quantization, recalculating or checking poles is good practice.
294. FR - Quel piège d'entretien ou de conception faut-il connaître concernant stabilité IIR ? Réponse : Piège: des pôles très proches de 1 peuvent être déplacés par de petites erreurs numériques.	EN - What interview or design trap should you know about IIR stability? Answer: Trap: poles very close to 1 can move significantly with small numerical errors.
295. FR - Qu'est-ce que forme directe I et II ? Expliquez le principe DSP. Réponse : Les formes directes I et II réalisent la même fonction de transfert avec des structures mémoire différentes.	EN - What is Direct Form I and II? Explain the DSP principle. Answer: Direct Forms I and II realize the same transfer function with different memory structures.
296. FR - Comment utiliseriez-vous, calculeriez-vous ou vérifieriez-vous forme directe I et II dans un projet réel ? Réponse : La forme II transposée est souvent appréciée pour les biquads en calcul flottant ou DSP optimisé.	EN - How would you use, calculate, or verify Direct Form I and II in a real project? Answer: Transposed Direct Form II is often favored for biquads in floating-point or optimized DSP implementations.
297. FR - Quel piège d'entretien ou de conception faut-il connaître concernant forme directe I et II ? Réponse : Piège: des structures mathématiquement équivalentes peuvent avoir des sensibilités numériques différentes.	EN - What interview or design trap should you know about Direct Form I and II? Answer: Trap: mathematically equivalent structures can have different numerical sensitivities.

298. FR - Qu'est-ce que limit cycle IIR ? Expliquez le principe DSP. Réponse : Un limit cycle est une oscillation numérique persistante causée par quantification et feedback même avec une entrée nulle.	EN - What is IIR limit cycle? Explain the DSP principle. Answer: A limit cycle is a persistent numerical oscillation caused by quantization and feedback even with zero input.
299. FR - Comment utiliseriez-vous, calculeriez-vous ou vérifieriez-vous limit cycle IIR dans un projet réel ? Réponse : Saturation, rounding et structures robustes peuvent réduire ce risque en fixed-point.	EN - How would you use, calculate, or verify IIR limit cycle in a real project? Answer: Saturation, rounding, and robust structures can reduce the risk in fixed-point.
300. FR - Quel piège d'entretien ou de conception faut-il connaître concernant limit cycle IIR ? Réponse : Piège: observer une petite oscillation à zéro entrée ne signifie pas forcément bruit analogique.	EN - What interview or design trap should you know about IIR limit cycle? Answer: Trap: seeing a small oscillation with zero input does not necessarily mean analog noise.

21. Passe-bas, passe-haut, passe-bande, notch et all-pass / Low-Pass, High-Pass, Band-Pass, Notch, and All-Pass Filters

301. FR - Qu'est-ce que filtre passe-bas ? Expliquez le principe DSP. Réponse : Un passe-bas laisse passer les basses fréquences et atténue les fréquences au-dessus de sa transition.	EN - What is low-pass filter? Explain the DSP principle. Answer: A low-pass filter passes low frequencies and attenuates frequencies above its transition.
302. FR - Comment utiliseriez-vous, calculeriez-vous ou vérifieriez-vous filtre passe-bas dans un projet réel ? Réponse : Il sert à réduire bruit haute fréquence, lisser des capteurs ou préparer une décimation.	EN - How would you use, calculate, or verify low-pass filter in a real project? Answer: It is used to reduce high-frequency noise, smooth sensors, or prepare for decimation.
303. FR - Quel piège d'entretien ou de conception faut-il connaître concernant filtre passe-bas ? Réponse : Piège: trop filtrer ralentit la réponse et peut masquer des événements rapides.	EN - What interview or design trap should you know about low-pass filter? Answer: Trap: over-filtering slows response and can hide fast events.
304. FR - Qu'est-ce que filtre passe-haut ? Expliquez le principe DSP. Réponse : Un passe-haut atténue DC et basses fréquences tout en conservant les fréquences supérieures à sa transition.	EN - What is high-pass filter? Explain the DSP principle. Answer: A high-pass filter attenuates DC and low frequencies while preserving frequencies above its transition.
305. FR - Comment utiliseriez-vous, calculeriez-vous ou vérifieriez-vous filtre passe-haut dans un projet réel ? Réponse : Il peut supprimer offset lent, dérive ou composante de gravité selon le capteur.	EN - How would you use, calculate, or verify high-pass filter in a real project? Answer: It can remove slow offset, drift, or gravity component depending on the sensor.
306. FR - Quel piège d'entretien ou de conception faut-il connaître concernant filtre passe-haut ? Réponse : Piège: il peut supprimer une information réelle si la dynamique utile contient des basses fréquences.	EN - What interview or design trap should you know about high-pass filter? Answer: Trap: it can remove real information if useful dynamics contain low frequencies.
307. FR - Qu'est-ce que filtre passe-bande ? Expliquez le principe DSP. Réponse : Un passe-bande conserve une plage de fréquences entre deux coupures et atténue en dessous et au-dessus.	EN - What is band-pass filter? Explain the DSP principle. Answer: A band-pass filter keeps a frequency range between two cutoffs and attenuates below and above it.
308. FR - Comment utiliseriez-vous, calculeriez-vous ou vérifieriez-vous filtre passe-bande dans un projet réel ? Réponse : Il est utile pour extraire vibration, tonalité, porteuse ou bande audio spécifique.	EN - How would you use, calculate, or verify band-pass filter in a real project? Answer: It is useful for extracting vibration, tone, carrier, or a specific audio band.
309. FR - Quel piège d'entretien ou de conception faut-il connaître concernant filtre passe-bande ? Réponse : Piège: la largeur de bande et le group delay doivent être compatibles avec le signal modulé ou transitoire.	EN - What interview or design trap should you know about band-pass filter? Answer: Trap: bandwidth and group delay must match the modulated or transient signal.

310. FR - Qu'est-ce que filtre notch ? Expliquez le principe DSP. Réponse : Un notch crée une forte atténuation autour d'une fréquence étroite, par exemple 50 ou 60 Hz.	EN - What is notch filter? Explain the DSP principle. Answer: A notch filter creates strong attenuation around a narrow frequency, such as 50 or 60 Hz.
311. FR - Comment utiliseriez-vous, calculeriez-vous ou vérifieriez-vous filtre notch dans un projet réel ? Réponse : Il peut supprimer une interférence secteur tout en conservant le reste de la bande.	EN - How would you use, calculate, or verify notch filter in a real project? Answer: It can suppress mains interference while preserving the rest of the band.
312. FR - Quel piège d'entretien ou de conception faut-il connaître concernant filtre notch ? Réponse : Piège: un notch trop étroit devient sensible à la dérive de fréquence; trop large détruit du signal utile.	EN - What interview or design trap should you know about notch filter? Answer: Trap: a notch that is too narrow is sensitive to frequency drift; too wide removes useful signal.
313. FR - Qu'est-ce que filtre all-pass ? Expliquez le principe DSP. Réponse : Un all-pass conserve idéalement la magnitude tout en modifiant la phase selon la fréquence.	EN - What is all-pass filter? Explain the DSP principle. Answer: An all-pass filter ideally preserves magnitude while changing phase versus frequency.
314. FR - Comment utiliseriez-vous, calculeriez-vous ou vérifieriez-vous filtre all-pass dans un projet réel ? Réponse : Il peut corriger phase, aligner des voies ou construire certains effets audio.	EN - How would you use, calculate, or verify all-pass filter in a real project? Answer: It can correct phase, align channels, or build some audio effects.
315. FR - Quel piège d'entretien ou de conception faut-il connaître concernant filtre all-pass ? Réponse : Piège: croire qu'un gain plat signifie aucun effet sur le waveform temporel.	EN - What interview or design trap should you know about all-pass filter? Answer: Trap: believing flat gain means no effect on the time waveform.
22. Butterworth, Chebyshev, elliptique et Bessel / Butterworth, Chebyshev, Elliptic, and Bessel Responses	
316. FR - Qu'est-ce que Butterworth ? Expliquez le principe DSP. Réponse : Butterworth offre une magnitude maximally flat en bande passante sans ripple.	EN - What is Butterworth response? Explain the DSP principle. Answer: Butterworth provides a maximally flat passband magnitude with no ripple.
317. FR - Comment utiliseriez-vous, calculeriez-vous ou vérifieriez-vous Butterworth dans un projet réel ? Réponse : C'est un bon compromis général quand on veut une réponse monotone et simple.	EN - How would you use, calculate, or verify Butterworth response in a real project? Answer: It is a good general-purpose compromise when a monotonic response is desired.
318. FR - Quel piège d'entretien ou de conception faut-il connaître concernant Butterworth ? Réponse : Piège: à ordre égal, sa transition est moins raide qu'un Chebyshev ou elliptique.	EN - What interview or design trap should you know about Butterworth response? Answer: Trap: at the same order, its transition is less steep than Chebyshev or elliptic.
319. FR - Qu'est-ce que Chebyshev type I ? Expliquez le principe DSP. Réponse : Chebyshev I accepte un ripple contrôlé en bande passante pour obtenir une transition plus raide.	EN - What is Chebyshev Type I? Explain the DSP principle. Answer: Chebyshev I accepts controlled passband ripple to obtain a steeper transition.
320. FR - Comment utiliseriez-vous, calculeriez-vous ou vérifieriez-vous Chebyshev type I dans un projet réel ? Réponse : Il est utile quand l'ordre doit rester faible et qu'un petit ripple est acceptable.	EN - How would you use, calculate, or verify Chebyshev Type I in a real project? Answer: It is useful when order must stay low and small ripple is acceptable.
321. FR - Quel piège d'entretien ou de conception faut-il connaître concernant Chebyshev type I ? Réponse : Piège: le ripple peut être inacceptable pour une mesure d'amplitude précise.	EN - What interview or design trap should you know about Chebyshev Type I? Answer: Trap: passband ripple can be unacceptable for precise amplitude measurement.

322. FR - Qu'est-ce que Chebyshev type II ? Expliquez le principe DSP. Réponse : Chebyshev II garde une bande passante monotone mais introduit du ripple dans la bande d'arrêt.	EN - What is Chebyshev Type II? Explain the DSP principle. Answer: Chebyshev II keeps a monotonic passband but introduces ripple in the stopband.
323. FR - Comment utiliserez-vous, calculerez-vous ou vérifierez-vous Chebyshev type II dans un projet réel ? Réponse : Il peut convenir quand la précision de la bande passante est plus importante que l'aspect de la bande d'arrêt.	EN - How would you use, calculate, or verify Chebyshev Type II in a real project? Answer: It can suit cases where passband flatness matters more than stopband shape.
324. FR - Quel piège d'entretien ou de conception faut-il connaître concernant Chebyshev type II ? Réponse : Piège: des zéros de transmission créent une réponse stopband structurée qu'il faut comprendre.	EN - What interview or design trap should you know about Chebyshev Type II? Answer: Trap: transmission zeros create a structured stopband response that must be understood.
325. FR - Qu'est-ce que filtre elliptique ? Expliquez le principe DSP. Réponse : Un filtre elliptique accepte du ripple en bande passante et bande d'arrêt pour obtenir la transition la plus raide à ordre donné.	EN - What is elliptic filter? Explain the DSP principle. Answer: An elliptic filter allows ripple in passband and stopband to achieve the steepest transition for a given order.
326. FR - Comment utiliserez-vous, calculerez-vous ou vérifierez-vous filtre elliptique dans un projet réel ? Réponse : Il minimise souvent l'ordre quand les spécifications de transition sont très exigeantes.	EN - How would you use, calculate, or verify elliptic filter in a real project? Answer: It often minimizes order when transition requirements are very demanding.
327. FR - Quel piège d'entretien ou de conception faut-il connaître concernant filtre elliptique ? Réponse : Piège: sa phase et sa sensibilité aux coefficients peuvent être moins favorables.	EN - What interview or design trap should you know about elliptic filter? Answer: Trap: its phase response and coefficient sensitivity can be less favorable.
328. FR - Qu'est-ce que Bessel ? Expliquez le principe DSP. Réponse : Bessel privilégie une phase presque linéaire et un group delay plat plutôt qu'une transition très raide.	EN - What is Bessel response? Explain the DSP principle. Answer: Bessel prioritizes near-linear phase and flat group delay rather than very steep transition.
329. FR - Comment utiliserez-vous, calculerez-vous ou vérifierez-vous Bessel dans un projet réel ? Réponse : Il est utile pour préserver formes d'impulsion et transitoires.	EN - How would you use, calculate, or verify Bessel response in a real project? Answer: It is useful for preserving pulse and transient shapes.
330. FR - Quel piège d'entretien ou de conception faut-il connaître concernant Bessel ? Réponse : Piège: son atténuation en fréquence est plus lente à ordre égal.	EN - What interview or design trap should you know about Bessel response? Answer: Trap: its frequency attenuation is slower at the same order.

23. Spécifications et conception de filtres / Filter Specifications and Design

331. FR - Qu'est-ce que fréquence de coupure ? Expliquez le principe DSP. Réponse : La fréquence de coupure est un point de référence de la réponse, souvent -3 dB pour certains filtres mais pas universellement.	EN - What is cutoff frequency? Explain the DSP principle. Answer: Cutoff frequency is a response reference point, often -3 dB for some filters but not universally.
332. FR - Comment utiliserez-vous, calculerez-vous ou vérifierez-vous fréquence de coupure dans un projet réel ? Réponse : Toujours vérifier la définition de coupure utilisée par l'outil ou la spécification.	EN - How would you use, calculate, or verify cutoff frequency in a real project? Answer: Always verify the cutoff definition used by the tool or specification.
333. FR - Quel piège d'entretien ou de conception faut-il connaître concernant fréquence de coupure ? Réponse : Piège: supposer que toute coupure est exactement -3 dB peut être faux pour certaines réponses et normalisations.	EN - What interview or design trap should you know about cutoff frequency? Answer: Trap: assuming every cutoff is exactly -3 dB can be wrong for some responses and normalizations.

334. FR - Qu'est-ce que ripple de bande passante ? Expliquez le principe DSP. Réponse : Le ripple est la variation maximale de gain autorisée dans la bande utile.	EN - What is passband ripple? Explain the DSP principle. Answer: Passband ripple is the maximum allowed gain variation in the useful band.
335. FR - Comment utiliseriez-vous, calculeriez-vous ou vérifieriez-vous ripple de bande passante dans un projet réel ? Réponse : Une spécification de 0,1 dB est beaucoup plus stricte qu'une simple tolérance de quelques pourcents.	EN - How would you use, calculate, or verify passband ripple in a real project? Answer: A 0.1 dB specification is much stricter than a loose few-percent tolerance.
336. FR - Quel piège d'entretien ou de conception faut-il connaître concernant ripple de bande passante ? Réponse : Piège: un ripple acceptable en amplitude peut malgré tout s'accompagner d'une phase inacceptable.	EN - What interview or design trap should you know about passband ripple? Answer: Trap: acceptable amplitude ripple can still come with unacceptable phase response.
337. FR - Qu'est-ce que atténuation de bande d'arrêt ? Expliquez le principe DSP. Réponse : L'atténuation de stopband spécifie combien les fréquences indésirables doivent être réduites.	EN - What is stopband attenuation? Explain the DSP principle. Answer: Stopband attenuation specifies how much unwanted frequencies must be reduced.
338. FR - Comment utiliseriez-vous, calculeriez-vous ou vérifieriez-vous atténuation de bande d'arrêt dans un projet réel ? Réponse : Une exigence de 60 dB signifie un rapport d'amplitude d'environ 1000:1.	EN - How would you use, calculate, or verify stopband attenuation in a real project? Answer: A 60 dB requirement means an amplitude ratio of about 1000:1.
339. FR - Quel piège d'entretien ou de conception faut-il connaître concernant atténuation de bande d'arrêt ? Réponse : Piège: un filtre réel doit aussi considérer bruit, dynamique et précision numérique pour atteindre cette réjection.	EN - What interview or design trap should you know about stopband attenuation? Answer: Trap: a real filter must also consider noise, dynamic range, and numerical precision to achieve that rejection.
340. FR - Qu'est-ce que bande de transition ? Expliquez le principe DSP. Réponse : La bande de transition sépare la bande passante spécifiée de la bande d'arrêt spécifiée.	EN - What is filter transition band? Explain the DSP principle. Answer: The transition band separates the specified passband from the specified stopband.
341. FR - Comment utiliseriez-vous, calculeriez-vous ou vérifieriez-vous bande de transition dans un projet réel ? Réponse : Une transition plus étroite exige généralement un ordre de filtre plus élevé.	EN - How would you use, calculate, or verify filter transition band in a real project? Answer: A narrower transition generally requires a higher filter order.
342. FR - Quel piège d'entretien ou de conception faut-il connaître concernant bande de transition ? Réponse : Piège: spécifier une transition irréaliste peut rendre le filtre trop coûteux pour un MCU temps réel.	EN - What interview or design trap should you know about filter transition band? Answer: Trap: specifying an unrealistic transition can make the filter too costly for a real-time MCU.
343. FR - Qu'est-ce que transformation bilinéaire ? Expliquez le principe DSP. Réponse : La transformation bilinéaire convertit un prototype analogique en filtre numérique sans aliasing de la réponse fréquentielle analogique.	EN - What is bilinear transform? Explain the DSP principle. Answer: The bilinear transform converts an analog prototype into a digital filter without aliasing the analog frequency response.
344. FR - Comment utiliseriez-vous, calculeriez-vous ou vérifieriez-vous transformation bilinéaire dans un projet réel ? Réponse : Elle introduit un frequency warping; le prewarping corrige les fréquences critiques choisies.	EN - How would you use, calculate, or verify bilinear transform in a real project? Answer: It introduces frequency warping; prewarping corrects selected critical frequencies.
345. FR - Quel piège d'entretien ou de conception faut-il connaître concernant transformation bilinéaire ? Réponse : Piège: copier directement une fréquence analogique sans prewarping peut déplacer la coupure numérique.	EN - What interview or design trap should you know about bilinear transform? Answer: Trap: directly copying an analog frequency without prewarping can shift the digital cutoff.

24. Traitement multirate: décimation et interpolation / Multirate Processing: Decimation and Interpolation

346. FR - Qu'est-ce que décimation ? Expliquez le principe DSP. Réponse : La décimation réduit la fréquence d'échantillonnage en filtrant puis en conservant un échantillon sur M.	EN - What is decimation? Explain the DSP principle. Answer: Decimation reduces sample rate by filtering and then keeping one sample out of M.
347. FR - Comment utiliseriez-vous, calculeriez-vous ou vérifieriez-vous décimation dans un projet réel ? Réponse : Avant downsampling, un passe-bas empêche les composantes supprimées de se replier dans la nouvelle bande.	EN - How would you use, calculate, or verify decimation in a real project? Answer: Before downsampling, a low-pass filter prevents removed components from folding into the new band.
348. FR - Quel piège d'entretien ou de conception faut-il connaître concernant décimation ? Réponse : Piège: downsampler sans filtre peut créer un aliasing irréversible.	EN - What interview or design trap should you know about decimation? Answer: Trap: downsampling without filtering can create irreversible aliasing.
349. FR - Qu'est-ce que interpolation ? Expliquez le principe DSP. Réponse : L'interpolation augmente la fréquence d'échantillonnage en insérant des zéros puis en filtrant.	EN - What is interpolation? Explain the DSP principle. Answer: Interpolation increases sample rate by inserting zeros and then filtering.
350. FR - Comment utiliseriez-vous, calculeriez-vous ou vérifieriez-vous interpolation dans un projet réel ? Réponse : Le filtre reconstruit les valeurs intermédiaires et supprime les images spectrales créées par l'upsampling.	EN - How would you use, calculate, or verify interpolation in a real project? Answer: The filter reconstructs intermediate values and removes spectral images created by upsampling.
351. FR - Quel piège d'entretien ou de conception faut-il connaître concernant interpolation ? Réponse : Piège: insérer des zéros sans filtre ne crée pas une forme analogique plus lisse.	EN - What interview or design trap should you know about interpolation? Answer: Trap: inserting zeros without filtering does not create a smoother analog waveform.
352. FR - Qu'est-ce que filtre anti-imaging ? Expliquez le principe DSP. Réponse : Un filtre anti-imaging supprime les copies spectrales produites lors d'une interpolation ou d'une conversion DAC.	EN - What is anti-imaging filter? Explain the DSP principle. Answer: An anti-imaging filter removes spectral copies produced during interpolation or DAC conversion.
353. FR - Comment utiliseriez-vous, calculeriez-vous ou vérifieriez-vous filtre anti-imaging dans un projet réel ? Réponse : Il est complémentaire du filtre anti-aliasing utilisé avant une réduction de F_s.	EN - How would you use, calculate, or verify anti-imaging filter in a real project? Answer: It complements the anti-alias filter used before reducing F_s.
354. FR - Quel piège d'entretien ou de conception faut-il connaître concernant filtre anti-imaging ? Réponse : Piège: anti-aliasing et anti-imaging ont des rôles différents même si tous deux sont souvent passe-bas.	EN - What interview or design trap should you know about anti-imaging filter? Answer: Trap: anti-aliasing and anti-imaging have different roles even though both are often low-pass.
355. FR - Qu'est-ce que filtre polyphase ? Expliquez le principe DSP. Réponse : Une structure polyphase décompose un FIR en sous-filtres pour éviter des calculs inutiles lors de conversion de taux.	EN - What is polyphase filter? Explain the DSP principle. Answer: A polyphase structure decomposes an FIR into subfilters to avoid unnecessary calculations during rate conversion.
356. FR - Comment utiliseriez-vous, calculeriez-vous ou vérifieriez-vous filtre polyphase dans un projet réel ? Réponse : Elle est très efficace pour décimation, interpolation et filter banks.	EN - How would you use, calculate, or verify polyphase filter in a real project? Answer: It is very efficient for decimation, interpolation, and filter banks.
357. FR - Quel piège d'entretien ou de conception faut-il connaître concernant filtre polyphase ? Réponse : Piège: une mauvaise phase ou indexation des branches produit des échantillons décalés.	EN - What interview or design trap should you know about polyphase filter? Answer: Trap: incorrect branch phase or indexing produces shifted samples.
358. FR - Qu'est-ce que conversion de taux rationnelle L/M ? Expliquez le principe DSP. Réponse : Une conversion L/M interpole par L, filtre, puis décime par M pour obtenir $F_{s_out}=F_{s_in}*L/M$.	EN - What is rational L/M sample-rate conversion? Explain the DSP principle. Answer: An L/M conversion interpolates by L, filters, then decimates by M to get $F_{s_out}=F_{s_in}*L/M$.

359. FR - Comment utiliseriez-vous, calculeriez-vous ou vérifieriez-vous conversion de taux rationnelle L/M dans un projet réel ? Réponse : Elle permet par exemple de convertir entre taux audio non entiers l'un de l'autre.	EN - How would you use, calculate, or verify rational L/M sample-rate conversion in a real project? Answer: It allows conversion between audio rates that are not integer multiples of each other.
---	---

360. FR - Quel piège d'entretien ou de conception faut-il connaître concernant conversion de taux rationnelle L/M ? Réponse : Piège: le filtre doit satisfaire simultanément les contraintes d'anti-imaging et d'anti-aliasing.	EN - What interview or design trap should you know about rational L/M sample-rate conversion? Answer: Trap: the filter must satisfy both anti-imaging and anti-aliasing constraints.
--	---

25. Fixed-point, Q-format et saturation / Fixed-Point, Q-Format, and Saturation

361. FR - Qu'est-ce que format Q ? Expliquez le principe DSP. Réponse : Le Q-format fixe implicitement la position du point binaire pour représenter des fractions avec des entiers.	EN - What is Q-format? Explain the DSP principle. Answer: Q-format fixes the binary-point position implicitly to represent fractions with integers.
---	--

362. FR - Comment utiliseriez-vous, calculeriez-vous ou vérifieriez-vous format Q dans un projet réel ? Réponse : Q15 utilise typiquement 15 bits fractionnaires dans un entier signé 16 bits, avec une plage proche de -1 à +0,99997.	EN - How would you use, calculate, or verify Q-format in a real project? Answer: Q15 typically uses 15 fractional bits in a signed 16-bit integer, with range near -1 to +0.99997.
---	---

363. FR - Quel piège d'entretien ou de conception faut-il connaître concernant format Q ? Réponse : Piège: multiplier deux Q15 produit un résultat avec davantage de bits fractionnaires et nécessite rescaling.	EN - What interview or design trap should you know about Q-format? Answer: Trap: multiplying two Q15 values produces more fractional bits and requires rescaling.
---	--

364. FR - Qu'est-ce que scaling fixed-point ? Expliquez le principe DSP. Réponse : Le scaling choisit l'échelle pour exploiter la dynamique sans dépasser la plage numérique.	EN - What is fixed-point scaling? Explain the DSP principle. Answer: Fixed-point scaling chooses a scale that uses dynamic range without exceeding numeric limits.
--	---

365. FR - Comment utiliseriez-vous, calculeriez-vous ou vérifieriez-vous scaling fixed-point dans un projet réel ? Réponse : On estime les valeurs maximales à chaque étape et garde des guard bits dans les accumulateurs.	EN - How would you use, calculate, or verify fixed-point scaling in a real project? Answer: Estimate maximum values at each stage and keep guard bits in accumulators.
--	---

366. FR - Quel piège d'entretien ou de conception faut-il connaître concernant scaling fixed-point ? Réponse : Piège: un mauvais scaling peut donner soit overflow, soit trop peu de résolution.	EN - What interview or design trap should you know about fixed-point scaling? Answer: Trap: poor scaling can cause either overflow or insufficient resolution.
---	---

367. FR - Qu'est-ce que saturation arithmétique ? Expliquez le principe DSP. Réponse : La saturation bloque un résultat au minimum ou maximum représentable au lieu de reboucler modulo.	EN - What is saturation arithmetic? Explain the DSP principle. Answer: Saturation clamps a result to the minimum or maximum representable value instead of wrapping modulo.
---	--

368. FR - Comment utiliseriez-vous, calculeriez-vous ou vérifieriez-vous saturation arithmétique dans un projet réel ? Réponse : Elle est souvent préférable en audio, contrôle et filtres DSP car un overflow ne change pas brutalement de signe.	EN - How would you use, calculate, or verify saturation arithmetic in a real project? Answer: It is often preferable in audio, control, and DSP filters because overflow does not suddenly change sign.
---	--

369. FR - Quel piège d'entretien ou de conception faut-il connaître concernant saturation arithmétique ? Réponse : Piège: saturation répétée reste une non-linéarité et indique souvent un scaling inadéquat.	EN - What interview or design trap should you know about saturation arithmetic? Answer: Trap: repeated saturation is still nonlinear and often indicates inadequate scaling.
--	---

370. FR - Qu'est-ce que wraparound overflow ? Expliquez le principe DSP. Réponse : En arithmétique modulo, dépasser la valeur maximale fait reboucler le résultat vers l'autre extrémité de la plage.	EN - What is wraparound overflow? Explain the DSP principle. Answer: In modulo arithmetic, exceeding the maximum causes the result to wrap to the other end of the range.
--	--

371. FR - Comment utiliseriez-vous, calculeriez-vous ou vérifieriez-vous wraparound overflow dans un projet réel ? Réponse : Un entier signé 16 bits peut passer de +32767 à -32768 après un incrément.	EN - How would you use, calculate, or verify wraparound overflow in a real project? Answer: A signed 16-bit integer can go from +32767 to -32768 after one increment.
372. FR - Quel piège d'entretien ou de conception faut-il connaître concernant wraparound overflow ? Réponse : Piège: dans une boucle de contrôle, ce changement de signe peut provoquer une commande catastrophique.	EN - What interview or design trap should you know about wraparound overflow? Answer: Trap: in a control loop, this sign reversal can cause a catastrophic command.
373. FR - Qu'est-ce que arrondi vs troncature ? Expliquez le principe DSP. Réponse : La troncature jette les bits faibles; l'arrondi ajoute une correction pour réduire le biais moyen.	EN - What is rounding vs truncation? Explain the DSP principle. Answer: Truncation drops low bits; rounding adds a correction to reduce average bias.
374. FR - Comment utiliseriez-vous, calculeriez-vous ou vérifieriez-vous arrondi vs troncature dans un projet réel ? Réponse : Après un MAC fixed-point, l'arrondi donne souvent une meilleure précision statistique qu'une simple troncature.	EN - How would you use, calculate, or verify rounding vs truncation in a real project? Answer: After a fixed-point MAC, rounding often gives better statistical accuracy than simple truncation.
375. FR - Quel piège d'entretien ou de conception faut-il connaître concernant arrondi vs troncature ? Réponse : Piège: l'arrondi peut ajouter une opération ou nécessiter une gestion correcte des signes.	EN - What interview or design trap should you know about rounding vs truncation? Answer: Trap: rounding can add an operation or require correct signed handling.

26. Floating-point, dynamique et effets numériques / Floating-Point, Dynamic Range, and Numerical Effects

376. FR - Qu'est-ce que floating-point ? Expliquez le principe DSP. Réponse : Le floating-point représente mantisse et exposant, offrant une très grande plage dynamique.	EN - What is floating-point arithmetic? Explain the DSP principle. Answer: Floating-point represents mantissa and exponent, providing very large dynamic range.
377. FR - Comment utiliseriez-vous, calculeriez-vous ou vérifieriez-vous floating-point dans un projet réel ? Réponse : Sur un Cortex-M avec FPU, il simplifie souvent le développement DSP quand consommation et débit le permettent.	EN - How would you use, calculate, or verify floating-point arithmetic in a real project? Answer: On a Cortex-M with an FPU, it often simplifies DSP development when power and throughput allow it.
378. FR - Quel piège d'entretien ou de conception faut-il connaître concernant floating-point ? Réponse : Piège: grande dynamique ne signifie pas précision infinie; l'espacement des nombres dépend de leur magnitude.	EN - What interview or design trap should you know about floating-point arithmetic? Answer: Trap: wide dynamic range does not mean infinite precision; number spacing depends on magnitude.
379. FR - Qu'est-ce que fixed-point vs floating-point ? Expliquez le principe DSP. Réponse : Fixed-point offre contrôle précis du coût et peut être très rapide; floating-point simplifie scaling et dynamique.	EN - What is fixed-point vs floating-point? Explain the DSP principle. Answer: Fixed-point offers tight cost control and can be very fast; floating-point simplifies scaling and dynamic range.
380. FR - Comment utiliseriez-vous, calculeriez-vous ou vérifieriez-vous fixed-point vs floating-point dans un projet réel ? Réponse : Le choix dépend du MCU/DSP, de la FPU, de la consommation, des contraintes mémoire et de validation.	EN - How would you use, calculate, or verify fixed-point vs floating-point in a real project? Answer: Choice depends on MCU/DSP, FPU availability, power, memory, and validation constraints.
381. FR - Quel piège d'entretien ou de conception faut-il connaître concernant fixed-point vs floating-point ? Réponse : Piège: choisir fixed-point uniquement par habitude peut augmenter fortement le temps de développement.	EN - What interview or design trap should you know about fixed-point vs floating-point? Answer: Trap: choosing fixed-point only from habit can greatly increase development time.
382. FR - Qu'est-ce que quantification des coefficients ? Expliquez le principe DSP. Réponse : Les coefficients calculés en double précision doivent souvent être quantifiés pour une implémentation fixed-point ou limitée en bits.	EN - What is coefficient quantization? Explain the DSP principle. Answer: Coefficients computed in double precision often must be quantized for fixed-point or limited-bit implementation.

383. FR - Comment utiliseriez-vous, calculeriez-vous ou vérifieriez-vous quantification des coefficients dans un projet réel ? Réponse : Après quantification, il faut revalider fréquence de coupure, ripple, atténuation et pôles.	EN - How would you use, calculate, or verify coefficient quantization in a real project? Answer: After quantization, revalidate cutoff, ripple, attenuation, and poles.
384. FR - Quel piège d'entretien ou de conception faut-il connaître concernant quantification des coefficients ? Réponse : Piège: un filtre parfait dans MATLAB/Python peut se dégrader fortement avec des coefficients trop courts.	EN - What interview or design trap should you know about coefficient quantization? Answer: Trap: a perfect filter in MATLAB/Python can degrade strongly with coefficients that are too short.
385. FR - Qu'est-ce que précision de l'accumulateur ? Expliquez le principe DSP. Réponse : Un accumulateur plus large évite que la somme de nombreux produits perde de la dynamique ou déborde.	EN - What is accumulator precision? Explain the DSP principle. Answer: A wider accumulator prevents a sum of many products from losing dynamic range or overflowing.
386. FR - Comment utiliseriez-vous, calculeriez-vous ou vérifieriez-vous précision de l'accumulateur dans un projet réel ? Réponse : Les architectures DSP utilisent souvent des accumulateurs plus larges que les opérandes.	EN - How would you use, calculate, or verify accumulator precision in a real project? Answer: DSP architectures often use accumulators wider than their operands.
387. FR - Quel piège d'entretien ou de conception faut-il connaître concernant précision de l'accumulateur ? Réponse : Piège: stocker chaque résultat intermédiaire dans le même format court peut accumuler une erreur de quantification importante.	EN - What interview or design trap should you know about accumulator precision? Answer: Trap: storing each intermediate result in the same short format can accumulate significant quantization error.
388. FR - Qu'est-ce que dynamique numérique ? Expliquez le principe DSP. Réponse : La dynamique est le rapport entre le plus grand signal utile sans saturation et le plus petit signal discernable au-dessus du bruit numérique.	EN - What is numeric dynamic range? Explain the DSP principle. Answer: Dynamic range is the ratio between the largest useful unsaturated signal and the smallest discernible signal above numerical noise.
389. FR - Comment utiliseriez-vous, calculeriez-vous ou vérifieriez-vous dynamique numérique dans un projet réel ? Réponse : Augmenter le nombre de bits ou choisir un scaling adapté améliore la dynamique fixed-point.	EN - How would you use, calculate, or verify numeric dynamic range in a real project? Answer: Increasing bit width or choosing proper scaling improves fixed-point dynamic range.
390. FR - Quel piège d'entretien ou de conception faut-il connaître concernant dynamique numérique ? Réponse : Piège: une grande dynamique numérique ne compense pas un front-end analogique bruyant.	EN - What interview or design trap should you know about numeric dynamic range? Answer: Trap: large numeric dynamic range does not compensate for a noisy analog front end.

27. Temps réel, latence et budgets de calcul / Real-Time Processing, Latency, and Compute Budgets

391. FR - Qu'est-ce que latence DSP ? Expliquez le principe DSP. Réponse : La latence est le délai entre l'arrivée d'une information et la disponibilité de la sortie traitée.	EN - What is DSP latency? Explain the DSP principle. Answer: DSP latency is the delay between information arrival and availability of the processed output.
392. FR - Comment utiliseriez-vous, calculeriez-vous ou vérifieriez-vous latence DSP dans un projet réel ? Réponse : Elle inclut acquisition, buffers, filtre, ordonnanceur, communication et parfois conversion DAC.	EN - How would you use, calculate, or verify DSP latency in a real project? Answer: It includes acquisition, buffering, filtering, scheduling, communication, and sometimes DAC conversion.
393. FR - Quel piège d'entretien ou de conception faut-il connaître concernant latence DSP ? Réponse : Piège: un algorithme rapide en moyenne peut avoir une latence de bloc trop grande pour une boucle de contrôle.	EN - What interview or design trap should you know about DSP latency? Answer: Trap: an algorithm fast on average can still have block latency too large for a control loop.
394. FR - Qu'est-ce que throughput DSP ? Expliquez le principe DSP. Réponse : Le throughput est la quantité de données traitées par unité de temps, par exemple échantillons/s.	EN - What is DSP throughput? Explain the DSP principle. Answer: DSP throughput is the amount of data processed per unit time, such as samples/s.

395. FR - Comment utiliseriez-vous, calculeriez-vous ou vérifieriez-vous throughput DSP dans un projet réel ? Réponse : Pour être temps réel en streaming, le throughput soutenu doit au moins suivre le débit d'entrée.	EN - How would you use, calculate, or verify DSP throughput in a real project? Answer: For real-time streaming, sustained throughput must at least match the input rate.
396. FR - Quel piège d'entretien ou de conception faut-il connaître concernant throughput DSP ? Réponse : Piège: respecter le throughput moyen ne garantit pas qu'aucun buffer ne déborde lors d'un pic de charge.	EN - What interview or design trap should you know about DSP throughput? Answer: Trap: meeting average throughput does not guarantee buffers will not overflow during load peaks.
397. FR - Qu'est-ce que deadline temps réel ? Expliquez le principe DSP. Réponse : Une deadline est le délai maximal autorisé pour terminer un traitement avant qu'il ne soit trop tard.	EN - What is real-time deadline? Explain the DSP principle. Answer: A real-time deadline is the maximum allowed time to finish processing before it is too late.
398. FR - Comment utiliseriez-vous, calculeriez-vous ou vérifieriez-vous deadline temps réel dans un projet réel ? Réponse : À $F_s=10$ kHz en traitement sample-by-sample, le budget brut est 100 us par échantillon.	EN - How would you use, calculate, or verify real-time deadline in a real project? Answer: At $F_s=10$ kHz with sample-by-sample processing, the raw budget is 100 us per sample.
399. FR - Quel piège d'entretien ou de conception faut-il connaître concernant deadline temps réel ? Réponse : Piège: ce budget doit aussi inclure ISR, transferts, autres tâches et marge de sécurité.	EN - What interview or design trap should you know about real-time deadline? Answer: Trap: that budget must also include ISR, transfers, other tasks, and safety margin.
400. FR - Qu'est-ce que traitement par bloc ? Expliquez le principe DSP. Réponse : Le block processing traite plusieurs échantillons ensemble pour améliorer efficacité des boucles, DMA, cache ou FFT.	EN - What is block processing? Explain the DSP principle. Answer: Block processing handles multiple samples together to improve loop, DMA, cache, or FFT efficiency.
401. FR - Comment utiliseriez-vous, calculeriez-vous ou vérifieriez-vous traitement par bloc dans un projet réel ? Réponse : Un bloc plus grand réduit overhead mais augmente souvent la latence.	EN - How would you use, calculate, or verify block processing in a real project? Answer: A larger block reduces overhead but often increases latency.
402. FR - Quel piège d'entretien ou de conception faut-il connaître concernant traitement par bloc ? Réponse : Piège: choisir uniquement la taille la plus rapide peut violer la contrainte de latence du produit.	EN - What interview or design trap should you know about block processing? Answer: Trap: choosing only the fastest block size can violate product latency requirements.
403. FR - Qu'est-ce que profilage temps réel ? Expliquez le principe DSP. Réponse : Le profilage mesure cycles CPU, temps d'exécution et marge de deadline sur le hardware réel.	EN - What is real-time profiling? Explain the DSP principle. Answer: Real-time profiling measures CPU cycles, execution time, and deadline margin on real hardware.
404. FR - Comment utiliseriez-vous, calculeriez-vous ou vérifieriez-vous profilage temps réel dans un projet réel ? Réponse : On peut utiliser cycle counter, GPIO toggle, trace ou timer pour mesurer une routine critique.	EN - How would you use, calculate, or verify real-time profiling in a real project? Answer: You can use a cycle counter, GPIO toggle, trace, or timer to measure a critical routine.
405. FR - Quel piège d'entretien ou de conception faut-il connaître concernant profilage temps réel ? Réponse : Piège: les mesures en mode debug non optimisé peuvent être très différentes du build release.	EN - What interview or design trap should you know about real-time profiling? Answer: Trap: measurements in unoptimized debug mode can be very different from the release build.

28. DMA, interruptions et buffers circulaires / DMA, Interrupts, and Circular Buffers

406. FR - Qu'est-ce que DMA ? Expliquez le principe DSP. Réponse : Le DMA transfère des données entre périphériques et mémoire sans intervention CPU pour chaque élément.	EN - What is DMA? Explain the DSP principle. Answer: DMA transfers data between peripherals and memory without CPU intervention for each element.
--	--

407. FR - Comment utiliseriez-vous, calculeriez-vous ou vérifieriez-vous DMA dans un projet réel ? Réponse : ADC+DMA permet d'acquérir un bloc pendant que le CPU traite le bloc précédent.	EN - How would you use, calculate, or verify DMA in a real project? Answer: ADC+DMA lets one block be acquired while the CPU processes the previous block.
408. FR - Quel piège d'entretien ou de conception faut-il connaître concernant DMA ? Réponse : Piège: problèmes de cache, alignement ou ownership du buffer peuvent corrompre les données sur certains MCU.	EN - What interview or design trap should you know about DMA? Answer: Trap: cache, alignment, or buffer-ownership issues can corrupt data on some MCUs.
409. FR - Qu'est-ce que ISR courte ? Expliquez le principe DSP. Réponse : Une ISR doit généralement faire le minimum: acquitter l'événement, capturer l'information critique et déléguer le traitement lourd.	EN - What is short ISR? Explain the DSP principle. Answer: An ISR should generally do the minimum: acknowledge the event, capture critical information, and defer heavy processing.
410. FR - Comment utiliseriez-vous, calculeriez-vous ou vérifieriez-vous ISR courte dans un projet réel ? Réponse : Le DSP lourd peut être déclenché dans une tâche ou après notification de fin DMA.	EN - How would you use, calculate, or verify short ISR in a real project? Answer: Heavy DSP can run in a task or after a DMA-completion notification.
411. FR - Quel piège d'entretien ou de conception faut-il connaître concernant ISR courte ? Réponse : Piège: une ISR longue augmente jitter, latence et risque de perdre d'autres interruptions.	EN - What interview or design trap should you know about short ISR? Answer: Trap: a long ISR increases jitter, latency, and risk of missing other interrupts.
412. FR - Qu'est-ce que buffer circulaire ? Expliquez le principe DSP. Réponse : Un buffer circulaire réutilise une zone mémoire en faisant revenir les indices au début après la fin.	EN - What is circular buffer? Explain the DSP principle. Answer: A circular buffer reuses a memory region by wrapping indices back to the start.
413. FR - Comment utiliseriez-vous, calculeriez-vous ou vérifieriez-vous buffer circulaire dans un projet réel ? Réponse : Il est idéal pour historique FIR, audio streaming et acquisition continue.	EN - How would you use, calculate, or verify circular buffer in a real project? Answer: It is ideal for FIR history, audio streaming, and continuous acquisition.
414. FR - Quel piège d'entretien ou de conception faut-il connaître concernant buffer circulaire ? Réponse : Piège: une mauvaise gestion head/tail peut écraser des données non encore consommées.	EN - What interview or design trap should you know about circular buffer? Answer: Trap: poor head/tail handling can overwrite data not yet consumed.
415. FR - Qu'est-ce que double buffering ping-pong ? Expliquez le principe DSP. Réponse : Le ping-pong utilise deux buffers: le DMA remplit l'un pendant que le CPU traite l'autre.	EN - What is ping-pong double buffering? Explain the DSP principle. Answer: Ping-pong buffering uses two buffers: DMA fills one while the CPU processes the other.
416. FR - Comment utiliseriez-vous, calculeriez-vous ou vérifieriez-vous double buffering ping-pong dans un projet réel ? Réponse : Il simplifie les pipelines temps réel et réduit les conflits d'accès.	EN - How would you use, calculate, or verify ping-pong double buffering in a real project? Answer: It simplifies real-time pipelines and reduces access conflicts.
417. FR - Quel piège d'entretien ou de conception faut-il connaître concernant double buffering ping-pong ? Réponse : Piège: si le CPU n'a pas fini avant que le second buffer soit plein, des données seront perdues.	EN - What interview or design trap should you know about ping-pong double buffering? Answer: Trap: if the CPU does not finish before the second buffer fills, data will be lost.
418. FR - Qu'est-ce que overrun de buffer ? Expliquez le principe DSP. Réponse : Un overrun survient quand le producteur écrit plus vite que le consommateur ne traite les données.	EN - What is buffer overrun? Explain the DSP principle. Answer: A buffer overrun occurs when the producer writes faster than the consumer processes data.
419. FR - Comment utiliseriez-vous, calculeriez-vous ou vérifieriez-vous overrun de buffer dans un projet réel ? Réponse : Surveillez compteurs d'overrun, profondeur de file et pire temps d'exécution.	EN - How would you use, calculate, or verify buffer overrun in a real project? Answer: Monitor overrun counters, queue depth, and worst-case execution time.

420. FR - Quel piège d'entretien ou de conception faut-il connaître concernant overrun de buffer ? Réponse : Piège: augmenter seulement la taille du buffer retarde parfois la panne sans résoudre le déficit de throughput.	EN - What interview or design trap should you know about buffer overrun? Answer: Trap: only increasing buffer size may delay failure without fixing the throughput deficit.
---	--

29. STM32 et CMSIS-DSP / STM32 and CMSIS-DSP

421. FR - Qu'est-ce que CMSIS-DSP ? Expliquez le principe DSP. Réponse : CMSIS-DSP est une bibliothèque ARM optimisée pour opérations DSP sur Cortex-M et autres cœurs ARM compatibles.	EN - What is CMSIS-DSP? Explain the DSP principle. Answer: CMSIS-DSP is an ARM-optimized library for DSP operations on Cortex-M and compatible ARM cores.
422. FR - Comment utiliseriez-vous, calculeriez-vous ou vérifieriez-vous CMSIS-DSP dans un projet réel ? Réponse : Elle fournit FIR, biquads, FFT, statistiques, matrices et fonctions vectorielles.	EN - How would you use, calculate, or verify CMSIS-DSP in a real project? Answer: It provides FIR, biquads, FFT, statistics, matrices, and vector functions.
423. FR - Quel piège d'entretien ou de conception faut-il connaître concernant CMSIS-DSP ? Réponse : Piège: choisir le mauvais type de données ou la mauvaise taille d'état donne résultats faux ou performances médiocres.	EN - What interview or design trap should you know about CMSIS-DSP? Answer: Trap: choosing the wrong data type or state size gives wrong results or poor performance.
424. FR - Qu'est-ce que arm_fir ? Expliquez le principe DSP. Réponse : Les fonctions FIR CMSIS-DSP traitent des blocs avec un tableau de coefficients et un état conservant l'historique.	EN - What is arm_fir? Explain the DSP principle. Answer: CMSIS-DSP FIR functions process blocks using coefficient arrays and state that preserves history.
425. FR - Comment utiliseriez-vous, calculeriez-vous ou vérifieriez-vous arm_fir dans un projet réel ? Réponse : La taille d'état dépend du nombre de taps et de la taille de bloc selon la fonction utilisée.	EN - How would you use, calculate, or verify arm_fir in a real project? Answer: State size depends on tap count and block size for the selected function.
426. FR - Quel piège d'entretien ou de conception faut-il connaître concernant arm_fir ? Réponse : Piège: réinitialiser l'état à chaque bloc crée des discontinuités et détruit la mémoire du filtre.	EN - What interview or design trap should you know about arm_fir? Answer: Trap: reinitializing state every block creates discontinuities and destroys filter memory.
427. FR - Qu'est-ce que arm_biquad ? Expliquez le principe DSP. Réponse : CMSIS-DSP propose des cascades de biquads pour implémenter efficacement des IIR d'ordre élevé.	EN - What is arm_biquad? Explain the DSP principle. Answer: CMSIS-DSP provides cascaded biquads to efficiently implement higher-order IIR filters.
428. FR - Comment utiliseriez-vous, calculeriez-vous ou vérifieriez-vous arm_biquad dans un projet réel ? Réponse : Les conventions de coefficients et de signe doivent correspondre exactement à la fonction choisie.	EN - How would you use, calculate, or verify arm_biquad in a real project? Answer: Coefficient and sign conventions must exactly match the selected function.
429. FR - Quel piège d'entretien ou de conception faut-il connaître concernant arm_biquad ? Réponse : Piège: copier des coefficients d'un outil sans adapter la convention a1/a2 peut rendre le filtre faux ou instable.	EN - What interview or design trap should you know about arm_biquad? Answer: Trap: copying coefficients from a tool without adapting a1/a2 conventions can make the filter wrong or unstable.
430. FR - Qu'est-ce que arm_rfft ? Expliquez le principe DSP. Réponse : Les routines RFFT exploitent une entrée réelle pour calculer le spectre plus efficacement qu'une FFT complexe générale.	EN - What is arm_rfft? Explain the DSP principle. Answer: RFFT routines exploit real input to compute the spectrum more efficiently than a general complex FFT.
431. FR - Comment utiliseriez-vous, calculeriez-vous ou vérifieriez-vous arm_rfft dans un projet réel ? Réponse : Elles sont utiles pour analyse vibration, audio, courant moteur ou diagnostic spectral.	EN - How would you use, calculate, or verify arm_rfft in a real project? Answer: They are useful for vibration, audio, motor-current, or spectral diagnostics.
432. FR - Quel piège d'entretien ou de conception faut-il connaître concernant arm_rfft ? Réponse : Piège: le format packed de sortie varie selon l'API; toujours suivre la documentation de la version utilisée.	EN - What interview or design trap should you know about arm_rfft? Answer: Trap: packed output format varies by API; always follow documentation for the version used.

433. FR - Qu'est-ce que ADC + timer + DMA sur STM32 ? Expliquez le principe DSP. Réponse : Un timer peut déclencher l'ADC à fréquence stable et le DMA transférer les échantillons vers un buffer sans jitter logiciel important.	EN - What is STM32 ADC + timer + DMA? Explain the DSP principle. Answer: A timer can trigger the ADC at a stable rate and DMA can move samples to a buffer without large software jitter.
434. FR - Comment utiliseriez-vous, calculeriez-vous ou vérifieriez-vous ADC + timer + DMA sur STM32 dans un projet réel ? Réponse : Cette architecture est préférable à des conversions déclenchées par une boucle firmware non déterministe.	EN - How would you use, calculate, or verify STM32 ADC + timer + DMA in a real project? Answer: This architecture is preferable to conversions triggered by a nondeterministic firmware loop.
435. FR - Quel piège d'entretien ou de conception faut-il connaître concernant ADC + timer + DMA sur STM32 ? Réponse : Piège: oublier de synchroniser timer, ADC, DMA et taille de buffer peut décaler les blocs ou perdre des échantillons.	EN - What interview or design trap should you know about STM32 ADC + timer + DMA? Answer: Trap: failing to synchronize timer, ADC, DMA, and buffer size can shift blocks or lose samples.

30. PIC24 pour acquisition et traitement embarqué / PIC24 for Embedded Acquisition and Processing

436. FR - Qu'est-ce que PIC24 comme MCU 16 bits ? Expliquez le principe DSP. Réponse : PIC24 est une famille de MCU 16 bits adaptée au contrôle embarqué, acquisition et calcul modéré; les capacités exactes varient par sous-famille.	EN - What is PIC24 as a 16-bit MCU? Explain the DSP principle. Answer: PIC24 is a 16-bit MCU family suited to embedded control, acquisition, and moderate computation; exact features vary by subfamily.
437. FR - Comment utiliseriez-vous, calculeriez-vous ou vérifieriez-vous PIC24 comme MCU 16 bits dans un projet réel ? Réponse : Pour du DSP lourd, on compare charge CPU et périphériques avec une famille dsPIC33 dotée d'un moteur DSP plus spécialisé.	EN - How would you use, calculate, or verify PIC24 as a 16-bit MCU in a real project? Answer: For heavy DSP, compare CPU load and peripherals with dsPIC33 families that include a more specialized DSP engine.
438. FR - Quel piège d'entretien ou de conception faut-il connaître concernant PIC24 comme MCU 16 bits ? Réponse : Piège: supposer que tout PIC24 possède les mêmes instructions ou périphériques DSP qu'un dsPIC33.	EN - What interview or design trap should you know about PIC24 as a 16-bit MCU? Answer: Trap: assuming every PIC24 has the same DSP instructions or peripherals as a dsPIC33.
439. FR - Qu'est-ce que ADC sur PIC24 ? Expliquez le principe DSP. Réponse : Les variantes PIC24 peuvent intégrer des ADC adaptés à capteurs et contrôle; résolution et vitesse dépendent du modèle.	EN - What is PIC24 ADC? Explain the DSP principle. Answer: PIC24 variants can integrate ADCs suited to sensors and control; resolution and speed depend on the device.
440. FR - Comment utiliseriez-vous, calculeriez-vous ou vérifieriez-vous ADC sur PIC24 dans un projet réel ? Réponse : On déclenche idéalement l'ADC avec timer ou événement matériel pour un Fs régulier.	EN - How would you use, calculate, or verify PIC24 ADC in a real project? Answer: Ideally trigger the ADC with a timer or hardware event for regular Fs.
441. FR - Quel piège d'entretien ou de conception faut-il connaître concernant ADC sur PIC24 ? Réponse : Piège: lancer les conversions depuis une boucle variable ajoute du jitter d'échantillonnage.	EN - What interview or design trap should you know about PIC24 ADC? Answer: Trap: starting conversions from a variable software loop adds sampling jitter.
442. FR - Qu'est-ce que PWM et acquisition PIC24 ? Expliquez le principe DSP. Réponse : PWM et ADC peuvent être coordonnés pour mesurer à un instant calme d'un cycle de puissance ou de moteur.	EN - What is PIC24 PWM and acquisition? Explain the DSP principle. Answer: PWM and ADC can be coordinated to sample at a quiet point in a power or motor-control cycle.
443. FR - Comment utiliseriez-vous, calculeriez-vous ou vérifieriez-vous PWM et acquisition PIC24 dans un projet réel ? Réponse : La synchronisation réduit bruit de commutation et améliore la répétabilité des mesures.	EN - How would you use, calculate, or verify PIC24 PWM and acquisition in a real project? Answer: Synchronization reduces switching noise and improves measurement repeatability.
444. FR - Quel piège d'entretien ou de conception faut-il connaître concernant PWM et acquisition PIC24 ? Réponse : Piège: échantillonner exactement pendant un front PWM peut injecter de gros transitoires dans l'ADC.	EN - What interview or design trap should you know about PIC24 PWM and acquisition? Answer: Trap: sampling exactly on a PWM edge can inject large transients into the ADC.

445. FR - Qu'est-ce que arithmétique fixed-point sur PIC24 ? Expliquez le principe DSP. Réponse : Le fixed-point peut être efficace sur un MCU 16 bits quand les plages sont bien dimensionnées.	EN - What is PIC24 fixed-point arithmetic? Explain the DSP principle. Answer: Fixed-point can be efficient on a 16-bit MCU when ranges are well scaled.
446. FR - Comment utiliseriez-vous, calculeriez-vous ou vérifieriez-vous arithmétique fixed-point sur PIC24 dans un projet réel ? Réponse : On choisit Q-format, largeur d'accumulateur et saturation logicielle selon l'algorithme.	EN - How would you use, calculate, or verify PIC24 fixed-point arithmetic in a real project? Answer: Choose Q-format, accumulator width, and software saturation according to the algorithm.
447. FR - Quel piège d'entretien ou de conception faut-il connaître concernant arithmétique fixed-point sur PIC24 ? Réponse : Piège: porter directement un algorithme float sans analyser dynamique et overflow peut donner de mauvais résultats.	EN - What interview or design trap should you know about PIC24 fixed-point arithmetic? Answer: Trap: directly porting a floating-point algorithm without analyzing range and overflow can give wrong results.
448. FR - Qu'est-ce que migration PIC24 vers dsPIC33 ? Expliquez le principe DSP. Réponse : Une migration vers dsPIC33 peut apporter davantage de performances DSP, MAC, adressage spécialisé et périphériques de contrôle selon la famille.	EN - What is PIC24 to dsPIC33 migration? Explain the DSP principle. Answer: Migrating to dsPIC33 can provide more DSP performance, MAC capability, specialized addressing, and control peripherals depending on family.
449. FR - Comment utiliseriez-vous, calculeriez-vous ou vérifieriez-vous migration PIC24 vers dsPIC33 dans un projet réel ? Réponse : On vérifie pinout, périphériques, toolchain, timing et compatibilité firmware avant migration.	EN - How would you use, calculate, or verify PIC24 to dsPIC33 migration in a real project? Answer: Check pinout, peripherals, toolchain, timing, and firmware compatibility before migration.
450. FR - Quel piège d'entretien ou de conception faut-il connaître concernant migration PIC24 vers dsPIC33 ? Réponse : Piège: même écosystème Microchip ne signifie pas remplacement pin-to-pin ou cycle-perfect.	EN - What interview or design trap should you know about PIC24 to dsPIC33 migration? Answer: Trap: the same Microchip ecosystem does not mean pin-to-pin or cycle-perfect replacement.

31. dsPIC33: architecture DSC et moteur DSP / dsPIC33: DSC Architecture and DSP Engine

451. FR - Qu'est-ce que dsPIC33 Digital Signal Controller ? Expliquez le principe DSP. Réponse : dsPIC33 combine des fonctions MCU avec des instructions et datapaths orientés DSP et contrôle temps réel.	EN - What is dsPIC33 Digital Signal Controller? Explain the DSP principle. Answer: dsPIC33 combines MCU functions with instructions and datapaths oriented to DSP and real-time control.
452. FR - Comment utiliseriez-vous, calculeriez-vous ou vérifieriez-vous dsPIC33 Digital Signal Controller dans un projet réel ? Réponse : Il convient bien à motor control, digital power, audio léger et traitement de capteurs.	EN - How would you use, calculate, or verify dsPIC33 Digital Signal Controller in a real project? Answer: It is well suited to motor control, digital power, light audio, and sensor processing.
453. FR - Quel piège d'entretien ou de conception faut-il connaître concernant dsPIC33 Digital Signal Controller ? Réponse : Piège: les ressources exactes, fréquence et périphériques varient fortement selon les familles dsPIC33.	EN - What interview or design trap should you know about dsPIC33 Digital Signal Controller? Answer: Trap: exact resources, frequency, and peripherals vary significantly across dsPIC33 families.
454. FR - Qu'est-ce que instruction MAC dsPIC ? Expliquez le principe DSP. Réponse : Le MAC multiplie deux opérandes et accumule le produit en une opération optimisée.	EN - What is dsPIC MAC instruction? Explain the DSP principle. Answer: A MAC multiplies two operands and accumulates the product in an optimized operation.
455. FR - Comment utiliseriez-vous, calculeriez-vous ou vérifieriez-vous instruction MAC dsPIC dans un projet réel ? Réponse : Il accélère FIR, IIR, produits scalaires, transformations et boucles de contrôle.	EN - How would you use, calculate, or verify dsPIC MAC instruction in a real project? Answer: It accelerates FIR, IIR, dot products, transforms, and control loops.
456. FR - Quel piège d'entretien ou de conception faut-il connaître concernant instruction MAC dsPIC ? Réponse : Piège: le débit réel dépend aussi de l'alimentation des opérandes depuis mémoire et de l'organisation de la boucle.	EN - What interview or design trap should you know about dsPIC MAC instruction? Answer: Trap: real throughput also depends on feeding operands from memory and loop organization.

457. FR - Qu'est-ce que arithmétique fractionnaire dsPIC ? Expliquez le principe DSP. Réponse : Le mode fractionnaire interprète efficacement des valeurs fixed-point normalisées pour les opérations DSP.	EN - What is dsPIC fractional arithmetic? Explain the DSP principle. Answer: Fractional mode efficiently interprets normalized fixed-point values for DSP operations.
458. FR - Comment utiliseriez-vous, calculeriez-vous ou vérifieriez-vous arithmétique fractionnaire dsPIC dans un projet réel ? Réponse : Il simplifie certains Q-formats et la mise à l'échelle des produits.	EN - How would you use, calculate, or verify dsPIC fractional arithmetic in a real project? Answer: It simplifies some Q-format operations and product scaling.
459. FR - Quel piège d'entretien ou de conception faut-il connaître concernant arithmétique fractionnaire dsPIC ? Réponse : Piège: mélanger modes entier et fractionnaire sans suivre la convention produit des gains numériques erronés.	EN - What interview or design trap should you know about dsPIC fractional arithmetic? Answer: Trap: mixing integer and fractional modes without tracking conventions produces wrong numerical gains.
460. FR - Qu'est-ce que saturation dsPIC ? Expliquez le principe DSP. Réponse : Les fonctions de saturation empêchent certains overflows d'accumulateur de reboucler brutalement.	EN - What is dsPIC saturation? Explain the DSP principle. Answer: Saturation features prevent some accumulator overflows from wrapping abruptly.
461. FR - Comment utiliseriez-vous, calculeriez-vous ou vérifieriez-vous saturation dsPIC dans un projet réel ? Réponse : Elles améliorent la robustesse de filtres et contrôleurs fixed-point dans les cas extrêmes.	EN - How would you use, calculate, or verify dsPIC saturation in a real project? Answer: They improve robustness of fixed-point filters and controllers in extreme cases.
462. FR - Quel piège d'entretien ou de conception faut-il connaître concernant saturation dsPIC ? Réponse : Piège: une saturation fréquente révèle souvent que le scaling de l'algorithme doit être revu.	EN - What interview or design trap should you know about dsPIC saturation? Answer: Trap: frequent saturation often indicates the algorithm scaling needs review.
463. FR - Qu'est-ce que adressage modulo/circulaire dsPIC ? Expliquez le principe DSP. Réponse : L'adressage modulo aide à parcourir automatiquement un buffer circulaire sans tester manuellement le retour à zéro.	EN - What is dsPIC modulo/circular addressing? Explain the DSP principle. Answer: Modulo addressing helps automatically traverse a circular buffer without manually testing wraparound.
464. FR - Comment utiliseriez-vous, calculeriez-vous ou vérifieriez-vous adressage modulo/circulaire dsPIC dans un projet réel ? Réponse : Il réduit l'overhead des FIR, delays et streaming continus.	EN - How would you use, calculate, or verify dsPIC modulo/circular addressing in a real project? Answer: It reduces overhead in FIR filters, delays, and continuous streaming.
465. FR - Quel piège d'entretien ou de conception faut-il connaître concernant adressage modulo/circulaire dsPIC ? Réponse : Piège: une taille ou base de buffer mal configurée provoque des accès mémoire difficiles à diagnostiquer.	EN - What interview or design trap should you know about dsPIC modulo/circular addressing? Answer: Trap: an incorrectly configured buffer size or base causes hard-to-diagnose memory accesses.

32. dsPIC33: motor control et digital power / dsPIC33: Motor Control and Digital Power

466. FR - Qu'est-ce que PWM haute résolution dsPIC33 ? Expliquez le principe DSP. Réponse : Certaines familles dsPIC33 offrent des PWM avancés adaptés aux alimentations numériques et moteurs; les capacités exactes dépendent du modèle.	EN - What is dsPIC33 high-resolution PWM? Explain the DSP principle. Answer: Some dsPIC33 families offer advanced PWM suited to digital power and motors; exact capabilities depend on the device.
467. FR - Comment utiliseriez-vous, calculeriez-vous ou vérifieriez-vous PWM haute résolution dsPIC33 dans un projet réel ? Réponse : Une résolution temporelle fine réduit l'erreur de duty cycle dans les boucles rapides.	EN - How would you use, calculate, or verify dsPIC33 high-resolution PWM in a real project? Answer: Fine timing resolution reduces duty-cycle error in fast loops.
468. FR - Quel piège d'entretien ou de conception faut-il connaître concernant PWM haute résolution dsPIC33 ? Réponse : Piège: vérifier toujours dead time, fréquence maximale et limitations par mode dans le datasheet du modèle précis.	EN - What interview or design trap should you know about dsPIC33 high-resolution PWM? Answer: Trap: always verify dead time, maximum frequency, and mode limitations in the exact device datasheet.

469. FR - Qu'est-ce que déclenchement ADC par PWM ? Expliquez le principe DSP. Réponse : Déclencher l'ADC depuis le PWM permet de mesurer courant ou tension à une position déterministe du cycle de commutation.	EN - What is PWM-triggered ADC? Explain the DSP principle. Answer: Triggering the ADC from PWM lets current or voltage be sampled at a deterministic point in the switching cycle.
470. FR - Comment utiliseriez-vous, calculeriez-vous ou vérifieriez-vous déclenchement ADC par PWM dans un projet réel ? Réponse : On choisit souvent un point éloigné des fronts bruyants et compatible avec le temps de conversion.	EN - How would you use, calculate, or verify PWM-triggered ADC in a real project? Answer: Often choose a point away from noisy edges and compatible with conversion time.
471. FR - Quel piège d'entretien ou de conception faut-il connaître concernant déclenchement ADC par PWM ? Réponse : Piège: ignorer propagation, dead time et acquisition ADC peut décaler la mesure hors de la fenêtre calme.	EN - What interview or design trap should you know about PWM-triggered ADC? Answer: Trap: ignoring propagation, dead time, and ADC acquisition can shift sampling outside the quiet window.
472. FR - Qu'est-ce que FOC motor control ? Expliquez le principe DSP. Réponse : Field-Oriented Control transforme les courants de phase pour contrôler séparément flux et couple d'un moteur AC.	EN - What is FOC motor control? Explain the DSP principle. Answer: Field-Oriented Control transforms phase currents to independently control flux and torque of an AC motor.
473. FR - Comment utiliseriez-vous, calculeriez-vous ou vérifieriez-vous FOC motor control dans un projet réel ? Réponse : Il utilise typiquement Clarke/Park, PI, estimation de position et PWM/SVPWM.	EN - How would you use, calculate, or verify FOC motor control in a real project? Answer: It typically uses Clarke/Park transforms, PI control, position estimation, and PWM/SVPWM.
474. FR - Quel piège d'entretien ou de conception faut-il connaître concernant FOC motor control ? Réponse : Piège: erreurs de mesure de courant ou angle rotor dégradent rapidement couple et stabilité.	EN - What interview or design trap should you know about FOC motor control? Answer: Trap: current-measurement or rotor-angle errors quickly degrade torque and stability.
475. FR - Qu'est-ce que PFC numérique ? Expliquez le principe DSP. Réponse : Un contrôleur numérique PFC façonne le courant d'entrée pour suivre la tension secteur tout en régulant le bus DC.	EN - What is digital PFC? Explain the DSP principle. Answer: A digital PFC controller shapes input current to follow the mains voltage while regulating the DC bus.
476. FR - Comment utiliseriez-vous, calculeriez-vous ou vérifieriez-vous PFC numérique dans un projet réel ? Réponse : Il exige échantillonnage synchronisé, boucle de courant rapide et boucle de tension plus lente.	EN - How would you use, calculate, or verify digital PFC in a real project? Answer: It requires synchronized sampling, a fast current loop, and a slower voltage loop.
477. FR - Quel piège d'entretien ou de conception faut-il connaître concernant PFC numérique ? Réponse : Piège: latence de calcul et mauvais scaling peuvent réduire marge de phase et qualité du facteur de puissance.	EN - What interview or design trap should you know about digital PFC? Answer: Trap: computation latency and poor scaling can reduce phase margin and power-factor quality.
478. FR - Qu'est-ce que digital power control loop ? Expliquez le principe DSP. Réponse : Une boucle d'alimentation numérique mesure, calcule une loi de contrôle puis met à jour PWM à chaque période ou sous-multiple.	EN - What is digital power control loop? Explain the DSP principle. Answer: A digital power loop measures, computes a control law, then updates PWM each period or submultiple.
479. FR - Comment utiliseriez-vous, calculeriez-vous ou vérifieriez-vous digital power control loop dans un projet réel ? Réponse : Le budget de latence doit être connu depuis l'échantillonnage jusqu'à la mise à jour PWM.	EN - How would you use, calculate, or verify digital power control loop in a real project? Answer: Latency budget must be known from sampling through PWM update.
480. FR - Quel piège d'entretien ou de conception faut-il connaître concernant digital power control loop ? Réponse : Piège: ajouter des filtres numériques sans inclure leur phase dans l'analyse peut déstabiliser la boucle.	EN - What interview or design trap should you know about digital power control loop? Answer: Trap: adding digital filters without including their phase in the analysis can destabilize the loop.

33. DSP sur FPGA: MAC, pipeline et parallélisme / FPGA DSP: MAC, Pipelining, and Parallelism

481. FR - Qu'est-ce que DSP slice FPGA ? Expliquez le principe DSP. Réponse : Une DSP slice est un bloc matériel optimisé pour multiplication, addition, accumulation et parfois fonctions plus complexes.	EN - What is FPGA DSP slice? Explain the DSP principle. Answer: An FPGA DSP slice is a hardware block optimized for multiplication, addition, accumulation, and sometimes more complex functions.
482. FR - Comment utiliseriez-vous, calculeriez-vous ou vérifieriez-vous DSP slice FPGA dans un projet réel ? Réponse : Elle permet d'implémenter FIR, mixers, FFT et contrôle à haut débit sans utiliser beaucoup de logique générale.	EN - How would you use, calculate, or verify FPGA DSP slice in a real project? Answer: It enables FIR filters, mixers, FFTs, and high-throughput control without consuming large amounts of general logic.
483. FR - Quel piège d'entretien ou de conception faut-il connaître concernant DSP slice FPGA ? Réponse : Piège: une largeur de données mal choisie peut gaspiller des DSP slices ou tronquer la précision.	EN - What interview or design trap should you know about FPGA DSP slice? Answer: Trap: poorly chosen data width can waste DSP slices or truncate precision.
484. FR - Qu'est-ce que MAC parallèle FPGA ? Expliquez le principe DSP. Réponse : Un FPGA peut exécuter plusieurs MAC en parallèle, contrairement à un MCU qui réutilise souvent une unité arithmétique sur plusieurs cycles.	EN - What is parallel FPGA MAC? Explain the DSP principle. Answer: An FPGA can execute many MACs in parallel, unlike an MCU that often reuses one arithmetic unit over multiple cycles.
485. FR - Comment utiliseriez-vous, calculeriez-vous ou vérifieriez-vous MAC parallèle FPGA dans un projet réel ? Réponse : Un FIR peut donc produire un résultat par clock après remplissage du pipeline.	EN - How would you use, calculate, or verify parallel FPGA MAC in a real project? Answer: A FIR can therefore produce one result per clock after pipeline fill.
486. FR - Quel piège d'entretien ou de conception faut-il connaître concernant MAC parallèle FPGA ? Réponse : Piège: le parallélisme augmente utilisation de ressources, consommation et complexité de timing closure.	EN - What interview or design trap should you know about parallel FPGA MAC? Answer: Trap: parallelism increases resource use, power, and timing-closure complexity.
487. FR - Qu'est-ce que pipelining FPGA ? Expliquez le principe DSP. Réponse : Le pipelining ajoute des registres entre opérations pour raccourcir le chemin combinatoire et augmenter la fréquence clock.	EN - What is FPGA pipelining? Explain the DSP principle. Answer: Pipelining adds registers between operations to shorten combinational paths and increase clock frequency.
488. FR - Comment utiliseriez-vous, calculeriez-vous ou vérifieriez-vous pipelining FPGA dans un projet réel ? Réponse : Il augmente le throughput mais ajoute une latence en cycles.	EN - How would you use, calculate, or verify FPGA pipelining in a real project? Answer: It increases throughput but adds latency in cycles.
489. FR - Quel piège d'entretien ou de conception faut-il connaître concernant pipelining FPGA ? Réponse : Piège: oublier d'aligner les chemins de données et signaux valid crée des erreurs fonctionnelles malgré un timing correct.	EN - What interview or design trap should you know about FPGA pipelining? Answer: Trap: failing to align data and valid paths creates functional errors despite correct timing.
490. FR - Qu'est-ce que fixed-point FPGA ? Expliquez le principe DSP. Réponse : Le fixed-point permet de choisir exactement largeur entière et fractionnaire pour optimiser ressources et précision.	EN - What is FPGA fixed-point? Explain the DSP principle. Answer: Fixed-point lets you choose exact integer and fractional widths to optimize resources and precision.
491. FR - Comment utiliseriez-vous, calculeriez-vous ou vérifieriez-vous fixed-point FPGA dans un projet réel ? Réponse : On simule ranges, quantification et saturation avant de figer les largeurs de bus.	EN - How would you use, calculate, or verify FPGA fixed-point in a real project? Answer: Simulate ranges, quantization, and saturation before fixing bus widths.
492. FR - Quel piège d'entretien ou de conception faut-il connaître concernant fixed-point FPGA ? Réponse : Piège: garder partout 32 bits par sécurité peut gaspiller énormément de ressources et réduire Fmax.	EN - What interview or design trap should you know about FPGA fixed-point? Answer: Trap: keeping 32 bits everywhere for safety can waste many resources and reduce Fmax.

493. FR - Qu'est-ce que streaming DSP FPGA ? Expliquez le principe DSP. Réponse : Une architecture streaming traite chaque échantillon au fil de l'eau avec handshakes et pipelines plutôt qu'en blocs logiciels.	EN - What is FPGA streaming DSP? Explain the DSP principle. Answer: A streaming architecture processes each sample continuously with handshakes and pipelines rather than software blocks.
494. FR - Comment utiliseriez-vous, calculeriez-vous ou vérifieriez-vous streaming DSP FPGA dans un projet réel ? Réponse : Elle convient aux ADC rapides, vidéo, RF et chaînes multicanaux.	EN - How would you use, calculate, or verify FPGA streaming DSP in a real project? Answer: It suits fast ADCs, video, RF, and multichannel chains.
495. FR - Quel piège d'entretien ou de conception faut-il connaître concernant streaming DSP FPGA ? Réponse : Piège: backpressure mal géré peut perdre des échantillons ou désynchroniser les canaux.	EN - What interview or design trap should you know about FPGA streaming DSP? Answer: Trap: poorly handled backpressure can lose samples or desynchronize channels.

34. Traitement de capteurs et filtrage pratique / Sensor Processing and Practical Filtering

496. FR - Qu'est-ce que moyenne glissante ? Expliquez le principe DSP. Réponse : Une moyenne glissante calcule la moyenne des N derniers échantillons et agit comme un FIR passe-bas simple.	EN - What is moving-average filter? Explain the DSP principle. Answer: A moving average computes the mean of the last N samples and acts as a simple FIR low-pass filter.
497. FR - Comment utiliseriez-vous, calculeriez-vous ou vérifieriez-vous moyenne glissante dans un projet réel ? Réponse : Elle est facile à implémenter avec somme glissante et buffer circulaire.	EN - How would you use, calculate, or verify moving-average filter in a real project? Answer: It is easy to implement with a running sum and circular buffer.
498. FR - Quel piège d'entretien ou de conception faut-il connaître concernant moyenne glissante ? Réponse : Piège: un grand N augmente retard et peut effacer des événements rapides.	EN - What interview or design trap should you know about moving-average filter? Answer: Trap: a large N increases delay and can erase fast events.
499. FR - Qu'est-ce que filtre exponentiel EMA ? Expliquez le principe DSP. Réponse : Un EMA utilise $y[n] = \alpha \cdot x[n] + (1 - \alpha) \cdot y[n-1]$, donnant un lissage IIR du premier ordre.	EN - What is exponential moving average EMA? Explain the DSP principle. Answer: An EMA uses $y[n] = \alpha \cdot x[n] + (1 - \alpha) \cdot y[n-1]$, giving first-order IIR smoothing.
500. FR - Comment utiliseriez-vous, calculeriez-vous ou vérifieriez-vous filtre exponentiel EMA dans un projet réel ? Réponse : Petit alpha lisse davantage mais ralentit la réponse; grand alpha suit plus vite le signal.	EN - How would you use, calculate, or verify exponential moving average EMA in a real project? Answer: Small alpha smooths more but responds slower; large alpha follows the signal faster.
501. FR - Quel piège d'entretien ou de conception faut-il connaître concernant filtre exponentiel EMA ? Réponse : Piège: choisir alpha sans tenir compte de F_s change complètement la constante de temps réelle.	EN - What interview or design trap should you know about exponential moving average EMA? Answer: Trap: choosing alpha without considering F_s completely changes the real time constant.
502. FR - Qu'est-ce que filtre médian ? Expliquez le principe DSP. Réponse : Un filtre médian remplace une valeur par la médiane d'une fenêtre et supprime bien les impulsions isolées.	EN - What is median filter? Explain the DSP principle. Answer: A median filter replaces a value with the median of a window and removes isolated spikes well.
503. FR - Comment utiliseriez-vous, calculeriez-vous ou vérifieriez-vous filtre médian dans un projet réel ? Réponse : Il est utile pour capteurs avec glitches ou outliers courts.	EN - How would you use, calculate, or verify median filter in a real project? Answer: It is useful for sensors with glitches or short outliers.
504. FR - Quel piège d'entretien ou de conception faut-il connaître concernant filtre médian ? Réponse : Piège: il est non linéaire et peut déformer certains détails ou coûter plus de calcul qu'une moyenne.	EN - What interview or design trap should you know about median filter? Answer: Trap: it is nonlinear and can distort some details or cost more computation than averaging.

505. FR - Qu'est-ce que calibration gain/offset capteur ? Expliquez le principe DSP. Réponse : Une calibration simple corrige souvent offset et gain à partir de références connues.	EN - What is sensor gain/offset calibration? Explain the DSP principle. Answer: A simple calibration often corrects offset and gain using known references.
506. FR - Comment utiliseriez-vous, calculeriez-vous ou vérifieriez-vous calibration gain/offset capteur dans un projet réel ? Réponse : On applique par exemple $y_{cal}=(x-offset)*gain$ avec coefficients stockés en mémoire non volatile.	EN - How would you use, calculate, or verify sensor gain/offset calibration in a real project? Answer: For example, apply $y_{cal}=(x-offset)*gain$ with coefficients stored in nonvolatile memory.
507. FR - Quel piège d'entretien ou de conception faut-il connaître concernant calibration gain/offset capteur ? Réponse : Piège: calibrer à une seule température peut être insuffisant si le capteur dérive fortement avec la température.	EN - What interview or design trap should you know about sensor gain/offset calibration? Answer: Trap: calibrating at only one temperature may be insufficient if the sensor drifts strongly with temperature.
508. FR - Qu'est-ce que fusion de capteurs ? Expliquez le principe DSP. Réponse : La fusion combine plusieurs capteurs pour obtenir une estimation plus robuste qu'une seule mesure.	EN - What is sensor fusion? Explain the DSP principle. Answer: Sensor fusion combines multiple sensors to obtain a more robust estimate than a single measurement.
509. FR - Comment utiliseriez-vous, calculeriez-vous ou vérifieriez-vous fusion de capteurs dans un projet réel ? Réponse : Exemple: accéléromètre et gyroscope peuvent combiner stabilité basse fréquence et dynamique rapide.	EN - How would you use, calculate, or verify sensor fusion in a real project? Answer: Example: accelerometer and gyroscope can combine low-frequency stability with fast dynamics.
510. FR - Quel piège d'entretien ou de conception faut-il connaître concernant fusion de capteurs ? Réponse : Piège: les capteurs doivent être synchronisés et calibrés; sinon la fusion peut être pire qu'un seul capteur.	EN - What interview or design trap should you know about sensor fusion? Answer: Trap: sensors must be synchronized and calibrated; otherwise fusion can be worse than one sensor alone.
35. DSP audio / Audio DSP	
511. FR - Qu'est-ce que 44,1 kHz vs 48 kHz ? Expliquez le principe DSP. Réponse : 44,1 kHz et 48 kHz sont deux taux audio courants; leurs fréquences de Nyquist sont 22,05 kHz et 24 kHz.	EN - What is 44.1 kHz vs 48 kHz? Explain the DSP principle. Answer: 44.1 kHz and 48 kHz are common audio rates; their Nyquist frequencies are 22.05 kHz and 24 kHz.
512. FR - Comment utiliseriez-vous, calculeriez-vous ou vérifieriez-vous 44,1 kHz vs 48 kHz dans un projet réel ? Réponse : Le choix dépend de l'écosystème, interfaces, contenu et chaîne de production.	EN - How would you use, calculate, or verify 44.1 kHz vs 48 kHz in a real project? Answer: Choice depends on ecosystem, interfaces, content, and production chain.
513. FR - Quel piège d'entretien ou de conception faut-il connaître concernant 44,1 kHz vs 48 kHz ? Réponse : Piège: convertir entre 44,1 et 48 kHz nécessite une vraie conversion de taux, pas simplement jeter ou répéter des échantillons.	EN - What interview or design trap should you know about 44.1 kHz vs 48 kHz? Answer: Trap: converting between 44.1 and 48 kHz requires real sample-rate conversion, not simply dropping or repeating samples.
514. FR - Qu'est-ce que PCM audio ? Expliquez le principe DSP. Réponse : PCM représente directement l'amplitude du signal audio par une suite d'échantillons quantifiés.	EN - What is PCM audio? Explain the DSP principle. Answer: PCM directly represents audio signal amplitude as a sequence of quantized samples.
515. FR - Comment utiliseriez-vous, calculeriez-vous ou vérifieriez-vous PCM audio dans un projet réel ? Réponse : Un flux 48 kHz, 16 bits, stéréo brut vaut environ 1,536 Mbit/s hors overhead.	EN - How would you use, calculate, or verify PCM audio in a real project? Answer: A raw 48 kHz, 16-bit stereo stream is about 1.536 Mbit/s excluding overhead.
516. FR - Quel piège d'entretien ou de conception faut-il connaître concernant PCM audio ? Réponse : Piège: endianness, signedness et interleaving gauche/droite sont des sources fréquentes de bugs.	EN - What interview or design trap should you know about PCM audio? Answer: Trap: endianness, signedness, and left/right interleaving are frequent bug sources.

517. FR - Qu'est-ce que filtre audio numérique ? Expliquez le principe DSP. Réponse : Les filtres audio réalisent EQ, crossover, suppression de bruit, correction ou effets dans le domaine numérique.	EN - What is digital audio filter? Explain the DSP principle. Answer: Digital audio filters implement EQ, crossovers, noise reduction, correction, or effects in the digital domain.
518. FR - Comment utiliseriez-vous, calculeriez-vous ou vérifieriez-vous filtre audio numérique dans un projet réel ? Réponse : IIR est efficace pour EQ; FIR est utile quand phase linéaire ou réponse arbitraire est importante.	EN - How would you use, calculate, or verify digital audio filter in a real project? Answer: IIR is efficient for EQ; FIR is useful when linear phase or arbitrary response matters.
519. FR - Quel piège d'entretien ou de conception faut-il connaître concernant filtre audio numérique ? Réponse : Piège: un filtre stable mathématiquement peut clipper si le gain interne dépasse la headroom audio disponible.	EN - What interview or design trap should you know about digital audio filter? Answer: Trap: a mathematically stable filter can clip if internal gain exceeds available audio headroom.
520. FR - Qu'est-ce que AGC audio ? Expliquez le principe DSP. Réponse : Un automatic gain control ajuste lentement le gain pour maintenir le niveau dans une plage cible.	EN - What is audio AGC? Explain the DSP principle. Answer: Automatic gain control slowly adjusts gain to keep level within a target range.
521. FR - Comment utiliseriez-vous, calculeriez-vous ou vérifieriez-vous AGC audio dans un projet réel ? Réponse : Attack, release, seuil et gain maximum définissent son comportement dynamique.	EN - How would you use, calculate, or verify audio AGC in a real project? Answer: Attack, release, threshold, and maximum gain define its dynamic behavior.
522. FR - Quel piège d'entretien ou de conception faut-il connaître concernant AGC audio ? Réponse : Piège: attack trop rapide ou release mal réglé crée pumping et modulation audible du bruit.	EN - What interview or design trap should you know about audio AGC? Answer: Trap: too-fast attack or poor release creates pumping and audible noise modulation.
523. FR - Qu'est-ce que analyseur FFT audio ? Expliquez le principe DSP. Réponse : Une FFT audio permet de visualiser fondamentale, harmoniques, bruit et tonalités parasites.	EN - What is audio FFT analyzer? Explain the DSP principle. Answer: An audio FFT lets you view the fundamental, harmonics, noise, and unwanted tones.
524. FR - Comment utiliseriez-vous, calculeriez-vous ou vérifieriez-vous analyseur FFT audio dans un projet réel ? Réponse : On choisit fenêtre, taille FFT et moyennage selon résolution et dynamique souhaitées.	EN - How would you use, calculate, or verify audio FFT analyzer in a real project? Answer: Choose window, FFT size, and averaging according to desired resolution and dynamic range.
525. FR - Quel piège d'entretien ou de conception faut-il connaître concernant analyseur FFT audio ? Réponse : Piège: un micro ou ADC saturé produit des harmoniques qui peuvent être confondues avec celles de la source.	EN - What interview or design trap should you know about audio FFT analyzer? Answer: Trap: a saturated microphone or ADC produces harmonics that may be mistaken for source harmonics.

36. DSP pour communications numériques / DSP for Digital Communications

526. FR - Qu'est-ce que FSK ? Expliquez le principe DSP. Réponse : FSK code les symboles par différentes fréquences porteuses.	EN - What is FSK? Explain the DSP principle. Answer: FSK encodes symbols using different carrier frequencies.
527. FR - Comment utiliseriez-vous, calculeriez-vous ou vérifieriez-vous FSK dans un projet réel ? Réponse : La détection peut utiliser filtres, corrélation, Goertzel ou FFT selon débit et complexité.	EN - How would you use, calculate, or verify FSK in a real project? Answer: Detection can use filters, correlation, Goertzel, or FFT depending on rate and complexity.
528. FR - Quel piège d'entretien ou de conception faut-il connaître concernant FSK ? Réponse : Piège: dérive d'oscillateur et Doppler peuvent déplacer les tons hors des fenêtres de détection.	EN - What interview or design trap should you know about FSK? Answer: Trap: oscillator drift and Doppler can move tones outside detection windows.
529. FR - Qu'est-ce que PSK ? Expliquez le principe DSP. Réponse : PSK code l'information par changements de phase d'une porteuse.	EN - What is PSK? Explain the DSP principle. Answer: PSK encodes information by changing the phase of a carrier.

530. FR - Comment utiliseriez-vous, calculeriez-vous ou vérifieriez-vous PSK dans un projet réel ? Réponse : BPSK utilise deux phases; QPSK utilise quatre états et transporte deux bits par symbole idéalement.	EN - How would you use, calculate, or verify PSK in a real project? Answer: BPSK uses two phases; QPSK uses four states and ideally carries two bits per symbol.
531. FR - Quel piège d'entretien ou de conception faut-il connaître concernant PSK ? Réponse : Piège: la récupération de porteuse et de phase est essentielle pour une démodulation cohérente.	EN - What interview or design trap should you know about PSK? Answer: Trap: carrier and phase recovery are essential for coherent demodulation.
532. FR - Qu'est-ce que QAM ? Expliquez le principe DSP. Réponse : QAM combine variations d'amplitude et de phase pour représenter plusieurs symboles complexes.	EN - What is QAM? Explain the DSP principle. Answer: QAM combines amplitude and phase variations to represent multiple complex symbols.
533. FR - Comment utiliseriez-vous, calculeriez-vous ou vérifieriez-vous QAM dans un projet réel ? Réponse : Une constellation plus dense augmente bits/symbole mais demande meilleur SNR et linéarité.	EN - How would you use, calculate, or verify QAM in a real project? Answer: A denser constellation increases bits per symbol but requires better SNR and linearity.
534. FR - Quel piège d'entretien ou de conception faut-il connaître concernant QAM ? Réponse : Piège: non-linéarité PA, bruit de phase et erreurs I/Q déforment la constellation.	EN - What interview or design trap should you know about QAM? Answer: Trap: PA nonlinearity, phase noise, and I/Q errors distort the constellation.
535. FR - Qu'est-ce que symbol rate ? Expliquez le principe DSP. Réponse : Le symbol rate est le nombre de symboles transmis par seconde et n'est pas forcément égal au bit rate.	EN - What is symbol rate? Explain the DSP principle. Answer: Symbol rate is symbols transmitted per second and is not necessarily equal to bit rate.
536. FR - Comment utiliseriez-vous, calculeriez-vous ou vérifieriez-vous symbol rate dans un projet réel ? Réponse : En QPSK idéal sans coding, bit rate=2*symbol rate.	EN - How would you use, calculate, or verify symbol rate in a real project? Answer: In ideal uncoded QPSK, bit rate=2*symbol rate.
537. FR - Quel piège d'entretien ou de conception faut-il connaître concernant symbol rate ? Réponse : Piège: confondre baud et bit/s conduit à une mauvaise estimation de bande passante.	EN - What interview or design trap should you know about symbol rate? Answer: Trap: confusing baud with bit/s leads to wrong bandwidth estimates.
538. FR - Qu'est-ce que BER ? Expliquez le principe DSP. Réponse : BER est le rapport entre bits reçus erronés et nombre total de bits testés.	EN - What is BER? Explain the DSP principle. Answer: BER is the ratio of incorrectly received bits to total tested bits.
539. FR - Comment utiliseriez-vous, calculeriez-vous ou vérifieriez-vous BER dans un projet réel ? Réponse : Une mesure BER exige suffisamment de bits pour obtenir une confiance statistique au niveau visé.	EN - How would you use, calculate, or verify BER in a real project? Answer: A BER measurement requires enough bits to obtain statistical confidence at the target level.
540. FR - Quel piège d'entretien ou de conception faut-il connaître concernant BER ? Réponse : Piège: quelques secondes sans erreur ne prouvent pas un BER extrêmement faible.	EN - What interview or design trap should you know about BER? Answer: Trap: a few error-free seconds do not prove an extremely low BER.

37. DSP pour contrôle et alimentations numériques / DSP for Control and Digital Power

541. FR - Qu'est-ce que PID discret ? Expliquez le principe DSP. Réponse : Un PID discret combine termes proportionnel, intégral et dérivé calculés à chaque période d'échantillonnage.	EN - What is discrete PID? Explain the DSP principle. Answer: A discrete PID combines proportional, integral, and derivative terms computed each sample period.
542. FR - Comment utiliseriez-vous, calculeriez-vous ou vérifieriez-vous PID discret dans un projet réel ? Réponse : Les gains numériques dépendent de Ts et de la forme d'implémentation choisie.	EN - How would you use, calculate, or verify discrete PID in a real project? Answer: Digital gains depend on Ts and the chosen implementation form.

543. FR - Quel piège d'entretien ou de conception faut-il connaître concernant PID discret ? Réponse : Piège: changer Fs sans recalculer la discrétisation peut modifier fortement la dynamique de boucle.	EN - What interview or design trap should you know about discrete PID? Answer: Trap: changing Fs without recomputing discretization can strongly change loop dynamics.
544. FR - Qu'est-ce que sampling d'une boucle de contrôle ? Expliquez le principe DSP. Réponse : La fréquence d'échantillonnage doit être suffisamment élevée par rapport à la bande passante de boucle et aux dynamiques à contrôler.	EN - What is control-loop sampling? Explain the DSP principle. Answer: Sampling frequency must be high enough relative to loop bandwidth and controlled dynamics.
545. FR - Comment utiliseriez-vous, calculeriez-vous ou vérifieriez-vous sampling d'une boucle de contrôle dans un projet réel ? Réponse : Une règle pratique peut viser plusieurs fois la bande de boucle, puis valider phase et latence par analyse complète.	EN - How would you use, calculate, or verify control-loop sampling in a real project? Answer: A rule of thumb may target several times loop bandwidth, then validate phase and latency with full analysis.
546. FR - Quel piège d'entretien ou de conception faut-il connaître concernant sampling d'une boucle de contrôle ? Réponse : Piège: choisir Fs uniquement par Nyquist ignore délai de calcul, ZOH et marge de phase.	EN - What interview or design trap should you know about control-loop sampling? Answer: Trap: choosing Fs only from Nyquist ignores computation delay, ZOH, and phase margin.
547. FR - Qu'est-ce que PWM numérique ? Expliquez le principe DSP. Réponse : Le PWM convertit une commande numérique en duty cycle pour piloter un étage de puissance.	EN - What is digital PWM? Explain the DSP principle. Answer: PWM converts a digital command into duty cycle to drive a power stage.
548. FR - Comment utiliseriez-vous, calculeriez-vous ou vérifieriez-vous PWM numérique dans un projet réel ? Réponse : La résolution duty dépend du clock PWM et de la fréquence de switching.	EN - How would you use, calculate, or verify digital PWM in a real project? Answer: Duty resolution depends on PWM clock and switching frequency.
549. FR - Quel piège d'entretien ou de conception faut-il connaître concernant PWM numérique ? Réponse : Piège: augmenter la fréquence PWM réduit souvent le nombre de counts disponibles par période.	EN - What interview or design trap should you know about digital PWM? Answer: Trap: increasing PWM frequency often reduces the number of counts available per period.
550. FR - Qu'est-ce que anti-windup PID ? Expliquez le principe DSP. Réponse : L'anti-windup empêche l'intégrateur d'accumuler une erreur excessive quand l'actionneur est saturé.	EN - What is PID anti-windup? Explain the DSP principle. Answer: Anti-windup prevents the integrator from accumulating excessive error while the actuator is saturated.
551. FR - Comment utiliseriez-vous, calculeriez-vous ou vérifieriez-vous anti-windup PID dans un projet réel ? Réponse : On peut geler, limiter ou back-calculate l'intégrateur selon l'architecture.	EN - How would you use, calculate, or verify PID anti-windup in a real project? Answer: You can freeze, clamp, or back-calculate the integrator depending on architecture.
552. FR - Quel piège d'entretien ou de conception faut-il connaître concernant anti-windup PID ? Réponse : Piège: sans anti-windup, la récupération après saturation peut être très lente ou provoquer un overshoot important.	EN - What interview or design trap should you know about PID anti-windup? Answer: Trap: without anti-windup, recovery after saturation can be very slow or cause large overshoot.
553. FR - Qu'est-ce que filtrage dans une boucle de contrôle ? Expliquez le principe DSP. Réponse : Un filtre réduit bruit de mesure mais ajoute magnitude et phase à la boucle.	EN - What is filtering in a control loop? Explain the DSP principle. Answer: A filter reduces measurement noise but adds magnitude and phase effects to the loop.
554. FR - Comment utiliseriez-vous, calculeriez-vous ou vérifieriez-vous filtrage dans une boucle de contrôle dans un projet réel ? Réponse : Il faut inclure le filtre dans l'analyse de stabilité et de marge de phase.	EN - How would you use, calculate, or verify filtering in a control loop in a real project? Answer: The filter must be included in stability and phase-margin analysis.

555. FR - Quel piège d'entretien ou de conception faut-il connaître concernant filtrage dans une boucle de contrôle ?
Réponse : Piège: ajouter un passe-bas agressif après coup peut rendre une boucle auparavant stable oscillante.

EN - What interview or design trap should you know about filtering in a control loop?
Answer: Trap: adding an aggressive low-pass filter later can make a previously stable loop oscillate.

38. Front-end analogique pour ADC/DSP / Analog Front End for ADC/DSP

556. FR - Qu'est-ce que buffer op-amp avant ADC ? Expliquez le principe DSP.
Réponse : Un buffer présente une haute impédance à la source et une faible impédance à l'ADC pour charger rapidement son sample capacitor.

EN - What is op-amp buffer before ADC? Explain the DSP principle.
Answer: A buffer presents high impedance to the source and low impedance to the ADC to quickly charge its sample capacitor.

557. FR - Comment utiliseriez-vous, calculeriez-vous ou vérifieriez-vous buffer op-amp avant ADC dans un projet réel ?
Réponse : On choisit op-amp stable, bande suffisante, faible bruit et input/output range compatible.

EN - How would you use, calculate, or verify op-amp buffer before ADC in a real project?
Answer: Choose an op-amp with stability, sufficient bandwidth, low noise, and compatible input/output range.

558. FR - Quel piège d'entretien ou de conception faut-il connaître concernant buffer op-amp avant ADC ?
Réponse : Piège: un op-amp non rail-to-rail sous 3,3 V peut saturer bien avant la pleine échelle ADC.

EN - What interview or design trap should you know about op-amp buffer before ADC?
Answer: Trap: a non-rail-to-rail op-amp on 3.3 V may saturate well before ADC full scale.

559. FR - Qu'est-ce que filtre RC avant ADC ? Expliquez le principe DSP.
Réponse : Un RC avant ADC limite bruit haute fréquence et peut aider l'anti-aliasing ou isoler le driver des kickbacks de sampling.

EN - What is RC filter before ADC? Explain the DSP principle.
Answer: An RC before an ADC limits high-frequency noise and can help anti-aliasing or isolate the driver from sampling kickback.

560. FR - Comment utiliseriez-vous, calculeriez-vous ou vérifieriez-vous filtre RC avant ADC dans un projet réel ?
Réponse : La constante $\tau = R \cdot C$ doit rester compatible avec settling et sampling time.

EN - How would you use, calculate, or verify RC filter before ADC in a real project?
Answer: The time constant $\tau = R \cdot C$ must remain compatible with settling and sampling time.

561. FR - Quel piège d'entretien ou de conception faut-il connaître concernant filtre RC avant ADC ?
Réponse : Piège: une R trop grande peut empêcher l'entrée ADC de se stabiliser pendant l'acquisition.

EN - What interview or design trap should you know about RC filter before ADC?
Answer: Trap: too large an R can prevent the ADC input from settling during acquisition.

562. FR - Qu'est-ce que référence ADC VREF ? Expliquez le principe DSP.
Réponse : VREF définit l'échelle de conversion; son bruit et sa précision se traduisent directement en erreur de mesure.

EN - What is ADC reference VREF? Explain the DSP principle.
Answer: VREF defines the conversion scale; its noise and accuracy translate directly into measurement error.

563. FR - Comment utiliseriez-vous, calculeriez-vous ou vérifieriez-vous référence ADC VREF dans un projet réel ?
Réponse : Utilisez découplage, routage court et référence adaptée à la résolution et au courant dynamique de l'ADC.

EN - How would you use, calculate, or verify ADC reference VREF in a real project?
Answer: Use decoupling, short routing, and a reference suited to ADC resolution and dynamic current.

564. FR - Quel piège d'entretien ou de conception faut-il connaître concernant référence ADC VREF ?
Réponse : Piège: un excellent ADC avec une VREF bruyante donne de mauvaises mesures.

EN - What interview or design trap should you know about ADC reference VREF?
Answer: Trap: an excellent ADC with a noisy VREF gives poor measurements.

565. FR - Qu'est-ce que protection entrée ADC ? Expliquez le principe DSP.
Réponse : Une protection ADC peut combiner résistance série, diodes de clamp ou TVS et filtre RC selon l'énergie du transitoire.

EN - What is ADC input protection? Explain the DSP principle.
Answer: ADC input protection can combine a series resistor, clamp diodes or TVS, and RC filtering depending on transient energy.

566. FR - Comment utiliseriez-vous, calculeriez-vous ou vérifieriez-vous protection entrée ADC dans un projet réel ?
Réponse : Le courant de clamp doit rester dans les limites du composant et ne pas injecter excessivement dans le rail 3,3 V.

EN - How would you use, calculate, or verify ADC input protection in a real project?
Answer: Clamp current must remain within device limits and must not inject excessively into the 3.3 V rail.

567. FR - Quel piège d'entretien ou de conception faut-il connaître concernant protection entrée ADC ? Réponse : Piège: une diode de protection trop capacitive ou fuyarde peut dégrader une mesure analogique précise.	EN - What interview or design trap should you know about ADC input protection? Answer: Trap: a protection diode with too much capacitance or leakage can degrade a precision analog measurement.
568. FR - Qu'est-ce que entrée ADC différentielle ? Expliquez le principe DSP. Réponse : Une entrée différentielle mesure la différence entre deux noeuds et peut rejeter une partie du bruit commun.	EN - What is differential ADC input? Explain the DSP principle. Answer: A differential ADC input measures the difference between two nodes and can reject some common-mode noise.
569. FR - Comment utiliseriez-vous, calculeriez-vous ou vérifieriez-vous entrée ADC différentielle dans un projet réel ? Réponse : Elle est utile pour shunts, ponts de capteurs et liaisons analogiques sensibles.	EN - How would you use, calculate, or verify differential ADC input in a real project? Answer: It is useful for shunts, bridge sensors, and sensitive analog links.
570. FR - Quel piège d'entretien ou de conception faut-il connaître concernant entrée ADC différentielle ? Réponse : Piège: respecter la plage common-mode et l'amplitude différentielle; l'une n'implique pas automatiquement l'autre.	EN - What interview or design trap should you know about differential ADC input? Answer: Trap: respect common-mode range and differential amplitude; satisfying one does not automatically satisfy the other.

39. Horloges, jitter, PCB, masse et EMI / Clocks, Jitter, PCB, Grounding, and EMI

571. FR - Qu'est-ce que jitter d'horloge ADC ? Expliquez le principe DSP. Réponse : Le jitter est une incertitude temporelle de l'instant d'échantillonnage qui devient une erreur d'amplitude sur les signaux rapides.	EN - What is ADC clock jitter? Explain the DSP principle. Answer: Clock jitter is timing uncertainty in the sampling instant that becomes amplitude error on fast signals.
572. FR - Comment utiliseriez-vous, calculeriez-vous ou vérifieriez-vous jitter d'horloge ADC dans un projet réel ? Réponse : Son impact augmente avec la fréquence d'entrée et peut limiter le SNR des ADC haute vitesse.	EN - How would you use, calculate, or verify ADC clock jitter in a real project? Answer: Its impact increases with input frequency and can limit SNR in high-speed ADCs.
573. FR - Quel piège d'entretien ou de conception faut-il connaître concernant jitter d'horloge ADC ? Réponse : Piège: augmenter la résolution ADC ne sert pas si le jitter de clock domine déjà le bruit.	EN - What interview or design trap should you know about ADC clock jitter? Answer: Trap: increasing ADC resolution does not help if clock jitter already dominates noise.
574. FR - Qu'est-ce que plan de masse DSP ? Expliquez le principe DSP. Réponse : Un plan de masse continu fournit des chemins de retour courts et réduit inductance, boucles et EMI.	EN - What is DSP ground plane? Explain the DSP principle. Answer: A continuous ground plane provides short return paths and reduces inductance, loops, and EMI.
575. FR - Comment utiliseriez-vous, calculeriez-vous ou vérifieriez-vous plan de masse DSP dans un projet réel ? Réponse : On sépare plutôt les zones fonctionnelles et courants de retour que de couper arbitrairement la masse.	EN - How would you use, calculate, or verify DSP ground plane in a real project? Answer: Prefer separating functional areas and return currents rather than arbitrarily splitting ground.
576. FR - Quel piège d'entretien ou de conception faut-il connaître concernant plan de masse DSP ? Réponse : Piège: faire traverser un signal rapide au-dessus d'une coupure de plan force son courant de retour à faire un détour.	EN - What interview or design trap should you know about DSP ground plane? Answer: Trap: routing a fast signal over a plane split forces its return current to detour.
577. FR - Qu'est-ce que découplage local ? Expliquez le principe DSP. Réponse : Un condensateur local, souvent 100 nF, fournit les transitoires rapides et réduit le bruit haute fréquence au pin d'alimentation.	EN - What is local decoupling? Explain the DSP principle. Answer: A local capacitor, often 100 nF, supplies fast transients and reduces high-frequency noise at the power pin.
578. FR - Comment utiliseriez-vous, calculeriez-vous ou vérifieriez-vous découplage local dans un projet réel ? Réponse : Il doit être placé avec boucle VDD-capacitor-GND très courte; un bulk capacitor traite des variations plus lentes.	EN - How would you use, calculate, or verify local decoupling in a real project? Answer: Place it with a very short VDD-capacitor-GND loop; a bulk capacitor handles slower variations.

579. FR - Quel piège d'entretien ou de conception faut-il connaître concernant découplage local ? Réponse : Piège: un 100 nF à plusieurs centimètres perd une grande partie de son efficacité haute fréquence à cause des inductances parasites.	EN - What interview or design trap should you know about local decoupling? Answer: Trap: a 100 nF capacitor several centimeters away loses much of its high-frequency effectiveness due to parasitic inductance.
580. FR - Qu'est-ce que chemin de retour d'un signal rapide ? Expliquez le principe DSP. Réponse : Le courant de retour haute fréquence suit généralement le plan de référence proche de la piste pour minimiser l'inductance de boucle.	EN - What is fast-signal return path? Explain the DSP principle. Answer: High-frequency return current generally follows the nearby reference plane to minimize loop inductance.
581. FR - Comment utiliseriez-vous, calculeriez-vous ou vérifieriez-vous chemin de retour d'un signal rapide dans un projet réel ? Réponse : Lors d'un changement de couche, un via de masse proche peut fournir un chemin de retour entre plans de référence appropriés.	EN - How would you use, calculate, or verify fast-signal return path in a real project? Answer: When changing layers, a nearby ground via can provide a return path between appropriate reference planes.
582. FR - Quel piège d'entretien ou de conception faut-il connaître concernant chemin de retour d'un signal rapide ? Réponse : Piège: ignorer le return path peut créer EMI même si la piste de signal semble courte.	EN - What interview or design trap should you know about fast-signal return path? Answer: Trap: Ignoring the return path can create EMI even if the signal trace itself is short.
583. FR - Qu'est-ce que réduction EMI dans un convertisseur switching ? Expliquez le principe DSP. Réponse : Réduire les boucles à fort di/dt et les noeuds à fort dv/dt est une priorité de layout pour limiter EMI.	EN - What is switching-converter EMI reduction? Explain the DSP principle. Answer: Reducing high-di/dt loops and high-dv/dt nodes is a primary layout goal for limiting EMI.
584. FR - Comment utiliseriez-vous, calculeriez-vous ou vérifieriez-vous réduction EMI dans un convertisseur switching dans un projet réel ? Réponse : Placez condensateurs, MOSFET, diode/rectifier et retours critiques très proches selon la topologie; gardez feedback loin du switch node.	EN - How would you use, calculate, or verify switching-converter EMI reduction in a real project? Answer: Place capacitors, MOSFET, diode/rectifier, and critical returns close according to topology; keep feedback away from the switch node.
585. FR - Quel piège d'entretien ou de conception faut-il connaître concernant réduction EMI dans un convertisseur switching ? Réponse : Piège: ajouter un filtre après coup ne compense pas toujours une grande boucle de commutation mal routée.	EN - What interview or design trap should you know about switching-converter EMI reduction? Answer: Trap: adding a filter later does not always compensate for a poorly routed large switching loop.

40. Mesure, débogage et scénarios d'entretien / Measurement, Debugging, and Interview Scenarios

586. FR - Qu'est-ce que oscilloscope vs analyseur de spectre ? Expliquez le principe DSP. Réponse : L'oscilloscope montre directement le temps et les transitoires; l'analyseur de spectre offre une meilleure vue des fréquences, spurs et bruit.	EN - What is oscilloscope vs spectrum analyzer? Explain the DSP principle. Answer: An oscilloscope directly shows time and transients; a spectrum analyzer gives a better view of frequencies, spurs, and noise.
587. FR - Comment utiliseriez-vous, calculeriez-vous ou vérifieriez-vous oscilloscope vs analyseur de spectre dans un projet réel ? Réponse : Utilisez les deux quand un problème de forme d'onde et de contenu spectral doit être corrélé.	EN - How would you use, calculate, or verify oscilloscope vs spectrum analyzer in a real project? Answer: Use both when waveform shape and spectral content must be correlated.
588. FR - Quel piège d'entretien ou de conception faut-il connaître concernant oscilloscope vs analyseur de spectre ? Réponse : Piège: une FFT d'oscilloscope peut avoir une dynamique et un plancher de bruit inférieurs à un vrai analyseur de spectre.	EN - What interview or design trap should you know about oscilloscope vs spectrum analyzer? Answer: Trap: an oscilloscope FFT may have worse dynamic range and noise floor than a true spectrum analyzer.
589. FR - Qu'est-ce que analyseur logique en DSP embarqué ? Expliquez le principe DSP. Réponse : Un analyseur logique vérifie timing numérique, protocoles, triggers et séquences autour d'ADC, DMA, SPI, I2C ou UART.	EN - What is logic analyzer in embedded DSP? Explain the DSP principle. Answer: A logic analyzer verifies digital timing, protocols, triggers, and sequences around ADC, DMA, SPI, I2C, or UART.

590. FR - Comment utiliseriez-vous, calculeriez-vous ou vérifieriez-vous analyseur logique en DSP embarqué dans un projet réel ? Réponse : Il aide à confirmer si les données arrivent au bon moment et dans le bon ordre.	EN - How would you use, calculate, or verify logic analyzer in embedded DSP in a real project? Answer: It helps confirm whether data arrives at the correct time and in the correct order.
591. FR - Quel piège d'entretien ou de conception faut-il connaître concernant analyseur logique en DSP embarqué ? Réponse : Piège: il ne montre pas correctement intégrité analogique, niveaux intermédiaires ou ringing comme un oscilloscope.	EN - What interview or design trap should you know about logic analyzer in embedded DSP? Answer: Trap: it does not properly show analog integrity, intermediate levels, or ringing like an oscilloscope.
592. FR - Qu'est-ce que signal de test connu ? Expliquez le principe DSP. Réponse : Injecter un signal connu permet de comparer entrée, code ADC, sortie DSP et résultat attendu étape par étape.	EN - What is known test signal? Explain the DSP principle. Answer: Injecting a known signal lets you compare input, ADC code, DSP output, and expected result step by step.
593. FR - Comment utiliseriez-vous, calculeriez-vous ou vérifieriez-vous signal de test connu dans un projet réel ? Réponse : Une sinusoïde propre aide à valider gain, fréquence, FFT, distorsion et calibration.	EN - How would you use, calculate, or verify known test signal in a real project? Answer: A clean sine wave helps validate gain, frequency, FFT, distortion, and calibration.
594. FR - Quel piège d'entretien ou de conception faut-il connaître concernant signal de test connu ? Réponse : Piège: si le générateur de test est lui-même bruité ou distordu, il peut fausser le diagnostic.	EN - What interview or design trap should you know about known test signal? Answer: Trap: if the test generator itself is noisy or distorted, it can mislead diagnosis.
595. FR - Qu'est-ce que golden reference ? Expliquez le principe DSP. Réponse : Une golden board ou un dataset de référence fournit une base connue pour comparer une unité défectueuse ou une nouvelle version.	EN - What is golden reference? Explain the DSP principle. Answer: A golden board or reference dataset provides a known baseline for comparing a faulty unit or new revision.
596. FR - Comment utiliseriez-vous, calculeriez-vous ou vérifieriez-vous golden reference dans un projet réel ? Réponse : Comparez mêmes test points, waveforms, consommation, coefficients et résultats DSP.	EN - How would you use, calculate, or verify golden reference in a real project? Answer: Compare the same test points, waveforms, power consumption, coefficients, and DSP results.
597. FR - Quel piège d'entretien ou de conception faut-il connaître concernant golden reference ? Réponse : Piège: la référence doit elle-même être validée et tracée par révision.	EN - What interview or design trap should you know about golden reference? Answer: Trap: the reference itself must be validated and revision-controlled.
598. FR - Qu'est-ce que isoler hardware et firmware ? Expliquez le principe DSP. Réponse : On sépare le problème en vérifiant d'abord alimentation, clocks, reset, signaux physiques et raw data, puis configuration et calcul firmware.	EN - What is separating hardware and firmware faults? Explain the DSP principle. Answer: Separate the problem by first checking power, clocks, reset, physical signals, and raw data, then firmware configuration and calculations.
599. FR - Comment utiliseriez-vous, calculeriez-vous ou vérifieriez-vous isoler hardware et firmware dans un projet réel ? Réponse : Comparer raw ADC à une valeur théorique et à un instrument externe localise rapidement l'erreur avant ou après la conversion logicielle.	EN - How would you use, calculate, or verify separating hardware and firmware faults in a real project? Answer: Comparing raw ADC data with theory and an external instrument quickly localizes error before or after software conversion.
600. FR - Quel piège d'entretien ou de conception faut-il connaître concernant isoler hardware et firmware ? Réponse : Piège: conclure trop tôt hardware ou firmware sans mesure peut faire perdre beaucoup de temps.	EN - What interview or design trap should you know about separating hardware and firmware faults? Answer: Trap: deciding hardware or firmware too early without measurements can waste a lot of time.