AHDS
Annissoff Hardware Development System
Design once. Reuse forever.

Email:
ahds@engineer.com

AUTODESK EAGLE 9.6.2

COMPLETE PRACTICAL & INTERVIEW HANDBOOK

GUIDE PRATIQUE COMPLET & PRÉPARATION AUX ENTREVUES

240 Questions & Answers — English / Français

Schematic • Libraries • ERC • SPICE • PCB Layout • Routing • Copper • DRC • Gerber • BOM • Pick-and-Place • ULP • Panelization

Edition basis / Base de l'édition: EAGLE 9.6.2 (final standalone Autodesk EAGLE release)

Current context / Contexte actuel: Autodesk ended EAGLE sales and support on June 7, 2026. This handbook is therefore especially useful for legacy EAGLE projects, interview preparation, maintenance, migration, and manufacturing support.

Panelization / Panélisation: covered through Autodesk-documented EAGLE 9 workflows using panelize.ulp, manual/multi-board methods, rails, fiducials, V-score/mouse-bite concepts, and CAM verification.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

Email:
ahds@engineer.com

HOW TO USE THIS HANDBOOK / COMMENT UTILISER CE MANUEL

EN: Each technical topic is studied from four interview angles: concept, controlled workflow, trap/risk, and troubleshooting. The book follows the real design path from project setup and schematic capture through libraries, simulation, PCB layout, manufacturing data, and panelization.

FR : Chaque thème est étudié sous quatre angles d'entrevue : concept, workflow contrôlé, piège/risque et dépannage. Le livre suit le vrai flux de conception depuis le projet et le schéma jusqu'aux bibliothèques, à la simulation, au PCB, aux données de fabrication et à la panélisation.

Important: exact commands, licensing behavior, library availability, and manufacturer expectations can vary. For production work, always verify the EAGLE 9.6.2 environment, exact device/library revision, fabricator rules, and assembly requirements.

CHAPTER MAP / PLAN DES CHAPITRES

- 1. EAGLE 9.6.2, Control Panel & Project Environment / Environnement de projet
- 2. Schematic Capture, Connectivity & Hierarchy / Saisie de schéma et connectivité
- 3. Libraries: Symbol, Package, Device, Attributes & 3D / Bibliothèques
- 4. ERC, Annotation, Variants, BOM & Design Data / Données de conception
- 5. Integrated SPICE Simulation / Simulation SPICE intégrée
- 6. Schematic-to-Board, Stackup, Design Rules & Placement / Passage au PCB
- 7. Routing, Vias, Net Classes & Signal Integrity / Routage et classes de nets
- 8. Copper Polygons, Planes, Keepouts & High Voltage / Cuivre et haute tension
- 9. Mechanical Features, Masks, 3D & Board Verification / Mécanique et vérification
- 10. DRC, Connectivity, Error Review & Troubleshooting / DRC et dépannage
- 11. CAM, Gerber, Drill, BOM & Pick-and-Place / Sorties de fabrication
- 12. Panelization, ULP Automation & Senior Interview Questions / Panélisation et automatisation

QUICK REFERENCE — CORE FILES / FICHIERS PRINCIPAUX

File / Fichier	Purpose / Rôle	Release note / Note
.sch	Schematic / Schéma	Source design / Source
.brd	Board layout / PCB	Source design / Source
.lbr	Library / Bibliothèque	Control revision / Contrôler la révision
.dru	Design rules / Règles	Archive with release / Archiver
.cam	CAM job	Controls manufacturing export / Contrôle export
.ulp	User Language Program	Automation dependency / Dépendance
.scr	Script	Repeatable command sequence / Commandes répétables

QUICK REFERENCE — IMPORTANT BOARD LAYERS / LAYERS IMPORTANTS

Layer	Typical use / Usage typique	Interview point / Point entrevue
1 Top / 16 Bottom	Copper / Cuivre	Routing and polygons / routage et polygons
20 Dimension	Board outline / Contour	Closed manufacturing outline / contour fermé
21 tPlace / 22 bPlace	Silkscreen graphics	Not the same as assembly

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

Email:
ahds@engineer.com

Layer	Typical use / Usage typique	Interview point / Point entrevue
		documentation
25 tNames / 26 bNames	Reference designators	Panelization can use alternate layers 125/126
29 tStop / 30 bStop	Solder mask openings	Verify special pads
31 tCream / 32 bCream	Paste/stencil	Check exposed-pad apertures
39 tKeepout / 40 bKeepout	Placement keepout	Mechanical intent
41 tRestrict / 42 bRestrict	Copper routing/pour restrict	Electrical keepout
43 vRestrict	Via restrict	Block vias
46 Milling	Milling/routing notation	Confirm fabricator interpretation

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

Email:
ahds@engineer.com

1. EAGLE 9.6.2, Control Panel & Project Environment / Environnement de projet

EAGLE 9.6.2 and product lifecycle / EAGLE 9.6.2 et le cycle de vie du produit

Q001

EN — Question: What should a hardware engineer understand about EAGLE 9.6.2 and product lifecycle?

EN — Answer: EAGLE 9.6.2 is the final standalone Autodesk EAGLE release. Autodesk ended sales and support on June 7, 2026; legacy perpetual licenses may continue on their licensed machines, while Autodesk directs ongoing electronics development toward Fusion Electronics.

FR — Question : Que doit comprendre un ingénieur hardware concernant EAGLE 9.6.2 et le cycle de vie du produit ?

FR — Réponse : EAGLE 9.6.2 est la dernière version autonome d'Autodesk EAGLE. Autodesk a cessé la vente et le support le 7 juin 2026; les licences perpétuelles historiques peuvent continuer sur leurs machines autorisées, tandis qu'Autodesk oriente le développement électronique vers Fusion Electronics.

Q002

EN — Question: How would you handle EAGLE 9.6.2 and product lifecycle in a controlled EAGLE 9.6.2 project?

EN — Answer: Freeze the installer, license situation, libraries, ULPs, CAM jobs, design rules, and project outputs needed to reproduce a legacy design. Record the exact EAGLE version in the release package.

FR — Question : Comment géreriez-vous EAGLE 9.6.2 et le cycle de vie du produit dans un projet EAGLE 9.6.2 contrôlé ?

FR — Réponse : Figez l'installateur, la situation de licence, les bibliothèques, ULP, CAM jobs, règles de conception et sorties nécessaires pour reproduire un ancien projet. Consignez la version exacte d'EAGLE dans le package de release.

Q003

EN — Question: What is a common interview trap or technical risk involving EAGLE 9.6.2 and product lifecycle?

EN — Answer: Calling 9.6.2 "current" without explaining its end-of-life status is misleading. The file format may remain useful, but tool availability and support have changed.

FR — Question : Quel est un piège d'entrevue ou risque technique courant concernant EAGLE 9.6.2 et le cycle de vie du produit ?

FR — Réponse : Présenter 9.6.2 comme « actuelle » sans expliquer sa fin de vie est trompeur. Le format de fichiers reste utile, mais la disponibilité et le support de l'outil ont changé.

Q004

EN — Question: A project has a problem involving EAGLE 9.6.2 and product lifecycle. How would you troubleshoot it?

EN — Answer: Verify whether the problem is design-related or environment-related: license, OS compatibility, library paths, managed-library access, ULP paths, and CAM files. Test on a controlled known-good workstation when possible.

FR — Question : Un projet présente un problème concernant EAGLE 9.6.2 et le cycle de vie du produit. Comment le dépanneriez-vous ?

FR — Réponse : Vérifiez si le problème vient du design ou de l'environnement : licence, compatibilité OS, chemins de bibliothèques, accès aux bibliothèques gérées, chemins ULP et fichiers CAM. Testez si possible sur une station connue comme bonne.

Control Panel, projects and directory paths / Control Panel, projets et chemins de répertoires

Q005

EN — Question: What should a hardware engineer understand about Control Panel, projects and directory paths?

EN — Answer: The Control Panel is the central place for projects, libraries, design rules, scripts, ULPs, CAM jobs, and directory configuration. Many apparent "missing file" problems are path or project-state problems rather than corrupted design data.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

Email:
ahds@engineer.com

FR — Question : Que doit comprendre un ingénieur hardware concernant Control Panel, projets et chemins de répertoires ?

FR — Réponse : Le Control Panel centralise projets, bibliothèques, règles de conception, scripts, ULP, CAM jobs et configuration des répertoires. De nombreux fichiers « manquants » proviennent de chemins ou états de projet, pas de données corrompues.

Q006

EN — Question: How would you handle Control Panel, projects and directory paths in a controlled EAGLE 9.6.2 project?

EN — Answer: Create a project folder, activate the project, keep source SCH/BRD/LBR files under controlled folders, and set library/script/ULP/CAM search paths deliberately instead of relying on machine-specific defaults.

FR — Question : Comment géreriez-vous Control Panel, projets et chemins de répertoires dans un projet EAGLE 9.6.2 contrôlé ?

FR — Réponse : Créez un dossier de projet, activez le projet, conservez les sources SCH/BRD/LBR dans des dossiers contrôlés et définissez volontairement les chemins de bibliothèques/scripts/ULP/CAM plutôt que de dépendre des valeurs locales.

Q007

EN — Question: What is a common interview trap or technical risk involving Control Panel, projects and directory paths?

EN — Answer: A design can open while silently using a different library revision or CAM job than the engineer expects. Reproducibility requires controlling dependencies, not only SCH and BRD.

FR — Question : Quel est un piège d'entrevue ou risque technique courant concernant Control Panel, projets et chemins de répertoires ?

FR — Réponse : Un design peut s'ouvrir tout en utilisant silencieusement une autre révision de bibliothèque ou de CAM job. La reproductibilité exige de contrôler les dépendances, pas seulement SCH et BRD.

Q008

EN — Question: A project has a problem involving Control Panel, projects and directory paths. How would you troubleshoot it?

EN — Answer: Check the active project, Options > Directories, library state, relative versus absolute paths, file permissions, and whether the same resource exists in multiple folders.

FR — Question : Un projet présente un problème concernant Control Panel, projets et chemins de répertoires. Comment le dépanneriez-vous ?

FR — Réponse : Vérifiez le projet actif, Options > Directories, l'état des bibliothèques, les chemins relatifs/absolus, les permissions et la présence éventuelle de la même ressource dans plusieurs dossiers.

EAGLE file types and source-control strategy / Types de fichiers EAGLE et stratégie de gestion de versions

Q009

EN — Question: What should a hardware engineer understand about EAGLE file types and source-control strategy?

EN — Answer: Core design files include schematic .sch, board .brd, library .lbr, design-rule .dru, CAM job .cam, script .scr, and User Language Program .ulp files. Modern EAGLE files are XML-based, which helps diffing but does not make every graphical change easy to review textually.

FR — Question : Que doit comprendre un ingénieur hardware concernant Types de fichiers EAGLE et stratégie de gestion de versions ?

FR — Réponse : Les fichiers principaux comprennent schéma .sch, carte .brd, bibliothèque .lbr, règles .dru, CAM job .cam, script .scr et User Language Program .ulp. Les fichiers EAGLE modernes sont basés sur XML, ce qui aide les diff mais ne rend pas chaque changement graphique simple à examiner en texte.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

Email:
ahds@engineer.com

Q010

EN — Question: How would you handle EAGLE file types and source-control strategy in a controlled EAGLE 9.6.2 project?

EN — Answer: Version source files and the exact release outputs. Use meaningful commits, avoid editing the same SCH/BRD concurrently without a merge plan, and archive the release CAM/DRU/ULP dependencies.

FR — Question : Comment géreriez-vous Types de fichiers EAGLE et stratégie de gestion de versions dans un projet EAGLE 9.6.2 contrôlé ?

FR — Réponse : Versionnez les sources et les sorties exactes de release. Utilisez des commits explicites, évitez l'édition concurrente du même SCH/BRD sans stratégie de fusion et archivez les dépendances CAM/DRU/ULP.

Q011

EN — Question: What is a common interview trap or technical risk involving EAGLE file types and source-control strategy?

EN — Answer: XML does not mean graphical EDA files are safe to auto-merge. A syntactically valid merge can still produce a logically wrong schematic or PCB.

FR — Question : Quel est un piège d'entrevue ou risque technique courant concernant Types de fichiers EAGLE et stratégie de gestion de versions ?

FR — Réponse : XML ne signifie pas que les fichiers EDA graphiques peuvent être fusionnés automatiquement sans risque. Une fusion syntaxiquement valide peut rester logiquement fausse.

Q012

EN — Question: A project has a problem involving EAGLE file types and source-control strategy. How would you troubleshoot it?

EN — Answer: Compare source-control history, inspect changed objects graphically, run ERC/DRC, run ratsnest, and regenerate manufacturing outputs from the candidate revision.

FR — Question : Un projet présente un problème concernant Types de fichiers EAGLE et stratégie de gestion de versions. Comment le dépanneriez-vous ?

FR — Réponse : Comparez l'historique, inspectez graphiquement les objets modifiés, exécutez ERC/DRC et ratsnest puis régénérez les sorties de fabrication depuis la révision candidate.

grid, units and coordinate discipline / grille, unités et discipline de coordonnées

Q013

EN — Question: What should a hardware engineer understand about grid, units and coordinate discipline?

EN — Answer: Grid choice affects clean schematic connectivity, footprint geometry, routing, and manufacturing coordinates. EAGLE can display alternate grids, but careless grid switching can create off-grid pins, wires, packages, or board geometry.

FR — Question : Que doit comprendre un ingénieur hardware concernant grille, unités et discipline de coordonnées ?

FR — Réponse : Le choix de grille affecte la connectivité du schéma, la géométrie des footprints, le routage et les coordonnées de fabrication. EAGLE peut utiliser des grilles alternatives, mais des changements imprudents peuvent créer des objets hors grille.

Q014

EN — Question: How would you handle grid, units and coordinate discipline in a controlled EAGLE 9.6.2 project?

EN — Answer: Use a standard schematic grid, manufacturer-derived package dimensions, a practical routing grid, and explicit units. Change to a fine grid only for a specific operation, then return to the project standard.

FR — Question : Comment géreriez-vous grille, unités et discipline de coordonnées dans un projet EAGLE 9.6.2 contrôlé ?

FR — Réponse : Utilisez une grille standard pour le schéma, les dimensions constructeur pour les packages, une grille pratique pour le routage et des unités explicites. Passez à une grille fine seulement pour une opération précise puis revenez au standard.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

Email:
ahds@engineer.com

Q015

EN — Question: What is a common interview trap or technical risk involving grid, units and coordinate discipline?

EN — Answer: A wire or pad can look aligned on screen while being numerically offset. Visual coincidence is not proof of electrical or mechanical alignment.

FR — Question : Quel est un piège d'entrevue ou risque technique courant concernant grille, unités et discipline de coordonnées ?

FR — Réponse : Un fil ou un pad peut sembler aligné à l'écran tout en étant décalé numériquement. Une coïncidence visuelle ne prouve pas l'alignement électrique ou mécanique.

Q016

EN — Question: A project has a problem involving grid, units and coordinate discipline. How would you troubleshoot it?

EN — Answer: Use INFO, exact coordinates, grid settings, zoom, DRC/ERC, and the status bar to find off-grid objects. For library parts, compare against datasheet dimensions rather than dragging by eye.

FR — Question : Un projet présente un problème concernant grille, unités et discipline de coordonnées. Comment le dépanneriez-vous ?

FR — Réponse : Utilisez INFO, les coordonnées exactes, la grille, le zoom, DRC/ERC et la barre d'état pour trouver les objets hors grille. Pour les bibliothèques, comparez au datasheet plutôt que de déplacer à l'œil.

command line, keyboard workflow, scripts and repeatability / ligne de commande, clavier, scripts et répétabilité

Q017

EN — Question: What should a hardware engineer understand about command line, keyboard workflow, scripts and repeatability?

EN — Answer: EAGLE exposes many functions through commands as well as menus. Command-line use, scripts, and ULPs can make repetitive operations faster and more reproducible, especially in library editing and release preparation.

FR — Question : Que doit comprendre un ingénieur hardware concernant ligne de commande, clavier, scripts et répétabilité ?

FR — Réponse : EAGLE expose de nombreuses fonctions via des commandes en plus des menus. La ligne de commande, les scripts et ULP peuvent rendre les opérations répétitives plus rapides et reproductibles, notamment pour les bibliothèques et les releases.

Q018

EN — Question: How would you handle command line, keyboard workflow, scripts and repeatability in a controlled EAGLE 9.6.2 project?

EN — Answer: Standardize useful commands and scripts in the project team, document any automation that modifies design data, and test scripts on copies before applying them to production files.

FR — Question : Comment géreriez-vous ligne de commande, clavier, scripts et répétabilité dans un projet EAGLE 9.6.2 contrôlé ?

FR — Réponse : Standardisez les commandes et scripts utiles dans l'équipe, documentez toute automatisation qui modifie les données et testez les scripts sur des copies avant les fichiers de production.

Q019

EN — Question: What is a common interview trap or technical risk involving command line, keyboard workflow, scripts and repeatability?

EN — Answer: A script can repeat a bad assumption perfectly. Automation is not a substitute for validating the resulting schematic, board, or manufacturing output.

FR — Question : Quel est un piège d'entrevue ou risque technique courant concernant ligne de commande, clavier, scripts et répétabilité ?

FR — Réponse : Un script peut répéter parfaitement une mauvaise hypothèse. L'automatisation ne remplace pas la validation du schéma, de la carte ou des sorties de fabrication.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

Email:
ahds@engineer.com

Q020

EN — Question: A project has a problem involving command line, keyboard workflow, scripts and repeatability. How would you troubleshoot it?

EN — Answer: Review the command/script log, compare before/after files, confirm selection scope and layers, and rerun ERC/DRC plus manufacturing checks after automated edits.

FR — Question : Un projet présente un problème concernant ligne de commande, clavier, scripts et répétabilité. Comment le dépanneriez-vous ?

FR — Réponse : Examinez le journal des commandes/scripts, comparez avant/après, confirmez la sélection et les layers puis relancez ERC/DRC et les contrôles de fabrication après les modifications automatiques.

2. Schematic Capture, Connectivity & Hierarchy / Saisie de schéma et connectivité

placing devices, wires, nets and junctions / placement de composants, wires, nets et jonctions

Q021

EN — Question: What should a hardware engineer understand about placing devices, wires, nets and junctions?

EN — Answer: In EAGLE a schematic connection is created by electrical nets, not by decorative linework. Junction dots, pin endpoints, net segments, and snapping determine actual connectivity.

FR — Question : Que doit comprendre un ingénieur hardware concernant placement de composants, wires, nets et jonctions ?

FR — Réponse : Dans EAGLE, une connexion de schéma est créée par des nets électriques, pas par du dessin décoratif. Jonctions, extrémités de broches, segments et accrochage déterminent la connectivité réelle.

Q022

EN — Question: How would you handle placing devices, wires, nets and junctions in a controlled EAGLE 9.6.2 project?

EN — Answer: ADD devices from approved libraries, place them on the standard grid, use NET for electrical connections, and inspect junctions at intentional multi-way connections.

FR — Question : Comment géreriez-vous placement de composants, wires, nets et jonctions dans un projet EAGLE 9.6.2 contrôlé ?

FR — Réponse : Ajoutez les devices depuis des bibliothèques approuvées, placez-les sur la grille standard, utilisez NET pour les connexions électriques et vérifiez les jonctions aux connexions multiples voulues.

Q023

EN — Question: What is a common interview trap or technical risk involving placing devices, wires, nets and junctions?

EN — Answer: Using WIRE where NET is required can create a drawing that looks correct but is electrically disconnected.

FR — Question : Quel est un piège d'entrevue ou risque technique courant concernant placement de composants, wires, nets et jonctions ?

FR — Réponse : Utiliser WIRE au lieu de NET peut produire un dessin visuellement correct mais électriquement déconnecté.

Q024

EN — Question: A project has a problem involving placing devices, wires, nets and junctions. How would you troubleshoot it?

EN — Answer: Move a component slightly or use SHOW/INFO to verify net membership, run ERC, inspect junctions, and follow the net name through the design.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

Email:
ahds@engineer.com

FR — Question : Un projet présente un problème concernant placement de composants, wires, nets et jonctions. Comment le dépanneriez-vous ?

FR — Réponse : Déplacez légèrement un composant ou utilisez SHOW/INFO pour vérifier l'appartenance au net, exécutez ERC, inspectez les jonctions et suivez le nom du net dans le design.

net labels, names and bus notation / labels de nets, noms et notation de bus

Q025

EN — Question: What should a hardware engineer understand about net labels, names and bus notation?

EN — Answer: Named nets connect logically even when not drawn as one continuous wire. Buses organize groups of signals but do not remove the need for clear individual net naming and correct breakout syntax.

FR — Question : Que doit comprendre un ingénieur hardware concernant labels de nets, noms et notation de bus ?

FR — Réponse : Les nets nommés se connectent logiquement même sans fil continu. Les bus organisent des groupes de signaux mais n'éliminent pas le besoin de noms individuels clairs et d'une syntaxe correcte.

Q026

EN — Question: How would you handle net labels, names and bus notation in a controlled EAGLE 9.6.2 project?

EN — Answer: Apply intentional names, place visible labels where reviewers need them, use consistent bus conventions, and avoid reusing generic names for unrelated functions.

FR — Question : Comment géreriez-vous labels de nets, noms et notation de bus dans un projet EAGLE 9.6.2 contrôlé ?

FR — Réponse : Appliquez des noms intentionnels, affichez les labels là où ils sont utiles à la revue, utilisez des conventions cohérentes de bus et évitez les noms génériques réutilisés.

Q027

EN — Question: What is a common interview trap or technical risk involving net labels, names and bus notation?

EN — Answer: Two distant nets with the same name are electrically the same net. A duplicate name can silently short functions that look separated on the drawing.

FR — Question : Quel est un piège d'entrevue ou risque technique courant concernant labels de nets, noms et notation de bus ?

FR — Réponse : Deux nets éloignés portant le même nom sont électriquement le même net. Un nom dupliqué peut court-circuiter silencieusement des fonctions visuellement séparées.

Q028

EN — Question: A project has a problem involving net labels, names and bus notation. How would you troubleshoot it?

EN — Answer: Use SHOW on the net name, inspect all highlighted segments, search labels, review bus breakouts, and run ERC for unexpected pin combinations.

FR — Question : Un projet présente un problème concernant labels de nets, noms et notation de bus. Comment le dépanneriez-vous ?

FR — Réponse : Utilisez SHOW sur le nom du net, inspectez tous les segments surlignés, recherchez les labels, vérifiez les sorties de bus et exécutez ERC pour les combinaisons de broches inattendues.

supply symbols and power-net naming / symboles d'alimentation et noms de nets de puissance

Q029

EN — Question: What should a hardware engineer understand about supply symbols and power-net naming?

EN — Answer: Supply symbols can define globally named power nets. Their visual symbol is secondary to the actual supply/net name embedded in the library device.

FR — Question : Que doit comprendre un ingénieur hardware concernant symboles d'alimentation et noms de nets de puissance ?

FR — Réponse : Les symboles d'alimentation peuvent définir des nets globaux. Leur apparence graphique est secondaire par rapport au vrai nom de supply/net contenu dans le device de bibliothèque.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

Email:
ahds@engineer.com

Q030

EN — Question: How would you handle supply symbols and power-net naming in a controlled EAGLE 9.6.2 project?

EN — Answer: Use controlled power symbols, verify rail names such as GND, +3V3, +5V or isolated returns, and separate domains deliberately when they must not connect.

FR — Question : Comment géreriez-vous symboles d'alimentation et noms de nets de puissance dans un projet EAGLE 9.6.2 contrôlé ?

FR — Réponse : Utilisez des symboles d'alimentation contrôlés, vérifiez les noms de rails comme GND, +3V3, +5V ou retours isolés et séparez volontairement les domaines qui ne doivent pas être reliés.

Q031

EN — Question: What is a common interview trap or technical risk involving supply symbols and power-net naming?

EN — Answer: Two ground symbols that look different may still carry the same net name, or identical-looking symbols may represent different names. Always inspect the electrical identity.

FR — Question : Quel est un piège d'entrevue ou risque technique courant concernant symboles d'alimentation et noms de nets de puissance ?

FR — Réponse : Deux symboles de masse visuellement différents peuvent porter le même nom de net, ou des symboles identiques peuvent représenter des noms différents. Vérifiez toujours l'identité électrique.

Q032

EN — Question: A project has a problem involving supply symbols and power-net naming. How would you troubleshoot it?

EN — Answer: Use INFO/SHOW, inspect the library device, check net names in the schematic and board, and verify the copper polygons that reference those nets.

FR — Question : Un projet présente un problème concernant symboles d'alimentation et noms de nets de puissance. Comment le dépanneriez-vous ?

FR — Réponse : Utilisez INFO/SHOW, inspectez le device de bibliothèque, vérifiez les noms de nets dans schéma et carte et contrôlez les polygons cuivre qui référencent ces nets.

multi-gate devices, INVOKE and gate swapping / composants multi-gates, INVOKE et permutation de gates

Q033

EN — Question: What should a hardware engineer understand about multi-gate devices, INVOKE and gate swapping?

EN — Answer: A library device can contain several gates such as op-amp channels plus hidden or separately invoked power gates. INVOKE exposes optional gates; gate swap can exchange equivalent sections while preserving logical correctness.

FR — Question : Que doit comprendre un ingénieur hardware concernant composants multi-gates, INVOKE et permutation de gates ?

FR — Réponse : Un device de bibliothèque peut contenir plusieurs gates, par exemple canaux d'ampli-op et alimentation séparée. INVOKE expose les gates optionnels; la permutation peut échanger des sections équivalentes.

Q034

EN — Question: How would you handle multi-gate devices, INVOKE and gate swapping in a controlled EAGLE 9.6.2 project?

EN — Answer: Invoke required power or auxiliary gates, verify pin mapping, and use gate swap only when the device definition marks gates as truly interchangeable.

FR — Question : Comment géreriez-vous composants multi-gates, INVOKE et permutation de gates dans un projet EAGLE 9.6.2 contrôlé ?

FR — Réponse : Invoquez les gates d'alimentation ou auxiliaires nécessaires, vérifiez le mapping des pins et n'utilisez la permutation que si les gates sont réellement interchangeables dans la définition.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

Email:
ahds@engineer.com

Q035

EN — Question: What is a common interview trap or technical risk involving multi-gate devices, INVOKE and gate swapping?

EN — Answer: Forgetting a power gate can leave supply pins unconnected even though the functional gates look complete.

FR — Question : Quel est un piège d'entrevue ou risque technique courant concernant composants multi-gates, INVOKE et permutation de gates ?

FR — Réponse : Oublier un gate d'alimentation peut laisser les broches de supply non connectées alors que les gates fonctionnels semblent complets.

Q036

EN — Question: A project has a problem involving multi-gate devices, INVOKE and gate swapping. How would you troubleshoot it?

EN — Answer: Open the device definition, check all gates/technologies, use INVOKE, inspect ERC warnings, and compare schematic pin numbers with the datasheet.

FR — Question : Un projet présente un problème concernant composants multi-gates, INVOKE et permutation de gates. Comment le dépanneriez-vous ?

FR — Réponse : Ouvrez la définition du device, vérifiez tous les gates/technologies, utilisez INVOKE, inspectez les avertissements ERC et comparez les numéros de broches au datasheet.

multi-sheet schematics and hierarchy / schémas multi-feuilles et hiérarchie

Q037

EN — Question: What should a hardware engineer understand about multi-sheet schematics and hierarchy?

EN — Answer: Large EAGLE schematics can span multiple sheets. Connectivity across sheets must be communicated with net names, buses, and a disciplined architecture because visual proximity no longer helps.

FR — Question : Que doit comprendre un ingénieur hardware concernant schémas multi-feuilles et hiérarchie ?

FR — Réponse : Les grands schémas EAGLE peuvent occuper plusieurs feuilles. La connectivité entre feuilles doit utiliser noms de nets, bus et architecture disciplinée car la proximité visuelle ne suffit plus.

Q038

EN — Question: How would you handle multi-sheet schematics and hierarchy in a controlled EAGLE 9.6.2 project?

EN — Answer: Partition by function, use consistent net naming, keep interfaces explicit, maintain readable sheet titles, and review cross-sheet power and control signals systematically.

FR — Question : Comment géreriez-vous schémas multi-feuilles et hiérarchie dans un projet EAGLE 9.6.2 contrôlé ?

FR — Réponse : Partitionnez par fonction, utilisez des noms cohérents, rendez les interfaces explicites, gardez des titres de feuilles lisibles et révisez systématiquement alimentation et contrôle entre feuilles.

Q039

EN — Question: What is a common interview trap or technical risk involving multi-sheet schematics and hierarchy?

EN — Answer: A signal can connect across sheets solely because of a reused name, creating a connection that a reviewer may not see locally.

FR — Question : Quel est un piège d'entrevue ou risque technique courant concernant schémas multi-feuilles et hiérarchie ?

FR — Réponse : Un signal peut se connecter entre feuilles uniquement à cause d'un nom réutilisé, créant une connexion invisible localement pour le réviseur.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

Email:
ahds@engineer.com

Q040

EN — Question: A project has a problem involving multi-sheet schematics and hierarchy. How would you troubleshoot it?

EN — Answer: Use SHOW across sheets, search net names, inspect labels and buses, run ERC, and review interfaces from a system-level signal list.

FR — Question : Un projet présente un problème concernant schémas multi-feuilles et hiérarchie. Comment le dépanneriez-vous ?

FR — Réponse : Utilisez SHOW entre feuilles, recherchez les noms de nets, inspectez labels et bus, exécutez ERC et révisez les interfaces avec une liste système des signaux.

3. Libraries: Symbol, Package, Device, Attributes & 3D / Bibliothèques

EAGLE library architecture: symbol, package and device / architecture de bibliothèque EAGLE : symbol, package et device

Q041

EN — Question: What should a hardware engineer understand about EAGLE library architecture: symbol, package and device?

EN — Answer: An EAGLE library separates the schematic Symbol, PCB Package, and Device that connects symbol pins to package pads. This separation enables package variants but makes pin-to-pad mapping a critical library responsibility.

FR — Question : Que doit comprendre un ingénieur hardware concernant architecture de bibliothèque EAGLE : symbol, package et device ?

FR — Réponse : Une bibliothèque EAGLE sépare le Symbol de schéma, le Package PCB et le Device qui relie les pins du symbol aux pads du package. Cette séparation permet des variantes mais rend le mapping pin-pad critique.

Q042

EN — Question: How would you handle EAGLE library architecture: symbol, package and device in a controlled EAGLE 9.6.2 project?

EN — Answer: Create or review each object separately, then connect pins to pads in the Device editor and validate against the manufacturer datasheet before releasing the part.

FR — Question : Comment géreriez-vous architecture de bibliothèque EAGLE : symbol, package et device dans un projet EAGLE 9.6.2 contrôlé ?

FR — Réponse : Créez ou révisez chaque objet séparément, puis connectez les pins aux pads dans l'éditeur Device et validez avec le datasheet constructeur avant release.

Q043

EN — Question: What is a common interview trap or technical risk involving EAGLE library architecture: symbol, package and device?

EN — Answer: A beautiful symbol and footprint can still be catastrophically wrong if the Device mapping is incorrect.

FR — Question : Quel est un piège d'entrevue ou risque technique courant concernant architecture de bibliothèque EAGLE : symbol, package et device ?

FR — Réponse : Un beau symbol et un beau footprint peuvent rester catastrophiquement faux si le mapping du Device est incorrect.

Q044

EN — Question: A project has a problem involving EAGLE library architecture: symbol, package and device. How would you troubleshoot it?

EN — Answer: Open the Device, inspect Connect mapping, compare pin numbers and pad names to the datasheet, and perform an independent library review before board fabrication.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

Email:
ahds@engineer.com

FR — Question : Un projet présente un problème concernant architecture de bibliothèque EAGLE : symbol, package et device. Comment le dépanneriez-vous ?

FR — Réponse : Ouvrez le Device, inspectez le mapping Connect, comparez les numéros de pins et noms de pads au datasheet et faites une revue indépendante avant fabrication.

creating a schematic symbol / création d'un symbol de schéma

Q045

EN — Question: What should a hardware engineer understand about creating a schematic symbol?

EN — Answer: A good symbol expresses function, pin names, electrical direction, grouping, and readability. Pin orientation, visible names/numbers, and gate organization affect both human review and ERC behavior.

FR — Question : Que doit comprendre un ingénieur hardware concernant création d'un symbol de schéma ?

FR — Réponse : Un bon symbol exprime la fonction, les noms de pins, leur direction électrique, le regroupement et la lisibilité. Orientation, noms/numéros visibles et organisation des gates influencent la revue et ERC.

Q046

EN — Question: How would you handle creating a schematic symbol in a controlled EAGLE 9.6.2 project?

EN — Answer: Start from the datasheet pin table, define pins and electrical types deliberately, use a consistent grid, add >NAME and >VALUE text, and keep logic flow readable.

FR — Question : Comment géreriez-vous création d'un symbol de schéma dans un projet EAGLE 9.6.2 contrôlé ?

FR — Réponse : Partez du tableau de broches du datasheet, définissez pins et types électriques volontairement, utilisez une grille cohérente, ajoutez >NAME et >VALUE et gardez un flux logique lisible.

Q047

EN — Question: What is a common interview trap or technical risk involving creating a schematic symbol?

EN — Answer: Pin electrical direction is not merely cosmetic; wrong directions can hide or create ERC warnings.

FR — Question : Quel est un piège d'entrevue ou risque technique courant concernant création d'un symbol de schéma ?

FR — Réponse : Le type électrique d'une pin n'est pas cosmétique; une mauvaise direction peut masquer ou créer des avertissements ERC.

Q048

EN — Question: A project has a problem involving creating a schematic symbol. How would you troubleshoot it?

EN — Answer: Compare every pin name/number/type against the datasheet, place the symbol in a test schematic, connect representative nets, and run ERC.

FR — Question : Un projet présente un problème concernant création d'un symbol de schéma. Comment le dépanneriez-vous ?

FR — Réponse : Comparez chaque nom/numéro/type de pin au datasheet, placez le symbol dans un schéma test, connectez des nets représentatifs et exécutez ERC.

creating a PCB package footprint / création d'un package/footprint PCB

Q049

EN — Question: What should a hardware engineer understand about creating a PCB package footprint?

EN — Answer: The Package defines pads, SMDs, silkscreen, documentation, courtyard-like keepout information where desired, assembly markings, and mechanical geometry. Land-pattern dimensions should come from the datasheet or a controlled standard.

FR — Question : Que doit comprendre un ingénieur hardware concernant création d'un package/footprint PCB ?

FR — Réponse : Le Package définit pads, SMD, sérigraphie, documentation, informations de dégagement si souhaitées, marquages d'assemblage et géométrie mécanique. Les dimensions doivent venir du datasheet ou d'une norme contrôlée.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

Email:
ahds@engineer.com

Q050

EN — Question: How would you handle creating a PCB package footprint in a controlled EAGLE 9.6.2 project?

EN — Answer: Set a meaningful origin, create pads with verified drill and copper dimensions, draw tPlace/bPlace and tDocu content deliberately, add pin-1 marking, and check solder-mask/paste behavior.

FR — Question : Comment géreriez-vous création d'un package/footprint PCB dans un projet EAGLE 9.6.2 contrôlé ?

FR — Réponse : Définissez une origine utile, créez les pads avec perçage et cuivre vérifiés, dessinez tPlace/bPlace et tDocu volontairement, ajoutez le repère pin 1 et contrôlez mask/paste.

Q051

EN — Question: What is a common interview trap or technical risk involving creating a PCB package footprint?

EN — Answer: Copying a footprint from a similar package without checking pitch, body size, pin numbering, exposed pad, or manufacturer tolerances is a common production failure.

FR — Question : Quel est un piège d'entrevue ou risque technique courant concernant création d'un package/footprint PCB ?

FR — Réponse : Copier un footprint similaire sans vérifier pitch, boîtier, numérotation, pad exposé ou tolérances constructeur est une cause classique d'échec.

Q052

EN — Question: A project has a problem involving creating a PCB package footprint. How would you troubleshoot it?

EN — Answer: Measure the footprint geometry numerically, compare with recommended land pattern, inspect pad names, print 1:1 if useful, and check against the mechanical drawing.

FR — Question : Un projet présente un problème concernant création d'un package/footprint PCB. Comment le dépanneriez-vous ?

FR — Réponse : Mesurez numériquement le footprint, comparez au land pattern recommandé, inspectez les noms de pads, imprimez à l'échelle 1:1 si utile et vérifiez avec le dessin mécanique.

Device editor pin-to-pad mapping and package variants / mapping pin-pad dans Device et variantes de package

Q053

EN — Question: What should a hardware engineer understand about Device editor pin-to-pad mapping and package variants?

EN — Answer: The Device editor binds one or more symbols to one or more package variants and defines exact pin-to-pad connectivity. Technologies and package variants can represent ordering or footprint options.

FR — Question : Que doit comprendre un ingénieur hardware concernant mapping pin-pad dans Device et variantes de package ?

FR — Réponse : L'éditeur Device associe un ou plusieurs symbols à une ou plusieurs variantes de package et définit la connectivité pin-pad exacte. Technologies et variantes peuvent représenter des options de commande ou footprint.

Q054

EN — Question: How would you handle Device editor pin-to-pad mapping and package variants in a controlled EAGLE 9.6.2 project?

EN — Answer: Add the symbol, add approved package variants, use Connect to map every pin, define prefix/value behavior, and document technologies or attributes that distinguish variants.

FR — Question : Comment géreriez-vous mapping pin-pad dans Device et variantes de package dans un projet EAGLE 9.6.2 contrôlé ?

FR — Réponse : Ajoutez le symbol, les variantes de package approuvées, utilisez Connect pour mapper chaque pin, définissez prefix/value et documentez technologies ou attributs distinguant les variantes.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

Email:
ahds@engineer.com

Q055

EN — Question: What is a common interview trap or technical risk involving Device editor pin-to-pad mapping and package variants?

EN — Answer: Changing a package variant without validating the mapping can swap pins even if both packages have the same pin count.

FR — Question : Quel est un piège d'entrevue ou risque technique courant concernant mapping pin-pad dans Device et variantes de package ?

FR — Réponse : Changer de variante de package sans valider le mapping peut permuter les broches même si les deux packages ont le même nombre de pins.

Q056

EN — Question: A project has a problem involving Device editor pin-to-pad mapping and package variants. How would you troubleshoot it?

EN — Answer: Compare both variants against the datasheet, inspect Connect tables, generate a test board, and verify pad numbers with SHOW/INFO.

FR — Question : Un projet présente un problème concernant mapping pin-pad dans Device et variantes de package. Comment le dépanneriez-vous ?

FR — Réponse : Comparez les variantes au datasheet, inspectez les tables Connect, générez une carte test et vérifiez les numéros de pads avec SHOW/INFO.

attributes, managed libraries and 3D packages / attributs, bibliothèques gérées et packages 3D

Q057

EN — Question: What should a hardware engineer understand about attributes, managed libraries and 3D packages?

EN — Answer: Attributes can carry MPN, manufacturer, tolerance, voltage, assembly data, and other metadata. Managed libraries can also associate 3D packages and cloud-managed revisions, but this adds dependency and revision-management considerations.

FR — Question : Que doit comprendre un ingénieur hardware concernant attributs, bibliothèques gérées et packages 3D ?

FR — Réponse : Les attributs peuvent porter MPN, fabricant, tolérance, tension, données d'assemblage et autres métadonnées. Les bibliothèques gérées peuvent associer des packages 3D et des révisions cloud, avec des contraintes de dépendance et version.

Q058

EN — Question: How would you handle attributes, managed libraries and 3D packages in a controlled EAGLE 9.6.2 project?

EN — Answer: Define required attributes, use consistent names, publish library revisions deliberately, update designs consciously, and verify that the 3D package matches the actual footprint orientation and body.

FR — Question : Comment géreriez-vous attributs, bibliothèques gérées et packages 3D dans un projet EAGLE 9.6.2 contrôlé ?

FR — Réponse : Définissez les attributs requis, utilisez des noms cohérents, publiez volontairement les révisions, mettez les designs à jour consciemment et vérifiez la correspondance du modèle 3D avec le footprint.

Q059

EN — Question: What is a common interview trap or technical risk involving attributes, managed libraries and 3D packages?

EN — Answer: "Update all" can change many components at once. A library revision should never be accepted blindly into a released PCB.

FR — Question : Quel est un piège d'entrevue ou risque technique courant concernant attributs, bibliothèques gérées et packages 3D ?

FR — Réponse : « Update all » peut modifier de nombreux composants. Une révision de bibliothèque ne doit jamais être acceptée aveuglément dans un PCB déjà released.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

Email:
ahds@engineer.com

Q060

EN — Question: A project has a problem involving attributes, managed libraries and 3D packages. How would you troubleshoot it?

EN — Answer: Compare library versions, inspect changed devices/packages, update on a branch or copy, rerun ERC/DRC, review the board in 2D/3D, and regenerate release outputs.

FR — Question : Un projet présente un problème concernant attributs, bibliothèques gérées et packages 3D. Comment le dépanneriez-vous ?

FR — Réponse : Comparez les versions de bibliothèque, inspectez devices/packages modifiés, mettez à jour sur une copie, relancez ERC/DRC, révisez la carte en 2D/3D et régénérez les sorties.

4. ERC, Annotation, Variants, BOM & Design Data / Données de conception

ERC and electrical rule checking / ERC et vérification des règles électriques

Q061

EN — Question: What should a hardware engineer understand about ERC and electrical rule checking?

EN — Answer: ERC checks schematic consistency such as incompatible pin directions, missing connections, and power-related issues based on library metadata. It is a rule-based aid, not proof that the circuit is electrically correct.

FR — Question : Que doit comprendre un ingénieur hardware concernant ERC et vérification des règles électriques ?

FR — Réponse : ERC vérifie la cohérence du schéma, notamment directions de pins incompatibles, connexions manquantes et problèmes d'alimentation selon les métadonnées de bibliothèque. Ce n'est pas une preuve que le circuit est correct.

Q062

EN — Question: How would you handle ERC and electrical rule checking in a controlled EAGLE 9.6.2 project?

EN — Answer: Run ERC early and before release, classify every warning/error, correct real issues, and use approved exceptions only when the design intent is understood and documented.

FR — Question : Comment géreriez-vous ERC et vérification des règles électriques dans un projet EAGLE 9.6.2 contrôlé ?

FR — Réponse : Exécutez ERC tôt et avant release, classez chaque warning/error, corrigez les vrais problèmes et n'utilisez des exceptions approuvées que si l'intention est comprise et documentée.

Q063

EN — Question: What is a common interview trap or technical risk involving ERC and electrical rule checking?

EN — Answer: A clean ERC can coexist with wrong component values, wrong pin mapping, missing decoupling, or unsafe architecture.

FR — Question : Quel est un piège d'entrevue ou risque technique courant concernant ERC et vérification des règles électriques ?

FR — Réponse : Un ERC propre peut coexister avec mauvaises valeurs, mauvais mapping de pins, découplage manquant ou architecture dangereuse.

Q064

EN — Question: A project has a problem involving ERC and electrical rule checking. How would you troubleshoot it?

EN — Answer: Trace the warning to library pin types and actual nets, compare against the circuit intent and datasheet, and never suppress a warning only to make the report green.

FR — Question : Un projet présente un problème concernant ERC et vérification des règles électriques. Comment le dépanneriez-vous ?

FR — Réponse : Reliez l'avertissement aux types de pins et nets réels, comparez à l'intention et au datasheet et ne supprimez jamais un warning uniquement pour obtenir un rapport vert.

reference designators, NAME, VALUE and SMASH / références, NAME, VALUE et SMASH

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

Email:
ahds@engineer.com

Q065

EN — Question: What should a hardware engineer understand about reference designators, NAME, VALUE and SMASH?

EN — Answer: EAGLE uses NAME and VALUE text to communicate reference designators and component values. SMASH detaches these text objects so they can be positioned independently while remaining associated with the part.

FR — Question : Que doit comprendre un ingénieur hardware concernant références, NAME, VALUE et SMASH ?

FR — Réponse : EAGLE utilise NAME et VALUE pour communiquer références et valeurs. SMASH détache ces textes afin de les positionner indépendamment tout en restant liés au composant.

Q066

EN — Question: How would you handle reference designators, NAME, VALUE and SMASH in a controlled EAGLE 9.6.2 project?

EN — Answer: Use consistent prefixes, keep reference text readable, smash only when needed for documentation clarity, and ensure assembly drawings preserve identifiable references.

FR — Question : Comment géreriez-vous références, NAME, VALUE et SMASH dans un projet EAGLE 9.6.2 contrôlé ?

FR — Réponse : Utilisez des préfixes cohérents, gardez les références lisibles, utilisez SMASH seulement si nécessaire et assurez que les dessins d'assemblage conservent les références identifiables.

Q067

EN — Question: What is a common interview trap or technical risk involving reference designators, NAME, VALUE and SMASH?

EN — Answer: Moving smashed text does not move the component, and deleting or hiding text can make assembly/debugging harder without changing electrical connectivity.

FR — Question : Quel est un piège d'entrevue ou risque technique courant concernant références, NAME, VALUE et SMASH ?

FR — Réponse : Déplacer un texte smashed ne déplace pas le composant; supprimer ou masquer ce texte peut compliquer assemblage/dépannage sans changer la connectivité.

Q068

EN — Question: A project has a problem involving reference designators, NAME, VALUE and SMASH. How would you troubleshoot it?

EN — Answer: Use INFO to confirm object ownership, compare schematic and board designators, and inspect assembly layers before manufacturing release.

FR — Question : Un projet présente un problème concernant références, NAME, VALUE et SMASH. Comment le dépanneriez-vous ?

FR — Réponse : Utilisez INFO pour confirmer l'appartenance de l'objet, comparez les références schéma/carte et inspectez les layers d'assemblage avant release.

assembly variants and do-not-populate control / variantes d'assemblage et gestion DNP

Q069

EN — Question: What should a hardware engineer understand about assembly variants and do-not-populate control?

EN — Answer: EAGLE supports assembly variants so a common design can represent different fitted component populations. BOM and pick-and-place outputs must be generated for the intended variant.

FR — Question : Que doit comprendre un ingénieur hardware concernant variantes d'assemblage et gestion DNP ?

FR — Réponse : EAGLE prend en charge des variantes d'assemblage pour représenter différentes populations de composants sur un même design. BOM et pick-and-place doivent correspondre à la variante voulue.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

Email:
ahds@engineer.com

Q070

EN — Question: How would you handle assembly variants and do-not-populate control in a controlled EAGLE 9.6.2 project?

EN — Answer: Define variants deliberately, identify DNP parts, select the correct variant before BOM/PnP generation, and label the manufacturing release with the variant name and revision.

FR — Question : Comment géreriez-vous variantes d'assemblage et gestion DNP dans un projet EAGLE 9.6.2 contrôlé ?

FR — Réponse : Définissez les variantes volontairement, identifiez les DNP, sélectionnez la bonne variante avant BOM/PnP et étiquetez la release avec le nom de variante et la révision.

Q071

EN — Question: What is a common interview trap or technical risk involving assembly variants and do-not-populate control?

EN — Answer: A correct PCB can still be assembled incorrectly if the BOM and placement file were generated for different variants.

FR — Question : Quel est un piège d'entrevue ou risque technique courant concernant variantes d'assemblage et gestion DNP ?

FR — Réponse : Un PCB correct peut être assemblé incorrectement si la BOM et le fichier de placement proviennent de variantes différentes.

Q072

EN — Question: A project has a problem involving assembly variants and do-not-populate control. How would you troubleshoot it?

EN — Answer: Open the intended variant, cross-check fitted references between schematic, BOM and placement data, and compare quantities plus DNP list before release.

FR — Question : Un projet présente un problème concernant variantes d'assemblage et gestion DNP. Comment le dépanneriez-vous ?

FR — Réponse : Ouvrez la variante voulue, comparez les références montées entre schéma, BOM et placement et vérifiez quantités et liste DNP avant release.

BOM generation with bom.ulp / génération de BOM avec bom.ulp

Q073

EN — Question: What should a hardware engineer understand about BOM generation with bom.ulp?

EN — Answer: The standard bom.ulp extracts component information from the design and can account for the selected assembly variant. Output quality depends heavily on library attributes and consistent component data.

FR — Question : Que doit comprendre un ingénieur hardware concernant génération de BOM avec bom.ulp ?

FR — Réponse : Le bom.ulp standard extrait les informations de composants et peut tenir compte de la variante sélectionnée. La qualité dépend fortement des attributs de bibliothèque et de la cohérence des données.

Q074

EN — Question: How would you handle BOM generation with bom.ulp in a controlled EAGLE 9.6.2 project?

EN — Answer: Populate required attributes such as MPN and manufacturer, select the intended variant, run bom.ulp, choose the desired format, and reconcile the result with procurement rules.

FR — Question : Comment géreriez-vous génération de BOM avec bom.ulp dans un projet EAGLE 9.6.2 contrôlé ?

FR — Réponse : Renseignez les attributs requis comme MPN et fabricant, sélectionnez la variante voulue, exécutez bom.ulp, choisissez le format et réconciliez le résultat avec les règles d'approvisionnement.

Q075

EN — Question: What is a common interview trap or technical risk involving BOM generation with bom.ulp?

EN — Answer: A BOM generated successfully can still contain ambiguous descriptions, missing MPNs, duplicated alternates, or incorrect quantities.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

Email:
ahds@engineer.com

FR — Question : Quel est un piège d'entrevue ou risque technique courant concernant génération de BOM avec bom.ulp ?

FR — Réponse : Une BOM générée avec succès peut contenir descriptions ambiguës, MPN manquants, alternates dupliqués ou quantités incorrectes.

Q076

EN — Question: A project has a problem involving BOM generation with bom.ulp. How would you troubleshoot it?

EN — Answer: Sort by reference and MPN, compare quantities to the design, search blank attributes, verify variant filtering, and spot-check critical components against the schematic and datasheets.

FR — Question : Un projet présente un problème concernant génération de BOM avec bom.ulp. Comment le dépanneriez-vous ?

FR — Réponse : Triez par référence et MPN, comparez les quantités au design, recherchez les attributs vides, vérifiez le filtrage de variante et contrôlez des composants critiques.

library/data consistency before schematic-to-board handoff / cohérence des données avant passage schéma-vers-PCB

Q077

EN — Question: What should a hardware engineer understand about library/data consistency before schematic-to-board handoff?

EN — Answer: Before creating or updating the board, symbols, package variants, attributes, pin mapping, and component population should be stable enough that PCB work will not constantly chase library changes.

FR — Question : Que doit comprendre un ingénieur hardware concernant cohérence des données avant passage schéma-vers-PCB ?

FR — Réponse : Avant de créer ou mettre à jour la carte, symbols, variantes de package, attributs, mapping pin-pad et population doivent être assez stables pour éviter des changements permanents côté PCB.

Q078

EN — Question: How would you handle library/data consistency before schematic-to-board handoff in a controlled EAGLE 9.6.2 project?

EN — Answer: Run ERC, verify critical library parts, resolve package choices, freeze high-risk interfaces, and create a review checkpoint before major placement/routing begins.

FR — Question : Comment géreriez-vous cohérence des données avant passage schéma-vers-PCB dans un projet EAGLE 9.6.2 contrôlé ?

FR — Réponse : Exécutez ERC, vérifiez les bibliothèques critiques, résolvez les choix de package, figez les interfaces à risque et créez un jalon de revue avant placement/routage majeur.

Q079

EN — Question: What is a common interview trap or technical risk involving library/data consistency before schematic-to-board handoff?

EN — Answer: Starting layout with unresolved footprints or pin mapping can waste large amounts of PCB effort and can propagate hidden library mistakes.

FR — Question : Quel est un piège d'entrevue ou risque technique courant concernant cohérence des données avant passage schéma-vers-PCB ?

FR — Réponse : Commencer le layout avec des footprints ou mappings non résolus peut gaspiller beaucoup d'effort et propager des erreurs cachées.

Q080

EN — Question: A project has a problem involving library/data consistency before schematic-to-board handoff. How would you troubleshoot it?

EN — Answer: Compare board packages to schematic devices, inspect update messages, verify changed libraries, and use a controlled test board if a critical footprint is uncertain.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

Email:
ahds@engineer.com

FR — Question : Un projet présente un problème concernant cohérence des données avant passage schéma-vers-PCB. Comment le dépanneriez-vous ?

FR — Réponse : Comparez les packages de carte aux devices du schéma, inspectez les messages d'update, vérifiez les bibliothèques modifiées et utilisez une carte test si un footprint critique est incertain.

5. Integrated SPICE Simulation / Simulation SPICE intégrée

EAGLE SPICE simulator and ngspice / simulateur SPICE EAGLE et ngspice

Q081

EN — Question: What should a hardware engineer understand about EAGLE SPICE simulator and ngspice?

EN — Answer: EAGLE integrates SPICE simulation using ngspice. Simulation-capable parts need models and correct pin mapping; the simulator analyzes the schematic model, not PCB parasitics unless they are explicitly represented.

FR — Question : Que doit comprendre un ingénieur hardware concernant simulateur SPICE EAGLE et ngspice ?

FR — Réponse : EAGLE intègre la simulation SPICE via ngspice. Les composants simulables nécessitent des modèles et un mapping correct; le simulateur analyse le modèle de schéma, pas les parasites PCB sauf s'ils sont explicitement ajoutés.

Q082

EN — Question: How would you handle EAGLE SPICE simulator and ngspice in a controlled EAGLE 9.6.2 project?

EN — Answer: Use simulation-ready devices or map verified models, define sources and ground correctly, run the selected analysis, and compare results against hand calculations and expected operating limits.

FR — Question : Comment géreriez-vous simulateur SPICE EAGLE et ngspice dans un projet EAGLE 9.6.2 contrôlé ?

FR — Réponse : Utilisez des devices compatibles simulation ou mappez des modèles vérifiés, définissez sources et masse correctement, lancez l'analyse choisie et comparez aux calculs et limites attendues.

Q083

EN — Question: What is a common interview trap or technical risk involving EAGLE SPICE simulator and ngspice?

EN — Answer: A successful SPICE run does not validate footprint, routing, EMI, thermal performance, tolerances, or unmodeled protection behavior.

FR — Question : Quel est un piège d'entrevue ou risque technique courant concernant simulateur SPICE EAGLE et ngspice ?

FR — Réponse : Une simulation SPICE réussie ne valide pas footprint, routage, EMI, thermique, tolérances ni les comportements non modélisés.

Q084

EN — Question: A project has a problem involving EAGLE SPICE simulator and ngspice. How would you troubleshoot it?

EN — Answer: Check model syntax, pin mapping, reference ground, source configuration, units, initial conditions, and model availability. Simplify the circuit to isolate convergence or mapping problems.

FR — Question : Un projet présente un problème concernant simulateur SPICE EAGLE et ngspice. Comment le dépanneriez-vous ?

FR — Réponse : Vérifiez syntaxe du modèle, mapping des pins, masse de référence, sources, unités, conditions initiales et disponibilité des modèles. Simplifiez le circuit pour isoler convergence ou mapping.

Operating Point analysis / analyse Operating Point

Q085

EN — Question: What should a hardware engineer understand about Operating Point analysis?

EN — Answer: Operating Point solves the DC steady-state voltages and currents at a single bias condition. It is useful for checking transistor bias, op-amp operating points, current consumption, and whether devices are in plausible regions.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

Email:
ahds@engineer.com

FR — Question : Que doit comprendre un ingénieur hardware concernant analyse Operating Point ?

FR — Réponse : Operating Point calcule tensions et courants DC en régime établi pour une condition de polarisation. Il sert à vérifier bias de transistors, points d'opération d'ampli-op, consommation et régions plausibles.

Q086

EN — Question: How would you handle Operating Point analysis in a controlled EAGLE 9.6.2 project?

EN — Answer: Set the correct DC sources, run Operating Point, inspect node voltages and branch currents, and compare them with expected bias equations and component limits.

FR — Question : Comment géreriez-vous analyse Operating Point dans un projet EAGLE 9.6.2 contrôlé ?

FR — Réponse : Définissez les sources DC correctes, lancez Operating Point, inspectez tensions de nœuds et courants et comparez aux équations de polarisation et limites composants.

Q087

EN — Question: What is a common interview trap or technical risk involving Operating Point analysis?

EN — Answer: Operating Point does not show startup behavior, transient overshoot, AC stability, or switching timing.

FR — Question : Quel est un piège d'entrevue ou risque technique courant concernant analyse Operating Point ?

FR — Réponse : Operating Point ne montre ni démarrage, ni overshoot transitoire, ni stabilité AC, ni timing de commutation.

Q088

EN — Question: A project has a problem involving Operating Point analysis. How would you troubleshoot it?

EN — Answer: If results are unrealistic, verify source polarity, model parameters, pin mapping, component values, and whether the intended reference ground exists.

FR — Question : Un projet présente un problème concernant analyse Operating Point. Comment le dépanneriez-vous ?

FR — Réponse : Si les résultats sont irréalistes, vérifiez polarité des sources, paramètres de modèle, mapping des pins, valeurs composants et présence de la masse de référence.

DC Sweep analysis / analyse DC Sweep

Q089

EN — Question: What should a hardware engineer understand about DC Sweep analysis?

EN — Answer: DC Sweep varies a DC source or parameter across a range and computes the resulting operating points. It is useful for transfer curves, thresholds, bias margins, and nonlinear behavior.

FR — Question : Que doit comprendre un ingénieur hardware concernant analyse DC Sweep ?

FR — Réponse : DC Sweep fait varier une source ou un paramètre DC sur une plage et calcule les points d'opération résultants. Il sert aux courbes de transfert, seuils, marges et non-linéarités.

Q090

EN — Question: How would you handle DC Sweep analysis in a controlled EAGLE 9.6.2 project?

EN — Answer: Choose the swept source, start/stop/step values, plot the relevant node or current, and use realistic component/model ranges.

FR — Question : Comment géreriez-vous analyse DC Sweep dans un projet EAGLE 9.6.2 contrôlé ?

FR — Réponse : Choisissez la source balayée, valeurs début/fin/pas, tracez le nœud ou courant pertinent et utilisez des plages réalistes.

Q091

EN — Question: What is a common interview trap or technical risk involving DC Sweep analysis?

EN — Answer: A sweep with an excessively coarse step can miss a sharp threshold or nonlinear region.

FR — Question : Quel est un piège d'entrevue ou risque technique courant concernant analyse DC Sweep ?

FR — Réponse : Un balayage avec un pas trop grossier peut manquer un seuil brutal ou une zone non linéaire.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

Email:
ahds@engineer.com

Q092

EN — Question: A project has a problem involving DC Sweep analysis. How would you troubleshoot it?

EN — Answer: Reduce the step around suspicious transitions, confirm source naming, inspect model limits, and compare a few points manually using Operating Point.

FR — Question : Un projet présente un problème concernant analyse DC Sweep. Comment le dépanneriez-vous ?

FR — Réponse : Réduisez le pas autour des transitions suspectes, confirmez le nom de source, inspectez les limites du modèle et comparez quelques points manuellement avec Operating Point.

AC Sweep analysis / analyse AC Sweep

Q093

EN — Question: What should a hardware engineer understand about AC Sweep analysis?

EN — Answer: AC Sweep linearizes the circuit around its operating point and evaluates small-signal magnitude/phase versus frequency. It is useful for filters, amplifiers, loop-related insight, and bandwidth estimation.

FR — Question : Que doit comprendre un ingénieur hardware concernant analyse AC Sweep ?

FR — Réponse : AC Sweep linéarise le circuit autour du point d'opération et évalue amplitude/phase petit signal selon la fréquence. Il sert pour filtres, amplificateurs, aperçu de boucle et bande passante.

Q094

EN — Question: How would you handle AC Sweep analysis in a controlled EAGLE 9.6.2 project?

EN — Answer: Give the source an AC magnitude, choose logarithmic or linear sweep settings, plot magnitude and phase, and compare poles/zeros with calculations.

FR — Question : Comment géreriez-vous analyse AC Sweep dans un projet EAGLE 9.6.2 contrôlé ?

FR — Réponse : Attribuez une amplitude AC à la source, choisissez le type de balayage, tracez amplitude et phase et comparez pôles/zéros aux calculs.

Q095

EN — Question: What is a common interview trap or technical risk involving AC Sweep analysis?

EN — Answer: AC analysis is small-signal; it does not reproduce large-signal clipping, slew rate behavior, switching saturation, or startup.

FR — Question : Quel est un piège d'entrevue ou risque technique courant concernant analyse AC Sweep ?

FR — Réponse : L'analyse AC est petit signal; elle ne reproduit pas clipping grand signal, slew rate, saturation de commutation ou démarrage.

Q096

EN — Question: A project has a problem involving AC Sweep analysis. How would you troubleshoot it?

EN — Answer: Check the AC source magnitude, operating point, model small-signal behavior, sweep range, and whether the plotted expression is the intended transfer quantity.

FR — Question : Un projet présente un problème concernant analyse AC Sweep. Comment le dépanneriez-vous ?

FR — Réponse : Vérifiez amplitude AC de la source, point d'opération, comportement petit signal du modèle, plage et expression tracée.

Transient analysis, model mapping and convergence / analyse transitoire, mapping de modèles et convergence

Q097

EN — Question: What should a hardware engineer understand about Transient analysis, model mapping and convergence?

EN — Answer: Transient simulation computes time-domain behavior and is useful for startup, RC timing, switching, oscillator behavior, pulse response, and dynamic interaction. Model quality and timestep strongly affect results.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

Email:
ahds@engineer.com

FR — Question : Que doit comprendre un ingénieur hardware concernant analyse transitoire, mapping de modèles et convergence ?

FR — Réponse : La simulation transitoire calcule le comportement temporel et sert au démarrage, timing RC, commutation, oscillateurs, réponses impulsionnelles et interactions dynamiques. Qualité des modèles et timestep sont critiques.

Q098

EN — Question: How would you handle Transient analysis, model mapping and convergence in a controlled EAGLE 9.6.2 project?

EN — Answer: Define realistic source waveforms, stop time and timestep, map models carefully, observe key nodes, and start with a simple circuit before adding complexity.

FR — Question : Comment géreriez-vous analyse transitoire, mapping de modèles et convergence dans un projet EAGLE 9.6.2 contrôlé ?

FR — Réponse : Définissez des formes d'onde réalistes, temps de fin et timestep, mappez soigneusement les modèles, observez les nœuds clés et commencez simple avant d'ajouter de la complexité.

Q099

EN — Question: What is a common interview trap or technical risk involving Transient analysis, model mapping and convergence?

EN — Answer: An overly large timestep can hide narrow pulses or ringing; an overly complex model can create convergence failures unrelated to the real hardware.

FR — Question : Quel est un piège d'entrevue ou risque technique courant concernant analyse transitoire, mapping de modèles et convergence ?

FR — Réponse : Un timestep trop grand peut masquer impulsions ou ringing; un modèle trop complexe peut provoquer des échecs de convergence sans rapport avec le hardware réel.

Q100

EN — Question: A project has a problem involving Transient analysis, model mapping and convergence. How would you troubleshoot it?

EN — Answer: Check timestep, initial conditions, source edges, model pin mapping, floating nodes, unrealistic ideal elements, and convergence options. Replace the suspected model with a simpler equivalent to isolate the cause.

FR — Question : Un projet présente un problème concernant analyse transitoire, mapping de modèles et convergence. Comment le dépanneriez-vous ?

FR — Réponse : Vérifiez timestep, conditions initiales, fronts des sources, mapping, nœuds flottants, éléments idéaux irréalistes et options de convergence. Remplacez temporairement le modèle suspect par un équivalent simple.

6. Schematic-to-Board, Stackup, Design Rules & Placement / Passage au PCB

creating and synchronizing the board from the schematic / création et synchronisation de la carte depuis le schéma

Q101

EN — Question: What should a hardware engineer understand about creating and synchronizing the board from the schematic?

EN — Answer: EAGLE maintains a strong schematic-board relationship. Creating the board from the schematic transfers components and nets; normal design work should keep SCH and BRD consistent rather than treating them as unrelated files.

FR — Question : Que doit comprendre un ingénieur hardware concernant création et synchronisation de la carte depuis le schéma ?

FR — Réponse : EAGLE maintient une relation forte schéma-carte. Créer la carte depuis le schéma transfère composants et nets; le travail normal doit garder SCH et BRD cohérents plutôt que séparés.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

Email:
ahds@engineer.com

Q102

EN — Question: How would you handle creating and synchronizing the board from the schematic in a controlled EAGLE 9.6.2 project?

EN — Answer: Create/open the board from the schematic, keep both files together, perform logical edits through the schematic when appropriate, and pay attention to forward/back annotation warnings.

FR — Question : Comment géreriez-vous création et synchronisation de la carte depuis le schéma dans un projet EAGLE 9.6.2 contrôlé ?

FR — Réponse : Créez/ouvrez la carte depuis le schéma, conservez les deux fichiers ensemble, effectuez les modifications logiques via le schéma lorsque nécessaire et surveillez les avertissements d'annotation.

Q103

EN — Question: What is a common interview trap or technical risk involving creating and synchronizing the board from the schematic?

EN — Answer: Editing or renaming connectivity independently in only one file can break consistency and block normal synchronization.

FR — Question : Quel est un piège d'entrevue ou risque technique courant concernant création et synchronisation de la carte depuis le schéma ?

FR — Réponse : Modifier ou renommer la connectivité indépendamment dans un seul fichier peut casser la cohérence et bloquer la synchronisation.

Q104

EN — Question: A project has a problem involving creating and synchronizing the board from the schematic. How would you troubleshoot it?

EN — Answer: Open both SCH and BRD from the same project, read consistency errors carefully, restore a known-good pair if necessary, then reapply controlled changes instead of forcing mismatched files together.

FR — Question : Un projet présente un problème concernant création et synchronisation de la carte depuis le schéma. Comment le dépanneriez-vous ?

FR — Réponse : Ouvrez SCH et BRD du même projet, lisez les erreurs de cohérence, restaurez une paire connue comme bonne si nécessaire puis réappliquez les changements contrôlés.

board outline on Dimension layer / contour de carte sur le layer Dimension

Q105

EN — Question: What should a hardware engineer understand about board outline on Dimension layer?

EN — Answer: The board outline is normally defined on layer 20 Dimension as a closed contour. It controls manufacturing interpretation and also influences clearance behavior near the board edge.

FR — Question : Que doit comprendre un ingénieur hardware concernant contour de carte sur le layer Dimension ?

FR — Réponse : Le contour de carte est normalement défini sur le layer 20 Dimension comme contour fermé. Il influence l'interprétation de fabrication et les dégagements près du bord.

Q106

EN — Question: How would you handle board outline on Dimension layer in a controlled EAGLE 9.6.2 project?

EN — Answer: Draw a precise closed outline using exact coordinates and arcs, include intended internal cutouts appropriately, and verify overall board dimensions against the mechanical specification.

FR — Question : Comment géreriez-vous contour de carte sur le layer Dimension dans un projet EAGLE 9.6.2 contrôlé ?

FR — Réponse : Dessinez un contour fermé précis avec coordonnées/arcs exacts, ajoutez les découpes internes correctement et vérifiez les dimensions globales avec la spécification mécanique.

Q107

EN — Question: What is a common interview trap or technical risk involving board outline on Dimension layer?

EN — Answer: Overlapping, open, duplicated, or self-intersecting Dimension lines can create CAM and manufacturing ambiguity.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

Email:
ahds@engineer.com

FR — Question : Quel est un piège d'entrevue ou risque technique courant concernant contour de carte sur le layer Dimension ?

FR — Réponse : Des lignes Dimension ouvertes, doublées, superposées ou auto-intersectées peuvent créer des ambiguïtés CAM/fabrication.

Q108

EN — Question: A project has a problem involving board outline on Dimension layer. How would you troubleshoot it?

EN — Answer: Show only mechanical layers, inspect endpoints at high zoom, use INFO for coordinates, run DRC, and view the exported outline in an independent Gerber viewer.

FR — Question : Un projet présente un problème concernant contour de carte sur le layer Dimension. Comment le dépanneriez-vous ?

FR — Réponse : Affichez seulement les layers mécaniques, inspectez les extrémités à fort zoom, utilisez INFO pour les coordonnées, exécutez DRC et vérifiez le contour exporté dans un viewer Gerber indépendant.

layer stack and copper-layer assignment / stackup et affectation des couches cuivre

Q109

EN — Question: What should a hardware engineer understand about layer stack and copper-layer assignment?

EN — Answer: EAGLE layer configuration determines which copper layers are active and how routing/planes are assigned. Electrical stackup quality also depends on the fabrication specification, dielectric thicknesses, reference planes, and impedance requirements outside the graphical layer list.

FR — Question : Que doit comprendre un ingénieur hardware concernant stackup et affectation des couches cuivre ?

FR — Réponse : La configuration des layers EAGLE détermine les couches cuivre actives et leur usage. La qualité électrique du stackup dépend aussi des diélectriques, plans de référence et exigences d'impédance définis avec le fabricant.

Q110

EN — Question: How would you handle layer stack and copper-layer assignment in a controlled EAGLE 9.6.2 project?

EN — Answer: Choose the required layer count, define intended signal/power usage, coordinate the physical stackup with the fabricator, and ensure CAM outputs include every active copper layer.

FR — Question : Comment géreriez-vous stackup et affectation des couches cuivre dans un projet EAGLE 9.6.2 contrôlé ?

FR — Réponse : Choisissez le nombre de couches, définissez l'usage signal/puissance, coordonnez le stackup physique avec le fabricant et assurez que CAM inclut chaque couche cuivre active.

Q111

EN — Question: What is a common interview trap or technical risk involving layer stack and copper-layer assignment?

EN — Answer: Naming a layer "GND" does not automatically make it a continuous reference plane, and an electrical impedance target cannot be guaranteed from trace width alone.

FR — Question : Quel est un piège d'entrevue ou risque technique courant concernant stackup et affectation des couches cuivre ?

FR — Réponse : Nommer un layer « GND » ne crée pas automatiquement un plan de référence continu, et une impédance ne peut pas être garantie par la largeur seule.

Q112

EN — Question: A project has a problem involving layer stack and copper-layer assignment. How would you troubleshoot it?

EN — Answer: Inspect active layers, polygon fills, return paths, CAM layer mapping, and the fabrication stackup. Compare impedance-sensitive geometry with the fabricator's calculation.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

Email:
ahds@engineer.com

FR — Question : Un projet présente un problème concernant stackup et affectation des couches cuivre. Comment le dépanneriez-vous ?

FR — Réponse : Inspectez layers actifs, remplissages de polygons, chemins de retour, mapping CAM et stackup de fabrication. Comparez la géométrie sensible à l'impédance avec le calcul du fabricant.

Design Rules and DRU files / Design Rules et fichiers DRU

Q113

EN — Question: What should a hardware engineer understand about Design Rules and DRU files?

EN — Answer: The Design Rules dialog/DRU file defines manufacturing and electrical constraints such as clearance, minimum sizes, drill-related limits, annular rings, solder mask, and other checks. It should reflect the actual fabricator and project requirements.

FR — Question : Que doit comprendre un ingénieur hardware concernant Design Rules et fichiers DRU ?

FR — Réponse : Le dialogue Design Rules/fichier DRU définit contraintes de fabrication et électriques comme clearance, tailles minimales, perçages, annular rings, solder mask et autres contrôles. Il doit refléter le fabricant et le projet réels.

Q114

EN — Question: How would you handle Design Rules and DRU files in a controlled EAGLE 9.6.2 project?

EN — Answer: Start from documented project/fabricator capabilities, set rules explicitly, save a controlled DRU, run DRC, and archive the exact DRU with the release.

FR — Question : Comment géreriez-vous Design Rules et fichiers DRU dans un projet EAGLE 9.6.2 contrôlé ?

FR — Réponse : Partez des capacités documentées du projet/fabricant, définissez les règles, sauvegardez un DRU contrôlé, exécutez DRC et archivez ce DRU avec la release.

Q115

EN — Question: What is a common interview trap or technical risk involving Design Rules and DRU files?

EN — Answer: Passing DRC only proves compliance with the configured rules. If the DRU is too permissive, a bad board can pass perfectly.

FR — Question : Quel est un piège d'entrevue ou risque technique courant concernant Design Rules et fichiers DRU ?

FR — Réponse : Passer DRC prouve seulement la conformité aux règles configurées. Si le DRU est trop permissif, une mauvaise carte peut passer parfaitement.

Q116

EN — Question: A project has a problem involving Design Rules and DRU files. How would you troubleshoot it?

EN — Answer: Compare the DRU to the fabrication specification, inspect the specific rule category behind each violation, and use a known-good DRU if a corrupted or accidental setting is suspected.

FR — Question : Un projet présente un problème concernant Design Rules et fichiers DRU. Comment le dépanneriez-vous ?

FR — Réponse : Comparez le DRU à la spécification de fabrication, inspectez la catégorie de règle derrière chaque violation et utilisez un DRU connu comme bon si un réglage accidentel est suspect.

placement strategy, origins, fiducials and mechanical constraints / stratégie de placement, origines, fiducials et contraintes mécaniques

Q117

EN — Question: What should a hardware engineer understand about placement strategy, origins, fiducials and mechanical constraints?

EN — Answer: Good placement establishes connector locations, mechanical keepouts, power flow, critical loops, decoupling proximity, assembly access, thermal paths, and routing feasibility before detailed routing begins.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

Email:
ahds@engineer.com

FR — Question : Que doit comprendre un ingénieur hardware concernant stratégie de placement, origines, fiducials et contraintes mécaniques ?

FR — Réponse : Un bon placement fixe connecteurs, keepouts mécaniques, flux de puissance, boucles critiques, proximité du découplage, accès d'assemblage, thermique et faisabilité du routage avant les pistes.

Q118

EN — Question: How would you handle placement strategy, origins, fiducials and mechanical constraints in a controlled EAGLE 9.6.2 project?

EN — Answer: Lock mechanical-critical parts first, place decoupling next to pins, group by function, define useful board/CAM origins, add fiducials/tooling features as required, and continuously check airwire length and return paths.

FR — Question : Comment géreriez-vous stratégie de placement, origines, fiducials et contraintes mécaniques dans un projet EAGLE 9.6.2 contrôlé ?

FR — Réponse : Verrouillez d'abord les pièces mécaniques critiques, placez le découplage près des pins, regroupez par fonction, définissez des origines utiles, ajoutez fiducials/tooling et vérifiez constamment airwires et retours.

Q119

EN — Question: What is a common interview trap or technical risk involving placement strategy, origins, fiducials and mechanical constraints?

EN — Answer: A board can be completely routable but still be poor electrically or impossible to assemble because placement ignored return current, rework access, or pick-and-place constraints.

FR — Question : Quel est un piège d'entrevue ou risque technique courant concernant stratégie de placement, origines, fiducials et contraintes mécaniques ?

FR — Réponse : Une carte peut être routable mais mauvaise électriquement ou difficile à assembler si le placement ignore retour de courant, rework ou contraintes pick-and-place.

Q120

EN — Question: A project has a problem involving placement strategy, origins, fiducials and mechanical constraints. How would you troubleshoot it?

EN — Answer: Review the mechanical drawing, 3D view, component heights, airwires, critical loop geometry, assembly spacing, connector access, and thermal concentration before blaming routing.

FR — Question : Un projet présente un problème concernant stratégie de placement, origines, fiducials et contraintes mécaniques. Comment le dépanneriez-vous ?

FR — Réponse : Révisez dessin mécanique, vue 3D, hauteurs, airwires, boucles critiques, espacements d'assemblage, accès connecteurs et concentration thermique avant d'accuser le routage.

7. Routing, Vias, Net Classes & Signal Integrity / Routage et classes de nets

interactive routing and routing modes / routage interactif et modes de routage

Q121

EN — Question: What should a hardware engineer understand about interactive routing and routing modes?

EN — Answer: EAGLE interactive routing turns airwires into copper while respecting the chosen layer, width, bend style, via strategy, and design rules. Routing quality depends on topology and return paths, not just completing all airwires.

FR — Question : Que doit comprendre un ingénieur hardware concernant routage interactif et modes de routage ?

FR — Réponse : Le routage interactif EAGLE transforme les airwires en cuivre selon layer, largeur, style de virage, vias et règles. La qualité dépend de la topologie et des retours, pas seulement de l'absence d'airwires.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

Email:
ahds@engineer.com

Q122

EN — Question: How would you handle interactive routing and routing modes in a controlled EAGLE 9.6.2 project?

EN — Answer: Route critical nets first, use appropriate bend geometry, minimize unnecessary vias, maintain reference-plane continuity, and rerun ratsnest/DRC frequently.

FR — Question : Comment géreriez-vous routage interactif et modes de routage dans un projet EAGLE 9.6.2 contrôlé ?

FR — Réponse : Routez d'abord les nets critiques, utilisez une géométrie adaptée, minimisez les vias inutiles, maintenez la continuité des plans de référence et relancez ratsnest/DRC fréquemment.

Q123

EN — Question: What is a common interview trap or technical risk involving interactive routing and routing modes?

EN — Answer: The shortest visible trace is not always the best route if it crosses a split plane, creates a large current loop, or couples into a sensitive signal.

FR — Question : Quel est un piège d'entrevue ou risque technique courant concernant routage interactif et modes de routage ?

FR — Réponse : La piste visuellement la plus courte n'est pas toujours la meilleure si elle traverse un plan coupé, crée une grande boucle de courant ou couple un signal sensible.

Q124

EN — Question: A project has a problem involving interactive routing and routing modes. How would you troubleshoot it?

EN — Answer: Inspect airwires, route layer, reference plane, DRC clearance, via count, loop area, and neighboring aggressors. Rip up the problematic segment rather than patching it endlessly.

FR — Question : Un projet présente un problème concernant routage interactif et modes de routage. Comment le dépanneriez-vous ?

FR — Réponse : Inspectez airwires, layer, plan de référence, clearance DRC, nombre de vias, aire de boucle et voisins agressifs. Faites RIPUP du segment problématique plutôt que des correctifs infinis.

net classes, track widths and changing a net from 0.10 mm to 2.00 mm / classes de nets, largeurs de piste et passage de 0,10 mm à 2,00 mm

Q125

EN — Question: What should a hardware engineer understand about net classes, track widths and changing a net from 0.10 mm to 2.00 mm?

EN — Answer: Net classes let a project assign default widths, clearances, and via-related behavior to groups of nets. For a power net that must become much wider, class/rule-driven control is safer than manually editing isolated segments.

FR — Question : Que doit comprendre un ingénieur hardware concernant classes de nets, largeurs de piste et passage de 0,10 mm à 2,00 mm ?

FR — Réponse : Les net classes permettent d'assigner largeurs, clearances et comportement de vias à des groupes de nets. Pour un net de puissance à élargir fortement, une règle de classe est plus sûre que des modifications manuelles isolées.

Q126

EN — Question: How would you handle net classes, track widths and changing a net from 0.10 mm to 2.00 mm in a controlled EAGLE 9.6.2 project?

EN — Answer: Create or edit the appropriate class, assign the target net, set the intended width such as 2.00 mm and required clearance, then review or reroute existing segments that do not automatically meet the new target.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

Email:
ahds@engineer.com

FR — Question : Comment géreriez-vous classes de nets, largeurs de piste et passage de 0,10 mm à 2,00 mm dans un projet EAGLE 9.6.2 contrôlé ?

FR — Réponse : Créez ou modifiez la classe appropriée, assignez le net, définissez par exemple 2,00 mm et la clearance voulue, puis révisez ou reroutez les segments existants qui ne respectent pas automatiquement la nouvelle cible.

Q127

EN — Question: What is a common interview trap or technical risk involving net classes, track widths and changing a net from 0.10 mm to 2.00 mm?

EN — Answer: Changing the class default does not guarantee that every previously routed segment has changed to the new width. Existing geometry must be inspected.

FR — Question : Quel est un piège d'entrevue ou risque technique courant concernant classes de nets, largeurs de piste et passage de 0,10 mm à 2,00 mm ?

FR — Réponse : Changer la largeur par défaut de la classe ne garantit pas que toutes les pistes déjà routées ont changé. La géométrie existante doit être inspectée.

Q128

EN — Question: A project has a problem involving net classes, track widths and changing a net from 0.10 mm to 2.00 mm. How would you troubleshoot it?

EN — Answer: Use SHOW on the net, inspect segment widths with INFO, compare against the class definition, run DRC, and check neck-downs at pads/vias for current and thermal adequacy.

FR — Question : Un projet présente un problème concernant classes de nets, largeurs de piste et passage de 0,10 mm à 2,00 mm. Comment le dépanneriez-vous ?

FR — Réponse : Utilisez SHOW sur le net, inspectez les largeurs avec INFO, comparez à la classe, exécutez DRC et vérifiez les étranglements près des pads/vias pour courant et thermique.

vias, drill sizes and layer transitions / vias, diamètres de perçage et changements de layer

Q129

EN — Question: What should a hardware engineer understand about vias, drill sizes and layer transitions?

EN — Answer: Vias connect copper between layers. Their drill, diameter, annular ring, current capability, parasitics, and manufacturability matter; via choice should align with board thickness and fabricator capabilities.

FR — Question : Que doit comprendre un ingénieur hardware concernant vias, diamètres de perçage et changements de layer ?

FR — Réponse : Les vias connectent le cuivre entre layers. Perçage, diamètre, annular ring, courant, parasites et fabricabilité comptent; le choix doit correspondre à l'épaisseur et au fabricant.

Q130

EN — Question: How would you handle vias, drill sizes and layer transitions in a controlled EAGLE 9.6.2 project?

EN — Answer: Use controlled via sizes, minimize transitions on fast or high-current paths, add multiple vias where current or thermal transfer requires them, and keep drills inside the fabricator's capability.

FR — Question : Comment géreriez-vous vias, diamètres de perçage et changements de layer dans un projet EAGLE 9.6.2 contrôlé ?

FR — Réponse : Utilisez des tailles de vias contrôlées, minimisez les transitions sur signaux rapides ou forts courants, ajoutez plusieurs vias pour courant/thermique et respectez les capacités de perçage.

Q131

EN — Question: What is a common interview trap or technical risk involving vias, drill sizes and layer transitions?

EN — Answer: A via can pass DRC yet still be electrically inadequate for current, inductance, or thermal transfer.

FR — Question : Quel est un piège d'entrevue ou risque technique courant concernant vias, diamètres de perçage et changements de layer ?

FR — Réponse : Un via peut passer DRC tout en étant électriquement insuffisant pour courant, inductance ou transfert thermique.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

Email:
ahds@engineer.com

Q132

EN — Question: A project has a problem involving vias, drill sizes and layer transitions. How would you troubleshoot it?

EN — Answer: Inspect drill/diameter, current path, annular ring, layer connection, nearby plane voids, and CAM drill output. Compare critical vias with current/impedance estimates and fabrication limits.

FR — Question : Un projet présente un problème concernant vias, diamètres de perçage et changements de layer. Comment le dépanneriez-vous ?

FR — Réponse : Inspectez perçage/diamètre, chemin de courant, annular ring, connexions de layers, voids de plans et fichier de perçage CAM. Comparez les vias critiques aux estimations et limites de fabrication.

differential pairs and pair routing / paires différentielles et routage appairé

Q133

EN — Question: What should a hardware engineer understand about differential pairs and pair routing?

EN — Answer: EAGLE can route differential pairs when nets follow supported naming conventions and are treated as a pair. Pair quality depends on geometry, spacing, reference plane, via transitions, and end-to-end skew—not merely visual parallelism.

FR — Question : Que doit comprendre un ingénieur hardware concernant paires différentielles et routage appairé ?

FR — Réponse : EAGLE peut router des paires différentielles lorsque les nets suivent les conventions prises en charge et sont traités comme paire. La qualité dépend géométrie, espacement, plan de référence, vias et skew bout-à-bout.

Q134

EN — Question: How would you handle differential pairs and pair routing in a controlled EAGLE 9.6.2 project?

EN — Answer: Name and define the pair correctly, establish geometry from the target impedance/stackup, route the pair together, minimize discontinuities, and verify pair length/skew plus return path.

FR — Question : Comment géreriez-vous paires différentielles et routage appairé dans un projet EAGLE 9.6.2 contrôlé ?

FR — Réponse : Nommez et définissez correctement la paire, établissez la géométrie selon impédance/stackup, routez ensemble, minimisez les discontinuités et vérifiez longueur/skew et chemin de retour.

Q135

EN — Question: What is a common interview trap or technical risk involving differential pairs and pair routing?

EN — Answer: Equal trace length alone does not guarantee differential impedance or signal integrity. Spacing and dielectric/reference geometry matter continuously.

FR — Question : Quel est un piège d'entrevue ou risque technique courant concernant paires différentielles et routage appairé ?

FR — Réponse : Des longueurs égales ne garantissent ni impédance différentielle ni intégrité du signal. Espacement et géométrie diélectrique/référence comptent sur tout le trajet.

Q136

EN — Question: A project has a problem involving differential pairs and pair routing. How would you troubleshoot it?

EN — Answer: Check pair names, spacing, width, layer changes, skew, reference-plane splits, connector pinout, and any region where one member detours separately.

FR — Question : Un projet présente un problème concernant paires différentielles et routage appairé. Comment le dépanneriez-vous ?

FR — Réponse : Vérifiez noms de paire, espacement, largeur, changements de layer, skew, coupures de plan, pinout connecteur et toute région où un membre se détourne seul.

RATSNEST, airwires, RIPUP and connectivity completion / RATSNEST, airwires, RIPUP et complétion de connectivité

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

Email:
ahds@engineer.com

Q137

EN — Question: What should a hardware engineer understand about RATSNEST, airwires, RIPUP and connectivity completion?

EN — Answer: RATSNEST recalculates airwires and fills polygons. Airwires represent remaining unrouted electrical connections; RIPUP converts routed copper back to airwires for redesign.

FR — Question : Que doit comprendre un ingénieur hardware concernant RATSNEST, airwires, RIPUP et complétion de connectivité ?

FR — Réponse : RATSNEST recalcule les airwires et remplit les polygons. Les airwires représentent les connexions électriques non routées; RIPUP reconvertit le cuivre routé en airwire pour redesign.

Q138

EN — Question: How would you handle RATSNEST, airwires, RIPUP and connectivity completion in a controlled EAGLE 9.6.2 project?

EN — Answer: Run RATSNEST after significant moves/routing, aim for zero legitimate airwires, use RIPUP confidently when topology is wrong, and review polygon connectivity before release.

FR — Question : Comment géreriez-vous RATSNEST, airwires, RIPUP et complétion de connectivité dans un projet EAGLE 9.6.2 contrôlé ?

FR — Réponse : Exécutez RATSNEST après mouvements/routage importants, visez zéro airwire légitime, utilisez RIPUP lorsque la topologie est mauvaise et vérifiez la connectivité des polygons avant release.

Q139

EN — Question: What is a common interview trap or technical risk involving RATSNEST, airwires, RIPUP and connectivity completion?

EN — Answer: A visually complete trace can still leave an airwire because it did not actually connect to the pad or net. Conversely, polygons can eliminate an airwire only after a valid fill.

FR — Question : Quel est un piège d'entrevue ou risque technique courant concernant RATSNEST, airwires, RIPUP et complétion de connectivité ?

FR — Réponse : Une piste visuellement complète peut laisser un airwire si elle n'est pas réellement connectée au pad/net. Inversement, un polygon peut éliminer un airwire seulement après remplissage valide.

Q140

EN — Question: A project has a problem involving RATSNEST, airwires, RIPUP and connectivity completion. How would you troubleshoot it?

EN — Answer: Run RATSNEST, use SHOW on the net, zoom to endpoints, inspect layer changes and vias, and verify that polygon names match the intended net.

FR — Question : Un projet présente un problème concernant RATSNEST, airwires, RIPUP et complétion de connectivité. Comment le dépanneriez-vous ?

FR — Réponse : Exécutez RATSNEST, utilisez SHOW sur le net, zoomez aux extrémités, inspectez changements de layer/vias et vérifiez que les noms de polygons correspondent au net voulu.

8. Copper Polygons, Planes, Keepouts & High Voltage / Cuivre et haute tension

polygons as copper pours and power planes / polygons comme copper pours et plans de puissance

Q141

EN — Question: What should a hardware engineer understand about polygons as copper pours and power planes?

EN — Answer: A polygon on a copper layer becomes a poured copper region after RATSNEST, commonly used for ground or power. Its NAME determines which net it connects to.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

Email:
ahds@engineer.com

FR — Question : Que doit comprendre un ingénieur hardware concernant polygons comme copper pours et plans de puissance ?

FR — Réponse : Un polygon sur une couche cuivre devient une zone remplie après RATSNEST, souvent pour masse ou puissance. Son NAME détermine le net auquel il se connecte.

Q142

EN — Question: How would you handle polygons as copper pours and power planes in a controlled EAGLE 9.6.2 project?

EN — Answer: Draw the polygon boundary, NAME it to the intended net, set isolation/thermals/rank as needed, run RATSNEST, and inspect actual fill and connections.

FR — Question : Comment géreriez-vous polygons comme copper pours et plans de puissance dans un projet EAGLE 9.6.2 contrôlé ?

FR — Réponse : Dessinez la limite du polygon, donnez-lui le NAME du net voulu, définissez isolation/thermals/rank, exécutez RATSNEST et inspectez le remplissage réel.

Q143

EN — Question: What is a common interview trap or technical risk involving polygons as copper pours and power planes?

EN — Answer: A polygon drawn around GND components is not connected to GND until it is named correctly and successfully poured.

FR — Question : Quel est un piège d'entrevue ou risque technique courant concernant polygons comme copper pours et plans de puissance ?

FR — Réponse : Un polygon dessiné autour de composants GND n'est pas relié à GND tant qu'il n'est pas nommé correctement et rempli.

Q144

EN — Question: A project has a problem involving polygons as copper pours and power planes. How would you troubleshoot it?

EN — Answer: Use INFO to inspect the polygon name and parameters, run RATSNEST, use SHOW on the net, and look for isolated islands or unexpected clearances.

FR — Question : Un projet présente un problème concernant polygons comme copper pours et plans de puissance. Comment le dépanneriez-vous ?

FR — Réponse : Utilisez INFO pour inspecter nom et paramètres, exécutez RATSNEST, utilisez SHOW sur le net et recherchez îlots isolés ou clearances inattendues.

polygon ISOLATE, THERMALS, ORPHANS and RANK / paramètres ISOLATE, THERMALS, ORPHANS et RANK

Q145

EN — Question: What should a hardware engineer understand about polygon ISOLATE, THERMALS, ORPHANS and RANK?

EN — Answer: ISOLATE controls spacing from other copper, THERMALS controls pad/via thermal relief behavior, ORPHANS controls unconnected copper islands, and RANK establishes priority where polygons overlap.

FR — Question : Que doit comprendre un ingénieur hardware concernant paramètres ISOLATE, THERMALS, ORPHANS et RANK ?

FR — Réponse : ISOLATE contrôle l'espacement aux autres cuivres, THERMALS les thermals des pads/vias, ORPHANS les îlots non connectés et RANK la priorité entre polygons superposés.

Q146

EN — Question: How would you handle polygon ISOLATE, THERMALS, ORPHANS and RANK in a controlled EAGLE 9.6.2 project?

EN — Answer: Set these parameters according to current, soldering, clearance, and plane-priority needs; rerun RATSNEST after changes and inspect the resulting geometry rather than only the settings.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

Email:
ahds@engineer.com

FR — Question : Comment géreriez-vous paramètres ISOLATE, THERMALS, ORPHANS et RANK dans un projet EAGLE 9.6.2 contrôlé ?

FR — Réponse : Définissez ces paramètres selon courant, soudabilité, clearance et priorité de plans; relancez RATSNEST et inspectez la géométrie produite plutôt que seulement les valeurs.

Q147

EN — Question: What is a common interview trap or technical risk involving polygon ISOLATE, THERMALS, ORPHANS and RANK?

EN — Answer: Disabling thermals can improve current/thermal conduction but make soldering difficult; keeping orphans can create floating copper antennas or unwanted capacitive structures.

FR — Question : Quel est un piège d'entrevue ou risque technique courant concernant paramètres ISOLATE, THERMALS, ORPHANS et RANK ?

FR — Réponse : Désactiver thermals peut améliorer conduction mais rendre la soudure difficile; conserver des orphans peut créer du cuivre flottant ou des structures capacitives indésirables.

Q148

EN — Question: A project has a problem involving polygon ISOLATE, THERMALS, ORPHANS and RANK. How would you troubleshoot it?

EN — Answer: Inspect the poured polygon at high zoom, verify pad/via connections, remove unintended islands, check overlapping polygon ranks, and compare with fabrication/soldering needs.

FR — Question : Un projet présente un problème concernant paramètres ISOLATE, THERMALS, ORPHANS et RANK. Comment le dépanneriez-vous ?

FR — Réponse : Inspectez le polygon rempli à fort zoom, vérifiez connexions pads/vias, supprimez îlots non voulus, contrôlez ranks et comparez aux besoins de fabrication/soudure.

split planes and multiple copper zones / plans divisés et plusieurs zones cuivre

Q149

EN — Question: What should a hardware engineer understand about split planes and multiple copper zones?

EN — Answer: Multiple polygons can implement separate power/ground regions on the same layer. Their boundaries, names, ranks, and clearance rules determine whether domains remain isolated or interact as intended.

FR — Question : Que doit comprendre un ingénieur hardware concernant plans divisés et plusieurs zones cuivre ?

FR — Réponse : Plusieurs polygons peuvent créer des régions d'alimentation/masse séparées sur le même layer. Limites, noms, ranks et clearances déterminent l'isolation des domaines.

Q150

EN — Question: How would you handle split planes and multiple copper zones in a controlled EAGLE 9.6.2 project?

EN — Answer: Create separate named polygons, define safe spacing, manage overlap with rank, keep signal return paths in mind, and inspect fills after every topology change.

FR — Question : Comment géreriez-vous plans divisés et plusieurs zones cuivre dans un projet EAGLE 9.6.2 contrôlé ?

FR — Réponse : Créez des polygons nommés séparément, définissez un espacement sûr, gérez les overlaps avec rank, tenez compte des retours de signaux et inspectez les remplissages après chaque changement.

Q151

EN — Question: What is a common interview trap or technical risk involving split planes and multiple copper zones?

EN — Answer: Routing a fast signal across a split between reference-plane regions can create a large return-current detour even when DRC is clean.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

Email:
ahds@engineer.com

FR — Question : Quel est un piège d'entrevue ou risque technique courant concernant plans divisés et plusieurs zones cuivre ?

FR — Réponse : Router un signal rapide au-dessus d'une coupure de plan peut créer un grand détour de courant de retour même avec DRC propre.

Q152

EN — Question: A project has a problem involving split planes and multiple copper zones. How would you troubleshoot it?

EN — Answer: Highlight the signal and its reference plane, inspect the full path across polygon boundaries, review return stitching, and reroute or modify planes if the return path is discontinuous.

FR — Question : Un projet présente un problème concernant plans divisés et plusieurs zones cuivre. Comment le dépanneriez-vous ?

FR — Réponse : Surlignez le signal et son plan de référence, inspectez le trajet sur les limites de polygons, vérifiez le stitching de retour et reroutez ou modifiez les plans si nécessaire.

tRestrict, bRestrict, vRestrict and copper keepout strategy / tRestrict, bRestrict, vRestrict et stratégie de keepout cuivre

Q153

EN — Question: What should a hardware engineer understand about tRestrict, bRestrict, vRestrict and copper keepout strategy?

EN — Answer: Restrict layers can prevent routing, polygon copper, or vias in designated regions. They are useful for antenna areas, mechanical clearance, high-voltage separation, test areas, and board-edge restrictions.

FR — Question : Que doit comprendre un ingénieur hardware concernant tRestrict, bRestrict, vRestrict et stratégie de keepout cuivre ?

FR — Réponse : Les layers Restrict peuvent empêcher routage, cuivre de polygon ou vias dans des régions définies. Ils servent pour antennes, dégagement mécanique, haute tension, tests et bords de carte.

Q154

EN — Question: How would you handle tRestrict, bRestrict, vRestrict and copper keepout strategy in a controlled EAGLE 9.6.2 project?

EN — Answer: Draw restrict geometry on the appropriate top/bottom/via layers, document the intent, run RATSNEST/DRC, and visually confirm that pours and routes respect the blocked region.

FR — Question : Comment géreriez-vous tRestrict, bRestrict, vRestrict et stratégie de keepout cuivre dans un projet EAGLE 9.6.2 contrôlé ?

FR — Réponse : Dessinez la géométrie restrict sur les layers appropriés, documentez l'intention, exécutez RATSNEST/DRC et confirmez visuellement que pours et pistes respectent la zone.

Q155

EN — Question: What is a common interview trap or technical risk involving tRestrict, bRestrict, vRestrict and copper keepout strategy?

EN — Answer: A copper keepout is not the same as a physical milled slot. It prevents copper but does not remove FR-4 or increase creepage the same way a real cutout can.

FR — Question : Quel est un piège d'entrevue ou risque technique courant concernant tRestrict, bRestrict, vRestrict et stratégie de keepout cuivre ?

FR — Réponse : Un keepout cuivre n'est pas une fente réellement fraisée. Il empêche le cuivre mais ne retire pas le FR-4 et n'augmente pas la creepage de la même façon qu'une découpe physique.

Q156

EN — Question: A project has a problem involving tRestrict, bRestrict, vRestrict and copper keepout strategy. How would you troubleshoot it?

EN — Answer: Display restrict layers explicitly, inspect polygon boundaries, run DRC, and compare the design with the mechanical/fabrication layers to confirm whether the intent is electrical keepout or actual material removal.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

Email:
ahds@engineer.com

FR — Question : Un projet présente un problème concernant tRestrict, bRestrict, vRestrict et stratégie de keepout cuivre. Comment le dépanneriez-vous ?

FR — Réponse : Affichez explicitement les layers restrict, inspectez les polygons, exécutez DRC et comparez aux layers mécaniques/fabrication pour confirmer s'il s'agit d'un keepout électrique ou d'un retrait de matière.

high-voltage clearance, creepage, slots and milling / clearance haute tension, creepage, slots et fraisage

Q157

EN — Question: What should a hardware engineer understand about high-voltage clearance, creepage, slots and milling?

EN — Answer: High-voltage PCB design must distinguish clearance through air from creepage along material surfaces. A real isolation slot/cutout can increase surface path length, but required distances depend on standards, voltage, pollution degree, material group, altitude, and safety architecture.

FR — Question : Que doit comprendre un ingénieur hardware concernant clearance haute tension, creepage, slots et fraisage ?

FR — Réponse : La conception haute tension doit distinguer clearance dans l'air et creepage sur surface. Une vraie fente d'isolation peut augmenter le chemin de surface, mais les distances dépendent normes, tension, pollution, groupe matériau, altitude et architecture de sécurité.

Q158

EN — Question: How would you handle high-voltage clearance, creepage, slots and milling in a controlled EAGLE 9.6.2 project?

EN — Answer: Define conservative electrical clearances in rules/net classes, create physical slots/cutouts on the manufacturing/mechanical geometry agreed with the fabricator, add copper restrict around them, and document the safety requirement.

FR — Question : Comment géreriez-vous clearance haute tension, creepage, slots et fraisage dans un projet EAGLE 9.6.2 contrôlé ?

FR — Réponse : Définissez des clearances conservatrices dans règles/classes, créez les slots/cutouts physiques sur la géométrie de fabrication convenue, ajoutez du restrict cuivre autour et documentez l'exigence de sécurité.

Q159

EN — Question: What is a common interview trap or technical risk involving high-voltage clearance, creepage, slots and milling?

EN — Answer: Drawing a line on a documentation layer does not create a routed slot. The CAM/drill/milling data must explicitly communicate material removal to the PCB fabricator.

FR — Question : Quel est un piège d'entrevue ou risque technique courant concernant clearance haute tension, creepage, slots et fraisage ?

FR — Réponse : Dessiner une ligne sur un layer de documentation ne crée pas une fente fraisée. Les données CAM/perçage/fraisage doivent communiquer explicitement le retrait de matière au fabricant.

Q160

EN — Question: A project has a problem involving high-voltage clearance, creepage, slots and milling. How would you troubleshoot it?

EN — Answer: Inspect the manufacturing layers and exported files, measure copper-to-copper and copper-to-edge distances, verify slot width/tool limits, and have the fabricator confirm how the slot is interpreted.

FR — Question : Un projet présente un problème concernant clearance haute tension, creepage, slots et fraisage. Comment le dépanneriez-vous ?

FR — Réponse : Inspectez les layers de fabrication et fichiers exportés, mesurez cuivre-à-cuivre et cuivre-à-bord, vérifiez largeur/outillage du slot et faites confirmer l'interprétation par le fabricant.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

Email:
ahds@engineer.com

9. Mechanical Features, Masks, 3D & Board Verification / Mécanique et vérification

holes, mounting holes and non-plated features / trous, trous de fixation et éléments non métallisés

Q161

EN — Question: What should a hardware engineer understand about holes, mounting holes and non-plated features?

EN — Answer: Mechanical holes and electrical through-hole pads are different design intents. Tooling/mounting holes may require non-plated treatment, mechanical clearance, copper keepout, and accurate manufacturing notes.

FR — Question : Que doit comprendre un ingénieur hardware concernant trous, trous de fixation et éléments non métallisés ?

FR — Réponse : Les trous mécaniques et pads traversants électriques ont des intentions différentes. Trous d'outillage/fixation peuvent exiger non-métallisation, dégagement mécanique, keepout cuivre et notes précises.

Q162

EN — Question: How would you handle holes, mounting holes and non-plated features in a controlled EAGLE 9.6.2 project?

EN — Answer: Choose the correct hole/pad object, set exact diameter, add mechanical keepout where needed, dimension critical positions, and verify how the drill output communicates plated versus non-plated holes.

FR — Question : Comment géreriez-vous trous, trous de fixation et éléments non métallisés dans un projet EAGLE 9.6.2 contrôlé ?

FR — Réponse : Choisissez le bon objet trou/pad, définissez le diamètre exact, ajoutez keepout mécanique si nécessaire, cotez les positions critiques et vérifiez comment le fichier de perçage distingue PTH/NPTH.

Q163

EN — Question: What is a common interview trap or technical risk involving holes, mounting holes and non-plated features?

EN — Answer: A hole that looks correct on the board may be exported in the wrong drill category or surrounded by unintended copper.

FR — Question : Quel est un piège d'entrevue ou risque technique courant concernant trous, trous de fixation et éléments non métallisés ?

FR — Réponse : Un trou visuellement correct peut être exporté dans la mauvaise catégorie de perçage ou entouré de cuivre non voulu.

Q164

EN — Question: A project has a problem involving holes, mounting holes and non-plated features. How would you troubleshoot it?

EN — Answer: Inspect drill tables/files, copper around the hole, restrict layers, mechanical drawings, and the fabricator's interpretation before release.

FR — Question : Un projet présente un problème concernant trous, trous de fixation et éléments non métallisés. Comment le dépanneriez-vous ?

FR — Réponse : Inspectez tables/fichiers de perçage, cuivre autour du trou, restrict, dessins mécaniques et interprétation du fabricant avant release.

solder mask, cream/paste and exposed copper control / solder mask, cream/paste et contrôle du cuivre exposé

Q165

EN — Question: What should a hardware engineer understand about solder mask, cream/paste and exposed copper control?

EN — Answer: Pad/SMD definitions and design rules control solder-mask openings and paste apertures. Special pads such as exposed thermal pads may need custom paste segmentation or mask behavior.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

Email:
ahds@engineer.com

FR — Question : Que doit comprendre un ingénieur hardware concernant solder mask, cream/paste et contrôle du cuivre exposé ?

FR — Réponse : Les définitions Pad/SMD et règles contrôlent ouvertures de solder mask et apertures de paste. Des pads spéciaux comme exposed thermal pad peuvent exiger segmentation de paste ou mask personnalisée.

Q166

EN — Question: How would you handle solder mask, cream/paste and exposed copper control in a controlled EAGLE 9.6.2 project?

EN — Answer: Review tStop/bStop and tCream/bCream results, use datasheet stencil guidance, check fine-pitch mask slivers, and coordinate unusual apertures with the assembler.

FR — Question : Comment géreriez-vous solder mask, cream/paste et contrôle du cuivre exposé dans un projet EAGLE 9.6.2 contrôlé ?

FR — Réponse : Révisez tStop/bStop et tCream/bCream, utilisez les recommandations de stencil du datasheet, vérifiez les slivers de mask et coordonnez les apertures spéciales avec l'assembleur.

Q167

EN — Question: What is a common interview trap or technical risk involving solder mask, cream/paste and exposed copper control?

EN — Answer: Using 100% paste coverage on a large exposed pad can float a QFN or cause excessive voiding/solder squeeze.

FR — Question : Quel est un piège d'entrevue ou risque technique courant concernant solder mask, cream/paste et contrôle du cuivre exposé ?

FR — Réponse : Utiliser 100 % de paste sur un grand pad exposé peut faire flotter un QFN ou provoquer voiding/excès de soudure.

Q168

EN — Question: A project has a problem involving solder mask, cream/paste and exposed copper control. How would you troubleshoot it?

EN — Answer: Inspect the cream layers independently, compare aperture area to the package recommendation, check mask clearances, and review the actual stencil Gerber.

FR — Question : Un projet présente un problème concernant solder mask, cream/paste et contrôle du cuivre exposé. Comment le dépanneriez-vous ?

FR — Réponse : Inspectez les cream layers indépendamment, comparez la surface des apertures à la recommandation, vérifiez les clearances de mask et révisez le Gerber de stencil réel.

silkscreen, documentation layers and assembly readability / sérigraphie, documentation et lisibilité d'assemblage

Q169

EN — Question: What should a hardware engineer understand about silkscreen, documentation layers and assembly readability?

EN — Answer: tPlace/bPlace, tNames/bNames, tValues/bValues, tDocu/bDocu and related layers serve different documentation purposes. Manufacturing outputs should include only the intended content for each drawing or legend.

FR — Question : Que doit comprendre un ingénieur hardware concernant sérigraphie, documentation et lisibilité d'assemblage ?

FR — Réponse : tPlace/bPlace, tNames/bNames, tValues/bValues, tDocu/bDocu et layers associés ont des rôles différents. Les sorties doivent inclure uniquement le contenu voulu pour chaque document.

Q170

EN — Question: How would you handle silkscreen, documentation layers and assembly readability in a controlled EAGLE 9.6.2 project?

EN — Answer: Keep reference designators readable, avoid silkscreen over pads, show polarity/pin 1 clearly, and create dedicated assembly drawings when silkscreen alone is insufficient.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

Email:
ahds@engineer.com

FR — Question : Comment géreriez-vous sérigraphie, documentation et lisibilité d'assemblage dans un projet EAGLE 9.6.2 contrôlé ?

FR — Réponse : Gardez les références lisibles, évitez la sérigraphie sur pads, montrez polarité/pin 1 clairement et créez des dessins d'assemblage dédiés si nécessaire.

Q171

EN — Question: What is a common interview trap or technical risk involving silkscreen, documentation layers and assembly readability?

EN — Answer: A CAM job can accidentally include tDocu geometry in silkscreen or omit reference names, creating a technically manufacturable but poorly documented board.

FR — Question : Quel est un piège d'entrevue ou risque technique courant concernant sérigraphie, documentation et lisibilité d'assemblage ?

FR — Réponse : Un CAM job peut inclure accidentellement tDocu dans la sérigraphie ou omettre les références, donnant une carte fabricable mais mal documentée.

Q172

EN — Question: A project has a problem involving silkscreen, documentation layers and assembly readability. How would you troubleshoot it?

EN — Answer: Preview each CAM output, compare enabled layers to the drawing intent, check text size/orientation, and inspect dense component areas for overlap.

FR — Question : Un projet présente un problème concernant sérigraphie, documentation et lisibilité d'assemblage. Comment le dépanneriez-vous ?

FR — Réponse : Prévisualisez chaque sortie CAM, comparez les layers activés à l'intention, vérifiez taille/orientation des textes et les zones denses pour overlaps.

3D packages and ECAD-MCAD context / packages 3D et contexte ECAD-MCAD

Q173

EN — Question: What should a hardware engineer understand about 3D packages and ECAD-MCAD context?

EN — Answer: Managed EAGLE libraries can associate 3D packages, and EAGLE/Fusion workflows can use these models for mechanical review. A 3D model improves enclosure checking but does not replace the authoritative 2D land pattern.

FR — Question : Que doit comprendre un ingénieur hardware concernant packages 3D et contexte ECAD-MCAD ?

FR — Réponse : Les bibliothèques gérées EAGLE peuvent associer des packages 3D et les workflows EAGLE/Fusion peuvent les utiliser pour la revue mécanique. Le modèle 3D aide l'intégration mais ne remplace pas le land pattern 2D autoritatif.

Q174

EN — Question: How would you handle 3D packages and ECAD-MCAD context in a controlled EAGLE 9.6.2 project?

EN — Answer: Align the 3D body to the package origin, verify height/orientation, compare connector mating geometry with MCAD, and update managed-library revisions deliberately.

FR — Question : Comment géreriez-vous packages 3D et contexte ECAD-MCAD dans un projet EAGLE 9.6.2 contrôlé ?

FR — Réponse : Alignez le corps 3D sur l'origine du package, vérifiez hauteur/orientation, comparez la géométrie de connecteur au MCAD et mettez à jour les révisions de bibliothèque volontairement.

Q175

EN — Question: What is a common interview trap or technical risk involving 3D packages and ECAD-MCAD context?

EN — Answer: A perfectly aligned 3D model can still sit on an electrically wrong footprint; 3D appearance is not pin-map validation.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

Email:
ahds@engineer.com

FR — Question : Quel est un piège d'entrevue ou risque technique courant concernant packages 3D et contexte ECAD-MCAD ?

FR — Réponse : Un modèle 3D parfaitement aligné peut être posé sur un footprint électriquement faux; l'apparence 3D ne valide pas le mapping des pins.

Q176

EN — Question: A project has a problem involving 3D packages and ECAD-MCAD context. How would you troubleshoot it?

EN — Answer: Check both 2D footprint dimensions and 3D alignment, compare to the datasheet, inspect package origin/rotation, and verify library version used by the board.

FR — Question : Un projet présente un problème concernant packages 3D et contexte ECAD-MCAD. Comment le dépanneriez-vous ?

FR — Réponse : Vérifiez dimensions 2D et alignement 3D, comparez au datasheet, inspectez origine/rotation et version de bibliothèque utilisée.

pre-release board review beyond DRC / revue de carte avant release au-delà du DRC

Q177

EN — Question: What should a hardware engineer understand about pre-release board review beyond DRC?

EN — Answer: A professional release review combines DRC, connectivity, manufacturing output review, library verification, mechanical fit, power/current analysis, signal-return review, assembly concerns, and documentation checks.

FR — Question : Que doit comprendre un ingénieur hardware concernant revue de carte avant release au-delà du DRC ?

FR — Réponse : Une revue professionnelle combine DRC, connectivité, sorties de fabrication, bibliothèques, mécanique, puissance/courant, retours de signaux, assemblage et documentation.

Q178

EN — Question: How would you handle pre-release board review beyond DRC in a controlled EAGLE 9.6.2 project?

EN — Answer: Use a checklist and independent reviewer: verify zero unintended airwires, critical nets, polarity, connectors, drill sizes, board outline, high-voltage distances, masks, silk, BOM, PnP, Gerbers, and revision markings.

FR — Question : Comment géreriez-vous revue de carte avant release au-delà du DRC dans un projet EAGLE 9.6.2 contrôlé ?

FR — Réponse : Utilisez une checklist et un réviseur indépendant : airwires, nets critiques, polarités, connecteurs, perçages, contour, distances HV, masks, silk, BOM, PnP, Gerbers et révision.

Q179

EN — Question: What is a common interview trap or technical risk involving pre-release board review beyond DRC?

EN — Answer: "0 DRC errors" is not equivalent to "ready for manufacturing." DRC only checks encoded rules and cannot know every system-level design intent.

FR — Question : Quel est un piège d'entrevue ou risque technique courant concernant revue de carte avant release au-delà du DRC ?

FR — Réponse : « 0 erreur DRC » ne signifie pas « prêt pour fabrication ». DRC vérifie les règles encodées et ne connaît pas toute l'intention système.

Q180

EN — Question: A project has a problem involving pre-release board review beyond DRC. How would you troubleshoot it?

EN — Answer: If a prototype fails despite clean DRC, reconstruct the full chain from schematic/library through layout, CAM and assembly instead of assuming the board editor was correct.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

Email:
ahds@engineer.com

FR — Question : Un projet présente un problème concernant revue de carte avant release au-delà du DRC. Comment le dépanneriez-vous ?

FR — Réponse : Si un prototype échoue malgré DRC propre, reconstruisez toute la chaîne schéma/bibliothèque/layout/CAM/assemblage au lieu de supposer l'éditeur correct.

10. DRC, Connectivity, Error Review & Troubleshooting / DRC et dépannage

DRC workflow and error markers / workflow DRC et marqueurs d'erreur

Q181

EN — Question: What should a hardware engineer understand about DRC workflow and error markers?

EN — Answer: DRC evaluates board geometry against configured design rules and produces error markers for violations such as clearance, overlap, size, drill, or board-edge issues. Every remaining error should have a disposition.

FR — Question : Que doit comprendre un ingénieur hardware concernant workflow DRC et marqueurs d'erreur ?

FR — Réponse : DRC évalue la géométrie selon les règles configurées et crée des marqueurs pour clearance, overlap, taille, perçage, bord, etc. Chaque erreur restante doit avoir une disposition.

Q182

EN — Question: How would you handle DRC workflow and error markers in a controlled EAGLE 9.6.2 project?

EN — Answer: Run DRC throughout layout and before release, click through each error, fix root causes, and document any intentionally approved exception.

FR — Question : Comment géreriez-vous workflow DRC et marqueurs d'erreur dans un projet EAGLE 9.6.2 contrôlé ?

FR — Réponse : Exécutez DRC pendant le layout et avant release, examinez chaque erreur, corrigez les causes et documentez toute exception volontaire.

Q183

EN — Question: What is a common interview trap or technical risk involving DRC workflow and error markers?

EN — Answer: Deleting or approving an error marker does not change the geometry that caused it.

FR — Question : Quel est un piège d'entrevue ou risque technique courant concernant workflow DRC et marqueurs d'erreur ?

FR — Réponse : Supprimer ou approuver un marqueur ne change pas la géométrie qui l'a provoqué.

Q184

EN — Question: A project has a problem involving DRC workflow and error markers. How would you troubleshoot it?

EN — Answer: Recreate the error after a rule refresh, inspect the exact objects involved with INFO, compare against the DRU, and verify that a library change did not introduce the violation.

FR — Question : Un projet présente un problème concernant workflow DRC et marqueurs d'erreur. Comment le dépanneriez-vous ?

FR — Réponse : Recréez l'erreur après actualisation des règles, inspectez les objets avec INFO, comparez au DRU et vérifiez qu'une modification de bibliothèque n'a pas introduit le défaut.

clearance and copper-spacing violations / violations de clearance et espacement cuivre

Q185

EN — Question: What should a hardware engineer understand about clearance and copper-spacing violations?

EN — Answer: Clearance violations occur when copper objects of different nets or restricted geometry violate the configured spacing. Required clearance may be much larger for high voltage than for ordinary logic.

FR — Question : Que doit comprendre un ingénieur hardware concernant violations de clearance et espacement cuivre ?

FR — Réponse : Les violations de clearance apparaissent lorsque des cuivres de nets différents ou géométries restreintes ne respectent pas l'espacement configuré. La haute tension peut exiger beaucoup plus que la logique.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

Email:
ahds@engineer.com

Q186

EN — Question: How would you handle clearance and copper-spacing violations in a controlled EAGLE 9.6.2 project?

EN — Answer: Use net classes and DRU rules appropriate to the domain, maintain sufficient spacing around pads/vias/polygons, and verify high-voltage values against the governing safety requirements.

FR — Question : Comment géreriez-vous violations de clearance et espacement cuivre dans un projet EAGLE 9.6.2 contrôlé ?

FR — Réponse : Utilisez net classes et DRU adaptés au domaine, maintenez l'espacement autour de pads/vias/polygons et vérifiez les valeurs HV selon les exigences de sécurité.

Q187

EN — Question: What is a common interview trap or technical risk involving clearance and copper-spacing violations?

EN — Answer: A global minimum clearance may be valid for 3.3 V logic but unsafe for a 400 V domain. One rule value rarely fits all nets.

FR — Question : Quel est un piège d'entrevue ou risque technique courant concernant violations de clearance et espacement cuivre ?

FR — Réponse : Une clearance globale peut convenir à 3,3 V mais être dangereuse à 400 V. Une seule valeur convient rarement à tous les nets.

Q188

EN — Question: A project has a problem involving clearance and copper-spacing violations. How would you troubleshoot it?

EN — Answer: Identify both nets, inspect their classes, polygon isolation and board-edge context, then correct the governing rule or geometry rather than merely moving one segment slightly.

FR — Question : Un projet présente un problème concernant violations de clearance et espacement cuivre. Comment le dépanneriez-vous ?

FR — Réponse : Identifiez les deux nets, inspectez leurs classes, isolation de polygon et contexte de bord, puis corrigez règle ou géométrie plutôt que déplacer légèrement une piste.

unrouted connections and hidden airwires / connexions non routées et airwires cachés

Q189

EN — Question: What should a hardware engineer understand about unrouted connections and hidden airwires?

EN — Answer: A board release should have no unintended airwires. Airwires can be hidden by dense copper, filled polygons, or display settings, so zero apparent lines on screen is not enough without a proper RATSNEST/connectivity check.

FR — Question : Que doit comprendre un ingénieur hardware concernant connexions non routées et airwires cachés ?

FR — Réponse : Une release ne doit avoir aucun airwire non intentionnel. Ils peuvent être masqués par cuivre dense, polygons ou réglages d'affichage; l'absence visuelle de lignes ne suffit pas sans RATSNEST.

Q190

EN — Question: How would you handle unrouted connections and hidden airwires in a controlled EAGLE 9.6.2 project?

EN — Answer: Run RATSNEST, inspect the status message, use SHOW on suspicious nets, and review high-density connectors/BGAs for endpoint connection.

FR — Question : Comment géreriez-vous connexions non routées et airwires cachés dans un projet EAGLE 9.6.2 contrôlé ?

FR — Réponse : Exécutez RATSNEST, inspectez le message d'état, utilisez SHOW sur les nets suspects et révisez connecteurs denses/BGA aux extrémités.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

Email:
ahds@engineer.com

Q191

EN — Question: What is a common interview trap or technical risk involving unrouted connections and hidden airwires?

EN — Answer: A polygon can make an airwire disappear only if it truly connects the net; a visually touching polygon boundary is not proof until the fill is recalculated.

FR — Question : Quel est un piège d'entrevue ou risque technique courant concernant connexions non routées et airwires cachés ?

FR — Réponse : Un polygon peut faire disparaître un airwire seulement s'il connecte réellement le net; un contact visuel ne suffit pas avant recalcul du fill.

Q192

EN — Question: A project has a problem involving unrouted connections and hidden airwires. How would you troubleshoot it?

EN — Answer: Rip up or hide surrounding clutter, run RATSNEST, inspect pad/via layer and net names, and use an isolated test copy if the connection is hard to understand.

FR — Question : Un projet présente un problème concernant connexions non routées et airwires cachés. Comment le dépanneriez-vous ?

FR — Réponse : Faites RIPUP ou masquez le clutter, exécutez RATSNEST, inspectez layer et nom de net des pads/vias et utilisez une copie test si nécessaire.

schematic-board consistency problems / problèmes de cohérence schéma-carte

Q193

EN — Question: What should a hardware engineer understand about schematic-board consistency problems?

EN — Answer: EAGLE expects paired schematic and board files to remain logically consistent. Deleting, renaming, or modifying one side independently can create consistency errors and disable safe forward/back annotation.

FR — Question : Que doit comprendre un ingénieur hardware concernant problèmes de cohérence schéma-carte ?

FR — Réponse : EAGLE s'attend à ce que schéma et carte restent cohérents. Supprimer, renommer ou modifier indépendamment un côté peut créer des erreurs et désactiver l'annotation sûre.

Q194

EN — Question: How would you handle schematic-board consistency problems in a controlled EAGLE 9.6.2 project?

EN — Answer: Keep SCH and BRD together, open both from the project, make connectivity edits through the normal synchronized workflow, and use source control before risky operations.

FR — Question : Comment géreriez-vous problèmes de cohérence schéma-carte dans un projet EAGLE 9.6.2 contrôlé ?

FR — Réponse : Conservez SCH et BRD ensemble, ouvrez-les depuis le projet, faites les modifications de connectivité via le workflow synchronisé et utilisez le contrôle de versions avant opérations risquées.

Q195

EN — Question: What is a common interview trap or technical risk involving schematic-board consistency problems?

EN — Answer: Trying to "repair" a mismatch by random XML editing or copying one file from another revision can create a design that opens but is not trustworthy.

FR — Question : Quel est un piège d'entrevue ou risque technique courant concernant problèmes de cohérence schéma-carte ?

FR — Réponse : Tenter de « réparer » un mismatch par édition XML aléatoire ou copie d'un seul fichier depuis une autre révision peut créer un design qui s'ouvre mais n'est plus fiable.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

Email:
ahds@engineer.com

Q196

EN — Question: A project has a problem involving schematic-board consistency problems. How would you troubleshoot it?

EN — Answer: Find the last known-good SCH/BRD pair, compare revision history, reproduce required edits in a controlled sequence, then rerun ERC, DRC and manufacturing checks.

FR — Question : Un projet présente un problème concernant problèmes de cohérence schéma-carte. Comment le dépanneriez-vous ?

FR — Réponse : Retrouvez la dernière paire SCH/BRD connue comme bonne, comparez l'historique, reproduisez les changements de façon contrôlée puis relancez ERC, DRC et contrôles de fabrication.

library update and footprint-change failures / échecs après mise à jour de bibliothèque ou changement de footprint

Q197

EN — Question: What should a hardware engineer understand about library update and footprint-change failures?

EN — Answer: Updating a library can change package geometry, pin mapping, text, attributes, or 3D association. Such changes can affect both schematic data and routed board geometry.

FR — Question : Que doit comprendre un ingénieur hardware concernant échecs après mise à jour de bibliothèque ou changement de footprint ?

FR — Réponse : Mettre à jour une bibliothèque peut changer package, mapping, textes, attributs ou 3D. Ces changements peuvent affecter schéma et routage.

Q198

EN — Question: How would you handle library update and footprint-change failures in a controlled EAGLE 9.6.2 project?

EN — Answer: Review library deltas before update, back up the project, update deliberately, inspect every changed component, reroute affected geometry, and rerun ERC/DRC plus CAM review.

FR — Question : Comment géreriez-vous échecs après mise à jour de bibliothèque ou changement de footprint dans un projet EAGLE 9.6.2 contrôlé ?

FR — Réponse : Révisez les deltas de bibliothèque avant update, sauvegardez, mettez à jour volontairement, inspectez chaque composant modifié, reroutez et relancez ERC/DRC/CAM.

Q199

EN — Question: What is a common interview trap or technical risk involving library update and footprint-change failures?

EN — Answer: Changing to a "same pin count" package does not guarantee mechanical compatibility or identical pin numbering.

FR — Question : Quel est un piège d'entrevue ou risque technique courant concernant échecs après mise à jour de bibliothèque ou changement de footprint ?

FR — Réponse : Changer vers un package « même nombre de pins » ne garantit ni compatibilité mécanique ni numérotation identique.

Q200

EN — Question: A project has a problem involving library update and footprint-change failures. How would you troubleshoot it?

EN — Answer: Open the Device mapping and both packages, compare pin-to-pad mapping and dimensions, inspect board routing around the component, and verify assembly polarity/orientation.

FR — Question : Un projet présente un problème concernant échecs après mise à jour de bibliothèque ou changement de footprint. Comment le dépanneriez-vous ?

FR — Réponse : Ouvrez le mapping Device et les deux packages, comparez mapping et dimensions, inspectez le routage autour du composant et vérifiez polarité/orientation d'assemblage.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

Email:
ahds@engineer.com

11. CAM, Gerber, Drill, BOM & Pick-and-Place / Sorties de fabrication

CAM Processor and CAM jobs / CAM Processor et CAM jobs

Q201

EN — Question: What should a hardware engineer understand about CAM Processor and CAM jobs?

EN — Answer: The CAM Processor converts board layers and settings into manufacturing files. A CAM job defines which layers go into each output, naming, format, apertures/options, and drill-related data.

FR — Question : Que doit comprendre un ingénieur hardware concernant CAM Processor et CAM jobs ?

FR — Réponse : Le CAM Processor convertit les layers et réglages en fichiers de fabrication. Un CAM job définit layers inclus, noms, format, options et données de perçage.

Q202

EN — Question: How would you handle CAM Processor and CAM jobs in a controlled EAGLE 9.6.2 project?

EN — Answer: Use a controlled CAM job matched to the fabricator, preview outputs, archive the .cam with the release, and regenerate all outputs whenever the board revision changes.

FR — Question : Comment géreriez-vous CAM Processor et CAM jobs dans un projet EAGLE 9.6.2 contrôlé ?

FR — Réponse : Utilisez un CAM job contrôlé adapté au fabricant, prévisualisez les sorties, archivez le .cam et régénérez tout lorsque la révision change.

Q203

EN — Question: What is a common interview trap or technical risk involving CAM Processor and CAM jobs?

EN — Answer: A correct board can produce wrong Gerbers if the CAM job omits a layer, includes the wrong layer, or uses an outdated setup.

FR — Question : Quel est un piège d'entrevue ou risque technique courant concernant CAM Processor et CAM jobs ?

FR — Réponse : Une carte correcte peut produire de mauvais Gerbers si le CAM job omet ou ajoute un mauvais layer ou utilise une ancienne configuration.

Q204

EN — Question: A project has a problem involving CAM Processor and CAM jobs. How would you troubleshoot it?

EN — Answer: Compare CAM job settings to the layer stack, inspect each output in an independent viewer, and compare file timestamps/revision identifiers to the source board.

FR — Question : Un projet présente un problème concernant CAM Processor et CAM jobs. Comment le dépanneriez-vous ?

FR — Réponse : Comparez les réglages CAM au stackup, inspectez chaque sortie dans un viewer indépendant et comparez timestamps/révision au fichier source.

Gerber copper, mask, silk and mechanical outputs / sorties Gerber cuivre, mask, silk et mécanique

Q205

EN — Question: What should a hardware engineer understand about Gerber copper, mask, silk and mechanical outputs?

EN — Answer: Gerber files typically represent individual copper, solder-mask, silkscreen, paste, and mechanical layers. The exact set and naming should match the fabricator/assembler's requirements.

FR — Question : Que doit comprendre un ingénieur hardware concernant sorties Gerber cuivre, mask, silk et mécanique ?

FR — Réponse : Les Gerber représentent généralement cuivre, solder mask, silkscreen, paste et layers mécaniques. Le jeu exact et le nommage doivent suivre les exigences du fabricant/assembleur.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

Email:
ahds@engineer.com

Q206

EN — Question: How would you handle Gerber copper, mask, silk and mechanical outputs in a controlled EAGLE 9.6.2 project?

EN — Answer: Generate every required layer, keep top/bottom orientation clear, include the correct board outline representation, and inspect all files together in a Gerber viewer.

FR — Question : Comment géreriez-vous sorties Gerber cuivre, mask, silk et mécanique dans un projet EAGLE 9.6.2 contrôlé ?

FR — Réponse : Générez chaque layer requis, gardez l'orientation top/bottom claire, incluez la bonne représentation du contour et inspectez tous les fichiers ensemble dans un viewer Gerber.

Q207

EN — Question: What is a common interview trap or technical risk involving Gerber copper, mask, silk and mechanical outputs?

EN — Answer: Gerber generation without independent review can miss a flipped layer, missing outline, missing solder mask, or unintended documentation geometry.

FR — Question : Quel est un piège d'entrevue ou risque technique courant concernant sorties Gerber cuivre, mask, silk et mécanique ?

FR — Réponse : Générer les Gerber sans revue indépendante peut laisser passer layer inversé, contour manquant, solder mask absent ou géométrie de documentation indésirable.

Q208

EN — Question: A project has a problem involving Gerber copper, mask, silk and mechanical outputs. How would you troubleshoot it?

EN — Answer: Load the complete set into a viewer, toggle layers, verify outline, pads, mask, silk, text, polarity, and compare against the EAGLE board plus release checklist.

FR — Question : Un projet présente un problème concernant sorties Gerber cuivre, mask, silk et mécanique. Comment le dépanneriez-vous ?

FR — Réponse : Chargez l'ensemble dans un viewer, activez/désactivez les layers, vérifiez contour, pads, mask, silk, textes, polarité et comparez à la carte EAGLE et checklist.

NC drill and routed mechanical data / NC Drill et données de fraisage mécanique

Q209

EN — Question: What should a hardware engineer understand about NC drill and routed mechanical data?

EN — Answer: Drill files communicate plated/non-plated holes and sizes; routed slots or milling may require separate data or explicit mechanical layers depending on the fabrication flow.

FR — Question : Que doit comprendre un ingénieur hardware concernant NC Drill et données de fraisage mécanique ?

FR — Réponse : Les fichiers de perçage communiquent trous métallisés/non métallisés et diamètres; slots ou fraisage peuvent nécessiter des données séparées ou layers mécaniques explicites.

Q210

EN — Question: How would you handle NC drill and routed mechanical data in a controlled EAGLE 9.6.2 project?

EN — Answer: Generate the required drill outputs, verify units/zero format, include slots/cutouts according to the fabricator's accepted method, and provide a fabrication drawing for ambiguity.

FR — Question : Comment géreriez-vous NC Drill et données de fraisage mécanique dans un projet EAGLE 9.6.2 contrôlé ?

FR — Réponse : Générez les fichiers de perçage requis, vérifiez unités/format, incluez slots/cutouts selon la méthode acceptée par le fabricant et fournissez un dessin de fabrication si ambigu.

Q211

EN — Question: What is a common interview trap or technical risk involving NC drill and routed mechanical data?

EN — Answer: A slot drawn graphically but absent from the drill/milling data may simply not be fabricated.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

Email:
ahds@engineer.com

FR — Question : Quel est un piège d'entrevue ou risque technique courant concernant NC Drill et données de fraisage mécanique ?

FR — Réponse : Un slot dessiné graphiquement mais absent des données de perçage/fraisage peut ne pas être fabriqué.

Q212

EN — Question: A project has a problem involving NC drill and routed mechanical data. How would you troubleshoot it?

EN — Answer: Open the drill/rout data in a viewer, compare hole count and tool sizes, inspect NPTH/PTH intent, and ask the fabricator to confirm nonstandard slots before release.

FR — Question : Un projet présente un problème concernant NC Drill et données de fraisage mécanique. Comment le dépanneriez-vous ?

FR — Réponse : Ouvrez les données drill/rout dans un viewer, comparez nombre de trous et outils, inspectez NPTH/PTH et faites confirmer les slots non standards avant release.

pick-and-place generation and rotation/origin concerns / génération pick-and-place et questions d'origine/rotation

Q213

EN — Question: What should a hardware engineer understand about pick-and-place generation and rotation/origin concerns?

EN — Answer: Pick-and-place data reports component coordinates, side and rotation for assembly. Autodesk documents variant-aware PnP generation through ULPs; practical assembler conventions for zero rotation and bottom-side mirroring must still be confirmed.

FR — Question : Que doit comprendre un ingénieur hardware concernant génération pick-and-place et questions d'origine/rotation ?

FR — Réponse : Les données pick-and-place donnent coordonnées, face et rotation. Autodesk documente une génération tenant compte des variantes via ULP; les conventions d'assembleur pour rotation zéro et face bottom doivent toutefois être confirmées.

Q214

EN — Question: How would you handle pick-and-place generation and rotation/origin concerns in a controlled EAGLE 9.6.2 project?

EN — Answer: Select the correct assembly variant, generate PnP with the approved ULP/output method, define a stable board origin, and compare rotations/orientations to the assembler's convention.

FR — Question : Comment géreriez-vous génération pick-and-place et questions d'origine/rotation dans un projet EAGLE 9.6.2 contrôlé ?

FR — Réponse : Sélectionnez la bonne variante, générez PnP avec la méthode/ULP approuvée, définissez une origine stable et comparez rotations/orientations à la convention assembleur.

Q215

EN — Question: What is a common interview trap or technical risk involving pick-and-place generation and rotation/origin concerns?

EN — Answer: A numerically correct placement file can still rotate parts incorrectly if the library package orientation and assembler zero-angle convention differ.

FR — Question : Quel est un piège d'entrevue ou risque technique courant concernant génération pick-and-place et questions d'origine/rotation ?

FR — Réponse : Un fichier de placement numériquement correct peut tourner les composants incorrectement si l'orientation du package et la convention zéro de l'assembleur diffèrent.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

Email:
ahds@engineer.com

Q216

EN — Question: A project has a problem involving pick-and-place generation and rotation/origin concerns. How would you troubleshoot it?

EN — Answer: Spot-check polarized and asymmetric parts, compare centroid markers/origins, inspect top/bottom mirroring, and verify against an assembly drawing before production.

FR — Question : Un projet présente un problème concernant génération pick-and-place et questions d'origine/rotation. Comment le dépanneriez-vous ?

FR — Réponse : Contrôlez les composants polarisés/asymétriques, comparez centroids/origines, inspectez le miroir bottom et vérifiez avec un dessin d'assemblage.

manufacturing release package and independent verification / package de release de fabrication et vérification indépendante

Q217

EN — Question: What should a hardware engineer understand about manufacturing release package and independent verification?

EN — Answer: A controlled release normally includes Gerbers, drill/rout data, BOM, pick-and-place, fabrication/assembly drawings, stackup and special notes, plus revision identification. Source files alone are not a manufacturing package.

FR — Question : Que doit comprendre un ingénieur hardware concernant package de release de fabrication et vérification indépendante ?

FR — Réponse : Une release contrôlée comprend généralement Gerbers, drill/rout, BOM, pick-and-place, dessins fabrication/assemblage, stackup et notes, avec identification de révision. Les sources seules ne constituent pas un package de fabrication.

Q218

EN — Question: How would you handle manufacturing release package and independent verification in a controlled EAGLE 9.6.2 project?

EN — Answer: Generate all files from one frozen revision, place them in a clean release folder, inspect them independently, create checksums or archive as required, and never mix files from different revisions.

FR — Question : Comment géreriez-vous package de release de fabrication et vérification indépendante dans un projet EAGLE 9.6.2 contrôlé ?

FR — Réponse : Générez tout depuis une révision figée, placez les fichiers dans un dossier propre, inspectez-les indépendamment, créez checksums/archive si requis et ne mélangez jamais les révisions.

Q219

EN — Question: What is a common interview trap or technical risk involving manufacturing release package and independent verification?

EN — Answer: The most dangerous release mistake is often not a bad PCB file but a mixed package: old drill, new Gerber, wrong BOM variant, or stale PnP.

FR — Question : Quel est un piège d'entrevue ou risque technique courant concernant package de release de fabrication et vérification indépendante ?

FR — Réponse : L'erreur la plus dangereuse est souvent un package mélangé : ancien drill, nouveau Gerber, mauvaise variante BOM ou PnP périmé.

Q220

EN — Question: A project has a problem involving manufacturing release package and independent verification. How would you troubleshoot it?

EN — Answer: Check timestamps, revision strings, BOM/PnP variant, Gerber layer count, drill count, board dimensions and archive provenance before sending to the manufacturer.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

Email:
ahds@engineer.com

FR — Question : Un projet présente un problème concernant package de release de fabrication et vérification indépendante. Comment le dépanneriez-vous ?

FR — Réponse : Vérifiez timestamps, révisions, variante BOM/PnP, nombre de layers Gerber, perçages, dimensions et provenance de l'archive avant envoi au fabricant.

12. Panelization, ULP Automation & Senior Interview Questions / Panélisation et automatisation

panelize.ulp and EAGLE panelization workflow / panelize.ulp et workflow de panélisation EAGLE

Q221

EN — Question: What should a hardware engineer understand about panelize.ulp and EAGLE panelization workflow?

EN — Answer: EAGLE 9 does not provide a modern dedicated panel editor comparable to some high-end PCB tools, but Autodesk documents panelization workflows using panelize.ulp plus additional ULP/manual steps. panelize.ulp creates alternate name layers used for duplicated boards.

FR — Question : Que doit comprendre un ingénieur hardware concernant panelize.ulp et workflow de panélisation EAGLE ?

FR — Réponse : EAGLE 9 ne fournit pas un éditeur de panel moderne comparable à certains outils haut de gamme, mais Autodesk documente des workflows avec panelize.ulp et étapes ULP/manuelles. panelize.ulp crée des layers de noms alternatifs pour les copies.

Q222

EN — Question: How would you handle panelize.ulp and EAGLE panelization workflow in a controlled EAGLE 9.6.2 project?

EN — Answer: Back up the individual board, run panelize.ulp, create a dedicated panel project/board, copy or import boards according to the chosen workflow, and keep a controlled separation between product PCB and manufacturing panel.

FR — Question : Comment géreriez-vous panelize.ulp et workflow de panélisation EAGLE dans un projet EAGLE 9.6.2 contrôlé ?

FR — Réponse : Sauvegardez la carte individuelle, exécutez panelize.ulp, créez un projet/carte de panel dédié, copiez ou importez les cartes selon le workflow et séparez PCB produit et panel de fabrication.

Q223

EN — Question: What is a common interview trap or technical risk involving panelize.ulp and EAGLE panelization workflow?

EN — Answer: Simply copy-pasting a board can duplicate reference text incorrectly or create confusing designator output unless the panelization workflow handles names and CAM layers properly.

FR — Question : Quel est un piège d'entrevue ou risque technique courant concernant panelize.ulp et workflow de panélisation EAGLE ?

FR — Réponse : Un simple copier-coller peut dupliquer incorrectement les références ou créer des sorties ambiguës si le workflow ne gère pas correctement noms et layers CAM.

Q224

EN — Question: A project has a problem involving panelize.ulp and EAGLE panelization workflow. How would you troubleshoot it?

EN — Answer: Inspect layers 125/126 created by panelize.ulp, verify copied geometry, check board outlines and reference text, run DRC/ratsnest where meaningful, and inspect the panel Gerbers independently.

FR — Question : Un projet présente un problème concernant panelize.ulp et workflow de panélisation EAGLE. Comment le dépanneriez-vous ?

FR — Réponse : Inspectez les layers 125/126 créés par panelize.ulp, vérifiez la géométrie copiée, contours et références, exécutez DRC/ratsnest si pertinent et inspectez les Gerbers du panel indépendamment.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

Email:
ahds@engineer.com

single-board array versus mixed-board panel / répétition d'une carte versus panel de cartes différentes

Q225

EN — Question: What should a hardware engineer understand about single-board array versus mixed-board panel?

EN — Answer: A single-board panel repeats one PCB, while a mixed panel combines different PCBs. Autodesk documents both single-board and multiple-board EAGLE approaches; mixed panels require extra care around outlines, names, spacing and manufacturing method.

FR — Question : Que doit comprendre un ingénieur hardware concernant répétition d'une carte versus panel de cartes différentes ?

FR — Réponse : Un panel simple répète un PCB, tandis qu'un panel mixte combine différentes cartes. Autodesk documente les deux approches EAGLE; les panels mixtes exigent plus de soin sur contours, noms, espacements et méthode de séparation.

Q226

EN — Question: How would you handle single-board array versus mixed-board panel in a controlled EAGLE 9.6.2 project?

EN — Answer: Choose the panel strategy with the fabricator/assembler, preserve each board's geometry, define panel border/rails, set spacing for routing or V-score, and maintain traceability of each design revision.

FR — Question : Comment géreriez-vous répétition d'une carte versus panel de cartes différentes dans un projet EAGLE 9.6.2 contrôlé ?

FR — Réponse : Choisissez la stratégie avec fabricant/assembleur, conservez la géométrie de chaque carte, définissez bord/rails, espacements pour routage ou V-score et traçabilité de chaque révision.

Q227

EN — Question: What is a common interview trap or technical risk involving single-board array versus mixed-board panel?

EN — Answer: Combining different PCB revisions in one panel without explicit control can create a manufacturing configuration that is difficult to reproduce or ECO safely.

FR — Question : Quel est un piège d'entrevue ou risque technique courant concernant répétition d'une carte versus panel de cartes différentes ?

FR — Réponse : Combiner différentes révisions de PCB dans un panel sans contrôle explicite peut créer une configuration difficile à reproduire ou modifier par ECO.

Q228

EN — Question: A project has a problem involving single-board array versus mixed-board panel. How would you troubleshoot it?

EN — Answer: Verify every embedded board revision, dimensions, separation method, component clearances to rails, fiducials and tooling holes; compare the panel against the assembler's pallet/conveyor requirements.

FR — Question : Un projet présente un problème concernant répétition d'une carte versus panel de cartes différentes. Comment le dépanneriez-vous ?

FR — Réponse : Vérifiez chaque révision intégrée, dimensions, méthode de séparation, clearances composants-vers-rails, fiducials et tooling holes; comparez aux exigences de l'assembleur.

rails, fiducials, tooling holes, V-score and mouse bites / rails, fiducials, tooling holes, V-score et mouse bites

Q229

EN — Question: What should a hardware engineer understand about rails, fiducials, tooling holes, V-score and mouse bites?

EN — Answer: Production panels may need handling rails, global/local fiducials, tooling holes, breakaway tabs, mouse bites, or V-score lines. The exact geometry is a manufacturing requirement, not a cosmetic PCB choice.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

Email:
ahds@engineer.com

FR — Question : Que doit comprendre un ingénieur hardware concernant rails, fiducials, tooling holes, V-score et mouse bites ?

FR — Réponse : Les panels de production peuvent exiger rails de manutention, fiducials globaux/locaux, tooling holes, tabs, mouse bites ou lignes V-score. La géométrie exacte est une exigence de fabrication, pas un choix cosmétique.

Q230

EN — Question: How would you handle rails, fiducials, tooling holes, V-score and mouse bites in a controlled EAGLE 9.6.2 project?

EN — Answer: Obtain the assembler/fabricator panel specification, place rails and tooling features accordingly, keep components away from depanelization stress zones, and communicate score/rout lines explicitly.

FR — Question : Comment géreriez-vous rails, fiducials, tooling holes, V-score et mouse bites dans un projet EAGLE 9.6.2 contrôlé ?

FR — Réponse : Obtenez la spécification de panel, placez rails et outillage en conséquence, éloignez les composants des zones de dépanelisation et communiquez explicitement score/rout.

Q231

EN — Question: What is a common interview trap or technical risk involving rails, fiducials, tooling holes, V-score and mouse bites?

EN — Answer: Autodesk notes that V-scores may require manual creation/communication; drawing a dashed line does not by itself guarantee the fabricator will score it.

FR — Question : Quel est un piège d'entrevue ou risque technique courant concernant rails, fiducials, tooling holes, V-score et mouse bites ?

FR — Réponse : Autodesk indique que les V-scores peuvent nécessiter une création/communication manuelle; une ligne pointillée ne garantit pas à elle seule que le fabricant fera le score.

Q232

EN — Question: A project has a problem involving rails, fiducials, tooling holes, V-score and mouse bites. How would you troubleshoot it?

EN — Answer: Review the panel drawing with the fabricator, verify score/rout layer interpretation, inspect mouse-bite drill diameter/pitch, and check mechanical stress around nearby components.

FR — Question : Un projet présente un problème concernant rails, fiducials, tooling holes, V-score et mouse bites. Comment le dépanneriez-vous ?

FR — Réponse : Révisez le dessin du panel avec le fabricant, vérifiez l'interprétation score/rout, inspectez diamètre/pitch des mouse bites et contraintes mécaniques près des composants.

ULPs, scripts and manufacturing automation / ULP, scripts et automatisation de fabrication

Q233

EN — Question: What should a hardware engineer understand about ULPs, scripts and manufacturing automation?

EN — Answer: EAGLE User Language Programs can inspect design data and automate tasks such as panelization, BOM, pick-and-place, renumbering, drill legends and custom exports. They are powerful because they operate directly on design information.

FR — Question : Que doit comprendre un ingénieur hardware concernant ULP, scripts et automatisation de fabrication ?

FR — Réponse : Les User Language Programs EAGLE peuvent inspecter les données et automatiser panélisation, BOM, pick-and-place, renumérotation, légendes de perçage et exports. Ils sont puissants car ils accèdent directement aux données du design.

Q234

EN — Question: How would you handle ULPs, scripts and manufacturing automation in a controlled EAGLE 9.6.2 project?

EN — Answer: Keep approved ULP versions with the project/tooling repository, review code for critical release scripts, test on known designs, and record which ULP produced each manufacturing artifact.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

Email:
ahds@engineer.com

FR — Question : Comment géreriez-vous ULP, scripts et automatisation de fabrication dans un projet EAGLE 9.6.2 contrôlé ?

FR — Réponse : Conservez les versions ULP approuvées avec le projet/outillage, révisez le code des scripts critiques, testez sur designs connus et consignez quel ULP a produit chaque artefact.

Q235

EN — Question: What is a common interview trap or technical risk involving ULPs, scripts and manufacturing automation?

EN — Answer: Downloading an arbitrary ULP and running it on a production board can change data or generate outputs with assumptions that do not match your company flow.

FR — Question : Quel est un piège d'entrevue ou risque technique courant concernant ULP, scripts et automatisation de fabrication ?

FR — Réponse : Télécharger un ULP arbitraire et l'exécuter sur une carte de production peut modifier les données ou produire des sorties avec des hypothèses incompatibles avec votre processus.

Q236

EN — Question: A project has a problem involving ULPs, scripts and manufacturing automation. How would you troubleshoot it?

EN — Answer: Test the ULP on a copy, compare before/after design files, inspect generated output structure, read any source/configuration assumptions, and validate against a manually verified reference.

FR — Question : Un projet présente un problème concernant ULP, scripts et automatisation de fabrication. Comment le dépanneriez-vous ?

FR — Réponse : Testez l'ULP sur une copie, comparez les fichiers avant/après, inspectez la structure des sorties, lisez les hypothèses de code/configuration et validez par rapport à une référence vérifiée manuellement.

senior interview release scenario: from schematic to fabricated panel / scénario senior d'entrevue : du schéma au panel fabriqué

Q237

EN — Question: What should a hardware engineer understand about senior interview release scenario: from schematic to fabricated panel?

EN — Answer: A strong EAGLE workflow connects schematic correctness, controlled libraries, ERC, board synchronization, rules, placement/routing, polygon/plane strategy, DRC, CAM verification, BOM/PnP consistency and panel manufacturing constraints.

FR — Question : Que doit comprendre un ingénieur hardware concernant scénario senior d'entrevue : du schéma au panel fabriqué ?

FR — Réponse : Un workflow EAGLE solide relie correction du schéma, bibliothèques contrôlées, ERC, synchronisation carte, règles, placement/routage, polygons/plans, DRC, CAM, cohérence BOM/PnP et contraintes de panel.

Q238

EN — Question: How would you handle senior interview release scenario: from schematic to fabricated panel in a controlled EAGLE 9.6.2 project?

EN — Answer: At interview level, describe the complete gated process: requirements → library validation → schematic/ERC → board/rules → placement/routing → DRC/connectivity → Gerber/drill/BOM/PnP review → panelization → independent release check.

FR — Question : Comment géreriez-vous scénario senior d'entrevue : du schéma au panel fabriqué dans un projet EAGLE 9.6.2 contrôlé ?

FR — Réponse : En entrevue, décrivez le processus complet par jalons : exigences → validation bibliothèque → schéma/ERC → carte/règles → placement/routage → DRC/connectivité → revue Gerber/drill/BOM/PnP → panélisation → contrôle indépendant.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

Email:
ahds@engineer.com

Q239

EN — Question: What is a common interview trap or technical risk involving senior interview release scenario: from schematic to fabricated panel?

EN — Answer: The trick is that no single “green” report proves production readiness. ERC, DRC, SPICE and Gerber preview each validate different subsets of the engineering problem.

FR — Question : Quel est un piège d’entrevue ou risque technique courant concernant scénario senior d’entrevue : du schéma au panel fabriqué ?

FR — Réponse : Le piège est qu’aucun rapport « vert » ne prouve à lui seul la préparation production. ERC, DRC, SPICE et revue Gerber valident chacun une partie différente du problème.

Q240

EN — Question: A project has a problem involving senior interview release scenario: from schematic to fabricated panel. How would you troubleshoot it?

EN — Answer: When a manufactured panel fails, trace evidence across all boundaries: schematic/library, SCH-BRD synchronization, board rules, CAM settings, generated files, panel transformation, assembly variant and manufacturer interpretation. Find the first point where released data diverged from design intent.

FR — Question : Un projet présente un problème concernant scénario senior d’entrevue : du schéma au panel fabriqué. Comment le dépanneriez-vous ?

FR — Réponse : Lorsqu’un panel fabriqué échoue, retracez schéma/bibliothèque, synchronisation SCH-BRD, règles, CAM, fichiers générés, transformation de panel, variante d’assemblage et interprétation fabricant. Trouvez le premier point où les données released divergent de l’intention.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

Email:
ahds@engineer.com

SENIOR RAPID-FIRE CHECKLIST / CHECKLIST SENIOR

- **Is zero DRC enough for release?** No. It only proves the layout meets configured rules; it does not validate libraries, schematic intent, return paths, assembly data, CAM configuration, or safety requirements.
- **Does a copper keepout create a physical isolation slot?** No. A keepout prevents copper; a real slot requires explicit board material removal in manufacturing data.
- **If a power net class is changed from 0.10 mm to 2.00 mm, are all old tracks automatically correct?** Not necessarily. Existing segments and neck-downs must be inspected and often rerouted/changed.
- **Does a successful SPICE run prove the PCB will work?** No. It validates only the modeled circuit assumptions and chosen analysis.
- **What does RATSNEST do besides airwires?** It also recalculates polygon fills.
- **What makes an EAGLE library part complete?** Symbol + Package + Device pin-to-pad mapping, plus controlled attributes/variants and optional 3D model.
- **What is the safest way to panelize a production design in EAGLE?** Use a dedicated panel workflow/project, preserve the individual board source, run the approved panelization ULP/manual method, and verify the final panel manufacturing files independently.
- **Why can a correct BRD generate bad Gerbers?** Because CAM job layer mapping or output configuration can be wrong or stale.
- **Why is independent Gerber review necessary?** It checks the actual manufacturing artifacts rather than assuming the EDA source and CAM configuration produced what you intended.
- **What is the first rule of legacy EAGLE maintenance after EOL?** Control the environment: exact tool version, libraries, ULPs, DRU/CAM jobs, license context, and reproducible release dependencies.

REFERENCE NOTES / NOTES DE RÉFÉRENCE

- Autodesk Support — “Is Autodesk EAGLE usable after its end-of-life date” (EAGLE 9.6.2, June 7 2026 EOL context).
- Autodesk Support — “How to panelize a single PCB board in EAGLE / Autodesk Fusion” (panelize.ulp and SparkFun-Panelizer workflow).
- Autodesk Support — “How to panelize multiple PCBs in EAGLE” (manual multi-board panel workflow and V-score note).
- Autodesk Support — “How to create Pick and Place data and a BOM containing only the placement variant data in EAGLE” (bom.ulp and variant-aware placement data).
- Autodesk EAGLE/Fusion help — SIM command / integrated ngspice simulation.
- Autodesk EAGLE blog — SPICE Simulation Basics and Library Basics series (symbol/package/device structure and simulation analyses).
- Autodesk EAGLE FAQ — User Language Program examples including panelize.ulp and manufacturing/library utilities.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.