

AHDS - PCB Design, Layout & Bring-Up

Questions et réponses d'entretien — Français / English

Compilation dédoublée des documents fournis. Les exemples liés à des projets, employeurs ou produits spécifiques ont été exclus. Les questions marquées ★ sont des compléments généraux ajoutés pour couvrir des sujets PCB importants qui n'étaient pas explicitement développés dans les sources.

1. Conception générale et revue / General PCB Design and Review

1. FR — Quels sont les principaux éléments que vous considérez lors de la conception d'un PCB ?

Réponse : Je considère le placement des composants, la distribution d'alimentation, les plans de masse et les chemins de retour, les niveaux de courant, l'intégrité du signal, les contraintes thermiques, l'EMI/EMC, la fabrication et la testabilité.

EN — What are the main things you consider when designing a PCB?

Answer: I consider component placement, power distribution, ground and return paths, current levels, signal integrity, thermal performance, EMI/EMC, manufacturability, and testability.

2. FR — Quelle est la différence entre un bon PCB et un mauvais PCB ?

Réponse : Un bon PCB n'est pas seulement fonctionnel. Il doit être fiable, facile à fabriquer et à tester, avec des alimentations bien distribuées, des chemins de retour maîtrisés et un routage adapté aux contraintes électriques, thermiques et mécaniques.

EN — What is the difference between a good PCB and a bad PCB?

Answer: A good PCB is not just one that works. It should be reliable, manufacturable, and testable, with good power distribution, controlled return paths, and routing that meets electrical, thermal, and mechanical requirements.

3. FR — Par quoi commencez-vous avant de router un PCB ?

Réponse : Je vérifie que le schéma est validé, que les footprints correspondent aux datasheets et que l'ERC est propre. Ensuite je définis le contour de carte, les contraintes mécaniques et le stack-up, puis je place les composants critiques avant de commencer le routage.

EN — What do you do before you start routing a PCB?

Answer: I verify that the schematic is approved, footprints match the datasheets, and ERC is clean. Then I define the board outline, mechanical constraints, and stack-up, and place the critical components before routing.

4. FR — Comment placez-vous les composants avant le routage ?

Réponse : Je commence par les connecteurs et les contraintes mécaniques, puis les alimentations, convertisseurs, composants de puissance, MCU et circuits sensibles. Je cherche à garder les boucles critiques courtes et à organiser les blocs fonctionnels de manière logique.

EN — How do you approach component placement before routing?

Answer: I start with connectors and mechanical constraints, then power supplies, converters, power components, the MCU, and sensitive circuits. I keep critical loops short and organize functional blocks logically.

5. FR — Comment choisissez-vous le nombre de couches d'un PCB ?

Réponse : Cela dépend de la densité de routage, des besoins en plans de masse et d'alimentation, de l'intégrité du signal, de l'EMI, de l'isolation et du coût. J'ajoute des couches lorsqu'elles permettent d'obtenir de meilleurs plans de référence, un routage plus propre ou des contraintes de longueur et d'impédance plus faciles à respecter.

EN — How do you choose the number of PCB layers?

Answer: It depends on routing density, power and ground-plane needs, signal integrity, EMI, isolation, and cost. I add layers when they provide better reference planes, cleaner routing, or make length and impedance constraints easier to meet.

6. FR — Comment choisiriez-vous un stack-up quatre couches ?

Réponse : Un point de départ courant est L1 composants/signaux, L2 plan de masse continu, L3 alimentation et signaux plus lents, L4 signaux/composants. Le stack-up exact dépend du produit, mais je garde les signaux critiques adjacents à un plan de référence continu.

EN — How would you choose a four-layer PCB stack-up?

Answer: A common starting point is L1 components/signals, L2 solid ground, L3 power and slower signals, and L4 signals/components. The exact stack-up depends on the design, but I keep critical signals adjacent to a continuous reference plane.

7. FR — Quand utilisez-vous un autorouteur ?

Réponse : Je l'utilise surtout comme outil d'assistance sur des zones simples. Pour les cartes complexes, de puissance ou à signaux rapides, je préfère contrôler manuellement le placement, les chemins de courant, les retours et les contraintes d'intégrité du signal.

EN — When do you use an autorouter?

Answer: I mainly use it as an assistance tool for simple areas. For complex, power, or high-speed boards, I prefer manual control of placement, current paths, return paths, and signal-integrity constraints.

8. FR — Comment réalisez-vous une revue de PCB ?

Réponse : Je vérifie le placement, la conformité au schéma, les plans d'alimentation et de masse, les largeurs de pistes, les retours de courant, l'isolation et le thermique. Je contrôle aussi l'intégrité du signal, les règles de fabrication, les points de test et la facilité d'assemblage et de maintenance.

EN — How do you perform a PCB review?

Answer: I review placement, schematic connectivity, power and ground planes, trace widths, return paths, isolation, and thermal design. I also check signal integrity, manufacturing rules, test points, and ease of assembly and maintenance.

9. FR — ★Qu'est-ce qu'un DRC et pourquoi est-il important ?

Réponse : Le DRC vérifie automatiquement que le layout respecte les règles définies : largeurs, espacements, vias, keepouts et autres contraintes. Il ne remplace pas une revue d'ingénierie, mais il permet d'éliminer de nombreuses erreurs avant fabrication.

EN — ★What is DRC and why is it important?

Answer: DRC automatically checks that the layout follows defined rules such as widths, spacing, vias, and keepouts. It does not replace an engineering review, but it catches many errors before fabrication.

10. FR — ★Comment gérez-vous les contraintes mécaniques dans un PCB ?

Réponse : Je confirme le contour, les trous de fixation, connecteurs, hauteurs de composants, keepouts et interfaces avec le boîtier. Les contraintes mécaniques doivent être prises en compte dès le placement, pas à la fin.

EN — ★How do you handle mechanical constraints in PCB design?

Answer: I confirm the board outline, mounting holes, connectors, component heights, keepouts, and enclosure interfaces. Mechanical constraints should be considered during placement, not at the end.

2. Masse, retours de courant, découplage et EMI/EMC / Ground, Return Paths, Decoupling and EMI/EMC

11. FR — Qu'est-ce qu'un chemin de retour de courant sur un PCB ?

Réponse : Tout courant de signal doit revenir à sa source. Pour les signaux rapides, le courant de retour suit principalement le chemin de plus faible impédance dans le plan de référence, généralement juste sous la piste, afin de minimiser la boucle.

EN — What is a return-current path on a PCB?

Answer: Every signal current must return to its source. For fast signals, return current mainly follows the lowest-impedance path in the reference plane, usually close under the trace, which minimizes loop area.

12. FR — Pourquoi un plan de masse continu est-il important ?

Réponse : Il fournit une référence à faible impédance et des chemins de retour courts. Cela réduit les boucles de courant, l'EMI et les problèmes d'intégrité du signal.

EN — Why is a continuous ground plane important?

Answer: It provides a low-impedance reference and short return paths. This reduces current-loop area, EMI, and signal-integrity problems.

13. FR — Faut-il toujours séparer les masses analogique et numérique ?

Réponse : Non. Je préfère généralement un plan de référence continu et je contrôle le placement et les chemins de retour pour éviter que les courants numériques ou de puissance traversent les zones analogiques sensibles. Je sépare les masses uniquement lorsqu'une exigence spécifique le justifie.

EN — Should analog and digital ground always be split?

Answer: No. I normally prefer a continuous reference plane and control placement and return-current paths so digital or power currents do not flow through sensitive analog areas. I split grounds only when a specific circuit requirement justifies it.

14. FR — Qu'est-ce qu'une ground loop ?

Réponse : Une ground loop apparaît lorsque plusieurs chemins de masse créent une boucle dans laquelle un courant indésirable peut circuler à cause de différences de potentiel ou de couplages. Cela peut injecter du bruit dans les signaux sensibles.

EN — What is a ground loop?

Answer: A ground loop occurs when multiple ground paths form a loop and unwanted current flows because of voltage differences or coupling. This can introduce noise into sensitive signals.

15. FR — Pourquoi faut-il minimiser une boucle de courant à fort di/dt ?

Réponse : Une petite boucle réduit l'inductance parasite. Avec $V = L \times di/dt$, une inductance parasite combinée à des variations rapides de courant crée des surtensions et du ringing ; une grande boucle rayonne aussi davantage comme une antenne.

EN — Why should a high-di/dt current loop be kept small?

Answer: A small loop reduces parasitic inductance. With $V = L \times di/dt$, parasitic inductance and fast current changes create voltage spikes and ringing, and a larger loop also radiates more like an antenna.

16. FR — Comment réduisez-vous l'EMI sur un PCB ?

Réponse : Je commence par le placement : boucles rapides courtes, plan de masse continu, découplage proche, switch nodes compacts et signaux sensibles éloignés des zones bruyantes. Ensuite je peux ajouter filtrage, ferrites, terminaisons ou blindage si les mesures le nécessitent.

EN — How do you reduce EMI on a PCB?

Answer: I start with layout: short fast-current loops, a continuous ground reference, close decoupling, compact switch nodes, and sensitive signals kept away from noisy areas. Then I can add filtering, ferrites, termination, or shielding if measurements show they are needed.

17. FR — Quelle est la différence entre EMI et EMC ?

Réponse : EMI désigne l'interférence électromagnétique produite ou reçue par un équipement. EMC signifie que le produit fonctionne correctement dans son environnement électromagnétique sans produire d'interférences inacceptables.

EN — What is the difference between EMI and EMC?

Answer: EMI is electromagnetic interference generated or received by equipment. EMC means the product operates correctly in its electromagnetic environment without causing unacceptable interference.

18. FR — Pourquoi un condensateur de découplage doit-il être très proche des broches d'alimentation ?

Réponse : La boucle VDD-condensateur-masse doit être très courte pour réduire l'inductance parasite. Le condensateur peut alors fournir localement les courants transitoires rapides et maintenir une alimentation propre au composant.

EN — Why must a decoupling capacitor be placed very close to the IC power pins?

Answer: The VDD-capacitor-ground loop must be very short to minimize parasitic inductance. The capacitor can then supply fast transient current locally and keep the IC supply clean.

19. FR — Pourquoi utilise-t-on souvent un petit condensateur et un condensateur bulk ensemble ?

Réponse : Le petit condensateur céramique est efficace pour les transitoires rapides et le bruit haute fréquence. Le condensateur bulk stocke davantage d'énergie et soutient les variations de charge plus lentes.

EN — Why do we often use a small decoupling capacitor and a bulk capacitor together?

Answer: The small ceramic capacitor handles fast transients and high-frequency noise. The bulk capacitor provides more stored energy and supports slower load changes.

20. FR — Deux condensateurs de découplage adjacents peuvent-ils partager le même via de masse ?

Réponse : Cela peut fonctionner, mais si l'espace le permet je préfère un chemin de retour court et peu inductif pour chaque condensateur. Un via partagé ajoute une inductance parasite commune.

EN — Can two adjacent decoupling capacitors share one ground via?

Answer: It can work, but if space allows I prefer a short low-inductance return path for each capacitor. A shared via introduces common parasitic inductance.

21. FR — Où placez-vous le via de masse d'un condensateur de découplage ?

Réponse : Le plus près possible de la pastille masse du condensateur. Une longue piste entre le condensateur et le via augmente l'inductance parasite et réduit l'efficacité du découplage à haute fréquence.

EN — Where do you place the ground via for a decoupling capacitor?

Answer: As close as possible to the capacitor ground pad. A long trace between the capacitor and via adds parasitic inductance and reduces high-frequency decoupling effectiveness.

22. FR — Comment séparez-vous une zone analogique sensible d'une zone PWM ou de puissance ?

Réponse : Je les sépare physiquement, je garde la boucle de puissance courte et je dirige son retour dans la zone de puissance plutôt qu'à travers la zone analogique. Je contrôle également le découplage, le filtrage et le routage des signaux sensibles.

EN — How do you keep a sensitive analog section from being disturbed by a PWM or power section?

Answer: I separate them physically, keep the power loop short, and route its return through the power region rather than through the sensitive analog area. I also control decoupling, filtering, and sensitive-signal routing.

23. FR — Pourquoi une grande zone cuivre sur un switch node peut-elle augmenter l'EMI ?

Réponse : Le switch node présente un dv/dt élevé. Une grande surface cuivre augmente le couplage capacitif et peut rayonner davantage, donc je garde cette zone aussi compacte que possible tout en respectant les besoins de courant et de thermique.

EN — Why can a large switch-node copper area increase EMI?

Answer: A switch node has high dv/dt . A large copper area increases capacitive coupling and can radiate more, so I keep it as compact as practical while still meeting current and thermal requirements.

24. FR — ★À quoi servent les stitching vias autour d'une zone de masse ou du bord d'une carte ?

Réponse : Ils relient les plans de masse entre couches et peuvent réduire l'impédance de retour à haute fréquence. Une rangée de vias peut aussi aider à contenir les champs électromagnétiques, selon la fréquence et le stack-up.

EN — ★What are ground stitching vias used for around a ground region or board edge?

Answer: They connect ground planes between layers and can reduce high-frequency return impedance. A via fence can also help contain electromagnetic fields, depending on frequency and stack-up.

3. PCB de puissance, fort courant et thermique / Power PCB, High Current and Thermal Design

25. FR — Comment dimensionnez-vous une piste PCB pour un courant élevé ?

Réponse : Je pars du courant maximal, de l'épaisseur du cuivre et de l'élévation de température acceptable. J'utilise les recommandations IPC-2152 ou un calculateur adapté, puis je vérifie la chute de tension et le thermique.

EN — How do you size a PCB trace for high current?

Answer: I start from maximum current, copper thickness, and allowable temperature rise. I use IPC-2152 guidance or an appropriate calculator, then verify voltage drop and thermal performance.

26. FR — Que faites-vous lorsqu'un chemin doit transporter plusieurs ampères ?

Réponse : J'augmente la largeur de cuivre, j'utilise des pours ou des plans, et si nécessaire plusieurs couches en parallèle avec des vias adaptés. Je vérifie aussi les connecteurs et autres goulots d'étranglement du chemin de courant.

EN — What do you do when a PCB path must carry several amperes?

Answer: I increase copper width, use pours or planes, and when needed use multiple layers in parallel with appropriate vias. I also check connectors and other bottlenecks in the current path.

27. FR — ★Pourquoi faut-il vérifier les vias dans un chemin de fort courant ?

Réponse : Une piste large ne suffit pas si le courant doit passer par un nombre insuffisant de vias. Les vias peuvent devenir le point limitant en résistance et en température, donc je dimensionne leur nombre, diamètre et cuivre en fonction du courant.

EN — ★Why must vias be checked in a high-current path?

Answer: A wide trace is not enough if the current must pass through too few vias. Vias can become the limiting point for resistance and temperature, so I size their number, diameter, and copper for the required current.

28. FR — Comment gérez-vous le thermique sur un PCB de puissance ?

Réponse : J'identifie les composants dissipatifs et j'utilise des surfaces cuivre, thermal pads, vias thermiques et parfois plusieurs couches pour répartir la chaleur. Pour des puissances plus élevées, je peux prévoir un dissipateur ou une interface thermique avec le châssis.

EN — How do you manage thermal performance on a power PCB?

Answer: I identify the main heat-generating components and use copper areas, thermal pads, thermal vias, and sometimes multiple layers to spread heat. For higher power, I may provide a heatsink or thermal connection to the chassis.

29. FR — Quel est le rôle des thermal vias ?

Réponse : Ils conduisent la chaleur d'une couche à une autre et augmentent la surface effective de dissipation. Leur efficacité dépend du nombre de vias, de leur géométrie, du cuivre et de la structure thermique complète.

EN — What is the purpose of thermal vias?

Answer: They conduct heat from one PCB layer to another and increase the effective heat-spreading area. Their effectiveness depends on via count, geometry, copper, and the complete thermal structure.

30. FR — Comment placez-vous les composants d'un buck converter ?

Réponse : Je place le condensateur d'entrée très près de l'étage de commutation car il fait partie de la boucle à fort di/dt. Les switches et la diode éventuelle restent proches, l'inductance suit le switch node et le condensateur de sortie est placé près du chemin de retour de sortie.

EN — How do you place the main components of a buck converter?

Answer: I place the input capacitor very close to the switching stage because it is part of the high-di/dt loop. The switches and diode, if used, stay close, the inductor follows the switch node, and the output capacitor is close to the output return path.

31. FR — Pourquoi faut-il garder le switch node compact ?

Réponse : Le switch node commute rapidement en tension et peut coupler du bruit aux autres circuits. Une zone compacte réduit le couplage capacitif et l'EMI.

EN — Why should the switch node be kept compact?

Answer: The switch node has fast voltage transitions and can couple noise into other circuits. Keeping the area compact reduces capacitive coupling and EMI.

32. FR — ★Comment vérifiez-vous qu'un chemin de puissance n'a pas trop de chute de tension ?

Réponse : J'estime la résistance totale des pistes, vias, connecteurs et contacts, puis je calcule ou mesure la chute sous le courant réel. Je vérifie aussi l'échauffement, car la résistance du cuivre augmente avec la température.

EN — ★How do you verify that a power path does not have excessive voltage drop?

Answer: I estimate the total resistance of traces, vias, connectors, and contacts, then calculate or measure the drop at the real current. I also check heating because copper resistance increases with temperature.

33. FR — ★Pourquoi une power plane étroite ou fragmentée peut-elle poser problème ?

Réponse : Elle peut augmenter la résistance et l'inductance du chemin d'alimentation et créer des chutes de tension ou des retours de courant imprévus. Je cherche des chemins d'alimentation courts, larges et cohérents avec le courant.

EN — ★Why can a narrow or fragmented power plane cause problems?

Answer: It can increase power-path resistance and inductance, causing voltage drop or unexpected return paths. I prefer short, wide, well-defined power paths that match the current requirement.

34. FR — ★Comment validez-vous le thermique après fabrication ?

Réponse : Je teste la carte dans des conditions de charge représentatives et je mesure la température des composants critiques. Je vérifie également la température ambiante, le flux d'air et les pires conditions de fonctionnement.

EN — ★How do you validate thermal performance after the PCB is built?

Answer: I test the board under representative load conditions and measure the temperature of critical components. I also consider ambient temperature, airflow, and worst-case operating conditions.

4. High-Speed PCB et intégrité du signal / High-Speed PCB and Signal Integrity

35. FR — ★Quand une piste PCB doit-elle être considérée comme une ligne de transmission ?

Réponse : Cela dépend surtout du temps de montée du signal par rapport au délai de propagation de la piste, pas seulement de la fréquence d'horloge. Lorsque le délai de piste devient significatif par rapport au front, les effets de ligne de transmission et d'impédance doivent être pris en compte.

EN — ★When should a PCB trace be treated as a transmission line?

Answer: It depends mainly on signal rise time compared with the trace propagation delay, not only on clock frequency. When trace delay becomes significant relative to the edge time, transmission-line and impedance effects must be considered.

36. FR — Qu'est-ce que l'impédance contrôlée sur un PCB ?

Réponse : C'est le fait de concevoir la géométrie de piste et le stack-up pour obtenir une impédance de transmission proche d'une valeur cible. Les paramètres principaux sont largeur et épaisseur de piste, distance au plan de référence, épaisseur et constante diélectrique, et espacement pour les paires différentielles.

EN — What is controlled impedance on a PCB?

Answer: It means designing trace geometry and stack-up so the transmission-line impedance stays close to a target value. Main parameters include trace width and thickness, distance to the reference plane, dielectric thickness and dielectric constant, and differential-pair spacing.

37. FR — Comment définissez-vous une piste de 50 ohms ou une impédance différentielle spécifique ?

Réponse : Je pars du stack-up du fabricant et j'utilise un calculateur d'impédance ou un field solver. Ensuite j'applique les largeurs et espacements calculés comme contraintes de routage et je confirme avec le fabricant si une impédance contrôlée doit être garantie.

EN — How do you design a 50-ohm trace or a specified differential impedance?

Answer: I start from the PCB manufacturer's stack-up and use an impedance calculator or field solver. Then I apply the calculated widths and spacing as routing constraints and confirm the controlled-impedance requirement with the manufacturer.

38. FR — Qu'est-ce qui provoque les réflexions sur une piste rapide ?

Réponse : Elles apparaissent lorsqu'un front rencontre une discontinuité d'impédance, par exemple une mauvaise terminaison, un changement de géométrie, une branche ou un connecteur. Elles peuvent provoquer ringing, overshoot et undershoot.

EN — What causes reflections on a high-speed PCB trace?

Answer: They occur when a fast edge encounters an impedance discontinuity, such as poor termination, geometry changes, branches, or connectors. Reflections can create ringing, overshoot, and undershoot.

39. FR — ★Comment réduisez-vous les réflexions sur un signal numérique rapide ?

Réponse : Je maintiens une géométrie et un plan de référence cohérents et j'utilise une terminaison lorsque l'interface l'exige. Une résistance série proche du driver est une solution courante pour amortir un signal source-terminated.

EN — ★How do you reduce reflections on a fast digital signal?

Answer: I maintain consistent geometry and a continuous reference plane and use termination when the interface requires it. A series resistor near the driver is a common way to damp a source-terminated signal.

40. FR — ★Pourquoi place-t-on une résistance série de terminaison près du driver ?

Réponse : Elle augmente l'impédance de source effective et réduit l'énergie des réflexions. Elle doit être placée près du driver pour agir avant que le front n'entre sur la longue piste.

EN — ★Why is a series termination resistor placed close to the driver?

Answer: It increases the effective source impedance and reduces reflection energy. It should be close to the driver so it acts before the edge enters the long trace.

41. FR — Quelles règles appliquez-vous pour router une paire différentielle ?

Réponse : Je route les deux pistes ensemble avec largeur et espacement contrôlés, impédance différentielle adaptée et référence continue. J'évite les gaps de plan et les zones de commutation bruyantes et j'utilise des transitions symétriques avec un nombre de vias similaire.

EN — What are your main rules for routing a differential pair?

Answer: I route the two traces together with controlled width and spacing, the required differential impedance, and a continuous reference. I avoid plane gaps and noisy switching areas and use symmetric transitions with a similar number of vias.

42. FR — Pourquoi faut-il contrôler le mismatch de longueur dans une paire différentielle ?

Réponse : Un écart important crée du skew entre les deux signaux. À haute vitesse, cela peut dégrader le signal différentiel, créer davantage de mode commun et réduire la marge de timing.

EN — Why do you control length mismatch in a differential pair?

Answer: A large mismatch creates skew between the two signals. At high speed, this can degrade the differential signal, create more common-mode energy, and reduce timing margin.

43. FR — ★Comment choisissez-vous la tolérance de length matching ?

Réponse : Je n'utilise pas une valeur universelle. Je pars des exigences de l'interface, du timing budget et du stack-up, puis je définis la contrainte adaptée à ce bus.

EN — ★How do you choose a length-matching tolerance?

Answer: I do not use one universal number. I start from the interface specification, timing budget, and stack-up, then define the appropriate constraint for that bus.

44. FR — Pourquoi une piste rapide ne doit-elle pas traverser un gap dans son plan de référence ?

Réponse : Le courant de retour doit contourner le gap, ce qui agrandit la boucle et augmente l'inductance. Cela peut produire davantage d'EMI, de ringing et de problèmes d'intégrité du signal.

EN — Why should a high-speed trace not cross a gap in its reference plane?

Answer: The return current must detour around the gap, increasing loop area and inductance. This can increase EMI, ringing, and signal-integrity problems.

45. FR — Que se passe-t-il avec le courant de retour lorsqu'un signal rapide change de couche ?

Réponse : Le retour doit lui aussi trouver un chemin court entre les plans de référence. Si les deux références sont des plans de masse, je place généralement un stitching via de masse près du via signal.

EN — What happens to return current when a high-speed signal changes layers?

Answer: The return current also needs a short transition path between reference planes. If both references are ground planes, I normally place a ground stitching via close to the signal via.

46. FR — Pourquoi placer un stitching via près d'un via signal ?

Réponse : Il fournit au courant de retour haute fréquence une transition courte entre les plans de référence. Cela réduit la boucle, l'EMI et les discontinuités d'impédance.

EN — Why place a ground stitching via near a signal via?

Answer: It gives the high-frequency return current a short transition between reference planes. This reduces loop area, EMI, and impedance discontinuity.

47. FR — ★Qu'est-ce que la diaphonie, ou crosstalk, entre pistes ?

Réponse : C'est un couplage capacitif et inductif entre deux pistes proches. Elle augmente avec des fronts rapides, de longues sections parallèles et un faible espacement.

EN — ★What is crosstalk between PCB traces?

Answer: It is capacitive and inductive coupling between nearby traces. It becomes worse with fast edges, long parallel runs, and small spacing.

48. FR — ★Comment réduisez-vous la crosstalk ?

Réponse : J'augmente l'espacement, je réduis les longueurs parallèles, je garde un bon plan de référence et j'évite de router des signaux sensibles près de lignes très rapides ou fortement commutées.

EN — ★How do you reduce crosstalk?

Answer: I increase spacing, reduce long parallel runs, maintain a good reference plane, and keep sensitive signals away from very fast or strongly switching lines.

49. FR — ★Qu'est-ce qu'un via stub et pourquoi peut-il poser problème à haute vitesse ?

Réponse : Un via stub est une portion de via inutilisée au-delà de la couche de connexion. À haute fréquence, il peut se comporter comme un résonateur et créer une discontinuité d'impédance ; on peut réduire le problème avec blind/buried vias ou back-drilling lorsque nécessaire.

EN — ★What is a via stub and why can it be a problem at high speed?

Answer: A via stub is the unused portion of a via beyond the connected layer. At high frequency it can behave like a resonator and create an impedance discontinuity; blind/buried vias or back-drilling can reduce it when needed.

50. FR — Pourquoi les bus DDR nécessitent-ils des contraintes de longueur et de timing strictes ?

Réponse : Les signaux de données, strobe, adresse et commande ont des fenêtres de timing limitées. Je suis les règles du contrôleur et de la mémoire, je gère les groupes de length matching et je vérifie le stack-up et l'intégrité du signal.

EN — Why do DDR buses require tight length and timing constraints?

Answer: Data, strobe, address, and control signals have limited timing windows. I follow the controller and memory layout rules, manage the required length-matching groups, and verify stack-up and signal integrity.

51. FR — Une sonde d'oscilloscope peut-elle modifier un signal rapide ?

Réponse : Oui. La sonde ajoute de la capacité et de l'impédance au nœud, et sa connexion de masse ajoute aussi de l'inductance. Elle peut ralentir les fronts ou modifier le ringing.

EN — Can an oscilloscope probe change a high-speed signal?

Answer: Yes. The probe adds capacitance and impedance to the node, and its ground connection adds inductance. It can slow edges or change ringing.

52. FR — Comment vérifiez-vous qu'un ringing observé n'est pas un artefact de mesure ?

Réponse : Je répète la mesure avec une connexion de masse très courte ou un ground spring et, si possible, avec une sonde mieux adaptée. Si la forme d'onde change fortement avec la méthode de probing, une partie du ringing venait probablement de la mesure.

EN — How do you determine whether observed ringing is real or a probing artifact?

Answer: I repeat the measurement using a very short ground connection or ground spring and, if possible, a more appropriate probe. If the waveform changes strongly with the probing method, part of the ringing was probably a measurement artifact.

53. FR — ★Quelles précautions supplémentaires prenez-vous pour un PCB rigid-flex ?

Réponse : Je respecte les règles du fabricant pour les zones flexibles, les rayons de courbure, le placement des vias et composants, et l'orientation des pistes par rapport à la flexion. J'évite les concentrations de contraintes mécaniques et je définis tôt le stack-up rigid-flex.

EN — ★What additional considerations apply to a rigid-flex PCB?

Answer: I follow the manufacturer's rules for flex regions, bend radius, via and component placement, and trace orientation relative to bending. I avoid mechanical stress concentrations and define the rigid-flex stack-up early.

5. PCB haute tension et isolation / High-Voltage PCB and Isolation

54. FR — ★Qu'est-ce que la clearance sur un PCB haute tension ?

Réponse : La clearance est la distance la plus courte dans l'air entre deux conducteurs. Elle doit être choisie selon la tension, les transitoires, l'altitude et la norme applicable.

EN — ★What is clearance on a high-voltage PCB?

Answer: Clearance is the shortest distance through air between two conductive parts. It is selected based on voltage, transients, altitude, and the applicable safety standard.

55. FR — ★Qu'est-ce que la creepage distance ?

Réponse : La creepage est la distance le long de la surface isolante entre deux conducteurs. Elle dépend notamment de la tension de travail, du degré de pollution, du matériau isolant et de la norme applicable.

EN — ★What is creepage distance?

Answer: Creepage is the distance along an insulating surface between two conductive parts. It depends on working voltage, pollution degree, insulating material, and the applicable standard.

56. FR — ★Quelle est la différence entre creepage et clearance ?

Réponse : La clearance se mesure à travers l'air ; la creepage se mesure le long de la surface du matériau isolant. Les deux doivent être vérifiées séparément dans un design haute tension.

EN — ★What is the difference between creepage and clearance?

Answer: Clearance is measured through air, while creepage is measured along the insulating surface. Both must be checked separately in a high-voltage design.

57. FR — ★Comment abordez-vous le routage d'un PCB haute tension ?

Réponse : Je commence par les exigences de sécurité et les tensions maximales, puis je définis les distances d'isolement et les keepouts avant le routage. Je sépare clairement haute et basse tension, j'évite les pointes de cuivre inutiles et je contrôle le chemin de retour et les protections.

EN — ★How do you approach high-voltage PCB layout?

Answer: I start from safety requirements and maximum voltages, then define isolation distances and keepouts before routing. I clearly separate high and low voltage, avoid unnecessary sharp copper features, and control return paths and protection components.

58. FR — ★À quoi sert une fente d'isolement dans un PCB ?

Réponse : Une fente peut augmenter la distance de creepage en forçant le chemin de surface à contourner l'ouverture. Son utilisation doit être compatible avec la mécanique, la fabrication et la norme de sécurité applicable.

EN — ★What is the purpose of an isolation slot in a PCB?

Answer: A slot can increase creepage distance by forcing the surface path around the opening. Its use must be compatible with mechanical strength, manufacturing capability, and the applicable safety standard.

59. FR — ★Le conformal coating remplace-t-il automatiquement les distances d'isolement ?

Réponse : Non. Un coating peut améliorer la protection environnementale et, dans certaines normes, influencer les exigences, mais je ne l'utilise pas comme excuse pour ignorer creepage et clearance. Je suis toujours la norme et le procédé qualifié.

EN — ★Does conformal coating automatically replace creepage and clearance requirements?

Answer: No. Coating can improve environmental protection and may affect requirements under some standards, but I do not use it as a reason to ignore creepage and clearance. I follow the applicable standard and qualified process.

60. FR — ★Pourquoi faut-il tenir compte de l'altitude pour la haute tension ?

Réponse : À plus haute altitude, l'air est moins dense et sa tenue diélectrique diminue, ce qui peut nécessiter une clearance plus grande. Je vérifie les facteurs d'altitude imposés par la norme applicable.

EN — ★Why does altitude matter in high-voltage PCB design?

Answer: At higher altitude, air density is lower and dielectric withstand decreases, which can require larger clearance. I check the altitude correction factors required by the applicable standard.

61. FR — ★Que vérifiez-vous dans une revue de PCB haute tension ?

Réponse : Je vérifie creepage, clearance, séparation des domaines, ratings des composants, keepouts, protections, thermique et règles de fabrication. Je m'assure aussi que les distances restent valides autour des vias, pads, connecteurs, slots et bords de carte.

EN — ★What do you check in a high-voltage PCB review?

Answer: I check creepage, clearance, domain separation, component ratings, keepouts, protection, thermal design, and manufacturing rules. I also make sure spacing remains valid around vias, pads, connectors, slots, and board edges.

6. Fabrication, assemblage, DFM et DFT / Manufacturing, Assembly, DFM and DFT

62. FR — Qu'est-ce que le DFM en conception PCB ?

Réponse : DFM signifie Design for Manufacturing. Je respecte les limites du fabricant pour trace/space, vias, drills, solder mask, espacement des composants, fiducials et panelisation, puis je lance le DRC et je révise les fichiers de fabrication.

EN — What does DFM mean in PCB design?

Answer: DFM means Design for Manufacturing. I follow manufacturer limits for trace/space, vias, drills, solder mask, component spacing, fiducials, and panelization, then run DRC and review the manufacturing files.

63. FR — Qu'est-ce que le DFT et où placez-vous des points de test ?

Réponse : DFT signifie Design for Testability. Je prévois des points accessibles pour masse, rails importants, communications, signaux de contrôle/debug et nœuds difficiles à sonder directement ; pour la production ils peuvent être conçus pour des pogo pins.

EN — What is DFT and where do you place test points?

Answer: DFT means Design for Testability. I add accessible points for ground, important power rails, communication signals, control/debug signals, and nodes that are difficult to probe directly; production points can be designed for pogo pins.

64. FR — Qu'est-ce qu'un via-in-pad et quel problème peut créer un via ouvert dans une pastille SMD ?

Réponse : Le via-in-pad place un via directement dans la pastille. Un via non rempli peut aspirer la soudure pendant le reflow et provoquer manque de soudure, voids ou mauvais joints ; si nécessaire, on utilise des vias remplis et capped selon le procédé.

EN — What is via-in-pad, and what problem can an open via in an SMD pad cause?

Answer: Via-in-pad places a via directly in the component pad. An open via can wick solder during reflow and cause insufficient solder, voids, or poor joints; when required, filled and capped vias can be used according to the process.

65. FR — Qu'est-ce que le solder mask et pourquoi l'utilise-t-on ?

Réponse : C'est une couche isolante protectrice sur le cuivre. Elle protège les pistes, aide à éviter les ponts de soudure et laisse ouvertes uniquement les zones nécessaires au brasage.

EN — What is solder mask and why is it used?

Answer: It is a protective insulating layer over the copper. It protects traces, helps prevent solder bridges, and leaves only the required soldering areas exposed.

66. FR — Pourquoi l'ouverture du solder mask est-elle souvent légèrement plus grande que la pastille cuivre ?

Réponse : Pour une pastille non définie par le solder mask, l'ouverture tient compte des tolérances d'alignement du masque afin d'éviter qu'il recouvre accidentellement une partie de la pastille.

EN — Why is a solder-mask opening often slightly larger than the copper pad?

Answer: For a normal non-solder-mask-defined pad, the opening allows for mask-registration tolerance so the mask does not accidentally cover part of the pad.

67. FR — À quoi sert le silkscreen ?

Réponse : Il sert aux références de composants, labels de connecteurs, polarités, pin 1, révision et autres informations utiles à l'assemblage et au dépannage. Il doit rester lisible et ne pas empiéter sur les pads.

EN — What is silkscreen used for?

Answer: It is used for reference designators, connector labels, polarity, pin 1, board revision, and other assembly or troubleshooting information. It should remain readable and not interfere with pads.

68. FR — Qu'est-ce qu'un fiducial et pourquoi est-il utilisé en SMT ?

Réponse : C'est un repère optique utilisé par les machines pour déterminer précisément la position et l'orientation du PCB. Il aide au placement, à l'alignement du stencil et parfois à l'inspection automatisée.

EN — What is a fiducial and why is it used in SMT assembly?

Answer: It is an optical reference mark used by machines to determine the PCB position and orientation accurately. It supports placement, stencil alignment, and sometimes automated inspection.

69. FR — Que contient un fichier Pick-and-Place ?

Réponse : Il contient normalement la référence, les coordonnées X/Y, la rotation, la face du PCB et souvent la valeur ou la description. Avant production je vérifie l'origine, les unités, les rotations et l'orientation des composants.

EN — What information is in a Pick-and-Place file?

Answer: It normally contains reference designator, X/Y coordinates, rotation, PCB side, and often value or description. Before production I verify origin, units, rotation, and component orientation.

70. FR — Que doit contenir une bonne BOM de PCB ?

Réponse : Références, quantité, valeur ou description, footprint/package, fabricant et numéro de pièce. Selon l'entreprise, on ajoute fournisseur, numéro fournisseur, coût, disponibilité, statut lifecycle et alternatives approuvées.

EN — What should a good PCB BOM contain?

Answer: Reference designators, quantity, value or description, footprint/package, manufacturer, and manufacturer part number. Depending on the company, it can also include supplier, supplier part number, cost, availability, lifecycle status, and approved alternates.

71. FR — Comment choisissez-vous une alternative à un composant obsolète ou en long lead time ?

Réponse : Je compare les datasheets : fonction, ratings électriques, package, footprint et pinout. Ensuite je vérifie disponibilité, lifecycle et coût, et je valide l'alternative sur prototype si le risque technique le justifie.

EN — How do you select an alternative for an obsolete or long-lead-time component?

Answer: I compare the datasheets for function, electrical ratings, package, footprint, and pinout. Then I check availability, lifecycle, and cost, and validate the alternative on a prototype if the technical risk requires it.

72. FR — ★Que vérifiez-vous avant de libérer les fichiers de fabrication ?

Réponse : Je vérifie DRC, stack-up, fichiers cuivre, solder mask, silkscreen, drills, board outline, impédances, notes de fabrication, Pick-and-Place et BOM. Je fais aussi une revue finale des orientations, pin 1, polarités et révisions.

EN — ★What do you check before releasing PCB manufacturing files?

Answer: I verify DRC, stack-up, copper layers, solder mask, silkscreen, drills, board outline, impedance requirements, fabrication notes, Pick-and-Place, and BOM. I also perform a final review of orientation, pin 1, polarity, and revision information.

73. FR — ★Pourquoi la panelisation doit-elle être discutée avec le fabricant ou l'assembleur ?

Réponse : Elle dépend des dimensions de carte, du procédé d'assemblage, des rails de transport, fiducials, tooling holes et méthode de séparation. Une mauvaise panelisation peut compliquer l'assemblage ou endommager les composants au depaneling.

EN — ★Why should panelization be discussed with the PCB fabricator or assembler?

Answer: It depends on board size, assembly process, conveyor rails, fiducials, tooling holes, and depaneling method. Poor panelization can complicate assembly or damage components during depaneling.

7. Bring-Up, mesures et dépannage / Bring-Up, Measurement and Troubleshooting

74. FR — Vous recevez un nouveau PCB assemblé. Que vérifiez-vous avant la première mise sous tension ?

Réponse : Je commence par une inspection visuelle : orientation, polarité, soudures, ponts et composants incorrects. Ensuite je mesure la résistance entre les rails principaux et la masse, puis j'utilise une alimentation avec limitation de courant.

EN — You receive a newly assembled PCB. What do you check before first power-up?

Answer: I start with a visual inspection for orientation, polarity, soldering, bridges, and wrong components. Then I check resistance between the main rails and ground and use a current-limited power supply.

75. FR — Quelle est votre séquence de bring-up d'une nouvelle carte ?

Réponse : Inspection et mesures de résistance d'abord, puis alimentation limitée en courant. Je vérifie les rails et leur séquence, ensuite reset et clock, puis un bloc fonctionnel à la fois avant les communications et le test complet.

EN — What is your bring-up sequence for a new board?

Answer: I start with inspection and resistance checks, then use a current-limited supply. I verify the rails and sequencing, then reset and clock, then test one functional block at a time before communications and full-system operation.

76. FR — Un nouveau PCB consomme beaucoup plus de courant que prévu. Que faites-vous ?

Réponse : Je coupe l'alimentation et j'inspecte la carte pour des ponts, composants inversés ou courts. Je redémarre ensuite avec limitation de courant, vérifie les rails et isole les branches de charge étape par étape.

EN — A new PCB draws much more current than expected. What do you do?

Answer: I turn power off and inspect the board for bridges, reversed components, or shorts. Then I power it again with current limiting, check the rails, and isolate load branches step by step.

77. FR — Un rail 3,3 V ne mesure que 1,2 V. Que vérifiez-vous ?

Réponse : Je vérifie d'abord un court-circuit ou une charge excessive. Ensuite je contrôle VIN, enable, feedback, inductance ou éléments de régulation, condensateurs et branches de charge afin de déterminer si le rail est tiré vers le bas.

EN — A 3.3 V rail measures only 1.2 V. What do you check?

Answer: I first check for a short or excessive load. Then I verify VIN, enable, feedback, regulator components, capacitors, and load branches to determine what is pulling the rail down.

78. FR — Comment localisez-vous un court-circuit sur un rail partagé par plusieurs ICs ?

Réponse : Hors tension, je mesure la résistance et j'isole les branches lorsque le design le permet. Je peux aussi injecter une faible tension sûre avec limitation de courant et utiliser une caméra thermique ou une autre méthode thermique pour localiser le composant qui chauffe.

EN — How do you locate a short on a rail shared by many ICs?

Answer: With power off, I measure resistance and isolate branches when the design allows it. I can also inject a low safe voltage with current limiting and use a thermal camera or another safe thermal method to find the component that heats.

79. FR — Une carte est totalement morte. Comment commencez-vous le dépannage ?

Réponse : Inspection visuelle, courts-circuits et alimentations en premier. Ensuite je vérifie reset, clock et signaux principaux avec oscilloscope ou logic analyzer, en divisant la carte en blocs fonctionnels.

EN — A board is completely dead. How do you start troubleshooting?

Answer: I start with visual inspection, shorts, and power rails. Then I check reset, clock, and main signals with an oscilloscope or logic analyzer, dividing the board into functional blocks.

80. FR — Comment distinguez-vous un problème hardware d'un problème firmware ?

Réponse : Je commence par des mesures physiques : alimentations, niveaux et signaux réels aux pins. Si le hardware se comporte correctement, je compare alors la configuration firmware avec le schéma et les datasheets, en changeant une variable à la fois.

EN — How do you distinguish a hardware problem from a firmware problem?

Answer: I start with physical measurements: power, logic levels, and real signals at the pins. If the hardware behavior is correct, I compare firmware configuration with the schematic and datasheets, changing one variable at a time.

81. FR — Quand utilisez-vous un oscilloscope plutôt qu'un multimètre ?

Réponse : Le multimètre convient aux valeurs DC, résistances et mesures de base. L'oscilloscope permet de voir timing, fréquence, ripple, bruit, transitoires, overshoot et ringing.

EN — When do you use an oscilloscope instead of a multimeter?

Answer: A multimeter is useful for DC values, resistance, and basic measurements. An oscilloscope shows timing, frequency, ripple, noise, transients, overshoot, and ringing.

82. FR — Peut-on connecter la masse d'un oscilloscope de table à n'importe quel nœud flottant ?

Réponse : Non. La masse d'un oscilloscope de table est généralement reliée à la terre ; la connecter à un nœud flottant ou high-side peut créer un court-circuit. Pour ces mesures j'utilise une sonde différentielle correctement spécifiée.

EN — Can you connect a standard bench oscilloscope ground clip to any floating node?

Answer: No. A standard bench scope ground is normally earth-referenced, so connecting it to a floating or high-side node can create a short circuit. For those measurements I use a properly rated differential probe.

83. FR — Comment recherchez-vous une panne intermittente ?

Réponse : J'essaie d'abord de reproduire le défaut et de déterminer les conditions qui le déclenchent. Je surveille alimentations et signaux et je teste les effets de température, vibrations, charge et EMI, puis j'isole progressivement la cause.

EN — How do you investigate an intermittent hardware problem?

Answer: I first try to reproduce the fault and determine the conditions that trigger it. I monitor power and signals and test the effects of temperature, vibration, load, and EMI, then isolate the cause step by step.

84. FR — Comment vérifiez-vous qu'une correction est réellement efficace ?

Réponse : Je vérifie d'abord le changement physique ou firmware, puis je répète exactement le test qui échouait. Si le défaut a disparu, je poursuis avec des tests de régression et les conditions limites pertinentes.

EN — How do you verify that a fix is really effective?

Answer: I first verify the physical or firmware change, then repeat the exact test that originally failed. If it passes, I continue with regression testing and relevant boundary conditions.

85. FR — ★Pourquoi des points de test bien placés accélèrent-ils le bring-up ?

Réponse : Ils permettent de mesurer rapidement les rails, clocks, reset, bus et nœuds critiques sans risquer de glisser sur des pins fins. Ils réduisent le temps de diagnostic et facilitent aussi les tests de production.

EN — ★Why do well-placed test points make bring-up faster?

Answer: They make it easy to measure rails, clocks, reset, buses, and critical nodes without risking probe slips on fine-pitch pins. They reduce troubleshooting time and also support production testing.