Email: ahds@engineer.com

CADENCE SYSTEM ANALYSIS

Sigrity X • Clarity 3D • Celsius Studio

Signal Integrity, Power Integrity, 3D EM, EMI/EMC & Electrothermal Analysis

Complete Practical, Educational & Interview Handbook — Français / English

Primary design integration	OrCAD X / Allegro X PCB design environment
In-design SI/PI	Sigrity X Aurora PCB Analysis
DC power integrity	Celsius PowerDC — IR drop, current density and electrothermal analysis
AC power integrity	Sigrity X OptimizePI + SystemPI — PDN impedance, decoupling and voltage ripple
Frequency-domain extraction	Sigrity X PowerSI — coupled signal/power/ground extraction and S-parameters
System-level SI	Sigrity SystemSI — parallel buses, serial links, block-level modeling, IBIS / IBIS-AMI
3D electromagnetic	Cadence Clarity 3D Solver / Clarity 3D Transient Solver
Thermal / cooling	Celsius Studio, Celsius Thermal Solver and Celsius EC Solver
Question format	Question FR → Réponse FR → same Question EN → Answer EN

Current Cadence ecosystem
This handbook follows Cadence's current system-analysis direction: analysis begins inside the PCB flow with Sigrity X Aurora, expands into dedicated SI/PI engines such as Celsius PowerDC, OptimizePI/SystemPI, PowerSI and SystemSI, uses Clarity for true 3D electromagnetic extraction/signoff, and uses Celsius technologies for electrothermal and electronics-cooling analysis.

Engineering scope
The goal is not to memorize menus. The goal is to understand when a problem is a transmission-line problem, a PDN problem, a 3D-EM problem, a DC-current problem, a thermal problem, or a coupled multiphysics problem — and then select the correct analysis level and models.

Validation principle
Simulation is only as trustworthy as the stackup, material data, models, ports, boundaries, sources, loads and assumptions. A converged solver is not proof that the physical model is correct.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

Email: ahds@engineer.com

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

Email: ahds@engineer.com

Contents / Sommaire

1. 1. Cadence System Analysis Ecosystem
2. 2. SI/PI/EM/Thermal Fundamentals
3. 3. Transmission Lines and Controlled Impedance
4. 4. Reflections, Termination and TDR
5. 5. Crosstalk and Return Paths
6. 6. Losses, S-Parameters and Channel Metrics
7. 7. Eye Diagrams, Jitter and BER
8. 8. IBIS and IBIS-AMI Models
9. 9. Sigrity X Aurora In-Design Analysis
10. 10. Pre-Layout Exploration and Constraint Development
11. 11. Post-Layout SI Screening and Signoff Preparation
12. 12. DC Power Integrity and Celsius PowerDC
13. 13. IR Drop, Current Density and Via/Plane Bottlenecks
14. 14. Sense Lines, VRMs and PowerTree Reasoning
15. 15. AC PDN Fundamentals and Target Impedance
16. 16. Decoupling Capacitors and Anti-Resonance
17. 17. OptimizePI and Cost-Aware PDN Design
18. 18. SystemPI and Voltage Ripple
19. 19. Sigrity PowerSI Extraction
20. 20. Broadband Models and SPICE/S-Parameter Export
21. 21. SystemSI Parallel Bus Analysis
22. 22. SystemSI Serial Link Analysis
23. 23. DDR / LPDDR Power-Aware SI
24. 24. PCIe / SerDes Channel Analysis
25. 25. Clarity 3D Solver Fundamentals
26. 26. Ports, Boundaries, Mesh and Convergence
27. 27. Vias, Connectors and 3D Discontinuities
28. 28. EMI/EMC and Clarity 3D Transient Solver
29. 29. Celsius Thermal Solver and Electrothermal Coupling
30. 30. Celsius EC Solver and Electronics Cooling
31. 31. Joule Heating, Thermal Feedback and Reliability
32. 32. Correlation with Lab Measurements
33. 33. Automation, Tcl and Repeatable Analysis
34. 34. Model Quality, Data Management and Review
35. 35. Cadence vs ANSYS vs HyperLynx
36. 36. Senior and Trick Interview Questions
37. Appendix A. Practical Mini-Projects
38. Appendix B. Core Equations and Interpretation
39. Appendix C. Analysis QA Checklists
40. Appendix D. Official Cadence Reference Topics

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

1. Cadence System Analysis Ecosystem

Q001

FR — Question : Quel est le rôle de Sigrity X Aurora dans le flow Cadence ?

FR — Réponse : Sigrity X Aurora apporte l'analyse SI/PI directement dans l'environnement de conception PCB, avec exploration pré-layout, screening in-design et vérification post-layout sans attendre systématiquement un spécialiste externe.

EN — Question: What is the role of Sigrity X Aurora in the Cadence flow?

EN — Answer: Sigrity X Aurora brings SI/PI analysis directly into the PCB design environment, supporting pre-layout exploration, in-design screening and post-layout verification without always waiting for a separate specialist.

Q002

FR — Question : À quoi sert Celsius PowerDC ?

FR — Réponse : À analyser le domaine DC : IR drop, current density, bottlenecks, sense-line placement et effets électrothermiques sur les packages et PCB.

EN — Question: What is Celsius PowerDC used for?

EN — Answer: For DC-domain analysis: IR drop, current density, bottlenecks, sense-line placement and electrothermal effects in packages and PCBs.

Q003

FR — Question : À quoi servent OptimizePI et SystemPI ?

FR — Réponse : OptimizePI explore et optimise le réseau de découplage; SystemPI permet l'analyse PDN au niveau système, notamment target impedance et voltage ripple dans les domaines fréquence et temps.

EN — Question: What are OptimizePI and SystemPI used for?

EN — Answer: OptimizePI explores and optimizes the decoupling network; SystemPI supports system-level PDN analysis including target impedance and voltage ripple in frequency and time domains.

Q004

FR — Question : Quel est le rôle de Clarity 3D Solver ?

FR — Réponse : Clarity résout des structures électromagnétiques 3D complexes comme vias, connectors, package transitions et interconnects afin d'extraire des S-parameters et champs avec une approche full-wave.

EN — Question: What is the role of Clarity 3D Solver?

EN — Answer: Clarity solves complex 3D electromagnetic structures such as vias, connectors, package transitions and interconnects to extract S-parameters and fields using a full-wave approach.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

Q005 [SENIOR]

FR — Question : Question senior : pourquoi Cadence maintient-il plusieurs solveurs au lieu d'un outil unique ?

FR — Réponse : Parce que le problème le plus rapide et le plus robuste se résout avec le niveau de physique approprié. Un full 3D solver sur toute la carte serait souvent inutilement coûteux, tandis qu'un modèle trop simplifié peut manquer une discontinuité critique.

EN — Question: Senior question: Why does Cadence maintain multiple solvers instead of one universal tool?

EN — Answer: Because the fastest, most robust solution uses the appropriate physics level. Full 3D on an entire board is often unnecessarily expensive, while an overly simplified model may miss a critical discontinuity.

2. SI/PI/EM/Thermal Fundamentals

Q006

FR — Question : Quelle différence entre Signal Integrity et Power Integrity ?

FR — Réponse : SI étudie la qualité des signaux : réflexion, crosstalk, pertes, timing, jitter et eye opening. PI étudie la stabilité du réseau d'alimentation : IR drop, impedance, noise, decoupling et voltage ripple.

EN — Question: What is the difference between Signal Integrity and Power Integrity?

EN — Answer: SI studies signal quality: reflections, crosstalk, losses, timing, jitter and eye opening. PI studies power-network stability: IR drop, impedance, noise, decoupling and voltage ripple.

Q007

FR — Question : Quand un problème devient-il un problème EM 3D ?

FR — Réponse : Lorsque la géométrie locale complexe, la propagation de champ, les vias, connectors, cavities ou couplings ne sont plus représentés correctement par un modèle 2D/quasi-static simple.

EN — Question: When does a problem become a 3D EM problem?

EN — Answer: When local geometry, field propagation, vias, connectors, cavities or couplings are no longer represented accurately by a simple 2D/quasi-static model.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

Q008

FR — Question : Pourquoi le thermique est-il lié à PI ?

FR — Réponse : La résistance des conducteurs varie avec température, donc IR drop et Joule heating se renforcent mutuellement. Cette boucle peut modifier les marges électriques.

EN — Question: Why is thermal behavior linked to PI?

EN — Answer: Conductor resistance varies with temperature, so IR drop and Joule heating reinforce each other. This loop can change electrical margins.

Q009

FR — Question : Qu'est-ce qu'un signoff analysis ?

FR — Réponse : Une analyse de vérification avec modèles, conditions et critères suffisamment représentatifs pour soutenir une décision de release, pas seulement une exploration qualitative.

EN — Question: What is a signoff analysis?

EN — Answer: A verification analysis with models, conditions and criteria representative enough to support a release decision, not merely qualitative exploration.

Q010 [TRICK]

FR — Question : Question piège : une simulation très détaillée est-elle toujours plus exacte ?

FR — Réponse : Non. Une géométrie détaillée avec de mauvaises propriétés matière, mauvais ports ou mauvaises conditions limites peut être moins fiable qu'un modèle plus simple mais bien calibré.

EN — Question: Trick question: Is a more detailed simulation always more accurate?

EN — Answer: No. Detailed geometry with incorrect material properties, ports or boundaries can be less trustworthy than a simpler, well-calibrated model.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

3. Transmission Lines and Controlled Impedance

Q011

FR — Question : Quand une piste PCB doit-elle être traitée comme une ligne de transmission ?

FR — Réponse : Lorsque le temps de propagation devient significatif par rapport au rise/fall time du signal. La fréquence d'horloge seule n'est pas le critère principal.

EN — Question: When should a PCB trace be treated as a transmission line?

EN — Answer: When propagation delay becomes significant compared with signal rise/fall time. Clock frequency alone is not the main criterion.

Q012

FR — Question : Qu'est-ce que l'impédance caractéristique ?

FR — Réponse : Le rapport local tension/courant d'une onde se propageant sur une structure de transmission. Elle dépend géométrie et matériaux, pas seulement de la résistance DC.

EN — Question: What is characteristic impedance?

EN — Answer: The local voltage/current ratio of a traveling wave on a transmission structure. It depends on geometry and materials, not only DC resistance.

Q013

FR — Question : Quels paramètres PCB influencent Z0 ?

FR — Réponse : Trace width/thickness, distance à la référence, dielectric constant, stackup, solder mask et geometry microstrip/stripline.

EN — Question: Which PCB parameters influence Z0?

EN — Answer: Trace width/thickness, distance to reference, dielectric constant, stackup, solder mask and microstrip/stripline geometry.

Q014

FR — Question : Pourquoi une paire différentielle a-t-elle une impedance différente de deux pistes isolées ?

FR — Réponse : Les deux conducteurs se couplent électromagnétiquement; spacing et référence modifient les champs et donc l'impédance différentielle et common-mode.

EN — Question: Why does a differential pair have different impedance from two isolated traces?

EN — Answer: The two conductors are electromagnetically coupled; spacing and reference structure alter fields and therefore differential and common-mode impedance.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

Q015 [SENIOR]

FR — Question : Question senior : pourquoi un stackup réel du fabricateur est-il essentiel ?

FR — Réponse : Parce que dielectric thickness, Dk, copper thickness et process final déterminent l'impédance. Une simulation basée sur un stackup générique peut donner de faux constraints.

EN — Question: Senior question: Why is the fabricator's real stackup essential?

EN — Answer: Because dielectric thickness, Dk, copper thickness and final process determine impedance. Simulation using a generic stackup can produce incorrect constraints.

4. Reflections, Termination and TDR

Q016

FR — Question : Qu'est-ce qu'une réflexion ?

FR — Réponse : Une partie de l'onde incidente est renvoyée lorsqu'elle rencontre une discontinuité d'impédance, par exemple load mismatch, via, connector ou stub.

EN — Question: What is a reflection?

EN — Answer: Part of an incident wave is reflected when it encounters an impedance discontinuity such as a load mismatch, via, connector or stub.

Q017

FR — Question : Que représente le coefficient de réflexion Γ ?

FR — Réponse : La fraction complexe de l'onde réfléchie par rapport à l'onde incidente; pour une charge simple, $\Gamma = (ZL - Z0)/(ZL + Z0)$.

EN — Question: What does reflection coefficient Γ represent?

EN — Answer: The complex fraction of reflected wave relative to incident wave; for a simple load, $\Gamma = (ZL - Z0)/(ZL + Z0)$.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

Q018

FR — Question : À quoi sert une terminaison série ?

FR — Réponse : Elle augmente l'impédance source effective pour mieux matcher la ligne et réduire les réflexions, surtout pour une topologie point-to-point avec driver rapide.

EN — Question: What is series termination used for?

EN — Answer: It raises effective source impedance to better match the line and reduce reflections, especially for fast-driver point-to-point topologies.

Q019

FR — Question : Qu'est-ce que le TDR ?

FR — Réponse : Time-Domain Reflectometry : on observe les réflexions d'un front pour localiser et estimer les discontinuités d'impédance le long du channel.

EN — Question: What is TDR?

EN — Answer: Time-Domain Reflectometry: reflections from an edge are observed to locate and estimate impedance discontinuities along a channel.

Q020 [TRICK]

FR — Question : Question piège : une ligne 50 Ω parfaitement routée garantit-elle zéro réflexion ?

FR — Réponse : Non. Driver, load, package, vias, connectors et transitions doivent aussi être compatibles. Une piste parfaite entre deux discontinuités reste un système discontinu.

EN — Question: Trick question: Does a perfectly routed 50-ohm trace guarantee zero reflection?

EN — Answer: No. Driver, load, package, vias, connectors and transitions must also be compatible. A perfect trace between two discontinuities is still a discontinuous system.

5. Crosstalk and Return Paths

Q021

FR — Question : Qu'est-ce que le crosstalk ?

FR — Réponse : Un couplage indésirable d'un signal aggressor vers un victim par champs électriques et magnétiques.

EN — Question: What is crosstalk?

EN — Answer: Unwanted coupling from an aggressor signal into a victim through electric and magnetic fields.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

Q022

FR — Question : Quels facteurs augmentent le crosstalk ?

FR — Réponse : Longueur parallèle, faible spacing, grande distance à la référence, edges rapides et mauvaise géométrie de retour.

EN — Question: Which factors increase crosstalk?

EN — Answer: Long parallel length, small spacing, large distance to reference, fast edges and poor return geometry.

Q023

FR — Question : Pourquoi le return path est-il aussi important que la piste signal ?

FR — Réponse : Le courant de retour complète la boucle électromagnétique. Une interruption de référence augmente loop area, inductance, noise et EMI.

EN — Question: Why is return path as important as the signal trace?

EN — Answer: Return current completes the electromagnetic loop. A reference discontinuity increases loop area, inductance, noise and EMI.

Q024

FR — Question : Que se passe-t-il lorsqu'un signal change de reference plane ?

FR — Réponse : Le courant de retour doit trouver un chemin entre les références, souvent via stitching capacitor/via selon le cas. Sans chemin proche, les champs s'étendent et le coupling augmente.

EN — Question: What happens when a signal changes reference plane?

EN — Answer: Return current must find a path between references, often through a stitching capacitor/via depending on the case. Without a nearby path, fields spread and coupling increases.

Q025 [SENIOR]

FR — Question : Question senior : pourquoi une règle 3W seule ne suffit-elle pas ?

FR — Réponse : Parce que crosstalk dépend stackup, edge rate, reference, parallelism et victim sensitivity. Les règles géométriques sont des heuristiques, pas un signoff.

EN — Question: Senior question: Why is a 3W rule alone insufficient?

EN — Answer: Because crosstalk depends on stackup, edge rate, reference, parallelism and victim sensitivity. Geometric rules are heuristics, not signoff.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

6. Losses, S-Parameters and Channel Metrics

Q026

FR — Question : Qu'est-ce que S21 ?

FR — Réponse : Le coefficient de transmission du port 1 vers le port 2. Sa magnitude est souvent utilisée pour caractériser insertion loss d'un channel.

EN — Question: What is S21?

EN — Answer: The transmission coefficient from port 1 to port 2. Its magnitude is often used to characterize channel insertion loss.

Q027

FR — Question : Qu'est-ce que S11 ?

FR — Réponse : Le coefficient de réflexion au port 1; il est lié au return loss et à la qualité du matching vu depuis ce port.

EN — Question: What is S11?

EN — Answer: The reflection coefficient at port 1; it relates to return loss and matching quality seen from that port.

Q028

FR — Question : Quelles pertes dominent un PCB high-speed ?

FR — Réponse : Conductor loss, dielectric loss, roughness effects, radiation/coupling et discontinuités selon fréquence et geometry.

EN — Question: Which losses dominate a high-speed PCB?

EN — Answer: Conductor loss, dielectric loss, roughness effects, radiation/coupling and discontinuities depending on frequency and geometry.

Q029

FR — Question : Pourquoi la causalité/passivité d'un modèle S-parameter compte-t-elle ?

FR — Réponse : Un modèle non causal ou actif de façon non physique peut générer des résultats time-domain instables ou irréalistes.

EN — Question: Why do causality and passivity of an S-parameter model matter?

EN — Answer: A non-causal or nonphysically active model can generate unstable or unrealistic time-domain results.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

Q030 [SENIOR]

FR — Question : Question senior : pourquoi regarder seulement insertion loss à Nyquist est insuffisant ?

FR — Réponse : Parce que channel behavior dépend du profil complet en fréquence, reflections, crosstalk, group delay et égalisation. Un seul point masque la forme du channel.

EN — Question: Senior question: Why is looking only at insertion loss at Nyquist insufficient?

EN — Answer: Because channel behavior depends on the full frequency profile, reflections, crosstalk, group delay and equalization. One point hides channel shape.

7. Eye Diagrams, Jitter and BER

Q031

FR — Question : Qu'est-ce qu'un eye diagram ?

FR — Réponse : Une superposition de nombreux bits dans une période unitaire pour visualiser marge verticale, marge temporelle, jitter et ISI.

EN — Question: What is an eye diagram?

EN — Answer: An overlay of many bits within one unit interval to visualize vertical margin, timing margin, jitter and ISI.

Q032

FR — Question : Que signifie eye height ?

FR — Réponse : La marge verticale disponible entre niveaux logiques/noise distributions à un instant donné.

EN — Question: What does eye height mean?

EN — Answer: The vertical margin available between logic/noise distributions at a given sampling time.

Q033

FR — Question : Que signifie eye width ?

FR — Réponse : La marge temporelle disponible avant que jitter, ISI et timing uncertainty ferment l'œil.

EN — Question: What does eye width mean?

EN — Answer: The timing margin available before jitter, ISI and timing uncertainty close the eye.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

Q034

FR — Question : Quel lien existe entre BER et eye diagram ?

FR — Réponse : Le BER quantifie la probabilité d'erreur de bit; les outils statistiques peuvent extrapoler contours d'œil à des BER très faibles impossibles à simuler bit par bit directement.

EN — Question: How are BER and eye diagrams related?

EN — Answer: BER quantifies bit-error probability; statistical tools can extrapolate eye contours to very low BER levels that are impractical to simulate bit-by-bit directly.

Q035 [TRICK]

FR — Question : Question piège : un eye ouvert garantit-il la conformité protocole ?

FR — Réponse : Non. Il faut comparer aux masks, jitter budgets, receiver model, BER target et critères spécifiques de l'interface.

EN — Question: Trick question: Does an open eye guarantee protocol compliance?

EN — Answer: No. Compare against masks, jitter budgets, receiver model, BER target and interface-specific criteria.

8. IBIS and IBIS-AMI Models

Q036

FR — Question : Qu'est-ce qu'un modèle IBIS ?

FR — Réponse : Un modèle comportemental d'I/O décrivant caractéristiques électriques du buffer sans exposer le schéma transistor complet.

EN — Question: What is an IBIS model?

EN — Answer: A behavioral I/O model describing electrical buffer behavior without exposing the full transistor schematic.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

Q037

FR — Question : Pourquoi IBIS est-il utile en SI ?

FR — Réponse : Il permet de simuler drivers/receivers réalistes avec package parasitics et nonlinear I/V/V-T behavior tout en protégeant l'IP.

EN — Question: Why is IBIS useful in SI?

EN — Answer: It enables realistic driver/receiver simulation with package parasitics and nonlinear I/V/V-T behavior while protecting IP.

Q038

FR — Question : Qu'est-ce qu'IBIS-AMI ?

FR — Réponse : Une extension orientée SerDes très haut débit, combinant channel analog et modèles algorithmiques TX/RX d'égalisation/clock recovery.

EN — Question: What is IBIS-AMI?

EN — Answer: A high-speed SerDes-oriented extension combining the analog channel with algorithmic TX/RX models for equalization/clock recovery.

Q039

FR — Question : Quelle différence entre statistical et bit-by-bit AMI ?

FR — Réponse : Statistical analysis estime distributions/BER efficacement; bit-by-bit simule une séquence réelle et peut capturer certains comportements adaptatifs au prix d'un calcul plus lourd.

EN — Question: What is the difference between statistical and bit-by-bit AMI?

EN — Answer: Statistical analysis efficiently estimates distributions/BER; bit-by-bit simulates an actual sequence and can capture some adaptive behavior at higher computational cost.

Q040 [SENIOR]

FR — Question : Question senior : pourquoi vérifier la version IBIS/AMI et les corner models ?

FR — Réponse : Parce que voltage, process, temperature et algorithm settings modifient fortement les résultats. Un modèle nominal unique peut masquer le worst case.

EN — Question: Senior question: Why verify IBIS/AMI version and corner models?

EN — Answer: Because voltage, process, temperature and algorithm settings can strongly change results. One nominal model can hide the worst case.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

9. Sigrity X Aurora In-Design Analysis

Q041

FR — Question : Quel avantage principal offre Aurora au PCB designer ?

FR — Réponse : L'analyse est intégrée au canvas Allegro X/OrCAD X, ce qui permet de trouver et corriger certains problèmes SI/PI pendant le layout plutôt qu'après fabrication.

EN — Question: What main advantage does Aurora provide to the PCB designer?

EN — Answer: Analysis is integrated into the Allegro X/OrCAD X design canvas, allowing some SI/PI problems to be found and corrected during layout rather than after fabrication.

Q042

FR — Question : Quels types de checks Aurora peut-il supporter ?

FR — Réponse : Impedance, coupling/crosstalk, reflections, return-path behavior, IR-drop/power-inductance style checks et topology exploration selon licence/workflow.

EN — Question: What kinds of checks can Aurora support?

EN — Answer: Impedance, coupling/crosstalk, reflections, return-path behavior, IR-drop/power-inductance-style checks and topology exploration depending on license/workflow.

Q043

FR — Question : Qu'est-ce que Topology Explorer / TopXp ?

FR — Réponse : Un environnement de what-if où des modèles extraits sont connectés avec drivers/receivers pour explorer contraintes et topologies avant ou pendant le design.

EN — Question: What is Topology Explorer / TopXp?

EN — Answer: A what-if environment where extracted models are connected with drivers/receivers to explore constraints and topologies before or during design.

Q044

FR — Question : Pourquoi l'in-design analysis est-elle appelée shift-left ?

FR — Réponse : Parce qu'elle déplace la détection des problèmes vers des étapes plus précoces, où une modification de routing/stackup coûte moins cher.

EN — Question: Why is in-design analysis called shift-left?

EN — Answer: Because it moves problem detection earlier, when routing/stackup changes are less expensive.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

Q045 [SENIOR]

FR — Question : Question senior : Aurora remplace-t-il toujours un signoff détaillé ?

FR — Réponse : Non. Il excelle pour exploration/screening intégré. Les interfaces critiques peuvent encore nécessiter PowerSI, SystemSI, Clarity ou d'autres analyses spécialisées selon le niveau de risque.

EN — Question: Senior question: Does Aurora always replace detailed signoff?

EN — Answer: No. It excels at integrated exploration/screening. Critical interfaces may still require PowerSI, SystemSI, Clarity or other specialized analysis depending on risk.

10. Pre-Layout Exploration and Constraint Development

Q046

FR — Question : Pourquoi faire du SI avant le routing ?

FR — Réponse : Pour déterminer topology, stackup, termination, spacing et length constraints avant que la carte ne soit difficile à modifier.

EN — Question: Why perform SI analysis before routing?

EN — Answer: To determine topology, stackup, termination, spacing and length constraints before the board becomes difficult to change.

Q047

FR — Question : Qu'est-ce qu'une topology sweep ?

FR — Réponse : Une variation systématique de trace length, spacing, termination, driver strength ou autres paramètres afin d'identifier une zone robuste.

EN — Question: What is a topology sweep?

EN — Answer: A systematic variation of trace length, spacing, termination, driver strength or other parameters to identify a robust region.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

Q048

FR — Question : Pourquoi développer des constraints à partir de simulation plutôt que seulement d'une rule of thumb ?

FR — Réponse : La simulation inclut le vrai edge rate, stackup et topology. Une heuristique générique peut être trop stricte ou insuffisante.

EN — Question: Why derive constraints from simulation rather than only a rule of thumb?

EN — Answer: Simulation includes actual edge rate, stackup and topology. A generic heuristic can be either too strict or insufficient.

Q049

FR — Question : Quel est l'intérêt de tester corners au pre-layout ?

FR — Réponse : Pour éviter de créer une topology qui ne fonctionne qu'au nominal.

EN — Question: What is the benefit of testing corners pre-layout?

EN — Answer: To avoid creating a topology that only works at nominal conditions.

Q050 [SENIOR]

FR — Question : Question senior : comment traduire un résultat de simulation en règle PCB ?

FR — Réponse : Convertir la marge électrique en contraintes mesurables : max length, max skew, min spacing, impedance range, via count ou topology requirement, puis les encoder dans Constraint Manager.

EN — Question: Senior question: How do you translate simulation results into PCB rules?

EN — Answer: Convert electrical margin into measurable constraints: max length, max skew, min spacing, impedance range, via count or topology requirement, then encode them in Constraint Manager.

11. Post-Layout SI Screening and Signoff Preparation

Q051

FR — Question : Que vérifie-t-on après layout avant une simulation complète ?

FR — Réponse : Stackup, actual lengths, reference continuity, via count, topology, coupling regions, termination placement et model availability.

EN — Question: What do you verify after layout before full simulation?

EN — Answer: Stackup, actual lengths, reference continuity, via count, topology, coupling regions, termination placement and model availability.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

Q052

FR — Question : Pourquoi extraire seulement un bus/critical net au lieu de toute la carte ?

FR — Réponse : Cela réduit computation et facilite debug tout en conservant voisins/power-ground pertinents. Le domaine doit cependant être assez large pour inclure les couplings importants.

EN — Question: Why extract only a bus/critical net instead of the entire board?

EN — Answer: It reduces computation and simplifies debug while retaining relevant neighbors/power-ground. The domain must still include important couplings.

Q053

FR — Question : Pourquoi un post-layout model doit-il inclure package parasitics lorsque possible ?

FR — Réponse : Le package peut ajouter inductance, crosstalk et discontinuity significatifs au channel total.

EN — Question: Why should a post-layout model include package parasitics when possible?

EN — Answer: The package can add significant inductance, crosstalk and discontinuity to the total channel.

Q054

FR — Question : Qu'est-ce qu'un compliance mask ?

FR — Réponse : Une zone interdite ou exigence standardisée dans un eye/compliance plot utilisée pour juger une interface.

EN — Question: What is a compliance mask?

EN — Answer: A forbidden region or standardized requirement in an eye/compliance plot used to judge an interface.

Q055 [TRICK]

FR — Question : Question piège : passer tous les constraints physiques prouve-t-il le SI ?

FR — Réponse : Non. Les constraints réduisent le risque mais ne capturent pas tous les effets de power noise, package, losses, equalization ou coupling complexe.

EN — Question: Trick question: Does passing all physical constraints prove SI compliance?

EN — Answer: No. Constraints reduce risk but do not capture all effects of power noise, package, losses, equalization or complex coupling.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

12. DC Power Integrity and Celsius PowerDC

Q056

FR — Question : Quel problème Celsius PowerDC résout-il principalement ?

FR — Réponse : La distribution DC de courant et tension dans les planes, traces, vias, packages et VRM/load paths, avec extension électrothermique.

EN — Question: What primary problem does Celsius PowerDC solve?

EN — Answer: DC current and voltage distribution through planes, traces, vias, packages and VRM/load paths, with electrothermal extension.

Q057

FR — Question : Qu'est-ce que l'IR drop ?

FR — Réponse : La perte de tension due à la résistance du chemin de courant : Vdrop = I·R localement ou sous forme distribuée sur le réseau.

EN — Question: What is IR drop?

EN — Answer: Voltage loss caused by resistance in the current path: Vdrop = I·R locally or as a distributed network.

Q058

FR — Question : Pourquoi l'analyse DC doit-elle inclure sources et sinks réalistes ?

FR — Réponse : La répartition du courant dépend des points d'injection, load currents et connexions réelles. Une source idéale au mauvais endroit fausse le chemin de courant.

EN — Question: Why must DC analysis include realistic sources and sinks?

EN — Answer: Current distribution depends on injection points, load currents and real connections. An ideal source in the wrong location distorts current paths.

Q059

FR — Question : Que visualise current density ?

FR — Réponse : La quantité de courant par unité de section/surface dans les conducteurs, utile pour repérer neck-downs, vias surchargés et zones de heating.

EN — Question: What does current density show?

EN — Answer: Current per unit cross-section/area in conductors, useful for identifying neck-downs, overloaded vias and heating regions.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

Q060 [SENIOR]

FR — Question : Question senior : pourquoi une analyse DC peut-elle révéler un problème que le DRC géométrique ne voit pas ?

FR — Réponse : Un DRC voit width/spacing statique; PowerDC calcule la redistribution du courant dans l'ensemble du réseau, révélant un via ou neck-down critique même si chaque feature respecte la règle minimale.

EN — Question: Senior question: Why can DC analysis reveal a problem that geometric DRC misses?

EN — Answer: A DRC sees static width/spacing; PowerDC calculates current redistribution through the whole network, exposing a critical via or neck-down even when every feature meets minimum rules.

13. IR Drop, Current Density and Via/Plane Bottlenecks

Q061

FR — Question : Comment un via influence-t-il IR drop ?

FR — Réponse : Son resistance et inductive geometry créent une constriction verticale; plusieurs vias en parallèle réduisent généralement la résistance et répartissent le courant.

EN — Question: How does a via affect IR drop?

EN — Answer: Its resistance and constricted vertical geometry create a bottleneck; multiple parallel vias generally reduce resistance and spread current.

Q062

FR — Question : Pourquoi une plane large peut-elle quand même avoir un hot spot ?

FR — Réponse : Slots, antipads, neck-downs, connector pins ou via fields peuvent forcer le courant dans une petite zone.

EN — Question: Why can a large plane still have a hot spot?

EN — Answer: Slots, antipads, neck-downs, connector pins or via fields can force current through a small region.

Q063

FR — Question : Qu'est-ce qu'un current crowding effect ?

FR — Réponse : Une concentration locale de courant près d'une transition ou constriction au lieu d'une distribution uniforme.

EN — Question: What is current crowding?

EN — Answer: A local concentration of current near a transition or constriction rather than uniform distribution.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

Q064

FR — Question : Pourquoi le copper thickness réel compte-t-il ?

FR — Réponse : La résistance de sheet dépend de l'épaisseur. Une assumption 2 oz au lieu de 1 oz peut sous-estimer fortement IR drop.

EN — Question: Why does actual copper thickness matter?

EN — Answer: Sheet resistance depends on thickness. Assuming 2 oz instead of 1 oz can significantly underestimate IR drop.

Q065 [SENIOR]

FR — Question : Question senior : comment corriger un via bottleneck ?

FR — Réponse : Augmenter count/diameter/plating si possible, redistribuer l'arrivée du courant, ajouter layer/copper ou déplacer la charge/source pour réduire la constriction.

EN — Question: Senior question: How do you fix a via bottleneck?

EN — Answer: Increase count/diameter/plating if possible, redistribute current entry, add layer/copper or move the load/source to reduce constriction.

14. Sense Lines, VRMs and PowerTree Reasoning

Q066

FR — Question : Pourquoi le sense point d'un VRM est-il important ?

FR — Réponse : Le régulateur maintient la tension au point qu'il mesure. Un mauvais sense location peut compenser au mauvais endroit et laisser la charge sous- ou surtension.

EN — Question: Why is VRM sense-point location important?

EN — Answer: The regulator controls voltage at the point it senses. A poor sense location can regulate the wrong location and leave the load under- or over-voltage.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

Q067

FR — Question : Qu'est-ce qu'un Kelvin sense ?

FR — Réponse : Une paire de lignes de mesure à faible courant reliée près du load afin d'éviter que les drops de puissance faussent la mesure.

EN — Question: What is Kelvin sensing?

EN — Answer: A low-current sense pair connected near the load to prevent power-path voltage drops from corrupting the measurement.

Q068

FR — Question : Qu'est-ce que PowerTree dans le flow Cadence ?

FR — Réponse : Une représentation de la structure d'alimentation permettant de capturer sources, rails et loads dès le schematic pour préparer certaines analyses PI.

EN — Question: What is PowerTree in the Cadence flow?

EN — Answer: A representation of power structure that captures sources, rails and loads from the schematic stage to prepare some PI analyses.

Q069

FR — Question : Pourquoi simuler pre-layout sans copper peut-il être utile ?

FR — Réponse : Pour vérifier architecture de rails, source/load definition et première estimation avant que le layout ne soit disponible.

EN — Question: Why can pre-layout simulation without copper be useful?

EN — Answer: To verify rail architecture, source/load definition and first-order behavior before layout is available.

Q070 [SENIOR]

FR — Question : Question senior : pourquoi optimiser sense location avec simulation plutôt qu'à l'intuition ?

FR — Réponse : Parce que le courant se distribue dans une géométrie complexe. Le meilleur point électrique peut ne pas être le point géométriquement le plus proche.

EN — Question: Senior question: Why optimize sense location through simulation rather than intuition?

EN — Answer: Because current distributes through complex geometry. The best electrical point may not be the geometrically nearest point.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

15. AC PDN Fundamentals and Target Impedance

Q071

FR — Question : Qu'est-ce que le target impedance ?

FR — Réponse : Une limite d'impédance PDN dérivée approximativement de la variation de tension admissible divisée par la variation de courant : Ztarget ≈ ΔV/ΔI.

EN — Question: What is target impedance?

EN — Answer: A PDN impedance limit approximately derived from allowable voltage variation divided by current step: Ztarget ≈ ΔV/ΔI.

Q072

FR — Question : Pourquoi le PDN est-il analysé en fréquence ?

FR — Réponse : VRM, capacitors, package, planes et on-die capacitance dominent à différentes fréquences. L'impédance totale varie donc avec fréquence.

EN — Question: Why is the PDN analyzed in frequency?

EN — Answer: VRM, capacitors, package, planes and on-die capacitance dominate at different frequencies. Total impedance therefore varies with frequency.

Q073

FR — Question : Qu'est-ce qu'une PDN resonance ?

FR — Réponse : Une fréquence où les inductances/capacitances du réseau créent un pic ou creux d'impédance.

EN — Question: What is a PDN resonance?

EN — Answer: A frequency where network inductances/capacitances create an impedance peak or dip.

Q074

FR — Question : Pourquoi un target impedance plat est-il une simplification ?

FR — Réponse : Le courant spectral, VRM behavior, package/on-die effects et load transients ne sont pas uniformes. Les méthodes modernes peuvent compléter le critère par voltage-ripple simulation.

EN — Question: Why is a flat target impedance a simplification?

EN — Answer: Current spectrum, VRM behavior, package/on-die effects and load transients are not uniform. Modern methods can supplement it with voltage-ripple simulation.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

Q075 [SENIOR]

FR — Question : Question senior : pourquoi vérifier target impedance et ripple ?

FR — Réponse : L'impédance est une vue frequency-domain; le ripple est directement comparable à une mesure time-domain. Ensemble ils donnent une meilleure confiance.

EN — Question: Senior question: Why verify both target impedance and ripple?

EN — Answer: Impedance is a frequency-domain view; ripple is directly comparable with time-domain measurement. Together they provide stronger confidence.

16. Decoupling Capacitors and Anti-Resonance

Q076

FR — Question : Quel est le rôle principal d'un decoupling capacitor ?

FR — Réponse : Fournir localement un chemin de faible impédance pour les courants transitoires et réduire variation de tension sur le rail.

EN — Question: What is the main role of a decoupling capacitor?

EN — Answer: To provide a local low-impedance path for transient currents and reduce rail-voltage variation.

Q077

FR — Question : Pourquoi un capacitor réel n'est-il pas un C idéal ?

FR — Réponse : Il possède ESR, ESL et dépendance de capacité avec bias/fréquence/température. Son impédance devient inductive au-dessus de sa self-resonant frequency.

EN — Question: Why is a real capacitor not an ideal C?

EN — Answer: It has ESR, ESL and capacitance dependence on bias/frequency/temperature. Its impedance becomes inductive above self-resonant frequency.

Q078

FR — Question : Qu'est-ce qu'une anti-resonance ?

FR — Réponse : Un pic d'impédance produit par interaction entre plusieurs branches LC, par exemple différents capacitors et plane/package inductances.

EN — Question: What is anti-resonance?

EN — Answer: An impedance peak produced by interaction among multiple LC branches, such as different capacitors and plane/package inductances.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

Q079

FR — Question : Pourquoi la distance physique d'un decap au load compte-t-elle ?

FR — Réponse : La mounting inductance de vias/traces s'ajoute au capacitor et peut limiter son efficacité à haute fréquence.

EN — Question: Why does physical decap distance to the load matter?

EN — Answer: Mounting inductance from vias/traces adds to the capacitor and can limit high-frequency effectiveness.

Q080 [TRICK]

FR — Question : Question piège : plus de decaps est-il toujours meilleur ?

FR — Réponse : Non. Des capacitors inutiles coûtent, prennent de l'espace et peuvent créer anti-resonances. L'objectif est un PDN suffisamment robuste avec un réseau optimisé.

EN — Question: Trick question: Are more decaps always better?

EN — Answer: No. Unnecessary capacitors cost money, consume area and can create anti-resonances. The goal is a sufficiently robust, optimized PDN.

17. OptimizePI and Cost-Aware PDN Design

Q081

FR — Question : Que fait OptimizePI ?

FR — Réponse : Il explore des combinaisons de decoupling capacitors et placements afin de respecter des objectifs PDN tout en réduisant coût et surdesign.

EN — Question: What does OptimizePI do?

EN — Answer: It explores decoupling-capacitor combinations and placements to meet PDN objectives while reducing cost and overdesign.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

Q082

FR — Question : Pourquoi l'optimisation doit-elle inclure une library réaliste de capacitors ?

FR — Réponse : Valeur, package, ESR/ESL, bias behavior et coût déterminent la vraie solution. Un capacitor idéal donne un résultat irréalisable.

EN — Question: Why should optimization use a realistic capacitor library?

EN — Answer: Value, package, ESR/ESL, bias behavior and cost determine the real solution. An ideal capacitor gives an unrealizable result.

Q083

FR — Question : Qu'est-ce qu'une candidate solution ?

FR — Réponse : Une combinaison spécifique de valeurs, quantités et emplacements qui satisfait plus ou moins les objectifs définis.

EN — Question: What is a candidate solution?

EN — Answer: A specific combination of values, quantities and locations that satisfies the defined objectives to some degree.

Q084

FR — Question : Pourquoi comparer performance et coût ?

FR — Réponse : Deux réseaux peuvent respecter le target mais l'un utiliser deux fois plus de capacitors ou de composants coûteux.

EN — Question: Why compare performance and cost?

EN — Answer: Two networks can meet the target while one uses twice as many capacitors or more expensive parts.

Q085 [SENIOR]

FR — Question : Question senior : pourquoi revalider l'optimum après layout change ?

FR — Réponse : Parce que mounting inductance, plane geometry et available locations ont changé. L'optimum est spécifique à la géométrie.

EN — Question: Senior question: Why revalidate the optimum after a layout change?

EN — Answer: Because mounting inductance, plane geometry and available locations have changed. The optimum is geometry-specific.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

18. SystemPI and Voltage Ripple

Q086

FR — Question : Qu'est-ce que SystemPI ?

FR — Réponse : Un environnement block-based pour assembler VRM, PDN, package, loads et modèles extraits afin d'analyser impedance et voltage ripple au niveau système.

EN — Question: What is SystemPI?

EN — Answer: A block-based environment for assembling VRM, PDN, package, loads and extracted models to analyze impedance and voltage ripple at system level.

Q087

FR — Question : Pourquoi un block-based workflow est-il utile ?

FR — Réponse : On peut remplacer progressivement un block idéal par un S-parameter, SPICE model ou modèle extracted sans reconstruire toute la topology.

EN — Question: Why is a block-based workflow useful?

EN — Answer: You can progressively replace an ideal block with an S-parameter, SPICE model or extracted model without rebuilding the entire topology.

Q088

FR — Question : Que mesure voltage ripple analysis ?

FR — Réponse : La variation temporelle de la tension de rail résultant des load currents, VRM behavior et impedance du PDN.

EN — Question: What does voltage ripple analysis measure?

EN — Answer: Time-domain rail-voltage variation resulting from load currents, VRM behavior and PDN impedance.

Q089

FR — Question : Pourquoi comparer ripple simulé au lab ?

FR — Réponse : C'est une comparaison time-domain à time-domain, souvent plus intuitive que comparer une mesure oscilloscope à une target-impedance curve.

EN — Question: Why compare simulated ripple with lab data?

EN — Answer: It is a time-domain-to-time-domain comparison, often more intuitive than comparing oscilloscope data to a target-impedance curve.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

Q090 [SENIOR]

FR — Question : Question senior : comment utiliser un modèle signoff dans SystemPI ?

FR — Réponse : Remplacer les abstractions par des modèles extracted plus précis du board/package/VRM/load, puis re-run impedance/ripple avec les mêmes critères.

EN — Question: Senior question: How do you use signoff models in SystemPI?

EN — Answer: Replace abstractions with more accurate extracted models of the board/package/VRM/load, then rerun impedance/ripple against the same criteria.

19. Sigrity PowerSI Extraction

Q091

FR — Question : Quel type d'analyse PowerSI réalise-t-il ?

FR — Réponse : Analyse full-wave/hybrid frequency-domain des réseaux signal, power et ground sur PCB/packages, avec extraction de modèles couplés.

EN — Question: What kind of analysis does PowerSI perform?

EN — Answer: Full-wave/hybrid frequency-domain analysis of signal, power and ground networks on PCBs/packages with coupled-model extraction.

Q092

FR — Question : Pourquoi PowerSI est-il utile pour power-aware SI ?

FR — Réponse : Il peut extraire les interactions entre signal et non-ideal power/ground networks afin que le time-domain simulator voie un channel plus réaliste.

EN — Question: Why is PowerSI useful for power-aware SI?

EN — Answer: It can extract interactions between signals and non-ideal power/ground networks so the time-domain simulator sees a more realistic channel.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

Q093

FR — Question : Quels outputs typiques produit-on ?

FR — Réponse : S-parameters, broadband electrical models et données de fréquence pour réutilisation dans SystemSI ou d'autres simulateurs.

EN — Question: What typical outputs are produced?

EN — Answer: S-parameters, broadband electrical models and frequency-domain data for reuse in SystemSI or other simulators.

Q094

FR — Question : Pourquoi dé-embedder certains ports peut-il être nécessaire ?

FR — Réponse : Pour déplacer la référence électrique au point d'intérêt réel et supprimer une portion de fixture/launch si la méthodologie le demande.

EN — Question: Why may port de-embedding be necessary?

EN — Answer: To move the electrical reference plane to the actual point of interest and remove part of a fixture/launch when required by methodology.

Q095 [SENIOR]

FR — Question : Question senior : quand passer de PowerSI à Clarity ?

FR — Réponse : Lorsque la zone critique requiert une représentation true-3D plus générale ou complexe que l'extraction board/package standard, par exemple connector/mechanical transition 3D.

EN — Question: Senior question: When should you move from PowerSI to Clarity?

EN — Answer: When the critical region requires a more general or complex true-3D representation than standard board/package extraction, such as a connector/mechanical 3D transition.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

20. Broadband Models and SPICE/S-Parameter Export

Q096

FR — Question : Pourquoi créer un broadband model ?

FR — Réponse : Pour conserver un comportement correct sur une large plage de fréquence et permettre des simulations time-domain robustes.

EN — Question: Why create a broadband model?

EN — Answer: To preserve correct behavior over a wide frequency range and support robust time-domain simulation.

Q097

FR — Question : Qu'est-ce qu'un W-element conceptuellement ?

FR — Réponse : Un modèle de ligne de transmission multiconducteur dépendant de la fréquence, souvent utilisé pour représenter loss/coupling de manière compatible SPICE.

EN — Question: What is a W-element conceptually?

EN — Answer: A frequency-dependent multiconductor transmission-line model often used to represent loss/coupling in a SPICE-compatible form.

Q098

FR — Question : Pourquoi exporter des S-parameters plutôt qu'une netlist lumped simple ?

FR — Réponse : Pour conserver comportement distribué, résonances, couplings et pertes d'une structure complexe.

EN — Question: Why export S-parameters rather than a simple lumped netlist?

EN — Answer: To preserve distributed behavior, resonances, couplings and losses of a complex structure.

Q099

FR — Question : Quelle difficulté pose un modèle trop large en bande ?

FR — Réponse : Il doit rester passif/causal et suffisamment échantillonné. Une extrapolation mal contrôlée peut créer des artefacts.

EN — Question: What difficulty comes with a very wideband model?

EN — Answer: It must remain passive/causal and sufficiently sampled. Poorly controlled extrapolation can create artifacts.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

Q100 [SENIOR]

FR — Question : Question senior : comment vérifier un modèle extrait avant réutilisation ?

FR — Réponse : Plot S-parameters, vérifier passivity/causality si applicable, comparer une structure simple connue et valider la plage de fréquence requise par le signal.

EN — Question: Senior question: How do you verify an extracted model before reuse?

EN — Answer: Plot S-parameters, check passivity/causality where applicable, compare against a known simple structure and validate the frequency range required by the signal.

21. SystemSI Parallel Bus Analysis

Q101

FR — Question : Quel type d'interface analyse SystemSI Parallel Bus ?

FR — Réponse : Des bus single-ended/multi-line comme DDR, où timing, crosstalk, package et simultaneous switching effects interagissent.

EN — Question: What kind of interface does SystemSI Parallel Bus analyze?

EN — Answer: Single-ended multi-line buses such as DDR, where timing, crosstalk, package and simultaneous-switching effects interact.

Q102

FR — Question : Pourquoi simuler plusieurs bits simultanément ?

FR — Réponse : Les aggressors voisins et SSO/SSN modifient le victim et l'alimentation. Une seule ligne isolée peut donner une marge trop optimiste.

EN — Question: Why simulate multiple bits simultaneously?

EN — Answer: Neighbor aggressors and SSO/SSN affect the victim and power network. One isolated line can give overly optimistic margin.

Q103

FR — Question : Qu'est-ce qu'un timing budget dans un parallel bus ?

FR — Réponse : La répartition des marges entre flight time, skew, setup/hold, jitter et autres incertitudes.

EN — Question: What is a timing budget in a parallel bus?

EN — Answer: Allocation of margin among flight time, skew, setup/hold, jitter and other uncertainties.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

Q104

FR — Question : Pourquoi le package doit-il être inclus sur DDR moderne ?

FR — Réponse : Package escape, balls, vias et internal coupling peuvent consommer une part significative du timing/noise budget.

EN — Question: Why should the package be included for modern DDR?

EN — Answer: Package escape, balls, vias and internal coupling can consume a significant portion of timing/noise budget.

Q105 [SENIOR]

FR — Question : Question senior : pourquoi le power-aware parallel-bus analysis est-il plus réaliste ?

FR — Réponse : Parce que threshold/timing des I/O changent lorsque power/ground noise varie; la séparation artificielle SI/PI peut manquer ce couplage.

EN — Question: Senior question: Why is power-aware parallel-bus analysis more realistic?

EN — Answer: Because I/O thresholds/timing change with power/ground noise; artificially separating SI and PI can miss this coupling.

22. SystemSI Serial Link Analysis

Q106

FR — Question : Quel est le but principal d'une serial-link analysis ?

FR — Réponse : Évaluer le channel complet TX → package → PCB → connector/cable → RX avec losses, reflections, crosstalk, equalization et BER.

EN — Question: What is the main goal of serial-link analysis?

EN — Answer: Evaluate the complete TX → package → PCB → connector/cable → RX channel including losses, reflections, crosstalk, equalization and BER.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

Q107

FR — Question : Pourquoi utiliser un block-level editor ?

FR — Réponse : Chaque élément du channel peut être remplacé par un modèle de fidélité différente tout en gardant la topology système.

EN — Question: Why use a block-level editor?

EN — Answer: Each channel element can be replaced by a model of different fidelity while keeping the same system topology.

Q108

FR — Question : Quel rôle joue IBIS-AMI dans SystemSI ?

FR — Réponse : Il représente les algorithmes TX/RX d'égalisation et permet statistical/bit-by-bit analysis de links très haut débit.

EN — Question: What role does IBIS-AMI play in SystemSI?

EN — Answer: It represents TX/RX equalization algorithms and enables statistical/bit-by-bit analysis of very-high-speed links.

Q109

FR — Question : Pourquoi simuler coupled serial links ?

FR — Réponse : Pour mesurer degradation du primary link par near/far crosstalk provenant de channels voisins.

EN — Question: Why simulate coupled serial links?

EN — Answer: To measure degradation of the primary link caused by near/far crosstalk from neighboring channels.

Q110 [SENIOR]

FR — Question : Question senior : pourquoi un channel S21 acceptable peut-il encore échouer ?

FR — Réponse : Return loss, crosstalk, package, equalization limits, jitter et receiver sensitivity peuvent fermer l'œil malgré une insertion loss correcte.

EN — Question: Senior question: Why can a channel with acceptable S21 still fail?

EN — Answer: Return loss, crosstalk, package effects, equalization limits, jitter and receiver sensitivity can close the eye despite acceptable insertion loss.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

23. DDR / LPDDR Power-Aware SI

Q111

FR — Question : Pourquoi DDR est-il un problème SI difficile ?

FR — Réponse : Bus parallèle large, timing serré, strobes/clocks, topology multi-drop selon génération, package effects et simultaneous switching noise.

EN — Question: Why is DDR a difficult SI problem?

EN — Answer: Wide parallel bus, tight timing, strobes/clocks, possibly multi-drop topology depending on generation, package effects and simultaneous switching noise.

Q112

FR — Question : Pourquoi DQ et DQS doivent-ils être analysés ensemble ?

FR — Réponse : La validité des données dépend de leur relation temporelle avec le strobe, pas seulement de la qualité individuelle de chaque trace.

EN — Question: Why must DQ and DQS be analyzed together?

EN — Answer: Data validity depends on timing relationship to the strobe, not just individual trace quality.

Q113

FR — Question : Qu'est-ce qu'un power-aware DDR simulation ?

FR — Réponse : Une simulation où non-ideal power/ground noise influence les I/O models et timing du bus.

EN — Question: What is a power-aware DDR simulation?

EN — Answer: A simulation where non-ideal power/ground noise affects I/O models and bus timing.

Q114

FR — Question : Pourquoi les corners voltage/temperature sont-ils importants ?

FR — Réponse : Driver strength, receiver thresholds et package/board loss peuvent changer, réduisant les marges setup/hold.

EN — Question: Why are voltage/temperature corners important?

EN — Answer: Driver strength, receiver thresholds and package/board losses can change, reducing setup/hold margins.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

Q115 [SENIOR]

FR — Question : Question senior : pourquoi length matching seul ne suffit-il pas ?

FR — Réponse : Deux routes de même longueur peuvent avoir propagation différente si layers, vias, reference planes et couplings diffèrent. L'objectif est timing/skew électrique, pas seulement longueur géométrique.

EN — Question: Senior question: Why is length matching alone insufficient?

EN — Answer: Two routes of equal length can have different propagation if layers, vias, reference planes and coupling differ. The goal is electrical timing/skew, not geometry alone.

24. PCIe / SerDes Channel Analysis

Q116

FR — Question : Qu'est-ce qu'un unit interval ?

FR — Réponse : La durée d'un symbole/bit selon la modulation. À mesure que data rate augmente, l'UI diminue et la marge temporelle devient plus petite.

EN — Question: What is a unit interval?

EN — Answer: The duration of one symbol/bit depending on modulation. As data rate increases, UI shrinks and timing margin becomes smaller.

Q117

FR — Question : Pourquoi insertion loss augmente-t-elle avec fréquence ?

FR — Réponse : Conductor skin effect, dielectric loss et roughness dissipent davantage d'énergie aux fréquences élevées.

EN — Question: Why does insertion loss increase with frequency?

EN — Answer: Conductor skin effect, dielectric loss and roughness dissipate more energy at higher frequencies.

Q118

FR — Question : À quoi sert equalization ?

FR — Réponse : À compenser partiellement la réponse du channel : transmitter pre-emphasis/de-emphasis, CTLE, DFE ou autres techniques côté RX/TX.

EN — Question: What is equalization used for?

EN — Answer: To partially compensate channel response using transmitter pre-emphasis/de-emphasis, CTLE, DFE or other TX/RX techniques.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

Q119

FR — Question : Pourquoi PAM4 est-il plus exigeant en SNR ?

FR — Réponse : Quatre niveaux réduisent la marge verticale entre niveaux par rapport au NRZ à amplitude comparable.

EN — Question: Why is PAM4 more demanding in SNR?

EN — Answer: Four levels reduce vertical margin between levels compared with NRZ at comparable amplitude.

Q120 [SENIOR]

FR — Question : Question senior : pourquoi un connector doit parfois être extrait en 3D séparément ?

FR — Réponse : Sa géométrie tridimensionnelle complexe peut dominer return loss/crosstalk et ne pas être représentée correctement par une approximation simple.

EN — Question: Senior question: Why should a connector sometimes be separately extracted in 3D?

EN — Answer: Its complex three-dimensional geometry can dominate return loss/crosstalk and may not be represented correctly by a simple approximation.

25. Clarity 3D Solver Fundamentals

Q121

FR — Question : Quel type de solveur est Clarity 3D ?

FR — Réponse : Un solveur électromagnétique 3D full-wave basé sur FEM avec architecture massivement parallèle pour structures complexes.

EN — Question: What type of solver is Clarity 3D?

EN — Answer: A full-wave 3D electromagnetic solver based on FEM with massively parallel architecture for complex structures.

Q122

FR — Question : Qu'est-ce qu'un full-wave solver ?

FR — Réponse : Un solveur qui traite les champs électromagnétiques avec leur propagation/coupling plutôt que seulement des équivalents lumped ou quasi-static.

EN — Question: What is a full-wave solver?

EN — Answer: A solver that treats electromagnetic fields including propagation/coupling rather than only lumped or quasi-static equivalents.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

Q123

FR — Question : Quels objets sont de bons candidats pour Clarity ?

FR — Réponse : Connector, via field, BGA/package transition, antenna/interconnect RF, complex launch, chassis-related EM structures et high-speed discontinuities.

EN — Question: What objects are good candidates for Clarity?

EN — Answer: Connectors, via fields, BGA/package transitions, antenna/RF interconnects, complex launches, chassis-related EM structures and high-speed discontinuities.

Q124

FR — Question : Pourquoi Clarity extrait-t-il des S-parameters ?

FR — Réponse : Ils capturent la relation entre ports sur une structure distribuée et sont facilement réutilisables dans SystemSI ou autres system simulations.

EN — Question: Why does Clarity extract S-parameters?

EN — Answer: They capture relationships among ports in a distributed structure and are readily reusable in SystemSI or other system simulations.

Q125 [SENIOR]

FR — Question : Question senior : pourquoi ne pas importer toute la machine mécanique dans Clarity ?

FR — Réponse : Chaque détail augmente mesh/capacity. Il faut inclure seulement les structures qui influencent les champs dans la bande d'intérêt.

EN — Question: Senior question: Why not import the entire mechanical machine into Clarity?

EN — Answer: Every detail increases mesh/capacity. Include only structures that influence fields in the frequency band of interest.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

26. Ports, Boundaries, Mesh and Convergence

Q126

FR — Question : Pourquoi le choix des ports est-il critique ?

FR — Réponse : Un port définit où et comment le solver excite/mesure le mode. Un mauvais port peut extraire une structure différente de celle souhaitée.

EN — Question: Why is port choice critical?

EN — Answer: A port defines where and how the solver excites/measures a mode. A poor port can extract a different structure than intended.

Q127

FR — Question : Qu'est-ce qu'une boundary condition ?

FR — Réponse : Une règle définissant le comportement des champs aux limites du domaine : conducteur, ouverture/radiation, symétrie ou autre condition selon le problème.

EN — Question: What is a boundary condition?

EN — Answer: A rule defining field behavior at domain boundaries: conductor, open/radiation, symmetry or another condition depending on the problem.

Q128

FR — Question : Pourquoi le mesh doit-il être raffiné localement ?

FR — Réponse : Les petits gaps, corners, vias et fortes variations de champ exigent des éléments plus fins que les grandes zones homogènes.

EN — Question: Why must the mesh be locally refined?

EN — Answer: Small gaps, corners, vias and strong field variations require finer elements than large homogeneous regions.

Q129

FR — Question : Qu'est-ce que convergence ?

FR — Réponse : Le fait que le résultat change de moins en moins lorsque le mesh/solution est raffiné selon le critère défini.

EN — Question: What is convergence?

EN — Answer: The condition where results change less and less as the mesh/solution is refined according to a defined criterion.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

Q130 [TRICK]

FR — Question : Question piège : une simulation 'converged' prouve-t-elle les ports corrects ?

FR — Réponse : Non. Elle prouve seulement la stabilité numérique du modèle défini. Un modèle physiquement mal défini peut converger parfaitement.

EN — Question: Trick question: Does a 'converged' simulation prove the ports are correct?

EN — Answer: No. It only proves numerical stability of the defined model. A physically incorrect model can converge perfectly.

27. Vias, Connectors and 3D Discontinuities

Q131

FR — Question : Pourquoi un via crée-t-il une discontinuity ?

FR — Réponse : Le signal quitte une transmission geometry et traverse barrel/pads/antipads/stub avec inductance et capacitance différentes.

EN — Question: Why does a via create a discontinuity?

EN — Answer: The signal leaves one transmission geometry and traverses barrel/pads/antipads/stub with different inductance and capacitance.

Q132

FR — Question : Qu’est-ce qu’un via stub ?

FR — Réponse : Une portion inutilisée du barrel qui peut agir comme resonator et dégrader un high-speed channel.

EN — Question: What is a via stub?

EN — Answer: An unused section of via barrel that can act as a resonator and degrade a high-speed channel.

Q133

FR — Question : Pourquoi backdrill peut-il aider ?

FR — Réponse : Il retire une grande partie du stub inutilisé, réduisant resonance/reflection à haute fréquence.

EN — Question: Why can backdrilling help?

EN — Answer: It removes much of the unused stub, reducing resonance/reflection at high frequency.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

Q134

FR — Question : Pourquoi un connector nécessite-t-il parfois un model multiport ?

FR — Réponse : Les contacts voisins se couplent; un modèle deux ports isolé ne capture pas near/far crosstalk entre lanes.

EN — Question: Why does a connector sometimes require a multiport model?

EN — Answer: Neighboring contacts couple; an isolated two-port model does not capture near/far crosstalk among lanes.

Q135 [SENIOR]

FR — Question : Question senior : quelles dimensions via faut-il valider avec fabrication ?

FR — Réponse : Finished hole, pad/antipad, plating, dielectric stackup, backdrill depth/tolerance et reference-via arrangement. Les nominales CAD seules ne suffisent pas.

EN — Question: Senior question: Which via dimensions should be validated with fabrication?

EN — Answer: Finished hole, pad/antipad, plating, dielectric stackup, backdrill depth/tolerance and reference-via arrangement. CAD nominal values alone are insufficient.

28. EMI/EMC and Clarity 3D Transient Solver

Q136

FR — Question : Quelle différence entre SI et EMI ?

FR — Réponse : SI mesure surtout qualité à l'intérieur du channel; EMI concerne énergie électromagnétique rayonnée/conduite qui peut violer une limite ou perturber d'autres systèmes.

EN — Question: What is the difference between SI and EMI?

EN — Answer: SI mainly measures quality inside the channel; EMI concerns radiated/conducted electromagnetic energy that can violate limits or disturb other systems.

Q137

FR — Question : Pourquoi un return-path discontinuity augmente-t-il EMI ?

FR — Réponse : Il augmente loop area et common-mode conversion, ce qui favorise rayonnement.

EN — Question: Why does a return-path discontinuity increase EMI?

EN — Answer: It increases loop area and common-mode conversion, promoting radiation.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

Q138

FR — Question : Qu'apporte Clarity 3D Transient Solver ?

FR — Réponse : Une approche time-domain 3D pour grandes simulations EMI/radiation et system-level transient electromagnetic problems.

EN — Question: What does Clarity 3D Transient Solver provide?

EN — Answer: A 3D time-domain approach for large EMI/radiation simulations and system-level transient electromagnetic problems.

Q139

FR — Question : Pourquoi simuler EMI avant chamber test ?

FR — Réponse : Pour identifier hotspots et design changes tôt, réduire iterations physiques et mieux préparer le prototype final.

EN — Question: Why simulate EMI before chamber testing?

EN — Answer: To identify hotspots and design changes early, reduce physical iterations and better prepare the final prototype.

Q140 [SENIOR]

FR — Question : Question senior : pourquoi simulation EMI et chamber measurement peuvent-elles diverger ?

FR — Réponse : Cables, fixture, enclosure seams, material properties, grounding, source spectra et lab setup sont difficiles à reproduire parfaitement.

EN — Question: Senior question: Why can EMI simulation and chamber measurement differ?

EN — Answer: Cables, fixtures, enclosure seams, material properties, grounding, source spectra and lab setup are difficult to reproduce perfectly.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

29. Celsius Thermal Solver and Electrothermal Coupling

Q141

FR — Question : Quel est le rôle de Celsius Thermal Solver ?

FR — Réponse : Analyser température, heat conduction et electrothermal coupling depuis chip/package/PCB jusqu'au système selon le workflow.

EN — Question: What is the role of Celsius Thermal Solver?

EN — Answer: Analyze temperature, heat conduction and electrothermal coupling from chip/package/PCB through system level depending on workflow.

Q142

FR — Question : Pourquoi l'electrothermal co-simulation est-elle différente d'une thermal-only analysis ?

FR — Réponse : Les pertes électriques chauffent la structure; la température change résistance et parfois device behavior; le solver itère ces effets couplés.

EN — Question: Why is electrothermal co-simulation different from thermal-only analysis?

EN — Answer: Electrical losses heat the structure; temperature changes resistance and sometimes device behavior; the solver iterates these coupled effects.

Q143

FR — Question : Qu'est-ce qu'une steady-state thermal analysis ?

FR — Réponse : Une solution où la température ne change plus avec le temps pour les conditions de puissance et refroidissement imposées.

EN — Question: What is a steady-state thermal analysis?

EN — Answer: A solution where temperature no longer changes with time under the imposed power and cooling conditions.

Q144

FR — Question : Qu'est-ce qu'une transient thermal analysis ?

FR — Réponse : Une simulation de l'évolution de température dans le temps lors de power steps, duty cycles ou événements de refroidissement.

EN — Question: What is transient thermal analysis?

EN — Answer: Simulation of temperature evolution over time during power steps, duty cycles or cooling events.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

Q145 [SENIOR]

FR — Question : Question senior : pourquoi un hotspot thermique peut-il modifier IR drop ?

FR — Réponse : Copper resistivity augmente avec température; le courant se redistribue et la chute de tension peut empirer localement.

EN — Question: Senior question: Why can a thermal hotspot change IR drop?

EN — Answer: Copper resistivity increases with temperature; current redistributes and voltage drop can worsen locally.

30. Celsius EC Solver and Electronics Cooling

Q146

FR — Question : À quoi sert Celsius EC Solver ?

FR — Réponse : À l'analyse de cooling électronique : airflow, temperature, heat transfer, natural/forced convection et liquid cooling dans assemblies/enclosures.

EN — Question: What is Celsius EC Solver used for?

EN — Answer: Electronics cooling analysis: airflow, temperature, heat transfer, natural/forced convection and liquid cooling in assemblies/enclosures.

Q147

FR — Question : Pourquoi CFD est-il nécessaire pour un fan/chassis ?

FR — Réponse : Le flux d'air est tridimensionnel et dépend des restrictions, pressure drops, recirculation et fan operating point.

EN — Question: Why is CFD needed for a fan/chassis?

EN — Answer: Airflow is three-dimensional and depends on restrictions, pressure drops, recirculation and fan operating point.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

Q148

FR — Question : Qu'est-ce qu'une boundary condition thermique typique ?

FR — Réponse : Ambient temperature, heat source, convection interface, airflow/fan curve ou thermal contact selon le modèle.

EN — Question: What is a typical thermal boundary condition?

EN — Answer: Ambient temperature, heat source, convection interface, airflow/fan curve or thermal contact depending on the model.

Q149

FR — Question : Pourquoi importer le MCAD avec simplification contrôlée ?

FR — Réponse : Les détails non thermiquement pertinents peuvent exploser le mesh sans améliorer le résultat. Il faut conserver flow passages et thermal paths importants.

EN — Question: Why import MCAD with controlled simplification?

EN — Answer: Thermally irrelevant details can explode the mesh without improving results. Keep important flow passages and thermal paths.

Q150 [SENIOR]

FR — Question : Question senior : pourquoi une fan CFM nominale n'est-elle pas suffisante ?

FR — Réponse : Le fan fonctionne sur une pressure-flow curve; le débit réel dépend de la résistance du système.

EN — Question: Senior question: Why is a fan's nominal CFM not sufficient?

EN — Answer: The fan operates on a pressure-flow curve; actual flow depends on system resistance.

31. Joule Heating, Thermal Feedback and Reliability

Q151

FR — Question : Qu'est-ce que Joule heating ?

FR — Réponse : La puissance dissipée par résistance électrique, localement liée à I^2R ou J^2/σ selon la formulation distribuée.

EN — Question: What is Joule heating?

EN — Answer: Power dissipated by electrical resistance, locally related to I^2R or J^2/σ in a distributed formulation.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

Q152

FR — Question : Pourquoi un neck-down peut-il devenir un thermal hotspot ?

FR — Réponse : Il augmente résistance et current density, donc dissipation par unité de volume.

EN — Question: Why can a neck-down become a thermal hotspot?

EN — Answer: It increases resistance and current density, therefore power dissipation per unit volume.

Q153

FR — Question : Quel impact la température a-t-elle sur reliability ?

FR — Réponse : Elle accélère de nombreux mécanismes de vieillissement, affecte semiconductors, capacitors, solder joints et matériaux.

EN — Question: How does temperature affect reliability?

EN — Answer: It accelerates many aging mechanisms and affects semiconductors, capacitors, solder joints and materials.

Q154

FR — Question : Pourquoi analyser current density en plus de température ?

FR — Réponse : Une zone peut respecter une température moyenne mais avoir un current crowding critique ou un via proche de limites reliability.

EN — Question: Why analyze current density in addition to temperature?

EN — Answer: A region may meet average temperature while still having critical current crowding or a via near reliability limits.

Q155 [SENIOR]

FR — Question : Question senior : comment prioriser une correction electrothermal ?

FR — Réponse : Supprimer d'abord la bottleneck électrique, améliorer copper/vias/path, puis revoir cooling. Refroidir une résistance inutile est souvent moins efficace que réduire la perte.

EN — Question: Senior question: How do you prioritize an electrothermal fix?

EN — Answer: First remove the electrical bottleneck, improve copper/vias/path, then review cooling. Cooling unnecessary resistance is often less effective than reducing the loss.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

32. Correlation with Lab Measurements

Q156

FR — Question : Pourquoi corréler simulation et mesure ?

FR — Réponse : Pour vérifier materials, models, boundary conditions et assumptions, et transformer le solver en outil prédictif plutôt qu'illustratif.

EN — Question: Why correlate simulation with measurement?

EN — Answer: To verify materials, models, boundary conditions and assumptions, turning the solver into a predictive rather than illustrative tool.

Q157

FR — Question : Quel instrument sert à mesurer TDR ?

FR — Réponse : Un TDR dédié ou certains oscilloscopes/VNA avec fonctions appropriées, selon la bande et la précision demandées.

EN — Question: What instrument is used to measure TDR?

EN — Answer: A dedicated TDR or certain oscilloscopes/VNAs with suitable capability, depending on bandwidth and accuracy needs.

Q158

FR — Question : Comment mesurer S-parameters ?

FR — Réponse : Avec un VNA et une calibration/fixture/de-embedding appropriée à la structure.

EN — Question: How are S-parameters measured?

EN — Answer: With a VNA and calibration/fixture/de-embedding appropriate to the structure.

Q159

FR — Question : Comment comparer IR drop simulé au lab ?

FR — Réponse : Mesurer avec sense points définis, currents réels et quatre fils/Kelvin lorsque nécessaire; reproduire la même condition de load/temp.

EN — Question: How do you compare simulated IR drop to lab data?

EN — Answer: Measure at defined sense points with real currents and four-wire/Kelvin technique when needed; reproduce the same load/temperature condition.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

Q160 [SENIOR]

FR — Question : Question senior : quel écart simulation-mesure est acceptable ?

FR — Réponse : Il n'existe pas un chiffre universel. Définir une tolerance selon l'usage, instrument uncertainty, model fidelity et margin de design, puis expliquer les écarts.

EN — Question: Senior question: What simulation-to-measurement error is acceptable?

EN — Answer: There is no universal number. Define tolerance based on use, instrument uncertainty, model fidelity and design margin, then explain discrepancies.

33. Automation, Tcl and Repeatable Analysis

Q161

FR — Question : Pourquoi automatiser les analyses SI/PI ?

FR — Réponse : Pour répéter setup, sweeps, extraction et reporting avec moins d'erreurs manuelles sur de nombreuses revisions.

EN — Question: Why automate SI/PI analyses?

EN — Answer: To repeat setup, sweeps, extraction and reporting with fewer manual errors across many revisions.

Q162

FR — Question : Quel langage Cadence utilise-t-il fréquemment pour automation system-analysis ?

FR — Réponse : Les workflows de formation Clarity mentionnent notamment Tcl pour automatiser certaines étapes; d'autres Cadence environments disposent aussi de leurs APIs propres.

EN — Question: Which language does Cadence commonly use for system-analysis automation?

EN — Answer: Cadence training workflows for Clarity include Tcl for automating portions of the process; other Cadence environments also have their own APIs.

Q163

FR — Question : Quelles tâches sont de bons candidats à automation ?

FR — Réponse : Batch sweeps, model import, port setup répétitif, report export, result extraction et regression checks.

EN — Question: Which tasks are good automation candidates?

EN — Answer: Batch sweeps, model import, repetitive port setup, report export, result extraction and regression checks.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

Q164

FR — Question : Pourquoi versionner les scripts et setup files ?

FR — Réponse : Pour savoir exactement quelle méthode a produit un résultat de signoff et reproduire l'analyse après ECO.

EN — Question: Why version scripts and setup files?

EN — Answer: To know exactly which method produced a signoff result and reproduce the analysis after an ECO.

Q165 [SENIOR]

FR — Question : Question senior : pourquoi garder un sanity check manuel après automation ?

FR — Réponse : Un script peut reproduire une erreur systématique avec parfaite répétabilité. Une revue de geometry, ports et critères reste nécessaire.

EN — Question: Senior question: Why keep a manual sanity check after automation?

EN — Answer: A script can reproduce a systematic error with perfect repeatability. Review of geometry, ports and criteria remains necessary.

34. Model Quality, Data Management and Review

Q166

FR — Question : Quels inputs doivent être versionnés pour une analyse ?

FR — Réponse : Layout/revision, stackup, material data, component/package models, source/load conditions, solver settings et scripts.

EN — Question: Which inputs should be version-controlled for an analysis?

EN — Answer: Layout/revision, stackup, material data, component/package models, source/load conditions, solver settings and scripts.

Q167

FR — Question : Pourquoi nommer clairement les ports et nets ?

FR — Réponse : Les résultats deviennent rapidement complexes; des noms explicites réduisent les erreurs de connexion et de reporting.

EN — Question: Why name ports and nets clearly?

EN — Answer: Results quickly become complex; explicit names reduce connection and reporting errors.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

Q168

FR — Question : Qu'est-ce qu'un model provenance record ?

FR — Réponse : L'origine, version, date et conditions d'utilisation d'un IBIS, S-parameter, SPICE ou material model.

EN — Question: What is a model provenance record?

EN — Answer: The origin, version, date and conditions of use for an IBIS, S-parameter, SPICE or material model.

Q169

FR — Question : Pourquoi conserver une baseline validée ?

FR — Réponse : Pour comparer une nouvelle revision et distinguer changement attendu d'une régression imprévue.

EN — Question: Why keep a validated baseline?

EN — Answer: To compare a new revision and distinguish expected change from unintended regression.

Q170 [SENIOR]

FR — Question : Question senior : qu'est-ce qu'un bon review package SI/PI ?

FR — Réponse : Inputs/revision, objective, assumptions, topology, solver/model fidelity, plots essentiels, pass/fail criteria, margins, anomalies et recommandations, sans noyer le reviewer dans des centaines de courbes.

EN — Question: Senior question: What makes a good SI/PI review package?

EN — Answer: Inputs/revision, objective, assumptions, topology, solver/model fidelity, key plots, pass/fail criteria, margins, anomalies and recommendations without burying the reviewer in hundreds of curves.

35. Cadence vs ANSYS vs HyperLynx

Q171

FR — Question : Quelle est la force principale du flow Cadence pour un utilisateur Allegro/OrCAD ?

FR — Réponse : L'intégration directe design-analysis : constraints, layout, Sigrity Aurora et passage vers des solveurs spécialisés sans redessiner la carte.

EN — Question: What is the main strength of the Cadence flow for an Allegro/OrCAD user?

EN — Answer: Direct design-analysis integration: constraints, layout, Sigrity Aurora and movement into specialized solvers without redrawing the board.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

Q172

FR — Question : Quel outil Cadence joue un rôle comparable à un solveur EM 3D comme HFSS ?

FR — Réponse : Clarity 3D Solver couvre la classe d'analyse full-wave 3D EM pour interconnects, packages, connectors et systèmes haute fréquence.

EN — Question: Which Cadence tool plays a role comparable to a 3D EM solver such as HFSS?

EN — Answer: Clarity 3D Solver covers the class of full-wave 3D EM analysis for interconnects, packages, connectors and high-frequency systems.

Q173

FR — Question : Quel outil Cadence couvre la thermal/electronics cooling family ?

FR — Réponse : Celsius Studio regroupe la stratégie thermal/multiphysics; Celsius Thermal Solver couvre electrothermal et Celsius EC Solver l'electronics cooling CFD.

EN — Question: Which Cadence tools cover the thermal/electronics-cooling family?

EN — Answer: Celsius Studio provides the thermal/multiphysics platform; Celsius Thermal Solver covers electrothermal analysis and Celsius EC Solver covers electronics-cooling CFD.

Q174

FR — Question : Où HyperLynx se positionne-t-il conceptuellement ?

FR — Réponse : Comme une autre famille SI/PI/PCB analysis très pratique et indépendante de l'écosystème Cadence; elle mérite son propre handbook plutôt qu'un chapitre superficiel.

EN — Question: Where does HyperLynx fit conceptually?

EN — Answer: As another practical SI/PI/PCB-analysis family independent of the Cadence ecosystem; it deserves its own handbook rather than a superficial chapter.

Q175 [SENIOR]

FR — Question : Question senior : faut-il choisir un solver par marque ?

FR — Réponse : Non. Choisir selon le problème, interfaces avec le CAD, modèle disponible, besoin de signoff, compétence équipe, corrélation lab et coût computation/licence.

EN — Question: Senior question: Should a solver be chosen by brand?

EN — Answer: No. Choose according to the problem, CAD integration, available models, signoff need, team expertise, lab correlation and computation/license cost.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

36. Senior and Trick Interview Questions

Q176 [SENIOR]

FR — Question : Question senior : comment décider entre Aurora, PowerSI, SystemSI et Clarity ?

FR — Réponse : Aurora pour in-design screening/exploration, PowerSI pour extraction frequency-domain board/package, SystemSI pour simulation channel/system block-level, Clarity pour structures true-3D complexes.

EN — Question: Senior question: How do you decide among Aurora, PowerSI, SystemSI and Clarity?

EN — Answer: Aurora for in-design screening/exploration, PowerSI for frequency-domain board/package extraction, SystemSI for block-level channel/system simulation and Clarity for complex true-3D structures.

Q177 [TRICK]

FR — Question : Question piège : si S11 est bon, le channel est-il bon ?

FR — Réponse : Non. S11 ne décrit que la réflexion à un port. Il faut aussi insertion loss, crosstalk, phase/delay, eye/BER et système TX/RX.

EN — Question: Trick question: If S11 is good, is the channel good?

EN — Answer: No. S11 only describes reflection at one port. You still need insertion loss, crosstalk, phase/delay, eye/BER and TX/RX system behavior.

Q178 [SENIOR]

FR — Question : Question senior : comment expliquer target impedance à un PCB designer ?

FR — Réponse : C’est une limite de 'raideur' du PDN : pour un changement de courant donné, l’impédance doit être suffisamment basse afin que la variation de tension reste dans la marge.

EN — Question: Senior question: How would you explain target impedance to a PCB designer?

EN — Answer: It is a PDN 'stiffness' limit: for a given current change, impedance must be low enough that voltage variation stays within margin.

Q179 [TRICK]

FR — Question : Question piège : un solver sans erreur et une courbe lisse signifient-ils que l’analyse est valide ?

FR — Réponse : Non. Ports, stackup, Dk/Df, sources, loads, model corners ou boundaries peuvent être faux. La validation commence par les inputs.

EN — Question: Trick question: Do an error-free solver run and a smooth curve mean the analysis is valid?

EN — Answer: No. Ports, stackup, Dk/Df, sources, loads, model corners or boundaries can be wrong. Validation starts with the inputs.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

Q180 [SENIOR]

FR — Question : Question senior : quelle est votre philosophie de signoff SI/PI ?

FR — Réponse : Commencer simple, augmenter la fidélité seulement où le risque le demande, conserver les mêmes critères, vérifier corners, corréler si possible au lab et documenter la marge plutôt qu'un simple pass/fail.

EN — Question: Senior question: What is your SI/PI signoff philosophy?

EN — Answer: Start simple, increase fidelity only where risk demands it, keep consistent criteria, verify corners, correlate with lab data when possible and document margin rather than only pass/fail.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

Appendix A — Practical Mini-Projects

A1. Pre-layout point-to-point topology

- Create a driver–transmission-line–receiver topology.
- Sweep trace length and source termination.
- Compare near-end and far-end waveforms.
- Derive a practical max-length / termination rule.
- Translate the result into a PCB constraint.

A2. Crosstalk screening in Aurora

- Select one victim and neighboring aggressors.
- Review stackup and reference plane.
- Identify the longest coupled region.
- Run coupling/crosstalk screening.
- Increase spacing or change layer/reference and compare margin.

A3. Celsius PowerDC rail analysis

- Define VRM source and major sinks.
- Run static IR-drop analysis.
- Plot current density and locate bottlenecks.
- Modify via count / plane neck-down.
- Re-run and document voltage margin improvement.

A4. Decap optimization

- Build a PDN model with VRM, planes/package and load.
- Plot the baseline impedance curve.
- Add candidate capacitors.
- Run OptimizePI or equivalent optimization.
- Compare cost, count and impedance margin.

A5. SystemPI voltage-ripple study

- Derive a target impedance.
- Build the PDN in block-level form.
- Apply a current transient.
- Plot rail ripple, overshoot and undershoot.
- Add decaps and compare frequency-domain and time-domain improvement.

A6. PowerSI interconnect extraction

- Select a critical differential link plus relevant references.
- Extract a multiport model.
- Plot insertion loss, return loss and crosstalk.
- Check passivity/causality requirements for reuse.
- Insert the model into a system-level channel.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

A7. SystemSI serial link

- Build TX → package → PCB → connector → PCB → package → RX.
- Use IBIS/IBIS-AMI where available.
- Run eye/BER analysis.
- Sweep one equalization or channel parameter.
- Identify the dominant margin limiter.

A8. Clarity via-field study

- Import or construct a differential via transition.
- Define ports and material stack.
- Refine mesh near pads/antipads.
- Extract S-parameters.
- Compare original and backdrilled/optimized geometry.

A9. Celsius electrothermal study

- Import a power-delivery layout with DC currents.
- Run electrical-only baseline.
- Enable thermal coupling.
- Compare resistance/IR drop at elevated temperature.
- Add airflow/heatsink assumptions where appropriate.

A10. Simulation-to-lab correlation

- Choose one measurable structure or rail.
- Record exact simulation inputs.
- Measure TDR/S-parameters/IR drop/ripple under matching conditions.
- Overlay simulation and measurement.
- Adjust only justified model parameters and document the correlation error.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

Email: ahds@engineer.com

Appendix B — Core Equations and Interpretation

Reflection coefficient — Γ = (ZL − Z0) / (ZL + Z0)

Γ = 0 means perfect match for the simple load case; |Γ| grows as mismatch increases.

Target impedance — Ztarget ≈ ΔVallowed / ΔIstep

A first-order PDN criterion; real systems may require frequency-dependent and time-domain verification.

DC voltage drop — Vdrop = I · R

Distributed solvers apply the same physics across complex copper/via networks.

Joule heating — P = I^2R

Localized high resistance and current density can create thermal hot spots.

Capacitor reactance — |XC| = 1 / (2πfC)

Real capacitors also include ESR and ESL, so impedance eventually becomes inductive.

Inductor reactance — |XL| = 2πfL

Mounting inductance can dominate a decap at high frequency.

Propagation delay — td ≈ length / propagation_velocity

Electrical timing depends on dielectric properties and routing layer, not only geometric length.

Nyquist frequency — fN = symbol_rate / 2 for binary NRZ interpretation

Useful reference, but a digital edge contains energy well beyond one frequency point.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

Appendix C — Analysis QA Checklists

Before SI extraction

- ☐ Correct PCB/package revision is loaded.
- ☐ Stackup thicknesses and Dk/Df are verified.
- ☐ Copper thickness/roughness assumptions are documented.
- ☐ Critical nets and aggressors are correctly selected.
- ☐ Reference planes and return transitions are included.
- ☐ IBIS/AMI/package models match device revision/corner.

Before PI analysis

- ☐ Sources, loads and currents are correct.
- ☐ VRM/sense points are defined correctly.
- ☐ Plane/via geometry and copper thickness are verified.
- ☐ Capacitor models include realistic ESR/ESL/bias where needed.
- ☐ Target impedance or voltage-ripple criteria are documented.
- ☐ Temperature assumptions are defined.

Before 3D EM solve

- ☐ Geometry is simplified without removing critical features.
- ☐ Ports represent the intended reference planes/modes.
- ☐ Boundaries are physically justified.
- ☐ Material conductivity/Dk/Df are verified.
- ☐ Mesh refinement captures small gaps/vias.
- ☐ Convergence is checked over the frequency band of interest.

Before thermal / CFD solve

- ☐ Power dissipation values are traceable.
- ☐ Material thermal properties are verified.
- ☐ Thermal contacts/interfaces are defined.
- ☐ Ambient/fan/flow boundary conditions are realistic.
- ☐ Heat-sink/contact assumptions are documented.
- ☐ Steady-state vs transient objective is clear.

Release / review

- ☐ Solver setup and scripts are versioned.
- ☐ Key plots use consistent scales and units.
- ☐ Pass/fail criteria and margin are shown.
- ☐ Unexpected resonances/hotspots are explained.
- ☐ At least one sanity check or independent estimate is included.
- ☐ Correlation plan or lab comparison is included when risk justifies it.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

Appendix D — Official Cadence Reference Topics

- **Sigrity X Aurora PCB Analysis** — Official Cadence datasheet for in-design SI/PI analysis integrated with Allegro X PCB Designer.
- **System-Level SI/PI Certification Path** — Cadence training path covering Aurora, PowerDC/OptimizePI, Celsius Thermal Solver, SystemSI, Clarity 3D and PowerSI.
- **Celsius PowerDC** — Official DC/thermal-analysis product and training material for IR drop, current density and electrothermal co-simulation.
- **OptimizePI** + **SystemPI** — Current Cadence training for PDN impedance, capacitor optimization and voltage-ripple analysis.
- **Sigrity PowerSI** — Official frequency-domain SI/PI extraction and model-generation material.
- **Sigrity SystemSI** — Official parallel-bus and serial-link signal-integrity solution material, including power-aware analysis and IBIS/AMI workflows.
- **Clarity 3D Solver** — Official Cadence 3D electromagnetic solver documentation and training, including S-parameter extraction and distributed computing.
- **Clarity 3D Transient Solver** — Current Cadence material for large-scale EMI/radiation and transient 3D EM analysis.
- **Celsius Studio** / **Celsius Thermal Solver** / **Celsius EC Solver** — Current Cadence thermal platform and solver material spanning electrothermal co-simulation and electronics cooling.

Version note. This handbook reflects the Cadence system-analysis product naming and public training/reference material available in September 2026, including Sigrity X Aurora, SystemSI, SystemPI, OptimizePI, Sigrity X PowerSI, Clarity 3D Solver/Transient Solver, Celsius PowerDC and the Celsius Studio thermal family. Cadence licensing bundles and GUI labels can change between releases. Always verify the installed software release and official Cadence Help before production signoff.

Conclusion / Conclusion

FR — Le point essentiel n'est pas d'apprendre un solveur isolé, mais de savoir augmenter progressivement la fidélité du modèle : règle de design → in-design screening → extraction → system simulation → 3D EM → electrothermal/CFD → corrélation labo. Cette chaîne correspond bien au travail réel d'un hardware/PCB engineer moderne.

EN — The key is not to memorize one solver, but to increase model fidelity progressively: design rule → in-design screening → extraction → system simulation → 3D EM → electrothermal/CFD → lab correlation. That chain closely matches the work of a modern hardware/PCB engineer.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.