AHDS
Annissoff Hardware Development System
Design once. Reuse forever.

Email: ahds@engineer.com

ORCAD CAPTURE 16.x–24.1 + PSPICE + PADS LAYOUT

COMPLETE PRACTICAL & INTERVIEW HANDBOOK

GUIDE PRATIQUE COMPLET & PRÉPARATION AUX ENTREVUES

220 Questions & Answers — English / Français

Main reference flow: OrCAD Capture / OrCAD X Capture 24.1, legacy 16.x–17.x context, PSpice simulation, and final PCB implementation in classic PADS Layout.

1. OrCAD Versions, Installation & Project Environment / 1. Versions OrCAD, installation et environnement de projet
2. Capture Schematic Fundamentals & Connectivity / 2. Fondamentaux de schéma Capture et connectivité
3. Libraries, Symbols, Properties & Component Data / 3. Bibliothèques, symboles, propriétés et données composants
4. Hierarchy, Annotation, ERC & Design Control / 4. Hiérarchie, annotation, ERC et contrôle de conception
5. CIS, BOM, Variants & Documentation / 5. CIS, BOM, variantes et documentation
6. PSpice Simulation & Analysis / 6. Simulation et analyse PSpice
7. Outputs, Netlists, Migration & OrCAD Troubleshooting / 7. Sorties, netlists, migration et dépannage OrCAD
8. OrCAD Capture → PADS Layout Bridge / 8. Passerelle OrCAD Capture → PADS Layout
9. PADS Layout: Libraries, Board Setup, Placement & Routing / 9. PADS Layout : bibliothèques, carte, placement et routage
10. PADS Manufacturing, Panelization & Troubleshooting / 10. PADS : fabrication, panélisation et dépannage

Scope note: PADS chapters focus on the documented OrCAD Capture → classic PADS Layout netlist/ECO workflow. PADS Professional/Xpedition terminology is identified separately where relevant.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

Email: ahds@engineer.com

HOW TO USE THIS HANDBOOK / COMMENT UTILISER CE MANUEL

EN: Each technical topic generates four interview angles: concept, practical workflow, pitfall/trick question, and troubleshooting/senior scenario. Answers are written to be spoken in an interview but remain detailed enough for study.

FR : Chaque sujet technique est traité sous quatre angles d'entrevue : concept, méthode pratique, question piège/risque et scénario de dépannage/senior. Les réponses sont formulées pour être utilisées oralement tout en restant assez détaillées pour l'étude.

Version strategy / Stratégie de version : The handbook uses 24.1 as the main OrCAD X reference because it preserves the requested 16.x–24.x span. Legacy Capture workflows are retained where they matter, especially PADS netlisting. Newer Cadence releases may move commands or add capabilities; always confirm the installed release documentation.

PADS strategy / Stratégie PADS : The final chapters deliberately use classic PADS Layout terminology—part type, decal, pad stack, Compare/ECO, CAM—because this is the established mixed-tool flow with OrCAD Capture. PADS Professional/Xpedition is a different database/workflow family.

CHAPTER MAP / PLAN DES CHAPITRES

- 1. OrCAD Versions, Installation & Project Environment / 1. Versions OrCAD, installation et environnement de projet
- 2. Capture Schematic Fundamentals & Connectivity / 2. Fondamentaux de schéma Capture et connectivité
- 3. Libraries, Symbols, Properties & Component Data / 3. Bibliothèques, symboles, propriétés et données composants
- 4. Hierarchy, Annotation, ERC & Design Control / 4. Hiérarchie, annotation, ERC et contrôle de conception
- 5. CIS, BOM, Variants & Documentation / 5. CIS, BOM, variantes et documentation
- 6. PSpice Simulation & Analysis / 6. Simulation et analyse PSpice
- 7. Outputs, Netlists, Migration & OrCAD Troubleshooting / 7. Sorties, netlists, migration et dépannage OrCAD
- 8. OrCAD Capture → PADS Layout Bridge / 8. Passerelle OrCAD Capture → PADS Layout
- 9. PADS Layout: Libraries, Board Setup, Placement & Routing / 9. PADS Layout : bibliothèques, carte, placement et routage
- 10. PADS Manufacturing, Panelization & Troubleshooting / 10. PADS : fabrication, panélisation et dépannage

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

Email: ahds@engineer.com

1. OrCAD Versions, Installation & Project Environment

1. Versions OrCAD, installation et environnement de projet

OrCAD release evolution: 16.6 to OrCAD X 24.1 / Évolution des versions OrCAD : 16.6 à OrCAD X 24.1

Q001

EN — Question: What should a hardware engineer understand about OrCAD release evolution: 16.6 to OrCAD X 24.1?

EN — Answer: OrCAD Capture kept the same core schematic database concepts across 16.x/17.x, while OrCAD X modernized the user interface, collaboration, part management, and integrated analysis workflows. A designer should know which concepts are stable and which menu paths or services changed.

FR — Question : Que doit comprendre un ingénieur hardware au sujet de Évolution des versions OrCAD : 16.6 à OrCAD X 24.1 ?

FR — Réponse : OrCAD Capture a conservé les mêmes concepts fondamentaux de base de données de schéma entre les versions 16.x/17.x, tandis qu'OrCAD X a modernisé l'interface, la collaboration, la gestion des composants et les flux d'analyse intégrés. Il faut distinguer les concepts stables des chemins de menus ou services qui ont changé.

Q002

EN — Question: How would you handle OrCAD release evolution: 16.6 to OrCAD X 24.1 in a controlled real project?

EN — Answer: When opening an old project, first create a backup, record the original tool version, open the DSN/OLB in the newer Capture version, review session-log warnings, then re-run annotation/ERC and verify outputs before saving over any source file.

FR — Question : Comment géreriez-vous Évolution des versions OrCAD : 16.6 à OrCAD X 24.1 dans un projet réel et contrôlé ?

FR — Réponse : Pour ouvrir un ancien projet, créez d'abord une sauvegarde, notez la version d'origine, ouvrez les DSN/OLB dans la version plus récente de Capture, examinez les avertissements du journal de session, puis relancez annotation/ERC et vérifiez les sorties avant d'écraser un fichier source.

Q003

EN — Question: What is a common interview trap or engineering pitfall related to OrCAD release evolution: 16.6 to OrCAD X 24.1?

EN — Answer: Do not assume a 16.6 project behaves identically after a 24.1 save. Library paths, scripts, databases, PSpice models, netlisters, and external integrations may be environment-dependent.

FR — Question : Quel est un piège d'entrevue ou risque technique courant concernant Évolution des versions OrCAD : 16.6 à OrCAD X 24.1 ?

FR — Réponse : Ne supposez pas qu'un projet 16.6 se comporte de façon identique après un enregistrement en 24.1. Les chemins de bibliothèques, scripts, bases de données, modèles PSpice, netlisters et intégrations externes peuvent dépendre de l'environnement.

Q004

EN — Question: Senior/troubleshooting scenario: how would you diagnose or validate a problem involving OrCAD release evolution: 16.6 to OrCAD X 24.1?

EN — Answer: If an interview asks whether you would immediately convert a production design, answer that you would preserve the original, test the migrated copy, compare reports/netlists/BOM, and only then establish the new authoritative revision.

FR — Question : Scénario senior/dépannage : comment diagnostiquer ou valider un problème impliquant Évolution des versions OrCAD : 16.6 à OrCAD X 24.1 ?

FR — Réponse : Si l'on vous demande en entrevue si vous convertiriez immédiatement un design de production, répondez que vous conserveriez l'original, testeriez une copie migrée, compareriez rapports/netlists/BOM, puis établiriez la nouvelle révision de référence.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

Installation, licensing and product selection / Installation, licence et sélection du produit

Q005

EN — Question: What should a hardware engineer understand about Installation, licensing and product selection?

EN — Answer: Cadence installations can include Capture, Capture CIS, PSpice, PCB tools, viewers, and optional capabilities depending on licensing. The exact executable and available commands depend on installed products and license features.

FR — Question : Que doit comprendre un ingénieur hardware au sujet de Installation, licence et sélection du produit ?

FR — Réponse : Les installations Cadence peuvent inclure Capture, Capture CIS, PSpice, outils PCB, viewers et fonctions optionnelles selon les licences. L'exécutable exact et les commandes disponibles dépendent des produits installés et des fonctions de licence.

Q006

EN — Question: How would you handle Installation, licensing and product selection in a controlled real project?

EN — Answer: Verify the installed release, hotfix, license features, environment variables, library/search paths, and documentation source before starting a controlled project.

FR — Question : Comment géreriez-vous Installation, licence et sélection du produit dans un projet réel et contrôlé ?

FR — Réponse : Vérifiez la version installée, le hotfix, les fonctions de licence, les variables d'environnement, les chemins de bibliothèques/recherche et la source de documentation avant de démarrer un projet contrôlé.

Q007

EN — Question: What is a common interview trap or engineering pitfall related to Installation, licensing and product selection?

EN — Answer: A missing menu does not always mean the feature was removed; it may be a license, workspace, installation, or product-edition issue.

FR — Question : Quel est un piège d'entrevue ou risque technique courant concernant Installation, licence et sélection du produit ?

FR — Réponse : Un menu absent ne signifie pas toujours que la fonction a été supprimée; cela peut venir de la licence, de l'espace de travail, de l'installation ou de l'édition du produit.

Q008

EN — Question: Senior/troubleshooting scenario: how would you diagnose or validate a problem involving Installation, licensing and product selection?

EN — Answer: If PSpice is unavailable on one workstation, check the license and installed package before changing the design files.

FR — Question : Scénario senior/dépannage : comment diagnostiquer ou valider un problème impliquant Installation, licence et sélection du produit ?

FR — Réponse : Si PSpice est indisponible sur un poste, vérifiez la licence et le package installé avant de modifier les fichiers de conception.

Project structure: OPJ, DSN and design resources / Structure de projet : OPJ, DSN et ressources de conception

Q009

EN — Question: What should a hardware engineer understand about Project structure: OPJ, DSN and design resources?

EN — Answer: The project file organizes the design environment, while the DSN contains the schematic design database. Projects also reference libraries, simulation profiles, reports, and other generated or supporting files.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

FR — Question : Que doit comprendre un ingénieur hardware au sujet de Structure de projet : OPJ, DSN et ressources de conception ?

FR — Réponse : Le fichier de projet organise l'environnement de conception, tandis que le DSN contient la base de données du schéma. Les projets référencent aussi des bibliothèques, profils de simulation, rapports et autres fichiers générés ou de support.

Q010

EN — Question: How would you handle Project structure: OPJ, DSN and design resources in a controlled real project?

EN — Answer: Keep project-controlled source files separate from generated outputs. Use a predictable folder structure for schematics, libraries, models, reports, netlists, BOM, simulation, and release artifacts.

FR — Question : Comment géreriez-vous Structure de projet : OPJ, DSN et ressources de conception dans un projet réel et contrôlé ?

FR — Réponse : Séparez les fichiers sources contrôlés des sorties générées. Utilisez une structure de dossiers prévisible pour schémas, bibliothèques, modèles, rapports, netlists, BOM, simulation et artefacts de release.

Q011

EN — Question: What is a common interview trap or engineering pitfall related to Project structure: OPJ, DSN and design resources?

EN — Answer: Copying only the OPJ is not a project backup; referenced DSN, OLB, models, databases, and scripts may be elsewhere.

FR — Question : Quel est un piège d'entrevue ou risque technique courant concernant Structure de projet : OPJ, DSN et ressources de conception ?

FR — Réponse : Copier uniquement le fichier OPJ n'est pas une sauvegarde de projet; les DSN, OLB, modèles, bases de données et scripts référencés peuvent se trouver ailleurs.

Q012

EN — Question: Senior/troubleshooting scenario: how would you diagnose or validate a problem involving Project structure: OPJ, DSN and design resources?

EN — Answer: For handoff, package every required dependency or document the controlled shared locations and versions.

FR — Question : Scénario senior/dépannage : comment diagnostiquer ou valider un problème impliquant Structure de projet : OPJ, DSN et ressources de conception ?

FR — Réponse : Pour un transfert, regroupez toutes les dépendances nécessaires ou documentez les emplacements partagés contrôlés et leurs versions.

Workspace, preferences, grids and units / Espace de travail, préférences, grilles et unités

Q013

EN — Question: What should a hardware engineer understand about Workspace, preferences, grids and units?

EN — Answer: Capture settings control visual behavior, grids, colors, fonts, page display, snap, and editing preferences. Consistent settings reduce accidental off-grid connectivity and improve team readability.

FR — Question : Que doit comprendre un ingénieur hardware au sujet de Espace de travail, préférences, grilles et unités ?

FR — Réponse : Les paramètres Capture contrôlent le comportement visuel, les grilles, couleurs, polices, affichage des pages, snap et préférences d'édition. Des réglages cohérents réduisent les connexions hors grille et améliorent la lisibilité en équipe.

Q014

EN — Question: How would you handle Workspace, preferences, grids and units in a controlled real project?

EN — Answer: Before editing a legacy design, inspect the existing page size, grid, units, title-block convention, and symbol style rather than forcing personal defaults.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

FR — Question : Comment géreriez-vous Espace de travail, préférences, grilles et unités dans un projet réel et contrôlé ?

FR — Réponse : Avant de modifier un ancien design, examinez le format de page, la grille, les unités, la convention de cartouche et le style des symboles au lieu d'imposer vos préférences personnelles.

Q015

EN — Question: What is a common interview trap or engineering pitfall related to Workspace, preferences, grids and units?

EN — Answer: A wire that visually touches a pin may still be electrically disconnected if the object is off-grid or the connection point is missed.

FR — Question : Quel est un piège d'entrevue ou risque technique courant concernant Espace de travail, préférences, grilles et unités ?

FR — Réponse : Un fil qui semble toucher une broche peut rester électriquement déconnecté si l'objet est hors grille ou si le point de connexion est manqué.

Q016

EN — Question: Senior/troubleshooting scenario: how would you diagnose or validate a problem involving Workspace, preferences, grids and units?

EN — Answer: When connectivity is suspicious, zoom in, inspect junctions and endpoints, then use net highlighting or connectivity reports rather than relying on appearance.

FR — Question : Scénario senior/dépannage : comment diagnostiquer ou valider un problème impliquant Espace de travail, préférences, grilles et unités ?

FR — Réponse : Quand la connectivité semble douteuse, zoomez, inspectez jonctions et extrémités, puis utilisez la mise en surbrillance du net ou les rapports de connectivité plutôt que l'apparence.

Session log, messages and controlled saves / Journal de session, messages et enregistrements contrôlés

Q017

EN — Question: What should a hardware engineer understand about Session log, messages and controlled saves?

EN — Answer: The Capture session log is a primary diagnostic source for netlisting, library, annotation, ERC, and script errors. It should be reviewed instead of dismissing warnings automatically.

FR — Question : Que doit comprendre un ingénieur hardware au sujet de Journal de session, messages et enregistrements contrôlés ?

FR — Réponse : Le journal de session Capture est une source de diagnostic principale pour les erreurs de netlist, bibliothèque, annotation, ERC et scripts. Il faut l'examiner plutôt que d'ignorer systématiquement les avertissements.

Q018

EN — Question: How would you handle Session log, messages and controlled saves in a controlled real project?

EN — Answer: After any major operation, review the session log, save deliberately, and archive generated reports with the design revision when they are release evidence.

FR — Question : Comment géreriez-vous Journal de session, messages et enregistrements contrôlés dans un projet réel et contrôlé ?

FR — Réponse : Après toute opération importante, examinez le journal de session, enregistrez volontairement et archivez les rapports générés avec la révision lorsqu'ils constituent une preuve de release.

Q019

EN — Question: What is a common interview trap or engineering pitfall related to Session log, messages and controlled saves?

EN — Answer: A command that completes without a pop-up is not proof it completed without warnings.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

Email: ahds@engineer.com

FR — Question : Quel est un piège d'entrevue ou risque technique courant concernant Journal de session, messages et enregistrements contrôlés ?

FR — Réponse : Une commande qui se termine sans fenêtre d'erreur ne prouve pas qu'elle s'est terminée sans avertissement.

Q020

EN — Question: Senior/troubleshooting scenario: how would you diagnose or validate a problem involving Session log, messages and controlled saves?

EN — Answer: If a netlist or BOM seems incomplete, the session log is one of the first places to inspect for missing properties, unresolved libraries, or formatter errors.

FR — Question : Scénario senior/dépannage : comment diagnostiquer ou valider un problème impliquant Journal de session, messages et enregistrements contrôlés ?

FR — Réponse : Si une netlist ou un BOM semble incomplet, le journal de session est l'un des premiers endroits à vérifier pour des propriétés manquantes, bibliothèques non résolues ou erreurs de formatter.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

2. Capture Schematic Fundamentals & Connectivity

2. Fondamentaux de schéma Capture et connectivité

Pages, parts, wires and junctions / Pages, composants, fils et jonctions

Q021

EN — Question: What should a hardware engineer understand about Pages, parts, wires and junctions?

EN — Answer: A schematic is built from placed part instances, wires, junctions, labels, power symbols, and page-to-page connectivity objects. Electrical intent depends on object connectivity, not only graphics.

FR — Question : Que doit comprendre un ingénieur hardware au sujet de Pages, composants, fils et jonctions ?

FR — Réponse : Un schéma est construit avec des instances de composants, fils, jonctions, labels, symboles d'alimentation et objets de connectivité entre pages. L'intention électrique dépend de la connectivité des objets, pas seulement du graphisme.

Q022

EN — Question: How would you handle Pages, parts, wires and junctions in a controlled real project?

EN — Answer: Place parts on-grid, wire pin connection points explicitly, add junctions where required, and use net highlighting to validate connectivity before continuing.

FR — Question : Comment géreriez-vous Pages, composants, fils et jonctions dans un projet réel et contrôlé ?

FR — Réponse : Placez les composants sur la grille, câblez explicitement les points de connexion des broches, ajoutez les jonctions nécessaires et utilisez la surbrillance des nets pour valider la connectivité.

Q023

EN — Question: What is a common interview trap or engineering pitfall related to Pages, parts, wires and junctions?

EN — Answer: Crossing wires are not automatically connected in every situation; junction conventions matter.

FR — Question : Quel est un piège d'entrevue ou risque technique courant concernant Pages, composants, fils et jonctions ?

FR — Réponse : Des fils qui se croisent ne sont pas automatiquement connectés dans toutes les situations; les conventions de jonction sont importantes.

Q024

EN — Question: Senior/troubleshooting scenario: how would you diagnose or validate a problem involving Pages, parts, wires and junctions?

EN — Answer: If two pins should be on the same net but do not appear together in the netlist, inspect junctions, labels, hierarchy, and hidden power connections.

FR — Question : Scénario senior/dépannage : comment diagnostiquer ou valider un problème impliquant Pages, composants, fils et jonctions ?

FR — Réponse : Si deux broches doivent appartenir au même net mais ne se retrouvent pas ensemble dans la netlist, inspectez jonctions, labels, hiérarchie et connexions d'alimentation cachées.

Net aliases and meaningful signal naming / Alias de nets et nommage significatif des signaux

Q025

EN — Question: What should a hardware engineer understand about Net aliases and meaningful signal naming?

EN — Answer: Net aliases assign readable electrical names to connectivity. Good names make reviews, simulation, PCB transfer, debugging, and manufacturing reports easier to understand.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

FR — Question : Que doit comprendre un ingénieur hardware au sujet de Alias de nets et nommage significatif des signaux ?

FR — Réponse : Les alias de nets attribuent des noms électriques lisibles à la connectivité. De bons noms facilitent revue, simulation, transfert PCB, dépannage et rapports de fabrication.

Q026

EN — Question: How would you handle Net aliases and meaningful signal naming in a controlled real project?

EN — Answer: Use stable, descriptive names and a documented convention for rails, differential pairs, buses, clocks, resets, and interfaces.

FR — Question : Comment géreriez-vous Alias de nets et nommage significatif des signaux dans un projet réel et contrôlé ?

FR — Réponse : Utilisez des noms stables et descriptifs avec une convention documentée pour rails, paires différentielles, bus, horloges, resets et interfaces.

Q027

EN — Question: What is a common interview trap or engineering pitfall related to Net aliases and meaningful signal naming?

EN — Answer: Renaming a net can affect constraints, PCB ECO, scripts, test documentation, and interface contracts even if the electrical connection is unchanged.

FR — Question : Quel est un piège d'entrevue ou risque technique courant concernant Alias de nets et nommage significatif des signaux ?

FR — Réponse : Renommer un net peut affecter contraintes, ECO PCB, scripts, documentation de test et interfaces même si la connexion électrique reste identique.

Q028

EN — Question: Senior/troubleshooting scenario: how would you diagnose or validate a problem involving Net aliases and meaningful signal naming?

EN — Answer: Before renaming a production net, search downstream references and compare the generated netlist/ECO.

FR — Question : Scénario senior/dépannage : comment diagnostiquer ou valider un problème impliquant Alias de nets et nommage significatif des signaux ?

FR — Réponse : Avant de renommer un net de production, recherchez les références en aval et comparez la netlist/ECO générée.

Off-page connectors and page-to-page connectivity / Connecteurs hors page et connectivité entre pages

Q029

EN — Question: What should a hardware engineer understand about Off-page connectors and page-to-page connectivity?

EN — Answer: Off-page connectors provide named connectivity across schematic pages without drawing one continuous wire. Their scope and naming must match the intended design structure.

FR — Question : Que doit comprendre un ingénieur hardware au sujet de Connecteurs hors page et connectivité entre pages ?

FR — Réponse : Les connecteurs hors page assurent une connectivité nommée entre pages sans tracer un fil continu. Leur portée et leur nom doivent correspondre à la structure voulue du design.

Q030

EN — Question: How would you handle Off-page connectors and page-to-page connectivity in a controlled real project?

EN — Answer: Use consistent direction, naming, and page references; verify that signals intended to connect actually share the same logical name and hierarchy context.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

FR — Question : Comment géreriez-vous Connecteurs hors page et connectivité entre pages dans un projet réel et contrôlé ?

FR — Réponse : Utilisez une direction, un nommage et des références de page cohérents; vérifiez que les signaux destinés à être connectés partagent le même nom logique et le même contexte hiérarchique.

Q031

EN — Question: What is a common interview trap or engineering pitfall related to Off-page connectors and page-to-page connectivity?

EN — Answer: A matching visible text string is not always enough if hierarchy scope differs.

FR — Question : Quel est un piège d'entrevue ou risque technique courant concernant Connecteurs hors page et connectivité entre pages ?

FR — Réponse : Un texte visiblement identique ne suffit pas toujours si la portée hiérarchique diffère.

Q032

EN — Question: Senior/troubleshooting scenario: how would you diagnose or validate a problem involving Off-page connectors and page-to-page connectivity?

EN — Answer: When a multi-page signal is open in PCB netlist, trace it through off-page connectors and hierarchical ports page by page.

FR — Question : Scénario senior/dépannage : comment diagnostiquer ou valider un problème impliquant Connecteurs hors page et connectivité entre pages ?

FR — Réponse : Lorsqu'un signal multi-page apparaît ouvert dans la netlist PCB, suivez-le page par page à travers les connecteurs hors page et ports hiérarchiques.

Buses, bus entries and grouped signals / Bus, entrées de bus et signaux groupés

Q033

EN — Question: What should a hardware engineer understand about Buses, bus entries and grouped signals?

EN — Answer: Bus graphics organize related signals and reduce schematic clutter, but each member still needs correct electrical naming and entry connectivity.

FR — Question : Que doit comprendre un ingénieur hardware au sujet de Bus, entrées de bus et signaux groupés ?

FR — Réponse : Les graphismes de bus organisent des signaux connexes et réduisent l'encombrement du schéma, mais chaque membre doit conserver un nom électrique et une entrée corrects.

Q034

EN — Question: How would you handle Buses, bus entries and grouped signals in a controlled real project?

EN — Answer: Define a consistent bus naming convention, connect entries cleanly, and verify individual member nets rather than assuming the bus line creates connectivity automatically.

FR — Question : Comment géreriez-vous Bus, entrées de bus et signaux groupés dans un projet réel et contrôlé ?

FR — Réponse : Définissez une convention de nommage cohérente, connectez proprement les entrées et vérifiez les nets individuels au lieu de supposer que la ligne de bus crée automatiquement la connectivité.

Q035

EN — Question: What is a common interview trap or engineering pitfall related to Buses, bus entries and grouped signals?

EN — Answer: A bus is not one electrical net; it is a graphical grouping of multiple nets.

FR — Question : Quel est un piège d'entrevue ou risque technique courant concernant Bus, entrées de bus et signaux groupés ?

FR — Réponse : Un bus n'est pas un seul net électrique; c'est un regroupement graphique de plusieurs nets.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

Q036

EN — Question: Senior/troubleshooting scenario: how would you diagnose or validate a problem involving Buses, bus entries and grouped signals?

EN — Answer: If one bus member is missing, inspect the exact member name and entry connection rather than the entire bus graphic first.

FR — Question : Scénario senior/dépannage : comment diagnostiquer ou valider un problème impliquant Bus, entrées de bus et signaux groupés ?

FR — Réponse : Si un membre du bus manque, inspectez d'abord son nom exact et sa connexion d'entrée plutôt que tout le graphique de bus.

Power symbols, hidden power pins and global nets / Symboles d'alimentation, broches cachées et nets globaux

Q037

EN — Question: What should a hardware engineer understand about Power symbols, hidden power pins and global nets?

EN — Answer: Power symbols and hidden power pins can create global connectivity that is not obvious from local wiring. This can simplify schematics but also create silent mistakes if naming conventions are inconsistent.

FR — Question : Que doit comprendre un ingénieur hardware au sujet de Symboles d'alimentation, broches cachées et nets globaux ?

FR — Réponse : Les symboles d'alimentation et broches cachées peuvent créer une connectivité globale peu visible dans le câblage local. Cela simplifie les schémas mais peut aussi provoquer des erreurs silencieuses si le nommage est incohérent.

Q038

EN — Question: How would you handle Power symbols, hidden power pins and global nets in a controlled real project?

EN — Answer: Prefer explicit, reviewable power connectivity for critical rails, document hidden-pin behavior, and verify rail membership with connectivity reports.

FR — Question : Comment géreriez-vous Symboles d'alimentation, broches cachées et nets globaux dans un projet réel et contrôlé ?

FR — Réponse : Préférez une connectivité d'alimentation explicite et vérifiable pour les rails critiques, documentez les broches cachées et vérifiez l'appartenance aux rails avec les rapports de connectivité.

Q039

EN — Question: What is a common interview trap or engineering pitfall related to Power symbols, hidden power pins and global nets?

EN — Answer: A hidden power pin may connect to a global net even when no visible wire is drawn.

FR — Question : Quel est un piège d'entrevue ou risque technique courant concernant Symboles d'alimentation, broches cachées et nets globaux ?

FR — Réponse : Une broche d'alimentation cachée peut être connectée à un net global même sans fil visible.

Q040

EN — Question: Senior/troubleshooting scenario: how would you diagnose or validate a problem involving Power symbols, hidden power pins and global nets?

EN — Answer: If a device is unexpectedly connected to VCC or GND, inspect its library definition and hidden-pin names.

FR — Question : Scénario senior/dépannage : comment diagnostiquer ou valider un problème impliquant Symboles d'alimentation, broches cachées et nets globaux ?

FR — Réponse : Si un composant est connecté de façon inattendue à VCC ou GND, inspectez sa définition de bibliothèque et les noms de broches cachées.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

Email: ahds@engineer.com

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

Email: ahds@engineer.com

3. Libraries, Symbols, Properties & Component Data

3. Bibliothèques, symboles, propriétés et données composants

Creating and managing OLB symbol libraries / Création et gestion des bibliothèques de symboles OLB

Q041

EN — Question: What should a hardware engineer understand about Creating and managing OLB symbol libraries?

EN — Answer: OrCAD Capture libraries store schematic part definitions. A controlled library should define geometry, pins, package sections, properties, and naming conventions consistently.

FR — Question : Que doit comprendre un ingénieur hardware au sujet de Création et gestion des bibliothèques de symboles OLB ?

FR — Réponse : Les bibliothèques OrCAD Capture stockent les définitions de composants schématiques. Une bibliothèque contrôlée doit définir géométrie, broches, sections de boîtier, propriétés et conventions de nommage de façon cohérente.

Q042

EN — Question: How would you handle Creating and managing OLB symbol libraries in a controlled real project?

EN — Answer: Create a project or corporate library, create the part, define body graphics and pins from the datasheet, save it, then place an instance and validate pin numbers and properties in a test schematic.

FR — Question : Comment géreriez-vous Création et gestion des bibliothèques de symboles OLB dans un projet réel et contrôlé ?

FR — Réponse : Créez une bibliothèque projet ou entreprise, créez le composant, définissez le corps et les broches à partir de la datasheet, enregistrez, puis placez une instance et validez numéros de broches et propriétés dans un schéma de test.

Q043

EN — Question: What is a common interview trap or engineering pitfall related to Creating and managing OLB symbol libraries?

EN — Answer: Do not edit a vendor or shared library in place without revision control; the same symbol may be used by many released designs.

FR — Question : Quel est un piège d’entrevue ou risque technique courant concernant Création et gestion des bibliothèques de symboles OLB ?

FR — Réponse : Ne modifiez pas directement une bibliothèque fournisseur ou partagée sans gestion de révision; le même symbole peut être utilisé par de nombreux designs déjà publiés.

Q044

EN — Question: Senior/troubleshooting scenario: how would you diagnose or validate a problem involving Creating and managing OLB symbol libraries?

EN — Answer: If a library symbol is corrected after placement, determine whether existing instances are cached or need explicit update/replacement.

FR — Question : Scénario senior/dépannage : comment diagnostiquer ou valider un problème impliquant Création et gestion des bibliothèques de symboles OLB ?

FR — Réponse : Si un symbole est corrigé après placement, déterminez si les instances existantes sont mises en cache ou nécessitent une mise à jour/remplacement explicite.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

Pin names, pin numbers and electrical types / Noms de broches, numéros et types électriques

Q045

EN — Question: What should a hardware engineer understand about Pin names, pin numbers and electrical types?

EN — Answer: Pin number maps to the physical package pad, while pin name describes function. Electrical type influences ERC behavior. All three must agree with the datasheet and PCB footprint.

FR — Question : Que doit comprendre un ingénieur hardware au sujet de Noms de broches, numéros et types électriques ?

FR — Réponse : Le numéro de broche correspond au pad physique, le nom décrit la fonction et le type électrique influence l'ERC. Les trois doivent être cohérents avec la datasheet et le footprint PCB.

Q046

EN — Question: How would you handle Pin names, pin numbers and electrical types in a controlled real project?

EN — Answer: Build a pin table from the datasheet, double-check package variants, assign electrical types, and independently review power and no-connect pins before release.

FR — Question : Comment géreriez-vous Noms de broches, numéros et types électriques dans un projet réel et contrôlé ?

FR — Réponse : Construisez une table de broches à partir de la datasheet, vérifiez les variantes de boîtier, assignez les types électriques et revoyez séparément les broches d'alimentation et non connectées avant release.

Q047

EN — Question: What is a common interview trap or engineering pitfall related to Pin names, pin numbers and electrical types?

EN — Answer: A symbol that looks correct can still produce a wrong PCB if one pin number is wrong.

FR — Question : Quel est un piège d'entrevue ou risque technique courant concernant Noms de broches, numéros et types électriques ?

FR — Réponse : Un symbole visuellement correct peut tout de même produire un PCB incorrect si un seul numéro de broche est faux.

Q048

EN — Question: Senior/troubleshooting scenario: how would you diagnose or validate a problem involving Pin names, pin numbers and electrical types?

EN — Answer: For an interview, the strongest answer is that pin-number validation is a library QA task tied to the exact package, not a cosmetic schematic check.

FR — Question : Scénario senior/dépannage : comment diagnostiquer ou valider un problème impliquant Noms de broches, numéros et types électriques ?

FR — Réponse : En entrevue, la meilleure réponse est que la validation des numéros de broches est une tâche QA de bibliothèque liée au boîtier exact, pas un simple contrôle graphique.

Multi-section parts, gates and package units / Composants multi-sections, portes et unités de boîtier

Q049

EN — Question: What should a hardware engineer understand about Multi-section parts, gates and package units?

EN — Answer: Multi-section parts represent several logical units inside one physical package. Correct packaging rules keep unit references and shared pins synchronized.

FR — Question : Que doit comprendre un ingénieur hardware au sujet de Composants multi-sections, portes et unités de boîtier ?

FR — Réponse : Les composants multi-sections représentent plusieurs unités logiques dans un même boîtier physique. Des règles de packaging correctes synchronisent références d'unités et broches communes.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

Q050

EN — Question: How would you handle Multi-section parts, gates and package units in a controlled real project?

EN — Answer: Define the number of sections, pin mapping for each section, common power pins, and swappable units only when the physical part truly permits it.

FR — Question : Comment géreriez-vous Composants multi-sections, portes et unités de boîtier dans un projet réel et contrôlé ?

FR — Réponse : Définissez le nombre de sections, le mapping de broches de chaque section, les broches d'alimentation communes et les unités interchangeables seulement si le composant physique le permet réellement.

Q051

EN — Question: What is a common interview trap or engineering pitfall related to Multi-section parts, gates and package units?

EN — Answer: Gate swapping or pin swapping can create PCB optimization opportunities but must preserve functional equivalence and schematic back-annotation discipline.

FR — Question : Quel est un piège d'entrevue ou risque technique courant concernant Composants multi-sections, portes et unités de boîtier ?

FR — Réponse : Le swapping de portes ou broches peut aider à optimiser le PCB mais doit préserver l'équivalence fonctionnelle et une discipline de rétro-annotation du schéma.

Q052

EN — Question: Senior/troubleshooting scenario: how would you diagnose or validate a problem involving Multi-section parts, gates and package units?

EN — Answer: If one op-amp unit is moved to another gate during layout, ensure the schematic and documentation are updated consistently before release.

FR — Question : Scénario senior/dépannage : comment diagnostiquer ou valider un problème impliquant Composants multi-sections, portes et unités de boîtier ?

FR — Réponse : Si une unité d'ampli op est déplacée vers une autre porte pendant le layout, assurez-vous que le schéma et la documentation sont mis à jour de façon cohérente avant release.

PCB Footprint property and package mapping / Propriété PCB Footprint et association au boîtier

Q053

EN — Question: What should a hardware engineer understand about PCB Footprint property and package mapping?

EN — Answer: Capture can carry a PCB Footprint property that downstream tools use to select the physical package. In an OrCAD-to-PADS flow, the value must match the footprint/decal naming expected by the PADS library or translation workflow.

FR — Question : Que doit comprendre un ingénieur hardware au sujet de Propriété PCB Footprint et association au boîtier ?

FR — Réponse : Capture peut porter une propriété PCB Footprint utilisée par les outils en aval pour sélectionner le boîtier physique. Dans un flux OrCAD-vers-PADS, la valeur doit correspondre au nom de footprint/decal attendu par la bibliothèque PADS ou le workflow de traduction.

Q054

EN — Question: How would you handle PCB Footprint property and package mapping in a controlled real project?

EN — Answer: Assign the footprint only after package confirmation, use controlled naming, then run a report to find blank, invalid, or inconsistent footprint properties before netlist generation.

FR — Question : Comment géreriez-vous Propriété PCB Footprint et association au boîtier dans un projet réel et contrôlé ?

FR — Réponse : N'assignez le footprint qu'après confirmation du boîtier, utilisez un nommage contrôlé, puis exécutez un rapport pour trouver les propriétés vides, invalides ou incohérentes avant génération de netlist.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

Q055

EN — Question: What is a common interview trap or engineering pitfall related to PCB Footprint property and package mapping?

EN — Answer: A valid schematic symbol does not guarantee a valid PCB package; package mapping is a separate design obligation.

FR — Question : Quel est un piège d'entrevue ou risque technique courant concernant Propriété PCB Footprint et association au boîtier ?

FR — Réponse : Un symbole schématique valide ne garantit pas un boîtier PCB valide; le mapping de boîtier est une obligation de conception distincte.

Q056

EN — Question: Senior/troubleshooting scenario: how would you diagnose or validate a problem involving PCB Footprint property and package mapping?

EN — Answer: If PADS imports parts but reports missing decals, compare the exact Capture footprint property with PADS library decal names and package variants.

FR — Question : Scénario senior/dépannage : comment diagnostiquer ou valider un problème impliquant Propriété PCB Footprint et association au boîtier ?

FR — Réponse : Si PADS importe les composants mais signale des decals manquants, comparez exactement la propriété footprint de Capture avec les noms de decals et variantes de boîtier dans PADS.

Custom properties, MPN, tolerance and engineering metadata / Propriétés personnalisées, MPN, tolérance et métadonnées

Q057

EN — Question: What should a hardware engineer understand about Custom properties, MPN, tolerance and engineering metadata?

EN — Answer: Capture parts can carry manufacturer, MPN, tolerance, voltage, value, lifecycle, assembly, and other properties used by BOM, CIS, scripts, or downstream processes.

FR — Question : Que doit comprendre un ingénieur hardware au sujet de Propriétés personnalisées, MPN, tolérance et métadonnées ?

FR — Réponse : Les composants Capture peuvent porter fabricant, MPN, tolérance, tension, valeur, cycle de vie, assemblage et autres propriétés utilisées par BOM, CIS, scripts ou processus en aval.

Q058

EN — Question: How would you handle Custom properties, MPN, tolerance and engineering metadata in a controlled real project?

EN — Answer: Define a company property schema, make required fields explicit, and generate validation reports before release.

FR — Question : Comment géreriez-vous Propriétés personnalisées, MPN, tolérance et métadonnées dans un projet réel et contrôlé ?

FR — Réponse : Définissez un schéma de propriétés d'entreprise, rendez explicites les champs obligatoires et générez des rapports de validation avant release.

Q059

EN — Question: What is a common interview trap or engineering pitfall related to Custom properties, MPN, tolerance and engineering metadata?

EN — Answer: Free-form properties quickly become inconsistent if capitalization, units, delimiters, and alternate-part rules are not controlled.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

Email: ahds@engineer.com

FR — Question : Quel est un piège d'entrevue ou risque technique courant concernant Propriétés personnalisées, MPN, tolérance et métadonnées ?

FR — Réponse : Les propriétés libres deviennent rapidement incohérentes si capitalisation, unités, délimiteurs et règles d'alternatives ne sont pas contrôlés.

Q060

EN — Question: Senior/troubleshooting scenario: how would you diagnose or validate a problem involving Custom properties, MPN, tolerance and engineering metadata?

EN — Answer: A BOM mismatch is often a data-governance problem rather than a drawing problem; compare instance properties, database fields, and variant rules.

FR — Question : Scénario senior/dépannage : comment diagnostiquer ou valider un problème impliquant Propriétés personnalisées, MPN, tolérance et métadonnées ?

FR — Réponse : Une incohérence de BOM est souvent un problème de gouvernance des données plutôt qu'un problème de dessin; comparez propriétés d'instances, champs de base de données et règles de variante.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

Email: ahds@engineer.com

4. Hierarchy, Annotation, ERC & Design Control

4. Hiérarchie, annotation, ERC et contrôle de conception

Hierarchical blocks, ports and reusable design / Blocs hiérarchiques, ports et réutilisation de conception

Q061

EN — Question: What should a hardware engineer understand about Hierarchical blocks, ports and reusable design?

EN — Answer: Hierarchy organizes large designs into functional blocks with explicit interfaces. This improves readability and reuse but requires disciplined port naming and scope.

FR — Question : Que doit comprendre un ingénieur hardware au sujet de Blocs hiérarchiques, ports et réutilisation de conception ?

FR — Réponse : La hiérarchie organise les grands designs en blocs fonctionnels avec des interfaces explicites. Elle améliore lisibilité et réutilisation mais exige une discipline de nommage et de portée des ports.

Q062

EN — Question: How would you handle Hierarchical blocks, ports and reusable design in a controlled real project?

EN — Answer: Define block boundaries by function, use explicit hierarchical ports, document power and control interfaces, then validate connectivity after any block reuse.

FR — Question : Comment géreriez-vous Blocs hiérarchiques, ports et réutilisation de conception dans un projet réel et contrôlé ?

FR — Réponse : Définissez les limites de bloc par fonction, utilisez des ports hiérarchiques explicites, documentez interfaces d'alimentation et de contrôle, puis validez la connectivité après toute réutilisation.

Q063

EN — Question: What is a common interview trap or engineering pitfall related to Hierarchical blocks, ports and reusable design?

EN — Answer: A hierarchy can hide connectivity mistakes if local and global net names are mixed carelessly.

FR — Question : Quel est un piège d'entrevue ou risque technique courant concernant Blocs hiérarchiques, ports et réutilisation de conception ?

FR — Réponse : Une hiérarchie peut masquer des erreurs de connectivité si les noms de nets locaux et globaux sont mélangés sans discipline.

Q064

EN — Question: Senior/troubleshooting scenario: how would you diagnose or validate a problem involving Hierarchical blocks, ports and reusable design?

EN — Answer: When one reused block behaves differently in netlist, compare port mapping and instance properties rather than the graphics alone.

FR — Question : Scénario senior/dépannage : comment diagnostiquer ou valider un problème impliquant Blocs hiérarchiques, ports et réutilisation de conception ?

FR — Réponse : Lorsqu'un bloc réutilisé se comporte différemment dans la netlist, comparez le mapping des ports et les propriétés d'instance plutôt que le graphisme seul.

Reference designator annotation / Annotation des références

Q065

EN — Question: What should a hardware engineer understand about Reference designator annotation?

EN — Answer: Annotation assigns unique reference designators such as R, C, U, and J to placed parts. It is part of design identity and affects BOM, PCB ECO, test, and documentation.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

FR — Question : Que doit comprendre un ingénieur hardware au sujet de Annotation des références ?

FR — Réponse : L'annotation attribue des références uniques comme R, C, U et J aux composants. Elle fait partie de l'identité du design et affecte BOM, ECO PCB, test et documentation.

Q066

EN — Question: How would you handle Reference designator annotation in a controlled real project?

EN — Answer: Choose the annotation scope and strategy, preserve stable references after PCB placement whenever possible, and generate change reports when re-annotation is unavoidable.

FR — Question : Comment géreriez-vous Annotation des références dans un projet réel et contrôlé ?

FR — Réponse : Choisissez la portée et la stratégie d'annotation, conservez les références stables après placement PCB si possible et générez des rapports de changement lorsqu'une réannotation est inévitable.

Q067

EN — Question: What is a common interview trap or engineering pitfall related to Reference designator annotation?

EN — Answer: Re-annotating late can invalidate assembly drawings, test fixtures, ECO histories, and service documentation.

FR — Question : Quel est un piège d'entrevue ou risque technique courant concernant Annotation des références ?

FR — Réponse : Une réannotation tardive peut invalider dessins d'assemblage, fixtures de test, historiques ECO et documentation de maintenance.

Q068

EN — Question: Senior/troubleshooting scenario: how would you diagnose or validate a problem involving Reference designator annotation?

EN — Answer: If duplicate reference errors appear, locate copied or unannotated sections before renumbering the entire design.

FR — Question : Scénario senior/dépannage : comment diagnostiquer ou valider un problème impliquant Annotation des références ?

FR — Réponse : Si des références dupliquées apparaissent, localisez les sections copiées ou non annotées avant de renuméroter tout le design.

Electrical Rules Check and pin-type matrix / Electrical Rules Check et matrice des types de broches

Q069

EN — Question: What should a hardware engineer understand about Electrical Rules Check and pin-type matrix?

EN — Answer: ERC uses pin electrical types and connectivity rules to detect suspicious conditions such as output-to-output connections, unconnected required pins, or conflicting drivers.

FR — Question : Que doit comprendre un ingénieur hardware au sujet de Electrical Rules Check et matrice des types de broches ?

FR — Réponse : L'ERC utilise les types électriques des broches et les règles de connectivité pour détecter des conditions suspectes comme sorties reliées entre elles, broches requises non connectées ou drivers en conflit.

Q070

EN — Question: How would you handle Electrical Rules Check and pin-type matrix in a controlled real project?

EN — Answer: Configure the rule matrix for the project, run ERC, review every marker, and document intentional exceptions rather than blanket-ignoring classes of errors.

FR — Question : Comment géreriez-vous Electrical Rules Check et matrice des types de broches dans un projet réel et contrôlé ?

FR — Réponse : Configurez la matrice de règles pour le projet, exécutez l'ERC, examinez chaque marqueur et documentez les exceptions intentionnelles au lieu d'ignorer globalement des classes d'erreurs.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

Q071

EN — Question: What is a common interview trap or engineering pitfall related to Electrical Rules Check and pin-type matrix?

EN — Answer: Zero ERC errors does not prove the schematic is electrically correct; ERC cannot validate wrong pin numbers, wrong component values, or missing design intent.

FR — Question : Quel est un piège d'entrevue ou risque technique courant concernant Electrical Rules Check et matrice des types de broches ?

FR — Réponse : Zéro erreur ERC ne prouve pas que le schéma est électriquement correct; l'ERC ne valide pas un mauvais numéro de broche, une mauvaise valeur ou une intention manquante.

Q072

EN — Question: Senior/troubleshooting scenario: how would you diagnose or validate a problem involving Electrical Rules Check and pin-type matrix?

EN — Answer: An interview trick question is whether ERC replaces peer review: it does not; it is one automated layer in a broader review process.

FR — Question : Scénario senior/dépannage : comment diagnostiquer ou valider un problème impliquant Electrical Rules Check et matrice des types de broches ?

FR — Réponse : Une question piège d'entrevue consiste à demander si l'ERC remplace la revue par un pair : non, c'est une couche automatisée parmi d'autres.

No-connects, unused pins and intentional exceptions / No-connects, broches inutilisées et exceptions intentionnelles

Q073

EN — Question: What should a hardware engineer understand about No-connects, unused pins and intentional exceptions?

EN — Answer: Unused pins should be represented intentionally so reviewers and ERC can distinguish deliberate no-connects from omissions.

FR — Question : Que doit comprendre un ingénieur hardware au sujet de No-connects, broches inutilisées et exceptions intentionnelles ?

FR — Réponse : Les broches inutilisées doivent être représentées intentionnellement afin que les réviseurs et l'ERC distinguent un no-connect volontaire d'un oubli.

Q074

EN — Question: How would you handle No-connects, unused pins and intentional exceptions in a controlled real project?

EN — Answer: Follow the component datasheet for unused input handling, place no-connect indicators where appropriate, and document special cases such as test points or optional population.

FR — Question : Comment géreriez-vous No-connects, broches inutilisées et exceptions intentionnelles dans un projet réel et contrôlé ?

FR — Réponse : Suivez la datasheet pour le traitement des entrées inutilisées, placez les indicateurs no-connect appropriés et documentez les cas spéciaux comme points de test ou population optionnelle.

Q075

EN — Question: What is a common interview trap or engineering pitfall related to No-connects, unused pins and intentional exceptions?

EN — Answer: Leaving a digital input floating may be a real hardware error even if the schematic tool allows it.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

FR — Question : Quel est un piège d'entrevue ou risque technique courant concernant No-connects, broches inutilisées et exceptions intentionnelles ?

FR — Réponse : Laisser une entrée numérique flottante peut être une vraie erreur matérielle même si l'outil de schéma l'autorise.

Q076

EN — Question: Senior/troubleshooting scenario: how would you diagnose or validate a problem involving No-connects, unused pins and intentional exceptions?

EN — Answer: When an ERC warning is intentionally waived, record the engineering reason so the same warning is not rediscovered every review.

FR — Question : Scénario senior/dépannage : comment diagnostiquer ou valider un problème impliquant No-connects, broches inutilisées et exceptions intentionnelles ?

FR — Réponse : Lorsqu'un avertissement ERC est volontairement accepté, consignez la justification technique afin qu'il ne soit pas redécouvert à chaque revue.

Design comparison, review and change control / Comparaison de design, revue et contrôle des changements

Q077

EN — Question: What should a hardware engineer understand about Design comparison, review and change control?

EN — Answer: Schematic quality depends on controlled changes, peer review, and traceable revision history in addition to tool checks.

FR — Question : Que doit comprendre un ingénieur hardware au sujet de Comparaison de design, revue et contrôle des changements ?

FR — Réponse : La qualité du schéma dépend de changements contrôlés, de la revue par les pairs et d'un historique traçable en plus des contrôles de l'outil.

Q078

EN — Question: How would you handle Design comparison, review and change control in a controlled real project?

EN — Answer: Before release, compare against the previous revision, review changed connectivity/properties, regenerate ERC/BOM/netlist outputs, and archive the evidence.

FR — Question : Comment géreriez-vous Comparaison de design, revue et contrôle des changements dans un projet réel et contrôlé ?

FR — Réponse : Avant release, comparez avec la révision précédente, examinez les changements de connectivité/propriétés, régénérez ERC/BOM/netlist et archivez les preuves.

Q079

EN — Question: What is a common interview trap or engineering pitfall related to Design comparison, review and change control?

EN — Answer: A one-line schematic change can create a large PCB ECO if it changes a bus, power net, package, or repeated block.

FR — Question : Quel est un piège d'entrevue ou risque technique courant concernant Comparaison de design, revue et contrôle des changements ?

FR — Réponse : Une modification d'une seule ligne peut créer un gros ECO PCB si elle change un bus, un rail, un boîtier ou un bloc répété.

Q080

EN — Question: Senior/troubleshooting scenario: how would you diagnose or validate a problem involving Design comparison, review and change control?

EN — Answer: The correct troubleshooting response to an unexpected ECO is to stop, compare source revisions, and find the exact schematic/data change before accepting it.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

FR — Question : Scénario senior/dépannage : comment diagnostiquer ou valider un problème impliquant Comparaison de design, revue et contrôle des changements ?

FR — Réponse : La bonne réponse face à un ECO inattendu est d'arrêter, comparer les révisions sources et trouver le changement exact de schéma/données avant de l'accepter.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

5. CIS, BOM, Variants & Documentation

5. CIS, BOM, variantes et documentation

Capture CIS database-driven part selection / Sélection de composants pilotée par base de données CIS

Q081

EN — Question: What should a hardware engineer understand about Capture CIS database-driven part selection?

EN — Answer: Capture CIS links schematic parts to a component database so engineers can select approved parts with controlled metadata instead of typing every property manually.

FR — Question : Que doit comprendre un ingénieur hardware au sujet de Sélection de composants pilotée par base de données CIS ?

FR — Réponse : Capture CIS relie les composants schématiques à une base de données afin de sélectionner des pièces approuvées avec des métadonnées contrôlées plutôt que de saisir chaque propriété manuellement.

Q082

EN — Question: How would you handle Capture CIS database-driven part selection in a controlled real project?

EN — Answer: Configure the data source and field mapping, select database parts, verify symbol/footprint associations, and keep database revision governance separate from schematic editing.

FR — Question : Comment géreriez-vous Sélection de composants pilotée par base de données CIS dans un projet réel et contrôlé ?

FR — Réponse : Configurez la source de données et le mapping des champs, sélectionnez les composants de base, vérifiez les associations symbole/footprint et gardez la gouvernance de la base séparée de l'édition du schéma.

Q083

EN — Question: What is a common interview trap or engineering pitfall related to Capture CIS database-driven part selection?

EN — Answer: A database record can be correct while the linked symbol or footprint is wrong; every data domain still needs validation.

FR — Question : Quel est un piège d'entrevue ou risque technique courant concernant Sélection de composants pilotée par base de données CIS ?

FR — Réponse : Un enregistrement de base peut être correct alors que le symbole ou footprint associé est faux; chaque domaine de données doit être validé.

Q084

EN — Question: Senior/troubleshooting scenario: how would you diagnose or validate a problem involving Capture CIS database-driven part selection?

EN — Answer: If two engineers get different part properties, compare database source, field mapping, cache/update state, and permissions.

FR — Question : Scénario senior/dépannage : comment diagnostiquer ou valider un problème impliquant Sélection de composants pilotée par base de données CIS ?

FR — Réponse : Si deux ingénieurs obtiennent des propriétés différentes, comparez source de base, mapping des champs, état de cache/mise à jour et permissions.

BOM generation and field selection / Génération du BOM et sélection des champs

Q085

EN — Question: What should a hardware engineer understand about BOM generation and field selection?

EN — Answer: A BOM is generated from schematic component instances and their properties, with grouping rules for identical parts and columns for procurement/assembly data.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

FR — Question : Que doit comprendre un ingénieur hardware au sujet de Génération du BOM et sélection des champs ?

FR — Réponse : Un BOM est généré à partir des instances de composants et de leurs propriétés, avec des règles de regroupement des pièces identiques et des colonnes pour l'approvisionnement/l'assemblage.

Q086

EN — Question: How would you handle BOM generation and field selection in a controlled real project?

EN — Answer: Define required fields, normalize values, decide grouping keys, generate the BOM, and compare item counts against schematic statistics and variant population.

FR — Question : Comment géreriez-vous Génération du BOM et sélection des champs dans un projet réel et contrôlé ?

FR — Réponse : Définissez les champs requis, normalisez les valeurs, choisissez les clés de regroupement, générez le BOM et comparez les quantités avec les statistiques du schéma et la population des variantes.

Q087

EN — Question: What is a common interview trap or engineering pitfall related to BOM generation and field selection?

EN — Answer: Grouping only by Value can incorrectly merge components with different voltage rating, tolerance, package, or MPN.

FR — Question : Quel est un piège d'entrevue ou risque technique courant concernant Génération du BOM et sélection des champs ?

FR — Réponse : Un regroupement basé uniquement sur Value peut fusionner à tort des composants de tension, tolérance, boîtier ou MPN différents.

Q088

EN — Question: Senior/troubleshooting scenario: how would you diagnose or validate a problem involving BOM generation and field selection?

EN — Answer: If BOM quantity is wrong, trace reference designators in the report back to placed instances and variant rules rather than editing Excel manually.

FR — Question : Scénario senior/dépannage : comment diagnostiquer ou valider un problème impliquant Génération du BOM et sélection des champs ?

FR — Réponse : Si la quantité BOM est fausse, retracez les références du rapport jusqu'aux instances et règles de variante au lieu de corriger Excel manuellement.

Design variants and DNI/DNP control / Variantes de design et contrôle DNI/DNP

Q089

EN — Question: What should a hardware engineer understand about Design variants and DNI/DNP control?

EN — Answer: Variants allow one base schematic to represent different assembly populations or alternate parts. The source connectivity remains controlled while manufacturing data changes by variant.

FR — Question : Que doit comprendre un ingénieur hardware au sujet de Variantes de design et contrôle DNI/DNP ?

FR — Réponse : Les variantes permettent à un schéma de base de représenter différentes populations d'assemblage ou composants alternatifs. La connectivité source reste contrôlée tandis que les données de fabrication changent selon la variante.

Q090

EN — Question: How would you handle Design variants and DNI/DNP control in a controlled real project?

EN — Answer: Define the base design first, then explicitly mark not-fitted parts and approved alternates, generate variant-specific BOM/assembly outputs, and verify there is no accidental electrical dependency on an unpopulated part.

FR — Question : Comment géreriez-vous Variantes de design et contrôle DNI/DNP dans un projet réel et contrôlé ?

FR — Réponse : Définissez d'abord le design de base, puis marquez explicitement les composants non montés et alternatives approuvées, générez BOM/sorties d'assemblage par variante et vérifiez qu'aucune dépendance électrique accidentelle n'existe vers un composant non monté.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

Q091

EN — Question: What is a common interview trap or engineering pitfall related to Design variants and DNI/DNP control?

EN — Answer: A DNP component can still affect PCB copper, pads, test access, and signal integrity because the footprint remains on the board.

FR — Question : Quel est un piège d'entrevue ou risque technique courant concernant Variantes de design et contrôle DNI/DNP ?

FR — Réponse : Un composant DNP peut toujours affecter cuivre PCB, pads, accès test et intégrité du signal car le footprint reste sur la carte.

Q092

EN — Question: Senior/troubleshooting scenario: how would you diagnose or validate a problem involving Design variants and DNI/DNP control?

EN — Answer: If one variant fails manufacturing review, compare its exact BOM, fitted state, alternate mapping, and assembly notes rather than the base schematic alone.

FR — Question : Scénario senior/dépannage : comment diagnostiquer ou valider un problème impliquant Variantes de design et contrôle DNI/DNP ?

FR — Réponse : Si une variante échoue à la revue de fabrication, comparez son BOM exact, état monté, mapping d'alternatives et notes d'assemblage plutôt que le schéma de base seul.

Title blocks, page numbering and documentation standards / Cartouches, numérotation des pages et normes de documentation

Q093

EN — Question: What should a hardware engineer understand about Title blocks, page numbering and documentation standards?

EN — Answer: Title blocks carry project identity, document number, revision, page numbering, approvals, and other configuration-controlled information.

FR — Question : Que doit comprendre un ingénieur hardware au sujet de Cartouches, numérotation des pages et normes de documentation ?

FR — Réponse : Les cartouches portent l'identité du projet, numéro de document, révision, pagination, approbations et autres informations sous contrôle de configuration.

Q094

EN — Question: How would you handle Title blocks, page numbering and documentation standards in a controlled real project?

EN — Answer: Use a company template, automate properties where practical, ensure every page belongs to the correct revision, and generate PDFs with readable cross-references.

FR — Question : Comment géreriez-vous Cartouches, numérotation des pages et normes de documentation dans un projet réel et contrôlé ?

FR — Réponse : Utilisez un modèle d'entreprise, automatisez les propriétés lorsque possible, assurez-vous que chaque page appartient à la bonne révision et générez des PDF avec références lisibles.

Q095

EN — Question: What is a common interview trap or engineering pitfall related to Title blocks, page numbering and documentation standards?

EN — Answer: A correct circuit with the wrong document revision or title block can still be an unacceptable production release.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

FR — Question : Quel est un piège d'entrevue ou risque technique courant concernant Cartouches, numérotation des pages et normes de documentation ?

FR — Réponse : Un circuit correct avec une mauvaise révision documentaire ou un mauvais cartouche peut tout de même rendre la release inacceptable.

Q096

EN — Question: Senior/troubleshooting scenario: how would you diagnose or validate a problem involving Title blocks, page numbering and documentation standards?

EN — Answer: Before release, compare schematic title-block revision, BOM revision, PCB revision, and manufacturing package identifiers.

FR — Question : Scénario senior/dépannage : comment diagnostiquer ou valider un problème impliquant Cartouches, numérotation des pages et normes de documentation ?

FR — Réponse : Avant release, comparez la révision du cartouche schéma, du BOM, du PCB et les identifiants du package de fabrication.

PDF, reports and review deliverables / PDF, rapports et livrables de revue

Q097

EN — Question: What should a hardware engineer understand about PDF, reports and review deliverables?

EN — Answer: Engineering review needs human-readable documents in addition to native CAD databases: PDFs, BOMs, ERC reports, netlists, simulation plots, and change summaries.

FR — Question : Que doit comprendre un ingénieur hardware au sujet de PDF, rapports et livrables de revue ?

FR — Réponse : La revue d'ingénierie exige des documents lisibles en plus des bases CAD natives : PDF, BOM, rapports ERC, netlists, courbes de simulation et résumés de changements.

Q098

EN — Question: How would you handle PDF, reports and review deliverables in a controlled real project?

EN — Answer: Generate deliverables from the exact released source, use consistent output settings, inspect every page, and archive them with checksums or revision metadata when required.

FR — Question : Comment géreriez-vous PDF, rapports et livrables de revue dans un projet réel et contrôlé ?

FR — Réponse : Générez les livrables à partir de la source exacte publiée, utilisez des réglages cohérents, inspectez chaque page et archivez-les avec checksum ou métadonnées de révision lorsque requis.

Q099

EN — Question: What is a common interview trap or engineering pitfall related to PDF, reports and review deliverables?

EN — Answer: A PDF generated before the last schematic change is not evidence of the final design.

FR — Question : Quel est un piège d'entrevue ou risque technique courant concernant PDF, rapports et livrables de revue ?

FR — Réponse : Un PDF généré avant la dernière modification du schéma ne constitue pas une preuve du design final.

Q100

EN — Question: Senior/troubleshooting scenario: how would you diagnose or validate a problem involving PDF, reports and review deliverables?

EN — Answer: If native CAD and PDF disagree, stop the release and regenerate from the controlled source rather than choosing whichever looks correct.

FR — Question : Scénario senior/dépannage : comment diagnostiquer ou valider un problème impliquant PDF, rapports et livrables de revue ?

FR — Réponse : Si le CAD natif et le PDF divergent, arrêtez la release et régénérez depuis la source contrôlée plutôt que de choisir celui qui semble correct.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

Email: ahds@engineer.com

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

6. PSpice Simulation & Analysis

6. Simulation et analyse PSpice

PSpice model fundamentals and simulation-ready parts / Fondamentaux des modèles PSpice et composants simulables

Q101

EN — Question: What should a hardware engineer understand about PSpice model fundamentals and simulation-ready parts?

EN — Answer: PSpice simulation requires electrical models, valid node connectivity, sources, and analysis settings. A schematic symbol alone is not a simulation model.

FR — Question : Que doit comprendre un ingénieur hardware au sujet de Fondamentaux des modèles PSpice et composants simulables ?

FR — Réponse : La simulation PSpice exige des modèles électriques, une connectivité valide, des sources et des réglages d'analyse. Un symbole schématique seul n'est pas un modèle de simulation.

Q102

EN — Question: How would you handle PSpice model fundamentals and simulation-ready parts in a controlled real project?

EN — Answer: Use a simulation-ready part or associate a verified model, map model pins to schematic pins, set parameters, and validate the model in a small test circuit before trusting a complex design.

FR — Question : Comment géreriez-vous Fondamentaux des modèles PSpice et composants simulables dans un projet réel et contrôlé ?

FR — Réponse : Utilisez un composant simulable ou associez un modèle vérifié, mappez les broches du modèle aux broches schématiques, réglez les paramètres et validez le modèle dans un petit circuit avant de faire confiance à un design complexe.

Q103

EN — Question: What is a common interview trap or engineering pitfall related to PSpice model fundamentals and simulation-ready parts?

EN — Answer: A vendor SPICE model can be syntactically valid but still use unsupported constructs, different pin order, or unrealistic assumptions for your operating region.

FR — Question : Quel est un piège d'entrevue ou risque technique courant concernant Fondamentaux des modèles PSpice et composants simulables ?

FR — Réponse : Un modèle SPICE fournisseur peut être syntaxiquement valide mais utiliser des constructions non prises en charge, un ordre de broches différent ou des hypothèses irréalistes pour votre région de fonctionnement.

Q104

EN — Question: Senior/troubleshooting scenario: how would you diagnose or validate a problem involving PSpice model fundamentals and simulation-ready parts?

EN — Answer: If a simulation fails immediately after model import, check syntax, model name, include path, pin mapping, ground reference, and required parameters.

FR — Question : Scénario senior/dépannage : comment diagnostiquer ou valider un problème impliquant Fondamentaux des modèles PSpice et composants simulables ?

FR — Réponse : Si une simulation échoue immédiatement après import du modèle, vérifiez syntaxe, nom du modèle, chemin d'include, mapping des broches, référence masse et paramètres requis.

Bias point and DC operating point / Point de repos et point de fonctionnement DC

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

Q105

EN — Question: What should a hardware engineer understand about Bias point and DC operating point?

EN — Answer: Bias-point analysis solves the steady-state DC operating condition before time or frequency analyses. It reveals node voltages, branch currents, and device operating regions.

FR — Question : Que doit comprendre un ingénieur hardware au sujet de Point de repos et point de fonctionnement DC ?

FR — Réponse : L'analyse du point de repos résout l'état DC stationnaire avant les analyses temporelles ou fréquentielles. Elle révèle tensions de nœuds, courants de branches et régions de fonctionnement des composants.

Q106

EN — Question: How would you handle Bias point and DC operating point in a controlled real project?

EN — Answer: Run the operating point first, inspect supply currents and key node voltages, and confirm devices are biased in the intended region before running more complex analyses.

FR — Question : Comment géreriez-vous Point de repos et point de fonctionnement DC dans un projet réel et contrôlé ?

FR — Réponse : Exécutez d'abord le point de fonctionnement, inspectez courants d'alimentation et tensions clés et confirmez que les composants sont polarisés dans la région voulue avant des analyses plus complexes.

Q107

EN — Question: What is a common interview trap or engineering pitfall related to Bias point and DC operating point?

EN — Answer: A transient plot can look plausible even when the circuit starts from an unintended DC bias condition.

FR — Question : Quel est un piège d'entrevue ou risque technique courant concernant Point de repos et point de fonctionnement DC ?

FR — Réponse : Une courbe transitoire peut sembler plausible même si le circuit démarre avec un point de repos DC non voulu.

Q108

EN — Question: Senior/troubleshooting scenario: how would you diagnose or validate a problem involving Bias point and DC operating point?

EN — Answer: If an amplifier output is stuck at a rail, check the DC operating point, input/common-mode range, model limits, and feedback path before changing the transient timestep.

FR — Question : Scénario senior/dépannage : comment diagnostiquer ou valider un problème impliquant Point de repos et point de fonctionnement DC ?

FR — Réponse : Si la sortie d'un amplificateur reste sur un rail, vérifiez point DC, plage d'entrée/mode commun, limites du modèle et boucle de retour avant de modifier le pas de simulation.

DC sweep analysis / Analyse DC Sweep

Q109

EN — Question: What should a hardware engineer understand about DC sweep analysis?

EN — Answer: DC sweep varies a source or parameter over a range and recomputes the DC solution, revealing transfer curves, thresholds, bias margins, and nonlinear behavior.

FR — Question : Que doit comprendre un ingénieur hardware au sujet de Analyse DC Sweep ?

FR — Réponse : Le DC Sweep fait varier une source ou un paramètre sur une plage et recalcule la solution DC, révélant courbes de transfert, seuils, marges de polarisation et non-linéarités.

Q110

EN — Question: How would you handle DC sweep analysis in a controlled real project?

EN — Answer: Choose the swept variable, start/stop/step, select measurements, and verify the sweep range stays within meaningful model and component limits.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

FR — Question : Comment géreriez-vous Analyse DC Sweep dans un projet réel et contrôlé ?

FR — Réponse : Choisissez la variable balayée, début/fin/pas, sélectionnez les mesures et vérifiez que la plage reste dans des limites pertinentes pour modèles et composants.

Q111

EN — Question: What is a common interview trap or engineering pitfall related to DC sweep analysis?

EN — Answer: Very coarse steps can hide sharp transitions; extremely fine steps increase run time without adding useful engineering information.

FR — Question : Quel est un piège d'entrevue ou risque technique courant concernant Analyse DC Sweep ?

FR — Réponse : Des pas trop grossiers peuvent masquer des transitions rapides; des pas excessivement fins augmentent le temps sans ajouter d'information utile.

Q112

EN — Question: Senior/troubleshooting scenario: how would you diagnose or validate a problem involving DC sweep analysis?

EN — Answer: For a transistor threshold or regulator dropout question, use a DC sweep and plot the dependent variable rather than guessing from one operating point.

FR — Question : Scénario senior/dépannage : comment diagnostiquer ou valider un problème impliquant Analyse DC Sweep ?

FR — Réponse : Pour une question de seuil transistor ou dropout régulateur, utilisez un DC Sweep et tracez la variable dépendante plutôt que d'extrapoler depuis un seul point.

AC sweep and small-signal frequency response / AC Sweep et réponse fréquentielle petit signal

Q113

EN — Question: What should a hardware engineer understand about AC sweep and small-signal frequency response?

EN — Answer: AC analysis linearizes the circuit around the operating point and computes small-signal magnitude and phase versus frequency.

FR — Question : Que doit comprendre un ingénieur hardware au sujet de AC Sweep et réponse fréquentielle petit signal ?

FR — Réponse : L'analyse AC linéarise le circuit autour du point de fonctionnement et calcule amplitude et phase petit signal en fonction de la fréquence.

Q114

EN — Question: How would you handle AC sweep and small-signal frequency response in a controlled real project?

EN — Answer: Set the source AC magnitude, choose logarithmic or linear sweep, then inspect gain, phase, bandwidth, poles/zeros, and stability-related margins where applicable.

FR — Question : Comment géreriez-vous AC Sweep et réponse fréquentielle petit signal dans un projet réel et contrôlé ?

FR — Réponse : Réglez l'amplitude AC de la source, choisissez un balayage logarithmique ou linéaire, puis inspectez gain, phase, bande passante, pôles/zéros et marges liées à la stabilité lorsque pertinent.

Q115

EN — Question: What is a common interview trap or engineering pitfall related to AC sweep and small-signal frequency response?

EN — Answer: AC analysis does not show large-signal slew rate, clipping, switching behavior, or startup; it is a linearized small-signal result.

FR — Question : Quel est un piège d'entrevue ou risque technique courant concernant AC Sweep et réponse fréquentielle petit signal ?

FR — Réponse : L'analyse AC ne montre pas slew-rate grand signal, écrêtage, commutation ou démarrage; c'est un résultat linéarisé petit signal.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

Q116

EN — Question: Senior/troubleshooting scenario: how would you diagnose or validate a problem involving AC sweep and small-signal frequency response?

EN — Answer: If a power converter looks stable in AC analysis but oscillates in transient, verify the model, operating point, switching/nonlinear effects, and analysis method.

FR — Question : Scénario senior/dépannage : comment diagnostiquer ou valider un problème impliquant AC Sweep et réponse fréquentielle petit signal ?

FR — Réponse : Si un convertisseur semble stable en AC mais oscille en transitoire, vérifiez modèle, point de fonctionnement, effets de commutation/non-linéarités et méthode d'analyse.

Transient analysis, timestep and initial conditions / Analyse transitoire, pas de temps et conditions initiales

Q117

EN — Question: What should a hardware engineer understand about Transient analysis, timestep and initial conditions?

EN — Answer: Transient analysis solves circuit behavior versus time and is used for startup, switching, pulse response, digital/analog interaction, and timing.

FR — Question : Que doit comprendre un ingénieur hardware au sujet de Analyse transitoire, pas de temps et conditions initiales ?

FR — Réponse : L'analyse transitoire résout le comportement du circuit dans le temps et sert pour démarrage, commutation, réponse impulsionnelle, interaction numérique/analogique et timing.

Q118

EN — Question: How would you handle Transient analysis, timestep and initial conditions in a controlled real project?

EN — Answer: Set stop time and maximum timestep based on the fastest important event, define source timing and initial conditions as needed, then verify numerical resolution against expected physical behavior.

FR — Question : Comment géreriez-vous Analyse transitoire, pas de temps et conditions initiales dans un projet réel et contrôlé ?

FR — Réponse : Définissez temps de fin et pas maximal selon l'événement important le plus rapide, réglez le timing des sources et conditions initiales si nécessaire, puis vérifiez la résolution numérique par rapport au comportement physique attendu.

Q119

EN — Question: What is a common interview trap or engineering pitfall related to Transient analysis, timestep and initial conditions?

EN — Answer: A timestep that is too large can miss narrow pulses or distort switching waveforms; a timestep that is unnecessarily tiny can make simulation impractically slow.

FR — Question : Quel est un piège d'entrevue ou risque technique courant concernant Analyse transitoire, pas de temps et conditions initiales ?

FR — Réponse : Un pas trop grand peut manquer des impulsions étroites ou déformer les commutations; un pas inutilement minuscule peut rendre la simulation impraticablement lente.

Q120

EN — Question: Senior/troubleshooting scenario: how would you diagnose or validate a problem involving Transient analysis, timestep and initial conditions?

EN — Answer: If a UART-like waveform or PWM edge looks wrong, first check source/model rise time and timestep before assuming the circuit logic is wrong.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

Email: ahds@engineer.com

FR — Question : Scénario senior/dépannage : comment diagnostiquer ou valider un problème impliquant Analyse transitoire, pas de temps et conditions initiales ?

FR — Réponse : Si une forme d'onde type UART ou un front PWM semble faux, vérifiez d'abord temps de montée source/modèle et pas de temps avant d'accuser la logique du circuit.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

7. Outputs, Netlists, Migration & OrCAD Troubleshooting

7. Sorties, netlists, migration et dépannage OrCAD

Netlist generation and format selection / Génération de netlist et sélection du format

Q121

EN — Question: What should a hardware engineer understand about Netlist generation and format selection?

EN — Answer: Capture can generate netlists for downstream tools using format-specific netlisters. The exact fields, footprint properties, naming restrictions, and file headers depend on the target format and release.

FR — Question : Que doit comprendre un ingénieur hardware au sujet de Génération de netlist et sélection du format ?

FR — Réponse : Capture peut générer des netlists pour des outils en aval avec des netlisters spécifiques. Les champs, propriétés footprint, restrictions de nom et en-têtes dépendent du format cible et de la version.

Q122

EN — Question: How would you handle Netlist generation and format selection in a controlled real project?

EN — Answer: Before netlisting, annotate, run ERC, validate footprints and properties, select the correct target formatter, generate the file, review the session log, and inspect the output header and a few representative nets/parts.

FR — Question : Comment géreriez-vous Génération de netlist et sélection du format dans un projet réel et contrôlé ?

FR — Réponse : Avant netlist, annotez, exécutez ERC, validez footprints et propriétés, choisissez le bon formatter, générez le fichier, examinez le journal de session et inspectez l'en-tête ainsi que quelques nets/composants représentatifs.

Q123

EN — Question: What is a common interview trap or engineering pitfall related to Netlist generation and format selection?

EN — Answer: A netlist can be generated successfully but still be wrong for the PCB tool if the wrong formatter, units, footprint field, or naming convention was selected.

FR — Question : Quel est un piège d'entrevue ou risque technique courant concernant Génération de netlist et sélection du format ?

FR — Réponse : Une netlist peut être générée sans erreur mais rester incorrecte pour l'outil PCB si le mauvais formatter, les mauvaises unités, le mauvais champ footprint ou le mauvais nommage ont été choisis.

Q124

EN — Question: Senior/troubleshooting scenario: how would you diagnose or validate a problem involving Netlist generation and format selection?

EN — Answer: Always compare part count, net count, key net names, and critical packages after import into the PCB tool.

FR — Question : Scénario senior/dépannage : comment diagnostiquer ou valider un problème impliquant Génération de netlist et sélection du format ?

FR — Réponse : Comparez toujours nombre de composants, nombre de nets, noms critiques et boîtiers importants après import dans l'outil PCB.

Legacy PADS netlist formats from Capture / Formats de netlist PADS historiques depuis Capture

Q125

EN — Question: What should a hardware engineer understand about Legacy PADS netlist formats from Capture?

EN — Answer: Legacy Capture releases document PADS 2000 and PADS PCB/PowerPCB netlist formats, commonly created through the Other netlister using PADS formatter DLLs. These flows remain important when maintaining mixed OrCAD Capture + PADS Layout environments.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

FR — Question : Que doit comprendre un ingénieur hardware au sujet de Formats de netlist PADS historiques depuis Capture ?

FR — Réponse : Les anciennes versions de Capture documentent les formats PADS 2000 et PADS PCB/PowerPCB, souvent créés via le netlister Other avec des DLL de format PADS. Ces flux restent importants pour maintenir des environnements mixtes OrCAD Capture + PADS Layout.

Q126

EN — Question: How would you handle Legacy PADS netlist formats from Capture in a controlled real project?

EN — Answer: Use the formatter required by the installed environment, write an ASC-compatible output, check the header expected by the receiving PADS release, and test import on a copy of the board.

FR — Question : Comment géreriez-vous Formats de netlist PADS historiques depuis Capture dans un projet réel et contrôlé ?

FR — Réponse : Utilisez le formatter requis par l'environnement installé, générez une sortie compatible ASC, vérifiez l'en-tête attendu par la version PADS réceptrice et testez l'import sur une copie de la carte.

Q127

EN — Question: What is a common interview trap or engineering pitfall related to Legacy PADS netlist formats from Capture?

EN — Answer: Do not blindly edit headers to force compatibility without verifying units and format semantics; a file that imports can still place or interpret data incorrectly.

FR — Question : Quel est un piège d'entrevue ou risque technique courant concernant Formats de netlist PADS historiques depuis Capture ?

FR — Réponse : Ne modifiez pas aveuglément les en-têtes pour forcer la compatibilité sans vérifier unités et sémantique; un fichier qui s'importe peut tout de même interpréter les données de façon incorrecte.

Q128

EN — Question: Senior/troubleshooting scenario: how would you diagnose or validate a problem involving Legacy PADS netlist formats from Capture?

EN — Answer: If a legacy netlist imports with missing parts or nets, compare the formatter output with a known-good PADS ASCII/netlist from the same PADS release.

FR — Question : Scénario senior/dépannage : comment diagnostiquer ou valider un problème impliquant Formats de netlist PADS historiques depuis Capture ?

FR — Réponse : Si une netlist historique s'importe avec composants ou nets manquants, comparez la sortie du formatter avec un fichier PADS ASCII/netlist connu comme bon pour la même version.

Opening legacy DSN and OLB data in newer OrCAD / Ouverture de données DSN et OLB anciennes dans un OrCAD récent

Q129

EN — Question: What should a hardware engineer understand about Opening legacy DSN and OLB data in newer OrCAD?

EN — Answer: Cadence documents that older OrCAD schematic databases and libraries can be opened by newer OrCAD X Capture versions, but external dependencies and workflows still require migration validation.

FR — Question : Que doit comprendre un ingénieur hardware au sujet de Ouverture de données DSN et OLB anciennes dans un OrCAD récent ?

FR — Réponse : Cadence indique que les anciennes bases de schéma OrCAD et bibliothèques peuvent être ouvertes par des versions récentes d'OrCAD X Capture, mais les dépendances externes et workflows doivent toujours être validés.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

Q130

EN — Question: How would you handle Opening legacy DSN and OLB data in newer OrCAD in a controlled real project?

EN — Answer: Work on a copy, open the design, inspect conversion messages, resolve library/model paths, re-run ERC/BOM/netlist/simulation, then compare against archived outputs.

FR — Question : Comment géreriez-vous Ouverture de données DSN et OLB anciennes dans un OrCAD récent dans un projet réel et contrôlé ?

FR — Réponse : Travaillez sur une copie, ouvrez le design, inspectez les messages de conversion, résolvez les chemins de bibliothèques/modèles, relancez ERC/BOM/netlist/simulation puis comparez avec les sorties archivées.

Q131

EN — Question: What is a common interview trap or engineering pitfall related to Opening legacy DSN and OLB data in newer OrCAD?

EN — Answer: Database compatibility does not guarantee identical output from old scripts, third-party netlisters, or database integrations.

FR — Question : Quel est un piège d'entrevue ou risque technique courant concernant Ouverture de données DSN et OLB anciennes dans un OrCAD récent ?

FR — Réponse : La compatibilité de base de données ne garantit pas des sorties identiques des anciens scripts, netlisters tiers ou intégrations de base.

Q132

EN — Question: Senior/troubleshooting scenario: how would you diagnose or validate a problem involving Opening legacy DSN and OLB data in newer OrCAD?

EN — Answer: If migration changes a BOM or PADS netlist unexpectedly, treat it as a controlled discrepancy and find the exact property or formatter difference before release.

FR — Question : Scénario senior/dépannage : comment diagnostiquer ou valider un problème impliquant Ouverture de données DSN et OLB anciennes dans un OrCAD récent ?

FR — Réponse : Si la migration change de façon inattendue le BOM ou la netlist PADS, traitez cela comme un écart contrôlé et identifiez la différence exacte de propriété ou formatter avant release.

Schematic troubleshooting methodology / Méthodologie de dépannage du schéma

Q133

EN — Question: What should a hardware engineer understand about Schematic troubleshooting methodology?

EN — Answer: Troubleshooting should trace from intended function to actual connectivity, properties, library data, generated outputs, and downstream interpretation.

FR — Question : Que doit comprendre un ingénieur hardware au sujet de Méthodologie de dépannage du schéma ?

FR — Réponse : Le dépannage doit suivre l'intention fonctionnelle vers la connectivité réelle, les propriétés, les données de bibliothèque, les sorties générées et leur interprétation en aval.

Q134

EN — Question: How would you handle Schematic troubleshooting methodology in a controlled real project?

EN — Answer: Reproduce the issue, freeze the revision, inspect logs, highlight nets, compare instance/library properties, regenerate only from controlled source, and isolate the first point where expected and actual data diverge.

FR — Question : Comment géreriez-vous Méthodologie de dépannage du schéma dans un projet réel et contrôlé ?

FR — Réponse : Reproduisez le problème, gelez la révision, inspectez les journaux, surlignez les nets, comparez propriétés instance/bibliothèque, régénérez depuis la source contrôlée et isolez le premier point de divergence.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

Q135

EN — Question: What is a common interview trap or engineering pitfall related to Schematic troubleshooting methodology?

EN — Answer: Randomly replacing symbols or re-annotating can destroy evidence and create new differences.

FR — Question : Quel est un piège d'entrevue ou risque technique courant concernant Méthodologie de dépannage du schéma ?

FR — Réponse : Remplacer des symboles au hasard ou réannoter peut détruire les preuves et créer de nouveaux écarts.

Q136

EN — Question: Senior/troubleshooting scenario: how would you diagnose or validate a problem involving Schematic troubleshooting methodology?

EN — Answer: For an interview scenario, explain your evidence chain: schematic object → net/property → generated netlist/BOM → PCB import result.

FR — Question : Scénario senior/dépannage : comment diagnostiquer ou valider un problème impliquant Méthodologie de dépannage du schéma ?

FR — Réponse : Pour un scénario d'entrevue, expliquez votre chaîne de preuve : objet schématique → net/propriété → netlist/BOM généré → résultat d'import PCB.

Senior/trick questions: tool checks versus engineering correctness / Questions senior/pièges : contrôles outil versus justesse technique

Q137

EN — Question: What should a hardware engineer understand about Senior/trick questions: tool checks versus engineering correctness?

EN — Answer: EDA tools automate consistency checks but do not replace engineering judgment. A design can pass ERC, simulate, generate a BOM, and netlist successfully while still being physically unsafe or functionally wrong.

FR — Question : Que doit comprendre un ingénieur hardware au sujet de Questions senior/pièges : contrôles outil versus justesse technique ?

FR — Réponse : Les outils EDA automatisent des contrôles de cohérence mais ne remplacent pas le jugement d'ingénierie. Un design peut passer ERC, simuler, générer BOM et netlist tout en restant physiquement dangereux ou fonctionnellement faux.

Q138

EN — Question: How would you handle Senior/trick questions: tool checks versus engineering correctness in a controlled real project?

EN — Answer: Combine tool checks with datasheet review, power/current analysis, signal-integrity reasoning, tolerance analysis, safety standards, peer review, and physical verification.

FR — Question : Comment géreriez-vous Questions senior/pièges : contrôles outil versus justesse technique dans un projet réel et contrôlé ?

FR — Réponse : Combinez les contrôles outil avec revue datasheet, analyse puissance/courant, intégrité du signal, tolérances, normes de sécurité, revue par pair et vérification physique.

Q139

EN — Question: What is a common interview trap or engineering pitfall related to Senior/trick questions: tool checks versus engineering correctness?

EN — Answer: A classic trick question is "No ERC errors means the schematic is correct?" The correct answer is no; ERC validates configured rules, not the complete engineering intent.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

FR — Question : Quel est un piège d'entrevue ou risque technique courant concernant Questions senior/pièges : contrôles outil versus justesse technique ?

FR — Réponse : Une question piège classique est « Zéro erreur ERC signifie que le schéma est correct ? » La réponse est non; l'ERC valide des règles configurées, pas toute l'intention technique.

Q140

EN — Question: Senior/troubleshooting scenario: how would you diagnose or validate a problem involving Senior/trick questions: tool checks versus engineering correctness?

EN — Answer: When defending a design in interview, state what each verification method proves and what it cannot prove.

FR — Question : Scénario senior/dépannage : comment diagnostiquer ou valider un problème impliquant Questions senior/pièges : contrôles outil versus justesse technique ?

FR — Réponse : Lors d'une entrevue, précisez ce que chaque méthode de vérification démontre et ce qu'elle ne peut pas démontrer.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

Email: ahds@engineer.com

8. OrCAD Capture → PADS Layout Bridge

8. Passerelle OrCAD Capture → PADS Layout

Preparing Capture data specifically for PADS Layout / Préparation des données Capture pour PADS Layout

Q141

EN — Question: What should a hardware engineer understand about Preparing Capture data specifically for PADS Layout?

EN — Answer: The OrCAD-to-PADS handoff depends on correct reference designators, net names, pin numbers, part values, and PCB Footprint/decal identifiers before export.

FR — Question : Que doit comprendre un ingénieur hardware au sujet de Préparation des données Capture pour PADS Layout ?

FR — Réponse : Le transfert OrCAD-vers-PADS dépend de références, noms de nets, numéros de broches, valeurs et identifiants PCB Footprint/decal corrects avant export.

Q142

EN — Question: How would you handle Preparing Capture data specifically for PADS Layout in a controlled real project?

EN — Answer: Run annotation/ERC, validate every footprint property against the PADS library, freeze the schematic revision, and generate a controlled PADS-format netlist.

FR — Question : Comment géreriez-vous Préparation des données Capture pour PADS Layout dans un projet réel et contrôlé ?

FR — Réponse : Exécutez annotation/ERC, validez chaque propriété footprint par rapport à la bibliothèque PADS, gelez la révision du schéma et générez une netlist PADS contrôlée.

Q143

EN — Question: What is a common interview trap or engineering pitfall related to Preparing Capture data specifically for PADS Layout?

EN — Answer: PADS cannot create a correct physical design from a footprint name that does not exist or maps to the wrong decal.

FR — Question : Quel est un piège d’entrevue ou risque technique courant concernant Préparation des données Capture pour PADS Layout ?

FR — Réponse : PADS ne peut pas créer un design physique correct à partir d’un nom de footprint inexistant ou associé au mauvais decal.

Q144

EN — Question: Senior/troubleshooting scenario: how would you diagnose or validate a problem involving Preparing Capture data specifically for PADS Layout?

EN — Answer: If PADS reports unknown parts, compare Capture footprint strings with PADS decal/part-type definitions character by character.

FR — Question : Scénario senior/dépannage : comment diagnostiquer ou valider un problème impliquant Préparation des données Capture pour PADS Layout ?

FR — Réponse : Si PADS signale des composants inconnus, comparez les chaînes footprint de Capture avec les définitions decal/part-type PADS caractère par caractère.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

Initial PADS import from an OrCAD netlist / Import initial PADS depuis une netlist OrCAD

Q145

EN — Question: What should a hardware engineer understand about Initial PADS import from an OrCAD netlist?

EN — Answer: PADS Layout can create or populate a PCB design from a compatible OrCAD-generated PADS netlist/ASCII file. Historical flows commonly use an ASC extension and a PADS-compatible header.

FR — Question : Que doit comprendre un ingénieur hardware au sujet de Import initial PADS depuis une netlist OrCAD ?

FR — Réponse : PADS Layout peut créer ou alimenter un design PCB depuis une netlist/ASCII PADS compatible générée par OrCAD. Les flux historiques utilisent souvent une extension ASC et un en-tête compatible PADS.

Q146

EN — Question: How would you handle Initial PADS import from an OrCAD netlist in a controlled real project?

EN — Answer: Import the file into a new or controlled board, resolve missing decals, verify part/net counts and units, then save a baseline before placement.

FR — Question : Comment géreriez-vous Import initial PADS depuis une netlist OrCAD dans un projet réel et contrôlé ?

FR — Réponse : Importez le fichier dans une nouvelle carte ou une copie contrôlée, résolvez les decals manquants, vérifiez nombres de composants/nets et unités, puis enregistrez une baseline avant placement.

Q147

EN — Question: What is a common interview trap or engineering pitfall related to Initial PADS import from an OrCAD netlist?

EN — Answer: Changing only a file extension does not guarantee compatibility; the PADS header and netlist dialect must match what the receiving release accepts.

FR — Question : Quel est un piège d'entrevue ou risque technique courant concernant Import initial PADS depuis une netlist OrCAD ?

FR — Réponse : Changer uniquement l'extension ne garantit pas la compatibilité; l'en-tête PADS et le dialecte de netlist doivent correspondre à ce que la version réceptrice accepte.

Q148

EN — Question: Senior/troubleshooting scenario: how would you diagnose or validate a problem involving Initial PADS import from an OrCAD netlist?

EN — Answer: If import succeeds but coordinates or units look absurd, stop and inspect the header/units before doing placement.

FR — Question : Scénario senior/dépannage : comment diagnostiquer ou valider un problème impliquant Import initial PADS depuis une netlist OrCAD ?

FR — Réponse : Si l'import réussit mais que coordonnées ou unités sont absurdes, arrêtez et inspectez l'en-tête/les unités avant le placement.

Compare/ECO for schematic revisions / Compare/ECO pour les révisions de schéma

Q149

EN — Question: What should a hardware engineer understand about Compare/ECO for schematic revisions?

EN — Answer: After the initial board exists, schematic changes should be applied through a controlled comparison/ECO process rather than reimporting blindly and losing layout intent.

FR — Question : Que doit comprendre un ingénieur hardware au sujet de Compare/ECO pour les révisions de schéma ?

FR — Réponse : Une fois la carte existante, les changements schématiques doivent être appliqués via un processus Compare/ECO contrôlé plutôt que par réimport aveugle qui risquerait de perdre l'intention de layout.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

Q150

EN — Question: How would you handle Compare/ECO for schematic revisions in a controlled real project?

EN — Answer: Generate the new netlist, compare it against the current PCB, review additions/deletions/net changes, generate/apply the ECO, then run connectivity and design checks.

FR — Question : Comment géreriez-vous Compare/ECO pour les révisions de schéma dans un projet réel et contrôlé ?

FR — Réponse : Générez la nouvelle netlist, comparez-la au PCB courant, examinez ajouts/suppressions/changements de nets, générez/appliquez l'ECO puis exécutez les contrôles de connectivité et règles.

Q151

EN — Question: What is a common interview trap or engineering pitfall related to Compare/ECO for schematic revisions?

EN — Answer: Never accept a large ECO without understanding why it is large; an annotation or footprint-field change can produce widespread differences.

FR — Question : Quel est un piège d'entrevue ou risque technique courant concernant Compare/ECO pour les révisions de schéma ?

FR — Réponse : N'acceptez jamais un gros ECO sans comprendre pourquoi il est gros; une réannotation ou un changement de champ footprint peut produire de nombreux écarts.

Q152

EN — Question: Senior/troubleshooting scenario: how would you diagnose or validate a problem involving Compare/ECO for schematic revisions?

EN — Answer: If a one-resistor schematic change produces hundreds of ECO actions, stop and compare references, part types, and netlist settings.

FR — Question : Scénario senior/dépannage : comment diagnostiquer ou valider un problème impliquant Compare/ECO pour les révisions de schéma ?

FR — Réponse : Si le changement d'une seule résistance produit des centaines d'actions ECO, arrêtez et comparez références, types de composants et réglages de netlist.

Forward/back annotation discipline between OrCAD and PADS / Discipline d'annotation aller/retour entre OrCAD et PADS

Q153

EN — Question: What should a hardware engineer understand about Forward/back annotation discipline between OrCAD and PADS?

EN — Answer: When PCB layout changes logical assignments such as pin/gate swaps, the schematic must remain the authoritative logical documentation through a controlled back-annotation or manual ECO process.

FR — Question : Que doit comprendre un ingénieur hardware au sujet de Discipline d'annotation aller/retour entre OrCAD et PADS ?

FR — Réponse : Lorsque le layout PCB modifie des affectations logiques comme swaps de broches/portes, le schéma doit rester la documentation logique de référence via une rétro-annotation contrôlée ou un ECO manuel.

Q154

EN — Question: How would you handle Forward/back annotation discipline between OrCAD and PADS in a controlled real project?

EN — Answer: Allow only approved swaps, document them, update Capture, regenerate the netlist, and confirm that the round-trip no longer creates differences.

FR — Question : Comment géreriez-vous Discipline d'annotation aller/retour entre OrCAD et PADS dans un projet réel et contrôlé ?

FR — Réponse : Autorisez uniquement les swaps approuvés, documentez-les, mettez Capture à jour, régénérez la netlist et confirmez que le cycle aller-retour ne crée plus de différence.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

Q155

EN — Question: What is a common interview trap or engineering pitfall related to Forward/back annotation discipline between OrCAD and PADS?

EN — Answer: Uncontrolled PCB-only logical changes create divergence between schematic, test documentation, and manufactured board.

FR — Question : Quel est un piège d'entrevue ou risque technique courant concernant Discipline d'annotation aller/retour entre OrCAD et PADS ?

FR — Réponse : Des changements logiques non contrôlés uniquement côté PCB créent une divergence entre schéma, documentation de test et carte fabriquée.

Q156

EN — Question: Senior/troubleshooting scenario: how would you diagnose or validate a problem involving Forward/back annotation discipline between OrCAD and PADS?

EN — Answer: If PCB and schematic disagree on a connector pin, manufacturing should stop until the authoritative source is reconciled.

FR — Question : Scénario senior/dépannage : comment diagnostiquer ou valider un problème impliquant Discipline d'annotation aller/retour entre OrCAD et PADS ?

FR — Réponse : Si PCB et schéma divergent sur une broche de connecteur, la fabrication doit s'arrêter jusqu'à réconciliation de la source de référence.

Choosing PADS Standard/Plus Layout versus PADS Professional / Choix entre PADS Standard/Plus Layout et PADS Professional

Q157

EN — Question: What should a hardware engineer understand about Choosing PADS Standard/Plus Layout versus PADS Professional?

EN — Answer: PADS Standard/Standard Plus use the classic PADS Logic/Layout database family, while PADS Professional is based on a more advanced integrated flow and Siemens now positions Xpedition Standard as the next-generation path for new users. The OrCAD-netlist workflow discussed here targets classic PADS Layout because that is the documented mixed-tool handoff.

FR — Question : Que doit comprendre un ingénieur hardware au sujet de Choix entre PADS Standard/Plus Layout et PADS Professional ?

FR — Réponse : PADS Standard/Standard Plus utilisent la famille classique de bases PADS Logic/Layout, tandis que PADS Professional repose sur un flux intégré plus avancé et Siemens positionne désormais Xpedition Standard comme évolution pour les nouveaux utilisateurs. Le flux de netlist OrCAD décrit ici vise PADS Layout classique car c'est le transfert multi-outils documenté.

Q158

EN — Question: How would you handle Choosing PADS Standard/Plus Layout versus PADS Professional in a controlled real project?

EN — Answer: Identify the exact PADS product and release before selecting file formats, libraries, ECO methods, routing capabilities, manufacturing outputs, or panel workflows.

FR — Question : Comment géreriez-vous Choix entre PADS Standard/Plus Layout et PADS Professional dans un projet réel et contrôlé ?

FR — Réponse : Identifiez le produit PADS exact et sa version avant de choisir formats de fichiers, bibliothèques, méthodes ECO, capacités de routage, sorties de fabrication ou flux de panel.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

Email: ahds@engineer.com

Q159

EN — Question: What is a common interview trap or engineering pitfall related to Choosing PADS Standard/Plus Layout versus PADS Professional?

EN — Answer: Do not mix PADS Layout terms such as decal/part type with PADS Professional/Xpedition terms such as package cell without understanding the database model.

FR — Question : Quel est un piège d'entrevue ou risque technique courant concernant Choix entre PADS Standard/Plus Layout et PADS Professional ?

FR — Réponse : Ne mélangez pas les termes PADS Layout comme decal/part type avec les termes PADS Professional/Xpedition comme package cell sans comprendre le modèle de base de données.

Q160

EN — Question: Senior/troubleshooting scenario: how would you diagnose or validate a problem involving Choosing PADS Standard/Plus Layout versus PADS Professional?

EN — Answer: In interview, state the exact tool you used: OrCAD Capture for schematic and classic PADS Layout for PCB, if that is the workflow being discussed.

FR — Question : Scénario senior/dépannage : comment diagnostiquer ou valider un problème impliquant Choix entre PADS Standard/Plus Layout et PADS Professional ?

FR — Réponse : En entrevue, indiquez l'outil exact utilisé : OrCAD Capture pour le schéma et PADS Layout classique pour le PCB, si c'est bien le workflow concerné.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

9. PADS Layout: Libraries, Board Setup, Placement & Routing

9. PADS Layout : bibliothèques, carte, placement et routage

PADS libraries, part types and PCB decals / Bibliothèques PADS, part types et PCB decals

Q161

EN — Question: What should a hardware engineer understand about PADS libraries, part types and PCB decals?

EN — Answer: Classic PADS separates logical part information from PCB decals, which are the physical footprints used in Layout. Library quality directly controls pad geometry, pin mapping, and assembly/fabrication data.

FR — Question : Que doit comprendre un ingénieur hardware au sujet de Bibliothèques PADS, part types et PCB decals ?

FR — Réponse : Le PADS classique sépare l'information logique du part type des PCB decals, qui sont les footprints physiques utilisés dans Layout. La qualité des bibliothèques contrôle directement géométrie des pads, mapping des broches et données d'assemblage/fabrication.

Q162

EN — Question: How would you handle PADS libraries, part types and PCB decals in a controlled real project?

EN — Answer: Create or open the library, define the PCB decal from the datasheet, place terminals, define pad stacks, outline and text, save the decal, then ensure the imported OrCAD footprint property selects the intended library item.

FR — Question : Comment géreriez-vous Bibliothèques PADS, part types et PCB decals dans un projet réel et contrôlé ?

FR — Réponse : Créez ou ouvrez la bibliothèque, définissez le PCB decal depuis la datasheet, placez les terminaux, définissez pad stacks, contour et texte, enregistrez le decal puis assurez-vous que la propriété footprint importée d'OrCAD sélectionne le bon élément.

Q163

EN — Question: What is a common interview trap or engineering pitfall related to PADS libraries, part types and PCB decals?

EN — Answer: A decal name collision can silently select an unintended geometry if library search order is uncontrolled.

FR — Question : Quel est un piège d'entrevue ou risque technique courant concernant Bibliothèques PADS, part types et PCB decals ?

FR — Réponse : Une collision de nom de decal peut sélectionner silencieusement une géométrie non voulue si l'ordre de recherche des bibliothèques n'est pas contrôlé.

Q164

EN — Question: Senior/troubleshooting scenario: how would you diagnose or validate a problem involving PADS libraries, part types and PCB decals?

EN — Answer: If the board shows wrong pad pitch, compare the exact decal revision and package dimensions with the datasheet before editing routing.

FR — Question : Scénario senior/dépannage : comment diagnostiquer ou valider un problème impliquant Bibliothèques PADS, part types et PCB decals ?

FR — Réponse : Si la carte montre un mauvais pas de pads, comparez la révision exacte du decal et les dimensions du boîtier avec la datasheet avant de modifier le routage.

Pad stacks, drills, slots and vias in PADS / Pad stacks, perçages, slots et vias dans PADS

Q165

EN — Question: What should a hardware engineer understand about Pad stacks, drills, slots and vias in PADS?

EN — Answer: Pad stacks define copper, mask, paste, drill, plating, shape, and layer behavior for component pins and vias. They are fundamental manufacturing objects.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

FR — Question : Que doit comprendre un ingénieur hardware au sujet de Pad stacks, perçages, slots et vias dans PADS ?

FR — Réponse : Les pad stacks définissent cuivre, masque, pâte, perçage, métallisation, forme et comportement par couche pour broches et vias. Ce sont des objets fondamentaux de fabrication.

Q166

EN — Question: How would you handle Pad stacks, drills, slots and vias in PADS in a controlled real project?

EN — Answer: Set drill size and plating, define pad geometry on mounted/inner/opposite layers, configure slots when required, and create via pad stacks appropriate to stackup and fabrication capability.

FR — Question : Comment géreriez-vous Pad stacks, perçages, slots et vias dans PADS dans un projet réel et contrôlé ?

FR — Réponse : Réglez diamètre et métallisation, définissez la géométrie de pad sur couches montée/interne/opposée, configurez les slots si nécessaire et créez des vias adaptés au stackup et aux capacités de fabrication.

Q167

EN — Question: What is a common interview trap or engineering pitfall related to Pad stacks, drills, slots and vias in PADS?

EN — Answer: Changing a pad stack can affect many footprints or vias if it is shared; know whether the edit is local, library-level, or global.

FR — Question : Quel est un piège d'entrevue ou risque technique courant concernant Pad stacks, perçages, slots et vias dans PADS ?

FR — Réponse : Modifier un pad stack peut affecter de nombreux footprints ou vias s'il est partagé; sachez si l'édition est locale, bibliothèque ou globale.

Q168

EN — Question: Senior/troubleshooting scenario: how would you diagnose or validate a problem involving Pad stacks, drills, slots and vias in PADS?

EN — Answer: For an oval plated slot, verify both drill/slot definition and copper/mask dimensions; a drawn mechanical shape is not equivalent to a manufactured slot.

FR — Question : Scénario senior/dépannage : comment diagnostiquer ou valider un problème impliquant Pad stacks, perçages, slots et vias dans PADS ?

FR — Réponse : Pour un slot métallisé ovale, vérifiez définition de perçage/slot et dimensions cuivre/masque; une simple forme graphique n'équivaut pas à un slot fabriqué.

Board outline, cutouts and mechanical data / Contour de carte, découpes et données mécaniques

Q169

EN — Question: What should a hardware engineer understand about Board outline, cutouts and mechanical data?

EN — Answer: The board outline defines the manufacturable PCB boundary. Cutouts represent real removed material; 2D drafting lines alone may not define fabrication geometry.

FR — Question : Que doit comprendre un ingénieur hardware au sujet de Contour de carte, découpes et données mécaniques ?

FR — Réponse : Le contour de carte définit la limite PCB fabriquée. Les cutouts représentent de la matière réellement retirée; de simples lignes 2D peuvent ne pas définir une géométrie de fabrication.

Q170

EN — Question: How would you handle Board outline, cutouts and mechanical data in a controlled real project?

EN — Answer: Import or draw the mechanical profile, close and classify the board outline, define cutouts/slots intentionally, add mounting holes, and verify dimensions against MCAD or drawing data.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

FR — Question : Comment géreriez-vous Contour de carte, découpes et données mécaniques dans un projet réel et contrôlé ?

FR — Réponse : Importez ou dessinez le profil mécanique, fermez et classez le contour, définissez volontairement cutouts/slots, ajoutez trous de montage et vérifiez les dimensions avec données MCAD ou dessin.

Q171

EN — Question: What is a common interview trap or engineering pitfall related to Board outline, cutouts and mechanical data?

EN — Answer: A closed graphic shape is not automatically a board cutout unless it is assigned the correct object type.

FR — Question : Quel est un piège d'entrevue ou risque technique courant concernant Contour de carte, découpes et données mécaniques ?

FR — Réponse : Une forme graphique fermée n'est pas automatiquement une découpe de carte si elle n'a pas le bon type d'objet.

Q172

EN — Question: Senior/troubleshooting scenario: how would you diagnose or validate a problem involving Board outline, cutouts and mechanical data?

EN — Answer: If the fabricator reports an ambiguous slot, check whether it exists in board geometry/drill data rather than only on documentation layers.

FR — Question : Scénario senior/dépannage : comment diagnostiquer ou valider un problème impliquant Contour de carte, découpes et données mécaniques ?

FR — Réponse : Si le fabricant signale un slot ambigu, vérifiez qu'il existe dans la géométrie carte/données de perçage et pas seulement sur une couche documentaire.

Layer definition, stackup and plane types / Définition des couches, stackup et types de plans

Q173

EN — Question: What should a hardware engineer understand about Layer definition, stackup and plane types?

EN — Answer: PADS Layout defines electrical and non-electrical layers and can use signal, plane, split/mixed, mask, silkscreen, and documentation layers according to the design.

FR — Question : Que doit comprendre un ingénieur hardware au sujet de Définition des couches, stackup et types de plans ?

FR — Réponse : PADS Layout définit des couches électriques et non électriques et peut utiliser couches signal, plane, split/mixed, masque, sérigraphie et documentation selon le design.

Q174

EN — Question: How would you handle Layer definition, stackup and plane types in a controlled real project?

EN — Answer: Set the layer count and names before detailed routing, assign plane behavior and nets, then coordinate finished thickness and copper/dielectric construction with the fabricator.

FR — Question : Comment géreriez-vous Définition des couches, stackup et types de plans dans un projet réel et contrôlé ?

FR — Réponse : Définissez nombre et noms des couches avant routage détaillé, assignez comportement des plans et nets, puis coordonnez épaisseur finie et construction cuivre/diélectrique avec le fabricant.

Q175

EN — Question: What is a common interview trap or engineering pitfall related to Layer definition, stackup and plane types?

EN — Answer: Changing layer count late can invalidate via definitions, impedance assumptions, plane assignments, and routing.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

FR — Question : Quel est un piège d'entrevue ou risque technique courant concernant Définition des couches, stackup et types de plans ?

FR — Réponse : Changer le nombre de couches tardivement peut invalider définitions de vias, hypothèses d'impédance, assignations de plans et routage.

Q176

EN — Question: Senior/troubleshooting scenario: how would you diagnose or validate a problem involving Layer definition, stackup and plane types?

EN — Answer: If a power plane seems disconnected, verify the plane layer type, net assignment, thermal settings, and anti-pad behavior.

FR — Question : Scénario senior/dépannage : comment diagnostiquer ou valider un problème impliquant Définition des couches, stackup et types de plans ?

FR — Réponse : Si un plan d'alimentation semble déconnecté, vérifiez type de couche plane, net assigné, thermiques et anti-pads.

Design rules, trace width and clearance / Règles de conception, largeur de piste et clearance

Q177

EN — Question: What should a hardware engineer understand about Design rules, trace width and clearance?

EN — Answer: PADS design rules control widths, clearances, vias, routing behavior, and class/net-specific constraints. Rules should reflect electrical current, voltage, SI, and manufacturing limits.

FR — Question : Que doit comprendre un ingénieur hardware au sujet de Règles de conception, largeur de piste et clearance ?

FR — Réponse : Les règles PADS contrôlent largeurs, clearances, vias, comportement de routage et contraintes par classe/net. Elles doivent refléter courant, tension, SI et limites de fabrication.

Q178

EN — Question: How would you handle Design rules, trace width and clearance in a controlled real project?

EN — Answer: Define global defaults, then override critical nets/classes such as power, high voltage, clocks, differential pairs, and sensitive analog signals. Document why each override exists.

FR — Question : Comment géreriez-vous Règles de conception, largeur de piste et clearance dans un projet réel et contrôlé ?

FR — Réponse : Définissez les valeurs globales puis surchargez les nets/classes critiques comme puissance, haute tension, horloges, paires différentielles et analogique sensible. Documentez la raison de chaque surcharge.

Q179

EN — Question: What is a common interview trap or engineering pitfall related to Design rules, trace width and clearance?

EN — Answer: Changing one selected trace from 0.1 mm to 2.0 mm is not equivalent to defining a robust power-net rule; future routing or ECO may revert to defaults.

FR — Question : Quel est un piège d'entrevue ou risque technique courant concernant Règles de conception, largeur de piste et clearance ?

FR — Réponse : Changer une piste sélectionnée de 0,1 mm à 2,0 mm n'équivaut pas à définir une règle robuste de net puissance; un futur routage ou ECO peut revenir aux valeurs par défaut.

Q180

EN — Question: Senior/troubleshooting scenario: how would you diagnose or validate a problem involving Design rules, trace width and clearance?

EN — Answer: For a wide-current net, set the net/class rule first, verify neck-down exceptions near pads, and run clearance/DFM checks.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

FR — Question : Scénario senior/dépannage : comment diagnostiquer ou valider un problème impliquant Règles de conception, largeur de piste et clearance ?

FR — Réponse : Pour un net de fort courant, définissez d'abord la règle net/classe, vérifiez les exceptions de neck-down près des pads et exécutez les contrôles clearance/DFM.

Component placement and mechanical constraints / Placement des composants et contraintes mécaniques

Q181

EN — Question: What should a hardware engineer understand about Component placement and mechanical constraints?

EN — Answer: Placement determines routability, return paths, thermal behavior, assembly access, and mechanical fit before a single trace is routed.

FR — Question : Que doit comprendre un ingénieur hardware au sujet de Placement des composants et contraintes mécaniques ?

FR — Réponse : Le placement détermine routabilité, chemins de retour, comportement thermique, accès assemblage et compatibilité mécanique avant tout routage.

Q182

EN — Question: How would you handle Component placement and mechanical constraints in a controlled real project?

EN — Answer: Place fixed mechanical parts first, then power, connectors, critical analog/high-speed components, decoupling, and remaining logic. Use keepouts and component-side constraints where needed.

FR — Question : Comment géreriez-vous Placement des composants et contraintes mécaniques dans un projet réel et contrôlé ?

FR — Réponse : Placez d'abord les éléments mécaniques fixes, puis puissance, connecteurs, composants analogiques/haute vitesse critiques, découplage et logique restante. Utilisez keepouts et contraintes de côté si nécessaire.

Q183

EN — Question: What is a common interview trap or engineering pitfall related to Component placement and mechanical constraints?

EN — Answer: Auto-placement or a visually compact layout is not automatically electrically good.

FR — Question : Quel est un piège d'entrevue ou risque technique courant concernant Placement des composants et contraintes mécaniques ?

FR — Réponse : Un auto-placement ou un layout visuellement compact n'est pas automatiquement bon électriquement.

Q184

EN — Question: Senior/troubleshooting scenario: how would you diagnose or validate a problem involving Component placement and mechanical constraints?

EN — Answer: If routing is impossible, revisit placement rather than forcing excessive vias and detours.

FR — Question : Scénario senior/dépannage : comment diagnostiquer ou valider un problème impliquant Placement des composants et contraintes mécaniques ?

FR — Réponse : Si le routage devient impossible, revoyez le placement au lieu de forcer trop de vias et détours.

Interactive routing, corners, vias and unrouted connections / Routage interactif, angles, vias et connexions non routées

Q185

EN — Question: What should a hardware engineer understand about Interactive routing, corners, vias and unrouted connections?

EN — Answer: Interactive routing converts logical connections into physical copper while obeying width/clearance/via rules. Unrouted links are a design-status indicator, not merely visual clutter.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

FR — Question : Que doit comprendre un ingénieur hardware au sujet de Routage interactif, angles, vias et connexions non routées ?

FR — Réponse : Le routage interactif transforme les connexions logiques en cuivre physique en respectant règles de largeur/clearance/via. Les liens non routés indiquent l'état du design et ne sont pas de simples éléments visuels.

Q186

EN — Question: How would you handle Interactive routing, corners, vias and unrouted connections in a controlled real project?

EN — Answer: Route critical nets first, maintain reference paths, use appropriate corner geometry and vias, then progressively complete and optimize the remaining connections.

FR — Question : Comment géreriez-vous Routage interactif, angles, vias et connexions non routées dans un projet réel et contrôlé ?

FR — Réponse : Routez d'abord les nets critiques, maintenez les chemins de référence, utilisez angles et vias appropriés, puis complétez et optimisez progressivement les autres connexions.

Q187

EN — Question: What is a common interview trap or engineering pitfall related to Interactive routing, corners, vias and unrouted connections?

EN — Answer: A board can look fully routed but still contain a hidden unrouted connection or isolated copper island.

FR — Question : Quel est un piège d'entrevue ou risque technique courant concernant Routage interactif, angles, vias et connexions non routées ?

FR — Réponse : Une carte peut sembler entièrement routée tout en contenant une connexion non routée cachée ou un îlot de cuivre isolé.

Q188

EN — Question: Senior/troubleshooting scenario: how would you diagnose or validate a problem involving Interactive routing, corners, vias and unrouted connections?

EN — Answer: Before release, use connectivity/unrouted checks and net highlighting, not just visual inspection.

FR — Question : Scénario senior/dépannage : comment diagnostiquer ou valider un problème impliquant Routage interactif, angles, vias et connexions non routées ?

FR — Réponse : Avant release, utilisez les contrôles de connectivité/non routés et la surbrillance des nets, pas seulement l'inspection visuelle.

Differential pairs, length and high-speed routing concepts / Paires différentielles, longueur et concepts haute vitesse

Q189

EN — Question: What should a hardware engineer understand about Differential pairs, length and high-speed routing concepts?

EN — Answer: Depending on PADS edition and routing options, differential and high-speed constraints can control pair spacing, length, topology, and signal integrity. The physical stackup determines impedance.

FR — Question : Que doit comprendre un ingénieur hardware au sujet de Paires différentielles, longueur et concepts haute vitesse ?

FR — Réponse : Selon l'édition PADS et les options de routage, les contraintes différentielles et haute vitesse peuvent contrôler espacement, longueur, topologie et intégrité du signal. Le stackup physique détermine l'impédance.

Q190

EN — Question: How would you handle Differential pairs, length and high-speed routing concepts in a controlled real project?

EN — Answer: Define the pair/nets and electrical constraints, coordinate trace geometry with the stackup, route with consistent reference, then verify length/skew and return path.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

FR — Question : Comment géreriez-vous Paires différentielles, longueur et concepts haute vitesse dans un projet réel et contrôlé ?

FR — Réponse : Définissez paire/nets et contraintes électriques, coordonnez géométrie de piste avec stackup, routez avec une référence cohérente puis vérifiez longueur/skew et chemin de retour.

Q191

EN — Question: What is a common interview trap or engineering pitfall related to Differential pairs, length and high-speed routing concepts?

EN — Answer: Length matching alone does not guarantee signal integrity; impedance, return path, discontinuities, vias, connectors, and coupling also matter.

FR — Question : Quel est un piège d'entrevue ou risque technique courant concernant Paires différentielles, longueur et concepts haute vitesse ?

FR — Réponse : L'égalisation de longueur seule ne garantit pas l'intégrité du signal; impédance, chemin de retour, discontinuités, vias, connecteurs et couplage comptent aussi.

Q192

EN — Question: Senior/troubleshooting scenario: how would you diagnose or validate a problem involving Differential pairs, length and high-speed routing concepts?

EN — Answer: If a differential pair passes DRC but fails SI review, inspect the actual stackup/impedance and discontinuities rather than merely tightening length tolerance.

FR — Question : Scénario senior/dépannage : comment diagnostiquer ou valider un problème impliquant Paires différentielles, longueur et concepts haute vitesse ?

FR — Réponse : Si une paire passe DRC mais échoue à la revue SI, inspectez stackup/impédance réels et discontinuités plutôt que de seulement resserrer la tolérance de longueur.

Copper pours, planes, thermals and voids / Copper pours, plans, thermiques et voids

Q193

EN — Question: What should a hardware engineer understand about Copper pours, planes, thermals and voids?

EN — Answer: Copper areas provide low-impedance power/ground distribution, shielding, heat spreading, and current capacity. They must be tied to the correct net and regenerated after relevant edits.

FR — Question : Que doit comprendre un ingénieur hardware au sujet de Copper pours, plans, thermiques et voids ?

FR — Réponse : Les zones de cuivre fournissent distribution faible impédance d'alimentation/masse, blindage, dissipation thermique et capacité en courant. Elles doivent être reliées au bon net et régénérées après modifications pertinentes.

Q194

EN — Question: How would you handle Copper pours, planes, thermals and voids in a controlled real project?

EN — Answer: Create the copper/plane boundary, assign the net and layer, set clearances/thermal behavior, define cutouts/keepouts, then repour and inspect islands, necks, and connections.

FR — Question : Comment géreriez-vous Copper pours, plans, thermiques et voids dans un projet réel et contrôlé ?

FR — Réponse : Créez la limite de cuivre/plane, assignez net et couche, réglez clearances/thermiques, définissez cutouts/keepouts puis repourez et inspectez îlots, étranglements et connexions.

Q195

EN — Question: What is a common interview trap or engineering pitfall related to Copper pours, planes, thermals and voids?

EN — Answer: A large copper shape can be electrically floating if net assignment or connectivity is wrong.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

FR — Question : Quel est un piège d'entrevue ou risque technique courant concernant Copper pours, plans, thermiques et voids ?

FR — Réponse : Une grande zone de cuivre peut rester électriquement flottante si l'assignation de net ou la connectivité est incorrecte.

Q196

EN — Question: Senior/troubleshooting scenario: how would you diagnose or validate a problem involving Copper pours, planes, thermals and voids?

EN — Answer: If a ground pour does not connect to a pad, inspect pad-stack layer geometry, thermal settings, same-net rules, and local keepouts.

FR — Question : Scénario senior/dépannage : comment diagnostiquer ou valider un problème impliquant Copper pours, plans, thermiques et voids ?

FR — Réponse : Si un pour de masse ne se connecte pas à un pad, inspectez géométrie du pad stack par couche, thermiques, règles same-net et keepouts locaux.

Keepouts, high-voltage clearance and isolation slots / Keepouts, clearance haute tension et slots d'isolation

Q197

EN — Question: What should a hardware engineer understand about Keepouts, high-voltage clearance and isolation slots?

EN — Answer: High-voltage separation may require larger electrical clearance, creepage path control, copper/route keepouts, and actual board slots or cutouts. These are different object types with different manufacturing meaning.

FR — Question : Que doit comprendre un ingénieur hardware au sujet de Keepouts, clearance haute tension et slots d'isolation ?

FR — Réponse : La séparation haute tension peut exiger plus de clearance électrique, contrôle du creepage, keepouts cuivre/routage et de vrais slots ou cutouts de carte. Ce sont des objets différents avec une signification de fabrication différente.

Q198

EN — Question: How would you handle Keepouts, high-voltage clearance and isolation slots in a controlled real project?

EN — Answer: Define HV net rules, create keepout/plane-obstruct regions, add a real mechanical slot/cutout where required, then verify the final Gerber/drill/mechanical outputs and applicable safety standard.

FR — Question : Comment géreriez-vous Keepouts, clearance haute tension et slots d'isolation dans un projet réel et contrôlé ?

FR — Réponse : Définissez les règles HV, créez des régions keepout/plane-obstruct, ajoutez un vrai slot/cutout mécanique si requis puis vérifiez les sorties Gerber/perçage/mécaniques et la norme de sécurité applicable.

Q199

EN — Question: What is a common interview trap or engineering pitfall related to Keepouts, high-voltage clearance and isolation slots?

EN — Answer: A copper keepout increases copper spacing but does not create extra creepage through an air slot; a drawn line does not manufacture a slot.

FR — Question : Quel est un piège d'entrevue ou risque technique courant concernant Keepouts, clearance haute tension et slots d'isolation ?

FR — Réponse : Un keepout cuivre augmente l'espacement du cuivre mais ne crée pas le creepage supplémentaire d'un slot dans la carte; une ligne dessinée ne fabrique pas un slot.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

Email: ahds@engineer.com

Q200

EN — Question: Senior/troubleshooting scenario: how would you diagnose or validate a problem involving Keepouts, high-voltage clearance and isolation slots?

EN — Answer: For a primary-to-secondary barrier, verify both the electrical rules and the fabricated board geometry in CAM outputs.

FR — Question : Scénario senior/dépannage : comment diagnostiquer ou valider un problème impliquant Keepouts, clearance haute tension et slots d'isolation ?

FR — Réponse : Pour une barrière primaire-secondaire, vérifiez à la fois les règles électriques et la géométrie réellement fabriquée dans les sorties CAM.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

10. PADS Manufacturing, Panelization & Troubleshooting

10. PADS : fabrication, panélisation et dépannage

PADS design-rule and connectivity verification / Vérification des règles et de la connectivité PADS

Q201

EN — Question: What should a hardware engineer understand about PADS design-rule and connectivity verification?

EN — Answer: Pre-release verification should detect clearance, width, via, unroute, plane, geometry, and other configured violations. The exact checks depend on PADS edition and project setup.

FR — Question : Que doit comprendre un ingénieur hardware au sujet de Vérification des règles et de la connectivité PADS ?

FR — Réponse : La vérification avant release doit détecter violations de clearance, largeur, via, unrouted, plans, géométrie et autres règles configurées. Les contrôles exacts dépendent de l'édition PADS et du projet.

Q202

EN — Question: How would you handle PADS design-rule and connectivity verification in a controlled real project?

EN — Answer: Run the available verification/DRC checks, review every error and warning, fix or document intentional exceptions, repour copper, and rerun until the release state is understood.

FR — Question : Comment géreriez-vous Vérification des règles et de la connectivité PADS dans un projet réel et contrôlé ?

FR — Réponse : Exécutez les vérifications/DRC disponibles, examinez chaque erreur et avertissement, corrigez ou documentez les exceptions, repourez le cuivre puis relancez jusqu'à comprendre l'état de release.

Q203

EN — Question: What is a common interview trap or engineering pitfall related to PADS design-rule and connectivity verification?

EN — Answer: Zero DRC errors only proves compliance with configured rules; it does not prove correct stackup, current capacity, HV safety, assembly access, or component orientation.

FR — Question : Quel est un piège d'entrevue ou risque technique courant concernant Vérification des règles et de la connectivité PADS ?

FR — Réponse : Zéro erreur DRC prouve seulement la conformité aux règles configurées; cela ne prouve pas stackup correct, capacité en courant, sécurité HV, accès assemblage ou orientation des composants.

Q204

EN — Question: Senior/troubleshooting scenario: how would you diagnose or validate a problem involving PADS design-rule and connectivity verification?

EN — Answer: A senior answer should separate tool rule compliance from engineering sign-off and manufacturing review.

FR — Question : Scénario senior/dépannage : comment diagnostiquer ou valider un problème impliquant Vérification des règles et de la connectivité PADS ?

FR — Réponse : Une réponse senior doit distinguer conformité aux règles outil, validation d'ingénierie et revue de fabrication.

Gerber and NC Drill generation / Génération Gerber et NC Drill

Q205

EN — Question: What should a hardware engineer understand about Gerber and NC Drill generation?

EN — Answer: Gerber describes fabricated image layers while NC drill output describes drilled holes/slots. Both must use the correct origin, units, layer mapping, and revision.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

FR — Question : Que doit comprendre un ingénieur hardware au sujet de Génération Gerber et NC Drill ?

FR — Réponse : Gerber décrit les couches d'images fabriquées tandis que NC Drill décrit trous/slots. Les deux doivent utiliser le bon origin, les bonnes unités, le bon mapping de couches et la bonne révision.

Q206

EN — Question: How would you handle Gerber and NC Drill generation in a controlled real project?

EN — Answer: Configure CAM documents for required copper, mask, paste, silk, outline and documentation layers, generate drill files, then inspect every file in an independent CAM viewer before release.

FR — Question : Comment géreriez-vous Génération Gerber et NC Drill dans un projet réel et contrôlé ?

FR — Réponse : Configurez les documents CAM pour cuivre, masque, pâte, sérigraphie, contour et couches documentaires requises, générez les fichiers de perçage puis inspectez chaque fichier dans un viewer CAM indépendant.

Q207

EN — Question: What is a common interview trap or engineering pitfall related to Gerber and NC Drill generation?

EN — Answer: A Gerber set can look correct while the drill origin or units are wrong, causing catastrophic fabrication mismatch.

FR — Question : Quel est un piège d'entrevue ou risque technique courant concernant Génération Gerber et NC Drill ?

FR — Réponse : Un jeu Gerber peut sembler correct alors que l'origine ou les unités du perçage sont fausses, provoquant un décalage catastrophique en fabrication.

Q208

EN — Question: Senior/troubleshooting scenario: how would you diagnose or validate a problem involving Gerber and NC Drill generation?

EN — Answer: Overlay copper, mask, drill, and board outline in the viewer and verify a few known coordinates/dimensions.

FR — Question : Scénario senior/dépannage : comment diagnostiquer ou valider un problème impliquant Génération Gerber et NC Drill ?

FR — Réponse : Superposez cuivre, masque, perçage et contour dans le viewer et vérifiez quelques coordonnées/dimensions connues.

ODB++ and intelligent manufacturing output / ODB++ et sortie de fabrication intelligente

Q209

EN — Question: What should a hardware engineer understand about ODB++ and intelligent manufacturing output?

EN — Answer: ODB++ can package intelligent PCB manufacturing data more comprehensively than a loose set of image files, depending on the PADS product and configured output flow.

FR — Question : Que doit comprendre un ingénieur hardware au sujet de ODB++ et sortie de fabrication intelligente ?

FR — Réponse : ODB++ peut regrouper les données intelligentes de fabrication PCB de façon plus complète qu'un simple ensemble de fichiers image, selon le produit PADS et le flux de sortie configuré.

Q210

EN — Question: How would you handle ODB++ and intelligent manufacturing output in a controlled real project?

EN — Answer: Generate ODB++ from the controlled board, review it with an ODB++ viewer, and confirm the fabricator/assembler accepts the intended revision and content.

FR — Question : Comment géreriez-vous ODB++ et sortie de fabrication intelligente dans un projet réel et contrôlé ?

FR — Réponse : Générez ODB++ depuis la carte contrôlée, examinez-le avec un viewer ODB++ et confirmez que le fabricant/assembleur accepte la révision et le contenu prévus.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

Q211

EN — Question: What is a common interview trap or engineering pitfall related to ODB++ and intelligent manufacturing output?

EN — Answer: Do not assume ODB++ removes the need for fabrication notes, stackup definition, special process notes, or purchasing/assembly documentation.

FR — Question : Quel est un piège d'entrevue ou risque technique courant concernant ODB++ et sortie de fabrication intelligente ?

FR — Réponse : Ne supposez pas qu'ODB++ supprime le besoin de notes de fabrication, définition de stackup, notes de process spéciales ou documentation achat/assemblage.

Q212

EN — Question: Senior/troubleshooting scenario: how would you diagnose or validate a problem involving ODB++ and intelligent manufacturing output?

EN — Answer: If Gerber and ODB++ are both released, they must be generated from the same board revision and be mutually consistent.

FR — Question : Scénario senior/dépannage : comment diagnostiquer ou valider un problème impliquant ODB++ et sortie de fabrication intelligente ?

FR — Réponse : Si Gerber et ODB++ sont tous deux publiés, ils doivent être générés depuis la même révision et être cohérents entre eux.

Pick-and-place, assembly drawings and centroid data / Pick-and-place, dessins d'assemblage et données centroid

Q213

EN — Question: What should a hardware engineer understand about Pick-and-place, assembly drawings and centroid data?

EN — Answer: Assembly needs component reference, package, side, position, rotation, and often BOM/variant information. Pick-and-place output must match the assembler's coordinate and rotation convention.

FR — Question : Que doit comprendre un ingénieur hardware au sujet de Pick-and-place, dessins d'assemblage et données centroid ?

FR — Réponse : L'assemblage nécessite référence, boîtier, côté, position, rotation et souvent BOM/variante. Le pick-and-place doit correspondre aux conventions de coordonnées et rotation de l'assembleur.

Q214

EN — Question: How would you handle Pick-and-place, assembly drawings and centroid data in a controlled real project?

EN — Answer: Define the assembly origin, verify component origins and rotations, generate top/bottom placement data and assembly drawings, then compare against the physical footprints and BOM.

FR — Question : Comment géreriez-vous Pick-and-place, dessins d'assemblage et données centroid dans un projet réel et contrôlé ?

FR — Réponse : Définissez l'origine d'assemblage, vérifiez origines et rotations des composants, générez données de placement top/bottom et dessins d'assemblage puis comparez avec footprints physiques et BOM.

Q215

EN — Question: What is a common interview trap or engineering pitfall related to Pick-and-place, assembly drawings and centroid data?

EN — Answer: A correct footprint can still have an inconvenient or wrong centroid/orientation for assembly if the library origin and rotation convention are poor.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

FR — Question : Quel est un piège d'entrevue ou risque technique courant concernant Pick-and-place, dessins d'assemblage et données centroid ?

FR — Réponse : Un footprint correct peut tout de même avoir un centroid/orientation mauvais pour l'assemblage si l'origine de bibliothèque et la convention de rotation sont mauvaises.

Q216

EN — Question: Senior/troubleshooting scenario: how would you diagnose or validate a problem involving Pick-and-place, assembly drawings and centroid data?

EN — Answer: Before production, validate a few asymmetric parts such as diodes, ICs, connectors, and polarized capacitors against assembly drawings.

FR — Question : Scénario senior/dépannage : comment diagnostiquer ou valider un problème impliquant Pick-and-place, dessins d'assemblage et données centroid ?

FR — Réponse : Avant production, validez quelques composants asymétriques comme diodes, IC, connecteurs et condensateurs polarisés par rapport aux dessins d'assemblage.

Panelization and step-and-repeat concepts in PADS / Panélisation et concepts step-and-repeat dans PADS

Q217

EN — Question: What should a hardware engineer understand about Panelization and step-and-repeat concepts in PADS?

EN — Answer: PADS manufacturing/CAM flows have supported step-and-repeat concepts, and panelization may be done in PADS, a dedicated manufacturing tool, or by the fabricator depending on company practice and product edition.

FR — Question : Que doit comprendre un ingénieur hardware au sujet de Panélisation et concepts step-and-repeat dans PADS ?

FR — Réponse : Les flux manufacturing/CAM PADS prennent en charge des concepts de step-and-repeat, et la panélisation peut être faite dans PADS, un outil de fabrication dédié ou par le fabricant selon les pratiques et l'édition du produit.

Q218

EN — Question: How would you handle Panelization and step-and-repeat concepts in PADS in a controlled real project?

EN — Answer: Define panel size, board count and spacing, rails, breakaway method, tooling holes, fiducials, coupon needs, and assembly direction with the manufacturer before freezing panel output.

FR — Question : Comment géreriez-vous Panélisation et concepts step-and-repeat dans PADS dans un projet réel et contrôlé ?

FR — Réponse : Définissez taille du panel, nombre de cartes et espacement, rails, méthode de séparation, trous d'outillage, fiducials, coupons et sens d'assemblage avec le fabricant avant de figer la sortie.

Q219

EN — Question: What is a common interview trap or engineering pitfall related to Panelization and step-and-repeat concepts in PADS?

EN — Answer: Simple graphical copy/paste of board artwork is not automatically a production-ready panel; netlists, drill data, fiducials, breakaways, and CAM step-repeat semantics matter.

FR — Question : Quel est un piège d'entrevue ou risque technique courant concernant Panélisation et concepts step-and-repeat dans PADS ?

FR — Réponse : Un simple copier-coller graphique du PCB n'est pas automatiquement un panel prêt pour production; netlists, perçages, fiducials, séparations et sémantique step-repeat CAM comptent.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

Email: ahds@engineer.com

Q220

EN — Question: Senior/troubleshooting scenario: how would you diagnose or validate a problem involving Panelization and step-and-repeat concepts in PADS?

EN — Answer: If the assembler asks for a panel drawing, provide a controlled panel definition and clarify whether fabrication or assembly house owns final panelization.

FR — Question : Scénario senior/dépannage : comment diagnostiquer ou valider un problème impliquant Panélisation et concepts step-and-repeat dans PADS ?

FR — Réponse : Si l'assembleur demande un dessin de panel, fournissez une définition contrôlée et précisez si la panélisation finale appartient au fabricant PCB ou à l'assembleur.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

Email: ahds@engineer.com

QUICK REFERENCE — ORCAD → PADS RELEASE FLOW

#	English	Français
1	Freeze the OrCAD schematic revision; annotate, run ERC, validate pin numbers and PCB Footprint/decal properties.	Figer la révision du schéma OrCAD; annoter, exécuter ERC, valider numéros de broches et propriétés PCB Footprint/decal.
2	Generate a PADS-compatible netlist using the formatter supported by the installed Capture release; review log, header, units, part/net counts.	Générer une netlist compatible PADS avec le formatter pris en charge par la version Capture installée; vérifier journal, en-tête, unités, nombres de composants/nets.
3	Import into PADS Layout on a controlled board copy; resolve missing decals and validate critical nets/packages.	Importer dans PADS Layout sur une copie contrôlée; résoudre les decals manquants et valider nets/boîtiers critiques.
4	Create/verify decals, pad stacks, board outline, cutouts, stackup/layers, design rules and placement.	Créer/vérifier decals, pad stacks, contour, cutouts, stackup/couches, règles et placement.
5	Route, create copper/planes, thermals, keepouts, HV clearance/slots, then run verification and connectivity checks.	Router, créer cuivre/plans, thermiques, keepouts, clearance HV/slots puis exécuter vérifications et contrôles de connectivité.
6	For schematic changes, use Compare/ECO rather than uncontrolled re-import; reconcile any pin/gate swaps.	Pour les changements de schéma, utiliser Compare/ECO plutôt qu'un réimport non contrôlé; réconcilier tout swap de broche/porte.
7	Generate CAM: Gerber, NC Drill, ODB++ if used, placement/centroid, assembly/fabrication drawings and panel data.	Générer CAM : Gerber, NC Drill, ODB++ si utilisé, placement/centroid, dessins assemblage/fabrication et données de panel.
8	Independently inspect outputs and archive the exact source + release package.	Inspecter indépendamment les sorties et archiver la source exacte + package de release.

REFERENCE NOTES / NOTES DE RÉFÉRENCE

- **Cadence — PCB Product Documents / OrCAD X Capture, PCB Editor and PSpice documentation:** https://resources.pcb.cadence.com/documentation-page
- **Cadence — OrCAD X Capture with PCB Editor Tutorial 24.1:** https://resources.pcb.cadence.com/schematic-design
- **Cadence — OrCAD X 24.1 FAQ / migration and feature context:** https://resources.academic.cadence.com/pcb-design-and-analysis-resources/what-s-new-in-orcad-x-24-1-faq
- **Cadence — OrCAD X and PSpice FAQ / migration compatibility:** https://www.cadence.com/en_US/home/tools/pcb-design-and-analysis/orcad/faqs.html
- **Siemens — PADS Standard and Standard Plus:** https://www.siemens.com/en-us/products/pcb/pads/standard-plus/
- **Siemens — PADS Professional:** https://www.siemens.com/en-us/products/pcb/pads/professional/
- **Siemens — ODB++ Resources:** https://www.siemens.com/en-gb/products/pcb/odb-plus-plus/resources/

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

Legacy interoperability note / Note d'interopérabilité historique : OrCAD Capture 16.x documentation includes PADS 2000 / PADS PCB netlist formats, and classic PADS Layout documentation describes creating a board from an OrCAD netlist. Exact formatter DLL names, headers, units, and menus vary by installed release; validate with the specific tool versions used in production.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.