AHDS
Annissoff Hardware Development System
Design once. Reuse forever.

Email: ahds@engineer.com

ORCAD X 24.1 + ALLEGRO X PCB EDITOR

COMPLETE PRACTICAL & INTERVIEW HANDBOOK

GUIDE PRATIQUE COMPLET & PRÉPARATION AUX ENTREVUES

240 Questions & Answers — English / Français

Primary reference: OrCAD X / Allegro X 23.1–24.1
Legacy context: OrCAD / Allegro 16.6–17.4

Scope / Portée

EN: OrCAD X Capture, schematic libraries, component properties, PSpice, front-to-back synchronization, OrCAD PCB Editor / Allegro X PCB Editor, padstacks, package symbols, Constraint Manager, stackup, placement, routing, differential pairs, copper shapes, high voltage, DRC, 3D, Gerber/NC, IPC-2581, ODB++, panelization concepts, manufacturing release and senior troubleshooting.

FR : OrCAD X Capture, bibliothèques schématiques, propriétés composants, PSpice, synchronisation front-to-back, OrCAD PCB Editor / Allegro X PCB Editor, padstacks, package symbols, Constraint Manager, empilage, placement, routage, paires différentielles, cuivre, haute tension, DRC, 3D, Gerber/NC, IPC-2581, ODB++, concepts de panélisation, release fabrication et dépannage senior.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

Email: ahds@engineer.com

HOW TO USE THIS HANDBOOK / COMMENT UTILISER CE MANUEL

EN: Each technical topic is treated from four interview angles: (1) concept, (2) practical workflow, (3) trap/trick question, and (4) troubleshooting/senior scenario. The answers are concise enough to speak in an interview but detailed enough to study from.

FR: Chaque thème technique est traité sous quatre angles d'entrevue : (1) concept, (2) flux pratique, (3) piège/question difficile et (4) scénario de dépannage/senior. Les réponses sont assez concises pour être dites en entrevue mais assez détaillées pour servir de cours.

EN: Menu names and licensed features can vary between OrCAD PCB Editor, Allegro X PCB Editor, hotfixes and legacy 16.x/17.x releases. The engineering workflow and database concepts are emphasized; confirm the exact installed-release documentation before production use.

FR: Les noms de menus et fonctions sous licence peuvent varier entre OrCAD PCB Editor, Allegro X PCB Editor, hotfixes et versions historiques 16.x/17.x. Le manuel met l'accent sur le flux d'ingénierie et les concepts de base; confirmez la documentation exacte de la version installée avant usage en production.

CHAPTER MAP / PLAN DES CHAPITRES

1. OrCAD X / Allegro X Versions, Roles & Project Environment / 1. Versions OrCAD X / Allegro X, rôles et environnement de projet

2. OrCAD Capture Schematic Fundamentals & Connectivity / 2. Fondamentaux du schéma OrCAD Capture et connectivité

3. Capture Libraries, Symbols, Properties & Component Data / 3. Bibliothèques Capture, symboles, propriétés et données composants

4. Annotation, Validation, BOM, Variants & Documentation / 4. Annotation, validation, BOM, variantes et documentation

5. PSpice Simulation & Model Management / 5. Simulation PSpice et gestion des modèles

6. Front-to-Back Flow: Capture to OrCAD/Allegro PCB Editor / 6. Flux front-to-back : Capture vers OrCAD/Allegro PCB Editor

7. PCB Editor Database, Board Setup, Stackup & 3D / 7. Base PCB Editor, configuration de carte, empilage et 3D

8. Allegro PCB Libraries: Padstacks, Package Symbols & Mechanical Data / 8. Bibliothèques PCB Allegro : padstacks, package symbols et données mécaniques

9. Constraint Manager: Physical, Spacing, Electrical & High-Speed Rules / 9. Constraint Manager : règles physiques, d'espacement, électriques et haute vitesse

10. Placement, Routing, Differential Pairs & Return Paths / 10. Placement, routage, paires différentielles et chemins de retour

11. Copper Shapes, Power Planes, Keepouts, Slots & High Voltage / 11. Formes cuivre, plans d'alimentation, keepouts, fentes et haute tension

12. DRC, Manufacturing Outputs, Panelization, Release & Senior Troubleshooting / 12. DRC, sorties de fabrication, panélisation, release et dépannage senior

Quick file reference / Référence rapide des fichiers

File / Fichier	Typical role / Rôle typique	Notes
*.opj	Capture project / projet Capture	Project container; can often be recreated from source design data.
*.dsn	Capture design / conception Capture	Primary schematic design file.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

*.olb	Capture schematic library / bibliothèque	Reusable schematic symbols.
*.lib / model files	PSpice model libraries / modèles	Simulation models and dependencies.
*.brd	PCB design database / base PCB	Main OrCAD/Allegro board file.
*.dra + *.psm	Editable + compiled package symbol	Common footprint/package-symbol source and placed library object.
*.pad	Padstack	Pad/via/hole definition.
*.bsm / *.ssm / *.fsm	Other compiled Allegro symbols	Mechanical / shape / flash-related symbol types; use depends on workflow.

1. OrCAD X / Allegro X Versions, Roles & Project Environment

1. Versions OrCAD X / Allegro X, rôles et environnement de projet

OrCAD X Capture, PSpice, OrCAD PCB Editor and Allegro X PCB Editor roles

Rôles de OrCAD X Capture, PSpice, OrCAD PCB Editor et Allegro X PCB Editor

Q001

EN — Question: What should a hardware/PCB engineer understand about OrCAD X Capture, PSpice, OrCAD PCB Editor and Allegro X PCB Editor roles?
EN — Answer: OrCAD X is a Cadence PCB-design platform spanning schematic capture, simulation and layout. Capture is the schematic front end, PSpice is the simulation environment, and PCB layout can be performed with OrCAD PCB Editor or the more capable Allegro X PCB Editor depending on the license. They share the Allegro database concepts and a common front-to-back flow.
FR — Question : Que doit comprendre un ingénieur hardware/PCB au sujet de Rôles de OrCAD X Capture, PSpice, OrCAD PCB Editor et Allegro X PCB Editor ?
FR — Réponse : OrCAD X est une plateforme Cadence couvrant la saisie de schéma, la simulation et le routage PCB. Capture est l'outil de schéma, PSpice l'environnement de simulation, et le PCB peut être réalisé dans OrCAD PCB Editor ou dans Allegro X PCB Editor, plus avancé selon la licence. Les outils partagent les concepts de base de données Allegro et un flux front-to-back commun.

Q002

EN — Question: What is a practical workflow for OrCAD X Capture, PSpice, OrCAD PCB Editor and Allegro X PCB Editor roles?
EN — Answer: Start the project in Capture, establish libraries and design properties, validate the schematic, optionally simulate it, then transfer the logical design to the PCB database. Complete stackup, rules, placement, routing, copper, DRC and manufacturing release in the PCB tool.
FR — Question : Quel est un flux pratique pour Rôles de OrCAD X Capture, PSpice, OrCAD PCB Editor et Allegro X PCB Editor ?
FR — Réponse : Commencez le projet dans Capture, établissez les bibliothèques et propriétés, validez le schéma, simulez-le si nécessaire, puis transférez la logique vers la base PCB. Réalisez ensuite empilage, règles, placement, routage, cuivre, DRC et release de fabrication dans l'outil PCB.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

Q003

EN — Question: What is a common interview trap or technical risk involving OrCAD X Capture, PSpice, OrCAD PCB Editor and Allegro X PCB Editor roles?
EN — Answer: A frequent interview mistake is to call Allegro X and OrCAD X completely unrelated tools. The licensed feature set differs, but the Cadence PCB flow, database and terminology overlap strongly.
FR — Question : Quel est un piège d'entrevue ou risque technique courant concernant Rôles de OrCAD X Capture, PSpice, OrCAD PCB Editor et Allegro X PCB Editor ?
FR — Réponse : Une erreur fréquente en entrevue est de présenter Allegro X et OrCAD X comme des outils sans relation. Les fonctions disponibles varient avec la licence, mais le flux Cadence PCB, la base et la terminologie se recoupent fortement.

Q004

EN — Question: Senior scenario: something is wrong with OrCAD X Capture, PSpice, OrCAD PCB Editor and Allegro X PCB Editor roles. How do you troubleshoot it?
EN — Answer: If a command described in training is missing, first check the exact installed product, license tier, release and active editor before assuming the database is corrupt.
FR — Question : Scénario senior : un problème concerne Rôles de OrCAD X Capture, PSpice, OrCAD PCB Editor et Allegro X PCB Editor. Comment le dépannez-vous ?
FR — Réponse : Si une commande décrite dans une formation est absente, vérifiez d'abord le produit installé, le niveau de licence, la version et l'éditeur actif avant de conclure à une corruption de la base.

Legacy 16.6 / 17.4 versus 23.1 / 24.1 projects

Projets historiques 16.6 / 17.4 versus 23.1 / 24.1

Q005

EN — Question: What should a hardware/PCB engineer understand about Legacy 16.6 / 17.4 versus 23.1 / 24.1 projects?
EN — Answer: Older 16.x/17.x projects remain common in industry. Newer 23.1/24.1 tools add interface, collaboration and analysis improvements, but database compatibility is not the same as backward compatibility: opening and saving a design in a newer release can make it unusable in an older release.
FR — Question : Que doit comprendre un ingénieur hardware/PCB au sujet de Projets historiques 16.6 / 17.4 versus 23.1 / 24.1 ?
FR — Réponse : Les projets 16.x/17.x restent fréquents dans l'industrie. Les versions 23.1/24.1 ajoutent des améliorations d'interface, de collaboration et d'analyse, mais la compatibilité de base n'implique pas une compatibilité descendante : enregistrer dans une version récente peut empêcher l'ouverture dans une version ancienne.

Q006

EN — Question: What is a practical workflow for Legacy 16.6 / 17.4 versus 23.1 / 24.1 projects?
EN — Answer: Archive the original project and libraries, document the release and hotfix, open a copy in the target version, review conversion messages, update libraries only when controlled, run schematic and PCB validation, then establish a new revision baseline.
FR — Question : Quel est un flux pratique pour Projets historiques 16.6 / 17.4 versus 23.1 / 24.1 ?
FR — Réponse : Archivez le projet et les bibliothèques d'origine, documentez version et hotfix, ouvrez une copie dans la

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

version cible, examinez les messages de conversion, mettez à jour les bibliothèques de façon contrôlée, exécutez les validations schéma/PCB puis créez une nouvelle référence de révision.

Q007

EN — Question: What is a common interview trap or technical risk involving Legacy 16.6 / 17.4 versus 23.1 / 24.1 projects?

EN — Answer: Do not promise that a 24.1 .brd can simply be saved back to 16.6. Down-revision support is limited and old releases may not understand newer database objects.

FR — Question : Quel est un piège d'entrevue ou risque technique courant concernant Projets historiques 16.6 / 17.4 versus 23.1 / 24.1 ?

FR — Réponse : Ne promettez pas qu'un .brd 24.1 peut simplement être réenregistré en 16.6. Le retour de version est limité et les anciennes versions peuvent ne pas comprendre les nouveaux objets.

Q008

EN — Question: Senior scenario: something is wrong with Legacy 16.6 / 17.4 versus 23.1 / 24.1 projects. How do you troubleshoot it?

EN — Answer: If a migrated board behaves differently, compare padstacks, shapes, constraints, layer definitions and generated outputs against the archived source before making new design changes.

FR — Question : Scénario senior : un problème concerne Projets historiques 16.6 / 17.4 versus 23.1 / 24.1. Comment le dépannez-vous ?

FR — Réponse : Si une carte migrée se comporte différemment, comparez padstacks, formes, contraintes, couches et sorties générées avec la source archivée avant toute nouvelle modification.

Opening, saving, closing and recovering projects

Ouverture, sauvegarde, fermeture et récupération des projets

Q009

EN — Question: What should a hardware/PCB engineer understand about Opening, saving, closing and recovering projects?

EN — Answer: A controlled OrCAD project separates editable source data from generated outputs. Capture commonly uses project/design files such as OPJ and DSN, while the PCB database is typically a BRD file; libraries and simulation models are maintained separately.

FR — Question : Que doit comprendre un ingénieur hardware/PCB au sujet de Ouverture, sauvegarde, fermeture et récupération des projets ?

FR — Réponse : Un projet OrCAD contrôlé sépare les sources modifiables des sorties générées. Capture utilise couramment des fichiers de projet/conception tels que OPJ et DSN, tandis que la base PCB est généralement un fichier BRD; bibliothèques et modèles de simulation sont gérés séparément.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

Q010

EN — Question: What is a practical workflow for Opening, saving, closing and recovering projects?
EN — Answer: Open the project from its controlled working directory, verify referenced libraries and models, save intentionally, close editors cleanly, and keep released manufacturing data in a read-only or revisioned release folder rather than inside the active workspace.
FR — Question : Quel est un flux pratique pour Ouverture, sauvegarde, fermeture et récupération des projets ?
FR — Réponse : Ouvrez le projet depuis un répertoire de travail contrôlé, vérifiez les bibliothèques et modèles référencés, sauvegardez volontairement, fermez proprement les éditeurs et conservez les données de fabrication publiées dans un dossier de release en lecture seule ou versionné.

Q011

EN — Question: What is a common interview trap or technical risk involving Opening, saving, closing and recovering projects?
EN — Answer: Autosave or temporary files are recovery aids, not substitutes for version control or a known-good release package.
FR — Question : Quel est un piège d’entrevue ou risque technique courant concernant Ouverture, sauvegarde, fermeture et récupération des projets ?
FR — Réponse : Les fichiers autosave ou temporaires servent à la récupération, pas au remplacement du contrôle de version ou d’un package de release validé.

Q012

EN — Question: Senior scenario: something is wrong with Opening, saving, closing and recovering projects. How do you troubleshoot it?
EN — Answer: After a crash, recover the newest consistent source copy, compare modification times and database state, then rerun DRC/ERC and regenerate outputs. Do not mix a recovered schematic with an unrelated older PCB by accident.
FR — Question : Scénario senior : un problème concerne Ouverture, sauvegarde, fermeture et récupération des projets. Comment le dépannez-vous ?
FR — Réponse : Après un crash, récupérez la copie source cohérente la plus récente, comparez dates et état de base, puis relancez DRC/ERC et régénérez les sorties. Évitez d’associer accidentellement un schéma récupéré avec un PCB plus ancien.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

Workspace, units, grids, display and selection filters

Espace de travail, unités, grilles, affichage et filtres de sélection

Q013

EN — Question: What should a hardware/PCB engineer understand about Workspace, units, grids, display and selection filters?
EN — Answer: Grid, units, layer visibility, find/selection filters and display settings strongly affect productivity without changing the electrical intent. In PCB Editor, the Find filter is especially important because it controls which object classes can be selected.
FR — Question : Que doit comprendre un ingénieur hardware/PCB au sujet de Espace de travail, unités, grilles, affichage et filtres de sélection ?
FR — Réponse : Grille, unités, visibilité des couches, filtres Find/sélection et réglages d'affichage influencent fortement la productivité sans modifier l'intention électrique. Dans PCB Editor, le filtre Find est particulièrement important car il contrôle les classes d'objets sélectionnables.

Q014

EN — Question: What is a practical workflow for Workspace, units, grids, display and selection filters?
EN — Answer: Set design units deliberately, use sensible schematic and PCB grids, configure color/visibility for active work, and adjust Find filters before editing. Return to a known selection state when troubleshooting apparently unselectable objects.
FR — Question : Quel est un flux pratique pour Espace de travail, unités, grilles, affichage et filtres de sélection ?
FR — Réponse : Définissez volontairement les unités, utilisez des grilles adaptées au schéma et au PCB, configurez couleurs/visibilité et ajustez les filtres Find avant édition. Revenez à un état de sélection connu lors du dépannage d'objets apparemment impossibles à sélectionner.

Q015

EN — Question: What is a common interview trap or technical risk involving Workspace, units, grids, display and selection filters?
EN — Answer: Changing units is not the same as changing manufacturing precision, and forcing objects off an appropriate grid can create alignment and connectivity problems.
FR — Question : Quel est un piège d'entrevue ou risque technique courant concernant Espace de travail, unités, grilles, affichage et filtres de sélection ?
FR — Réponse : Changer les unités n'est pas équivalent à changer la précision de fabrication, et forcer des objets hors d'une grille appropriée peut créer des problèmes d'alignement et de connectivité.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

Q016

EN — Question: Senior scenario: something is wrong with Workspace, units, grids, display and selection filters. How do you troubleshoot it?
EN — Answer: If you cannot select a trace, pin, shape or text, check active layer, visibility and Find filter before assuming the object is locked or damaged.
FR — Question : Scénario senior : un problème concerne Espace de travail, unités, grilles, affichage et filtres de sélection. Comment le dépannez-vous ?
FR — Réponse : Si vous ne pouvez pas sélectionner une piste, broche, forme ou texte, vérifiez couche active, visibilité et filtre Find avant de supposer que l'objet est verrouillé ou endommagé.

Project structure, source control and release discipline

Structure de projet, contrôle de sources et discipline de release

Q017

EN — Question: What should a hardware/PCB engineer understand about Project structure, source control and release discipline?
EN — Answer: Professional PCB work needs a reproducible project structure containing schematics, libraries, models, PCB source, constraints, drawings and generated manufacturing outputs. Generated data should be traceable to a specific approved source revision.
FR — Question : Que doit comprendre un ingénieur hardware/PCB au sujet de Structure de projet, contrôle de sources et discipline de release ?
FR — Réponse : Un travail PCB professionnel exige une structure reproductible contenant schémas, bibliothèques, modèles, source PCB, contraintes, dessins et sorties de fabrication. Les données générées doivent être traçables vers une révision source approuvée.

Q018

EN — Question: What is a practical workflow for Project structure, source control and release discipline?
EN — Answer: Use version control or controlled document management for text-friendly files and revisioned binary design files, keep library changes reviewed, tag releases, and store the exact BOM, fabrication/assembly outputs and notes issued to the supplier.
FR — Question : Quel est un flux pratique pour Structure de projet, contrôle de sources et discipline de release ?
FR — Réponse : Utilisez un contrôle de version ou une gestion documentaire contrôlée pour les fichiers adaptés et des révisions pour les bases binaires, faites réviser les bibliothèques, marquez les releases et stockez le BOM exact, les sorties fabrication/assemblage et les notes envoyées au fournisseur.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

Email: ahds@engineer.com

Q019

EN — Question: What is a common interview trap or technical risk involving Project structure, source control and release discipline?
EN — Answer: A folder named FINAL is not configuration management. The key question is whether another engineer can reconstruct exactly what was released and why.
FR — Question : Quel est un piège d'entrevue ou risque technique courant concernant Structure de projet, contrôle de sources et discipline de release ?
FR — Réponse : Un dossier nommé FINAL n'est pas une gestion de configuration. La vraie question est de savoir si un autre ingénieur peut reconstruire exactement ce qui a été publié et pourquoi.

Q020

EN — Question: Senior scenario: something is wrong with Project structure, source control and release discipline. How do you troubleshoot it?
EN — Answer: When manufacturing reports a mismatch, compare the supplier package checksum/revision against the approved release before modifying the design. Many apparent CAD problems are release-control problems.
FR — Question : Scénario senior : un problème concerne Structure de projet, contrôle de sources et discipline de release. Comment le dépannez-vous ?
FR — Réponse : Lorsque le fabricant signale une incohérence, comparez d'abord le package reçu avec la release approuvée avant de modifier la conception. De nombreux problèmes attribués au CAD sont en réalité des problèmes de gestion de release.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

2. OrCAD Capture Schematic Fundamentals & Connectivity

2. Fondamentaux du schéma OrCAD Capture et connectivité

Placing parts, wires, junctions and no-connect markers

Placement de composants, fils, jonctions et marqueurs no-connect

Q021

EN — Question: What should a hardware/PCB engineer understand about Placing parts, wires, junctions and no-connect markers?
EN — Answer: Schematic connectivity is defined by electrical objects, not by visual proximity. A wire must terminate on the intended pin or junction, and intentionally unused pins should be identified according to the project rules.
FR — Question : Que doit comprendre un ingénieur hardware/PCB au sujet de Placement de composants, fils, jonctions et marqueurs no-connect ?
FR — Réponse : La connectivité schématique est définie par des objets électriques, pas par la proximité visuelle. Un fil doit se terminer sur la broche ou jonction prévue, et les broches volontairement inutilisées doivent être identifiées selon les règles du projet.

Q022

EN — Question: What is a practical workflow for Placing parts, wires, junctions and no-connect markers?
EN — Answer: Place the part, rotate/mirror only as permitted by symbol conventions, wire on the design grid, verify junctions at branches, then run connectivity checks before trusting the appearance.
FR — Question : Quel est un flux pratique pour Placement de composants, fils, jonctions et marqueurs no-connect ?
FR — Réponse : Placez le composant, effectuez rotation/miroir selon les conventions, câblez sur la grille, vérifiez les jonctions aux branches puis lancez les contrôles de connectivité avant de vous fier à l'apparence.

Q023

EN — Question: What is a common interview trap or technical risk involving Placing parts, wires, junctions and no-connect markers?
EN — Answer: Two crossing wires are not automatically connected, and a wire that looks as if it touches a pin can still miss the electrical hotspot.
FR — Question : Quel est un piège d'entrevue ou risque technique courant concernant Placement de composants, fils, jonctions et marqueurs no-connect ?
FR — Réponse : Deux fils qui se croisent ne sont pas automatiquement connectés, et un fil qui semble toucher une broche peut manquer le point électrique.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

Q024

EN — Question: Senior scenario: something is wrong with Placing parts, wires, junctions and no-connect markers. How do you troubleshoot it?
EN — Answer: If a net is unexpectedly open, zoom to the pin/wire endpoints, inspect junctions and net highlighting, and use net connectivity reports or cross-probing rather than redrawing the entire sheet.
FR — Question : Scénario senior : un problème concerne Placement de composants, fils, jonctions et marqueurs no-connect. Comment le dépannez-vous ?
FR — Réponse : Si un net est ouvert de façon inattendue, zoomez sur les extrémités, inspectez jonctions et surbrillance du net, puis utilisez rapports de connectivité ou cross-probing plutôt que de redessiner toute la feuille.

Net aliases, off-page connectors and signal naming

Net aliases, connecteurs hors page et nommage des signaux

Q025

EN — Question: What should a hardware/PCB engineer understand about Net aliases, off-page connectors and signal naming?
EN — Answer: Named connectivity improves readability and supports multi-page designs. Net aliases label local nets, while off-page or hierarchical connectors communicate connectivity across sheet boundaries according to the project structure.
FR — Question : Que doit comprendre un ingénieur hardware/PCB au sujet de Net aliases, connecteurs hors page et nommage des signaux ?
FR — Réponse : La connectivité nommée améliore la lisibilité et prend en charge les conceptions multi-pages. Les net aliases nomment les nets locaux, tandis que les connecteurs hors page ou hiérarchiques assurent les connexions entre pages selon la structure du projet.

Q026

EN — Question: What is a practical workflow for Net aliases, off-page connectors and signal naming?
EN — Answer: Adopt naming conventions for power, clocks, resets, buses, differential pairs and interfaces; apply labels consistently and verify scope so a name connects only where intended.
FR — Question : Quel est un flux pratique pour Net aliases, connecteurs hors page et nommage des signaux ?
FR — Réponse : Adoptez des conventions pour alimentations, horloges, resets, bus, paires différentielles et interfaces; appliquez les noms de façon cohérente et vérifiez leur portée.

Q027

EN — Question: What is a common interview trap or technical risk involving Net aliases, off-page connectors and signal naming?
EN — Answer: A visually identical name can still have different hierarchical scope, while an overly global naming method can create unintended shorts between functional blocks.
FR — Question : Quel est un piège d'entrevue ou risque technique courant concernant Net aliases, connecteurs hors page et nommage des signaux ?
FR — Réponse : Un nom visuellement identique peut avoir une portée hiérarchique différente, tandis qu'un nom trop global peut créer des courts-circuits logiques entre blocs fonctionnels.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

Q028

EN — Question: Senior scenario: something is wrong with Net aliases, off-page connectors and signal naming. How do you troubleshoot it?
EN — Answer: When a connection works on one page but not another, inspect connector type, hierarchy scope, exact spelling and net reports. Do not assume the text itself defines the connection in every context.
FR — Question : Scénario senior : un problème concerne Net aliases, connecteurs hors page et nommage des signaux. Comment le dépannez-vous ?
FR — Réponse : Lorsqu'une connexion fonctionne sur une page mais pas une autre, vérifiez type de connecteur, portée hiérarchique, orthographe exacte et rapports de nets. Ne supposez pas que le texte seul définit toujours la connexion.

Hierarchical blocks, ports and reusable schematic structure

Blocs hiérarchiques, ports et structure schématique réutilisable

Q029

EN — Question: What should a hardware/PCB engineer understand about Hierarchical blocks, ports and reusable schematic structure?
EN — Answer: Hierarchy divides a complex design into functional sheets with explicit interfaces. Reusable hierarchical blocks reduce duplication, but interface direction, naming and instance context must be controlled.
FR — Question : Que doit comprendre un ingénieur hardware/PCB au sujet de Blocs hiérarchiques, ports et structure schématique réutilisable ?
FR — Réponse : La hiérarchie divise une conception complexe en feuilles fonctionnelles avec interfaces explicites. Les blocs réutilisables réduisent la duplication, mais direction, nommage et contexte d'instance doivent être contrôlés.

Q030

EN — Question: What is a practical workflow for Hierarchical blocks, ports and reusable schematic structure?
EN — Answer: Define block interfaces first, use hierarchical ports consistently, keep local nets local, instantiate repeated blocks carefully, then validate each instance and the top-level connectivity.
FR — Question : Quel est un flux pratique pour Blocs hiérarchiques, ports et structure schématique réutilisable ?
FR — Réponse : Définissez d'abord les interfaces, utilisez les ports hiérarchiques de façon cohérente, gardez les nets locaux locaux, instanciez les blocs répétés avec soin puis validez chaque instance et la connectivité du niveau supérieur.

Q031

EN — Question: What is a common interview trap or technical risk involving Hierarchical blocks, ports and reusable schematic structure?
EN — Answer: Copying a sheet without understanding instance references or port scope can create duplicate references, unintended shared nets or incorrect BOM behavior.
FR — Question : Quel est un piège d'entrevue ou risque technique courant concernant Blocs hiérarchiques, ports et structure schématique réutilisable ?
FR — Réponse : Copier une feuille sans comprendre références d'instance ou portée des ports peut créer des références dupliquées, des nets partagés involontaires ou un BOM incorrect.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

Q032

EN — Question: Senior scenario: something is wrong with Hierarchical blocks, ports and reusable schematic structure. How do you troubleshoot it?
EN — Answer: If only one hierarchy instance fails, compare instance properties, reference annotation and port mapping against a healthy instance before editing the common source sheet.
FR — Question : Scénario senior : un problème concerne Blocs hiérarchiques, ports et structure schématique réutilisable. Comment le dépannez-vous ?
FR — Réponse : Si une seule instance hiérarchique échoue, comparez ses propriétés, son annotation et son mapping de ports à une instance saine avant de modifier la feuille source commune.

Buses, bus entries and vector-style naming

Bus, entrées de bus et nommage vectoriel

Q033

EN — Question: What should a hardware/PCB engineer understand about Buses, bus entries and vector-style naming?
EN — Answer: Buses organize related signals and reduce drawing clutter, but they do not replace explicit electrical connectivity. Bus notation and individual member names must agree with the project convention.
FR — Question : Que doit comprendre un ingénieur hardware/PCB au sujet de Bus, entrées de bus et nommage vectoriel ?
FR — Réponse : Les bus organisent les signaux liés et réduisent l'encombrement du dessin, mais ne remplacent pas la connectivité électrique explicite. La notation du bus et les noms de membres doivent respecter la convention du projet.

Q034

EN — Question: What is a practical workflow for Buses, bus entries and vector-style naming?
EN — Answer: Define the bus/member naming convention, place bus entries cleanly, label each member, and verify that the intended individual nets appear in the netlist.
FR — Question : Quel est un flux pratique pour Bus, entrées de bus et nommage vectoriel ?
FR — Réponse : Définissez la convention de nommage bus/membres, placez proprement les entrées de bus, nommez chaque membre et vérifiez que les nets individuels attendus apparaissent dans la netlist.

Q035

EN — Question: What is a common interview trap or technical risk involving Buses, bus entries and vector-style naming?
EN — Answer: A line drawn as a bus is not proof that every member is connected, and inconsistent bracket/range naming can create unexpected member names.
FR — Question : Quel est un piège d'entrevue ou risque technique courant concernant Bus, entrées de bus et nommage vectoriel ?
FR — Réponse : Une ligne dessinée comme bus ne prouve pas que chaque membre est connecté, et une notation incohérente des indices/plages peut créer des noms inattendus.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

Q036

EN — Question: Senior scenario: something is wrong with Buses, bus entries and vector-style naming. How do you troubleshoot it?
EN — Answer: When a PCB net is missing from a bus, inspect the member label and netlist rather than the bus graphic. The error is usually naming or entry connectivity, not the PCB editor.
FR — Question : Scénario senior : un problème concerne Bus, entrées de bus et nommage vectoriel. Comment le dépannez-vous ?
FR — Réponse : Lorsqu'un net PCB manque dans un bus, inspectez le nom du membre et la netlist plutôt que le graphisme du bus. L'erreur est généralement liée au nommage ou à l'entrée, pas à l'éditeur PCB.

Power symbols, global nets and grounding strategy on the schematic

Symboles d'alimentation, nets globaux et stratégie de masse sur le schéma

Q037

EN — Question: What should a hardware/PCB engineer understand about Power symbols, global nets and grounding strategy on the schematic?
EN — Answer: Power symbols often create global connectivity. That is convenient for common rails but dangerous when analog, digital, isolated or chassis domains must remain separate.
FR — Question : Que doit comprendre un ingénieur hardware/PCB au sujet de Symboles d'alimentation, nets globaux et stratégie de masse sur le schéma ?
FR — Réponse : Les symboles d'alimentation créent souvent une connectivité globale. C'est pratique pour les rails communs mais risqué lorsque domaines analogique, numérique, isolé ou châssis doivent rester séparés.

Q038

EN — Question: What is a practical workflow for Power symbols, global nets and grounding strategy on the schematic?
EN — Answer: Create an explicit power-domain naming scheme, use distinct net names where isolation is required, show intentional ties with controlled components or net-tie methods, and review power connectivity before PCB transfer.
FR — Question : Quel est un flux pratique pour Symboles d'alimentation, nets globaux et stratégie de masse sur le schéma ?
FR — Réponse : Créez un schéma explicite de noms de domaines d'alimentation, utilisez des noms distincts lorsque l'isolation est requise, représentez les liaisons volontaires par composants ou méthodes net-tie contrôlées et révisez la connectivité avant transfert PCB.

Q039

EN — Question: What is a common interview trap or technical risk involving Power symbols, global nets and grounding strategy on the schematic?
EN — Answer: Using one generic GND symbol everywhere can silently connect domains that were meant to meet at one controlled point or never meet at all.
FR — Question : Quel est un piège d'entrevue ou risque technique courant concernant Symboles d'alimentation, nets globaux et stratégie de masse sur le schéma ?
FR — Réponse : Utiliser un symbole GND générique partout peut relier silencieusement des domaines censés se

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

rejoindre en un point contrôlé ou ne jamais être reliés.

Q040

EN — Question: Senior scenario: something is wrong with Power symbols, global nets and grounding strategy on the schematic. How do you troubleshoot it?
EN — Answer: If two grounds appear shorted in PCB, trace the source net names back through global power symbols and hidden power pins before modifying copper shapes.
FR — Question : Scénario senior : un problème concerne Symboles d’alimentation, nets globaux et stratégie de masse sur le schéma. Comment le dépannez-vous ?
FR — Réponse : Si deux masses semblent court-circuitées dans le PCB, remontez les noms de nets via les symboles d’alimentation globaux et les broches cachées avant de modifier les formes cuivre.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

3. Capture Libraries, Symbols, Properties & Component Data

3. Bibliothèques Capture, symboles, propriétés et données composants

Creating and managing Capture OLB libraries

Création et gestion des bibliothèques OLB Capture

Q041

EN — Question: What should a hardware/PCB engineer understand about Creating and managing Capture OLB libraries?
EN — Answer: An OLB library stores reusable schematic symbols. A controlled library should separate corporate-approved parts from temporary project symbols and should include consistent graphics, pins and properties.
FR — Question : Que doit comprendre un ingénieur hardware/PCB au sujet de Création et gestion des bibliothèques OLB Capture ?
FR — Réponse : Une bibliothèque OLB stocke des symboles schématiques réutilisables. Une bibliothèque contrôlée doit séparer les composants approuvés des symboles temporaires et inclure graphismes, broches et propriétés cohérents.

Q042

EN — Question: What is a practical workflow for Creating and managing Capture OLB libraries?
EN — Answer: Create or open a dedicated library, add the part, define body graphics and pins from the datasheet, populate standard properties, save the library in a controlled path, and test the symbol in a small schematic before release.
FR — Question : Quel est un flux pratique pour Création et gestion des bibliothèques OLB Capture ?
FR — Réponse : Créez ou ouvrez une bibliothèque dédiée, ajoutez le composant, définissez corps et broches depuis le datasheet, renseignez les propriétés standard, sauvegardez dans un chemin contrôlé et testez le symbole dans un petit schéma avant publication.

Q043

EN — Question: What is a common interview trap or technical risk involving Creating and managing Capture OLB libraries?
EN — Answer: Editing a library part after it has been placed does not automatically mean every existing design instance is safely synchronized; library governance and update method matter.
FR — Question : Quel est un piège d’entrevue ou risque technique courant concernant Création et gestion des bibliothèques OLB Capture ?
FR — Réponse : Modifier un composant de bibliothèque après placement ne signifie pas que toutes les instances existantes sont automatiquement synchronisées en sécurité; la gouvernance et la méthode de mise à jour sont importantes.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

Q044

EN — Question: Senior scenario: something is wrong with Creating and managing Capture OLB libraries. How do you troubleshoot it?
EN — Answer: If a placed part differs from the library, determine whether the design contains a cached/local definition, then compare pins and properties before forcing an update.
FR — Question : Scénario senior : un problème concerne Création et gestion des bibliothèques OLB Capture. Comment le dépannez-vous ?
FR — Réponse : Si un composant placé diffère de la bibliothèque, déterminez si le design contient une définition locale/cache, puis comparez broches et propriétés avant d'imposer une mise à jour.

Symbol pins, numbers, names and electrical types

Broches de symboles, numéros, noms et types électriques

Q045

EN — Question: What should a hardware/PCB engineer understand about Symbol pins, numbers, names and electrical types?
EN — Answer: Pin number is the key mapping to the physical package; pin name communicates function; electrical type affects schematic rule checking. All three must match the datasheet and corporate conventions.
FR — Question : Que doit comprendre un ingénieur hardware/PCB au sujet de Broches de symboles, numéros, noms et types électriques ?
FR — Réponse : Le numéro de broche assure le mapping vers le boîtier physique; le nom communique la fonction; le type électrique influence les contrôles de schéma. Les trois doivent correspondre au datasheet et aux conventions.

Q046

EN — Question: What is a practical workflow for Symbol pins, numbers, names and electrical types?
EN — Answer: Build a pin table from the datasheet, create pins with correct numbers/names/types, verify power and no-connect behavior, then cross-check the symbol against the physical footprint pin map.
FR — Question : Quel est un flux pratique pour Broches de symboles, numéros, noms et types électriques ?
FR — Réponse : Construisez une table de broches à partir du datasheet, créez les broches avec numéros/noms/types corrects, vérifiez alimentation et no-connect, puis comparez le symbole au mapping du footprint physique.

Q047

EN — Question: What is a common interview trap or technical risk involving Symbol pins, numbers, names and electrical types?
EN — Answer: A beautiful symbol with one swapped pin number can produce a perfectly routed but electrically wrong PCB. Pin mapping has higher priority than drawing appearance.
FR — Question : Quel est un piège d'entrevue ou risque technique courant concernant Broches de symboles, numéros, noms et types électriques ?
FR — Réponse : Un beau symbole avec un seul numéro de broche inversé peut produire un PCB parfaitement routé mais électriquement faux. Le mapping des broches prime sur l'apparence.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

Q048

EN — Question: Senior scenario: something is wrong with Symbol pins, numbers, names and electrical types. How do you troubleshoot it?
EN — Answer: If a manufactured board has two signals swapped, compare the datasheet, Capture pin numbers and Allegro package pin numbers before blaming routing or assembly.
FR — Question : Scénario senior : un problème concerne Broches de symboles, numéros, noms et types électriques. Comment le dépannez-vous ?
FR — Réponse : Si une carte fabriquée a deux signaux inversés, comparez datasheet, numéros de broches Capture et numéros de pins du package Allegro avant d'accuser routage ou assemblage.

Multi-part and heterogeneous components

Composants multi-part et hétérogènes

Q049

EN — Question: What should a hardware/PCB engineer understand about Multi-part and heterogeneous components?
EN — Answer: Large ICs, logic devices and connectors may be split across multiple schematic sections for readability. The parts must still represent one physical component with coherent pin numbering and properties.
FR — Question : Que doit comprendre un ingénieur hardware/PCB au sujet de Composants multi-part et hétérogènes ?
FR — Réponse : Les grands circuits, logiques et connecteurs peuvent être répartis sur plusieurs sections schématiques pour la lisibilité. Ces sections doivent toutefois représenter un seul composant physique avec numérotation et propriétés cohérentes.

Q050

EN — Question: What is a practical workflow for Multi-part and heterogeneous components?
EN — Answer: Define the package as multi-part, group logical units sensibly, reserve a power unit if appropriate, keep shared properties consistent, annotate sections correctly and verify the BOM creates one physical component.
FR — Question : Quel est un flux pratique pour Composants multi-part et hétérogènes ?
FR — Réponse : Définissez le boîtier comme multi-part, regroupez les unités logiques, réservez une unité d'alimentation si nécessaire, gardez les propriétés communes cohérentes, annotez correctement et vérifiez que le BOM crée un seul composant physique.

Q051

EN — Question: What is a common interview trap or technical risk involving Multi-part and heterogeneous components?
EN — Answer: If each gate or section is accidentally treated as a separate part, the BOM and PCB transfer can multiply one physical IC into several components.
FR — Question : Quel est un piège d'entrevue ou risque technique courant concernant Composants multi-part et hétérogènes ?
FR — Réponse : Si chaque porte ou section est accidentellement traitée comme un composant séparé, le BOM et le transfert PCB peuvent multiplier un seul circuit physique en plusieurs composants.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

Q052

EN — Question: Senior scenario: something is wrong with Multi-part and heterogeneous components. How do you troubleshoot it?
EN — Answer: When PCB packaging reports duplicate or missing gates, audit the multi-part definition, reference designators and section identifiers rather than manually deleting PCB components.
FR — Question : Scénario senior : un problème concerne Composants multi-part et hétérogènes. Comment le dépannez-vous ?
FR — Réponse : Lorsque le packaging PCB signale des portes dupliquées ou manquantes, auditez définition multi-part, références et identifiants de section plutôt que de supprimer manuellement des composants PCB.

PCB Footprint property and logical-to-physical pin mapping

Propriété PCB Footprint et mapping logique-vers-physique

Q053

EN — Question: What should a hardware/PCB engineer understand about PCB Footprint property and logical-to-physical pin mapping?
EN — Answer: The PCB Footprint property tells the front-to-back flow which physical package symbol to instantiate. The footprint name alone is insufficient unless the symbol pin numbers match the footprint pin names/numbers exactly.
FR — Question : Que doit comprendre un ingénieur hardware/PCB au sujet de Propriété PCB Footprint et mapping logique-vers-physique ?
FR — Réponse : La propriété PCB Footprint indique au flux front-to-back quel package physique instancier. Le nom du footprint seul ne suffit pas si les numéros de broches du symbole ne correspondent pas exactement aux pins du footprint.

Q054

EN — Question: What is a practical workflow for PCB Footprint property and logical-to-physical pin mapping?
EN — Answer: Assign a validated package symbol name, verify the footprint exists in the configured library paths, compare pin count and numbering, then run packaging/netlist checks before importing to PCB Editor.
FR — Question : Quel est un flux pratique pour Propriété PCB Footprint et mapping logique-vers-physique ?
FR — Réponse : Attribuez un nom de package validé, vérifiez sa présence dans les chemins de bibliothèque, comparez nombre et numérotation de pins puis lancez les contrôles de packaging/netlist avant import dans PCB Editor.

Q055

EN — Question: What is a common interview trap or technical risk involving PCB Footprint property and logical-to-physical pin mapping?
EN — Answer: A footprint can load successfully and still be wrong mechanically or electrically. Library existence is not validation of land pattern, polarity, pin 1 or dimensions.
FR — Question : Quel est un piège d'entrevue ou risque technique courant concernant Propriété PCB Footprint et mapping logique-vers-physique ?
FR — Réponse : Un footprint peut se charger correctement tout en étant faux mécaniquement ou électriquement. Son existence en bibliothèque ne valide ni land pattern, polarité, pin 1 ni dimensions.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

Q056

EN — Question: Senior scenario: something is wrong with PCB Footprint property and logical-to-physical pin mapping. How do you troubleshoot it?
EN — Answer: If PCB import says a package symbol is missing, check the property string, PSMPATH, compiled PSM availability and exact case/name conventions before editing the schematic connectivity.
FR — Question : Scénario senior : un problème concerne Propriété PCB Footprint et mapping logique-vers-physique. Comment le dépannez-vous ?
FR — Réponse : Si l'import PCB indique qu'un package symbol est absent, vérifiez chaîne de propriété, PSMPATH, disponibilité du PSM compilé et conventions de nom avant de modifier la connectivité du schéma.

CIS, part properties, manufacturer data and BOM fields

CIS, propriétés des composants, données fabricant et champs BOM

Q057

EN — Question: What should a hardware/PCB engineer understand about CIS, part properties, manufacturer data and BOM fields?
EN — Answer: Component properties connect engineering intent to procurement: manufacturer, manufacturer part number, value, tolerance, rating, package, lifecycle and internal part number. CIS or database-backed flows can centralize this data.
FR — Question : Que doit comprendre un ingénieur hardware/PCB au sujet de CIS, propriétés des composants, données fabricant et champs BOM ?
FR — Réponse : Les propriétés de composants relient l'intention d'ingénierie à l'approvisionnement : fabricant, référence fabricant, valeur, tolérance, puissance, boîtier, cycle de vie et numéro interne. CIS ou des flux liés à une base peuvent centraliser ces données.

Q058

EN — Question: What is a practical workflow for CIS, part properties, manufacturer data and BOM fields?
EN — Answer: Define required fields, use consistent property names, connect approved parts to the component database if available, distinguish engineering alternates from uncontrolled substitutions, and generate BOM from controlled source data.
FR — Question : Quel est un flux pratique pour CIS, propriétés des composants, données fabricant et champs BOM ?
FR — Réponse : Définissez les champs requis, utilisez des noms cohérents, reliez les composants approuvés à la base si disponible, distinguez les alternatives d'ingénierie des substitutions non contrôlées et générez le BOM à partir de données source contrôlées.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

Q059

EN — Question: What is a common interview trap or technical risk involving CIS, part properties, manufacturer data and BOM fields?
EN — Answer: Putting a distributor description in the Value field is not a substitute for a stable manufacturer part number and specification-critical properties.
FR — Question : Quel est un piège d’entrevue ou risque technique courant concernant CIS, propriétés des composants, données fabricant et champs BOM ?
FR — Réponse : Mettre une description distributeur dans le champ Value ne remplace pas une référence fabricant stable et les propriétés critiques de spécification.

Q060

EN — Question: Senior scenario: something is wrong with CIS, part properties, manufacturer data and BOM fields. How do you troubleshoot it?
EN — Answer: When BOM and schematic disagree, compare the property source, variant state and database link; do not hand-edit the exported BOM and leave the schematic unchanged.
FR — Question : Scénario senior : un problème concerne CIS, propriétés des composants, données fabricant et champs BOM. Comment le dépannez-vous ?
FR — Réponse : Lorsque BOM et schéma divergent, comparez source des propriétés, état de variante et lien de base; n’éditez pas manuellement le BOM exporté sans corriger le schéma.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

Email: ahds@engineer.com

4. Annotation, Validation, BOM, Variants & Documentation

4. Annotation, validation, BOM, variantes et documentation

Reference designator annotation and re-annotation

Annotation et réannotation des références

Q061

EN — Question: What should a hardware/PCB engineer understand about Reference designator annotation and re-annotation?
EN — Answer: Annotation assigns unique reference designators used by schematic review, PCB layout, BOM and assembly. Re-annotation must be controlled because it changes identifiers used across documents and manufacturing data.
FR — Question : Que doit comprendre un ingénieur hardware/PCB au sujet de Annotation et réannotation des références ?
FR — Réponse : L'annotation attribue des références uniques utilisées par le schéma, le PCB, le BOM et l'assemblage. La réannotation doit être contrôlée car elle modifie des identifiants utilisés dans plusieurs documents.

Q062

EN — Question: What is a practical workflow for Reference designator annotation and re-annotation?
EN — Answer: Annotate before layout, use consistent prefixes, lock or preserve identifiers where required, and if re-annotation is needed after placement, use the supported back-annotation/ECO flow rather than manual renaming in two tools.
FR — Question : Quel est un flux pratique pour Annotation et réannotation des références ?
FR — Réponse : Annotez avant le placement, utilisez des préfixes cohérents, verrouillez ou conservez les références si nécessaire et, si une réannotation est requise après placement, utilisez le flux back-annotation/ECO plutôt qu'un renommage manuel dans deux outils.

Q063

EN — Question: What is a common interview trap or technical risk involving Reference designator annotation and re-annotation?
EN — Answer: Changing U15 to U3 in only the schematic or only the PCB breaks cross-probing, assembly consistency and change tracking.
FR — Question : Quel est un piège d'entrevue ou risque technique courant concernant Annotation et réannotation des références ?
FR — Réponse : Changer U15 en U3 uniquement dans le schéma ou uniquement dans le PCB casse cross-probing, cohérence d'assemblage et suivi des modifications.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

Q064

EN — Question: Senior scenario: something is wrong with Reference designator annotation and re-annotation. How do you troubleshoot it?
EN — Answer: If references do not match between Capture and PCB Editor, stop layout edits, compare the logical/physical association and establish which side is authoritative before synchronizing.
FR — Question : Scénario senior : un problème concerne Annotation et réannotation des références. Comment le dépannez-vous ?
FR — Réponse : Si les références ne correspondent plus entre Capture et PCB Editor, arrêtez les modifications de layout, comparez l'association logique/physique et déterminez la source de référence avant synchronisation.

Schematic DRC/ERC and rule waivers

DRC/ERC schématique et dérogations

Q065

EN — Question: What should a hardware/PCB engineer understand about Schematic DRC/ERC and rule waivers?
EN — Answer: Schematic rule checking detects issues such as unconnected pins, conflicting electrical pin types and duplicate references. A clean report improves confidence but does not prove the circuit is functionally correct.
FR — Question : Que doit comprendre un ingénieur hardware/PCB au sujet de DRC/ERC schématique et dérogations ?
FR — Réponse : Le contrôle de règles schématiques détecte notamment broches non connectées, conflits de types électriques et références dupliquées. Un rapport propre augmente la confiance mais ne prouve pas le fonctionnement du circuit.

Q066

EN — Question: What is a practical workflow for Schematic DRC/ERC and rule waivers?
EN — Answer: Configure rules appropriate to the project, run checks early and before release, classify each violation, correct real errors and document intentional exceptions instead of globally disabling useful checks.
FR — Question : Quel est un flux pratique pour DRC/ERC schématique et dérogations ?
FR — Réponse : Configurez les règles adaptées, lancez les contrôles tôt et avant release, classez chaque violation, corrigez les vraies erreurs et documentez les exceptions intentionnelles au lieu de désactiver globalement les contrôles utiles.

Q067

EN — Question: What is a common interview trap or technical risk involving Schematic DRC/ERC and rule waivers?
EN — Answer: Zero ERC errors can coexist with swapped pins, wrong values, missing decoupling or incorrect power architecture because those are design-intent problems rather than syntax violations.
FR — Question : Quel est un piège d'entrevue ou risque technique courant concernant DRC/ERC schématique et dérogations ?
FR — Réponse : Zéro erreur ERC peut coexister avec broches inversées, mauvaises valeurs, découplage absent ou architecture d'alimentation incorrecte car il s'agit de problèmes d'intention, pas de syntaxe.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

Q068

EN — Question: Senior scenario: something is wrong with Schematic DRC/ERC and rule waivers. How do you troubleshoot it?
EN — Answer: If a rule suddenly reports many new violations after a library update, compare pin electrical types and library definitions before waiving the messages in bulk.
FR — Question : Scénario senior : un problème concerne DRC/ERC schématique et dérogations. Comment le dépannez-vous ?
FR — Réponse : Si une règle génère soudain beaucoup de violations après une mise à jour de bibliothèque, comparez types électriques des pins et définitions de bibliothèque avant de déroger en masse.

BOM generation and BOM verification

Génération et vérification du BOM

Q069

EN — Question: What should a hardware/PCB engineer understand about BOM generation and BOM verification?
EN — Answer: A BOM is a manufacturing/procurement output derived from component properties and variant state. It should identify each buildable item with quantity, reference list and approved purchasing information.
FR — Question : Que doit comprendre un ingénieur hardware/PCB au sujet de Génération et vérification du BOM ?
FR — Réponse : Un BOM est une sortie de fabrication/approvisionnement dérivée des propriétés et de l'état des variantes. Il doit identifier chaque article avec quantité, liste de références et informations d'achat approuvées.

Q070

EN — Question: What is a practical workflow for BOM generation and BOM verification?
EN — Answer: Choose controlled fields, group identical parts only when specifications truly match, include DNP/variant treatment explicitly, compare quantities against the schematic and save the BOM with the release revision.
FR — Question : Quel est un flux pratique pour Génération et vérification du BOM ?
FR — Réponse : Choisissez des champs contrôlés, regroupez les composants seulement lorsque les spécifications correspondent réellement, traitez explicitement DNP/variantes, comparez les quantités au schéma et sauvegardez le BOM avec la release.

Q071

EN — Question: What is a common interview trap or technical risk involving BOM generation and BOM verification?
EN — Answer: Two 10 kΩ resistors are not necessarily equivalent if package, tolerance, voltage, temperature coefficient or qualification differs.
FR — Question : Quel est un piège d'entrevue ou risque technique courant concernant Génération et vérification du BOM ?
FR — Réponse : Deux résistances de 10 kΩ ne sont pas nécessairement équivalentes si boîtier, tolérance, tension, coefficient de température ou qualification diffèrent.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

Q072

EN — Question: Senior scenario: something is wrong with BOM generation and BOM verification. How do you troubleshoot it?
EN — Answer: If BOM quantity differs from expected, check multi-part components, DNP state, hidden parts, variant filters and grouping criteria before manually changing the spreadsheet.
FR — Question : Scénario senior : un problème concerne Génération et vérification du BOM. Comment le dépannez-vous ?
FR — Réponse : Si la quantité BOM diffère de l'attendu, vérifiez composants multi-part, état DNP, composants cachés, filtres de variantes et critères de regroupement avant de modifier manuellement le tableur.

Design variants and DNP population control

Variantes de conception et contrôle DNP

Q073

EN — Question: What should a hardware/PCB engineer understand about Design variants and DNP population control?
EN — Answer: Variants let one logical design support multiple assemblies by changing fitted/not-fitted status or approved alternatives while keeping a common base schematic and PCB.
FR — Question : Que doit comprendre un ingénieur hardware/PCB au sujet de Variantes de conception et contrôle DNP ?
FR — Réponse : Les variantes permettent à une conception logique commune de supporter plusieurs assemblages en modifiant état monté/non monté ou alternatives approuvées tout en gardant un schéma et PCB communs.

Q074

EN — Question: What is a practical workflow for Design variants and DNP population control?
EN — Answer: Define named variants, control alternate parts, generate variant-specific BOM and assembly outputs, and verify that fabrication data remains common only where intended.
FR — Question : Quel est un flux pratique pour Variantes de conception et contrôle DNP ?
FR — Réponse : Définissez des variantes nommées, contrôlez les alternatives, générez BOM et sorties d'assemblage spécifiques et vérifiez que les données de fabrication restent communes uniquement lorsque prévu.

Q075

EN — Question: What is a common interview trap or technical risk involving Design variants and DNP population control?
EN — Answer: A DNP part may still require pads, stencil treatment or assembly notes. "Not fitted" does not mean the footprint disappears from the bare PCB.
FR — Question : Quel est un piège d'entrevue ou risque technique courant concernant Variantes de conception et contrôle DNP ?
FR — Réponse : Un composant DNP peut toujours nécessiter pads, traitement du stencil ou notes d'assemblage. « Non monté » ne signifie pas que le footprint disparaît du PCB nu.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

Q076

EN — Question: Senior scenario: something is wrong with Design variants and DNP population control. How do you troubleshoot it?
EN — Answer: If a contract manufacturer installs a DNP part, verify the released variant BOM, assembly drawing and centroid files to see whether all three communicated the same state.
FR — Question : Scénario senior : un problème concerne Variantes de conception et contrôle DNP. Comment le dépannez-vous ?
FR — Réponse : Si un sous-traitant monte un composant DNP, vérifiez BOM de variante, dessin d'assemblage et centroid publiés afin de confirmer qu'ils communiquaient tous le même état.

Schematic documentation, notes, revisions and design reviews

Documentation schématique, notes, révisions et revues de conception

Q077

EN — Question: What should a hardware/PCB engineer understand about Schematic documentation, notes, revisions and design reviews?
EN — Answer: A production schematic is both an electrical design and a communication document. Notes, title blocks, revision history, interface descriptions and test points reduce ambiguity during review, debug and manufacturing.
FR — Question : Que doit comprendre un ingénieur hardware/PCB au sujet de Documentation schématique, notes, révisions et revues de conception ?
FR — Réponse : Un schéma de production est à la fois une conception électrique et un document de communication. Notes, cartouches, historique de révision, descriptions d'interfaces et points de test réduisent l'ambiguïté.

Q078

EN — Question: What is a practical workflow for Schematic documentation, notes, revisions and design reviews?
EN — Answer: Use readable sheet organization, consistent titles, revision-controlled notes, explicit component ratings and connector pin descriptions, then perform peer review with checklists before release.
FR — Question : Quel est un flux pratique pour Documentation schématique, notes, révisions et revues de conception ?
FR — Réponse : Utilisez une organisation lisible, des titres cohérents, notes sous révision, valeurs nominales explicites et descriptions de connecteurs, puis réalisez une revue par les pairs avec checklist avant release.

Q079

EN — Question: What is a common interview trap or technical risk involving Schematic documentation, notes, revisions and design reviews?
EN — Answer: A schematic can be electrically connected and still be hard to review if signal flow, power domains and interfaces are obscured by excessive global labels or dense wiring.
FR — Question : Quel est un piège d'entrevue ou risque technique courant concernant Documentation schématique, notes, révisions et revues de conception ?
FR — Réponse : Un schéma peut être électriquement connecté tout en étant difficile à réviser si flux de signaux, domaines d'alimentation et interfaces sont masqués par trop de labels globaux ou de câblage dense.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

Email: ahds@engineer.com

Q080

EN — Question: Senior scenario: something is wrong with Schematic documentation, notes, revisions and design reviews. How do you troubleshoot it?
EN — Answer: When reviewers repeatedly misunderstand one circuit block, improve documentation and hierarchy rather than assuming every reviewer simply missed the same detail.
FR — Question : Scénario senior : un problème concerne Documentation schématique, notes, révisions et revues de conception. Comment le dépannez-vous ?
FR — Réponse : Lorsque plusieurs réviseurs comprennent mal le même bloc, améliorez documentation et hiérarchie plutôt que de supposer qu'ils ont tous manqué le même détail.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

5. PSpice Simulation & Model Management

5. Simulation PSpice et gestion des modèles

PSpice model types, libraries and model-to-symbol mapping

Types de modèles PSpice, bibliothèques et mapping modèle-symbole

Q081

EN — Question: What should a hardware/PCB engineer understand about PSpice model types, libraries and model-to-symbol mapping?
EN — Answer: PSpice simulation requires electrical models, not only schematic graphics. Models may be primitive, vendor macro-models or subcircuits, and the symbol pin mapping must correspond to the model node order.
FR — Question : Que doit comprendre un ingénieur hardware/PCB au sujet de Types de modèles PSpice, bibliothèques et mapping modèle-symbole ?
FR — Réponse : La simulation PSpice exige des modèles électriques, pas seulement des graphismes. Les modèles peuvent être primitifs, macro-modèles fournisseur ou sous-circuits, et le mapping des pins du symbole doit correspondre à l'ordre des nœuds du modèle.

Q082

EN — Question: What is a practical workflow for PSpice model types, libraries and model-to-symbol mapping?
EN — Answer: Obtain the model from a trusted source, inspect its syntax and pin order, configure the model library, map symbol pins, build a minimal testbench and verify basic DC behavior before simulating the full circuit.
FR — Question : Quel est un flux pratique pour Types de modèles PSpice, bibliothèques et mapping modèle-symbole ?
FR — Réponse : Obtenez le modèle d'une source fiable, inspectez syntaxe et ordre des pins, configurez la bibliothèque, mappez les broches, créez un banc de test minimal et vérifiez le comportement DC avant le circuit complet.

Q083

EN — Question: What is a common interview trap or technical risk involving PSpice model types, libraries and model-to-symbol mapping?
EN — Answer: A simulation that runs without errors can still be wrong if model pin order, units or default parameters are incorrect.
FR — Question : Quel est un piège d'entrevue ou risque technique courant concernant Types de modèles PSpice, bibliothèques et mapping modèle-symbole ?
FR — Réponse : Une simulation qui s'exécute sans erreur peut être fausse si ordre des pins, unités ou paramètres par défaut du modèle sont incorrects.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

Q084

EN — Question: Senior scenario: something is wrong with PSpice model types, libraries and model-to-symbol mapping. How do you troubleshoot it?
EN — Answer: If a vendor model fails only in the large design, first reproduce it in a minimal testbench, then inspect model dependencies and convergence before modifying the original circuit.
FR — Question : Scénario senior : un problème concerne Types de modèles PSpice, bibliothèques et mapping modèle-symbole. Comment le dépannez-vous ?
FR — Réponse : Si un modèle fournisseur échoue uniquement dans le design complet, reproduisez-le d'abord dans un banc minimal puis inspectez dépendances et convergence avant de modifier le circuit original.

Bias point, operating point and DC sweep

Point de polarisation, point de fonctionnement et balayage DC

Q085

EN — Question: What should a hardware/PCB engineer understand about Bias point, operating point and DC sweep?
EN — Answer: Operating-point analysis solves the circuit at a steady DC condition, while DC sweep varies a source or parameter and computes the resulting operating points. These analyses are ideal for bias, thresholds and transfer characteristics.
FR — Question : Que doit comprendre un ingénieur hardware/PCB au sujet de Point de polarisation, point de fonctionnement et balayage DC ?
FR — Réponse : L'analyse du point de fonctionnement résout le circuit en régime DC stable, tandis que le balayage DC fait varier une source ou un paramètre et calcule les points correspondants. Ces analyses conviennent à la polarisation, aux seuils et caractéristiques de transfert.

Q086

EN — Question: What is a practical workflow for Bias point, operating point and DC sweep?
EN — Answer: Verify sources and ground, run bias point first, inspect node voltages/device currents, then configure a DC sweep across the realistic range and plot the response relevant to the requirement.
FR — Question : Quel est un flux pratique pour Point de polarisation, point de fonctionnement et balayage DC ?
FR — Réponse : Vérifiez sources et masse, lancez d'abord le point de polarisation, inspectez tensions/courants puis configurez un sweep DC sur une plage réaliste et tracez la réponse liée à l'exigence.

Q087

EN — Question: What is a common interview trap or technical risk involving Bias point, operating point and DC sweep?
EN — Answer: DC sweep does not tell you transient stability, startup behavior or switching stress. It answers a static family of operating points.
FR — Question : Quel est un piège d'entrevue ou risque technique courant concernant Point de polarisation, point de fonctionnement et balayage DC ?
FR — Réponse : Un sweep DC n'indique ni stabilité transitoire, ni démarrage, ni contraintes de commutation. Il répond à une famille de points statiques.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

Q088

EN — Question: Senior scenario: something is wrong with Bias point, operating point and DC sweep. How do you troubleshoot it?
EN — Answer: If the operating point is unrealistic, inspect model regions, source polarity, missing bias paths and unit suffixes before increasing convergence tolerances.
FR — Question : Scénario senior : un problème concerne Point de polarisation, point de fonctionnement et balayage DC. Comment le dépannez-vous ?
FR — Réponse : Si le point de fonctionnement est irréaliste, vérifiez régions des modèles, polarité des sources, chemins de polarisation manquants et suffixes d'unités avant d'élargir les tolérances de convergence.

AC sweep, gain, phase and small-signal interpretation

Balayage AC, gain, phase et interprétation petit signal

Q089

EN — Question: What should a hardware/PCB engineer understand about AC sweep, gain, phase and small-signal interpretation?
EN — Answer: AC analysis linearizes the circuit around its DC operating point and sweeps frequency. It is used for gain, phase, bandwidth, filters and loop-related small-signal behavior.
FR — Question : Que doit comprendre un ingénieur hardware/PCB au sujet de Balayage AC, gain, phase et interprétation petit signal ?
FR — Réponse : L'analyse AC linéarise le circuit autour du point DC et balaie la fréquence. Elle sert au gain, à la phase, à la bande passante, aux filtres et au comportement petit signal des boucles.

Q090

EN — Question: What is a practical workflow for AC sweep, gain, phase and small-signal interpretation?
EN — Answer: Establish a valid operating point, define the AC stimulus, choose logarithmic frequency limits, probe transfer functions and phase, and compare bandwidth and margins to design requirements.
FR — Question : Quel est un flux pratique pour Balayage AC, gain, phase et interprétation petit signal ?
FR — Réponse : Établissez un point DC valide, définissez l'excitation AC, choisissez les limites fréquentielles logarithmiques, mesurez fonctions de transfert et phase puis comparez aux exigences.

Q091

EN — Question: What is a common interview trap or technical risk involving AC sweep, gain, phase and small-signal interpretation?
EN — Answer: The amplitude used for AC analysis is a small-signal parameter; it is not equivalent to driving the nonlinear circuit with the same large time-domain amplitude.
FR — Question : Quel est un piège d'entrevue ou risque technique courant concernant Balayage AC, gain, phase et interprétation petit signal ?
FR — Réponse : L'amplitude de l'analyse AC est un paramètre petit signal; elle n'équivaut pas à exciter le circuit non linéaire avec la même grande amplitude temporelle.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

Q092

EN — Question: Senior scenario: something is wrong with AC sweep, gain, phase and small-signal interpretation. How do you troubleshoot it?
EN — Answer: If the AC result is flat or zero, check whether the source has an AC magnitude and whether the output expression references the intended nodes.
FR — Question : Scénario senior : un problème concerne Balayage AC, gain, phase et interprétation petit signal. Comment le dépannez-vous ?
FR — Réponse : Si le résultat AC est plat ou nul, vérifiez que la source possède une amplitude AC et que l'expression de sortie référence les bons nœuds.

Transient simulation, timestep, startup and switching behavior

Simulation transitoire, pas de temps, démarrage et commutation

Q093

EN — Question: What should a hardware/PCB engineer understand about Transient simulation, timestep, startup and switching behavior?
EN — Answer: Transient analysis computes circuit behavior versus time and is required for startup, clocks, switching, overshoot and nonlinear dynamic response. Accuracy depends strongly on stop time, maximum timestep and model behavior.
FR — Question : Que doit comprendre un ingénieur hardware/PCB au sujet de Simulation transitoire, pas de temps, démarrage et commutation ?
FR — Réponse : L'analyse transitoire calcule le comportement dans le temps et est nécessaire pour démarrage, horloges, commutation, dépassement et réponse dynamique non linéaire. La précision dépend du temps final, du pas maximal et des modèles.

Q094

EN — Question: What is a practical workflow for Transient simulation, timestep, startup and switching behavior?
EN — Answer: Choose a stop time long enough to capture the behavior and a maximum timestep small enough for the fastest significant edge, define initial conditions only when justified, then inspect both waveforms and device stress.
FR — Question : Quel est un flux pratique pour Simulation transitoire, pas de temps, démarrage et commutation ?
FR — Réponse : Choisissez un temps final assez long et un pas maximal assez petit pour le front significatif le plus rapide, définissez des conditions initiales seulement si justifiées puis inspectez formes d'onde et contraintes composants.

Q095

EN — Question: What is a common interview trap or technical risk involving Transient simulation, timestep, startup and switching behavior?
EN — Answer: A beautiful waveform with an excessively large timestep can hide narrow spikes or timing errors. Conversely, an unnecessarily tiny timestep can make simulation impractically slow.
FR — Question : Quel est un piège d'entrevue ou risque technique courant concernant Simulation transitoire, pas de temps, démarrage et commutation ?
FR — Réponse : Une belle courbe avec un pas trop grand peut masquer des pics étroits ou erreurs de timing. À

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

l'inverse, un pas inutilement petit peut rendre la simulation très lente.

Q096

EN — Question: Senior scenario: something is wrong with Transient simulation, timestep, startup and switching behavior. How do you troubleshoot it?
EN — Answer: If transient simulation converges only with unrealistic initial conditions, investigate startup paths, ideal switches/sources and model discontinuities rather than accepting the artificial solution.
FR — Question : Scénario senior : un problème concerne Simulation transitoire, pas de temps, démarrage et commutation. Comment le dépannez-vous ?
FR — Réponse : Si la simulation transitoire ne converge qu'avec des conditions initiales irréalistes, examinez chemins de démarrage, sources/interrupteurs idéaux et discontinuités des modèles plutôt que d'accepter la solution artificielle.

Parametric, temperature, Monte Carlo and convergence analysis

Analyses paramétrique, température, Monte Carlo et convergence

Q097

EN — Question: What should a hardware/PCB engineer understand about Parametric, temperature, Monte Carlo and convergence analysis?
EN — Answer: Parametric and temperature sweeps show sensitivity to controlled variations, while Monte Carlo explores statistical spread based on tolerances. Convergence controls are numerical aids and should not be used to hide a physically ill-defined circuit.
FR — Question : Que doit comprendre un ingénieur hardware/PCB au sujet de Analyses paramétrique, température, Monte Carlo et convergence ?
FR — Réponse : Les sweeps paramétriques et température montrent la sensibilité à des variations contrôlées, tandis que Monte Carlo explore la dispersion statistique selon les tolérances. Les réglages de convergence sont des aides numériques et ne doivent pas masquer un circuit physiquement mal défini.

Q098

EN — Question: What is a practical workflow for Parametric, temperature, Monte Carlo and convergence analysis?
EN — Answer: Identify the requirement, select the few influential parameters, define realistic tolerances/distributions, run sufficient cases and summarize worst-case or yield-related results rather than only nominal curves.
FR — Question : Quel est un flux pratique pour Analyses paramétrique, température, Monte Carlo et convergence ?
FR — Réponse : Identifiez l'exigence, sélectionnez les paramètres influents, définissez tolérances/distributions réalistes, exécutez suffisamment de cas et résumez résultats worst-case ou de rendement plutôt que la seule courbe nominale.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

Q099

EN — Question: What is a common interview trap or technical risk involving Parametric, temperature, Monte Carlo and convergence analysis?
EN — Answer: Monte Carlo output is only as credible as the tolerance models and correlations supplied; randomizing arbitrary values does not create a meaningful reliability analysis.
FR — Question : Quel est un piège d'entrevue ou risque technique courant concernant Analyses paramétrique, température, Monte Carlo et convergence ?
FR — Réponse : Un résultat Monte Carlo n'est crédible que si les modèles de tolérance et corrélations le sont; randomiser des valeurs arbitraires ne crée pas une analyse de fiabilité pertinente.

Q100

EN — Question: Senior scenario: something is wrong with Parametric, temperature, Monte Carlo and convergence analysis. How do you troubleshoot it?
EN — Answer: For a convergence failure, simplify the test case, inspect floating nodes and ideal discontinuities, verify timestep/model limits and change solver tolerances only with a reason you can explain.
FR — Question : Scénario senior : un problème concerne Analyses paramétrique, température, Monte Carlo et convergence. Comment le dépannez-vous ?
FR — Réponse : Pour un échec de convergence, simplifiez le cas, inspectez nœuds flottants et discontinuités idéales, vérifiez limites de timestep/modèles et ne modifiez les tolérances du solveur qu'avec une justification claire.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

6. Front-to-Back Flow: Capture to OrCAD/Allegro PCB Editor

6. Flux front-to-back : Capture vers OrCAD/Allegro PCB Editor

Packaging the logical design for PCB transfer

Packaging de la conception logique pour transfert PCB

Q101

EN — Question: What should a hardware/PCB engineer understand about Packaging the logical design for PCB transfer?
EN — Answer: Front-to-back transfer converts schematic components, pin connectivity and properties into physical PCB components and nets. It depends on valid reference designators, footprint assignments and pin mappings.
FR — Question : Que doit comprendre un ingénieur hardware/PCB au sujet de Packaging de la conception logique pour transfert PCB ?
FR — Réponse : Le transfert front-to-back convertit composants schématiques, connectivité et propriétés en composants et nets physiques. Il dépend de références, footprints et mapping de pins valides.

Q102

EN — Question: What is a practical workflow for Packaging the logical design for PCB transfer?
EN — Answer: Freeze annotation, validate libraries, assign PCB footprints, run schematic checks, create or update the PCB netlist/database through the supported flow, then review all packaging messages before placement.
FR — Question : Quel est un flux pratique pour Packaging de la conception logique pour transfert PCB ?
FR — Réponse : Figez l'annotation, validez les bibliothèques, attribuez les footprints, exécutez les contrôles schématiques, créez/mettez à jour la base PCB via le flux supporté puis révisez tous les messages de packaging avant placement.

Q103

EN — Question: What is a common interview trap or technical risk involving Packaging the logical design for PCB transfer?
EN — Answer: Forcing a transfer while parts have missing or invalid footprint properties merely moves the problem downstream where it becomes harder to diagnose.
FR — Question : Quel est un piège d'entrevue ou risque technique courant concernant Packaging de la conception logique pour transfert PCB ?
FR — Réponse : Forcer un transfert avec des composants sans footprint valide ne fait que déplacer le problème vers l'aval où il devient plus difficile à diagnostiquer.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

Q104

EN — Question: Senior scenario: something is wrong with Packaging the logical design for PCB transfer. How do you troubleshoot it?
EN — Answer: If packaging reports missing pins or illegal components, compare the Capture symbol pin list against the package symbol and do not edit the PCB netlist manually as the first fix.
FR — Question : Scénario senior : un problème concerne Packaging de la conception logique pour transfert PCB. Comment le dépannez-vous ?
FR — Réponse : Si le packaging signale pins manquantes ou composants invalides, comparez la liste de pins Capture au package symbol et n'éditez pas manuellement la netlist PCB comme première correction.

Netlist/ECO flow from Capture to PCB Editor

Flux netlist/ECO de Capture vers PCB Editor

Q105

EN — Question: What should a hardware/PCB engineer understand about Netlist/ECO flow from Capture to PCB Editor?
EN — Answer: The transfer mechanism carries logical changes to the PCB database. Depending on release and configuration, the UI may present this as netlist creation/update or an integrated design-sync action, but the engineering concept is controlled forward annotation.
FR — Question : Que doit comprendre un ingénieur hardware/PCB au sujet de Flux netlist/ECO de Capture vers PCB Editor ?
FR — Réponse : Le mécanisme de transfert transporte les changements logiques vers la base PCB. Selon la version et la configuration, l'interface peut présenter cela comme création/mise à jour de netlist ou synchronisation intégrée, mais le principe est une forward annotation contrôlée.

Q106

EN — Question: What is a practical workflow for Netlist/ECO flow from Capture to PCB Editor?
EN — Answer: Back up the current PCB, generate/update from the current approved schematic, review the change list, accept only intended component/net modifications and immediately run connectivity/DRC checks.
FR — Question : Quel est un flux pratique pour Flux netlist/ECO de Capture vers PCB Editor ?
FR — Réponse : Sauvegardez le PCB actuel, générez/mettez à jour depuis le schéma approuvé, examinez la liste de changements, n'acceptez que les modifications voulues puis exécutez immédiatement connectivité/DRC.

Q107

EN — Question: What is a common interview trap or technical risk involving Netlist/ECO flow from Capture to PCB Editor?
EN — Answer: Applying a large ECO without reviewing deletions can remove manually placed components or rename nets unexpectedly if the schematic and PCB histories diverged.
FR — Question : Quel est un piège d'entrevue ou risque technique courant concernant Flux netlist/ECO de Capture vers PCB Editor ?
FR — Réponse : Appliquer un gros ECO sans examiner les suppressions peut retirer des composants placés ou renommer des nets de façon inattendue si schéma et PCB ont divergé.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

Q108

EN — Question: Senior scenario: something is wrong with Netlist/ECO flow from Capture to PCB Editor. How do you troubleshoot it?
EN — Answer: When an ECO proposes hundreds of unexpected changes, stop and compare revision, reference designators and footprint mapping rather than clicking Apply and hoping to repair later.
FR — Question : Scénario senior : un problème concerne Flux netlist/ECO de Capture vers PCB Editor. Comment le dépannez-vous ?
FR — Réponse : Lorsqu'un ECO propose des centaines de changements inattendus, arrêtez-vous et comparez révision, références et mapping de footprints plutôt que d'appliquer puis réparer ensuite.

Footprint availability and library path resolution during import

Disponibilité des footprints et résolution des chemins lors de l'import

Q109

EN — Question: What should a hardware/PCB engineer understand about Footprint availability and library path resolution during import?
EN — Answer: PCB Editor locates package symbols and padstacks through configured search paths. Package placement typically uses compiled package symbols, while the editable drawing and referenced padstacks must be maintained in the library system.
FR — Question : Que doit comprendre un ingénieur hardware/PCB au sujet de Disponibilité des footprints et résolution des chemins lors de l'import ?
FR — Réponse : PCB Editor localise package symbols et padstacks via des chemins configurés. Le placement utilise généralement les package symbols compilés, tandis que le dessin éditable et les padstacks référencés doivent être maintenus dans le système de bibliothèque.

Q110

EN — Question: What is a practical workflow for Footprint availability and library path resolution during import?
EN — Answer: Set PSMPATH and PADPATH to controlled library locations, verify the package symbol name in Capture, open or preview the library object and test one part before importing a full design.
FR — Question : Quel est un flux pratique pour Disponibilité des footprints et résolution des chemins lors de l'import ?
FR — Réponse : Configurez PSMPATH et PADPATH vers des bibliothèques contrôlées, vérifiez le nom du package dans Capture, ouvrez ou prévisualisez l'objet et testez un composant avant d'importer tout le design.

Q111

EN — Question: What is a common interview trap or technical risk involving Footprint availability and library path resolution during import?
EN — Answer: Copying only the DRA source while omitting the compiled PSM or required PAD files can leave another workstation unable to place the footprint.
FR — Question : Quel est un piège d'entrevue ou risque technique courant concernant Disponibilité des footprints et résolution des chemins lors de l'import ?
FR — Réponse : Copier seulement la source DRA en omettant le PSM compilé ou les fichiers PAD requis peut empêcher un autre poste de placer le footprint.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

Q112

EN — Question: Senior scenario: something is wrong with Footprint availability and library path resolution during import. How do you troubleshoot it?
EN — Answer: If one engineer can place a footprint and another cannot, compare environment/library paths and exact library file versions before modifying the part name.
FR — Question : Scénario senior : un problème concerne Disponibilité des footprints et résolution des chemins lors de l'import. Comment le dépannez-vous ?
FR — Réponse : Si un ingénieur peut placer un footprint et un autre non, comparez chemins d'environnement/bibliothèque et versions exactes des fichiers avant de modifier le nom du composant.

Forward annotation, back annotation and controlled design synchronization

Forward annotation, back annotation et synchronisation contrôlée

Q113

EN — Question: What should a hardware/PCB engineer understand about Forward annotation, back annotation and controlled design synchronization?
EN — Answer: Forward annotation sends logical changes toward layout; back annotation returns permitted physical changes such as reference renaming when the project workflow allows it. One source of truth must be defined for each property.
FR — Question : Que doit comprendre un ingénieur hardware/PCB au sujet de Forward annotation, back annotation et synchronisation contrôlée ?
FR — Réponse : La forward annotation envoie les changements logiques vers le layout; la back annotation retourne certains changements physiques comme des références si le flux le permet. Une source de vérité doit être définie pour chaque propriété.

Q114

EN — Question: What is a practical workflow for Forward annotation, back annotation and controlled design synchronization?
EN — Answer: Establish which tool owns connectivity, reference designators, package assignments and physical placement; synchronize through supported reports/ECO files and verify both databases after each exchange.
FR — Question : Quel est un flux pratique pour Forward annotation, back annotation et synchronisation contrôlée ?
FR — Réponse : Définissez quel outil est maître de la connectivité, des références, des packages et du placement physique; synchronisez via rapports/fichiers ECO supportés et vérifiez les deux bases après chaque échange.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

Q115

EN — Question: What is a common interview trap or technical risk involving Forward annotation, back annotation and controlled design synchronization?
EN — Answer: Manual renaming in both tools creates hidden divergence because the same visible result may not preserve the underlying logical-to-physical association.
FR — Question : Quel est un piège d'entrevue ou risque technique courant concernant Forward annotation, back annotation et synchronisation contrôlée ?
FR — Réponse : Renommer manuellement dans les deux outils crée une divergence cachée car le même résultat visuel peut ne pas préserver l'association logique-physique.

Q116

EN — Question: Senior scenario: something is wrong with Forward annotation, back annotation and controlled design synchronization. How do you troubleshoot it?
EN — Answer: If cross-probing jumps to the wrong component after renaming, audit the synchronization history and refdes mapping rather than merely relabeling the PCB text.
FR — Question : Scénario senior : un problème concerne Forward annotation, back annotation et synchronisation contrôlée. Comment le dépannez-vous ?
FR — Réponse : Si le cross-probing pointe vers le mauvais composant après renommage, auditez l'historique de synchronisation et le mapping des références plutôt que de changer seulement le texte PCB.

Cross-probing between schematic and PCB

Cross-probing entre schéma et PCB

Q117

EN — Question: What should a hardware/PCB engineer understand about Cross-probing between schematic and PCB?
EN — Answer: Cross-probing links logical objects to their physical implementation and is powerful for review, placement and debug. Its reliability depends on synchronized design databases.
FR — Question : Que doit comprendre un ingénieur hardware/PCB au sujet de Cross-probing entre schéma et PCB ?
FR — Réponse : Le cross-probing relie les objets logiques à leur implémentation physique et est très utile pour revue, placement et debug. Sa fiabilité dépend de bases synchronisées.

Q118

EN — Question: What is a practical workflow for Cross-probing between schematic and PCB?
EN — Answer: Use cross-selection during placement of functional blocks, review critical nets from schematic to board, and verify that selected refdes/pins/nets correspond in both editors.
FR — Question : Quel est un flux pratique pour Cross-probing entre schéma et PCB ?
FR — Réponse : Utilisez la sélection croisée lors du placement des blocs fonctionnels, révisez les nets critiques du schéma vers la carte et vérifiez la correspondance des références/pins/nets dans les deux éditeurs.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

Q119

EN — Question: What is a common interview trap or technical risk involving Cross-probing between schematic and PCB?
EN — Answer: Cross-probing is not a substitute for checking the actual copper path, pin number and package orientation.
FR — Question : Quel est un piège d’entrevue ou risque technique courant concernant Cross-probing entre schéma et PCB ?
FR — Réponse : Le cross-probing ne remplace pas la vérification du chemin cuivre réel, du numéro de pin et de l’orientation du boîtier.

Q120

EN — Question: Senior scenario: something is wrong with Cross-probing between schematic and PCB. How do you troubleshoot it?
EN — Answer: When cross-probing stops working after an ECO, compare refdes/net names and synchronization state; if needed, re-establish the logical-physical mapping from the approved schematic rather than patching selections.
FR — Question : Scénario senior : un problème concerne Cross-probing entre schéma et PCB. Comment le dépannez-vous ?
FR — Réponse : Lorsque le cross-probing cesse de fonctionner après un ECO, comparez références/noms de nets et état de synchronisation; si nécessaire, rétablissez le mapping depuis le schéma approuvé plutôt que de bricoler les sélections.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

7. PCB Editor Database, Board Setup, Stackup & 3D

7. Base PCB Editor, configuration de carte, empilage et 3D

BRD database, object model, visibility and Find filters

Base BRD, modèle d'objets, visibilité et filtres Find

Q121

EN — Question: What should a hardware/PCB engineer understand about BRD database, object model, visibility and Find filters?
EN — Answer: The Allegro PCB database stores components, pins, clines, vias, shapes, text, constraints and manufacturing geometry. Editing is object-oriented: what you can act on depends heavily on active commands and Find filters.
FR — Question : Que doit comprendre un ingénieur hardware/PCB au sujet de Base BRD, modèle d'objets, visibilité et filtres Find ?
FR — Réponse : La base PCB Allegro stocke composants, pins, clines, vias, formes, textes, contraintes et géométrie de fabrication. L'édition est orientée objets : ce que vous pouvez sélectionner dépend fortement de la commande active et des filtres Find.

Q122

EN — Question: What is a practical workflow for BRD database, object model, visibility and Find filters?
EN — Answer: Learn to query an object, inspect its properties, control visibility by class/subclass, set Find filters deliberately and use reports rather than relying only on color and appearance.
FR — Question : Quel est un flux pratique pour Base BRD, modèle d'objets, visibilité et filtres Find ?
FR — Réponse : Apprenez à interroger un objet, inspecter ses propriétés, contrôler la visibilité par class/subclass, régler volontairement Find et utiliser les rapports plutôt que l'apparence seule.

Q123

EN — Question: What is a common interview trap or technical risk involving BRD database, object model, visibility and Find filters?
EN — Answer: A shape, cline and keepout can overlap visually but are different object types with different rules and edit commands.
FR — Question : Quel est un piège d'entrevue ou risque technique courant concernant Base BRD, modèle d'objets, visibilité et filtres Find ?
FR — Réponse : Une shape, une cline et un keepout peuvent se superposer visuellement tout en étant des objets différents avec règles et commandes différentes.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

Q124

EN — Question: Senior scenario: something is wrong with BRD database, object model, visibility and Find filters. How do you troubleshoot it?
EN — Answer: If an edit command appears to ignore an object, query the object type and verify the Find filter. Many “tool bugs” are actually selection-context problems.
FR — Question : Scénario senior : un problème concerne Base BRD, modèle d’objets, visibilité et filtres Find. Comment le dépannez-vous ?
FR — Réponse : Si une commande semble ignorer un objet, interrogez son type et vérifiez le filtre Find. De nombreux « bugs » sont en réalité des problèmes de contexte de sélection.

Cross-section, layer stackup and conductor/dielectric definition

Cross-section, empilage des couches et définition conducteurs/diélectriques

Q125

EN — Question: What should a hardware/PCB engineer understand about Cross-section, layer stackup and conductor/dielectric definition?
EN — Answer: The stackup defines conductive layers, dielectrics, thickness and material properties that drive manufacturability, impedance and return paths. It must match the fabricator’s achievable construction.
FR — Question : Que doit comprendre un ingénieur hardware/PCB au sujet de Cross-section, empilage des couches et définition conducteurs/diélectriques ?
FR — Réponse : L’empilage définit couches conductrices, diélectriques, épaisseurs et matériaux qui déterminent fabricabilité, impédance et chemins de retour. Il doit correspondre à une construction réalisable par le fabricant.

Q126

EN — Question: What is a practical workflow for Cross-section, layer stackup and conductor/dielectric definition?
EN — Answer: Define or import the intended cross-section early, identify signal and plane layers, verify total thickness and copper weights, coordinate impedance targets with the fabricator and keep the released stackup with fabrication notes.
FR — Question : Quel est un flux pratique pour Cross-section, empilage des couches et définition conducteurs/diélectriques ?
FR — Réponse : Définissez ou importez le cross-section tôt, identifiez couches signal/plan, vérifiez épaisseur totale et cuivre, coordonnez les cibles d’impédance avec le fabricant et conservez l’empilage dans la release.

Q127

EN — Question: What is a common interview trap or technical risk involving Cross-section, layer stackup and conductor/dielectric definition?
EN — Answer: Routing controlled-impedance nets before a credible stackup exists makes trace-width numbers provisional, not final.
FR — Question : Quel est un piège d’entrevue ou risque technique courant concernant Cross-section, empilage des couches et définition conducteurs/diélectriques ?
FR — Réponse : Router des nets à impédance contrôlée avant d’avoir un stackup crédible rend les largeurs de piste provisoires, pas finales.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

Q128

EN — Question: Senior scenario: something is wrong with Cross-section, layer stackup and conductor/dielectric definition. How do you troubleshoot it?
EN — Answer: If impedance values change late, compare actual fabricator materials/thickness to the PCB cross-section and update constraints together; do not only widen a few traces manually.
FR — Question : Scénario senior : un problème concerne Cross-section, empilage des couches et définition conducteurs/diélectriques. Comment le dépannez-vous ?
FR — Réponse : Si les impédances changent tard, comparez matériaux/épaisseurs fabricant au cross-section PCB et mettez à jour les contraintes ensemble; ne modifiez pas seulement quelques pistes manuellement.

Board outline, route keepin, package keepin and mechanical boundaries

Contour de carte, route keepin, package keepin et limites mécaniques

Q129

EN — Question: What should a hardware/PCB engineer understand about Board outline, route keepin, package keepin and mechanical boundaries?
EN — Answer: Mechanical boundaries define where the PCB exists and where components or routing are permitted. Board outline, route keepin/keepout and package keepin/keepout serve different purposes and should not be conflated.
FR — Question : Que doit comprendre un ingénieur hardware/PCB au sujet de Contour de carte, route keepin, package keepin et limites mécaniques ?
FR — Réponse : Les limites mécaniques définissent où la carte existe et où composants ou routage sont permis. Board outline, route keepin/keepout et package keepin/keepout ont des fonctions distinctes.

Q130

EN — Question: What is a practical workflow for Board outline, route keepin, package keepin and mechanical boundaries?
EN — Answer: Import or draw the board geometry from controlled mechanical data, validate dimensions, create keepin/keepout constraints for assembly regions, mounting holes and connectors, then verify in 3D.
FR — Question : Quel est un flux pratique pour Contour de carte, route keepin, package keepin et limites mécaniques ?
FR — Réponse : Importez ou dessinez la géométrie depuis des données mécaniques contrôlées, validez les dimensions, créez keepin/keepout pour assemblage, trous de fixation et connecteurs puis vérifiez en 3D.

Q131

EN — Question: What is a common interview trap or technical risk involving Board outline, route keepin, package keepin and mechanical boundaries?
EN — Answer: A drawn line that looks like the board edge is not automatically the database object used by manufacturing or mechanical checking.
FR — Question : Quel est un piège d'entrevue ou risque technique courant concernant Contour de carte, route keepin, package keepin et limites mécaniques ?
FR — Réponse : Une ligne dessinée ressemblant au bord de carte n'est pas automatiquement l'objet de base utilisé pour

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

fabrication ou contrôle mécanique.

Q132

EN — Question: Senior scenario: something is wrong with Board outline, route keepin, package keepin and mechanical boundaries. How do you troubleshoot it?
EN — Answer: If the fabricator reports an ambiguous outline, inspect the exact manufacturing/board geometry subclass and ensure only one closed intended profile is released.
FR — Question : Scénario senior : un problème concerne Contour de carte, route keepin, package keepin et limites mécaniques. Comment le dépannez-vous ?
FR — Réponse : Si le fabricant signale un contour ambigu, inspectez la subclass exacte de géométrie carte/fabrication et assurez-vous qu'un seul profil fermé voulu est publié.

Design origin, drill origin, units and coordinate discipline

Origine de conception, origine de perçage, unités et discipline des coordonnées

Q133

EN — Question: What should a hardware/PCB engineer understand about Design origin, drill origin, units and coordinate discipline?
EN — Answer: Origins define coordinate references used for placement, fabrication, assembly and external mechanical data. A consistent origin simplifies communication with MCAD and manufacturers.
FR — Question : Que doit comprendre un ingénieur hardware/PCB au sujet de Origine de conception, origine de perçage, unités et discipline des coordonnées ?
FR — Réponse : Les origines définissent les références de coordonnées utilisées pour placement, fabrication, assemblage et données mécaniques externes. Une origine cohérente simplifie la communication avec MCAD et fournisseurs.

Q134

EN — Question: What is a practical workflow for Design origin, drill origin, units and coordinate discipline?
EN — Answer: Choose a documented design origin, set manufacturing/drill origin according to company/fabricator needs, verify positive/negative coordinate expectations and keep centroid/drill outputs aligned to the released drawing.
FR — Question : Quel est un flux pratique pour Origine de conception, origine de perçage, unités et discipline des coordonnées ?
FR — Réponse : Choisissez une origine de conception documentée, définissez l'origine fabrication/perçage selon les besoins, vérifiez les attentes de coordonnées positives/négatives et alignez centroid/perçage avec le dessin publié.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

Q135

EN — Question: What is a common interview trap or technical risk involving Design origin, drill origin, units and coordinate discipline?
EN — Answer: Changing origin late can make correct geometry appear shifted in pick-and-place or drill files if downstream setups are not regenerated.
FR — Question : Quel est un piège d'entrevue ou risque technique courant concernant Origine de conception, origine de perçage, unités et discipline des coordonnées ?
FR — Réponse : Changer l'origine tardivement peut décaler une géométrie correcte dans les fichiers pick-and-place ou perçage si les sorties aval ne sont pas régénérées.

Q136

EN — Question: Senior scenario: something is wrong with Design origin, drill origin, units and coordinate discipline. How do you troubleshoot it?
EN — Answer: When assembly coordinates look offset, compare output origin and units against the assembly drawing before rotating or moving every footprint.
FR — Question : Scénario senior : un problème concerne Origine de conception, origine de perçage, unités et discipline des coordonnées. Comment le dépannez-vous ?
FR — Réponse : Lorsque les coordonnées d'assemblage semblent décalées, comparez origine et unités de sortie au dessin d'assemblage avant de déplacer ou tourner tous les footprints.

3D Canvas, STEP models and ECAD/MCAD collaboration

3D Canvas, modèles STEP et collaboration ECAD/MCAD

Q137

EN — Question: What should a hardware/PCB engineer understand about 3D Canvas, STEP models and ECAD/MCAD collaboration?
EN — Answer: 3D visualization helps verify enclosure fit, connector access, height, mechanical collisions and model orientation. It is only as accurate as the PCB geometry and component models supplied.
FR — Question : Que doit comprendre un ingénieur hardware/PCB au sujet de 3D Canvas, modèles STEP et collaboration ECAD/MCAD ?
FR — Réponse : La visualisation 3D aide à vérifier boîtier, accès connecteurs, hauteur, collisions et orientation. Elle n'est exacte que si géométrie PCB et modèles composants le sont.

Q138

EN — Question: What is a practical workflow for 3D Canvas, STEP models and ECAD/MCAD collaboration?
EN — Answer: Attach validated 3D models to package symbols, verify origin and rotation, inspect both sides of the board, compare with enclosure data and use the supported ECAD/MCAD exchange process for controlled changes.
FR — Question : Quel est un flux pratique pour 3D Canvas, modèles STEP et collaboration ECAD/MCAD ?
FR — Réponse : Associez des modèles 3D validés aux package symbols, vérifiez origine et rotation, inspectez les deux faces, comparez aux données du boîtier et utilisez le processus ECAD/MCAD supporté pour les modifications contrôlées.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

Q139

EN — Question: What is a common interview trap or technical risk involving 3D Canvas, STEP models and ECAD/MCAD collaboration?
EN — Answer: A STEP model can look correct while the electrical footprint is wrong; 3D fit does not validate pad geometry or pin mapping.
FR — Question : Quel est un piège d'entrevue ou risque technique courant concernant 3D Canvas, modèles STEP et collaboration ECAD/MCAD ?
FR — Réponse : Un modèle STEP peut sembler correct alors que le footprint électrique est faux; l'ajustement 3D ne valide ni pads ni mapping des pins.

Q140

EN — Question: Senior scenario: something is wrong with 3D Canvas, STEP models and ECAD/MCAD collaboration. How do you troubleshoot it?
EN — Answer: If the component floats or is rotated in 3D, fix the library model origin/orientation association rather than moving the PCB footprint away from its electrical coordinates.
FR — Question : Scénario senior : un problème concerne 3D Canvas, modèles STEP et collaboration ECAD/MCAD. Comment le dépannez-vous ?
FR — Réponse : Si le composant flotte ou est tourné en 3D, corrigez l'association origine/orientation du modèle en bibliothèque plutôt que de déplacer le footprint PCB.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

8. Allegro PCB Libraries: Padstacks, Package Symbols & Mechanical Data

8. Bibliothèques PCB Allegro : padstacks, package symbols et données mécaniques

Padstack definition for SMD, plated and non-plated holes

Définition de padstack pour SMD, trous métallisés et non métallisés

Q141

EN — Question: What should a hardware/PCB engineer understand about Padstack definition for SMD, plated and non-plated holes?
EN — Answer: A padstack defines copper geometry, drill, solder mask, paste and clearances across layers. It is reused by package pins, vias, tooling holes and other physical objects.
FR — Question : Que doit comprendre un ingénieur hardware/PCB au sujet de Définition de padstack pour SMD, trous métallisés et non métallisés ?
FR — Réponse : Un padstack définit géométrie cuivre, perçage, solder mask, paste et dégagements sur les couches. Il est réutilisé par pins, vias, trous d'outillage et autres objets physiques.

Q142

EN — Question: What is a practical workflow for Padstack definition for SMD, plated and non-plated holes?
EN — Answer: Start from package and fabricator requirements, define finished/drill size where relevant, outer/inner pads, mask/paste and antipad/thermal behavior, name it systematically, save the PAD file and verify in a test symbol.
FR — Question : Quel est un flux pratique pour Définition de padstack pour SMD, trous métallisés et non métallisés ?
FR — Réponse : Partez des exigences du boîtier et du fabricant, définissez diamètre fini/perçage si nécessaire, pads externes/internes, mask/paste et comportement antipad/thermal, nommez systématiquement, sauvegardez le PAD et testez-le dans un symbole.

Q143

EN — Question: What is a common interview trap or technical risk involving Padstack definition for SMD, plated and non-plated holes?
EN — Answer: A plated mounting hole and a non-plated mechanical hole are not interchangeable; plating, copper connection and fabrication notes differ.
FR — Question : Quel est un piège d'entrevue ou risque technique courant concernant Définition de padstack pour SMD, trous métallisés et non métallisés ?
FR — Réponse : Un trou de fixation métallisé et un trou mécanique non métallisé ne sont pas interchangeables; métallisation, connexion cuivre et notes de fabrication diffèrent.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

Q144

EN — Question: Senior scenario: something is wrong with Padstack definition for SMD, plated and non-plated holes. How do you troubleshoot it?
EN — Answer: If a drill appears wrong in fabrication output, inspect the padstack hole definition, plating type and drill table—not only the visible pad diameter.
FR — Question : Scénario senior : un problème concerne Définition de padstack pour SMD, trous métallisés et non métallisés. Comment le dépannez-vous ?
FR — Réponse : Si un perçage paraît faux dans les sorties, inspectez définition de trou, type de métallisation et table de perçage du padstack, pas seulement le diamètre visuel du pad.

Package symbol / footprint creation: DRA and PSM

Création de package symbol / footprint : DRA et PSM

Q145

EN — Question: What should a hardware/PCB engineer understand about Package symbol / footprint creation: DRA and PSM?
EN — Answer: The editable package-symbol drawing is commonly stored as DRA and compiled into a PSM used for placement. A complete footprint includes pins/padstacks, assembly and silkscreen graphics, place boundary, refdes text and mechanical data.
FR — Question : Que doit comprendre un ingénieur hardware/PCB au sujet de Création de package symbol / footprint : DRA et PSM ?
FR — Réponse : Le dessin éditable du package symbol est couramment stocké en DRA puis compilé en PSM utilisé pour le placement. Un footprint complet contient pins/padstacks, graphismes assembly/silkscreen, place boundary, texte refdes et données mécaniques.

Q146

EN — Question: What is a practical workflow for Package symbol / footprint creation: DRA and PSM?
EN — Answer: Create the package symbol from the datasheet land pattern, place accurately numbered pins, add courtyard/place boundary and documentation layers, mark pin 1, associate 3D data if used, save/compile, then validate against the datasheet.
FR — Question : Quel est un flux pratique pour Création de package symbol / footprint : DRA et PSM ?
FR — Réponse : Créez le package symbol à partir du land pattern du datasheet, placez les pins numérotées avec précision, ajoutez place boundary et couches de documentation, marquez pin 1, associez la 3D si utilisée, sauvegardez/compilez puis validez au datasheet.

Q147

EN — Question: What is a common interview trap or technical risk involving Package symbol / footprint creation: DRA and PSM?
EN — Answer: Silkscreen outline is not a courtyard and should not be used as the only placement-clearance boundary.
FR — Question : Quel est un piège d’entrevue ou risque technique courant concernant Création de package symbol / footprint : DRA et PSM ?
FR — Réponse : Le contour silkscreen n’est pas un courtyard et ne doit pas être utilisé comme seule limite de

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

dégagement de placement.

Q148

EN — Question: Senior scenario: something is wrong with Package symbol / footprint creation: DRA and PSM. How do you troubleshoot it?
EN — Answer: If a symbol places but its pads are missing, verify the referenced padstack files and PADPATH, then recompile the package rather than redrawing pins directly on the board.
FR — Question : Scénario senior : un problème concerne Création de package symbol / footprint : DRA et PSM. Comment le dépannez-vous ?
FR — Réponse : Si un symbole se place mais que ses pads manquent, vérifiez les padstacks référencés et PADPATH puis recompilez le package plutôt que de redessiner des pins directement sur la carte.

Mechanical, shape, format and other Allegro symbol types

Symboles Allegro mécaniques, shape, format et autres types

Q149

EN — Question: What should a hardware/PCB engineer understand about Mechanical, shape, format and other Allegro symbol types?
EN — Answer: Allegro uses several symbol types for different reusable objects. Package symbols represent components, while mechanical/format/shape/flash-related symbols serve documentation, board mechanics and legacy artwork functions.
FR — Question : Que doit comprendre un ingénieur hardware/PCB au sujet de Symboles Allegro mécaniques, shape, format et autres types ?
FR — Réponse : Allegro utilise plusieurs types de symboles pour différents objets réutilisables. Les package symbols représentent des composants, tandis que symboles mécaniques, format, shape ou flash servent documentation, mécanique carte et fonctions historiques d’artwork.

Q150

EN — Question: What is a practical workflow for Mechanical, shape, format and other Allegro symbol types?
EN — Answer: Choose the symbol type based on intended database behavior, store it in the appropriate controlled library path, document naming conventions and avoid using a component package merely to draw mechanical data.
FR — Question : Quel est un flux pratique pour Symboles Allegro mécaniques, shape, format et autres types ?
FR — Réponse : Choisissez le type de symbole selon le comportement voulu, stockez-le dans le chemin de bibliothèque contrôlé, documentez les conventions et évitez d’utiliser un package composant simplement pour dessiner de la mécanique.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

Q151

EN — Question: What is a common interview trap or technical risk involving Mechanical, shape, format and other Allegro symbol types?
EN — Answer: Different compiled symbol extensions are not interchangeable even if their DRA source drawings look similar.
FR — Question : Quel est un piège d'entrevue ou risque technique courant concernant Symboles Allegro mécaniques, shape, format et autres types ?
FR — Réponse : Les différentes extensions de symboles compilés ne sont pas interchangeables même si leurs sources DRA semblent similaires.

Q152

EN — Question: Senior scenario: something is wrong with Mechanical, shape, format and other Allegro symbol types. How do you troubleshoot it?
EN — Answer: When a reusable mechanical feature cannot be placed with a package command, confirm that you created the correct symbol type rather than changing library search paths blindly.
FR — Question : Scénario senior : un problème concerne Symboles Allegro mécaniques, shape, format et autres types. Comment le dépannez-vous ?
FR — Réponse : Lorsqu'un objet mécanique réutilisable ne peut pas être placé comme un package, confirmez que vous avez créé le bon type de symbole au lieu de modifier les chemins de bibliothèque au hasard.

PSMPATH, PADPATH and corporate library organization

PSMPATH, PADPATH et organisation de bibliothèque d'entreprise

Q153

EN — Question: What should a hardware/PCB engineer understand about PSMPATH, PADPATH and corporate library organization?
EN — Answer: PCB Editor search paths control where compiled symbols and padstacks are found. A disciplined library structure prevents duplicate names and workstation-dependent designs.
FR — Question : Que doit comprendre un ingénieur hardware/PCB au sujet de PSMPATH, PADPATH et organisation de bibliothèque d'entreprise ?
FR — Réponse : Les chemins de recherche PCB Editor contrôlent où les symboles compilés et padstacks sont trouvés. Une structure disciplinée évite les noms dupliqués et les designs dépendants d'un poste.

Q154

EN — Question: What is a practical workflow for PSMPATH, PADPATH and corporate library organization?
EN — Answer: Separate approved package symbols, padstacks, 3D models and templates into controlled folders, configure PSMPATH/PADPATH consistently, avoid shadowing identical names in multiple directories and version library releases.
FR — Question : Quel est un flux pratique pour PSMPATH, PADPATH et organisation de bibliothèque d'entreprise ?
FR — Réponse : Séparez package symbols, padstacks, modèles 3D et templates approuvés dans des dossiers contrôlés, configurez PSMPATH/PADPATH de façon cohérente, évitez les noms identiques masqués dans plusieurs dossiers et versionnez les bibliothèques.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

Q155

EN — Question: What is a common interview trap or technical risk involving PSMPATH, PADPATH and corporate library organization?
EN — Answer: The first matching library object found can hide another file with the same name later in the search path, producing different results on different computers.
FR — Question : Quel est un piège d'entrevue ou risque technique courant concernant PSMPATH, PADPATH et organisation de bibliothèque d'entreprise ?
FR — Réponse : Le premier objet de bibliothèque trouvé peut masquer un autre fichier de même nom plus loin dans le chemin, produisant des résultats différents selon le poste.

Q156

EN — Question: Senior scenario: something is wrong with PSMPATH, PADPATH and corporate library organization. How do you troubleshoot it?
EN — Answer: If two users see different footprints with the same package name, compare resolved search paths and file hashes before changing the board.
FR — Question : Scénario senior : un problème concerne PSMPATH, PADPATH et organisation de bibliothèque d'entreprise. Comment le dépannez-vous ?
FR — Réponse : Si deux utilisateurs voient des footprints différents avec le même nom, comparez les chemins réellement résolus et les hashes de fichiers avant de modifier la carte.

Fiducials, tooling holes, test points and library-level manufacturing features

Fiducials, trous d'outillage, points de test et fonctions de fabrication en bibliothèque

Q157

EN — Question: What should a hardware/PCB engineer understand about Fiducials, tooling holes, test points and library-level manufacturing features?
EN — Answer: Manufacturing features may be implemented as controlled library objects or board-level geometry. Fiducials support optical alignment, tooling holes support panel/process handling and test points support electrical access.
FR — Question : Que doit comprendre un ingénieur hardware/PCB au sujet de Fiducials, trous d'outillage, points de test et fonctions de fabrication en bibliothèque ?
FR — Réponse : Les éléments de fabrication peuvent être implémentés comme objets de bibliothèque contrôlés ou géométrie de carte. Les fiducials servent à l'alignement optique, les trous d'outillage à la manutention et les points de test à l'accès électrique.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

Email: ahds@engineer.com

Q158

EN — Question: What is a practical workflow for Fiducials, tooling holes, test points and library-level manufacturing features?
EN — Answer: Follow assembler/fabricator requirements for copper/mask opening, keepout, hole size and placement; define reusable symbols where appropriate and make the intended function clear in fabrication/assembly documentation.
FR — Question : Quel est un flux pratique pour Fiducials, trous d'outillage, points de test et fonctions de fabrication en bibliothèque ?
FR — Réponse : Suivez les exigences assembleur/fabricant pour cuivre, ouverture masque, keepout, diamètre et placement; définissez des symboles réutilisables si approprié et indiquez clairement la fonction dans la documentation.

Q159

EN — Question: What is a common interview trap or technical risk involving Fiducials, tooling holes, test points and library-level manufacturing features?
EN — Answer: A random exposed via is not automatically an acceptable production test point or fiducial.
FR — Question : Quel est un piège d'entrevue ou risque technique courant concernant Fiducials, trous d'outillage, points de test et fonctions de fabrication en bibliothèque ?
FR — Réponse : Une via exposée au hasard n'est pas automatiquement un point de test ou fiducial acceptable en production.

Q160

EN — Question: Senior scenario: something is wrong with Fiducials, tooling holes, test points and library-level manufacturing features. How do you troubleshoot it?
EN — Answer: If assembly vision fails to locate fiducials, compare actual soldermask/paste outputs and panel configuration to the library/board intent, not just the 2D PCB display.
FR — Question : Scénario senior : un problème concerne Fiducials, trous d'outillage, points de test et fonctions de fabrication en bibliothèque. Comment le dépannez-vous ?
FR — Réponse : Si la vision d'assemblage ne trouve pas les fiducials, comparez les sorties réelles soldermask/paste et la configuration de panneau à l'intention bibliothèque/carte, pas seulement l'affichage 2D.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

9. Constraint Manager: Physical, Spacing, Electrical & High-Speed Rules

9. Constraint Manager : règles physiques, d'espacement, électriques et haute vitesse

Physical constraints: line width, neck width and via selection

Contraintes physiques : largeur, neck width et sélection de vias

Q161

EN — Question: What should a hardware/PCB engineer understand about Physical constraints: line width, neck width and via selection?
EN — Answer: Physical constraints control routing geometry such as minimum/preferred/max line width, necking and permitted vias. They are usually assigned through constraint sets rather than hand-setting every segment.
FR — Question : Que doit comprendre un ingénieur hardware/PCB au sujet de Contraintes physiques : largeur, neck width et sélection de vias ?
FR — Réponse : Les contraintes physiques contrôlent la géométrie de routage : largeur min/préférée/max, necking et vias autorisées. Elles sont généralement affectées via des constraint sets plutôt que segment par segment.

Q162

EN — Question: What is a practical workflow for Physical constraints: line width, neck width and via selection?
EN — Answer: Create physical constraint sets for signal classes such as default, power, fine-pitch and high-current nets; assign them by net/class/region and route with rule-driven widths.
FR — Question : Quel est un flux pratique pour Contraintes physiques : largeur, neck width et sélection de vias ?
FR — Réponse : Créez des physical constraint sets pour default, power, fine-pitch et fort courant; affectez-les par net/classe/région et routez avec des largeurs pilotées par règles.

Q163

EN — Question: What is a common interview trap or technical risk involving Physical constraints: line width, neck width and via selection?
EN — Answer: Manually changing one trace from 0.10 mm to 2.00 mm may fix that segment visually while leaving the rest of the same power net at the old width. The robust solution is usually a rule/constraint assignment.
FR — Question : Quel est un piège d'entrevue ou risque technique courant concernant Contraintes physiques : largeur, neck width et sélection de vias ?
FR — Réponse : Modifier manuellement une piste de 0,10 mm à 2,00 mm peut corriger ce segment visuellement tout en laissant le reste du net à l'ancienne largeur. La solution robuste est généralement une règle/contrainte.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

Q164

EN — Question: Senior scenario: something is wrong with Physical constraints: line width, neck width and via selection. How do you troubleshoot it?
EN — Answer: If a route refuses the desired width, inspect the active physical CSet, region/by-layer overrides and neck rules before forcing geometry.
FR — Question : Scénario senior : un problème concerne Contraintes physiques : largeur, neck width et sélection de vias. Comment le dépannez-vous ?
FR — Réponse : Si un routage refuse la largeur souhaitée, inspectez le Physical CSet actif, les overrides région/par couche et les règles de neck avant de forcer la géométrie.

Spacing constraints and object-to-object clearance

Contraintes d'espacement et clearance entre objets

Q165

EN — Question: What should a hardware/PCB engineer understand about Spacing constraints and object-to-object clearance?
EN — Answer: Spacing rules define minimum separations among lines, vias, pins, shapes and other conductive objects. Different net classes and regions can require different values.
FR — Question : Que doit comprendre un ingénieur hardware/PCB au sujet de Contraintes d'espacement et clearance entre objets ?
FR — Réponse : Les règles d'espacement définissent les séparations minimales entre lignes, vias, pins, formes et autres objets conducteurs. Différentes classes de nets et régions peuvent exiger des valeurs différentes.

Q166

EN — Question: What is a practical workflow for Spacing constraints and object-to-object clearance?
EN — Answer: Define default spacing first, then create special spacing sets for high voltage, differential pairs, dense BGA escape or sensitive analog areas; verify rule precedence and run DRC.
FR — Question : Quel est un flux pratique pour Contraintes d'espacement et clearance entre objets ?
FR — Réponse : Définissez d'abord l'espacement par défaut puis des sets spéciaux pour haute tension, paires différentielles, sortie BGA dense ou analogique sensible; vérifiez la priorité des règles et lancez DRC.

Q167

EN — Question: What is a common interview trap or technical risk involving Spacing constraints and object-to-object clearance?
EN — Answer: Increasing line width does not automatically increase clearance. Width and spacing are independent constraints.
FR — Question : Quel est un piège d'entrevue ou risque technique courant concernant Contraintes d'espacement et clearance entre objets ?
FR — Réponse : Augmenter la largeur d'une piste n'augmente pas automatiquement le clearance. Largeur et espacement sont des contraintes indépendantes.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

Q168

EN — Question: Senior scenario: something is wrong with Spacing constraints and object-to-object clearance. How do you troubleshoot it?
EN — Answer: If DRC reports a spacing violation even though the visible gap looks sufficient, query the actual object types and active CSet; shape-to-pin or same-net spacing can differ from line-to-line rules.
FR — Question : Scénario senior : un problème concerne Contraintes d'espacement et clearance entre objets. Comment le dépannez-vous ?
FR — Réponse : Si DRC signale une violation malgré un écart visuel suffisant, interrogez les types d'objets et le CSet actif; shape-to-pin ou same-net spacing peuvent différer de line-to-line.

Electrical constraints: length, propagation delay and impedance targets

Contraintes électriques : longueur, délai de propagation et cibles d'impédance

Q169

EN — Question: What should a hardware/PCB engineer understand about Electrical constraints: length, propagation delay and impedance targets?
EN — Answer: Electrical constraints express signal-integrity requirements such as total etch length, propagation delay, impedance and timing relationships. They complement physical geometry rules.
FR — Question : Que doit comprendre un ingénieur hardware/PCB au sujet de Contraintes électriques : longueur, délai de propagation et cibles d'impédance ?
FR — Réponse : Les contraintes électriques expriment des exigences d'intégrité de signal telles que longueur totale, délai de propagation, impédance et relations temporelles. Elles complètent les règles physiques.

Q170

EN — Question: What is a practical workflow for Electrical constraints: length, propagation delay and impedance targets?
EN — Answer: Translate interface requirements into measurable constraints, establish stackup and models, define limits in Constraint Manager, route accordingly and review actual versus target values after routing.
FR — Question : Quel est un flux pratique pour Contraintes électriques : longueur, délai de propagation et cibles d'impédance ?
FR — Réponse : Traduisez les exigences d'interface en contraintes mesurables, établissez stackup et modèles, définissez les limites dans Constraint Manager, routez en conséquence puis comparez valeurs réelles et cibles.

Q171

EN — Question: What is a common interview trap or technical risk involving Electrical constraints: length, propagation delay and impedance targets?
EN — Answer: Matching trace length is not always the same as matching propagation delay when layers, reference media or via structures differ.
FR — Question : Quel est un piège d'entrevue ou risque technique courant concernant Contraintes électriques : longueur, délai de propagation et cibles d'impédance ?
FR — Réponse : Égaliser la longueur de piste n'est pas toujours équivalent à égaliser le délai de propagation lorsque couches, milieux de référence ou structures de vias diffèrent.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

Q172

EN — Question: Senior scenario: something is wrong with Electrical constraints: length, propagation delay and impedance targets. How do you troubleshoot it?
EN — Answer: If a timing constraint fails after layer changes, recalculate based on the new routing medium and stackup rather than simply adding more serpentine length.
FR — Question : Scénario senior : un problème concerne Contraintes électriques : longueur, délai de propagation et cibles d'impédance. Comment le dépannez-vous ?
FR — Réponse : Si une contrainte temporelle échoue après changement de couche, recalculez selon le nouveau milieu et stackup plutôt que d'ajouter simplement des méandres.

Differential pairs, XNets and pin-pair topology

Paires différentielles, XNets et topologie pin-pair

Q173

EN — Question: What should a hardware/PCB engineer understand about Differential pairs, XNets and pin-pair topology?
EN — Answer: Differential pairs are related nets routed with controlled geometry; XNets can represent an end-to-end electrical path through series components for length/timing constraints. Pin-pair topology defines which endpoints matter.
FR — Question : Que doit comprendre un ingénieur hardware/PCB au sujet de Paires différentielles, XNets et topologie pin-pair ?
FR — Réponse : Les paires différentielles sont des nets liés routés avec géométrie contrôlée; les XNets peuvent représenter un chemin électrique de bout en bout à travers des composants série pour contraintes de longueur/timing. La topologie pin-pair définit les extrémités pertinentes.

Q174

EN — Question: What is a practical workflow for Differential pairs, XNets and pin-pair topology?
EN — Answer: Create/verify pair membership, define width/gap and uncoupled/phase constraints, build XNets or pin pairs where series elements split the logical net, and validate topology before tuning.
FR — Question : Quel est un flux pratique pour Paires différentielles, XNets et topologie pin-pair ?
FR — Réponse : Créez/vérifiez l'appartenance à la paire, définissez largeur/gap et contraintes uncoupled/phase, créez XNets ou pin pairs lorsque des composants série divisent le net puis validez la topologie avant tuning.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

Q175

EN — Question: What is a common interview trap or technical risk involving Differential pairs, XNets and pin-pair topology?
EN — Answer: Simply naming nets _P and _N does not guarantee that all desired differential-pair rules and endpoint relationships are actually defined.
FR — Question : Quel est un piège d'entrevue ou risque technique courant concernant Paires différentielles, XNets et topologie pin-pair ?
FR — Réponse : Nommer simplement les nets _P et _N ne garantit pas que toutes les règles de paire différentielle et relations d'extrémités soient définies.

Q176

EN — Question: Senior scenario: something is wrong with Differential pairs, XNets and pin-pair topology. How do you troubleshoot it?
EN — Answer: If one pair cannot be tuned to the expected length, inspect whether series resistors/connectors split the route and whether the constraint is attached to the correct XNet or pin pair.
FR — Question : Scénario senior : un problème concerne Paires différentielles, XNets et topologie pin-pair. Comment le dépannez-vous ?
FR — Réponse : Si une paire ne peut pas être accordée à la longueur attendue, vérifiez si résistances série/connecteurs divisent le chemin et si la contrainte est appliquée au bon XNet ou pin pair.

Constraint sets, classes, regions and rule precedence

Constraint sets, classes, régions et priorité des règles

Q177

EN — Question: What should a hardware/PCB engineer understand about Constraint sets, classes, regions and rule precedence?
EN — Answer: Constraint Manager allows reusable rule sets applied to nets, classes, layers and regions. Specific overrides can take precedence over broad defaults, so engineers must understand not only the value but where it came from.
FR — Question : Que doit comprendre un ingénieur hardware/PCB au sujet de Constraint sets, classes, régions et priorité des règles ?
FR — Réponse : Constraint Manager permet des ensembles de règles réutilisables appliqués aux nets, classes, couches et régions. Des overrides spécifiques peuvent prendre priorité sur les valeurs par défaut; il faut donc comprendre non seulement la valeur mais sa source.

Q178

EN — Question: What is a practical workflow for Constraint sets, classes, regions and rule precedence?
EN — Answer: Build a small hierarchy of named CSets, assign broad defaults first, add special classes/regions deliberately, document exceptions and use query/constraint display to confirm effective values.
FR — Question : Quel est un flux pratique pour Constraint sets, classes, régions et priorité des règles ?
FR — Réponse : Construisez une hiérarchie limitée de CSets nommés, affectez d'abord les defaults, ajoutez classes/régions spéciales volontairement, documentez les exceptions et utilisez query/affichage des contraintes pour

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

confirmer les valeurs effectives.

Q179

EN — Question: What is a common interview trap or technical risk involving Constraint sets, classes, regions and rule precedence?
EN — Answer: Too many one-off overrides make a board impossible to audit. A design may pass DRC while nobody understands why a specific net has a special width or clearance.
FR — Question : Quel est un piège d’entrevue ou risque technique courant concernant Constraint sets, classes, régions et priorité des règles ?
FR — Réponse : Trop d’overrides ponctuels rendent la carte impossible à auditer. Un design peut passer DRC sans que personne comprenne pourquoi un net a une largeur ou un clearance spécial.

Q180

EN — Question: Senior scenario: something is wrong with Constraint sets, classes, regions and rule precedence. How do you troubleshoot it?
EN — Answer: When a rule seems ignored, inspect the effective CSet and region/by-layer assignment rather than editing the nominal default table repeatedly.
FR — Question : Scénario senior : un problème concerne Constraint sets, classes, régions et priorité des règles. Comment le dépannez-vous ?
FR — Réponse : Lorsqu’une règle semble ignorée, inspectez le CSet effectif et l’affectation région/par couche plutôt que de modifier sans cesse la table par défaut.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

10. Placement, Routing, Differential Pairs & Return Paths

10. Placement, routage, paires différentielles et chemins de retour

Placement strategy by functional block, signal flow and mechanics

Stratégie de placement par bloc fonctionnel, flux de signal et mécanique

Q181

EN — Question: What should a hardware/PCB engineer understand about Placement strategy by functional block, signal flow and mechanics?
EN — Answer: Good placement minimizes critical interconnect, supports return paths, thermal flow and assembly, and respects mechanical constraints. Routing quality is largely determined by placement quality.
FR — Question : Que doit comprendre un ingénieur hardware/PCB au sujet de Stratégie de placement par bloc fonctionnel, flux de signal et mécanique ?
FR — Réponse : Un bon placement minimise les interconnexions critiques, supporte chemins de retour, thermique et assemblage et respecte la mécanique. La qualité du routage dépend largement de la qualité du placement.

Q182

EN — Question: What is a practical workflow for Placement strategy by functional block, signal flow and mechanics?
EN — Answer: Lock mechanical components first, place power stages and decoupling around their loads, group functional blocks, orient parts for natural signal flow, reserve routing channels and review in 3D before detailed routing.
FR — Question : Quel est un flux pratique pour Stratégie de placement par bloc fonctionnel, flux de signal et mécanique ?
FR — Réponse : Verrouillez d'abord les composants mécaniques, placez étages de puissance et découplage autour des charges, regroupez les blocs, orientez selon le flux de signal, réservez des canaux de routage et révisez en 3D avant routage détaillé.

Q183

EN — Question: What is a common interview trap or technical risk involving Placement strategy by functional block, signal flow and mechanics?
EN — Answer: A board can be fully routable and still be poor if placement forces high-current loops, broken return paths or inaccessible connectors.
FR — Question : Quel est un piège d'entrevue ou risque technique courant concernant Stratégie de placement par bloc fonctionnel, flux de signal et mécanique ?
FR — Réponse : Une carte peut être entièrement routable tout en étant mauvaise si le placement impose grandes boucles de courant, chemins de retour interrompus ou connecteurs inaccessibles.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

Q184

EN — Question: Senior scenario: something is wrong with Placement strategy by functional block, signal flow and mechanics. How do you troubleshoot it?
EN — Answer: If routing becomes tangled early, stop and improve placement instead of adding layers or vias immediately. Repeated crossovers often indicate a placement problem.
FR — Question : Scénario senior : un problème concerne Stratégie de placement par bloc fonctionnel, flux de signal et mécanique. Comment le dépannez-vous ?
FR — Réponse : Si le routage devient rapidement enchevêtré, arrêtez et améliorez le placement plutôt que d'ajouter immédiatement couches ou vias. Les croisements répétés indiquent souvent un problème de placement.

Fanout, escape routing and via strategy

Fanout, escape routing et stratégie de vias

Q185

EN — Question: What should a hardware/PCB engineer understand about Fanout, escape routing and via strategy?
EN — Answer: Fanout creates a manufacturable transition from dense package pins to routable channels. Via type, drill, aspect ratio, annular ring and spacing must fit the fabricator's capabilities.
FR — Question : Que doit comprendre un ingénieur hardware/PCB au sujet de Fanout, escape routing et stratégie de vias ?
FR — Réponse : Le fanout crée une transition fabricable entre pins denses et canaux routables. Type de via, perçage, aspect ratio, annular ring et espacement doivent respecter les capacités du fabricant.

Q186

EN — Question: What is a practical workflow for Fanout, escape routing and via strategy?
EN — Answer: Choose via technology with the fabricator, define via padstacks/constraints, plan BGA escape by layer and power needs, use consistent patterns and verify DFM limits.
FR — Question : Quel est un flux pratique pour Fanout, escape routing et stratégie de vias ?
FR — Réponse : Choisissez la technologie de via avec le fabricant, définissez padstacks/contraintes, planifiez la sortie BGA par couche et alimentation, utilisez des motifs cohérents et vérifiez les limites DFM.

Q187

EN — Question: What is a common interview trap or technical risk involving Fanout, escape routing and via strategy?
EN — Answer: Via-in-pad, blind/buried and microvias are manufacturing choices, not merely convenient routing objects; they may add fill, plating and cost requirements.
FR — Question : Quel est un piège d'entrevue ou risque technique courant concernant Fanout, escape routing et stratégie de vias ?
FR — Réponse : Via-in-pad, vias borgnes/enterrées et microvias sont des choix de fabrication, pas seulement des objets pratiques de routage; elles peuvent exiger remplissage, métallisation et coûts supplémentaires.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

Q188

EN — Question: Senior scenario: something is wrong with Fanout, escape routing and via strategy. How do you troubleshoot it?
EN — Answer: If BGA escape violates spacing, review pad/via technology and layer plan rather than shrinking dimensions below the fabricator's approved capability.
FR — Question : Scénario senior : un problème concerne Fanout, escape routing et stratégie de vias. Comment le dépannez-vous ?
FR — Réponse : Si la sortie BGA viole les espacements, revoyez technologie pads/vias et plan de couches plutôt que de réduire les dimensions sous les capacités approuvées.

Interactive routing, shove/slide behavior and route cleanup

Routage interactif, comportement shove/slide et nettoyage

Q189

EN — Question: What should a hardware/PCB engineer understand about Interactive routing, shove/slide behavior and route cleanup?
EN — Answer: Interactive routing is constraint-driven and can push or slide existing geometry depending on mode. The goal is not merely completing ratsnest lines but producing clean, manufacturable and electrically intentional routes.
FR — Question : Que doit comprendre un ingénieur hardware/PCB au sujet de Routage interactif, comportement shove/slide et nettoyage ?
FR — Réponse : Le routage interactif est piloté par contraintes et peut pousser ou glisser la géométrie existante selon le mode. Le but n'est pas seulement de terminer les ratsnests mais de produire des routes propres, fabricables et intentionnelles.

Q190

EN — Question: What is a practical workflow for Interactive routing, shove/slide behavior and route cleanup?
EN — Answer: Route critical nets first, use appropriate corner style and via strategy, maintain reference-plane continuity, gloss/cleanup only after verifying electrical intent, and rerun DRC after major edits.
FR — Question : Quel est un flux pratique pour Routage interactif, comportement shove/slide et nettoyage ?
FR — Réponse : Routez d'abord les nets critiques, utilisez style d'angle et vias adaptés, maintenez la continuité du plan de référence, nettoyez après vérification de l'intention électrique puis relancez DRC après modifications majeures.

Q191

EN — Question: What is a common interview trap or technical risk involving Interactive routing, shove/slide behavior and route cleanup?
EN — Answer: A gloss command can improve geometry but should not be allowed to alter tuned or intentionally constrained structures without review.
FR — Question : Quel est un piège d'entrevue ou risque technique courant concernant Routage interactif, comportement shove/slide et nettoyage ?
FR — Réponse : Une commande de gloss peut améliorer la géométrie mais ne doit pas modifier sans contrôle des structures accordées ou intentionnellement contraintes.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

Q192

EN — Question: Senior scenario: something is wrong with Interactive routing, shove/slide behavior and route cleanup. How do you troubleshoot it?
EN — Answer: If routing suddenly refuses a channel, query active constraints and keepouts and inspect whether a shape or route keepout is creating the blockage.
FR — Question : Scénario senior : un problème concerne Routage interactif, comportement shove/slide et nettoyage. Comment le dépannez-vous ?
FR — Réponse : Si le routage refuse soudain un passage, interrogez les contraintes et keepouts actifs et vérifiez si une shape ou un route keepout crée le blocage.

Differential-pair routing and phase/length tuning

Routage de paires différentielles et tuning phase/longueur

Q193

EN — Question: What should a hardware/PCB engineer understand about Differential-pair routing and phase/length tuning?
EN — Answer: Differential routing maintains pair geometry, reference environment and timing relationship. Important metrics include line width, pair gap, coupled length, uncoupled length and static/dynamic phase depending on the interface.
FR — Question : Que doit comprendre un ingénieur hardware/PCB au sujet de Routage de paires différentielles et tuning phase/longueur ?
FR — Réponse : Le routage différentiel maintient géométrie de paire, environnement de référence et relation temporelle. Les métriques importantes incluent largeur, gap, longueur couplée/non couplée et phase statique/dynamique selon l'interface.

Q194

EN — Question: What is a practical workflow for Differential-pair routing and phase/length tuning?
EN — Answer: Establish stackup and impedance rules, route the pair together, minimize unnecessary layer changes and uncoupled regions, then tune only the residual mismatch with controlled geometry.
FR — Question : Quel est un flux pratique pour Routage de paires différentielles et tuning phase/longueur ?
FR — Réponse : Établissez stackup et règles d'impédance, routez la paire ensemble, minimisez changements de couche et régions non couplées puis accordez uniquement l'écart résiduel avec une géométrie contrôlée.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

Q195

EN — Question: What is a common interview trap or technical risk involving Differential-pair routing and phase/length tuning?
EN — Answer: Making the two copper lengths numerically equal does not correct a badly discontinuous return path or excessive uncoupled length.
FR — Question : Quel est un piège d'entrevue ou risque technique courant concernant Routage de paires différentielles et tuning phase/longueur ?
FR — Réponse : Rendre les deux longueurs cuivre numériquement égales ne corrige pas un mauvais chemin de retour ou une longueur non couplée excessive.

Q196

EN — Question: Senior scenario: something is wrong with Differential-pair routing and phase/length tuning. How do you troubleshoot it?
EN — Answer: If tuning creates excessive serpentine density, improve placement or route topology first; do not trade a small mismatch for unnecessary coupling and discontinuities.
FR — Question : Scénario senior : un problème concerne Routage de paires différentielles et tuning phase/longueur. Comment le dépannez-vous ?
FR — Réponse : Si le tuning crée trop de méandres denses, améliorez d'abord placement ou topologie; n'échangez pas un petit mismatch contre des couplages et discontinuités inutiles.

Return paths, stitching vias and layer transitions

Chemins de retour, vias de stitching et transitions de couche

Q197

EN — Question: What should a hardware/PCB engineer understand about Return paths, stitching vias and layer transitions?
EN — Answer: High-speed current follows the path of least impedance, usually near a reference plane. Layer transitions can disturb the return path unless an appropriate reference transition is provided.
FR — Question : Que doit comprendre un ingénieur hardware/PCB au sujet de Chemins de retour, vias de stitching et transitions de couche ?
FR — Réponse : Le courant haute fréquence suit le chemin de moindre impédance, généralement près d'un plan de référence. Les transitions de couche peuvent perturber le retour sans transition de référence appropriée.

Q198

EN — Question: What is a practical workflow for Return paths, stitching vias and layer transitions?
EN — Answer: Route critical signals over continuous references, avoid crossing plane splits, place ground stitching vias near signal transitions when the reference changes and review the path as a loop rather than only the signal trace.
FR — Question : Quel est un flux pratique pour Chemins de retour, vias de stitching et transitions de couche ?
FR — Réponse : Routez les signaux critiques au-dessus de références continues, évitez les coupures de plans, placez des vias de masse près des transitions lorsque la référence change et examinez la boucle complète plutôt que la seule piste.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

Q199

EN — Question: What is a common interview trap or technical risk involving Return paths, stitching vias and layer transitions?
EN — Answer: A signal trace that meets width and length rules can still have poor integrity if its return current must detour around a split, void or connector.
FR — Question : Quel est un piège d'entrevue ou risque technique courant concernant Chemins de retour, vias de stitching et transitions de couche ?
FR — Réponse : Une piste respectant largeur et longueur peut quand même avoir une mauvaise intégrité si son courant de retour doit contourner une fente, un void ou un connecteur.

Q200

EN — Question: Senior scenario: something is wrong with Return paths, stitching vias and layer transitions. How do you troubleshoot it?
EN — Answer: When emissions or ringing persist despite correct trace impedance, inspect return-path discontinuities, connector references and stitching before changing termination values.
FR — Question : Scénario senior : un problème concerne Chemins de retour, vias de stitching et transitions de couche. Comment le dépannez-vous ?
FR — Réponse : Lorsque émissions ou ringing persistent malgré une impédance de piste correcte, inspectez discontinuités de retour, références de connecteurs et stitching avant de changer les terminaisons.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

11. Copper Shapes, Power Planes, Keepouts, Slots & High Voltage

11. Formes cuivre, plans d'alimentation, keepouts, fentes et haute tension

Dynamic copper shapes, pours and shape parameters

Dynamic copper shapes, pours et paramètres de forme

Q201

EN — Question: What should a hardware/PCB engineer understand about Dynamic copper shapes, pours and shape parameters?
EN — Answer: Copper shapes implement planes, pours and large conductors. Dynamic shapes recalculate around obstacles and constraints, so their fill state and parameters are part of design verification.
FR — Question : Que doit comprendre un ingénieur hardware/PCB au sujet de Dynamic copper shapes, pours et paramètres de forme ?
FR — Réponse : Les copper shapes implémentent plans, pours et gros conducteurs. Les formes dynamiques se recalculent autour des obstacles et contraintes; leur état de remplissage et paramètres font partie de la vérification.

Q202

EN — Question: What is a practical workflow for Dynamic copper shapes, pours and shape parameters?
EN — Answer: Assign the correct net, define boundary and layer, configure clearance/thermal parameters, repour/update shapes after routing changes and verify islands, voids and connections before release.
FR — Question : Quel est un flux pratique pour Dynamic copper shapes, pours et paramètres de forme ?
FR — Réponse : Affectez le bon net, définissez frontière et couche, configurez clearance/thermals, recalculez les shapes après modifications et vérifiez îlots, voids et connexions avant release.

Q203

EN — Question: What is a common interview trap or technical risk involving Dynamic copper shapes, pours and shape parameters?
EN — Answer: An unpoured or out-of-date shape can make the screen or artwork differ from the intended electrical connectivity.
FR — Question : Quel est un piège d'entrevue ou risque technique courant concernant Dynamic copper shapes, pours et paramètres de forme ?
FR — Réponse : Une shape non remplie ou non mise à jour peut rendre l'écran ou l'artwork différent de la connectivité prévue.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

Q204

EN — Question: Senior scenario: something is wrong with Dynamic copper shapes, pours and shape parameters. How do you troubleshoot it?
EN — Answer: If a pin appears disconnected from a plane, query the shape state, net assignment, thermal rules and anti-pad clearance before adding a manual trace.
FR — Question : Scénario senior : un problème concerne Dynamic copper shapes, pours et paramètres de forme. Comment le dépannez-vous ?
FR — Réponse : Si une pin semble déconnectée d'un plan, interrogez état de la shape, net, règles thermal et antipad avant d'ajouter une piste manuelle.

Thermal relief, direct connect, voids and islands

Thermal relief, connexion directe, voids et îlots

Q205

EN — Question: What should a hardware/PCB engineer understand about Thermal relief, direct connect, voids and islands?
EN — Answer: Thermal relief controls solderability by limiting copper heat flow; direct connect lowers impedance for selected cases. Voids and islands define where copper is intentionally removed or unintentionally isolated.
FR — Question : Que doit comprendre un ingénieur hardware/PCB au sujet de Thermal relief, connexion directe, voids et îlots ?
FR — Réponse : Le thermal relief améliore la soudabilité en limitant la dissipation thermique; la connexion directe réduit l'impédance dans certains cas. Voids et islands définissent le cuivre retiré volontairement ou isolé involontairement.

Q206

EN — Question: What is a practical workflow for Thermal relief, direct connect, voids and islands?
EN — Answer: Choose thermal/direct-connect policy by current, soldering process and component type, create voids for clearance or RF/mechanical needs, and remove isolated copper that has no defined purpose.
FR — Question : Quel est un flux pratique pour Thermal relief, connexion directe, voids et îlots ?
FR — Réponse : Choisissez thermal/connexion directe selon courant, procédé de soudure et type de composant, créez des voids pour clearance ou besoins RF/mécaniques et supprimez le cuivre isolé sans fonction.

Q207

EN — Question: What is a common interview trap or technical risk involving Thermal relief, direct connect, voids and islands?
EN — Answer: Direct-connecting every ground pad can make hand/reflow soldering or thermal balance worse even if electrical resistance is slightly lower.
FR — Question : Quel est un piège d'entrevue ou risque technique courant concernant Thermal relief, connexion directe, voids et îlots ?
FR — Réponse : Connecter directement chaque pad de masse peut dégrader soudabilité ou équilibre thermique même si la résistance électrique baisse légèrement.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

Q208

EN — Question: Senior scenario: something is wrong with Thermal relief, direct connect, voids and islands. How do you troubleshoot it?
EN — Answer: If a pad overheats during soldering or a plane connection is unexpectedly resistive, inspect thermal-spoke count/width and actual artwork rather than only net connectivity.
FR — Question : Scénario senior : un problème concerne Thermal relief, connexion directe, voids et îlots. Comment le dépannez-vous ?
FR — Réponse : Si un pad surchauffe au soudage ou qu'une connexion de plan est trop résistive, inspectez nombre/largeur des thermal spokes et l'artwork réel plutôt que la seule connectivité.

Power and ground plane strategy, split regions and current paths

Stratégie de plans alimentation/masse, régions séparées et chemins de courant

Q209

EN — Question: What should a hardware/PCB engineer understand about Power and ground plane strategy, split regions and current paths?
EN — Answer: Power distribution uses planes/shapes to reduce impedance and spread current. Splits or separate power domains must be intentional because they also affect signal return paths and creepage/clearance.
FR — Question : Que doit comprendre un ingénieur hardware/PCB au sujet de Stratégie de plans alimentation/masse, régions séparées et chemins de courant ?
FR — Réponse : La distribution d'alimentation utilise plans/shapes pour réduire l'impédance et répartir le courant. Les séparations de domaines doivent être intentionnelles car elles affectent aussi chemins de retour et distances d'isolement.

Q210

EN — Question: What is a practical workflow for Power and ground plane strategy, split regions and current paths?
EN — Answer: Estimate current paths, define power shapes with sufficient neck width and via count, keep high-speed references continuous, use controlled domain ties and review voltage drop/current density when necessary.
FR — Question : Quel est un flux pratique pour Stratégie de plans alimentation/masse, régions séparées et chemins de courant ?
FR — Réponse : Estimez les chemins de courant, définissez des shapes d'alimentation avec neck width et nombre de vias suffisants, gardez les références haute vitesse continues, utilisez des liaisons de domaines contrôlées et examinez chute de tension/densité si nécessaire.

Q211

EN — Question: What is a common interview trap or technical risk involving Power and ground plane strategy, split regions and current paths?
EN — Answer: A large copper area does not guarantee low resistance if current must pass through a narrow neck or a single via.
FR — Question : Quel est un piège d'entrevue ou risque technique courant concernant Stratégie de plans alimentation/masse, régions séparées et chemins de courant ?
FR — Réponse : Une grande surface cuivre ne garantit pas une faible résistance si le courant traverse un goulot étroit

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

ou une seule via.

Q212

EN — Question: Senior scenario: something is wrong with Power and ground plane strategy, split regions and current paths. How do you troubleshoot it?
EN — Answer: If a rail drops under load, inspect actual copper bottlenecks, via transitions and connector pins before simply increasing the plane area.
FR — Question : Scénario senior : un problème concerne Stratégie de plans alimentation/masse, régions séparées et chemins de courant. Comment le dépannez-vous ?
FR — Réponse : Si un rail chute sous charge, inspectez les goulots cuivre, transitions par vias et pins de connecteur avant d'augmenter simplement la surface du plan.

Keepouts, route keepouts, package keepouts, board cutouts and routed slots

Keepouts, route keepouts, package keepouts, découpes et fentes fraisées

Q213

EN — Question: What should a hardware/PCB engineer understand about Keepouts, route keepouts, package keepouts, board cutouts and routed slots?
EN — Answer: Keepouts are rule objects that prohibit routing, vias, copper or placement in specified regions; a physical slot/cutout is actual board material removed by fabrication. They solve different problems.
FR — Question : Que doit comprendre un ingénieur hardware/PCB au sujet de Keepouts, route keepouts, package keepouts, découpes et fentes fraisées ?
FR — Réponse : Les keepouts sont des objets de règle interdisant routage, vias, cuivre ou placement dans certaines régions; une fente/découpe physique retire réellement du matériau de la carte. Ils répondent à des problèmes différents.

Q214

EN — Question: What is a practical workflow for Keepouts, route keepouts, package keepouts, board cutouts and routed slots?
EN — Answer: Use the correct keepout class for design restrictions, create board cutout/route geometry for real milling, dimension critical slots, and clearly include routing/cutout information in fabrication outputs.
FR — Question : Quel est un flux pratique pour Keepouts, route keepouts, package keepouts, découpes et fentes fraisées ?
FR — Réponse : Utilisez le bon type de keepout pour les restrictions, créez une vraie géométrie de découpe/fraisage pour les slots, cotez les dimensions critiques et incluez clairement les informations de routage dans les sorties fabrication.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

Q215

EN — Question: What is a common interview trap or technical risk involving Keepouts, route keepouts, package keepouts, board cutouts and routed slots?
EN — Answer: Drawing an empty copper area does not create a physical slot, and a physical slot alone does not automatically impose every desired copper/placement clearance rule.
FR — Question : Quel est un piège d'entrevue ou risque technique courant concernant Keepouts, route keepouts, package keepouts, découpes et fentes fraisées ?
FR — Réponse : Dessiner une zone sans cuivre ne crée pas une fente physique, et une fente physique n'impose pas automatiquement toutes les règles de clearance/placement souhaitées.

Q216

EN — Question: Senior scenario: something is wrong with Keepouts, route keepouts, package keepouts, board cutouts and routed slots. How do you troubleshoot it?
EN — Answer: If the fabricator does not machine a slot, check whether it was represented in the intended NC route/mechanical data and fabrication drawing instead of only as a screen graphic.
FR — Question : Scénario senior : un problème concerne Keepouts, route keepouts, package keepouts, découpes et fentes fraisées. Comment le dépannez-vous ?
FR — Réponse : Si le fabricant ne fraise pas une fente, vérifiez qu'elle était représentée dans les données NC route/mécaniques et le dessin de fabrication, pas seulement comme graphisme à l'écran.

High-voltage clearance, creepage and isolation slots

Clearance haute tension, creepage et fentes d'isolement

Q217

EN — Question: What should a hardware/PCB engineer understand about High-voltage clearance, creepage and isolation slots?
EN — Answer: Clearance is the shortest through-air distance; creepage is the shortest path along the insulating surface. Required values depend on working voltage, insulation class, pollution degree, material group and applicable safety standard.
FR — Question : Que doit comprendre un ingénieur hardware/PCB au sujet de Clearance haute tension, creepage et fentes d'isolement ?
FR — Réponse : Le clearance est la plus courte distance dans l'air; le creepage est le plus court chemin le long de la surface isolante. Les valeurs requises dépendent tension de service, classe d'isolation, degré de pollution, groupe de matériau et norme applicable.

Q218

EN — Question: What is a practical workflow for High-voltage clearance, creepage and isolation slots?
EN — Answer: Determine requirements from the applicable standard, create high-voltage net classes/spacing rules, add keepouts and physical slots where justified, keep copper/silkscreen/mechanics controlled and document the isolation barrier.
FR — Question : Quel est un flux pratique pour Clearance haute tension, creepage et fentes d'isolement ?
FR — Réponse : Déterminez les exigences depuis la norme applicable, créez classes/règles d'espacement haute tension,

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

ajoutez keepouts et slots physiques si justifiés, contrôlez cuivre/silkscreen/mécanique et documentez la barrière d'isolation.

Q219

EN — Question: What is a common interview trap or technical risk involving High-voltage clearance, creepage and isolation slots?
EN — Answer: A slot can increase creepage but does not automatically make every safety requirement compliant; slot width, residual material, component pollution and air clearance still matter.
FR — Question : Quel est un piège d'entrevue ou risque technique courant concernant Clearance haute tension, creepage et fentes d'isolement ?
FR — Réponse : Une fente peut augmenter le creepage mais ne rend pas automatiquement l'ensemble conforme; largeur de fente, matériau restant, pollution des composants et clearance dans l'air comptent encore.

Q220

EN — Question: Senior scenario: something is wrong with High-voltage clearance, creepage and isolation slots. How do you troubleshoot it?
EN — Answer: If DRC passes but safety review fails, the CAD rules were incomplete. Update the rule model from the safety requirement rather than arguing that "the tool shows no errors."
FR — Question : Scénario senior : un problème concerne Clearance haute tension, creepage et fentes d'isolement. Comment le dépannez-vous ?
FR — Réponse : Si DRC passe mais la revue de sécurité échoue, les règles CAD étaient incomplètes. Mettez à jour le modèle de règles depuis l'exigence de sécurité plutôt que d'argumenter que « l'outil n'affiche aucune erreur ».

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

Email: ahds@engineer.com

12. DRC, Manufacturing Outputs, Panelization, Release & Senior Troubleshooting

12. DRC, sorties de fabrication, panélisation, release et dépannage senior

PCB DRC, connectivity checks and violation triage

DRC PCB, contrôles de connectivité et triage des violations

Q221

EN — Question: What should a hardware/PCB engineer understand about PCB DRC, connectivity checks and violation triage?
EN — Answer: PCB DRC compares actual geometry and connectivity against configured design constraints. A clean DRC means the implemented database satisfies those configured checks—not that every electrical, mechanical or safety requirement was configured.
FR — Question : Que doit comprendre un ingénieur hardware/PCB au sujet de DRC PCB, contrôles de connectivité et triage des violations ?
FR — Réponse : Le DRC PCB compare géométrie et connectivité aux contraintes configurées. Un DRC propre signifie que la base respecte ces contrôles configurés, pas que toutes les exigences électriques, mécaniques ou sécurité ont été configurées.

Q222

EN — Question: What is a practical workflow for PCB DRC, connectivity checks and violation triage?
EN — Answer: Run DRC continuously, perform a final full check after shapes are updated, classify each marker, correct or formally waive only with justification, and include connectivity/unrouted reports in release review.
FR — Question : Quel est un flux pratique pour DRC PCB, contrôles de connectivité et triage des violations ?
FR — Réponse : Exécutez DRC régulièrement, faites un contrôle final complet après mise à jour des shapes, classez chaque marqueur, corrigez ou dérogez avec justification et incluez rapports connectivité/non-routé dans la revue de release.

Q223

EN — Question: What is a common interview trap or technical risk involving PCB DRC, connectivity checks and violation triage?
EN — Answer: Deleting DRC markers without fixing the source rule violation is not resolution. Markers are symptoms of rule evaluation.
FR — Question : Quel est un piège d’entrevue ou risque technique courant concernant DRC PCB, contrôles de connectivité et triage des violations ?
FR — Réponse : Supprimer les marqueurs DRC sans corriger la violation source n’est pas une résolution. Les marqueurs sont des symptômes de l’évaluation de règles.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

Q224

EN — Question: Senior scenario: something is wrong with PCB DRC, connectivity checks and violation triage. How do you troubleshoot it?
EN — Answer: If a marker returns after repour or update, inspect the effective constraint and underlying geometry rather than repeatedly clearing the marker.
FR — Question : Scénario senior : un problème concerne DRC PCB, contrôles de connectivité et triage des violations. Comment le dépannez-vous ?
FR — Réponse : Si un marqueur revient après repour ou mise à jour, inspectez la contrainte effective et la géométrie sous-jacente plutôt que de le supprimer à répétition.

Gerber/artwork and NC drill generation

Génération Gerber/artwork et NC drill

Q225

EN — Question: What should a hardware/PCB engineer understand about Gerber/artwork and NC drill generation?
EN — Answer: Traditional fabrication output separates plotted layer artwork from NC drill/routing data. Artwork definitions must include the correct conductor, mask, paste, silkscreen and mechanical information for the supplier.
FR — Question : Que doit comprendre un ingénieur hardware/PCB au sujet de Génération Gerber/artwork et NC drill ?
FR — Réponse : Les sorties de fabrication traditionnelles séparent artwork des couches et données NC drill/routage. Les définitions d'artwork doivent inclure conducteurs, mask, paste, silkscreen et informations mécaniques correctes.

Q226

EN — Question: What is a practical workflow for Gerber/artwork and NC drill generation?
EN — Answer: Define artwork film records, verify polarity and included subclasses, generate copper/mask/silkscreen files, create NC drill and routing output, produce drill legends/drawings and inspect the generated data in an independent viewer before release.
FR — Question : Quel est un flux pratique pour Génération Gerber/artwork et NC drill ?
FR — Réponse : Définissez les film records, vérifiez polarité et subclasses incluses, générez cuivre/mask/silkscreen, créez NC drill et routing, produisez légendes/dessins de perçage et inspectez les données générées dans un viewer indépendant avant release.

Q227

EN — Question: What is a common interview trap or technical risk involving Gerber/artwork and NC drill generation?
EN — Answer: A Gerber set without drill/routing data is not a complete bare-board fabrication package.
FR — Question : Quel est un piège d'entrevue ou risque technique courant concernant Génération Gerber/artwork et NC drill ?
FR — Réponse : Un ensemble Gerber sans données de perçage/routage n'est pas un package complet de fabrication du PCB nu.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

Q228

EN — Question: Senior scenario: something is wrong with Gerber/artwork and NC drill generation. How do you troubleshoot it?
EN — Answer: If a layer is missing at the fabricator, compare the released zip contents and artwork film definition to the drawing before regenerating from an unverified current database.
FR — Question : Scénario senior : un problème concerne Génération Gerber/artwork et NC drill. Comment le dépannez-vous ?
FR — Réponse : Si une couche manque chez le fabricant, comparez le contenu du zip publié et la définition artwork au dessin avant de régénérer depuis une base courante non vérifiée.

IPC-2581, ODB++, assembly data and intelligent manufacturing exchange

IPC-2581, ODB++, données d'assemblage et échange intelligent de fabrication

Q229

EN — Question: What should a hardware/PCB engineer understand about IPC-2581, ODB++, assembly data and intelligent manufacturing exchange?
EN — Answer: IPC-2581 and ODB++ can carry richer manufacturing data than separate Gerber files, including stackup, net information, component and assembly-related data depending on export configuration and supplier support.
FR — Question : Que doit comprendre un ingénieur hardware/PCB au sujet de IPC-2581, ODB++, données d'assemblage et échange intelligent de fabrication ?
FR — Réponse : IPC-2581 et ODB++ peuvent transporter des données de fabrication plus riches que des Gerber séparés, notamment stackup, nets, composants et données d'assemblage selon configuration d'export et support fournisseur.

Q230

EN — Question: What is a practical workflow for IPC-2581, ODB++, assembly data and intelligent manufacturing exchange?
EN — Answer: Agree on format/version with the supplier, configure the export mode, inspect the generated package with an independent or supplier viewer, and keep the exact exported file under release control.
FR — Question : Quel est un flux pratique pour IPC-2581, ODB++, données d'assemblage et échange intelligent de fabrication ?
FR — Réponse : Convenez du format/version avec le fournisseur, configurez le mode d'export, inspectez le package généré avec un viewer indépendant ou fournisseur et conservez le fichier exact sous contrôle de release.

Q231

EN — Question: What is a common interview trap or technical risk involving IPC-2581, ODB++, assembly data and intelligent manufacturing exchange?
EN — Answer: An intelligent format is not automatically safer than Gerber if the supplier interprets attributes differently. Verification remains mandatory.
FR — Question : Quel est un piège d'entrevue ou risque technique courant concernant IPC-2581, ODB++, données d'assemblage et échange intelligent de fabrication ?
FR — Réponse : Un format intelligent n'est pas automatiquement plus sûr que Gerber si le fournisseur interprète les attributs différemment. La vérification reste obligatoire.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

Q232

EN — Question: Senior scenario: something is wrong with IPC-2581, ODB++, assembly data and intelligent manufacturing exchange. How do you troubleshoot it?
EN — Answer: If ODB++ or IPC-2581 viewer results differ from the BRD, isolate whether the issue is export settings, unsupported objects or viewer interpretation before switching formats blindly.
FR — Question : Scénario senior : un problème concerne IPC-2581, ODB++, données d'assemblage et échange intelligent de fabrication. Comment le dépannez-vous ?
FR — Réponse : Si le viewer ODB++ ou IPC-2581 diffère du BRD, isolez si le problème vient des réglages d'export, objets non supportés ou interprétation du viewer avant de changer de format au hasard.

Documentation Editor, fabrication/assembly drawings and panelization

Documentation Editor, dessins fabrication/assemblage et panélisation

Q233

EN — Question: What should a hardware/PCB engineer understand about Documentation Editor, fabrication/assembly drawings and panelization?
EN — Answer: Manufacturing documentation can include fabrication and assembly drawings, drill tables, cross-section data, dimensions and panel information. Panelization capability varies by license and workflow; many companies also let the fabricator create the production panel.
FR — Question : Que doit comprendre un ingénieur hardware/PCB au sujet de Documentation Editor, dessins fabrication/assemblage et panélisation ?
FR — Réponse : La documentation de fabrication peut inclure dessins fabrication/assemblage, tables de perçage, cross-section, cotes et informations de panneau. Les capacités de panélisation varient selon licence et flux; de nombreuses entreprises laissent aussi le fabricant créer le panneau de production.

Q234

EN — Question: What is a practical workflow for Documentation Editor, fabrication/assembly drawings and panelization?
EN — Answer: Create clear fabrication and assembly drawings, include critical dimensions and notes, define step-and-repeat/panel requirements only when your organization owns that process, coordinate rails/fiducials/tooling with the assembler and approve the fabricator's panel drawing when they own panelization.
FR — Question : Quel est un flux pratique pour Documentation Editor, dessins fabrication/assemblage et panélisation ?
FR — Réponse : Créez des dessins clairs, incluez cotes/notes critiques, définissez step-and-repeat/panneau seulement si votre organisation contrôle ce processus, coordonnez rails/fiducials/outillage avec l'assembleur et approuvez le dessin de panneau du fabricant lorsqu'il en est responsable.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

Q235

EN — Question: What is a common interview trap or technical risk involving Documentation Editor, fabrication/assembly drawings and panelization?
EN — Answer: Copying the full PCB eighteen times inside the design database is not necessarily the correct panelization flow; it can duplicate nets/refdes and complicate revisions.
FR — Question : Quel est un piège d'entrevue ou risque technique courant concernant Documentation Editor, dessins fabrication/assemblage et panélisation ?
FR — Réponse : Copier le PCB complet dix-huit fois dans la base n'est pas nécessairement le bon flux de panélisation; cela peut dupliquer nets/références et compliquer les révisions.

Q236

EN — Question: Senior scenario: something is wrong with Documentation Editor, fabrication/assembly drawings and panelization. How do you troubleshoot it?
EN — Answer: If the panel arrives with incorrect rails or fiducials, compare who owned the panel design, the approved panel drawing and assembly requirements before editing the single-board BRD.
FR — Question : Scénario senior : un problème concerne Documentation Editor, dessins fabrication/assemblage et panélisation. Comment le dépannez-vous ?
FR — Réponse : Si le panneau arrive avec rails ou fiducials incorrects, comparez qui était responsable de la panélisation, le dessin approuvé et les exigences d'assemblage avant de modifier le BRD unitaire.

Final release checklist, legacy migration and senior troubleshooting

Checklist de release finale, migration historique et dépannage senior

Q237

EN — Question: What should a hardware/PCB engineer understand about Final release checklist, legacy migration and senior troubleshooting?
EN — Answer: A professional release verifies logical design, physical design and generated manufacturing data as one controlled baseline. Senior troubleshooting is about locating the first boundary where intended data and actual data diverge.
FR — Question : Que doit comprendre un ingénieur hardware/PCB au sujet de Checklist de release finale, migration historique et dépannage senior ?
FR — Réponse : Une release professionnelle vérifie conception logique, conception physique et données de fabrication générées comme une seule référence contrôlée. Le dépannage senior consiste à localiser la première frontière où intention et réalité divergent.

Q238

EN — Question: What is a practical workflow for Final release checklist, legacy migration and senior troubleshooting?
EN — Answer: Freeze the approved schematic and libraries, synchronize PCB, update shapes, run ERC/DRC/connectivity, review stackup/constraints, inspect 3D/mechanics, regenerate all outputs, independently view them, compare BOM/centroid/drawings and archive the complete release with tool version.
FR — Question : Quel est un flux pratique pour Checklist de release finale, migration historique et dépannage senior ?
FR — Réponse : Figez schéma et bibliothèques approuvés, synchronisez PCB, mettez à jour les shapes, lancez

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

ERC/DRC/connectivité, révisez stackup/contraintes, inspectez 3D/mécanique, régénérez toutes les sorties, visualisez-les indépendamment, comparez BOM/centroid/dessins et archivez la release complète avec version outil.

Q239

EN — Question: What is a common interview trap or technical risk involving Final release checklist, legacy migration and senior troubleshooting?
EN — Answer: The most dangerous interview answer is “DRC is green, so the board is correct.” DRC checks the rules you encoded, not all engineering judgment, library correctness or supplier interpretation.
FR — Question : Quel est un piège d’entrevue ou risque technique courant concernant Checklist de release finale, migration historique et dépannage senior ?
FR — Réponse : La réponse d’entrevue la plus dangereuse est « DRC est vert, donc la carte est correcte ». DRC vérifie les règles encodées, pas tout le jugement d’ingénierie, la validité des bibliothèques ou l’interprétation du fournisseur.

Q240

EN — Question: Senior scenario: something is wrong with Final release checklist, legacy migration and senior troubleshooting. How do you troubleshoot it?
EN — Answer: For any unexplained issue, preserve evidence and compare in order: approved schematic → component/pin mapping → constraints → PCB object geometry → generated manufacturing data → supplier/assembly interpretation. Avoid changing multiple layers of the flow at once.
FR — Question : Scénario senior : un problème concerne Checklist de release finale, migration historique et dépannage senior. Comment le dépannez-vous ?
FR — Réponse : Pour tout problème inexpliqué, conservez les preuves et comparez dans l’ordre : schéma approuvé → mapping composant/pins → contraintes → géométrie PCB → données de fabrication générées → interprétation fournisseur/assemblage. Évitez de modifier plusieurs niveaux du flux à la fois.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

APPENDIX A — MANUFACTURING RELEASE CHECKLIST

Area	EN — Release check	FR — Contrôle de release
Schematic	Approved revision; annotation frozen; ERC reviewed; critical ratings and interfaces checked.	Révision approuvée; annotation figée; ERC révisé; valeurs critiques et interfaces vérifiées.
Libraries	Symbols/footprints/padstacks checked against datasheets; pin 1/polarity and library versions confirmed.	Symboles/footprints/padstacks vérifiés au datasheet; pin 1/polarité et versions de bibliothèques confirmés.
PCB sync	Capture and BRD synchronized; no unexpected ECO; cross-probing/refdes mapping verified.	Capture et BRD synchronisés; aucun ECO inattendu; mapping cross-probing/références vérifié.
Stackup	Fabricator-supported stackup, thickness, copper and impedance targets documented.	Empilage compatible fabricant, épaisseur, cuivre et cibles d'impédance documentés.
Constraints	Physical, spacing, electrical, differential-pair and high-voltage rules reviewed.	Règles physiques, espacement, électriques, paires différentielles et haute tension révisées.
Placement	Mechanical fit, connector access, decoupling, thermal and assembly clearances reviewed.	Ajustement mécanique, accès connecteurs, découplage, thermique et dégagements assemblage révisés.
Routing	Critical nets, return paths, via structures, current paths and tuned interfaces reviewed.	Nets critiques, chemins de retour, vias, chemins de courant et interfaces accordées révisés.
Copper	Dynamic shapes updated; thermals, islands, voids, plane connections and splits reviewed.	Shapes dynamiques mises à jour; thermals, îlots, voids, connexions plans et séparations révisés.
Mechanical/HV	Outline, cutouts, routed slots, keepouts, creepage and clearance barrier verified.	Contour, découpes, slots fraisés, keepouts, creepage et barrière de clearance vérifiés.
DRC	Full DRC/connectivity/unrouted checks complete; waivers documented.	DRC/connectivité/non-routé terminés; dérogations documentées.
Outputs	Gerber/artwork, NC drill/route or intelligent manufacturing export regenerated from approved BRD.	Gerber/artwork, NC drill/route ou export intelligent régénérés depuis le BRD approuvé.
Assembly	BOM, variants, centroid/pick-place, assembly drawings and polarity/fiducial data checked.	BOM, variantes, centroid/pick-place, dessins d'assemblage et données polarité/fiducials vérifiés.
Independent review	Manufacturing data opened in independent/supplier viewer and compared to drawings.	Données de fabrication ouvertes dans un viewer indépendant/fournisseur et comparées aux dessins.
Archive	Exact schematic, BRD, libraries/versions, outputs, notes, tool release and approval record archived.	Schéma, BRD, bibliothèques/versions, sorties, notes, version outil et approbation archivés exactement.

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.

APPENDIX B — SENIOR INTERVIEW RAPID-FIRE QUESTIONS

• **Why can zero DRC errors still produce a bad PCB?** Because DRC checks only the rules and objects encoded in the database. Wrong library data, missing requirements, poor return paths, mechanical mistakes or supplier interpretation can still be wrong.

• **Would you fix a 2 mm power-trace requirement by manually widening one segment?** Not as the primary method. I would create or assign the correct physical constraint for the intended net/class and then verify all bottlenecks, vias and plane transitions.

• **Does a keepout create a physical isolation slot?** No. A keepout is a CAD rule object; a real slot requires board-cutout/routing geometry and manufacturing documentation.

• **Does equal differential-pair length guarantee signal integrity?** No. Pair gap, impedance, uncoupled length, return path, transitions and discontinuities also matter.

• **Is the BRD file alone a complete manufacturing release?** No. A release normally includes fabrication/assembly outputs, stackup and notes, drill/routing data, BOM/variant data and approved drawings or intelligent manufacturing package.

• **Why keep 16.6/17.4 context in a 24.1 book?** Because many companies maintain legacy designs. The engineer must understand migration risk, library compatibility and controlled conversion without treating old projects as disposable.

REFERENCE NOTES / NOTES DE RÉFÉRENCE

• Cadence — OrCAD X Quick Start Tutorial: https://resources.academic.cadence.com/schematic-capture/2025-orcad-x-quick-start-tutorial

• Cadence — PCB Product Documents / OrCAD X Capture with PCB Editor Tutorial 24.1: https://resources.pcb.cadence.com/documentation-page

• Cadence — OrCAD X Capture with PCB Editor Tutorial 24.1: https://resources.pcb.cadence.com/schematic-design

• Cadence — What's New in OrCAD X / Allegro X 24.1: https://community.cadence.com/cadence_blogs_8/b/pcb/posts/cadence-orcad-x-and-allegro-x-24-1-is-now-available

• Cadence — OrCAD X 24.1 FAQ: https://resources.academic.cadence.com/pcb-design-and-analysis-resources/what-s-new-in-orcad-x-24-1-faq

• Cadence — OrCAD X PCB padstack features: https://resources.academic.cadence.com/pcb-design-and-analysis-resources/2024-pcb-padstack-features-within-orcad-x

• Cadence — Create a PCB footprint in OrCAD X: https://resources.academic.cadence.com/pcb-layout/2024-how-to-create-a-pcb-footprint-in-orcad-x-cadence

• Cadence — IPC-2581 manufacturing exchange: https://community.cadence.com/cadence_blogs_8/b/pcb/posts/ipc-2581-pcb

• Cadence — Allegro X PCB Layout Editor training outline: https://www.cadence.com/en_US/home/training/all-courses/86438.html

© AHDS. Portfolio / educational material. Redistribution or reproduction without permission is not authorized.