

Logique numérique pour l'ingénierie Hardware

Digital Logic for Hardware Engineering - Gates, Boolean Logic, Logic Levels, Timing, Flip-Flops, Registers, Counters, Oscillators & Troubleshooting - FR / EN

600 questions/réponses orientées entretien et pratique, sans dépendance à un microcontrôleur, FPGA, HDL ou outil spécifique. Le document relie la logique booléenne au comportement électrique et temporel réel des circuits numériques.

Approche: définition -> calcul -> application -> piège d'entretien. Les valeurs 1,8 V / 2,5 V / 3,3 V / 5 V sont traitées comme rails nominaux courants; les véritables seuils VIH/VIL/VOH/VOL restent toujours ceux du datasheet. Les états X et Z sont distingués clairement.

Note: les équations de délai, oscillateurs et 555 sont des modèles pédagogiques simplifiés lorsqu'indiqué. Pour une conception réelle, utiliser les limites garanties et conditions du datasheet.

Structure du document / Document Structure

1. Fondamentaux numériques et états logiques / Digital Fundamentals and Logic States
2. Tensions logiques, seuils et compatibilité / Logic Voltages, Thresholds, and Compatibility
3. Algèbre de Boole et lois fondamentales / Boolean Algebra and Fundamental Laws
4. NOT, buffers et sorties tri-state / NOT, Buffers, and Tri-State Outputs
5. Portes AND et OR / AND and OR Gates
6. NAND et NOR - portes universelles / NAND and NOR - Universal Gates
7. XOR, XNOR et parité / XOR, XNOR, and Parity
8. Tables de vérité et traçage de circuits / Truth Tables and Circuit Tracing
9. Cartes de Karnaugh et simplification / Karnaugh Maps and Simplification
10. Multiplexeurs et démultiplexeurs / Multiplexers and Demultiplexers
11. Encodeurs, décodeurs et priority encoders / Encoders, Decoders, and Priority Encoders
12. Comparateurs, détecteurs et parité / Comparators, Detectors, and Parity
13. Adders, soustracteurs et logique arithmétique / Adders, Subtractors, and Arithmetic Logic
14. Latches et mémoire bistable / Latches and Bistable Memory
15. Flip-flops D, JK, T et contrôles / D, JK, T Flip-Flops and Controls
16. Registres et shift registers / Registers and Shift Registers
17. Compteurs / Counters
18. Clock, fréquence, période et duty cycle / Clock, Frequency, Period, and Duty Cycle
19. Fronts, délais et forme d'onde / Edges, Delays, and Waveform Shape
20. Setup, hold, clock-to-Q, skew, jitter et métastabilité / Setup, Hold, Clock-to-Q, Skew, Jitter, and Metastability
21. Glitches, hazards et race conditions / Glitches, Hazards, and Race Conditions
22. Familles TTL/CMOS, courant, fan-out et noise margin / TTL/CMOS Families, Current, Fan-Out, and Noise Margin
23. Pull-up, pull-down, open-drain et bus partagés / Pull-Up, Pull-Down, Open-Drain, and Shared Buses
24. Entrées lentes, Schmitt trigger et debouncing / Slow Inputs, Schmitt Triggers, and Debouncing
25. Oscillateurs numériques, ring oscillators et RC / Digital Oscillators, Ring Oscillators, and RC
26. Timer 555 - astable, monostable et principes / 555 Timer - Astable, Monostable, and Principles
27. Division de fréquence, prescalers et timing counters / Frequency Division, Prescalers, and Timing Counters
28. Analyse de réseaux de portes - exercices / Gate-Network Analysis - Exercises
29. Analyse de circuits séquentiels - exercices / Sequential-Circuit Analysis - Exercises
30. Dépannage pratique et scénarios d'entretien / Practical Troubleshooting and Interview Scenarios

1. Fondamentaux numériques et états logiques / Digital Fundamentals and Logic States

1. FR - Qu'est-ce que niveau logique 0 / LOW ? Expliquez le principe hardware. Réponse : Un 0 logique représente une plage de tension reconnue comme LOW par l'entrée; ce n'est pas forcément exactement 0 V.	EN - What is logic 0 / LOW level? Explain the hardware principle. Answer: A logic 0 represents a voltage range recognized as LOW by an input; it is not necessarily exactly 0 V.
2. FR - Une entrée 3,3 V spécifie VIL(max)=0,8 V. Une mesure de 0,55 V est-elle LOW ? Réponse : Oui. 0,55 V est inférieur à VIL(max)=0,8 V, donc l'état LOW est garanti.	EN - A 3.3 V input specifies VIL(max)=0.8 V. Is a measured 0.55 V guaranteed LOW? Answer: Yes. 0.55 V is below VIL(max)=0.8 V, so LOW is guaranteed.
3. FR - Comment utiliseriez-vous ou vérifieriez-vous niveau logique 0 / LOW dans un circuit réel ? Réponse : Toujours comparer la tension mesurée aux seuils garantis du datasheet, pas à une intuition comme «moins de la moitié de VCC».	EN - How would you use or verify logic 0 / LOW level in a real circuit? Answer: Always compare the measured voltage with guaranteed datasheet thresholds, not with a rule of thumb such as 'below half of VCC'.
4. FR - Quel piège d'entretien ou de conception faut-il connaître concernant niveau logique 0 / LOW ? Réponse : Piège: LOW est un intervalle électrique. Une tension située entre VIL(max) et VIH(min) peut être indéterminée pour le récepteur.	EN - What interview or design trap should you know about logic 0 / LOW level? Answer: Trap: LOW is an electrical range. A voltage between VIL(max) and VIH(min) may be undefined for the receiver.

5. FR - Qu'est-ce que niveau logique 1 / HIGH ? Expliquez le principe hardware. Réponse : Un 1 logique est une plage de tension reconnue comme HIGH. Le niveau HIGH réel en sortie dépend de la famille logique et du courant de charge.	EN - What is logic 1 / HIGH level? Explain the hardware principle. Answer: A logic 1 is a voltage range recognized as HIGH. The actual HIGH output voltage depends on the logic family and load current.
6. FR - Si $V_{IH}(\min)=2,0\text{ V}$, une entrée à $2,4\text{ V}$ est-elle garantie HIGH ? Réponse : Oui. $2,4\text{ V}$ dépasse le minimum V_{IH} de $2,0\text{ V}$.	EN - If $V_{IH}(\min)=2.0\text{ V}$, is a 2.4 V input guaranteed HIGH? Answer: Yes. 2.4 V is above the 2.0 V V_{IH} minimum.
7. FR - Comment utiliseriez-vous ou vérifieriez-vous niveau logique 1 / HIGH dans un circuit réel ? Réponse : Vérifier aussi $V_{OH}(\min)$ du driver: il doit rester supérieur au $V_{IH}(\min)$ du récepteur avec marge de bruit.	EN - How would you use or verify logic 1 / HIGH level in a real circuit? Answer: Also check the driver's $V_{OH}(\min)$: it must stay above the receiver's $V_{IH}(\min)$ with noise margin.
8. FR - Quel piège d'entretien ou de conception faut-il connaître concernant niveau logique 1 / HIGH ? Réponse : Piège: $V_{CC}=3,3\text{ V}$ ne signifie pas que tout HIGH vaut exactement $3,3\text{ V}$.	EN - What interview or design trap should you know about logic 1 / HIGH level? Answer: Trap: $V_{CC}=3.3\text{ V}$ does not mean every HIGH is exactly 3.3 V.
9. FR - Qu'est-ce que état X (unknown) ? Expliquez le principe hardware. Réponse : X représente une valeur logique inconnue en simulation ou une contention/non-initialisation; ce n'est pas une tension physique supplémentaire.	EN - What is X state (unknown)? Explain the hardware principle. Answer: X represents an unknown logical value in simulation or from contention/uninitialized state; it is not an additional physical voltage.
10. FR - Deux drivers idéaux imposent simultanément 0 et 1 sur le même net simulé. Quel état peut apparaître ? Réponse : X, car les drivers sont en conflit.	EN - Two ideal drivers simultaneously drive 0 and 1 onto the same simulated net. What state may appear? Answer: X, because the drivers conflict.
11. FR - Comment utiliseriez-vous ou vérifieriez-vous état X (unknown) dans un circuit réel ? Réponse : Un X doit déclencher une recherche: reset manquant, net non initialisé, branche incomplète ou multi-driver.	EN - How would you use or verify X state (unknown) in a real circuit? Answer: An X should trigger investigation: missing reset, uninitialized net, incomplete branch, or multiple drivers.
12. FR - Quel piège d'entretien ou de conception faut-il connaître concernant état X (unknown) ? Réponse : Piège: ne pas confondre X avec Z. X signifie inconnu/conflit; Z signifie haute impédance.	EN - What interview or design trap should you know about X state (unknown)? Answer: Trap: do not confuse X with Z. X means unknown/conflict; Z means high impedance.
13. FR - Qu'est-ce que état Z / haute impédance ? Expliquez le principe hardware. Réponse : Z signifie qu'un driver est électriquement désactivé et présente une forte impédance, ce qui permet à un autre driver ou à une résistance de définir le niveau du bus.	EN - What is Z state / high impedance? Explain the hardware principle. Answer: Z means a driver is electrically disabled and presents high impedance, allowing another driver or a resistor to define the bus level.
14. FR - Un bus possède un pull-up et tous les drivers sont en Z. Quel niveau lit-on idéalement ? Réponse : HIGH, car le pull-up fixe la ligne lorsque personne ne la force LOW.	EN - A bus has a pull-up and all drivers are in Z. What level is ideally read? Answer: HIGH, because the pull-up defines the line when nobody drives it LOW.
15. FR - Comment utiliseriez-vous ou vérifieriez-vous état Z / haute impédance dans un circuit réel ? Réponse : Z est utile pour les bus partagés et les sorties tri-state, mais sur beaucoup de FPGA modernes les tri-states internes sont synthétisés en multiplexeurs.	EN - How would you use or verify Z state / high impedance in a real circuit? Answer: Z is useful for shared buses and tri-state outputs, but on many modern FPGAs internal tri-states synthesize into multiplexers.
16. FR - Quel piège d'entretien ou de conception faut-il connaître concernant état Z / haute impédance ? Réponse : Piège: une ligne en Z sans pull-up/down peut flotter et devenir sensible au bruit.	EN - What interview or design trap should you know about Z state / high impedance? Answer: Trap: a Z line without pull-up/down can float and become noise-sensitive.

17. FR - Qu'est-ce que logique positive et logique négative ? Expliquez le principe hardware. Réponse : En logique positive, la tension haute représente 1; en logique négative, la convention fonctionnelle peut associer l'état actif au niveau bas.	EN - What is positive and negative logic? Explain the hardware principle. Answer: In positive logic, the high voltage represents 1; in negative logic, the functional convention may associate the active state with a low level.
18. FR - Un signal nommé /RESET ou RESET_n vaut 0. Est-il généralement actif ? Réponse : Oui. Le suffixe _n ou une barre indique typiquement un signal actif bas.	EN - A signal named /RESET or RESET_n is 0. Is it generally asserted? Answer: Yes. The _n suffix or an overbar typically indicates an active-low signal.
19. FR - Comment utiliseriez-vous ou vérifieriez-vous logique positive et logique négative dans un circuit réel ? Réponse : Toujours distinguer valeur électrique et signification fonctionnelle: LOW peut vouloir dire 'asserted'.	EN - How would you use or verify positive and negative logic in a real circuit? Answer: Always distinguish electrical value from functional meaning: LOW may mean 'asserted'.
20. FR - Quel piège d'entretien ou de conception faut-il connaître concernant logique positive et logique négative ? Réponse : Piège: inverser deux fois la logique dans la tête conduit facilement à des erreurs sur reset, chip-select et enable actifs bas.	EN - What interview or design trap should you know about positive and negative logic? Answer: Trap: mentally inverting logic twice easily causes errors with active-low reset, chip-select, and enable.

2. Tensions logiques, seuils et compatibilité / Logic Voltages, Thresholds, and Compatibility

21. FR - Qu'est-ce que VIL et VIH ? Expliquez le principe hardware. Réponse : VIL(max) est la tension maximale garantie LOW; VIH(min) est la tension minimale garantie HIGH. Entre les deux se trouve une zone non garantie.	EN - What is VIL and VIH? Explain the hardware principle. Answer: VIL(max) is the maximum guaranteed LOW input voltage; VIH(min) is the minimum guaranteed HIGH input voltage. Between them is an undefined region.
22. FR - Avec VIL(max)=0,8 V et VIH(min)=2,0 V, comment classer 1,4 V ? Réponse : Il est dans la zone non garantie; on ne doit pas supposer LOW ou HIGH.	EN - With VIL(max)=0.8 V and VIH(min)=2.0 V, how do you classify 1.4 V? Answer: It is in the undefined region; do not assume LOW or HIGH.
23. FR - Comment utiliseriez-vous ou vérifieriez-vous VIL et VIH dans un circuit réel ? Réponse : Ces seuils servent à vérifier la compatibilité électrique entre un driver et un récepteur.	EN - How would you use or verify VIL and VIH in a real circuit? Answer: These thresholds are used to verify electrical compatibility between a driver and receiver.
24. FR - Quel piège d'entretien ou de conception faut-il connaître concernant VIL et VIH ? Réponse : Piège: les seuils ne sont pas universellement 30 %/70 % de VCC; cela dépend de la famille et du composant.	EN - What interview or design trap should you know about VIL and VIH? Answer: Trap: thresholds are not universally 30%/70% of VCC; they depend on family and device.
25. FR - Qu'est-ce que VOL et VOH ? Expliquez le principe hardware. Réponse : VOL(max) et VOH(min) décrivent les niveaux de sortie garantis sous des courants de test donnés.	EN - What is VOL and VOH? Explain the hardware principle. Answer: VOL(max) and VOH(min) describe guaranteed output levels at specified test currents.
26. FR - Un driver garantit VOH(min)=2,4 V et le récepteur exige VIH(min)=2,0 V. Quelle marge HIGH nominale ? Réponse : 0,4 V de marge de bruit HIGH.	EN - A driver guarantees VOH(min)=2.4 V and the receiver requires VIH(min)=2.0 V. What is the nominal HIGH noise margin? Answer: 0.4 V of HIGH noise margin.
27. FR - Comment utiliseriez-vous ou vérifieriez-vous VOL et VOH dans un circuit réel ? Réponse : Toujours lire les conditions de courant associées à VOH/VOL: une sortie chargée peut s'éloigner de ses rails.	EN - How would you use or verify VOL and VOH in a real circuit? Answer: Always read the current conditions associated with VOH/VOL: a loaded output may move away from its rails.
28. FR - Quel piège d'entretien ou de conception faut-il connaître concernant VOL et VOH ? Réponse : Piège: comparer seulement VCC des deux composants ne suffit pas.	EN - What interview or design trap should you know about VOL and VOH? Answer: Trap: comparing only the two devices' VCC values is not sufficient.

29. FR - Qu'est-ce que rails logiques 1,8 V, 2,5 V, 3,3 V et 5 V ? Expliquez le principe hardware. Réponse : 1,8 V, 2,5 V, 3,3 V et 5 V sont des alimentations logiques nominales courantes. Les seuils d'entrée et niveaux de sortie réels restent définis par le datasheet.	EN - What is 1.8 V, 2.5 V, 3.3 V, and 5 V logic rails? Explain the hardware principle. Answer: 1.8 V, 2.5 V, 3.3 V, and 5 V are common nominal logic supplies. Actual input thresholds and output levels remain datasheet-defined.
30. FR - Peut-on connecter automatiquement une sortie 5 V à une entrée 3,3 V ? Réponse : Non. Il faut vérifier si l'entrée est 5-V tolerant; sinon utiliser un level shifter ou diviseur adapté au cas.	EN - Can you automatically connect a 5 V output to a 3.3 V input? Answer: No. Check whether the input is 5-V tolerant; otherwise use an appropriate level shifter or other interface.
31. FR - Comment utiliseriez-vous ou vérifieriez-vous rails logiques 1,8 V, 2,5 V, 3,3 V et 5 V dans un circuit réel ? Réponse : Pour chaque interface, vérifier tension absolue maximale, VIH/VIL, VOH/VOL et direction du signal.	EN - How would you use or verify 1.8 V, 2.5 V, 3.3 V, and 5 V logic rails in a real circuit? Answer: For every interface, check absolute maximum voltage, VIH/VIL, VOH/VOL, and signal direction.
32. FR - Quel piège d'entretien ou de conception faut-il connaître concernant rails logiques 1,8 V, 2,5 V, 3,3 V et 5 V ? Réponse : Piège: 2,4 V ou 5,5 V peuvent apparaître comme seuil ou limite de datasheet, mais ne sont pas des rails universels à mémoriser.	EN - What interview or design trap should you know about 1.8 V, 2.5 V, 3.3 V, and 5 V logic rails? Answer: Trap: 2.4 V or 5.5 V may appear as datasheet thresholds or limits, but they are not universal nominal rails to memorize.
33. FR - Qu'est-ce que marge de bruit ? Expliquez le principe hardware. Réponse : La marge de bruit mesure combien de perturbation peut être tolérée tout en gardant une lecture logique garantie.	EN - What is noise margin? Explain the hardware principle. Answer: Noise margin measures how much disturbance can be tolerated while preserving a guaranteed logic interpretation.
34. FR - $VOH(min)=2,7 V$ et $VIH(min)=2,0 V$. Calculez NMH. Réponse : $NMH=VOH(min)-VIH(min)=0,7 V$.	EN - $VOH(min)=2.7 V$ and $VIH(min)=2.0 V$. Calculate NMH. Answer: $NMH=VOH(min)-VIH(min)=0.7 V$.
35. FR - Comment utiliseriez-vous ou vérifieriez-vous marge de bruit dans un circuit réel ? Réponse : Une marge faible rend l'interface plus vulnérable au bruit, ground bounce et pertes de signal integrity.	EN - How would you use or verify noise margin in a real circuit? Answer: A small margin makes the interface more vulnerable to noise, ground bounce, and signal-integrity loss.
36. FR - Quel piège d'entretien ou de conception faut-il connaître concernant marge de bruit ? Réponse : Piège: calculer aussi $NML=VIL(max)-VOL(max)$; HIGH et LOW peuvent avoir des marges différentes.	EN - What interview or design trap should you know about noise margin? Answer: Trap: also calculate $NML=VIL(max)-VOL(max)$; HIGH and LOW may have different margins.
37. FR - Qu'est-ce que level shifting ? Expliquez le principe hardware. Réponse : Le level shifting adapte les domaines de tension afin que les limites absolues et seuils logiques soient respectés dans chaque direction.	EN - What is level shifting? Explain the hardware principle. Answer: Level shifting adapts voltage domains so absolute limits and logic thresholds are satisfied in each direction.
38. FR - Une sortie 1,8 V ne garantit que $VOH=1,6 V$ et une entrée 3,3 V exige $VIH=2,0 V$. Connexion directe ? Réponse : Non, le HIGH n'est pas garanti; un translateur de niveau est nécessaire.	EN - A 1.8 V output guarantees only $VOH=1.6 V$ and a 3.3 V input requires $VIH=2.0 V$. Direct connection? Answer: No. HIGH is not guaranteed; a level translator is required.
39. FR - Comment utiliseriez-vous ou vérifieriez-vous level shifting dans un circuit réel ? Réponse : Choisir le translateur selon direction, fréquence, push-pull/open-drain et besoin bidirectionnel.	EN - How would you use or verify level shifting in a real circuit? Answer: Choose the translator based on direction, frequency, push-pull/open-drain behavior, and bidirectional needs.
40. FR - Quel piège d'entretien ou de conception faut-il connaître concernant level shifting ? Réponse : Piège: un simple diviseur résistif n'est pas une solution universelle, surtout pour lignes bidirectionnelles ou rapides.	EN - What interview or design trap should you know about level shifting? Answer: Trap: a simple resistor divider is not a universal solution, especially for bidirectional or fast lines.

3. Algèbre de Boole et lois fondamentales / Boolean Algebra and Fundamental Laws

41. FR - Qu'est-ce que identités booléennes ? Expliquez le principe hardware. Réponse : Les identités $A+0=A$, $A \cdot 1=A$, $A+1=1$ et $A \cdot 0=0$ permettent de simplifier des réseaux logiques.	EN - What is Boolean identities? Explain the hardware principle. Answer: Identities $A+0=A$, $A \cdot 1=A$, $A+1=1$, and $A \cdot 0=0$ simplify logic networks.
42. FR - Simplifiez $Y=A \cdot 1 + 0$. Réponse : $Y=A$.	EN - Simplify $Y=A \cdot 1 + 0$. Answer: $Y=A$.
43. FR - Comment utiliseriez-vous ou vérifieriez-vous identités booléennes dans un circuit réel ? Réponse : La simplification réduit souvent portes, délai, puissance et ressources.	EN - How would you use or verify Boolean identities in a real circuit? Answer: Simplification often reduces gates, delay, power, and resources.
44. FR - Quel piège d'entretien ou de conception faut-il connaître concernant identités booléennes ? Réponse : Piège: en notation booléenne, $+$ signifie OR et $\cdot$ signifie AND, pas addition/multiplication arithmétique.	EN - What interview or design trap should you know about Boolean identities? Answer: Trap: in Boolean notation, $+$ means OR and $\cdot$ means AND, not arithmetic addition/multiplication.
45. FR - Qu'est-ce que idempotence et complément ? Expliquez le principe hardware. Réponse : $A+A=A$, $A \cdot A=A$, $A+\neg A=1$ et $A \cdot \neg A=0$ sont des relations fondamentales.	EN - What is idempotence and complement? Explain the hardware principle. Answer: $A+A=A$, $A \cdot A=A$, $A+\neg A=1$, and $A \cdot \neg A=0$ are fundamental relationships.
46. FR - Simplifiez $A + A \cdot \neg A$. Réponse : A, car $A \cdot \neg A=0$ puis $A+0=A$.	EN - Simplify $A + A \cdot \neg A$. Answer: A, because $A \cdot \neg A=0$ and then $A+0=A$.
47. FR - Comment utiliseriez-vous ou vérifieriez-vous idempotence et complément dans un circuit réel ? Réponse : Utiles lors de la réduction manuelle d'une équation issue d'une table de vérité.	EN - How would you use or verify idempotence and complement in a real circuit? Answer: Useful when manually reducing an equation derived from a truth table.
48. FR - Quel piège d'entretien ou de conception faut-il connaître concernant idempotence et complément ? Réponse : Piège: un complément doit porter sur le bon terme ou groupe; les parenthèses sont cruciales.	EN - What interview or design trap should you know about idempotence and complement? Answer: Trap: a complement must apply to the correct term or group; parentheses matter.
49. FR - Qu'est-ce que loi d'absorption ? Expliquez le principe hardware. Réponse : $A + A \cdot B = A$ et $A \cdot (A+B)=A$. L'information B devient sans effet lorsque A impose déjà la sortie.	EN - What is absorption law? Explain the hardware principle. Answer: $A + A \cdot B = A$ and $A \cdot (A+B)=A$. B becomes irrelevant when A already determines the output.
50. FR - Simplifiez $Y=A + A \cdot B + A \cdot C$. Réponse : $Y=A$ par absorption.	EN - Simplify $Y=A + A \cdot B + A \cdot C$. Answer: $Y=A$ by absorption.
51. FR - Comment utiliseriez-vous ou vérifieriez-vous loi d'absorption dans un circuit réel ? Réponse : Très utile pour repérer une logique redondante.	EN - How would you use or verify absorption law in a real circuit? Answer: Very useful for identifying redundant logic.
52. FR - Quel piège d'entretien ou de conception faut-il connaître concernant loi d'absorption ? Réponse : Piège: une expression plus courte n'est utile que si elle conserve exactement la table de vérité.	EN - What interview or design trap should you know about absorption law? Answer: Trap: a shorter expression is useful only if it preserves the exact truth table.
53. FR - Qu'est-ce que lois de De Morgan ? Expliquez le principe hardware. Réponse : $\neg(A \cdot B)=\neg A + \neg B$ et $\neg(A+B)=\neg A \cdot \neg B$. Elles permettent de transformer AND/OR sous inversion.	EN - What is De Morgan laws? Explain the hardware principle. Answer: $\neg(A \cdot B)=\neg A + \neg B$ and $\neg(A+B)=\neg A \cdot \neg B$. They transform AND/OR under inversion.
54. FR - Transformez $\neg(A+B+C)$ sans NOR global. Réponse : $\neg A \cdot \neg B \cdot \neg C$.	EN - Transform $\neg(A+B+C)$ without a global NOR. Answer: $\neg A \cdot \neg B \cdot \neg C$.

55. FR - Comment utiliseriez-vous ou vérifieriez-vous lois de De Morgan dans un circuit réel ? Réponse : Indispensable pour convertir une logique en NAND-only ou NOR-only.	EN - How would you use or verify De Morgan laws in a real circuit? Answer: Essential for converting logic into NAND-only or NOR-only form.
56. FR - Quel piège d'entretien ou de conception faut-il connaître concernant lois de De Morgan ? Réponse : Piège: l'opérateur change $AND \leftrightarrow OR$ et chaque terme est complémenté.	EN - What interview or design trap should you know about De Morgan laws? Answer: Trap: the operator changes $AND \leftrightarrow OR$ and every term is complemented.
57. FR - Qu'est-ce que forme SOP et POS ? Expliquez le principe hardware. Réponse : SOP est une somme de produits; POS un produit de sommes. Ces formes canoniques relient directement table de vérité et équation.	EN - What is SOP and POS forms? Explain the hardware principle. Answer: SOP is a sum of products; POS is a product of sums. These canonical forms directly connect truth tables to equations.
58. FR - Une fonction vaut 1 pour 001 et 101. Quelle forme SOP minimale évidente si seul B=0 et C=1 compte ? Réponse : $Y = \neg B \cdot C$; A s'élimine.	EN - A function is 1 for 001 and 101. What obvious minimal SOP applies if only B=0 and C=1 matter? Answer: $Y = \neg B \cdot C$; A cancels out.
59. FR - Comment utiliseriez-vous ou vérifieriez-vous forme SOP et POS dans un circuit réel ? Réponse : SOP est pratique pour raisonner à partir des minterms; POS à partir des maxterms.	EN - How would you use or verify SOP and POS forms in a real circuit? Answer: SOP is convenient when reasoning from minterms; POS from maxterms.
60. FR - Quel piège d'entretien ou de conception faut-il connaître concernant forme SOP et POS ? Réponse : Piège: canonique ne veut pas dire minimale.	EN - What interview or design trap should you know about SOP and POS forms? Answer: Trap: canonical does not mean minimal.

4. NOT, buffers et sorties tri-state / NOT, Buffers, and Tri-State Outputs

61. FR - Qu'est-ce que porte NOT / inverseur ? Expliquez le principe hardware. Réponse : Une porte NOT inverse l'état logique: $Y = \neg A$.	EN - What is NOT gate / inverter? Explain the hardware principle. Answer: A NOT gate inverts the logic state: $Y = \neg A$.
62. FR - Si A=0, puis A=1, quelles valeurs prend Y ? Réponse : 1 puis 0.	EN - If A=0 and then A=1, what values does Y take? Answer: 1 then 0.
63. FR - Comment utiliseriez-vous ou vérifieriez-vous porte NOT / inverseur dans un circuit réel ? Réponse : L'inverseur sert aux signaux actifs bas, oscillateurs, logique complémentaire et mise en forme.	EN - How would you use or verify NOT gate / inverter in a real circuit? Answer: The inverter is used for active-low signals, oscillators, complementary logic, and signal conditioning.
64. FR - Quel piège d'entretien ou de conception faut-il connaître concernant porte NOT / inverseur ? Réponse : Piège: un inverseur réel a un délai de propagation et des seuils, il n'est pas idéal.	EN - What interview or design trap should you know about NOT gate / inverter? Answer: Trap: a real inverter has propagation delay and thresholds; it is not ideal.
65. FR - Qu'est-ce que buffer non-inverseur ? Expliquez le principe hardware. Réponse : Un buffer conserve la valeur logique mais fournit isolation, capacité de drive ou adaptation de charge.	EN - What is non-inverting buffer? Explain the hardware principle. Answer: A buffer preserves the logic value but provides isolation, drive capability, or load adaptation.
66. FR - Un buffer reçoit 1 logique. Quelle sortie logique idéale ? Réponse : 1.	EN - A buffer receives logic 1. What is the ideal logic output? Answer: 1.
67. FR - Comment utiliseriez-vous ou vérifieriez-vous buffer non-inverseur dans un circuit réel ? Réponse : On l'utilise pour augmenter fan-out ou séparer des étages.	EN - How would you use or verify non-inverting buffer in a real circuit? Answer: It is used to increase fan-out or isolate stages.

68. FR - Quel piège d'entretien ou de conception faut-il connaître concernant buffer non-inverseur ? Réponse : Piège: un buffer ne 'répare' pas une incompatibilité de tension à moins d'être spécifiquement conçu comme level translator.	EN - What interview or design trap should you know about non-inverting buffer? Answer: Trap: a buffer does not 'fix' voltage incompatibility unless specifically designed as a level translator.
69. FR - Qu'est-ce que tri-state enable actif haut ? Expliquez le principe hardware. Réponse : Un buffer tri-state fournit 0, 1 ou Z. Avec OE actif haut, OE=0 désactive la sortie en Z.	EN - What is active-high tri-state enable? Explain the hardware principle. Answer: A tri-state buffer provides 0, 1, or Z. With active-high OE, OE=0 disables the output to Z.
70. FR - D=1 et OE=0. Quelle sortie ? Réponse : Z.	EN - D=1 and OE=0. What is the output? Answer: Z.
71. FR - Comment utiliseriez-vous ou vérifieriez-vous tri-state enable actif haut dans un circuit réel ? Réponse : Utile sur bus partagés ou connecteurs où plusieurs drivers peuvent se relayer.	EN - How would you use or verify active-high tri-state enable in a real circuit? Answer: Useful on shared buses or connectors where multiple drivers take turns.
72. FR - Quel piège d'entretien ou de conception faut-il connaître concernant tri-state enable actif haut ? Réponse : Piège: deux drivers actifs simultanément avec valeurs opposées créent une contention potentiellement destructive.	EN - What interview or design trap should you know about active-high tri-state enable? Answer: Trap: two active drivers with opposite values create potentially destructive contention.
73. FR - Qu'est-ce que tri-state enable actif bas ? Expliquez le principe hardware. Réponse : Avec /OE, le buffer est actif quand /OE=0 et en Z quand /OE=1.	EN - What is active-low tri-state enable? Explain the hardware principle. Answer: With /OE, the buffer is active when /OE=0 and Z when /OE=1.
74. FR - D=0 et /OE=0. Sortie ? Réponse : 0.	EN - D=0 and /OE=0. Output? Answer: 0.
75. FR - Comment utiliseriez-vous ou vérifieriez-vous tri-state enable actif bas dans un circuit réel ? Réponse : Toujours lire la polarité de OE sur le symbole ou le nom de signal.	EN - How would you use or verify active-low tri-state enable in a real circuit? Answer: Always read OE polarity from the symbol or signal name.
76. FR - Quel piège d'entretien ou de conception faut-il connaître concernant tri-state enable actif bas ? Réponse : Piège: une bulle sur l'entrée OE indique inversion/activité basse.	EN - What interview or design trap should you know about active-low tri-state enable? Answer: Trap: a bubble on the OE input indicates inversion/active-low behavior.
77. FR - Qu'est-ce que fan-out d'un buffer ? Expliquez le principe hardware. Réponse : Le fan-out est le nombre de charges qu'une sortie peut piloter tout en respectant niveaux et timing.	EN - What is buffer fan-out? Explain the hardware principle. Answer: Fan-out is the number of loads an output can drive while meeting logic levels and timing.
78. FR - Une sortie peut fournir 8 mA et chaque entrée exige 0,4 mA dans le pire cas. Fan-out DC théorique ? Réponse : $8/0,4=20$ entrées, sous réserve des autres limites.	EN - An output can source 8 mA and each input requires 0.4 mA worst case. Theoretical DC fan-out? Answer: $8/0.4=20$ inputs, subject to other limits.
79. FR - Comment utiliseriez-vous ou vérifieriez-vous fan-out d'un buffer dans un circuit réel ? Réponse : À haute vitesse, la charge capacitive et l'intégrité du signal peuvent limiter avant le courant DC.	EN - How would you use or verify buffer fan-out in a real circuit? Answer: At high speed, capacitive loading and signal integrity may limit fan-out before DC current does.
80. FR - Quel piège d'entretien ou de conception faut-il connaître concernant fan-out d'un buffer ? Réponse : Piège: fan-out n'est pas seulement une division de courants sur les technologies CMOS rapides.	EN - What interview or design trap should you know about buffer fan-out? Answer: Trap: fan-out is not only a current-division calculation in fast CMOS technologies.

5. Portes AND et OR / AND and OR Gates

81. FR - Qu'est-ce que porte AND ? Expliquez le principe hardware. Réponse : AND vaut 1 uniquement si toutes les entrées sont à 1.	EN - What is AND gate? Explain the hardware principle. Answer: AND is 1 only when all inputs are 1.
82. FR - A=1, B=1, C=0 sur un AND 3 entrées. Y ? Réponse : 0.	EN - A=1, B=1, C=0 on a 3-input AND. Y? Answer: 0.
83. FR - Comment utiliseriez-vous ou vérifieriez-vous porte AND dans un circuit réel ? Réponse : AND sert à exiger plusieurs conditions simultanées, par exemple ENABLE et READY.	EN - How would you use or verify AND gate in a real circuit? Answer: AND is used to require multiple simultaneous conditions, such as ENABLE and READY.
84. FR - Quel piège d'entretien ou de conception faut-il connaître concernant porte AND ? Réponse : Piège: une entrée 0 force la sortie à 0, donc les autres entrées deviennent logiquement don't-care pour ce cas.	EN - What interview or design trap should you know about AND gate? Answer: Trap: one 0 input forces the output to 0, so the other inputs become logical don't-cares for that case.
85. FR - Qu'est-ce que porte OR ? Expliquez le principe hardware. Réponse : OR vaut 1 dès qu'au moins une entrée vaut 1.	EN - What is OR gate? Explain the hardware principle. Answer: OR is 1 when at least one input is 1.
86. FR - A=0, B=0, C=1 sur OR 3 entrées. Y ? Réponse : 1.	EN - A=0, B=0, C=1 on a 3-input OR. Y? Answer: 1.
87. FR - Comment utiliseriez-vous ou vérifieriez-vous porte OR dans un circuit réel ? Réponse : OR sert à regrouper plusieurs causes d'un même événement, par exemple plusieurs sources d'erreur.	EN - How would you use or verify OR gate in a real circuit? Answer: OR combines multiple causes of the same event, such as several error sources.
88. FR - Quel piège d'entretien ou de conception faut-il connaître concernant porte OR ? Réponse : Piège: OR n'est pas XOR; avec A=B=1, OR vaut 1 alors que XOR vaut 0.	EN - What interview or design trap should you know about OR gate? Answer: Trap: OR is not XOR; with A=B=1, OR is 1 while XOR is 0.
89. FR - Qu'est-ce que AND avec entrée inversée ? Expliquez le principe hardware. Réponse : Une entrée avec bulle équivaut à la complémenter avant l'opération logique.	EN - What is AND with an inverted input? Explain the hardware principle. Answer: An input bubble means that input is complemented before the logic operation.
90. FR - $Y=A \cdot \neg B$. A=1, B=0. Y ? Réponse : 1.	EN - $Y=A \cdot \neg B$. A=1, B=0. Y? Answer: 1.
91. FR - Comment utiliseriez-vous ou vérifieriez-vous AND avec entrée inversée dans un circuit réel ? Réponse : Cette notation est fréquente pour enables ou conditions actives basses.	EN - How would you use or verify AND with an inverted input in a real circuit? Answer: This notation is common for enables or active-low conditions.
92. FR - Quel piège d'entretien ou de conception faut-il connaître concernant AND avec entrée inversée ? Réponse : Piège: ne pas oublier la bulle lors de la lecture d'un schéma logique.	EN - What interview or design trap should you know about AND with an inverted input? Answer: Trap: do not overlook the bubble when reading a logic schematic.
93. FR - Qu'est-ce que OR avec entrée inversée ? Expliquez le principe hardware. Réponse : $Y=A+\neg B$ vaut 0 uniquement lorsque A=0 et B=1.	EN - What is OR with an inverted input? Explain the hardware principle. Answer: $Y=A+\neg B$ is 0 only when A=0 and B=1.
94. FR - A=0, B=1. $Y=A+\neg B$? Réponse : 0.	EN - A=0, B=1. $Y=A+\neg B$? Answer: 0.

95. FR - Comment utiliseriez-vous ou vérifieriez-vous OR avec entrée inversée dans un circuit réel ? Réponse : Lire d'abord chaque inversion puis appliquer la porte réduit les erreurs.	EN - How would you use or verify OR with an inverted input in a real circuit? Answer: Reading each inversion first and then applying the gate reduces mistakes.
96. FR - Quel piège d'entretien ou de conception faut-il connaître concernant OR avec entrée inversée ? Réponse : Piège: sur une chaîne de portes, calculer des nœuds intermédiaires X1, X2 évite de perdre les inversions.	EN - What interview or design trap should you know about OR with an inverted input? Answer: Trap: on a gate chain, calculating intermediate nodes X1, X2 helps avoid losing inversions.
97. FR - Qu'est-ce que cascades AND/OR ? Expliquez le principe hardware. Réponse : Une cascade réalise une équation multi-niveaux; son délai total dépend du nombre de niveaux logiques.	EN - What is AND/OR cascades? Explain the hardware principle. Answer: A cascade implements a multi-level equation; total delay depends on logic depth.
98. FR - Deux portes ont chacune 4 ns de délai et sont en cascade. Délai approximatif du chemin ? Réponse : Environ 8 ns, hors interconnexions et autres effets.	EN - Two gates each have 4 ns delay and are cascaded. Approximate path delay? Answer: About 8 ns, excluding interconnect and other effects.
99. FR - Comment utiliseriez-vous ou vérifieriez-vous cascades AND/OR dans un circuit réel ? Réponse : Réduire la profondeur logique peut améliorer la fréquence maximale.	EN - How would you use or verify AND/OR cascades in a real circuit? Answer: Reducing logic depth can improve maximum frequency.
100. FR - Quel piège d'entretien ou de conception faut-il connaître concernant cascades AND/OR ? Réponse : Piège: des portes en parallèle n'additionnent pas leurs délais de la même manière qu'une cascade sur un même chemin.	EN - What interview or design trap should you know about AND/OR cascades? Answer: Trap: parallel gates do not add delays the same way as gates cascaded on one path.

6. NAND et NOR - portes universelles / NAND and NOR - Universal Gates

101. FR - Qu'est-ce que porte NAND ? Expliquez le principe hardware. Réponse : NAND est l'inverse de AND: $Y = \neg(A \cdot B)$.	EN - What is NAND gate? Explain the hardware principle. Answer: NAND is inverted AND: $Y = \neg(A \cdot B)$.
102. FR - A=1, B=1. Sortie NAND ? Réponse : 0.	EN - A=1, B=1. NAND output? Answer: 0.
103. FR - Comment utiliseriez-vous ou vérifieriez-vous porte NAND dans un circuit réel ? Réponse : NAND est universelle: on peut construire NOT, AND, OR et toute fonction booléenne avec des NAND.	EN - How would you use or verify NAND gate in a real circuit? Answer: NAND is universal: NOT, AND, OR, and any Boolean function can be built from NAND gates.
104. FR - Quel piège d'entretien ou de conception faut-il connaître concernant porte NAND ? Réponse : Piège: NAND ne vaut 0 que lorsque toutes ses entrées valent 1.	EN - What interview or design trap should you know about NAND gate? Answer: Trap: NAND is 0 only when all its inputs are 1.
105. FR - Qu'est-ce que porte NOR ? Expliquez le principe hardware. Réponse : NOR est l'inverse de OR: $Y = \neg(A + B)$.	EN - What is NOR gate? Explain the hardware principle. Answer: NOR is inverted OR: $Y = \neg(A + B)$.
106. FR - A=0, B=0. Sortie NOR ? Réponse : 1.	EN - A=0, B=0. NOR output? Answer: 1.
107. FR - Comment utiliseriez-vous ou vérifieriez-vous porte NOR dans un circuit réel ? Réponse : NOR est également une porte universelle.	EN - How would you use or verify NOR gate in a real circuit? Answer: NOR is also a universal gate.

108. FR - Quel piège d'entretien ou de conception faut-il connaître concernant porte NOR ? Réponse : Piège: NOR ne vaut 1 que lorsque toutes les entrées valent 0.	EN - What interview or design trap should you know about NOR gate? Answer: Trap: NOR is 1 only when all inputs are 0.
109. FR - Qu'est-ce que NOT réalisé avec NAND ? Expliquez le principe hardware. Réponse : En reliant les deux entrées d'une NAND ensemble, $Y = \neg(A \cdot A) = \neg A$.	EN - What is NOT built with NAND? Explain the hardware principle. Answer: By tying both NAND inputs together, $Y = \neg(A \cdot A) = \neg A$.
110. FR - A=0 appliqué aux deux entrées d'une NAND. Y ? Réponse : 1.	EN - A=0 applied to both NAND inputs. Y? Answer: 1.
111. FR - Comment utiliseriez-vous ou vérifieriez-vous NOT réalisé avec NAND dans un circuit réel ? Réponse : Cette transformation sert à démontrer l'universalité de NAND.	EN - How would you use or verify NOT built with NAND in a real circuit? Answer: This transformation demonstrates NAND universality.
112. FR - Quel piège d'entretien ou de conception faut-il connaître concernant NOT réalisé avec NAND ? Réponse : Piège: relier deux sorties ensemble n'est pas équivalent à relier deux entrées ensemble.	EN - What interview or design trap should you know about NOT built with NAND? Answer: Trap: tying two outputs together is not equivalent to tying two inputs together.
113. FR - Qu'est-ce que OR réalisé avec NAND ? Expliquez le principe hardware. Réponse : Par De Morgan, $A+B = \neg(\neg A \cdot \neg B)$; on inverse A et B puis on applique NAND.	EN - What is OR built with NAND? Explain the hardware principle. Answer: By De Morgan, $A+B = \neg(\neg A \cdot \neg B)$; invert A and B, then apply NAND.
114. FR - Combien de NAND 2 entrées faut-il classiquement pour réaliser OR avec cette méthode ? Réponse : Trois: deux comme inverseurs et une NAND finale.	EN - How many 2-input NAND gates are classically needed to implement OR this way? Answer: Three: two as inverters and one final NAND.
115. FR - Comment utiliseriez-vous ou vérifieriez-vous OR réalisé avec NAND dans un circuit réel ? Réponse : Utile lors d'une optimisation avec une famille de portes disponible limitée.	EN - How would you use or verify OR built with NAND in a real circuit? Answer: Useful when optimizing around a limited available gate family.
116. FR - Quel piège d'entretien ou de conception faut-il connaître concernant OR réalisé avec NAND ? Réponse : Piège: les transformations logiques peuvent changer nombre de niveaux et délai même si la fonction est identique.	EN - What interview or design trap should you know about OR built with NAND? Answer: Trap: logic transformations can change gate depth and delay even when the Boolean function is identical.
117. FR - Qu'est-ce que latch SR à NAND/NOR ? Expliquez le principe hardware. Réponse : Deux NAND ou NOR croisées peuvent créer une mémoire bistable; les polarités S/R diffèrent selon la réalisation.	EN - What is SR latch using NAND/NOR? Explain the hardware principle. Answer: Two cross-coupled NAND or NOR gates can create a bistable memory; S/R polarities differ by implementation.
118. FR - Dans un latch SR NOR actif haut, S=1 force généralement quel état ? Réponse : Q=1 (set), si R=0.	EN - In an active-high NOR SR latch, S=1 generally forces what state? Answer: Q=1 (set), if R=0.
119. FR - Comment utiliseriez-vous ou vérifieriez-vous latch SR à NAND/NOR dans un circuit réel ? Réponse : Ce circuit montre comment une simple rétroaction logique crée un état mémorisé.	EN - How would you use or verify SR latch using NAND/NOR in a real circuit? Answer: This circuit shows how simple logic feedback creates stored state.
120. FR - Quel piège d'entretien ou de conception faut-il connaître concernant latch SR à NAND/NOR ? Réponse : Piège: les combinaisons interdites et polarités ne sont pas les mêmes entre latch NOR et latch NAND.	EN - What interview or design trap should you know about SR latch using NAND/NOR? Answer: Trap: forbidden combinations and polarities are not the same for NOR and NAND latches.

7. XOR, XNOR et parité / XOR, XNOR, and Parity

121. FR - Qu'est-ce que porte XOR ? Expliquez le principe hardware. Réponse : Pour deux entrées, XOR vaut 1 lorsque les entrées sont différentes.	EN - What is XOR gate? Explain the hardware principle. Answer: For two inputs, XOR is 1 when the inputs are different.
122. FR - A=1, B=1. XOR ? Réponse : 0.	EN - A=1, B=1. XOR? Answer: 0.
123. FR - Comment utiliseriez-vous ou vérifieriez-vous porte XOR dans un circuit réel ? Réponse : XOR sert aux adders, détection de changement, parité et comparaison de bits.	EN - How would you use or verify XOR gate in a real circuit? Answer: XOR is used in adders, change detection, parity, and bit comparison.
124. FR - Quel piège d'entretien ou de conception faut-il connaître concernant porte XOR ? Réponse : Piège: pour plus de deux entrées, XOR correspond à une parité impaire, pas simplement 'toutes différentes'.	EN - What interview or design trap should you know about XOR gate? Answer: Trap: for more than two inputs, XOR represents odd parity, not simply 'all different'.
125. FR - Qu'est-ce que porte XNOR ? Expliquez le principe hardware. Réponse : XNOR est l'inverse de XOR; pour deux entrées elle vaut 1 lorsqu'elles sont égales.	EN - What is XNOR gate? Explain the hardware principle. Answer: XNOR is inverted XOR; for two inputs it is 1 when they are equal.
126. FR - A=0, B=0. XNOR ? Réponse : 1.	EN - A=0, B=0. XNOR? Answer: 1.
127. FR - Comment utiliseriez-vous ou vérifieriez-vous porte XNOR dans un circuit réel ? Réponse : Une XNOR est un comparateur d'égalité sur un bit.	EN - How would you use or verify XNOR gate in a real circuit? Answer: XNOR is a one-bit equality comparator.
128. FR - Quel piège d'entretien ou de conception faut-il connaître concernant porte XNOR ? Réponse : Piège: pour comparer des mots multi-bits, il faut combiner les XNOR de tous les bits avec AND.	EN - What interview or design trap should you know about XNOR gate? Answer: Trap: to compare multi-bit words, combine all bitwise XNOR outputs with AND.
129. FR - Qu'est-ce que parité paire ? Expliquez le principe hardware. Réponse : Un bit de parité paire est choisi pour que le nombre total de 1 dans le mot transmis soit pair.	EN - What is even parity? Explain the hardware principle. Answer: An even parity bit is chosen so the total number of 1s in the transmitted word is even.
130. FR - Données 1011001 contiennent quatre 1. Bit de parité paire ? Réponse : 0, car le nombre de 1 est déjà pair.	EN - Data 1011001 contains four 1s. Even parity bit? Answer: 0, because the number of 1s is already even.
131. FR - Comment utiliseriez-vous ou vérifieriez-vous parité paire dans un circuit réel ? Réponse : La parité détecte certaines erreurs de transmission, notamment toute erreur portant sur un nombre impair de bits.	EN - How would you use or verify even parity in a real circuit? Answer: Parity detects some transmission errors, including any odd number of bit errors.
132. FR - Quel piège d'entretien ou de conception faut-il connaître concernant parité paire ? Réponse : Piège: la parité ne corrige pas l'erreur et peut manquer des erreurs avec un nombre pair de bits inversés.	EN - What interview or design trap should you know about even parity? Answer: Trap: parity does not correct the error and may miss errors involving an even number of flipped bits.
133. FR - Qu'est-ce que parité impaire ? Expliquez le principe hardware. Réponse : La parité impaire force un nombre total impair de bits à 1.	EN - What is odd parity? Explain the hardware principle. Answer: Odd parity forces an odd total number of 1 bits.
134. FR - Données 1100 contiennent deux 1. Bit de parité impaire ? Réponse : 1 pour obtenir trois 1 au total.	EN - Data 1100 contains two 1s. Odd parity bit? Answer: 1 to obtain three 1s total.

135. FR - Comment utiliseriez-vous ou vérifieriez-vous parité impaire dans un circuit réel ? Réponse : Le générateur de parité se construit naturellement avec une chaîne XOR.	EN - How would you use or verify odd parity in a real circuit? Answer: A parity generator is naturally built from an XOR chain.
136. FR - Quel piège d'entretien ou de conception faut-il connaître concernant parité impaire ? Réponse : Piège: il faut savoir si le protocole inclut le bit de parité dans le calcul ou parle seulement des data bits.	EN - What interview or design trap should you know about odd parity? Answer: Trap: know whether the protocol counts the parity bit or only the data bits.
137. FR - Qu'est-ce que détection de changement par XOR ? Expliquez le principe hardware. Réponse : XOR entre un signal courant et sa version retardée vaut 1 lorsqu'ils diffèrent, ce qui peut signaler une transition.	EN - What is change detection with XOR? Explain the hardware principle. Answer: XOR between a current signal and a delayed version is 1 when they differ, which can indicate a transition.
138. FR - A_current=1 et A_delayed=0. XOR ? Réponse : 1, donc une différence/transition est détectée.	EN - A_current=1 and A_delayed=0. XOR? Answer: 1, so a difference/transition is detected.
139. FR - Comment utiliseriez-vous ou vérifieriez-vous détection de changement par XOR dans un circuit réel ? Réponse : Dans un système synchrone, la version retardée est typiquement un registre échantillonné par l'horloge.	EN - How would you use or verify change detection with XOR in a real circuit? Answer: In a synchronous system, the delayed version is typically a clocked register.
140. FR - Quel piège d'entretien ou de conception faut-il connaître concernant détection de changement par XOR ? Réponse : Piège: sur un signal asynchrone, il faut d'abord traiter la synchronisation pour éviter la métastabilité.	EN - What interview or design trap should you know about change detection with XOR? Answer: Trap: for an asynchronous signal, handle synchronization first to avoid metastability.

8. Tables de vérité et traçage de circuits / Truth Tables and Circuit Tracing

141. FR - Qu'est-ce que table de vérité 2 entrées ? Expliquez le principe hardware. Réponse : Une table de vérité énumère toutes les combinaisons d'entrée et la sortie correspondante; deux entrées donnent $2^2=4$ lignes.	EN - What is 2-input truth table? Explain the hardware principle. Answer: A truth table lists all input combinations and corresponding outputs; two inputs give $2^2=4$ rows.
142. FR - Combien de lignes pour 5 entrées binaires ? Réponse : $2^5=32$ lignes.	EN - How many rows for 5 binary inputs? Answer: $2^5=32$ rows.
143. FR - Comment utiliseriez-vous ou vérifieriez-vous table de vérité 2 entrées dans un circuit réel ? Réponse : C'est une méthode sûre pour valider une équation ou un petit réseau de portes.	EN - How would you use or verify 2-input truth table in a real circuit? Answer: It is a reliable method for validating an equation or small gate network.
144. FR - Quel piège d'entretien ou de conception faut-il connaître concernant table de vérité 2 entrées ? Réponse : Piège: chaque entrée supplémentaire double le nombre de combinaisons.	EN - What interview or design trap should you know about 2-input truth table? Answer: Trap: each additional input doubles the number of combinations.
145. FR - Qu'est-ce que nœuds intermédiaires ? Expliquez le principe hardware. Réponse : Nommer les sorties internes X1, X2, X3 permet de calculer un circuit porte par porte.	EN - What is intermediate nodes? Explain the hardware principle. Answer: Naming internal outputs X1, X2, X3 lets you calculate a circuit gate by gate.
146. FR - X1=A AND B; Y=X1 OR C. A=1,B=0,C=1. X1 et Y ? Réponse : X1=0, Y=1. A ---AND--- X1 ---OR--- Y B ---/ / C -----	EN - X1=A AND B; Y=X1 OR C. A=1,B=0,C=1. X1 and Y? Answer: X1=0, Y=1. A ---AND--- X1 ---OR--- Y B ---/ / C -----

147. FR - Comment utiliseriez-vous ou vérifieriez-vous nœuds intermédiaires dans un circuit réel ? Réponse : Cette méthode est idéale pour déboguer au scope/logic analyzer en comparant les points attendus et mesurés.	EN - How would you use or verify intermediate nodes in a real circuit? Answer: This method is ideal for scope/logic-analyzer troubleshooting by comparing expected and measured nodes.
148. FR - Quel piège d'entretien ou de conception faut-il connaître concernant nœuds intermédiaires ? Réponse : Piège: ne pas sauter directement au résultat final lorsqu'il y a plusieurs inversions.	EN - What interview or design trap should you know about intermediate nodes? Answer: Trap: do not jump directly to the final result when several inversions are present.
149. FR - Qu'est-ce que circuit AND-OR ? Expliquez le principe hardware. Réponse : Un réseau AND-OR réalise souvent une forme SOP, par exemple $Y=A \cdot B + C \cdot D$.	EN - What is AND-OR network? Explain the hardware principle. Answer: An AND-OR network often implements SOP form, for example $Y=A \cdot B + C \cdot D$.
150. FR - $A=1, B=1, C=1, D=0$. $Y=A \cdot B + C \cdot D$? Réponse : $1 \cdot 1 + 1 \cdot 0 = 1$.	EN - $A=1, B=1, C=1, D=0$. $Y=A \cdot B + C \cdot D$? Answer: $1 \cdot 1 + 1 \cdot 0 = 1$.
151. FR - Comment utiliseriez-vous ou vérifieriez-vous circuit AND-OR dans un circuit réel ? Réponse : On peut tester chaque produit séparément puis l'OR final.	EN - How would you use or verify AND-OR network in a real circuit? Answer: You can test each product term separately and then the final OR.
152. FR - Quel piège d'entretien ou de conception faut-il connaître concernant circuit AND-OR ? Réponse : Piège: en présence de délais, deux chemins peuvent créer un glitch même si l'équation statique est correcte.	EN - What interview or design trap should you know about AND-OR network? Answer: Trap: with propagation delays, two paths can create a glitch even when the static equation is correct.
153. FR - Qu'est-ce que circuit NAND-NAND ? Expliquez le principe hardware. Réponse : Une structure NAND-NAND peut implémenter efficacement une SOP grâce à De Morgan.	EN - What is NAND-NAND network? Explain the hardware principle. Answer: A NAND-NAND structure can efficiently implement an SOP using De Morgan.
154. FR - $X1=NAND(A,B)$, $X2=NAND(C,D)$, $Y=NAND(X1,X2)$. Quelle équation simplifiée ? Réponse : $Y=A \cdot B + C \cdot D$.	EN - $X1=NAND(A,B)$, $X2=NAND(C,D)$, $Y=NAND(X1,X2)$. What simplified equation? Answer: $Y=A \cdot B + C \cdot D$.
155. FR - Comment utiliseriez-vous ou vérifieriez-vous circuit NAND-NAND dans un circuit réel ? Réponse : Ce patron est classique en logique discrète et en exercices d'interview.	EN - How would you use or verify NAND-NAND network in a real circuit? Answer: This pattern is classic in discrete logic and interview exercises.
156. FR - Quel piège d'entretien ou de conception faut-il connaître concernant circuit NAND-NAND ? Réponse : Piège: deux inversions imbriquées peuvent être simplifiées, mais il faut conserver la structure de délais réelle.	EN - What interview or design trap should you know about NAND-NAND network? Answer: Trap: nested inversions may simplify logically, but the real delay structure remains.
157. FR - Qu'est-ce que don't-care dans une table ? Expliquez le principe hardware. Réponse : Un don't-care indique une combinaison impossible ou dont la sortie n'importe pas; on peut l'utiliser comme 0 ou 1 pour simplifier.	EN - What is don't-care in a truth table? Explain the hardware principle. Answer: A don't-care marks an impossible or irrelevant input combination; it may be treated as 0 or 1 to simplify logic.
158. FR - Pourquoi les états BCD 1010 à 1111 peuvent-ils être des don't-care dans certains décodeurs ? Réponse : Parce qu'ils ne représentent pas des chiffres décimaux valides 0-9 dans ce contexte.	EN - Why can BCD states 1010 through 1111 be don't-cares in some decoders? Answer: Because they do not represent valid decimal digits 0-9 in that context.
159. FR - Comment utiliseriez-vous ou vérifieriez-vous don't-care dans une table dans un circuit réel ? Réponse : Utiliser les don't-care de façon contrôlée peut réduire le nombre de portes.	EN - How would you use or verify don't-care in a truth table in a real circuit? Answer: Controlled use of don't-cares can reduce gate count.

160. FR - Quel piège d'entretien ou de conception faut-il connaître concernant don't-care dans une table ? Réponse : Piège: ne jamais marquer don't-care un état qui peut réellement apparaître en fonctionnement ou au reset.	EN - What interview or design trap should you know about don't-care in a truth table? Answer: Trap: never mark as don't-care a state that can actually occur in operation or at reset.
---	---

9. Cartes de Karnaugh et simplification / Karnaugh Maps and Simplification

161. FR - Qu'est-ce que K-map 2 variables ? Expliquez le principe hardware. Réponse : Une K-map regroupe des cellules adjacentes différant d'un seul bit pour simplifier une fonction.	EN - What is 2-variable K-map? Explain the hardware principle. Answer: A K-map groups adjacent cells differing in one bit to simplify a function.
162. FR - Si $Y=1$ pour toutes les combinaisons où $A=1$, quelle simplification ? Réponse : $Y=A$.	EN - If $Y=1$ for every combination where $A=1$, what simplification? Answer: $Y=A$.
163. FR - Comment utiliseriez-vous ou vérifieriez-vous K-map 2 variables dans un circuit réel ? Réponse : Les groupes doivent avoir une taille puissance de deux.	EN - How would you use or verify 2-variable K-map in a real circuit? Answer: Groups must have power-of-two sizes.
164. FR - Quel piège d'entretien ou de conception faut-il connaître concernant K-map 2 variables ? Réponse : Piège: l'ordre des cellules suit Gray code, pas un comptage binaire naïf.	EN - What interview or design trap should you know about 2-variable K-map? Answer: Trap: cell order follows Gray code, not naive binary counting.
165. FR - Qu'est-ce que K-map 3 variables ? Expliquez le principe hardware. Réponse : Une K-map 3 variables comporte 8 cellules; les bords sont adjacents par wrap-around.	EN - What is 3-variable K-map? Explain the hardware principle. Answer: A 3-variable K-map has 8 cells; edges are adjacent by wrap-around.
166. FR - Peut-on grouper les deux colonnes extrêmes d'une K-map ? Réponse : Oui, si elles sont adjacentes dans l'ordre Gray et forment un groupe valide.	EN - Can you group the two extreme columns of a K-map? Answer: Yes, if they are adjacent in Gray-code ordering and form a valid group.
167. FR - Comment utiliseriez-vous ou vérifieriez-vous K-map 3 variables dans un circuit réel ? Réponse : Chercher les groupes les plus grands réduit le nombre de littéraux.	EN - How would you use or verify 3-variable K-map in a real circuit? Answer: Looking for the largest groups reduces the number of literals.
168. FR - Quel piège d'entretien ou de conception faut-il connaître concernant K-map 3 variables ? Réponse : Piège: la diagonale n'est pas une adjacency valide.	EN - What interview or design trap should you know about 3-variable K-map? Answer: Trap: diagonal cells are not adjacent.
169. FR - Qu'est-ce que groupes 1,2,4,8 ? Expliquez le principe hardware. Réponse : Les regroupements K-map valides contiennent 1,2,4,8... cellules adjacentes.	EN - What is groups of 1, 2, 4, 8? Explain the hardware principle. Answer: Valid K-map groups contain 1,2,4,8... adjacent cells.
170. FR - Un groupe de 4 cellules permet typiquement d'éliminer combien de variables par rapport à un minterm isolé ? Réponse : Deux variables, car deux bits peuvent varier dans le groupe.	EN - A group of 4 cells typically eliminates how many variables compared with an isolated minterm? Answer: Two variables, because two bits may vary within the group.
171. FR - Comment utiliseriez-vous ou vérifieriez-vous groupes 1,2,4,8 dans un circuit réel ? Réponse : On peut recouvrir une cellule par plusieurs groupes si cela aide la simplification.	EN - How would you use or verify groups of 1, 2, 4, 8 in a real circuit? Answer: A cell may be covered by multiple groups if that helps simplification.
172. FR - Quel piège d'entretien ou de conception faut-il connaître concernant groupes 1,2,4,8 ? Réponse : Piège: ne pas créer de groupe de 3 ou 6 cellules.	EN - What interview or design trap should you know about groups of 1, 2, 4, 8? Answer: Trap: do not create groups of 3 or 6 cells.

173. FR - Qu'est-ce que utilisation des don't-care en K-map ? Expliquez le principe hardware. Réponse : Les X/don't-care peuvent être inclus dans un groupe s'ils agrandissent utilement celui-ci, sinon ignorés.	EN - What is using don't-cares in K-maps? Explain the hardware principle. Answer: X/don't-care cells may be included if they usefully enlarge a group, otherwise ignored.
174. FR - Un don't-care permet de transformer un groupe de 2 en groupe de 4. Faut-il l'utiliser ? Réponse : Oui, si cela simplifie la logique sans violer les conditions fonctionnelles.	EN - A don't-care allows a group of 2 to become a group of 4. Should you use it? Answer: Yes, if it simplifies the logic without violating functional conditions.
175. FR - Comment utiliseriez-vous ou vérifieriez-vous utilisation des don't-care en K-map dans un circuit réel ? Réponse : Cette technique peut réduire coût et profondeur logique.	EN - How would you use or verify using don't-cares in K-maps in a real circuit? Answer: This technique can reduce cost and logic depth.
176. FR - Quel piège d'entretien ou de conception faut-il connaître concernant utilisation des don't-care en K-map ? Réponse : Piège: un don't-care n'est pas nécessairement un X physique sur le circuit.	EN - What interview or design trap should you know about using don't-cares in K-maps? Answer: Trap: a don't-care is not necessarily a physical X state in the circuit.
177. FR - Qu'est-ce que K-map et hazards ? Expliquez le principe hardware. Réponse : Une simplification minimale peut parfois laisser un static hazard; un terme de consensus redondant peut le supprimer.	EN - What is K-maps and hazards? Explain the hardware principle. Answer: A minimal simplification can sometimes leave a static hazard; a redundant consensus term can remove it.
178. FR - Pourquoi ajouter volontairement une porte redondante ? Réponse : Pour garantir qu'au moins un chemin maintient la sortie pendant une transition et supprimer un glitch critique.	EN - Why deliberately add a logically redundant gate? Answer: To ensure at least one path holds the output during a transition and eliminate a critical glitch.
179. FR - Comment utiliseriez-vous ou vérifieriez-vous K-map et hazards dans un circuit réel ? Réponse : Important pour signaux asynchrones, enables ou clocks dérivées où un glitch est dangereux.	EN - How would you use or verify K-maps and hazards in a real circuit? Answer: Important for asynchronous signals, enables, or derived clocks where a glitch is dangerous.
180. FR - Quel piège d'entretien ou de conception faut-il connaître concernant K-map et hazards ? Réponse : Piège: logique minimale en nombre de portes n'est pas toujours logique la plus robuste temporellement.	EN - What interview or design trap should you know about K-maps and hazards? Answer: Trap: minimum gate-count logic is not always the most timing-robust logic.

10. Multiplexeurs et démultiplexeurs / Multiplexers and Demultiplexers

181. FR - Qu'est-ce que MUX 2:1 ? Expliquez le principe hardware. Réponse : Un MUX 2:1 sélectionne I0 ou I1 selon S: $Y = \neg S \cdot I_0 + S \cdot I_1$.	EN - What is 2:1 MUX? Explain the hardware principle. Answer: A 2:1 MUX selects I0 or I1 based on S: $Y = \neg S \cdot I_0 + S \cdot I_1$.
182. FR - I0=0, I1=1, S=1. Y ? Réponse : 1.	EN - I0=0, I1=1, S=1. Y? Answer: 1.
183. FR - Comment utiliseriez-vous ou vérifieriez-vous MUX 2:1 dans un circuit réel ? Réponse : Un MUX peut implémenter des choix de données, modes et fonctions booléennes.	EN - How would you use or verify 2:1 MUX in a real circuit? Answer: A MUX implements data selection, modes, and Boolean functions.
184. FR - Quel piège d'entretien ou de conception faut-il connaître concernant MUX 2:1 ? Réponse : Piège: les entrées de sélection font partie du chemin de timing vers la sortie.	EN - What interview or design trap should you know about 2:1 MUX? Answer: Trap: select inputs are part of the timing path to the output.
185. FR - Qu'est-ce que MUX 4:1 ? Expliquez le principe hardware. Réponse : Un MUX 4:1 possède quatre entrées de données et généralement deux bits de sélection.	EN - What is 4:1 MUX? Explain the hardware principle. Answer: A 4:1 MUX has four data inputs and typically two select bits.

186. FR - S1S0=10. Quelle entrée est sélectionnée avec convention binaire standard ? Réponse : I2.	EN - S1S0=10. Which input is selected using standard binary convention? Answer: I2.
187. FR - Comment utiliseriez-vous ou vérifieriez-vous MUX 4:1 dans un circuit réel ? Réponse : Deux MUX 2:1 au premier niveau et un au second peuvent construire un MUX 4:1.	EN - How would you use or verify 4:1 MUX in a real circuit? Answer: Two first-level 2:1 MUXes and one second-level MUX can build a 4:1 MUX.
188. FR - Quel piège d'entretien ou de conception faut-il connaître concernant MUX 4:1 ? Réponse : Piège: toujours vérifier l'ordre des bits de sélection et le mapping I0-I3.	EN - What interview or design trap should you know about 4:1 MUX? Answer: Trap: always verify select-bit order and I0-I3 mapping.
189. FR - Qu'est-ce que DEMUX 1:4 ? Expliquez le principe hardware. Réponse : Un DEMUX dirige une entrée vers l'une de plusieurs sorties selon les sélections.	EN - What is 1:4 DEMUX? Explain the hardware principle. Answer: A DEMUX routes one input to one of several outputs based on select lines.
190. FR - D=1, S1S0=01. Quelle sortie active dans un DEMUX 1:4 conventionnel ? Réponse : Y1=1, les autres 0.	EN - D=1, S1S0=01. Which output is active in a conventional 1:4 DEMUX? Answer: Y1=1, others 0.
191. FR - Comment utiliseriez-vous ou vérifieriez-vous DEMUX 1:4 dans un circuit réel ? Réponse : Le DEMUX peut distribuer un pulse ou enable à un canal sélectionné.	EN - How would you use or verify 1:4 DEMUX in a real circuit? Answer: A DEMUX can distribute a pulse or enable to a selected channel.
192. FR - Quel piège d'entretien ou de conception faut-il connaître concernant DEMUX 1:4 ? Réponse : Piège: un décodeur avec enable peut remplir une fonction proche; distinguer data input et enable.	EN - What interview or design trap should you know about 1:4 DEMUX? Answer: Trap: a decoder with enable can perform a similar function; distinguish the data input from enable.
193. FR - Qu'est-ce que MUX comme générateur de fonction ? Expliquez le principe hardware. Réponse : En câblant les entrées données à 0,1 ou variables, un MUX peut réaliser une fonction booléenne générale.	EN - What is MUX as a function generator? Explain the hardware principle. Answer: By wiring data inputs to 0, 1, or variables, a MUX can implement a general Boolean function.
194. FR - Pour $Y=A \text{ XOR } B$ avec A comme select d'un MUX 2:1, que connecter à I0 et I1 ? Réponse : I0=B et I1=$\neg B$.	EN - To implement $Y=A \text{ XOR } B$ using A as a 2:1 MUX select, what connects to I0 and I1? Answer: I0=B and I1=$\neg B$.
195. FR - Comment utiliseriez-vous ou vérifieriez-vous MUX comme générateur de fonction dans un circuit réel ? Réponse : Technique utile pour comprendre comment les LUT FPGA réalisent des fonctions combinatoires.	EN - How would you use or verify MUX as a function generator in a real circuit? Answer: Useful for understanding how FPGA LUTs implement combinational functions.
196. FR - Quel piège d'entretien ou de conception faut-il connaître concernant MUX comme générateur de fonction ? Réponse : Piège: les LUT ne sont pas exactement des MUX discrets, mais conceptuellement elles mémorisent une table de vérité.	EN - What interview or design trap should you know about MUX as a function generator? Answer: Trap: LUTs are not exactly discrete MUXes, but conceptually they store a truth table.
197. FR - Qu'est-ce que MUX et glitch ? Expliquez le principe hardware. Réponse : Si S change pendant que I0 et I1 diffèrent, les délais internes peuvent produire un court glitch selon l'architecture.	EN - What is MUX and glitches? Explain the hardware principle. Answer: If S changes while I0 and I1 differ, internal delays may produce a short glitch depending on architecture.
198. FR - Pourquoi éviter d'utiliser directement une sortie MUX combinatoire comme clock ? Réponse : Un glitch sur la sortie peut créer un faux front d'horloge.	EN - Why avoid using a combinational MUX output directly as a clock? Answer: A glitch on the output can create a false clock edge.

199. FR - Comment utiliseriez-vous ou vérifieriez-vous MUX et glitch dans un circuit réel ? Réponse : Les clocks doivent utiliser des ressources de clock gating/mux dédiées quand elles existent.	EN - How would you use or verify MUX and glitches in a real circuit? Answer: Clocks should use dedicated clock-gating/mux resources when available.
---	--

200. FR - Quel piège d'entretien ou de conception faut-il connaître concernant MUX et glitch ? Réponse : Piège: une fonction statiquement correcte peut être temporellement dangereuse sur une clock/reset asynchrone.	EN - What interview or design trap should you know about MUX and glitches? Answer: Trap: a statically correct function can be timing-dangerous on a clock/asynchronous reset.
---	--

11. Encodeurs, décodeurs et priority encoders / Encoders, Decoders, and Priority Encoders

201. FR - Qu'est-ce que décodeur 2-to-4 ? Expliquez le principe hardware. Réponse : Un décodeur 2-to-4 active une sortie parmi quatre selon deux bits d'entrée.	EN - What is 2-to-4 decoder? Explain the hardware principle. Answer: A 2-to-4 decoder activates one of four outputs according to two input bits.
--	---

202. FR - Entrée AB=11. Sortie one-hot active ? Réponse : Y3.	EN - Input AB=11. Which one-hot output is active? Answer: Y3.
--	--

203. FR - Comment utiliseriez-vous ou vérifieriez-vous décodeur 2-to-4 dans un circuit réel ? Réponse : Utilisé pour chip-select, sélection de registre ou adressage local.	EN - How would you use or verify 2-to-4 decoder in a real circuit? Answer: Used for chip-select, register selection, or local addressing.
--	--

204. FR - Quel piège d'entretien ou de conception faut-il connaître concernant décodeur 2-to-4 ? Réponse : Piège: certaines sorties de décodeur sont actives basses.	EN - What interview or design trap should you know about 2-to-4 decoder? Answer: Trap: some decoder outputs are active-low.
---	--

205. FR - Qu'est-ce que enable de décodeur ? Expliquez le principe hardware. Réponse : L'enable autorise ou inhibe le fonctionnement du décodeur, souvent avec une polarité spécifique.	EN - What is decoder enable? Explain the hardware principle. Answer: Enable allows or inhibits decoder operation, often with a specific polarity.
--	--

206. FR - Un décodeur a /EN actif bas; /EN=1. Que se passe-t-il ? Réponse : Le décodeur est désactivé; les sorties restent dans leur état inactif défini.	EN - A decoder has active-low /EN; /EN=1. What happens? Answer: The decoder is disabled; outputs remain in their defined inactive state.
--	---

207. FR - Comment utiliseriez-vous ou vérifieriez-vous enable de décodeur dans un circuit réel ? Réponse : Toujours vérifier la polarité de l'enable et des sorties avant de chaîner des décodeurs.	EN - How would you use or verify decoder enable in a real circuit? Answer: Always check enable and output polarity before cascading decoders.
--	--

208. FR - Quel piège d'entretien ou de conception faut-il connaître concernant enable de décodeur ? Réponse : Piège: confondre active-low output avec un résultat logique inversé mène à des erreurs de chip-select.	EN - What interview or design trap should you know about decoder enable? Answer: Trap: confusing an active-low output with inverted logic causes chip-select errors.
---	---

209. FR - Qu'est-ce que encodeur simple ? Expliquez le principe hardware. Réponse : Un encodeur transforme une entrée one-hot en code binaire.	EN - What is simple encoder? Explain the hardware principle. Answer: An encoder converts a one-hot input into a binary code.
---	---

210. FR - Dans un encodeur 8-to-3, D5 est la seule entrée active. Code de sortie ? Réponse : 101.	EN - In an 8-to-3 encoder, D5 is the only active input. Output code? Answer: 101.
--	--

211. FR - Comment utiliseriez-vous ou vérifieriez-vous encodeur simple dans un circuit réel ? Réponse : Il réduit le nombre de fils lorsque une seule source est active à la fois.	EN - How would you use or verify simple encoder in a real circuit? Answer: It reduces wiring when only one source is active at a time.
---	---

212. FR - Quel piège d'entretien ou de conception faut-il connaître concernant encodeur simple ? Réponse : Piège: un encodeur simple est ambigu si plusieurs entrées sont actives simultanément.	EN - What interview or design trap should you know about simple encoder? Answer: Trap: a simple encoder is ambiguous if multiple inputs are active simultaneously.
213. FR - Qu'est-ce que priority encoder ? Expliquez le principe hardware. Réponse : Un priority encoder choisit l'entrée active de priorité la plus élevée quand plusieurs entrées sont à 1.	EN - What is priority encoder? Explain the hardware principle. Answer: A priority encoder selects the highest-priority active input when multiple inputs are 1.
214. FR - D7=1 et D3=1, priorité D7>D3. Code ? Réponse : 111 correspondant à D7.	EN - D7=1 and D3=1, with D7>D3 priority. Code? Answer: 111 corresponding to D7.
215. FR - Comment utiliseriez-vous ou vérifieriez-vous priority encoder dans un circuit réel ? Réponse : Utilisé pour arbitres, interrupt requests et détection de première condition.	EN - How would you use or verify priority encoder in a real circuit? Answer: Used for arbiters, interrupt requests, and first-condition detection.
216. FR - Quel piège d'entretien ou de conception faut-il connaître concernant priority encoder ? Réponse : Piège: définir aussi un signal VALID pour distinguer 'aucune entrée' d'un code zéro valide.	EN - What interview or design trap should you know about priority encoder? Answer: Trap: also define a VALID signal to distinguish 'no input active' from a valid zero code.
217. FR - Qu'est-ce que one-hot vs binaire ? Expliquez le principe hardware. Réponse : One-hot utilise un bit par état/sélection; binaire utilise $\log_2(N)$ bits mais nécessite décodage.	EN - What is one-hot vs binary encoding? Explain the hardware principle. Answer: One-hot uses one bit per state/selection; binary uses $\log_2(N)$ bits but requires decoding.
218. FR - Combien de bits binaires minimum pour coder 10 états ? Réponse : 4 bits, car $2^3=8<10$ et $2^4=16$.	EN - Minimum binary bits to encode 10 states? Answer: 4 bits, because $2^3=8<10$ and $2^4=16$.
219. FR - Comment utiliseriez-vous ou vérifieriez-vous one-hot vs binaire dans un circuit réel ? Réponse : One-hot peut simplifier la logique au prix de plus de flip-flops.	EN - How would you use or verify one-hot vs binary encoding in a real circuit? Answer: One-hot may simplify logic at the cost of more flip-flops.
220. FR - Quel piège d'entretien ou de conception faut-il connaître concernant one-hot vs binaire ? Réponse : Piège: le meilleur encodage dépend technologie, timing, puissance et robustesse, pas seulement du nombre de bits.	EN - What interview or design trap should you know about one-hot vs binary encoding? Answer: Trap: best encoding depends on technology, timing, power, and robustness, not only bit count.

12. Comparateurs, détecteurs et parité / Comparators, Detectors, and Parity

221. FR - Qu'est-ce que comparateur d'égalité 1 bit ? Expliquez le principe hardware. Réponse : XNOR(A,B) indique l'égalité de deux bits.	EN - What is 1-bit equality comparator? Explain the hardware principle. Answer: XNOR(A,B) indicates equality of two bits.
222. FR - A=1, B=0. Égalité ? Réponse : 0.	EN - A=1, B=0. Equality? Answer: 0.
223. FR - Comment utiliseriez-vous ou vérifieriez-vous comparateur d'égalité 1 bit dans un circuit réel ? Réponse : Pour N bits, AND des XNOR bit-à-bit produit l'égalité globale.	EN - How would you use or verify 1-bit equality comparator in a real circuit? Answer: For N bits, ANDing bitwise XNOR results gives overall equality.
224. FR - Quel piège d'entretien ou de conception faut-il connaître concernant comparateur d'égalité 1 bit ? Réponse : Piège: pour des signaux avec X/Z en simulation, l'égalité logique peut nécessiter une attention spécifique.	EN - What interview or design trap should you know about 1-bit equality comparator? Answer: Trap: with X/Z in simulation, logical equality may require special care.

225. FR - Qu'est-ce que comparateur de magnitude ? Expliquez le principe hardware. Réponse : Un comparateur de magnitude produit $A > B$, $A = B$ et $A < B$.	EN - What is magnitude comparator? Explain the hardware principle. Answer: A magnitude comparator produces $A > B$, $A = B$, and $A < B$.
226. FR - $A=1010_2$ et $B=0111_2$ en non signé. Relation ? Réponse : $A > B$, car $10 > 7$.	EN - $A=1010_2$ and $B=0111_2$ unsigned. Relation? Answer: $A > B$, because $10 > 7$.
227. FR - Comment utiliseriez-vous ou vérifieriez-vous comparateur de magnitude dans un circuit réel ? Réponse : Très utilisé dans compteurs, seuils et contrôle de plage.	EN - How would you use or verify magnitude comparator in a real circuit? Answer: Widely used in counters, thresholds, and range control.
228. FR - Quel piège d'entretien ou de conception faut-il connaître concernant comparateur de magnitude ? Réponse : Piège: comparaison signée et non signée donnent parfois des résultats opposés.	EN - What interview or design trap should you know about magnitude comparator? Answer: Trap: signed and unsigned comparison may yield opposite results.
229. FR - Qu'est-ce que détecteur de zéro ? Expliquez le principe hardware. Réponse : Un zero detector vaut 1 si tous les bits d'un mot sont 0; il peut être réalisé par NOR de tous les bits.	EN - What is zero detector? Explain the hardware principle. Answer: A zero detector is 1 if all bits of a word are 0; it can be implemented as a NOR across all bits.
230. FR - Mot 00010000. ZERO ? Réponse : 0.	EN - Word 00010000. ZERO? Answer: 0.
231. FR - Comment utiliseriez-vous ou vérifieriez-vous détecteur de zéro dans un circuit réel ? Réponse : Utilisé dans ALU, compteurs et FSM.	EN - How would you use or verify zero detector in a real circuit? Answer: Used in ALUs, counters, and FSMs.
232. FR - Quel piège d'entretien ou de conception faut-il connaître concernant détecteur de zéro ? Réponse : Piège: la réduction OR puis NOT est équivalente à un NOR multi-entrées.	EN - What interview or design trap should you know about zero detector? Answer: Trap: reduction OR followed by NOT is equivalent to a multi-input NOR.
233. FR - Qu'est-ce que détecteur all-ones ? Expliquez le principe hardware. Réponse : Un AND de tous les bits détecte le mot entièrement à 1.	EN - What is all-ones detector? Explain the hardware principle. Answer: An AND across all bits detects an all-ones word.
234. FR - 8'hFF. ALL_ONES ? Réponse : 1.	EN - 8'hFF. ALL_ONES? Answer: 1.
235. FR - Comment utiliseriez-vous ou vérifieriez-vous détecteur all-ones dans un circuit réel ? Réponse : Peut servir à détecter un compteur au maximum ou un masque complet.	EN - How would you use or verify all-ones detector in a real circuit? Answer: Can detect a maximum counter value or full mask.
236. FR - Quel piège d'entretien ou de conception faut-il connaître concernant détecteur all-ones ? Réponse : Piège: largeur du bus doit être explicitement connue.	EN - What interview or design trap should you know about all-ones detector? Answer: Trap: bus width must be explicitly known.
237. FR - Qu'est-ce que comparateur avec masque ? Expliquez le principe hardware. Réponse : Un masque permet d'ignorer certains bits lors d'une comparaison, typiquement via $((A \text{ XOR } B) \text{ AND } \text{MASK}) == 0$.	EN - What is masked comparator? Explain the hardware principle. Answer: A mask lets you ignore selected bits during comparison, typically via $((A \text{ XOR } B) \text{ AND } \text{MASK}) == 0$.
238. FR - $A=1011$, $B=1001$, $\text{MASK}=1101$ (1=compare). Égals sous masque ? Réponse : Oui: le bit différent est celui masqué par 0.	EN - $A=1011$, $B=1001$, $\text{MASK}=1101$ (1=compare). Equal under mask? Answer: Yes: the differing bit is the one masked by 0.

239. FR - Comment utiliseriez-vous ou vérifieriez-vous comparateur avec masque dans un circuit réel ? Réponse : Utile pour décodage d'adresses partielles et filtres de champs.	EN - How would you use or verify masked comparator in a real circuit? Answer: Useful for partial address decoding and field filtering.
--	---

240. FR - Quel piège d'entretien ou de conception faut-il connaître concernant comparateur avec masque ? Réponse : Piège: préciser la convention du masque: 1=compare ou 1=ignore selon l'implémentation.	EN - What interview or design trap should you know about masked comparator? Answer: Trap: specify mask convention: 1=compare or 1=ignore depending on implementation.
--	--

13. Adders, soustracteurs et logique arithmétique / Adders, Subtractors, and Arithmetic Logic

241. FR - Qu'est-ce que half adder ? Expliquez le principe hardware. Réponse : Le half adder additionne A et B: $SUM=A \oplus B$, $CARRY=A \text{ AND } B$.	EN - What is half adder? Explain the hardware principle. Answer: A half adder adds A and B: $SUM=A \oplus B$, $CARRY=A \text{ AND } B$.
--	--

242. FR - A=1, B=1. SUM et CARRY ? Réponse : $SUM=0$, $CARRY=1$.	EN - A=1, B=1. SUM and CARRY? Answer: $SUM=0$, $CARRY=1$.
---	--

243. FR - Comment utiliseriez-vous ou vérifieriez-vous half adder dans un circuit réel ? Réponse : Il est le bloc de base conceptuel de l'addition binaire.	EN - How would you use or verify half adder in a real circuit? Answer: It is the conceptual building block of binary addition.
--	---

244. FR - Quel piège d'entretien ou de conception faut-il connaître concernant half adder ? Réponse : Piège: il n'a pas d'entrée carry-in.	EN - What interview or design trap should you know about half adder? Answer: Trap: it has no carry-in input.
---	---

245. FR - Qu'est-ce que full adder ? Expliquez le principe hardware. Réponse : Le full adder additionne A, B et Cin et produit Sum et Cout.	EN - What is full adder? Explain the hardware principle. Answer: A full adder adds A, B, and Cin and produces Sum and Cout.
--	--

246. FR - A=1, B=1, Cin=1. Sum/Cout ? Réponse : 3 décimal = 11_2 , donc $Sum=1$, $Cout=1$.	EN - A=1, B=1, Cin=1. Sum/Cout? Answer: Decimal 3 = 11_2 , so $Sum=1$, $Cout=1$.
---	---

247. FR - Comment utiliseriez-vous ou vérifieriez-vous full adder dans un circuit réel ? Réponse : Les full adders peuvent être chaînés pour former un adder multi-bit.	EN - How would you use or verify full adder in a real circuit? Answer: Full adders can be chained to form a multi-bit adder.
--	---

248. FR - Quel piège d'entretien ou de conception faut-il connaître concernant full adder ? Réponse : Piège: le ripple carry limite la vitesse car le carry traverse plusieurs étages.	EN - What interview or design trap should you know about full adder? Answer: Trap: ripple carry limits speed because carry propagates through multiple stages.
---	---

249. FR - Qu'est-ce que ripple-carry adder ? Expliquez le principe hardware. Réponse : Dans un ripple-carry adder, chaque Cout alimente le Cin du bit suivant.	EN - What is ripple-carry adder? Explain the hardware principle. Answer: In a ripple-carry adder, each Cout feeds the next bit's Cin.
---	--

250. FR - Quatre étages ont chacun 2 ns de délai carry. Délai carry pire cas approximatif ? Réponse : Environ 8 ns.	EN - Four stages each have 2 ns carry delay. Approximate worst-case carry delay? Answer: About 8 ns.
--	---

251. FR - Comment utiliseriez-vous ou vérifieriez-vous ripple-carry adder dans un circuit réel ? Réponse : Simple et compact, mais lent pour de grandes largeurs.	EN - How would you use or verify ripple-carry adder in a real circuit? Answer: Simple and compact, but slow for wide words.
--	--

252. FR - Quel piège d'entretien ou de conception faut-il connaître concernant ripple-carry adder ? Réponse : Piège: le délai de Sum final peut inclure un délai supplémentaire après le dernier carry.	EN - What interview or design trap should you know about ripple-carry adder? Answer: Trap: final Sum delay may include an additional delay after the last carry.
253. FR - Qu'est-ce que soustraction par complément à deux ? Expliquez le principe hardware. Réponse : A-B peut être réalisé comme $A + (\neg B) + 1$.	EN - What is subtraction using two's complement? Explain the hardware principle. Answer: A-B can be implemented as $A + (\neg B) + 1$.
254. FR - Calculez 0101-0011 sur 4 bits. Réponse : $0101 + 1100 + 1 = 0010$ avec carry hors mot, donc résultat 2.	EN - Calculate 0101-0011 on 4 bits. Answer: $0101 + 1100 + 1 = 0010$ with carry out, so result is 2.
255. FR - Comment utiliseriez-vous ou vérifieriez-vous soustraction par complément à deux dans un circuit réel ? Réponse : Permet de partager un même adder pour addition et soustraction.	EN - How would you use or verify subtraction using two's complement in a real circuit? Answer: Allows the same adder to perform addition and subtraction.
256. FR - Quel piège d'entretien ou de conception faut-il connaître concernant soustraction par complément à deux ? Réponse : Piège: overflow signé et carry non signé sont deux notions différentes.	EN - What interview or design trap should you know about subtraction using two's complement? Answer: Trap: signed overflow and unsigned carry are different concepts.
257. FR - Qu'est-ce que overflow signé ? Expliquez le principe hardware. Réponse : En complément à deux, overflow survient quand deux opérandes de même signe produisent un résultat de signe opposé.	EN - What is signed overflow? Explain the hardware principle. Answer: In two's complement, overflow occurs when same-sign operands produce an opposite-sign result.
258. FR - 0111 (+7) + 0001 (+1) sur 4 bits signés donne 1000. Overflow ? Réponse : Oui, +8 n'est pas représentable sur 4 bits signés (-8..+7).	EN - 0111 (+7) + 0001 (+1) in 4-bit signed gives 1000. Overflow? Answer: Yes, +8 is not representable in 4-bit signed range (-8..+7).
259. FR - Comment utiliseriez-vous ou vérifieriez-vous overflow signé dans un circuit réel ? Réponse : La détection d'overflow est essentielle dans ALU signées.	EN - How would you use or verify signed overflow in a real circuit? Answer: Overflow detection is essential in signed ALUs.
260. FR - Quel piège d'entretien ou de conception faut-il connaître concernant overflow signé ? Réponse : Piège: 1000 représente -8 en 4-bit signé, pas +8.	EN - What interview or design trap should you know about signed overflow? Answer: Trap: 1000 represents -8 in 4-bit signed, not +8.

14. Latches et mémoire bistable / Latches and Bistable Memory

261. FR - Qu'est-ce que SR latch NOR ? Expliquez le principe hardware. Réponse : Le latch SR à NOR est actif haut: S met Q à 1, R remet Q à 0.	EN - What is NOR SR latch? Explain the hardware principle. Answer: A NOR SR latch is active-high: S sets Q to 1, R resets Q to 0.
262. FR - S=0,R=0 après un état Q=1. Que fait le latch ? Réponse : Il mémorise Q=1.	EN - S=0,R=0 after Q=1. What does the latch do? Answer: It holds Q=1.
263. FR - Comment utiliseriez-vous ou vérifieriez-vous SR latch NOR dans un circuit réel ? Réponse : Il démontre la mémoire par rétroaction croisée.	EN - How would you use or verify NOR SR latch in a real circuit? Answer: It demonstrates memory through cross-coupled feedback.
264. FR - Quel piège d'entretien ou de conception faut-il connaître concernant SR latch NOR ? Réponse : Piège: S=R=1 est une condition interdite/ambiguë pour la version NOR.	EN - What interview or design trap should you know about NOR SR latch? Answer: Trap: S=R=1 is a forbidden/ambiguous condition for the NOR version.

265. FR - Qu'est-ce que SR latch NAND ? Expliquez le principe hardware. Réponse : Le latch SR à NAND utilise généralement des entrées actives basses /S et /R.	EN - What is NAND SR latch? Explain the hardware principle. Answer: A NAND SR latch generally uses active-low /S and /R inputs.
266. FR - /S=0,/R=1. Effet ? Réponse : Set: Q=1.	EN - /S=0,/R=1. Effect? Answer: Set: Q=1.
267. FR - Comment utiliseriez-vous ou vérifieriez-vous SR latch NAND dans un circuit réel ? Réponse : Bien distinguer la polarité des commandes selon la réalisation.	EN - How would you use or verify NAND SR latch in a real circuit? Answer: Clearly distinguish control polarity by implementation.
268. FR - Quel piège d'entretien ou de conception faut-il connaître concernant SR latch NAND ? Réponse : Piège: la combinaison interdite devient /S=/R=0 pour la version NAND active basse.	EN - What interview or design trap should you know about NAND SR latch? Answer: Trap: the forbidden combination becomes /S=/R=0 for the active-low NAND version.
269. FR - Qu'est-ce que D latch ? Expliquez le principe hardware. Réponse : Le D latch est transparent lorsque EN est actif et mémorise D lorsque EN devient inactif.	EN - What is D latch? Explain the hardware principle. Answer: A D latch is transparent while EN is active and holds D when EN becomes inactive.
270. FR - EN=1 et D passe 0→1. Que fait Q idéalement ? Réponse : Q suit D et passe à 1.	EN - EN=1 and D changes 0→1. What does ideal Q do? Answer: Q follows D and becomes 1.
271. FR - Comment utiliseriez-vous ou vérifieriez-vous D latch dans un circuit réel ? Réponse : Utile pour certaines architectures mais plus délicat temporellement qu'un flip-flop edge-triggered.	EN - How would you use or verify D latch in a real circuit? Answer: Useful in some architectures but timing is more delicate than edge-triggered flip-flops.
272. FR - Quel piège d'entretien ou de conception faut-il connaître concernant D latch ? Réponse : Piège: latch est level-sensitive; flip-flop est généralement edge-triggered.	EN - What interview or design trap should you know about D latch? Answer: Trap: a latch is level-sensitive; a flip-flop is generally edge-triggered.
273. FR - Qu'est-ce que latch involontaire ? Expliquez le principe hardware. Réponse : Une logique combinatoire incomplète peut créer un latch si la sortie doit conserver sa valeur dans certains cas.	EN - What is unintended latch? Explain the hardware principle. Answer: Incomplete combinational logic can infer a latch if the output must retain its value in some cases.
274. FR - Pourquoi un 'if' sans else peut-il créer un latch dans une description combinatoire ? Réponse : Parce qu'aucune nouvelle valeur n'est définie lorsque la condition est fausse, donc l'ancienne valeur doit être mémorisée.	EN - Why can an if without else create a latch in combinational logic? Answer: Because no new value is defined when the condition is false, so the old value must be retained.
275. FR - Comment utiliseriez-vous ou vérifieriez-vous latch involontaire dans un circuit réel ? Réponse : Toujours donner des valeurs par défaut ou couvrir toutes les branches si aucun latch n'est voulu.	EN - How would you use or verify unintended latch in a real circuit? Answer: Give defaults or cover all branches when no latch is intended.
276. FR - Quel piège d'entretien ou de conception faut-il connaître concernant latch involontaire ? Réponse : Piège: un latch involontaire peut passer la simulation de cas simples mais échouer en timing réel.	EN - What interview or design trap should you know about unintended latch? Answer: Trap: an unintended latch may pass simple simulations but fail real timing.
277. FR - Qu'est-ce que setup/hold d'un latch ? Expliquez le principe hardware. Réponse : Même un latch possède des contraintes temporelles autour de sa fermeture/ouverture; la transparence crée des possibilités de time borrowing.	EN - What is latch setup/hold? Explain the hardware principle. Answer: A latch also has timing constraints around opening/closing; transparency enables time borrowing.

278. FR - Pourquoi l'analyse de timing avec latches est-elle souvent plus complexe qu'avec des flip-flops ? Réponse : Parce que les fenêtres de transparence permettent à un signal de traverser pendant une partie du cycle et déplacent les frontières temporelles.	EN - Why is latch timing analysis often more complex than flip-flop timing? Answer: Because transparency windows allow signals to pass during part of the cycle and shift timing boundaries.
279. FR - Comment utiliseriez-vous ou vérifieriez-vous setup/hold d'un latch dans un circuit réel ? Réponse : Comprendre ce concept aide à reconnaître pourquoi beaucoup de designs FPGA préfèrent les flip-flops.	EN - How would you use or verify latch setup/hold in a real circuit? Answer: Understanding this explains why many FPGA designs prefer flip-flops.
280. FR - Quel piège d'entretien ou de conception faut-il connaître concernant setup/hold d'un latch ? Réponse : Piège: 'latch = mauvais' est trop simpliste; il peut être intentionnel dans certaines architectures ASIC.	EN - What interview or design trap should you know about latch setup/hold? Answer: Trap: 'latch = bad' is too simplistic; it may be intentional in some ASIC architectures.

15. Flip-flops D, JK, T et contrôles / D, JK, T Flip-Flops and Controls

281. FR - Qu'est-ce que D flip-flop ? Expliquez le principe hardware. Réponse : Le D flip-flop échantillonne D au front actif de clock et conserve cette valeur jusqu'au prochain front.	EN - What is D flip-flop? Explain the hardware principle. Answer: A D flip-flop samples D on the active clock edge and holds that value until the next edge.
282. FR - D=1 juste avant un front montant valide. Q après clock-to-Q ? Réponse : Q=1.	EN - D=1 just before a valid rising edge. Q after clock-to-Q? Answer: Q=1.
283. FR - Comment utiliseriez-vous ou vérifieriez-vous D flip-flop dans un circuit réel ? Réponse : C'est le registre de base de la logique synchrone moderne.	EN - How would you use or verify D flip-flop in a real circuit? Answer: It is the basic register element of modern synchronous logic.
284. FR - Quel piège d'entretien ou de conception faut-il connaître concernant D flip-flop ? Réponse : Piège: D doit respecter setup et hold autour du front.	EN - What interview or design trap should you know about D flip-flop? Answer: Trap: D must meet setup and hold around the edge.
285. FR - Qu'est-ce que JK flip-flop ? Expliquez le principe hardware. Réponse : Le JK généralise SR sans état interdit classique: J=K=1 provoque un toggle.	EN - What is JK flip-flop? Explain the hardware principle. Answer: The JK generalizes SR without the classic forbidden state: J=K=1 toggles.
286. FR - Q=0, J=1, K=1 au front. Nouveau Q ? Réponse : 1.	EN - Q=0, J=1, K=1 at the edge. New Q? Answer: 1.
287. FR - Comment utiliseriez-vous ou vérifieriez-vous JK flip-flop dans un circuit réel ? Réponse : Historique et utile pour comprendre counters et transformations de flip-flops.	EN - How would you use or verify JK flip-flop in a real circuit? Answer: Historical and useful for understanding counters and flip-flop transformations.
288. FR - Quel piège d'entretien ou de conception faut-il connaître concernant JK flip-flop ? Réponse : Piège: les implémentations modernes utilisent souvent D flip-flops même si la fonction logique correspond à JK.	EN - What interview or design trap should you know about JK flip-flop? Answer: Trap: modern implementations often use D flip-flops even when the desired function is JK-like.
289. FR - Qu'est-ce que T flip-flop ? Expliquez le principe hardware. Réponse : Le T flip-flop conserve Q si T=0 et toggle Q si T=1.	EN - What is T flip-flop? Explain the hardware principle. Answer: A T flip-flop holds Q if T=0 and toggles Q if T=1.
290. FR - Q=1, T=1 au front. Nouveau Q ? Réponse : 0.	EN - Q=1, T=1 at the edge. New Q? Answer: 0.

291. FR - Comment utiliseriez-vous ou vérifieriez-vous T flip-flop dans un circuit réel ? Réponse : Très intuitif pour diviseurs par 2 et compteurs.	EN - How would you use or verify T flip-flop in a real circuit? Answer: Very intuitive for divide-by-2 circuits and counters.
292. FR - Quel piège d'entretien ou de conception faut-il connaître concernant T flip-flop ? Réponse : Piège: une bascule T peut être réalisée avec $D=Q \text{ XOR } T$.	EN - What interview or design trap should you know about T flip-flop? Answer: Trap: a T flip-flop can be implemented using $D=Q \text{ XOR } T$.
293. FR - Qu'est-ce que asynchronous reset/set ? Expliquez le principe hardware. Réponse : Un reset/set asynchrone agit indépendamment de l'horloge.	EN - What is asynchronous reset/set? Explain the hardware principle. Answer: An asynchronous reset/set acts independently of the clock.
294. FR - Clock arrêté, async RESET actif. Q doit-il changer ? Réponse : Oui, selon la spécification du composant.	EN - Clock stopped, async RESET asserted. Should Q change? Answer: Yes, according to the component specification.
295. FR - Comment utiliseriez-vous ou vérifieriez-vous asynchronous reset/set dans un circuit réel ? Réponse : Utile pour initialisation rapide, mais la désactivation doit respecter les règles de recovery/removal.	EN - How would you use or verify asynchronous reset/set in a real circuit? Answer: Useful for rapid initialization, but deassertion must satisfy recovery/removal rules.
296. FR - Quel piège d'entretien ou de conception faut-il connaître concernant asynchronous reset/set ? Réponse : Piège: déassertion asynchrone près d'un front peut créer métastabilité ou états incohérents.	EN - What interview or design trap should you know about asynchronous reset/set? Answer: Trap: asynchronous deassertion near an edge can create metastability or inconsistent states.
297. FR - Qu'est-ce que clock enable ? Expliquez le principe hardware. Réponse : Un clock enable décide si le registre charge une nouvelle donnée au front sans modifier la clock elle-même.	EN - What is clock enable? Explain the hardware principle. Answer: A clock enable decides whether a register loads new data at the edge without modifying the clock itself.
298. FR - EN=0 au front actif. Que fait Q ? Réponse : Il conserve sa valeur.	EN - EN=0 at the active edge. What does Q do? Answer: It holds its value.
299. FR - Comment utiliseriez-vous ou vérifieriez-vous clock enable dans un circuit réel ? Réponse : Préférable au gating combinatoire de clock dans de nombreux FPGA.	EN - How would you use or verify clock enable in a real circuit? Answer: Preferable to combinational clock gating in many FPGAs.
300. FR - Quel piège d'entretien ou de conception faut-il connaître concernant clock enable ? Réponse : Piège: CE ne réduit pas toujours toute la consommation clock-tree; il évite surtout des changements de données/register.	EN - What interview or design trap should you know about clock enable? Answer: Trap: CE does not always eliminate all clock-tree power; it mainly prevents data/register updates.

16. Registres et shift registers / Registers and Shift Registers

301. FR - Qu'est-ce que registre parallèle ? Expliquez le principe hardware. Réponse : Un registre parallèle mémorise plusieurs bits simultanément sur un même événement de clock.	EN - What is parallel register? Explain the hardware principle. Answer: A parallel register stores multiple bits simultaneously on one clock event.
302. FR - Un registre 8 bits charge D=0xA5 au front. Q après clock-to-Q ? Réponse : 0xA5.	EN - An 8-bit register loads D=0xA5 at the edge. Q after clock-to-Q? Answer: 0xA5.
303. FR - Comment utiliseriez-vous ou vérifieriez-vous registre parallèle dans un circuit réel ? Réponse : Utilisé pour pipeline, buffering et stockage d'état.	EN - How would you use or verify parallel register in a real circuit? Answer: Used for pipelining, buffering, and state storage.

304. FR - Quel piège d'entretien ou de conception faut-il connaître concernant registre parallèle ? Réponse : Piège: largeur, reset value et enable doivent être définis explicitement.	EN - What interview or design trap should you know about parallel register? Answer: Trap: width, reset value, and enable must be explicitly defined.
305. FR - Qu'est-ce que SISO shift register ? Expliquez le principe hardware. Réponse : SISO décale les données série à travers une chaîne de flip-flops et ressort en série.	EN - What is SISO shift register? Explain the hardware principle. Answer: SISO shifts serial data through a flip-flop chain and outputs serially.
306. FR - Dans un SISO 4 bits, combien de clocks pour qu'un nouveau bit atteigne la dernière cellule ? Réponse : Quatre fronts de décalage selon la convention d'entrée/sortie.	EN - In a 4-bit SISO, how many clocks for a new bit to reach the last stage? Answer: Four shift edges depending on input/output convention.
307. FR - Comment utiliseriez-vous ou vérifieriez-vous SISO shift register dans un circuit réel ? Réponse : Peut créer un retard discret en nombre de cycles.	EN - How would you use or verify SISO shift register in a real circuit? Answer: Can create a discrete delay in clock cycles.
308. FR - Quel piège d'entretien ou de conception faut-il connaître concernant SISO shift register ? Réponse : Piège: préciser direction du shift et ordre des bits.	EN - What interview or design trap should you know about SISO shift register? Answer: Trap: specify shift direction and bit ordering.
309. FR - Qu'est-ce que SIPO shift register ? Expliquez le principe hardware. Réponse : SIPO convertit un flux série en mot parallèle après N clocks.	EN - What is SIPO shift register? Explain the hardware principle. Answer: SIPO converts a serial stream to a parallel word after N clocks.
310. FR - Pour recevoir 8 bits, combien de pulses de clock faut-il au minimum ? Réponse : 8.	EN - To receive 8 bits, how many clock pulses are needed at minimum? Answer: 8.
311. FR - Comment utiliseriez-vous ou vérifieriez-vous SIPO shift register dans un circuit réel ? Réponse : Concept de base des récepteurs série simples.	EN - How would you use or verify SIPO shift register in a real circuit? Answer: Basic concept behind simple serial receivers.
312. FR - Quel piège d'entretien ou de conception faut-il connaître concernant SIPO shift register ? Réponse : Piège: framing et synchronisation ne sont pas fournis automatiquement par le shift register.	EN - What interview or design trap should you know about SIPO shift register? Answer: Trap: framing and synchronization are not automatically provided by the shift register.
313. FR - Qu'est-ce que PISO shift register ? Expliquez le principe hardware. Réponse : PISO charge un mot en parallèle puis le décale en série.	EN - What is PISO shift register? Explain the hardware principle. Answer: PISO loads a word in parallel and then shifts it out serially.
314. FR - Un mot 8 bits est chargé puis décalé un bit par clock. Combien de clocks pour transmettre tout le mot ? Réponse : 8 clocks après la phase de load.	EN - An 8-bit word is loaded then shifted one bit per clock. How many clocks to transmit it? Answer: 8 clocks after the load phase.
315. FR - Comment utiliseriez-vous ou vérifieriez-vous PISO shift register dans un circuit réel ? Réponse : Utile pour étendre des sorties ou sérialiser des données.	EN - How would you use or verify PISO shift register in a real circuit? Answer: Useful for output expansion or serialization.
316. FR - Quel piège d'entretien ou de conception faut-il connaître concernant PISO shift register ? Réponse : Piège: définir quel bit sort en premier, MSB-first ou LSB-first.	EN - What interview or design trap should you know about PISO shift register? Answer: Trap: define which bit is sent first, MSB-first or LSB-first.
317. FR - Qu'est-ce que universal shift register ? Expliquez le principe hardware. Réponse : Un universal shift register peut typiquement hold, shift left, shift right et parallel load selon des bits de mode.	EN - What is universal shift register? Explain the hardware principle. Answer: A universal shift register can typically hold, shift left, shift right, and parallel load according to mode bits.

318. FR - Deux bits de mode donnent combien de commandes distinctes possibles ? Réponse : 4.	EN - Two mode bits allow how many distinct commands? Answer: 4.
319. FR - Comment utiliseriez-vous ou vérifieriez-vous universal shift register dans un circuit réel ? Réponse : Il combine multiplexeurs d'entrée et flip-flops.	EN - How would you use or verify universal shift register in a real circuit? Answer: It combines input multiplexers with flip-flops.
320. FR - Quel piège d'entretien ou de conception faut-il connaître concernant universal shift register ? Réponse : Piège: les modes doivent être mutuellement exclusifs et définis pour toutes les combinaisons.	EN - What interview or design trap should you know about universal shift register? Answer: Trap: modes should be mutually exclusive and defined for all combinations.

17. Compteurs / Counters

321. FR - Qu'est-ce que compteur binaire synchrone ? Expliquez le principe hardware. Réponse : Tous les flip-flops d'un compteur synchrone reçoivent la même clock; la logique décide quels bits toggleront.	EN - What is synchronous binary counter? Explain the hardware principle. Answer: All flip-flops in a synchronous counter share the same clock; logic determines which bits toggle.
322. FR - Un compteur 4 bits va de 1111 puis reçoit un increment. Nouvelle valeur ? Réponse : 0000 avec overflow/carry éventuel.	EN - A 4-bit counter is at 1111 and receives an increment. New value? Answer: 0000 with possible overflow/carry.
323. FR - Comment utiliseriez-vous ou vérifieriez-vous compteur binaire synchrone dans un circuit réel ? Réponse : Préféré aux ripple counters pour des timings plus prévisibles.	EN - How would you use or verify synchronous binary counter in a real circuit? Answer: Preferred over ripple counters for more predictable timing.
324. FR - Quel piège d'entretien ou de conception faut-il connaître concernant compteur binaire synchrone ? Réponse : Piège: définir comportement au wrap, enable et reset.	EN - What interview or design trap should you know about synchronous binary counter? Answer: Trap: define wrap behavior, enable, and reset.
325. FR - Qu'est-ce que ripple counter ? Expliquez le principe hardware. Réponse : Dans un ripple counter, la sortie d'un étage clocke le suivant, créant des transitions échelonnées.	EN - What is ripple counter? Explain the hardware principle. Answer: In a ripple counter, one stage output clocks the next, causing staggered transitions.
326. FR - Chaque FF a 5 ns de délai. Un compteur ripple 4 bits peut prendre environ combien pour stabiliser tous les bits ? Réponse : Jusqu'à environ 20 ns dans le pire cas simplifié.	EN - Each FF has 5 ns delay. Roughly how long can a 4-bit ripple counter take to settle? Answer: Up to about 20 ns in a simplified worst case.
327. FR - Comment utiliseriez-vous ou vérifieriez-vous ripple counter dans un circuit réel ? Réponse : Simple pour division de fréquence, moins adapté aux décodages rapides.	EN - How would you use or verify ripple counter in a real circuit? Answer: Simple for frequency division, less suitable for fast decoding.
328. FR - Quel piège d'entretien ou de conception faut-il connaître concernant ripple counter ? Réponse : Piège: les états intermédiaires peuvent provoquer de faux décodages/glitches.	EN - What interview or design trap should you know about ripple counter? Answer: Trap: intermediate states can produce false decodes/glitches.
329. FR - Qu'est-ce que modulo-N counter ? Expliquez le principe hardware. Réponse : Un compteur modulo N possède N états avant répétition.	EN - What is modulo-N counter? Explain the hardware principle. Answer: A modulo-N counter has N states before repeating.
330. FR - Combien de bits minimum pour un compteur modulo 10 ? Réponse : 4 bits.	EN - Minimum bits for a modulo-10 counter? Answer: 4 bits.

331. FR - Comment utiliseriez-vous ou vérifieriez-vous modulo-N counter dans un circuit réel ? Réponse : La logique de reset/load limite la séquence aux états désirés.	EN - How would you use or verify modulo-N counter in a real circuit? Answer: Reset/load logic restricts the sequence to desired states.
332. FR - Quel piège d'entretien ou de conception faut-il connaître concernant modulo-N counter ? Réponse : Piège: les états inutilisés doivent avoir un comportement de récupération défini.	EN - What interview or design trap should you know about modulo-N counter? Answer: Trap: unused states should have a defined recovery behavior.
333. FR - Qu'est-ce que ring counter ? Expliquez le principe hardware. Réponse : Un ring counter fait circuler un seul bit actif dans un shift register.	EN - What is ring counter? Explain the hardware principle. Answer: A ring counter circulates one active bit through a shift register.
334. FR - Ring counter 4 bits initialisé 0001 et shift gauche circulaire. Séquence suivante ? Réponse : 0010, 0100, 1000, 0001 selon convention.	EN - 4-bit ring counter initialized 0001 with circular left shift. Next sequence? Answer: 0010, 0100, 1000, 0001 depending on convention.
335. FR - Comment utiliseriez-vous ou vérifieriez-vous ring counter dans un circuit réel ? Réponse : Produit naturellement des phases one-hot.	EN - How would you use or verify ring counter in a real circuit? Answer: Naturally produces one-hot phases.
336. FR - Quel piège d'entretien ou de conception faut-il connaître concernant ring counter ? Réponse : Piège: si initialisé 0000, il peut rester bloqué sans logique de correction.	EN - What interview or design trap should you know about ring counter? Answer: Trap: if initialized to 0000, it may remain stuck without correction logic.
337. FR - Qu'est-ce que Johnson counter ? Expliquez le principe hardware. Réponse : Un Johnson counter réinjecte l'inverse du dernier bit et produit $2N$ états avec N flip-flops.	EN - What is Johnson counter? Explain the hardware principle. Answer: A Johnson counter feeds back the inverted last bit and produces $2N$ states with N flip-flops.
338. FR - Combien d'états pour 4 flip-flops ? Réponse : 8 états.	EN - How many states for 4 flip-flops? Answer: 8 states.
339. FR - Comment utiliseriez-vous ou vérifieriez-vous Johnson counter dans un circuit réel ? Réponse : Utile pour séquences faciles à décoder.	EN - How would you use or verify Johnson counter in a real circuit? Answer: Useful for easily decoded sequences.
340. FR - Quel piège d'entretien ou de conception faut-il connaître concernant Johnson counter ? Réponse : Piège: la séquence dépend du sens du shift et de la convention de feedback.	EN - What interview or design trap should you know about Johnson counter? Answer: Trap: sequence depends on shift direction and feedback convention.

18. Clock, fréquence, période et duty cycle / Clock, Frequency, Period, and Duty Cycle

341. FR - Qu'est-ce que fréquence et période ? Expliquez le principe hardware. Réponse : La fréquence f est le nombre de cycles par seconde et la période T la durée d'un cycle; $f=1/T$.	EN - What is frequency and period? Explain the hardware principle. Answer: Frequency f is cycles per second and period T is the duration of one cycle; $f=1/T$.
342. FR - $T=20\ \mu\text{s}$. Calculez f. Réponse : $f=1/(20\times 10^{-6})=50\ \text{kHz}$.	EN - $T=20\ \mu\text{s}$. Calculate f. Answer: $f=1/(20\times 10^{-6})=50\ \text{kHz}$.
343. FR - Comment utiliseriez-vous ou vérifieriez-vous fréquence et période dans un circuit réel ? Réponse : Toujours convertir correctement ns, μs , ms avant le calcul.	EN - How would you use or verify frequency and period in a real circuit? Answer: Always convert ns, μs , ms correctly before calculating.

344. FR - Quel piège d'entretien ou de conception faut-il connaître concernant fréquence et période ? Réponse : Piège: 1 MHz correspond à 1 μ s de période, 100 MHz à 10 ns.	EN - What interview or design trap should you know about frequency and period? Answer: Trap: 1 MHz corresponds to 1 μ s period, 100 MHz to 10 ns.
345. FR - Qu'est-ce que duty cycle ? Expliquez le principe hardware. Réponse : Le duty cycle D est la fraction de période passée à l'état actif: $D = T_{on}/T \times 100\%$.	EN - What is duty cycle? Explain the hardware principle. Answer: Duty cycle D is the fraction of a period spent active: $D = T_{on}/T \times 100\%$.
346. FR - T=10 μs et Ton=3 μs. Duty cycle ? Réponse : 30 %.	EN - T=10 μs and Ton=3 μs. Duty cycle? Answer: 30%.
347. FR - Comment utiliseriez-vous ou vérifieriez-vous duty cycle dans un circuit réel ? Réponse : Important pour PWM, clocks non symétriques et temps d'activation.	EN - How would you use or verify duty cycle in a real circuit? Answer: Important for PWM, non-symmetric clocks, and activation time.
348. FR - Quel piège d'entretien ou de conception faut-il connaître concernant duty cycle ? Réponse : Piège: préciser si l'état actif est HIGH ou LOW pour un signal actif bas.	EN - What interview or design trap should you know about duty cycle? Answer: Trap: specify whether the active state is HIGH or LOW for an active-low signal.
349. FR - Qu'est-ce que Ton et Toff à partir de f et duty ? Expliquez le principe hardware. Réponse : Une fois T connu, $T_{on} = D \cdot T$ et $T_{off} = T - T_{on}$.	EN - What is Ton and Toff from f and duty? Explain the hardware principle. Answer: Once T is known, $T_{on} = D \cdot T$ and $T_{off} = T - T_{on}$.
350. FR - f=20 kHz et D=25 %. Calculez T, Ton, Toff. Réponse : T=50 μ s; Ton=12,5 μ s; Toff=37,5 μ s.	EN - f=20 kHz and D=25%. Calculate T, Ton, Toff. Answer: T=50 μ s; Ton=12.5 μ s; Toff=37.5 μ s.
351. FR - Comment utiliseriez-vous ou vérifieriez-vous Ton et Toff à partir de f et duty dans un circuit réel ? Réponse : Ce calcul est classique pour dimensionner PWM, monostables et fenêtres temporelles.	EN - How would you use or verify Ton and Toff from f and duty in a real circuit? Answer: This calculation is classic for sizing PWM, monostables, and timing windows.
352. FR - Quel piège d'entretien ou de conception faut-il connaître concernant Ton et Toff à partir de f et duty ? Réponse : Piège: ne pas appliquer 25 % à la fréquence; le duty s'applique à la période/temps.	EN - What interview or design trap should you know about Ton and Toff from f and duty? Answer: Trap: do not apply 25% to frequency; duty applies to period/time.
353. FR - Qu'est-ce que phase shift ? Expliquez le principe hardware. Réponse : Le déphasage entre deux signaux de même fréquence peut s'exprimer par $\phi = \Delta t/T \times 360^\circ$.	EN - What is phase shift? Explain the hardware principle. Answer: Phase shift between same-frequency signals can be expressed as $\phi = \Delta t/T \times 360^\circ$.
354. FR - T=10 ns et Δt=2,5 ns. Phase ? Réponse : 90°.	EN - T=10 ns and Δt=2.5 ns. Phase? Answer: 90°.
355. FR - Comment utiliseriez-vous ou vérifieriez-vous phase shift dans un circuit réel ? Réponse : Utile pour clocks multi-phases et analyse de timing relative.	EN - How would you use or verify phase shift in a real circuit? Answer: Useful for multi-phase clocks and relative timing analysis.
356. FR - Quel piège d'entretien ou de conception faut-il connaître concernant phase shift ? Réponse : Piège: phase en degrés n'est pertinente que pour des signaux périodiques de même fréquence de référence.	EN - What interview or design trap should you know about phase shift? Answer: Trap: phase in degrees is meaningful only for periodic signals with the same reference frequency.
357. FR - Qu'est-ce que minimum pulse width ? Expliquez le principe hardware. Réponse : Les composants imposent parfois une durée minimale HIGH ou LOW pour qu'une clock/reset soit reconnue correctement.	EN - What is minimum pulse width? Explain the hardware principle. Answer: Components may require a minimum HIGH or LOW duration for a clock/reset to be recognized correctly.

358. FR - Une entrée exige pulse width min 8 ns; une impulsion de 5 ns est-elle garantie détectée ? Réponse : Non.	EN - An input requires 8 ns minimum pulse width; is a 5 ns pulse guaranteed detected? Answer: No.
359. FR - Comment utiliseriez-vous ou vérifieriez-vous minimum pulse width dans un circuit réel ? Réponse : Vérifier ces paramètres pour clocks, resets, enables et monostables.	EN - How would you use or verify minimum pulse width in a real circuit? Answer: Check these parameters for clocks, resets, enables, and one-shots.
360. FR - Quel piège d'entretien ou de conception faut-il connaître concernant minimum pulse width ? Réponse : Piège: fréquence moyenne correcte ne garantit pas des HIGH/LOW widths valides si duty cycle est extrême.	EN - What interview or design trap should you know about minimum pulse width? Answer: Trap: correct average frequency does not guarantee valid HIGH/LOW widths if duty cycle is extreme.
19. Fronts, délais et forme d'onde / Edges, Delays, and Waveform Shape	
361. FR - Qu'est-ce que rise time ? Expliquez le principe hardware. Réponse : Rise time est le temps de transition LOW→HIGH, souvent mesuré entre 10 % et 90 % de l'amplitude.	EN - What is rise time? Explain the hardware principle. Answer: Rise time is the LOW→HIGH transition time, often measured from 10% to 90% amplitude.
362. FR - Une sortie va de 0,33 V (10 %) à 2,97 V (90 %) en 4 ns sur un signal 3,3 V. tr ? Réponse : 4 ns.	EN - An output goes from 0.33 V (10%) to 2.97 V (90%) in 4 ns on a 3.3 V signal. tr? Answer: 4 ns.
363. FR - Comment utiliseriez-vous ou vérifieriez-vous rise time dans un circuit réel ? Réponse : Rise time dépend du driver, de la charge capacitive, des traces et du slew-rate.	EN - How would you use or verify rise time in a real circuit? Answer: Rise time depends on driver, capacitive load, traces, and slew rate.
364. FR - Quel piège d'entretien ou de conception faut-il connaître concernant rise time ? Réponse : Piège: une fréquence faible peut quand même avoir des fronts très rapides et donc des problèmes SI/EMI.	EN - What interview or design trap should you know about rise time? Answer: Trap: a low repetition frequency can still have very fast edges and therefore SI/EMI problems.
365. FR - Qu'est-ce que fall time ? Expliquez le principe hardware. Réponse : Fall time est le temps HIGH→LOW, souvent 90 %→10 %.	EN - What is fall time? Explain the hardware principle. Answer: Fall time is the HIGH→LOW transition time, often 90%→10%.
366. FR - Un signal descend de 4,5 V à 0,5 V entre t=12 ns et t=18 ns selon les seuils de mesure. tf ? Réponse : 6 ns.	EN - A signal falls from 4.5 V to 0.5 V between t=12 ns and t=18 ns at the measurement thresholds. tf? Answer: 6 ns.
367. FR - Comment utiliseriez-vous ou vérifieriez-vous fall time dans un circuit réel ? Réponse : Comparer tr et tf peut révéler asymétrie de drive ou charge.	EN - How would you use or verify fall time in a real circuit? Answer: Comparing tr and tf can reveal drive or load asymmetry.
368. FR - Quel piège d'entretien ou de conception faut-il connaître concernant fall time ? Réponse : Piège: les points 10/90 % ou 20/80 % dépendent de la spécification; toujours vérifier la convention.	EN - What interview or design trap should you know about fall time? Answer: Trap: 10/90% or 20/80% points depend on the specification; always check convention.
369. FR - Qu'est-ce que propagation delay tPLH ? Expliquez le principe hardware. Réponse : tPLH est le délai entre une transition d'entrée de référence et la transition de sortie LOW→HIGH.	EN - What is propagation delay tPLH? Explain the hardware principle. Answer: tPLH is delay from the reference input transition to an output LOW→HIGH transition.
370. FR - Entrée franchit 50 % à 10 ns, sortie LOW→HIGH franchit 50 % à 16 ns. tPLH ? Réponse : 6 ns.	EN - Input crosses 50% at 10 ns, output LOW→HIGH crosses 50% at 16 ns. tPLH? Answer: 6 ns.

371. FR - Comment utiliseriez-vous ou vérifieriez-vous propagation delay tPLH dans un circuit réel ? Réponse : Les datasheets donnent souvent tPLH et tPHL séparément.	EN - How would you use or verify propagation delay tPLH in a real circuit? Answer: Datasheets often specify tPLH and tPHL separately.
372. FR - Quel piège d'entretien ou de conception faut-il connaître concernant propagation delay tPLH ? Réponse : Piège: propagation delay n'est pas rise/fall time; l'un mesure décalage, l'autre pente de transition.	EN - What interview or design trap should you know about propagation delay tPLH? Answer: Trap: propagation delay is not rise/fall time; one measures timing shift, the other transition slope.
373. FR - Qu'est-ce que propagation delay tPHL ? Expliquez le principe hardware. Réponse : tPHL est le délai pour une transition de sortie HIGH→LOW après l'événement d'entrée.	EN - What is propagation delay tPHL? Explain the hardware principle. Answer: tPHL is delay for an output HIGH→LOW transition after the input event.
374. FR - Entrée à 50 % à 25 ns, sortie HIGH→LOW à 31 ns. tPHL ? Réponse : 6 ns.	EN - Input at 50% at 25 ns, output HIGH→LOW at 31 ns. tPHL? Answer: 6 ns.
375. FR - Comment utiliseriez-vous ou vérifieriez-vous propagation delay tPHL dans un circuit réel ? Réponse : La différence tPLH/tPHL peut déformer le duty cycle à travers une chaîne logique.	EN - How would you use or verify propagation delay tPHL in a real circuit? Answer: Difference between tPLH/tPHL can distort duty cycle through a logic chain.
376. FR - Quel piège d'entretien ou de conception faut-il connaître concernant propagation delay tPHL ? Réponse : Piège: multiplier naïvement un délai typique par N n'est qu'une approximation; utiliser worst-case pour conception garantie.	EN - What interview or design trap should you know about propagation delay tPHL? Answer: Trap: naively multiplying a typical delay by N is only an approximation; use worst-case for guaranteed design.
377. FR - Qu'est-ce que slew rate et charge capacitive ? Expliquez le principe hardware. Réponse : Une charge capacitive plus élevée ralentit les fronts et augmente le courant de commutation demandé au driver.	EN - What is slew rate and capacitive loading? Explain the hardware principle. Answer: Higher capacitive load slows edges and increases switching current demand on the driver.
378. FR - Si un même driver voit sa capacité de charge doubler dans un modèle RC simple, que devient approximativement le temps de montée ? Réponse : Il augmente approximativement proportionnellement, donc près du double dans ce modèle simplifié.	EN - If the same driver sees doubled load capacitance in a simple RC model, what happens approximately to rise time? Answer: It increases roughly proportionally, close to double in this simplified model.
379. FR - Comment utiliseriez-vous ou vérifieriez-vous slew rate et charge capacitive dans un circuit réel ? Réponse : Réduire fan-out, longueur de trace ou ajouter un buffer peut améliorer le front.	EN - How would you use or verify slew rate and capacitive loading in a real circuit? Answer: Reducing fan-out, trace length, or adding a buffer can improve the edge.
380. FR - Quel piège d'entretien ou de conception faut-il connaître concernant slew rate et charge capacitive ? Réponse : Piège: accélérer trop les fronts peut augmenter ringing, EMI et crosstalk.	EN - What interview or design trap should you know about slew rate and capacitive loading? Answer: Trap: making edges too fast can increase ringing, EMI, and crosstalk.

20. Setup, hold, clock-to-Q, skew, jitter et métastabilité / Setup, Hold, Clock-to-Q, Skew, Jitter, and Metastability

381. FR - Qu'est-ce que setup time ? Expliquez le principe hardware. Réponse : Setup time est la durée pendant laquelle D doit être stable avant le front actif de clock.	EN - What is setup time? Explain the hardware principle. Answer: Setup time is how long D must be stable before the active clock edge.
382. FR - Clock à 100 ns, tsetup=3 ns. Jusqu'à quel instant au plus tard D doit-il être stable ? Réponse : Au plus tard à 97 ns.	EN - Clock edge at 100 ns, tsetup=3 ns. By what latest time must D be stable? Answer: By 97 ns at the latest.

383. FR - Comment utiliseriez-vous ou vérifieriez-vous setup time dans un circuit réel ? Réponse : Les violations setup limitent la fréquence maximale du chemin synchrone.	EN - How would you use or verify setup time in a real circuit? Answer: Setup violations limit maximum synchronous path frequency.
384. FR - Quel piège d'entretien ou de conception faut-il connaître concernant setup time ? Réponse : Piège: setup est une exigence du registre récepteur, pas seulement un délai de la logique combinatoire.	EN - What interview or design trap should you know about setup time? Answer: Trap: setup is a receiving-register requirement, not merely a combinational-logic delay.
385. FR - Qu'est-ce que hold time ? Expliquez le principe hardware. Réponse : Hold time est la durée pendant laquelle D doit rester stable après le front actif.	EN - What is hold time? Explain the hardware principle. Answer: Hold time is how long D must remain stable after the active edge.
386. FR - Front à 100 ns, thold=1,5 ns. D doit rester stable jusqu'à ? Réponse : 101,5 ns.	EN - Edge at 100 ns, thold=1.5 ns. D must remain stable until? Answer: 101.5 ns.
387. FR - Comment utiliseriez-vous ou vérifieriez-vous hold time dans un circuit réel ? Réponse : Les problèmes hold sont des problèmes de chemin trop rapide et de skew, pas résolus en ralentissant la clock.	EN - How would you use or verify hold time in a real circuit? Answer: Hold problems are fast-path/skew problems and are not fixed by lowering clock frequency.
388. FR - Quel piège d'entretien ou de conception faut-il connaître concernant hold time ? Réponse : Piège: réduire la fréquence aide setup mais généralement pas hold.	EN - What interview or design trap should you know about hold time? Answer: Trap: lowering frequency helps setup but generally not hold.
389. FR - Qu'est-ce que clock-to-Q ? Expliquez le principe hardware. Réponse : Clock-to-Q est le délai entre le front actif du flip-flop source et la validité de sa sortie Q.	EN - What is clock-to-Q delay? Explain the hardware principle. Answer: Clock-to-Q is the delay between the source flip-flop's active edge and valid Q output.
390. FR - tCQ=2 ns, logique=5 ns, setup=1 ns, skew nul. Période minimale simplifiée ? Réponse : 8 ns, donc fmax≈125 MHz.	EN - tCQ=2 ns, logic=5 ns, setup=1 ns, zero skew. Simplified minimum period? Answer: 8 ns, so fmax≈125 MHz.
391. FR - Comment utiliseriez-vous ou vérifieriez-vous clock-to-Q dans un circuit réel ? Réponse : Ce calcul donne l'intuition d'un chemin register→logic→register.	EN - How would you use or verify clock-to-Q delay in a real circuit? Answer: This calculation gives intuition for a register→logic→register path.
392. FR - Quel piège d'entretien ou de conception faut-il connaître concernant clock-to-Q ? Réponse : Piège: les analyses réelles incluent skew, jitter, uncertainty, routing et variations PVT.	EN - What interview or design trap should you know about clock-to-Q delay? Answer: Trap: real analyses include skew, jitter, uncertainty, routing, and PVT variations.
393. FR - Qu'est-ce que clock skew ? Expliquez le principe hardware. Réponse : Clock skew est la différence de temps d'arrivée d'un même front de clock à deux registres.	EN - What is clock skew? Explain the hardware principle. Answer: Clock skew is the difference in arrival time of the same clock edge at two registers.
394. FR - Clock arrive au source à 10,0 ns et au destination à 10,6 ns. Skew destination-source ? Réponse : +0,6 ns.	EN - Clock arrives at source at 10.0 ns and destination at 10.6 ns. Destination-source skew? Answer: +0.6 ns.
395. FR - Comment utiliseriez-vous ou vérifieriez-vous clock skew dans un circuit réel ? Réponse : Le skew peut aider setup tout en détériorant hold, ou l'inverse.	EN - How would you use or verify clock skew in a real circuit? Answer: Skew can help setup while hurting hold, or vice versa.

396. FR - Quel piège d'entretien ou de conception faut-il connaître concernant clock skew ? Réponse : Piège: skew et jitter ne sont pas la même chose.	EN - What interview or design trap should you know about clock skew? Answer: Trap: skew and jitter are not the same thing.
397. FR - Qu'est-ce que jitter et métastabilité ? Expliquez le principe hardware. Réponse : Jitter est la variation temporelle d'un front d'un cycle à l'autre; métastabilité est l'état temporaire indéterminé d'un élément bistable lors d'une violation temporelle.	EN - What is jitter and metastability? Explain the hardware principle. Answer: Jitter is cycle-to-cycle edge timing variation; metastability is a temporary indeterminate state of a bistable element after a timing violation.
398. FR - Un signal asynchrone change dans la fenêtre setup/hold. Quel risque principal ? Réponse : Le premier flip-flop synchroniseur peut entrer en métastabilité.	EN - An asynchronous signal changes inside the setup/hold window. Main risk? Answer: The first synchronizer flip-flop may enter metastability.
399. FR - Comment utiliseriez-vous ou vérifieriez-vous jitter et métastabilité dans un circuit réel ? Réponse : Utiliser synchroniseurs, handshakes ou FIFOs CDC selon le type de donnée.	EN - How would you use or verify jitter and metastability in a real circuit? Answer: Use synchronizers, handshakes, or CDC FIFOs depending on data type.
400. FR - Quel piège d'entretien ou de conception faut-il connaître concernant jitter et métastabilité ? Réponse : Piège: on ne peut pas supprimer mathématiquement la métastabilité, seulement réduire sa probabilité de propagation.	EN - What interview or design trap should you know about jitter and metastability? Answer: Trap: metastability cannot be mathematically eliminated, only made less likely to propagate.

21. Glitches, hazards et race conditions / Glitches, Hazards, and Race Conditions

401. FR - Qu'est-ce que glitch ? Expliquez le principe hardware. Réponse : Un glitch est une impulsion indésirable brève causée souvent par des chemins ayant des délais différents.	EN - What is glitch? Explain the hardware principle. Answer: A glitch is a brief unwanted pulse often caused by unequal path delays.
402. FR - Deux chemins vers un OR diffèrent de 3 ns lors d'une transition. Que peut-on observer ? Réponse : Une impulsion brève d'environ quelques ns selon la logique et les transitions.	EN - Two paths into an OR differ by 3 ns during a transition. What may be observed? Answer: A brief pulse of a few ns depending on logic and transitions.
403. FR - Comment utiliseriez-vous ou vérifieriez-vous glitch dans un circuit réel ? Réponse : Les glitches sont souvent tolérables sur des données échantillonnées loin du front, mais dangereux sur clocks/resets/enables asynchrones.	EN - How would you use or verify glitch in a real circuit? Answer: Glitches are often tolerable on data sampled away from the edge, but dangerous on clocks/resets/asynchronous enables.
404. FR - Quel piège d'entretien ou de conception faut-il connaître concernant glitch ? Réponse : Piège: une simulation sans délais peut cacher un glitch physique.	EN - What interview or design trap should you know about glitch? Answer: Trap: zero-delay simulation can hide a physical glitch.
405. FR - Qu'est-ce que static-1 hazard ? Expliquez le principe hardware. Réponse : Un static-1 hazard survient quand la sortie devrait rester 1 mais peut brièvement tomber à 0 lors d'une transition.	EN - What is static-1 hazard? Explain the hardware principle. Answer: A static-1 hazard occurs when output should remain 1 but may briefly fall to 0 during a transition.
406. FR - Pourquoi un terme de consensus peut-il aider ? Réponse : Il crée un chemin logique qui maintient le 1 pendant la transition entre deux implicants.	EN - Why can a consensus term help? Answer: It creates a logic path that maintains 1 during the transition between implicants.
407. FR - Comment utiliseriez-vous ou vérifieriez-vous static-1 hazard dans un circuit réel ? Réponse : Important lorsque le signal contrôle directement un événement sensible.	EN - How would you use or verify static-1 hazard in a real circuit? Answer: Important when the signal directly controls a sensitive event.

408. FR - Quel piège d'entretien ou de conception faut-il connaître concernant static-1 hazard ? Réponse : Piège: une expression minimale K-map peut encore contenir un hazard.	EN - What interview or design trap should you know about static-1 hazard? Answer: Trap: a minimal K-map expression may still contain a hazard.
409. FR - Qu'est-ce que static-0 hazard ? Expliquez le principe hardware. Réponse : Un static-0 hazard est l'apparition brève d'un 1 alors que la sortie devrait rester 0.	EN - What is static-0 hazard? Explain the hardware principle. Answer: A static-0 hazard is a brief 1 when output should remain 0.
410. FR - Dans quelle structure est-il souvent analysé naturellement ? Réponse : Dans des formes POS/OR-AND avec chemins de délai différents.	EN - In what structure is it often naturally analyzed? Answer: In POS/OR-AND structures with unequal path delays.
411. FR - Comment utiliseriez-vous ou vérifieriez-vous static-0 hazard dans un circuit réel ? Réponse : La stratégie de suppression dépend de la forme logique et du signal critique.	EN - How would you use or verify static-0 hazard in a real circuit? Answer: Suppression strategy depends on logic form and signal criticality.
412. FR - Quel piège d'entretien ou de conception faut-il connaître concernant static-0 hazard ? Réponse : Piège: les hazards sont des phénomènes temporels, pas visibles uniquement dans la table de vérité statique.	EN - What interview or design trap should you know about static-0 hazard? Answer: Trap: hazards are timing phenomena, not visible from the static truth table alone.
413. FR - Qu'est-ce que dynamic hazard ? Expliquez le principe hardware. Réponse : Un dynamic hazard fait basculer la sortie plusieurs fois alors qu'elle ne devrait changer qu'une fois.	EN - What is dynamic hazard? Explain the hardware principle. Answer: A dynamic hazard causes output to toggle multiple times when it should change only once.
414. FR - Quel facteur favorise les dynamic hazards ? Réponse : Plusieurs niveaux logiques avec chemins de propagation différents.	EN - What factor promotes dynamic hazards? Answer: Multiple logic levels with different propagation paths.
415. FR - Comment utiliseriez-vous ou vérifieriez-vous dynamic hazard dans un circuit réel ? Réponse : Réduire les niveaux, synchroniser ou enregistrer les sorties peut limiter leur impact.	EN - How would you use or verify dynamic hazard in a real circuit? Answer: Reducing levels, synchronizing, or registering outputs can limit their impact.
416. FR - Quel piège d'entretien ou de conception faut-il connaître concernant dynamic hazard ? Réponse : Piège: éliminer tous les static hazards dans une structure appropriée peut aussi aider à prévenir certains dynamic hazards.	EN - What interview or design trap should you know about dynamic hazard? Answer: Trap: eliminating all static hazards in an appropriate structure can also help prevent some dynamic hazards.
417. FR - Qu'est-ce que race condition matérielle ? Expliquez le principe hardware. Réponse : Une race apparaît lorsque le résultat dépend de l'ordre temporel relatif de plusieurs changements presque simultanés.	EN - What is hardware race condition? Explain the hardware principle. Answer: A race occurs when the result depends on the relative timing order of nearly simultaneous changes.
418. FR - Deux contrôles asynchrones modifient un latch presque simultanément. Pourquoi le résultat peut-il être imprévisible ? Réponse : Parce que les délais réels déterminent lequel domine ou si une condition interdite est traversée.	EN - Two asynchronous controls change a latch almost simultaneously. Why can the result be unpredictable? Answer: Because real delays determine which one dominates or whether a forbidden condition is entered.
419. FR - Comment utiliseriez-vous ou vérifieriez-vous race condition matérielle dans un circuit réel ? Réponse : Les architectures synchrones réduisent fortement ce type de dépendance temporelle non contrôlée.	EN - How would you use or verify hardware race condition in a real circuit? Answer: Synchronous architectures greatly reduce this kind of uncontrolled timing dependence.
420. FR - Quel piège d'entretien ou de conception faut-il connaître concernant race condition matérielle ? Réponse : Piège: 'race' en HDL simulation et race physique sont liées conceptuellement mais pas toujours identiques.	EN - What interview or design trap should you know about hardware race condition? Answer: Trap: HDL simulation races and physical hardware races are conceptually related but not always identical.

22. Familles TTL/CMOS, courant, fan-out et noise margin / TTL/CMOS Families, Current, Fan-Out, and Noise Margin

421. FR - Qu'est-ce que TTL vs CMOS ? Expliquez le principe hardware. Réponse : TTL historique utilise des transistors bipolaires; CMOS utilise des MOSFET complémentaires et offre généralement très faible courant statique d'entrée.	EN - What is TTL vs CMOS? Explain the hardware principle. Answer: Historical TTL uses bipolar transistors; CMOS uses complementary MOSFETs and generally has very low static input current.
422. FR - Pourquoi une entrée CMOS flottante est-elle particulièrement indésirable ? Réponse : Sa très haute impédance la rend sensible au bruit et peut provoquer des commutations/courants indéterminés.	EN - Why is a floating CMOS input particularly undesirable? Answer: Its very high impedance makes it noise-sensitive and can cause indeterminate switching/current.
423. FR - Comment utiliseriez-vous ou vérifieriez-vous TTL vs CMOS dans un circuit réel ? Réponse : Toujours fixer les entrées inutilisées à un niveau défini selon datasheet.	EN - How would you use or verify TTL vs CMOS in a real circuit? Answer: Always tie unused inputs to a defined level according to the datasheet.
424. FR - Quel piège d'entretien ou de conception faut-il connaître concernant TTL vs CMOS ? Réponse : Piège: 'TTL=5 V' et 'CMOS=3,3 V' sont des simplifications historiques, pas des règles universelles modernes.	EN - What interview or design trap should you know about TTL vs CMOS? Answer: Trap: 'TTL=5 V' and 'CMOS=3.3 V' are historical simplifications, not universal modern rules.
425. FR - Qu'est-ce que courant source et sink ? Expliquez le principe hardware. Réponse : Source signifie fournir du courant depuis la sortie; sink signifie absorber le courant vers la masse.	EN - What is source and sink current? Explain the hardware principle. Answer: Source means supplying current from an output; sink means drawing current toward ground.
426. FR - Une LED est reliée VCC→R→LED→sortie et s'allume quand sortie LOW. Le GPIO source ou sink ? Réponse : Il sink le courant.	EN - An LED is connected VCC→R→LED→output and turns on when output is LOW. Does the GPIO source or sink? Answer: It sinks current.
427. FR - Comment utiliseriez-vous ou vérifieriez-vous courant source et sink dans un circuit réel ? Réponse : Vérifier IOL/IOH et VOL/VOH sous charge.	EN - How would you use or verify source and sink current in a real circuit? Answer: Check IOL/IOH and VOL/VOH under load.
428. FR - Quel piège d'entretien ou de conception faut-il connaître concernant courant source et sink ? Réponse : Piège: certains composants peuvent sink beaucoup plus qu'ils ne peuvent source.	EN - What interview or design trap should you know about source and sink current? Answer: Trap: some devices can sink much more current than they can source.
429. FR - Qu'est-ce que fan-out DC ? Expliquez le principe hardware. Réponse : Le fan-out DC est limité par les courants garantis HIGH et LOW entre driver et charges.	EN - What is DC fan-out? Explain the hardware principle. Answer: DC fan-out is limited by guaranteed HIGH and LOW currents between driver and loads.
430. FR - IOL(max)=8 mA et chaque entrée peut exiger IIL=0,8 mA. Fan-out LOW ? Réponse : 10.	EN - IOL(max)=8 mA and each input may require IIL=0.8 mA. LOW fan-out? Answer: 10.
431. FR - Comment utiliseriez-vous ou vérifieriez-vous fan-out DC dans un circuit réel ? Réponse : Calculer séparément conditions HIGH et LOW et prendre la plus restrictive.	EN - How would you use or verify DC fan-out in a real circuit? Answer: Calculate HIGH and LOW conditions separately and use the more restrictive one.
432. FR - Quel piège d'entretien ou de conception faut-il connaître concernant fan-out DC ? Réponse : Piège: fan-out AC/capacitif peut être plus restrictif que fan-out DC.	EN - What interview or design trap should you know about DC fan-out? Answer: Trap: AC/capacitive fan-out may be more restrictive than DC fan-out.

433. FR - Qu'est-ce que capacité d'entrée et vitesse ? Expliquez le principe hardware. Réponse : Chaque entrée ajoute une capacité; plusieurs charges augmentent le RC du driver et ralentissent les fronts.	EN - What is input capacitance and speed? Explain the hardware principle. Answer: Each input adds capacitance; multiple loads increase driver RC and slow edges.
434. FR - 10 entrées de 5 pF chacune donnent quelle capacité d'entrée totale approximative, hors PCB ? Réponse : 50 pF.	EN - Ten inputs of 5 pF each give what approximate total input capacitance, excluding PCB? Answer: 50 pF.
435. FR - Comment utiliseriez-vous ou vérifieriez-vous capacité d'entrée et vitesse dans un circuit réel ? Réponse : Un buffer ou arbre de distribution peut être nécessaire pour gros fan-out rapide.	EN - How would you use or verify input capacitance and speed in a real circuit? Answer: A buffer or distribution tree may be needed for large fast fan-out.
436. FR - Quel piège d'entretien ou de conception faut-il connaître concernant capacité d'entrée et vitesse ? Réponse : Piège: la capacité des traces, vias, connecteurs et sondes s'ajoute aussi.	EN - What interview or design trap should you know about input capacitance and speed? Answer: Trap: trace, via, connector, and probe capacitance also adds.
437. FR - Qu'est-ce que compatibilité TTL-CMOS ? Expliquez le principe hardware. Réponse : La compatibilité dépend de VOH/VOL du driver et VIH/VIL du receiver; les familles 5 V historiques n'ont pas toutes les mêmes seuils.	EN - What is TTL-CMOS compatibility? Explain the hardware principle. Answer: Compatibility depends on driver VOH/VOL and receiver VIH/VIL; historical 5 V families do not all use the same thresholds.
438. FR - Driver VOH(min)=2,4 V; receiver CMOS exige VIH(min)=3,5 V. Compatible HIGH garanti ? Réponse : Non.	EN - Driver VOH(min)=2.4 V; CMOS receiver requires VIH(min)=3.5 V. Guaranteed HIGH compatible? Answer: No.
439. FR - Comment utiliseriez-vous ou vérifieriez-vous compatibilité TTL-CMOS dans un circuit réel ? Réponse : Un buffer HCT ou level translator peut résoudre certains cas historiques.	EN - How would you use or verify TTL-CMOS compatibility in a real circuit? Answer: An HCT buffer or level translator can solve some historical cases.
440. FR - Quel piège d'entretien ou de conception faut-il connaître concernant compatibilité TTL-CMOS ? Réponse : Piège: une tension 'qui semble haute au multimètre' n'est pas une preuve de compatibilité garantie.	EN - What interview or design trap should you know about TTL-CMOS compatibility? Answer: Trap: a voltage that 'looks high on a multimeter' is not proof of guaranteed compatibility.

23. Pull-up, pull-down, open-drain et bus partagés / Pull-Up, Pull-Down, Open-Drain, and Shared Buses

441. FR - Qu'est-ce que pull-up resistor ? Expliquez le principe hardware. Réponse : Un pull-up fixe une ligne à HIGH lorsqu'aucun driver actif ne la force LOW.	EN - What is pull-up resistor? Explain the hardware principle. Answer: A pull-up defines a line HIGH when no active driver pulls it LOW.
442. FR - VCC=3,3 V et R=4,7 kΩ, ligne forcée à 0 V. Courant approximatif dans le pull-up ? Réponse : $I \approx 3,3/4700 \approx 0,70$ mA.	EN - VCC=3.3 V and R=4.7 kΩ, line forced to 0 V. Approximate pull-up current? Answer: $I \approx 3.3/4700 \approx 0.70$ mA.
443. FR - Comment utiliseriez-vous ou vérifieriez-vous pull-up resistor dans un circuit réel ? Réponse : Valeur choisie comme compromis entre courant LOW et vitesse de montée RC.	EN - How would you use or verify pull-up resistor in a real circuit? Answer: Value is chosen as a compromise between LOW current and RC rise time.
444. FR - Quel piège d'entretien ou de conception faut-il connaître concernant pull-up resistor ? Réponse : Piège: un pull-up trop faible consomme beaucoup; trop élevé donne un front lent.	EN - What interview or design trap should you know about pull-up resistor? Answer: Trap: too small a pull-up wastes current; too large gives slow rise time.

445. FR - Qu'est-ce que pull-down resistor ? Expliquez le principe hardware. Réponse : Un pull-down fixe une ligne à LOW lorsqu'elle est autrement flottante.	EN - What is pull-down resistor? Explain the hardware principle. Answer: A pull-down defines a line LOW when otherwise floating.
446. FR - Entrée CMOS avec pull-down 100 kΩ et aucun autre driver. État nominal ? Réponse : LOW.	EN - CMOS input with 100 kΩ pull-down and no other driver. Nominal state? Answer: LOW.
447. FR - Comment utiliseriez-vous ou vérifieriez-vous pull-down resistor dans un circuit réel ? Réponse : Souvent utilisé pour définir boot straps, enables et états par défaut.	EN - How would you use or verify pull-down resistor in a real circuit? Answer: Often used to define boot straps, enables, and default states.
448. FR - Quel piège d'entretien ou de conception faut-il connaître concernant pull-down resistor ? Réponse : Piège: vérifier que le driver actif peut vaincre la résistance sans violer VOH/VOL.	EN - What interview or design trap should you know about pull-down resistor? Answer: Trap: ensure the active driver can override the resistor without violating VOH/VOL.
449. FR - Qu'est-ce que open-drain ? Expliquez le principe hardware. Réponse : Une sortie open-drain peut forcer LOW ou se mettre en haute impédance; un pull-up externe crée HIGH.	EN - What is open-drain? Explain the hardware principle. Answer: An open-drain output can pull LOW or go high impedance; an external pull-up creates HIGH.
450. FR - Deux open-drain partagent une ligne. L'un force LOW, l'autre est Z. Niveau ? Réponse : LOW.	EN - Two open-drain outputs share a line. One pulls LOW, the other is Z. Level? Answer: LOW.
451. FR - Comment utiliseriez-vous ou vérifieriez-vous open-drain dans un circuit réel ? Réponse : Permet wired-AND en logique positive et bus multi-device comme I²C.	EN - How would you use or verify open-drain in a real circuit? Answer: Allows wired-AND in positive logic and multi-device buses such as I²C.
452. FR - Quel piège d'entretien ou de conception faut-il connaître concernant open-drain ? Réponse : Piège: une sortie push-pull HIGH ne doit pas être mise en conflit avec un open-drain LOW.	EN - What interview or design trap should you know about open-drain? Answer: Trap: a push-pull HIGH output must not conflict with an open-drain LOW output.
453. FR - Qu'est-ce que wired-AND / wired-OR ? Expliquez le principe hardware. Réponse : Avec open-drain et pull-up, la ligne reste HIGH seulement si tous les devices relâchent la ligne; un seul LOW domine.	EN - What is wired-AND / wired-OR? Explain the hardware principle. Answer: With open-drain and pull-up, the line remains HIGH only if all devices release it; any LOW dominates.
454. FR - Trois devices: Z, Z, LOW. Niveau bus ? Réponse : LOW.	EN - Three devices: Z, Z, LOW. Bus level? Answer: LOW.
455. FR - Comment utiliseriez-vous ou vérifieriez-vous wired-AND / wired-OR dans un circuit réel ? Réponse : Ce comportement est parfois appelé wired-AND en logique positive.	EN - How would you use or verify wired-AND / wired-OR in a real circuit? Answer: This behavior is sometimes called wired-AND in positive logic.
456. FR - Quel piège d'entretien ou de conception faut-il connaître concernant wired-AND / wired-OR ? Réponse : Piège: la terminologie wired-OR/wired-AND dépend de la convention de logique active.	EN - What interview or design trap should you know about wired-AND / wired-OR? Answer: Trap: wired-OR/wired-AND terminology depends on active-logic convention.
457. FR - Qu'est-ce que contention de bus ? Expliquez le principe hardware. Réponse : La contention se produit lorsque des drivers push-pull imposent des niveaux opposés sur la même ligne.	EN - What is bus contention? Explain the hardware principle. Answer: Bus contention occurs when push-pull drivers drive opposite levels on the same line.

458. FR - Un driver force 3,3 V via 20 Ω et un autre 0 V via 20 Ω. Courant de conflit approximatif ? Réponse : $I \approx 3,3 / (20 + 20) = 82,5$ mA, potentiellement dangereux.	EN - One driver drives 3.3 V through 20 Ω and another drives 0 V through 20 Ω. Approximate contention current? Answer: $I \approx 3.3 / (20 + 20) = 82.5$ mA, potentially dangerous.
---	---

459. FR - Comment utiliseriez-vous ou vérifieriez-vous contention de bus dans un circuit réel ? Réponse : Les enables de bus doivent être exclusifs ou le protocole doit utiliser open-drain/tri-state correctement.	EN - How would you use or verify bus contention in a real circuit? Answer: Bus enables must be mutually exclusive or the protocol must correctly use open-drain/tri-state behavior.
---	--

460. FR - Quel piège d'entretien ou de conception faut-il connaître concernant contention de bus ? Réponse : Piège: une contention brève répétée peut créer surchauffe, ground bounce et dommages même si le signal 'fonctionne'.	EN - What interview or design trap should you know about bus contention? Answer: Trap: repeated brief contention can create heating, ground bounce, and damage even if the signal 'works'.
--	---

24. Entrées lentes, Schmitt trigger et debouncing / Slow Inputs, Schmitt Triggers, and Debouncing

461. FR - Qu'est-ce que Schmitt trigger ? Expliquez le principe hardware. Réponse : Un Schmitt trigger possède deux seuils différents selon le sens de transition, créant une hystérésis.	EN - What is Schmitt trigger? Explain the hardware principle. Answer: A Schmitt trigger has different thresholds for rising and falling transitions, creating hysteresis.
--	--

462. FR - $V_{T+} = 2,0$ V et $V_{T-} = 1,0$ V. Entrée monte de 0 à 1,5 V. Sortie a-t-elle forcément basculé HIGH ? Réponse : Non, le seuil montant 2,0 V n'est pas encore atteint.	EN - $V_{T+} = 2.0$ V and $V_{T-} = 1.0$ V. Input rises from 0 to 1.5 V. Has output necessarily switched HIGH? Answer: No, the rising threshold of 2.0 V has not yet been reached.
--	---

463. FR - Comment utiliseriez-vous ou vérifieriez-vous Schmitt trigger dans un circuit réel ? Réponse : Très utile pour signaux lents, RC et boutons bruités.	EN - How would you use or verify Schmitt trigger in a real circuit? Answer: Very useful for slow signals, RC networks, and noisy buttons.
--	--

464. FR - Quel piège d'entretien ou de conception faut-il connaître concernant Schmitt trigger ? Réponse : Piège: hystérésis n'est pas un simple délai temporel; c'est une différence de seuils en tension.	EN - What interview or design trap should you know about Schmitt trigger? Answer: Trap: hysteresis is not simply a time delay; it is a difference in voltage thresholds.
--	---

465. FR - Qu'est-ce que hystérésis ? Expliquez le principe hardware. Réponse : L'hystérésis vaut approximativement $V_{T+} - V_{T-}$.	EN - What is hysteresis? Explain the hardware principle. Answer: Hysteresis is approximately $V_{T+} - V_{T-}$.
---	---

466. FR - $V_{T+} = 2,2$ V, $V_{T-} = 1,1$ V. Hystérésis ? Réponse : 1,1 V.	EN - $V_{T+} = 2.2$ V, $V_{T-} = 1.1$ V. Hysteresis? Answer: 1.1 V.
--	--

467. FR - Comment utiliseriez-vous ou vérifieriez-vous hystérésis dans un circuit réel ? Réponse : Une hystérésis plus grande améliore l'immunité aux petites oscillations autour du seuil.	EN - How would you use or verify hysteresis in a real circuit? Answer: Larger hysteresis improves immunity to small oscillations around the threshold.
--	---

468. FR - Quel piège d'entretien ou de conception faut-il connaître concernant hystérésis ? Réponse : Piège: les seuils peuvent dépendre de VCC, température et tolérances.	EN - What interview or design trap should you know about hysteresis? Answer: Trap: thresholds may depend on VCC, temperature, and tolerances.
--	--

469. FR - Qu'est-ce que switch bounce ? Expliquez le principe hardware. Réponse : Un contact mécanique peut produire plusieurs transitions rapides avant de se stabiliser.	EN - What is switch bounce? Explain the hardware principle. Answer: A mechanical contact may produce several rapid transitions before settling.
---	--

470. FR - Un bouton rebondit pendant 6 ms et le système compte chaque front. Quel symptôme ? Réponse : Un seul appui peut être compté plusieurs fois.	EN - A button bounces for 6 ms and the system counts every edge. What symptom? Answer: One press may be counted multiple times.
--	--

471. FR - Comment utiliseriez-vous ou vérifieriez-vous switch bounce dans un circuit réel ? Réponse : Le debouncing peut être RC+Schmitt, latch SR ou filtrage numérique temporel.	EN - How would you use or verify switch bounce in a real circuit? Answer: Debouncing can use RC+Schmitt, SR latch, or digital time filtering.
472. FR - Quel piège d'entretien ou de conception faut-il connaître concernant switch bounce ? Réponse : Piège: un RC seul avec entrée non-Schmitt peut créer un front trop lent dans la zone indéfinie.	EN - What interview or design trap should you know about switch bounce? Answer: Trap: RC alone into a non-Schmitt input may create an excessively slow edge through the undefined region.
473. FR - Qu'est-ce que debounce par latch SR ? Expliquez le principe hardware. Réponse : Un commutateur SPDT peut piloter S et R d'un latch pour convertir les rebonds en un seul changement logique stable.	EN - What is SR-latch debounce? Explain the hardware principle. Answer: An SPDT switch can drive S and R of a latch to convert bounces into one stable logical change.
474. FR - Pourquoi le latch ne suit-il pas chaque rebond du même contact ? Réponse : Parce qu'une fois l'état établi, les rebonds sur le même côté correspondent à la condition de maintien plutôt qu'à des toggles successifs.	EN - Why does the latch not follow every bounce of the same contact? Answer: Because once state is established, bounces on the same side correspond to hold rather than repeated toggles.
475. FR - Comment utiliseriez-vous ou vérifieriez-vous debounce par latch SR dans un circuit réel ? Réponse : Approche classique en logique discrète.	EN - How would you use or verify SR-latch debounce in a real circuit? Answer: Classic discrete-logic approach.
476. FR - Quel piège d'entretien ou de conception faut-il connaître concernant debounce par latch SR ? Réponse : Piège: il faut garantir que les contacts ne mettent pas simultanément S et R dans la combinaison interdite.	EN - What interview or design trap should you know about SR-latch debounce? Answer: Trap: ensure contacts do not simultaneously force S and R into the forbidden combination.
477. FR - Qu'est-ce que entrée asynchrone externe ? Expliquez le principe hardware. Réponse : Une entrée provenant du monde extérieur n'est généralement pas alignée sur la clock interne et doit être synchronisée avant usage synchrone.	EN - What is external asynchronous input? Explain the hardware principle. Answer: An external input is generally not aligned with the internal clock and must be synchronized before synchronous use.
478. FR - Bouton propre électriquement mais asynchrone à 100 MHz. Quel bloc logique typique après debouncing ? Réponse : Un synchroniseur à deux flip-flops ou autre CDC adapté.	EN - A button is electrically clean but asynchronous to a 100 MHz clock. What logic block is typically used after debouncing? Answer: A two-flip-flop synchronizer or another suitable CDC structure.
479. FR - Comment utiliseriez-vous ou vérifieriez-vous entrée asynchrone externe dans un circuit réel ? Réponse : Séparer deux problèmes: qualité électrique du signal et crossing de domaine temporel.	EN - How would you use or verify external asynchronous input in a real circuit? Answer: Separate two problems: electrical signal quality and clock-domain crossing.
480. FR - Quel piège d'entretien ou de conception faut-il connaître concernant entrée asynchrone externe ? Réponse : Piège: Schmitt trigger ne résout pas la métastabilité du sampling synchrone.	EN - What interview or design trap should you know about external asynchronous input? Answer: Trap: a Schmitt trigger does not solve synchronous-sampling metastability.

25. Oscillateurs numériques, ring oscillators et RC / Digital Oscillators, Ring Oscillators, and RC

481. FR - Qu'est-ce que ring oscillator ? Expliquez le principe hardware. Réponse : Un ring oscillator utilise une boucle contenant un nombre impair d'inversions; les délais de propagation entretiennent l'oscillation.	EN - What is ring oscillator? Explain the hardware principle. Answer: A ring oscillator uses a loop with an odd number of inversions; propagation delays sustain oscillation.
482. FR - Pourquoi 3 inverseurs peuvent osciller mais 2 inverseurs idéaux ne constituent pas le ring oscillator classique ? Réponse : Trois donnent une inversion totale dans la boucle; deux donnent une rétroaction positive avec états statiques possibles.	EN - Why can 3 inverters oscillate while 2 ideal inverters are not the classic ring oscillator? Answer: Three provide net inversion around the loop; two provide positive feedback with possible static states.

483. FR - Comment utiliseriez-vous ou vérifieriez-vous ring oscillator dans un circuit réel ? Réponse : Les ring oscillators servent à démontrer délai de porte, PVT et parfois RNG/monitoring, selon technologie.	EN - How would you use or verify ring oscillator in a real circuit? Answer: Ring oscillators demonstrate gate delay, PVT effects, and sometimes RNG/monitoring, depending on technology.
484. FR - Quel piège d'entretien ou de conception faut-il connaître concernant ring oscillator ? Réponse : Piège: une boucle combinatoire peut être interdite ou optimisée par certains FPGA tools; ce n'est pas un clock source général recommandé.	EN - What interview or design trap should you know about ring oscillator? Answer: Trap: a combinational loop may be prohibited or optimized by FPGA tools; it is not a general recommended clock source.
485. FR - Qu'est-ce que fréquence d'un ring oscillator ? Expliquez le principe hardware. Réponse : Dans un modèle simple à N inverseurs de délai t_p , $T \approx 2Nt_p$ donc $f \approx 1/(2Nt_p)$.	EN - What is ring-oscillator frequency? Explain the hardware principle. Answer: In a simple model with N inverters of delay t_p , $T \approx 2Nt_p$ so $f \approx 1/(2Nt_p)$.
486. FR - N=5 et $t_p=2$ ns. f approximative ? Réponse : $T \approx 20$ ns, donc $f \approx 50$ MHz.	EN - N=5 and $t_p=2$ ns. Approximate f? Answer: $T \approx 20$ ns, so $f \approx 50$ MHz.
487. FR - Comment utiliseriez-vous ou vérifieriez-vous fréquence d'un ring oscillator dans un circuit réel ? Réponse : Ce calcul est une approximation pédagogique; interconnexions et asymétries modifient la fréquence réelle.	EN - How would you use or verify ring-oscillator frequency in a real circuit? Answer: This is an educational approximation; interconnect and asymmetry change real frequency.
488. FR - Quel piège d'entretien ou de conception faut-il connaître concernant fréquence d'un ring oscillator ? Réponse : Piège: utiliser worst-case/PVT si la fréquence doit être garantie; un ring oscillator n'est pas une référence précise.	EN - What interview or design trap should you know about ring-oscillator frequency? Answer: Trap: use worst-case/PVT if frequency must be guaranteed; a ring oscillator is not a precision reference.
489. FR - Qu'est-ce que RC + Schmitt inverter oscillator ? Expliquez le principe hardware. Réponse : Un réseau R-C autour d'un inverseur Schmitt charge et décharge le condensateur entre les seuils d'hystérésis, créant une oscillation.	EN - What is RC + Schmitt inverter oscillator? Explain the hardware principle. Answer: An R-C network around a Schmitt inverter charges and discharges the capacitor between hysteresis thresholds, creating oscillation.
490. FR - Si R double et C reste identique, que devient approximativement la période ? Réponse : Elle augmente approximativement par un facteur 2.	EN - If R doubles and C stays the same, what happens approximately to period? Answer: It increases by roughly a factor of 2.
491. FR - Comment utiliseriez-vous ou vérifieriez-vous RC + Schmitt inverter oscillator dans un circuit réel ? Réponse : Solution simple pour oscillation non précise, timers ou tests.	EN - How would you use or verify RC + Schmitt inverter oscillator in a real circuit? Answer: Simple solution for non-precision oscillation, timers, or tests.
492. FR - Quel piège d'entretien ou de conception faut-il connaître concernant RC + Schmitt inverter oscillator ? Réponse : Piège: la formule exacte dépend des seuils Schmitt; f n'est pas simplement $1/RC$ dans tous les montages.	EN - What interview or design trap should you know about RC + Schmitt inverter oscillator? Answer: Trap: exact formula depends on Schmitt thresholds; f is not simply $1/RC$ for every circuit.
493. FR - Qu'est-ce que crystal oscillator basics ? Expliquez le principe hardware. Réponse : Un quartz utilise une résonance mécanique très stable et nécessite un circuit actif adapté pour entretenir l'oscillation.	EN - What is crystal oscillator basics? Explain the hardware principle. Answer: A crystal uses a very stable mechanical resonance and requires a suitable active circuit to sustain oscillation.
494. FR - Pourquoi un quartz est-il généralement plus précis qu'un RC oscillator ? Réponse : Sa fréquence de résonance présente un facteur Q élevé et dépend beaucoup moins des tolérances R/C usuelles.	EN - Why is a crystal generally more accurate than an RC oscillator? Answer: Its resonant frequency has high Q and depends much less on ordinary R/C tolerances.
495. FR - Comment utiliseriez-vous ou vérifieriez-vous crystal oscillator basics dans un circuit réel ? Réponse : Comprendre load capacitance, startup margin et layout est important en hardware.	EN - How would you use or verify crystal oscillator basics in a real circuit? Answer: Understanding load capacitance, startup margin, and layout is important in hardware.

496. FR - Quel piège d'entretien ou de conception faut-il connaître concernant crystal oscillator basics ? Réponse : Piège: un cristal seul ne génère pas une clock; il fait partie d'un oscillateur avec amplificateur/feedback.	EN - What interview or design trap should you know about crystal oscillator basics? Answer: Trap: a crystal alone does not generate a clock; it is part of an oscillator with amplification/feedback.
497. FR - Qu'est-ce que oscillateur et duty cycle ? Expliquez le principe hardware. Réponse : Un oscillateur peut avoir une fréquence correcte mais un duty cycle non 50 %, ce qui peut violer minimum HIGH/LOW time.	EN - What is oscillator duty cycle? Explain the hardware principle. Answer: An oscillator can have correct frequency but non-50% duty cycle, which may violate minimum HIGH/LOW time.
498. FR - Clock 10 MHz avec duty 30 %. Calculez T, TH, TL. Réponse : T=100 ns; TH=30 ns; TL=70 ns.	EN - 10 MHz clock with 30% duty. Calculate T, TH, TL. Answer: T=100 ns; TH=30 ns; TL=70 ns.
499. FR - Comment utiliseriez-vous ou vérifieriez-vous oscillateur et duty cycle dans un circuit réel ? Réponse : Toujours vérifier les exigences duty/min pulse width du récepteur.	EN - How would you use or verify oscillator duty cycle in a real circuit? Answer: Always check receiver duty/minimum-pulse-width requirements.
500. FR - Quel piège d'entretien ou de conception faut-il connaître concernant oscillateur et duty cycle ? Réponse : Piège: fréquence seule ne décrit pas complètement la qualité d'une clock.	EN - What interview or design trap should you know about oscillator duty cycle? Answer: Trap: frequency alone does not fully describe clock quality.

26. Timer 555 - astable, monostable et principes / 555 Timer - Astable, Monostable, and Principles

501. FR - Qu'est-ce que architecture interne du 555 ? Expliquez le principe hardware. Réponse : Le 555 contient typiquement un diviseur 3 résistances, deux comparateurs, un latch SR, un transistor de décharge et un étage de sortie.	EN - What is 555 internal architecture? Explain the hardware principle. Answer: The 555 typically contains a three-resistor divider, two comparators, an SR latch, a discharge transistor, and an output stage.
502. FR - Quels seuils classiques sont dérivés du diviseur interne ? Réponse : Environ 1/3 VCC et 2/3 VCC.	EN - What classic thresholds are derived from the internal divider? Answer: Approximately 1/3 VCC and 2/3 VCC.
503. FR - Comment utiliseriez-vous ou vérifieriez-vous architecture interne du 555 dans un circuit réel ? Réponse : Ces seuils pilotent set/reset du latch selon TRIGGER et THRESHOLD.	EN - How would you use or verify 555 internal architecture in a real circuit? Answer: These thresholds drive latch set/reset according to TRIGGER and THRESHOLD.
504. FR - Quel piège d'entretien ou de conception faut-il connaître concernant architecture interne du 555 ? Réponse : Piège: les versions modernes CMOS peuvent différer en détails électriques même si le principe fonctionnel reste similaire.	EN - What interview or design trap should you know about 555 internal architecture? Answer: Trap: modern CMOS versions may differ electrically even if the functional principle is similar.
505. FR - Qu'est-ce que 555 monostable ? Expliquez le principe hardware. Réponse : En monostable, un trigger produit une seule impulsion dont la durée dépend principalement de R et C.	EN - What is 555 monostable? Explain the hardware principle. Answer: In monostable mode, a trigger produces one pulse whose duration depends mainly on R and C.
506. FR - Avec approximation $t \approx 1.1RC$, R=100 kΩ et C=10 μF. t ? Réponse : ≈ 1.1 s.	EN - Using $t \approx 1.1RC$, R=100 kΩ and C=10 μF. t? Answer: ≈ 1.1 s.
507. FR - Comment utiliseriez-vous ou vérifieriez-vous 555 monostable dans un circuit réel ? Réponse : Utile pour one-shot, temporisation et pulse stretching.	EN - How would you use or verify 555 monostable in a real circuit? Answer: Useful for one-shot, delay, and pulse stretching.
508. FR - Quel piège d'entretien ou de conception faut-il connaître concernant 555 monostable ? Réponse : Piège: tolérances R/C et leakage peuvent dominer pour longues temporisations.	EN - What interview or design trap should you know about 555 monostable? Answer: Trap: R/C tolerances and leakage may dominate for long delays.

509. FR - Qu'est-ce que 555 astable ? Expliquez le principe hardware. Réponse : En astable, le condensateur charge et décharge périodiquement entre les seuils internes, produisant une oscillation continue.	EN - What is 555 astable? Explain the hardware principle. Answer: In astable mode, the capacitor repeatedly charges and discharges between internal thresholds, producing continuous oscillation.
510. FR - Avec formule classique $f \approx 1.44 / ((RA + 2RB)C)$, $RA = 10\text{ k}\Omega$, $RB = 10\text{ k}\Omega$, $C = 10\text{ nF}$. f approximative ? Réponse : $\approx 1.44 / (30\text{ k} \times 10\text{ n}) = 4.8\text{ kHz}$.	EN - Using classic $f \approx 1.44 / ((RA + 2RB)C)$, $RA = 10\text{ k}\Omega$, $RB = 10\text{ k}\Omega$, $C = 10\text{ nF}$. Approximate f? Answer: $\approx 1.44 / (30\text{ k} \times 10\text{ n}) = 4.8\text{ kHz}$.
511. FR - Comment utiliseriez-vous ou vérifieriez-vous 555 astable dans un circuit réel ? Réponse : Bon exercice pour relier RC, seuils et duty cycle.	EN - How would you use or verify 555 astable in a real circuit? Answer: Good exercise connecting RC, thresholds, and duty cycle.
512. FR - Quel piège d'entretien ou de conception faut-il connaître concernant 555 astable ? Réponse : Piège: la formule dépend du montage exact et de la version du 555.	EN - What interview or design trap should you know about 555 astable? Answer: Trap: the formula depends on the exact circuit and 555 version.
513. FR - Qu'est-ce que transistor DISCHARGE du 555 ? Expliquez le principe hardware. Réponse : Le transistor DISCHARGE décharge le condensateur de timing vers la masse lorsque le latch le commande.	EN - What is 555 DISCHARGE transistor? Explain the hardware principle. Answer: The DISCHARGE transistor discharges the timing capacitor to ground when commanded by the latch.
514. FR - Que se passe-t-il idéalement quand DISCHARGE est ON dans l'astable ? Réponse : Le condensateur se décharge à travers le chemin résistif prévu jusqu'au seuil inférieur.	EN - What ideally happens when DISCHARGE is ON in astable mode? Answer: The capacitor discharges through the intended resistive path toward the lower threshold.
515. FR - Comment utiliseriez-vous ou vérifieriez-vous transistor DISCHARGE du 555 dans un circuit réel ? Réponse : Comprendre ce nœud aide à diagnostiquer une oscillation absente ou duty incorrect.	EN - How would you use or verify 555 DISCHARGE transistor in a real circuit? Answer: Understanding this node helps troubleshoot missing oscillation or incorrect duty.
516. FR - Quel piège d'entretien ou de conception faut-il connaître concernant transistor DISCHARGE du 555 ? Réponse : Piège: ne pas dépasser le courant admissible du transistor DISCHARGE.	EN - What interview or design trap should you know about 555 DISCHARGE transistor? Answer: Trap: do not exceed the DISCHARGE transistor's allowable current.
517. FR - Qu'est-ce que RESET et CONTROL du 555 ? Expliquez le principe hardware. Réponse : RESET force un état défini; CONTROL permet de modifier les seuils internes et est souvent découplé pour réduire le bruit.	EN - What is 555 RESET and CONTROL pins? Explain the hardware principle. Answer: RESET forces a defined state; CONTROL can modify internal thresholds and is often bypassed to reduce noise.
518. FR - Que risque une broche RESET laissée flottante sur une version qui n'intègre pas un pull-up suffisant ? Réponse : Des resets parasites ou un fonctionnement instable.	EN - What can happen if RESET is left floating on a version without sufficient internal pull-up? Answer: Spurious resets or unstable operation.
519. FR - Comment utiliseriez-vous ou vérifieriez-vous RESET et CONTROL du 555 dans un circuit réel ? Réponse : Lire le datasheet pour la polarité, seuil et recommandation de découplage CONTROL.	EN - How would you use or verify 555 RESET and CONTROL pins in a real circuit? Answer: Read the datasheet for polarity, threshold, and CONTROL bypass recommendation.
520. FR - Quel piège d'entretien ou de conception faut-il connaître concernant RESET et CONTROL du 555 ? Réponse : Piège: le 555 est mixed-signal; il ne faut pas le traiter comme une simple porte logique idéale.	EN - What interview or design trap should you know about 555 RESET and CONTROL pins? Answer: Trap: the 555 is mixed-signal; do not treat it as a simple ideal logic gate.

27. Division de fréquence, prescalers et timing counters / Frequency Division, Prescalers, and Timing Counters

521. FR - Qu'est-ce que divide-by-2 par flip-flop T ? Expliquez le principe hardware. Réponse : Un T flip-flop avec T=1 toggle à chaque front, donc sa sortie a la moitié de la fréquence d'entrée.	EN - What is divide-by-2 with T flip-flop? Explain the hardware principle. Answer: A T flip-flop with T=1 toggles every edge, so its output is half the input frequency.
522. FR - Clock=24 MHz. Q d'un premier toggle FF ? Réponse : 12 MHz.	EN - Clock=24 MHz. Q of the first toggle FF? Answer: 12 MHz.
523. FR - Comment utiliseriez-vous ou vérifieriez-vous divide-by-2 par flip-flop T dans un circuit réel ? Réponse : Principe de base des prescalers binaires.	EN - How would you use or verify divide-by-2 with T flip-flop in a real circuit? Answer: Basic principle of binary prescalers.
524. FR - Quel piège d'entretien ou de conception faut-il connaître concernant divide-by-2 par flip-flop T ? Réponse : Piège: duty cycle idéal proche de 50 % suppose toggles réguliers et flip-flop approprié.	EN - What interview or design trap should you know about divide-by-2 with T flip-flop? Answer: Trap: ideal ~50% duty assumes regular toggles and an appropriate flip-flop.
525. FR - Qu'est-ce que division binaire multi-étages ? Expliquez le principe hardware. Réponse : Chaque bit successif d'un compteur binaire divise approximativement la fréquence par 2 supplémentaire.	EN - What is multi-stage binary division? Explain the hardware principle. Answer: Each successive bit of a binary counter divides frequency by another factor of 2.
526. FR - Clock=16 MHz. Q3 si Q0=÷2 ? Réponse : Q0=8, Q1=4, Q2=2, Q3=1 MHz.	EN - Clock=16 MHz. Q3 if Q0=÷2? Answer: Q0=8, Q1=4, Q2=2, Q3=1 MHz.
527. FR - Comment utiliseriez-vous ou vérifieriez-vous division binaire multi-étages dans un circuit réel ? Réponse : Très utile pour bases de temps lentes à partir d'une clock rapide.	EN - How would you use or verify multi-stage binary division in a real circuit? Answer: Very useful for slower time bases from a fast clock.
528. FR - Quel piège d'entretien ou de conception faut-il connaître concernant division binaire multi-étages ? Réponse : Piège: dans un ripple counter les fronts des bits ne sont pas simultanés.	EN - What interview or design trap should you know about multi-stage binary division? Answer: Trap: in a ripple counter, bit edges are not simultaneous.
529. FR - Qu'est-ce que prescaler modulo-N ? Expliquez le principe hardware. Réponse : Un prescaler modulo N produit un événement toutes les N clocks d'entrée.	EN - What is modulo-N prescaler? Explain the hardware principle. Answer: A modulo-N prescaler produces an event every N input clocks.
530. FR - Clock=100 MHz, N=100. Fréquence d'événement ? Réponse : 1 MHz.	EN - Clock=100 MHz, N=100. Event frequency? Answer: 1 MHz.
531. FR - Comment utiliseriez-vous ou vérifieriez-vous prescaler modulo-N dans un circuit réel ? Réponse : Souvent implémenté par compteur terminal-count + pulse enable.	EN - How would you use or verify modulo-N prescaler in a real circuit? Answer: Often implemented with a terminal-count counter plus pulse enable.
532. FR - Quel piège d'entretien ou de conception faut-il connaître concernant prescaler modulo-N ? Réponse : Piège: générer un clock dérivé combinatoire peut être moins sûr qu'un clock enable synchrone.	EN - What interview or design trap should you know about modulo-N prescaler? Answer: Trap: generating a combinational derived clock may be less safe than using a synchronous clock enable.
533. FR - Qu'est-ce que génération de 1 ms ? Expliquez le principe hardware. Réponse : Une base de temps peut être créée en comptant un nombre connu de cycles de clock.	EN - What is 1 ms time-base generation? Explain the hardware principle. Answer: A time base can be generated by counting a known number of clock cycles.

534. FR - Clock=50 MHz. Combien de cycles pour 1 ms ? Réponse : 50,000 cycles.	EN - Clock=50 MHz. How many cycles for 1 ms? Answer: 50,000 cycles.
535. FR - Comment utiliseriez-vous ou vérifieriez-vous génération de 1 ms dans un circuit réel ? Réponse : Base de calcul pour timers, debounce et timeouts numériques.	EN - How would you use or verify 1 ms time-base generation in a real circuit? Answer: Basis for digital timers, debounce, and timeouts.
536. FR - Quel piège d'entretien ou de conception faut-il connaître concernant génération de 1 ms ? Réponse : Piège: préciser si le compteur compte 0..49999 ou 1..50000 pour éviter off-by-one.	EN - What interview or design trap should you know about 1 ms time-base generation? Answer: Trap: define whether the counter runs 0..49999 or 1..50000 to avoid off-by-one errors.
537. FR - Qu'est-ce que pulse enable vs derived clock ? Expliquez le principe hardware. Réponse : Un pulse enable conserve une seule clock globale et active la logique seulement à certains cycles; un derived clock crée un nouveau domaine de clock.	EN - What is pulse enable vs derived clock? Explain the hardware principle. Answer: A pulse enable keeps one global clock and activates logic only on selected cycles; a derived clock creates a new clock domain.
538. FR - Pourquoi préférer souvent un enable à 1 kHz plutôt qu'une clock 1 kHz créée par logique à partir de 100 MHz ? Réponse : On évite un nouveau clock domain, des problèmes de routing/skew et des contraintes supplémentaires.	EN - Why often prefer a 1 kHz enable over a 1 kHz logic-generated clock from 100 MHz? Answer: It avoids a new clock domain, routing/skew issues, and extra constraints.
539. FR - Comment utiliseriez-vous ou vérifieriez-vous pulse enable vs derived clock dans un circuit réel ? Réponse : Approche particulièrement importante dans FPGA.	EN - How would you use or verify pulse enable vs derived clock in a real circuit? Answer: Especially important in FPGA design.
540. FR - Quel piège d'entretien ou de conception faut-il connaître concernant pulse enable vs derived clock ? Réponse : Piège: certaines applications nécessitent réellement un clock distinct; la règle n'est pas absolue.	EN - What interview or design trap should you know about pulse enable vs derived clock? Answer: Trap: some applications genuinely require a separate clock; the rule is not absolute.

28. Analyse de réseaux de portes - exercices / Gate-Network Analysis - Exercises

541. FR - Qu'est-ce que réseau A: AND puis OR ? Expliquez le principe hardware. Réponse : Réseau: $X=A \text{ AND } B$; $Y=X \text{ OR } C$.	EN - What is network A: AND then OR? Explain the hardware principle. Answer: Network: $X=A \text{ AND } B$; $Y=X \text{ OR } C$.
542. FR - A=1,B=1,C=0. X et Y ? Réponse : $X=1$, $Y=1$. <pre> A ----\ AND---- X ----\ B ----/ OR ---- Y C -----/ </pre>	EN - A=1,B=1,C=0. X and Y? Answer: $X=1$, $Y=1$. <pre> A ----\ AND---- X ----\ B ----/ OR ---- Y C -----/ </pre>
543. FR - Comment utiliseriez-vous ou vérifieriez-vous réseau A: AND puis OR dans un circuit réel ? Réponse : Calculer nœud par nœud et vérifier ensuite l'équation $Y=A \cdot B + C$.	EN - How would you use or verify network A: AND then OR in a real circuit? Answer: Calculate node by node, then verify equation $Y=A \cdot B + C$.
544. FR - Quel piège d'entretien ou de conception faut-il connaître concernant réseau A: AND puis OR ? Réponse : Piège: si $C=1$, $Y=1$ quel que soit X ; c'est une condition dominante.	EN - What interview or design trap should you know about network A: AND then OR? Answer: Trap: if $C=1$, $Y=1$ regardless of X ; this is a dominating condition.
545. FR - Qu'est-ce que réseau B: XOR, NOT, AND ? Expliquez le principe hardware. Réponse : Réseau: $X1=A \text{ XOR } B$; $X2=\text{NOT } C$; $Y=X1 \text{ AND } X2$.	EN - What is network B: XOR, NOT, AND? Explain the hardware principle. Answer: Network: $X1=A \text{ XOR } B$; $X2=\text{NOT } C$; $Y=X1 \text{ AND } X2$.

546. FR - A=1,B=0,C=0. X1, X2, Y ? Réponse : X1=1, X2=1, Y=1. <pre> A ----\ XOR--- X1 ----\ B ----/ AND ---- Y C ----NOT--- X2 ----/ </pre>	EN - A=1,B=0,C=0. X1, X2, Y? Answer: X1=1, X2=1, Y=1. <pre> A ----\ XOR--- X1 ----\ B ----/ AND ---- Y C ----NOT--- X2 ----/ </pre>
547. FR - Comment utiliseriez-vous ou vérifieriez-vous réseau B: XOR, NOT, AND dans un circuit réel ? Réponse : Équation globale $Y=(A \text{ XOR } B) \cdot \neg C$.	EN - How would you use or verify network B: XOR, NOT, AND in a real circuit? Answer: Overall equation $Y=(A \text{ XOR } B) \cdot \neg C$.
548. FR - Quel piège d'entretien ou de conception faut-il connaître concernant réseau B: XOR, NOT, AND ? Réponse : Piège: XOR doit être évalué comme différence/parité, pas OR.	EN - What interview or design trap should you know about network B: XOR, NOT, AND? Answer: Trap: XOR must be evaluated as difference/parity, not OR.
549. FR - Qu'est-ce que réseau C: NAND-NAND SOP ? Expliquez le principe hardware. Réponse : Réseau: $X1=\text{NAND}(A,B)$; $X2=\text{NAND}(B,C)$; $Y=\text{NAND}(X1,X2)$.	EN - What is network C: NAND-NAND SOP? Explain the hardware principle. Answer: Network: $X1=\text{NAND}(A,B)$; $X2=\text{NAND}(B,C)$; $Y=\text{NAND}(X1,X2)$.
550. FR - A=1,B=1,C=0. X1,X2,Y ? Réponse : X1=0; X2=1; Y=1. <pre> A --\ /-- X1 --\ NAND --- \ B --/ NAND -- Y B --\ / NAND --- X2 -----/ C --/ </pre>	EN - A=1,B=1,C=0. X1,X2,Y? Answer: X1=0; X2=1; Y=1. <pre> A --\ /-- X1 --\ NAND --- \ B --/ NAND -- Y B --\ / NAND --- X2 -----/ C --/ </pre>
551. FR - Comment utiliseriez-vous ou vérifieriez-vous réseau C: NAND-NAND SOP dans un circuit réel ? Réponse : Par De Morgan, $Y=A \cdot B + B \cdot C = B(A+C)$.	EN - How would you use or verify network C: NAND-NAND SOP in a real circuit? Answer: By De Morgan, $Y=A \cdot B + B \cdot C = B(A+C)$.
552. FR - Quel piège d'entretien ou de conception faut-il connaître concernant réseau C: NAND-NAND SOP ? Réponse : Piège: une forme NAND-NAND peut sembler complexe mais se simplifie souvent en SOP.	EN - What interview or design trap should you know about network C: NAND-NAND SOP? Answer: Trap: a NAND-NAND form may look complex but often simplifies to SOP.
553. FR - Qu'est-ce que réseau D: deux sorties ? Expliquez le principe hardware. Réponse : Réseau: $X=A \text{ XOR } B$; $Y1=X \text{ AND } C$; $Y2=X \text{ OR } C$.	EN - What is network D: two outputs? Explain the hardware principle. Answer: Network: $X=A \text{ XOR } B$; $Y1=X \text{ AND } C$; $Y2=X \text{ OR } C$.
554. FR - A=1,B=1,C=1. X,Y1,Y2 ? Réponse : X=0, Y1=0, Y2=1. <pre> A --\ XOR-- X --AND-- Y1 B --/ \ OR--- Y2 C -----/ </pre>	EN - A=1,B=1,C=1. X,Y1,Y2? Answer: X=0, Y1=0, Y2=1. <pre> A --\ XOR-- X --AND-- Y1 B --/ \ OR--- Y2 C -----/ </pre>
555. FR - Comment utiliseriez-vous ou vérifieriez-vous réseau D: deux sorties dans un circuit réel ? Réponse : Deux sorties peuvent partager une logique intermédiaire, ce qui réduit parfois les ressources.	EN - How would you use or verify network D: two outputs in a real circuit? Answer: Two outputs can share intermediate logic, sometimes reducing resources.
556. FR - Quel piège d'entretien ou de conception faut-il connaître concernant réseau D: deux sorties ? Réponse : Piège: une panne sur X affecte les deux sorties; utile pour raisonner en dépannage.	EN - What interview or design trap should you know about network D: two outputs? Answer: Trap: a fault at X affects both outputs; useful for troubleshooting reasoning.
557. FR - Qu'est-ce que réseau E: MUX logique ? Expliquez le principe hardware. Réponse : Réseau: $Y=(\neg S \text{ AND } A) \text{ OR } (S \text{ AND } B)$, équivalent à un MUX 2:1.	EN - What is network E: logic MUX? Explain the hardware principle. Answer: Network: $Y=(\neg S \text{ AND } A) \text{ OR } (S \text{ AND } B)$, equivalent to a 2:1 MUX.

558. FR - S=0,A=1,B=0. Y ? Réponse : 1, car la branche A est sélectionnée. <pre> S --NOT--\ A -----AND--\ OR-- Y S -----AND--/ B -----/ </pre>	EN - S=0,A=1,B=0. Y? Answer: 1, because the A branch is selected. <pre> S --NOT--\ A -----AND--\ OR-- Y S -----AND--/ B -----/ </pre>
559. FR - Comment utiliseriez-vous ou vérifieriez-vous réseau E: MUX logique dans un circuit réel ? Réponse : Reconnaître les patrons de portes permet d'identifier rapidement MUX, XOR, decoder, etc.	EN - How would you use or verify network E: logic MUX in a real circuit? Answer: Recognizing gate patterns helps quickly identify MUX, XOR, decoder, etc.
560. FR - Quel piège d'entretien ou de conception faut-il connaître concernant réseau E: MUX logique ? Réponse : Piège: un MUX discret peut avoir des glitches de sélection selon délais; une LUT/ressource dédiée peut se comporter différemment.	EN - What interview or design trap should you know about network E: logic MUX? Answer: Trap: a discrete MUX can have select glitches depending on delays; a LUT/dedicated resource may behave differently.

29. Analyse de circuits séquentiels - exercices / Sequential-Circuit Analysis - Exercises

561. FR - Qu'est-ce que DFF avec feedback inversé ? Expliquez le principe hardware. Réponse : Si $D=\neg Q$, un D flip-flop toggle à chaque front actif.	EN - What is DFF with inverted feedback? Explain the hardware principle. Answer: If $D=\neg Q$, a D flip-flop toggles on every active edge.
562. FR - Q initial=0. Après 5 fronts ? Réponse : Séquence 1,0,1,0,1 donc Q=1 après le 5e front. <pre> Q ----NOT---- D ^ [DFF] <- CLK +-----Q </pre>	EN - Q initially 0. After 5 edges? Answer: Sequence 1,0,1,0,1 so Q=1 after the 5th edge. <pre> Q ----NOT---- D ^ [DFF] <- CLK +-----Q </pre>
563. FR - Comment utiliseriez-vous ou vérifieriez-vous DFF avec feedback inversé dans un circuit réel ? Réponse : C'est conceptuellement un T flip-flop avec $T=1$ et un diviseur par 2.	EN - How would you use or verify DFF with inverted feedback in a real circuit? Answer: This is conceptually a T flip-flop with $T=1$ and a divide-by-2.
564. FR - Quel piège d'entretien ou de conception faut-il connaître concernant DFF avec feedback inversé ? Réponse : Piège: considérer clock-to-Q; Q ne change pas exactement au même instant idéal que le front.	EN - What interview or design trap should you know about DFF with inverted feedback? Answer: Trap: account for clock-to-Q; Q does not change at the exact ideal instant of the edge.
565. FR - Qu'est-ce que registre avec enable ? Expliquez le principe hardware. Réponse : D'entrée du DFF est souvent réalisée par un MUX: $EN?Dnew:Qold$.	EN - What is register with enable? Explain the hardware principle. Answer: A DFF input is often implemented by a MUX: $EN?Dnew:Qold$.
566. FR - Q=0, Dnew=1, EN=0 au front. Nouveau Q ? Réponse : 0, il conserve l'ancienne valeur.	EN - Q=0, Dnew=1, EN=0 at the edge. New Q? Answer: 0, it holds the old value.
567. FR - Comment utiliseriez-vous ou vérifieriez-vous registre avec enable dans un circuit réel ? Réponse : Cette structure montre comment un enable se traduit matériellement en sélection de feedback.	EN - How would you use or verify register with enable in a real circuit? Answer: This structure shows how an enable maps to feedback selection.
568. FR - Quel piège d'entretien ou de conception faut-il connaître concernant registre avec enable ? Réponse : Piège: un clock enable dédié peut être implémenté plus efficacement qu'un MUX explicite selon la technologie.	EN - What interview or design trap should you know about register with enable? Answer: Trap: a dedicated clock-enable may implement more efficiently than an explicit MUX depending on technology.
569. FR - Qu'est-ce que compteur 2 bits ? Expliquez le principe hardware. Réponse : Un compteur binaire 2 bits suit $00 \rightarrow 01 \rightarrow 10 \rightarrow 11 \rightarrow 00$.	EN - What is 2-bit counter? Explain the hardware principle. Answer: A 2-bit binary counter follows $00 \rightarrow 01 \rightarrow 10 \rightarrow 11 \rightarrow 00$.

570. FR - État initial 10. Après 3 increments ? Réponse : 11,00,01 donc état final 01.	EN - Initial state 10. After 3 increments? Answer: 11,00,01 so final state 01.
571. FR - Comment utiliseriez-vous ou vérifieriez-vous compteur 2 bits dans un circuit réel ? Réponse : Tracer la séquence évite les erreurs de wrap-around.	EN - How would you use or verify 2-bit counter in a real circuit? Answer: Writing the sequence avoids wrap-around mistakes.
572. FR - Quel piège d'entretien ou de conception faut-il connaître concernant compteur 2 bits ? Réponse : Piège: préciser up/down et comportement reset.	EN - What interview or design trap should you know about 2-bit counter? Answer: Trap: specify up/down direction and reset behavior.
573. FR - Qu'est-ce que shift register avec pattern ? Expliquez le principe hardware. Réponse : Un shift register déplace chaque bit d'une position par clock et insère un nouveau bit.	EN - What is shift register with pattern? Explain the hardware principle. Answer: A shift register moves every bit one position per clock and inserts a new bit.
574. FR - Registre 4 bits 1010, shift right, serial-in=1. Nouvelle valeur si insertion au MSB ? Réponse : 1101.	EN - 4-bit register 1010, shift right, serial-in=1. New value if inserted at MSB? Answer: 1101.
575. FR - Comment utiliseriez-vous ou vérifieriez-vous shift register avec pattern dans un circuit réel ? Réponse : Toujours définir clairement gauche/droite et point d'insertion.	EN - How would you use or verify shift register with pattern in a real circuit? Answer: Always define left/right and insertion point clearly.
576. FR - Quel piège d'entretien ou de conception faut-il connaître concernant shift register avec pattern ? Réponse : Piège: les conventions graphiques de shift peuvent varier entre documents.	EN - What interview or design trap should you know about shift register with pattern? Answer: Trap: graphical shift conventions may vary across documents.
577. FR - Qu'est-ce que FSM simple 3 états ? Expliquez le principe hardware. Réponse : Une FSM combine un registre d'état et une logique next-state/output.	EN - What is simple 3-state FSM? Explain the hardware principle. Answer: An FSM combines a state register with next-state/output logic.
578. FR - IDLE --start→ RUN --done→ DONE --ack→ IDLE. État RUN, done=1 au front. Prochain état ? Réponse : DONE.	EN - IDLE --start→ RUN --done→ DONE --ack→ IDLE. In RUN, done=1 at edge. Next state? Answer: DONE.
579. FR - Comment utiliseriez-vous ou vérifieriez-vous FSM simple 3 états dans un circuit réel ? Réponse : Les transitions doivent être définies pour toutes les conditions pertinentes.	EN - How would you use or verify simple 3-state FSM in a real circuit? Answer: Transitions should be defined for all relevant conditions.
580. FR - Quel piège d'entretien ou de conception faut-il connaître concernant FSM simple 3 états ? Réponse : Piège: un signal asynchrone utilisé directement comme condition de transition peut créer CDC/métastabilité.	EN - What interview or design trap should you know about simple 3-state FSM? Answer: Trap: an asynchronous signal used directly as a transition condition may create CDC/metastability.

30. Dépannage pratique et scénarios d'entretien / Practical Troubleshooting and Interview Scenarios

581. FR - Qu'est-ce que sortie logique bloquée LOW ? Expliquez le principe hardware. Réponse : Une sortie bloquée peut venir de la logique, d'un court-circuit, d'une surcharge, d'un OE incorrect ou d'un driver endommagé.	EN - What is logic output stuck LOW? Explain the hardware principle. Answer: A stuck output can result from logic, short circuit, overload, wrong OE, or a damaged driver.
582. FR - Le schéma prévoit HIGH mais le scope mesure 0,2 V. Quelle séquence de vérification ? Réponse : Vérifier alimentation/ground, OE, charge/court-circuit, niveau au driver, continuité, puis logique amont et firmware/FPGA si applicable.	EN - The schematic predicts HIGH but scope measures 0.2 V. What check sequence? Answer: Check power/ground, OE, load/short, driver pin level, continuity, then upstream logic and firmware/FPGA if applicable.

583. FR - Comment utiliseriez-vous ou vérifieriez-vous sortie logique bloquée LOW dans un circuit réel ? Réponse : Comparer point de test par point de test avec la table de vérité attendue.	EN - How would you use or verify logic output stuck LOW in a real circuit? Answer: Compare test point by test point against the expected truth table.
584. FR - Quel piège d'entretien ou de conception faut-il connaître concernant sortie logique bloquée LOW ? Réponse : Piège: ne pas conclure 'porte HS' avant d'exclure contention et surcharge.	EN - What interview or design trap should you know about logic output stuck LOW? Answer: Trap: do not conclude 'bad gate' before ruling out contention and overload.
585. FR - Qu'est-ce que signal HIGH trop bas ? Expliquez le principe hardware. Réponse : Un HIGH insuffisant peut venir d'une charge trop forte, mauvaise tension de rail, open-drain sans pull-up correct ou incompatibilité de niveaux.	EN - What is HIGH level too low? Explain the hardware principle. Answer: A low HIGH level can result from excessive load, wrong supply, open-drain without proper pull-up, or level incompatibility.
586. FR - Sortie 3,3 V attendue, mesure 1,6 V et devient 3,3 V quand la charge est déconnectée. Cause probable ? Réponse : Charge excessive ou conflit sur la ligne.	EN - Expected 3.3 V output measures 1.6 V and returns to 3.3 V when load is disconnected. Likely cause? Answer: Excessive load or line contention.
587. FR - Comment utiliseriez-vous ou vérifieriez-vous signal HIGH trop bas dans un circuit réel ? Réponse : Mesurer courant, résistance équivalente et vérifier les drivers connectés.	EN - How would you use or verify HIGH level too low in a real circuit? Answer: Measure current/equivalent resistance and check connected drivers.
588. FR - Quel piège d'entretien ou de conception faut-il connaître concernant signal HIGH trop bas ? Réponse : Piège: un multimètre peut masquer des pulses ou contention intermittente; utiliser oscilloscope si nécessaire.	EN - What interview or design trap should you know about HIGH level too low? Answer: Trap: a multimeter may hide pulses or intermittent contention; use an oscilloscope when needed.
589. FR - Qu'est-ce que clock absente ou déformée ? Expliquez le principe hardware. Réponse : Une clock peut échouer par oscillateur non démarré, mauvaise charge, probe excessive, gating, court-circuit ou rail instable.	EN - What is missing or distorted clock? Explain the hardware principle. Answer: A clock can fail due to oscillator startup, wrong loading, excessive probe load, gating, short circuit, or unstable supply.
590. FR - Clock nominale 20 MHz présente 50 ns de période. Fréquence mesurée correcte ? Réponse : Oui, $1/50 \text{ ns} = 20 \text{ MHz}$.	EN - Nominal 20 MHz clock shows 50 ns period. Is measured frequency correct? Answer: Yes, $1/50 \text{ ns} = 20 \text{ MHz}$.
591. FR - Comment utiliseriez-vous ou vérifieriez-vous clock absente ou déformée dans un circuit réel ? Réponse : Vérifier aussi amplitude, duty, rise/fall, jitter et seuils du receiver.	EN - How would you use or verify missing or distorted clock in a real circuit? Answer: Also verify amplitude, duty, rise/fall, jitter, and receiver thresholds.
592. FR - Quel piège d'entretien ou de conception faut-il connaître concernant clock absente ou déformée ? Réponse : Piège: '20 MHz' correct ne garantit pas une clock utilisable si HIGH pulse est trop court.	EN - What interview or design trap should you know about missing or distorted clock? Answer: Trap: correct '20 MHz' does not guarantee usable clock if HIGH pulse is too short.
593. FR - Qu'est-ce que glitch sur enable/reset ? Expliquez le principe hardware. Réponse : Un glitch sur un contrôle asynchrone peut déclencher un événement faux même s'il est très bref.	EN - What is glitch on enable/reset? Explain the hardware principle. Answer: A glitch on an asynchronous control can trigger a false event even if very brief.
594. FR - Un reset actif bas reçoit un pulse LOW de 4 ns et le datasheet exige 2 ns minimum. Peut-il resetter ? Réponse : Oui, il peut être reconnu; il faut traiter la cause du glitch.	EN - An active-low reset gets a 4 ns LOW pulse and the datasheet requires 2 ns minimum. Can it reset? Answer: Yes, it may be recognized; investigate the glitch source.
595. FR - Comment utiliseriez-vous ou vérifieriez-vous glitch sur enable/reset dans un circuit réel ? Réponse : Tracer les chemins logiques et délais, puis synchroniser/filtrer ou utiliser ressources dédiées.	EN - How would you use or verify glitch on enable/reset in a real circuit? Answer: Trace logic paths and delays, then synchronize/filter or use dedicated resources.

596. FR - Quel piège d'entretien ou de conception faut-il connaître concernant glitch sur enable/reset ? Réponse : Piège: ne pas 'filtrer' aveuglément une clock/reset sans comprendre les contraintes temporelles.	EN - What interview or design trap should you know about glitch on enable/reset? Answer: Trap: do not blindly 'filter' a clock/reset without understanding timing constraints.
597. FR - Qu'est-ce que méthode d'entretien - raisonner du signal au hardware ? Expliquez le principe hardware. Réponse : Une bonne réponse d'entretien part de la fonction, établit la table/équation, identifie la structure hardware, puis vérifie timing et niveaux électriques.	EN - What is interview method - reason from signal to hardware? Explain the hardware principle. Answer: A strong interview answer starts from function, establishes truth table/equation, identifies hardware structure, then checks timing and electrical levels.
598. FR - On vous donne un réseau inconnu de portes. Quelle méthode en 5 étapes ? Réponse : 1) Nommer entrées/nœuds; 2) calculer chaque porte; 3) écrire l'équation; 4) construire/valider table de vérité; 5) considérer délais, glitches et niveaux réels.	EN - You are given an unknown gate network. What 5-step method do you use? Answer: 1) Name inputs/nodes; 2) evaluate each gate; 3) write equation; 4) build/verify truth table; 5) consider delays, glitches, and real voltage levels.
599. FR - Comment utiliseriez-vous ou vérifieriez-vous méthode d'entretien - raisonner du signal au hardware dans un circuit réel ? Réponse : Cette méthode est applicable au whiteboard, au schéma et au dépannage au laboratoire.	EN - How would you use or verify interview method - reason from signal to hardware in a real circuit? Answer: This method applies to whiteboard problems, schematics, and lab troubleshooting.
600. FR - Quel piège d'entretien ou de conception faut-il connaître concernant méthode d'entretien - raisonner du signal au hardware ? Réponse : Piège: répondre uniquement avec une équation sans expliquer le comportement temporel et électrique peut être insuffisant pour un hardware role.	EN - What interview or design trap should you know about interview method - reason from signal to hardware? Answer: Trap: answering only with an equation without timing/electrical behavior may be insufficient for a hardware role.

Rappels essentiels / Essential Reminders

FR: 0/1 sont des plages de tension garanties, X signifie inconnu/conflit en logique de simulation, Z signifie haute impédance. EN: 0/1 are guaranteed voltage ranges, X means unknown/conflict in simulation logic, and Z means high impedance.

FR: Ne confondez jamais rail nominal et seuil logique: vérifiez toujours VIH, VIL, VOH, VOL et les limites absolues. EN: Never confuse nominal rail and logic threshold: always check VIH, VIL, VOH, VOL, and absolute limits.

FR: Une table de vérité décrit la fonction statique; les délais, glitches, setup/hold et métastabilité décrivent le comportement temporel réel. EN: A truth table describes static function; delays, glitches, setup/hold, and metastability describe real timing behavior.

FR: Pour analyser un réseau de portes, nommez les nœuds, calculez chaque étape, simplifiez l'équation, puis vérifiez la table et les timings. EN: To analyze a gate network, name nodes, calculate each stage, simplify the equation, then verify the truth table and timing.

FR: Fréquence, période, duty cycle, temps de montée/descente et délai de propagation sont des grandeurs distinctes; calculez et mesurez chacune selon sa définition. EN: Frequency, period, duty cycle, rise/fall time and propagation delay are distinct quantities; calculate and measure each with the proper definition.