Proyecto Maquina de Turing en Hardware con VHDL

INTEGRANTES:

Ángel López Manríquez **Tema:** Maquina de Turing **Fecha:** 17 de junio de 2019

Grupo: 2CV1

M. EN C. LUZ MARÍA SÁNCHEZ GARCÍA

Instituto Politecnico Nacional Escuela Superior de Cómputo

${\rm \acute{I}ndice}$

1.	Introducción	2				
	1.1. Definición	2				
	1.2. Descripción instantánea	2				
	1.3. Lenguaje aceptado por una MT	3				
	1.4. Notación en grafos	3				
2.	Planteamiento del problema	4				
3.	Diseño de la solución	4				
4.	Implementación de la solución	5				
5.	Funcionamiento					
	5.1. Vista general	9				
	5.2. Cuando $c = 00$	9				
	5.3. Cuando $c = 01$	10				
	5.4. Cuando $c = 10$	10				
	5.5. Cuando $c = 11$	11				
6.	Conclusiones	11				

Maquina de Turing Lopez Manriquez Angel 2CV1

JUNIO 2018

1. Introducción

En este proyecto se desarrollará la simulación de una Máquina de Turing clásica en C++, con el fin de aplicarla a un convertidor de decimal a binario.

1.1. Definición

La Máquina de Turing (MT de aquí en adelante) es el modelo de autómata con máxima capacidad computacional, pues podemos desplazarnos tanto a la izquierda como a la derecha y y sobreescribir símbolos en la cinta de entrada. Una MT M es una séptupla $M = (Q, q_0, F, \Sigma, \Gamma, b, \delta)$, donde:


- ullet Q es el conjunto finito de estados internos.
- $q_0 \in Q$ es el estado inicial.
- $F \neq \phi$ es el conjunto finito de estados de aceptación, donde $F \subseteq Q$.
- ullet Σ es el alfabeto de entrada.
- Γ es el alfabeto de cinta tal que $\Sigma \subseteq \Gamma$.
- $b \in \Gamma$ es el símbolo blanco tal que $b \notin \Sigma$.
- δ es la función de transición, donde $\delta: Q \times \Gamma \to Q \times \Gamma \times \{\leftarrow, -, \rightarrow\}$, es decir, recibe un estado y un símbolo de la cinta para devolver otro estado, otro símbolo y una dirección de movimiento.

 δ es una función parcial, pues puede que no esté definida en algunos elementos del dominio. La transición $\delta(q, a) = (p, b, d)$ significa que estando en el estado q escaneando el símbolo a: borramos a, escribimos b y nos movemos al estado p, además avanzamos a la cinta hacia la izquierda (si $d = \leftarrow$), hacia la derecha (si $d = \rightarrow$) o nos quedamos ahí (si d = -).

La MT M procesará cadenas $w \in \Sigma^*$, donde w se colocará en la cinta al principio del cómputo. La cinta es en esencia infinita en ambas direcciones. La MT comenzará con el primer símbolo de w estando en el estado q_0 . Las demás casillas de la cinta contienen el símbolo blanco b.

1.2. Descripción instantánea

Es una expresión de la forma $a_1a_2\cdots a_{i-1}qa_i\cdots a_n$, donde $a_1,\ldots,a_n\in\Gamma$ y $q\in Q$. Significa que estamos en el estado q escaneando el símbolo a_i . Se supone que las casillas a la izquierda de a_1 y a la derecha de a_n contienen el símbolo blanco b.



La descripción inicial es q_0w , donde w es la cadena de entrada. w puede ser colocada en cualquier parte de la cinta, pues esta es infinita.

Definimos a un **paso computacional** como el paso de una descripción instantánea a otra por medio de una transición definida por δ . Se denota como $u_1qu_2 \vdash v_1pv_2$, donde $u_1, u_2, v_1, v_2 \in \Gamma^*$ y $p, q \in Q$. Esto es equivalente a decir que existe una transición $\delta(q, a) = (p, b, d)$.

Por último, la notación $u_1qu_2 \vdash v_1pv_2$ significa que M puede pasar de la descripción instantánea u_1qu_2 a v_1pv_2 en cero o más pasos computacionales.

Durante el procesamiento de la cadena de entrada puede darse los siguientes casos especiales:

- El cómputo termina porque no existe una transición. Es decir, si estamos leyendo el símbolo a estando en el estado q, la transición $\delta(q, a)$ no existe.
- El cómputo no termina, es decir, entra en un bucle infinito. Se denota como $u_1qu_2 \stackrel{*}{\vdash} \infty$, que indica que el cómputo que inicia en la descripción u_1qu_2 no se detiene nunca.

1.3. Lenguaje aceptado por una MT


Una cadena de entrada w es aceptada por M si el cómputo que inicia desde la descripción q_0w termina en una descripción w_1pw_2 , donde $p \in F$ y M se detiene completamente. Por lo tanto, podemos definir el lenguaje aceptado por M como:

$$L(M) = \{w \in \Sigma^* \mid q_ow \models w_1pw_2, p \in F, w_1, w_2 \in \Gamma^*, M \text{ se detiene completamente en la descripción } w_1pw_2\}$$

Vemos que, a diferencia de los autómatas que hemos estado desarrollando antes, una cadena no tiene forzosamente que ser leída en su totalidad para que sea aceptada, solo se requiere que la máquina se detenga completamente en algún momento en algún estado de aceptación. Para ello (y para simplificar) no se permitirán transiciones $\delta(p, a)$ cuando $p \in F$.

1.4. Notación en grafos


La función de transición δ de M se puede representar como un dígrafo etiquetado. Así, la transición $\delta(q, a) = (p, b, \rightarrow)$ se puede representar como:




2. Planteamiento del problema

Simular el comportamiento de una Maquina de Turing, realizando un programa que determine la aceptación de cadenas $w = (0|1)^*(1010)^+$.

3. Diseño de la solución





qi	$\Gamma(qi,0)$	$\Gamma(qi,1)$	$\Gamma(qi,B)$
->q0	(q0,0,R)	(q1,1,R)	
q1	(q2,0,R)	(q1,1,R)	
q2	(q0,0,R)	(q3,1,R)	
q3	(q4,0,R)		
q4*	(q0,0,R)	(q3,1,R)	(q5,B,F)

4. Implementación de la solución

det.vhd

Código en el cual manejamos las funcionalidades mas relevantes.

```
-- Proyecto: Maquina de Turing
   -- Integrantes del equipo
2
   -- Lopez Manriquez Angel
   -- Grupo: 2CV1
         ______
5
6
         HDL (Hardware Design Language) que determina el lenguaje
7
             L = (0/1)*(1010)+
         usando el concepto de maquina de Turing, cuando nos encontremos en el estado
9
         final se muestra en un display una C de correcto y una E de error en otro caso.
10
11
         Como efecto secundario, este puede ser usado como un detector de secuencia para
12
         una \ cadena \ w = 1010.
13
14
   -- Caracteristicas -----
15
         Hacemos uso de la palabra reservada type que nos provee VHDL para la creacion
16
         de un estado y usamos un vector logico, el cual simula la cinta. Para saber en
         que posicion estamos, hacemos uso de un entero.
18
19
   library ieee; -- biblioteca ieee (Institute of Electrical and Electronics Engineers)
20
21
   use ieee.std_logic_1164.all; -- para usar std_logic y std_logic_vector
22
   use ieee.numeric_bit.all; -- para usar enteros
23
24
   entity det is -- detector de secuencia
25
       generic (
26
           n : integer := 16); -- numero de bits para la entrada de la cadena
27
       port (
28
           data: in std_logic_vector(n-1 downto 0); -- palabra a probar
29
           clk: in std_logic; -- senial de reloj
30
           mclk: inout std_logic; -- senial de reloj maestra
31
           control: in std_logic_vector(1 downto 0); -- entradas de control
32
           disp: out std_logic_vector(6 downto 0); -- display de anodo comun
33
           position_one_hot: out std_logic_vector(n-1 downto 0) -- posicion de la cinta
34
       );
35
   end entity;
36
37
   architecture behave of det is
38
39
       type state is (d0, d1, d2, d3, d4); -- definicion de edos.
40
       constant final_state: state := d4; -- edo. final
41
42
       signal current_state, next_state: state; -- seniales auxiliares
43
44
       signal position: integer range 0 to n - 1 := 0;
45
```

```
signal accepted: std_logic := '0'; -- sera '1' cuando nos encontremos en el estado
46
        \rightarrow final
47
        signal tape: std_logic_vector(n-1 downto 0);
48
49
        constant disp_anode_c: std_logic_vector(6 downto 0) := "0110001";
50
        constant disp_anode_e: std_logic_vector(6 downto 0) := "0110000";
52
        component bin2one_hot -- retorna la codificacion de un entero en one hot
53
            generic (bin_vec_len: integer := 8);
54
            port ( entry: in integer;
55
                   result: out std_logic_vector(bin_vec_len-1 downto 0)
                                                                                 );
56
        end component;
57
        component clk_div -- divisor de frecuencia
59
            generic (
                         freq: integer := 50e6;
60
                         freq_out: integer := 1 );
61
            port ( clk: in std_logic;
62
                     o: out std_logic );
63
        end component;
64
65
   begin
66
67
        u0: bin2one_hot generic map (n) -- instancia del componente bin2one
68
            port map(position, position_one_hot);
69
        --u1: clk_div port map(clk, mclk); -- divisor de frecuencia
70
71
       mclk <= clk;
72
73
        disp <= (others => '1') when control = "11" else
                     disp_anode_c when accepted = '1' else
75
                     disp_anode_e;
76
77
        accepted <= '1' when next_state = final_state else
78
                         '0';
79
80
        management: process(control, mclk)
        begin
82
            if rising_edge(mclk) then
83
                if control = "00" then -- save
84
                     tape <= tape;</pre>
85
                elsif control = "01" then -- load
86
                     tape <= data;
87
                elsif control = "10" then -- enable
                     position <= position + 1; -- right</pre>
                else -- clr
90
                     tape <= (others => '0'); -- limpiamos la cinta
91
                     position <= 0;</pre>
92
                end if;
93
            end if;
94
```

```
end process;
95
96
          -- proceso encargado de cambiar de estados
97
          turing: process (current_state, tape, position)
98
          begin
99
               case current_state is
100
                   when d0 \Rightarrow
                                      if tape(position) = '1' then
101
                                       next_state <= d1;</pre>
102
103
                                  else
                                       next_state <= d0;</pre>
104
                                  end if;
105
106
                   when d1 =>
                                    if tape(position) = '0' then
107
                                       next_state <= d2;</pre>
108
                                  else
                                       next_state <= d1;</pre>
110
                                  end if;
111
112
                   when d2 \Rightarrow
                                      if tape(position) = '1' then
113
                                       next_state <= d3;</pre>
114
                                  else
115
116
                                       next_state <= d0;</pre>
                                  end if;
117
118
                                     if tape(position) = '0' then
                   when d3 \Rightarrow
119
                                       next_state <= d4;</pre>
120
                                  else
121
                                       next_state <= d0;</pre>
122
                                  end if;
123
124
                                     if tape(position) = '1' then
                   when d4 =>
125
                                       next_state <= d3;</pre>
126
127
                                       next_state <= d0;</pre>
128
                                  end if;
129
               end case;
130
131
          end process;
132
133
          -- actualiza el estado actual por cada flanco de reloj
134
          update_state: process(mclk)
135
          begin
136
               if rising_edge(mclk) then
137
                   current_state <= next_state;</pre>
138
               end if;
139
          end process;
140
141
142
     end architecture;
```

bin2one_hot.vhd

Decodificador de entrada binaria al formato one hot

```
library ieee;
2
   use ieee.std_logic_1164.all;
3
   use ieee.math_real.all; -- log2
5
   entity bin2one_hot is
6
        generic (bin_vec_len: integer := 8);
7
        port ( entry: in integer;
8
               result: out std_logic_vector(bin_vec_len-1 downto 0)
                                                                            );
9
   end entity;
10
11
   architecture arch of bin2one_hot is
12
13
   begin
14
15
        process (entry)
16
            variable i: integer range 0 to bin_vec_len - 1;
17
            variable ans: std_logic_vector(bin_vec_len - 1 downto 0);
18
        begin
19
            for i in 0 to bin_vec_len - 1 loop
                if i = entry then
21
                     ans(i) := '1';
                else
23
                     ans(i) := '0';
24
                end if;
25
            end loop;
26
            result <= ans;
27
        end process;
28
   end architecture;
```

clk_div.vhd


Divisor de frecuencia

```
library ieee;
   use ieee.std_logic_1164.all;
3
   use ieee.numeric_std.all;
4
5
   -- internal oscilator of fpga cyclone ii EP2C5T144C8N is 50Mhz
6
   entity clk_div is
8
       generic (
9
            freq: integer := 50e6;
10
            freq_out: integer := 1 );
11
       port (
12
```

```
clk: in std_logic;
13
             o: out std_logic );
14
    end entity;
15
16
    architecture angel of clk_div is
17
        signal os: std_logic;
18
19
    begin
20
        process (clk)
21
            variable i: integer range 0 to freq;
22
        begin
23
             if rising_edge(clk) then
24
                 if i = (freq * freq_out) / 2 then
25
                      os <= not os;
26
                      i := 0;
27
                 else
28
                      i := i + 1;
29
                 end if;
30
            end if;
31
        end process;
32
33
34
        o \le os;
35
    end architecture ; -- arch
36
```


5. Funcionamiento

5.1. Vista general




5.2. Cuando c = 00

Se esta en un estado de retención, por lo que la cinta no se ve afectada.




5.3. Cuando c = 01


La cinta ha sido cargada y toma el valor de la variable data.



5.4. Cuando c = 10


La maquina de Turing se activa, como vemos, la palabra data = 1010010101110101 tiene las subcadenas 1010, estaremos en el estado de aceptación cuando la variable posición sea 3, 8, 14 y esto se aprecia en la variable disp.





5.5. Cuando c = 11

La cinta es retirada, establecemos la posición en 0.



6. Conclusiones

■ López Manríquez Ángel: La Máquina de Turing es el autómata más poderoso, pues a pesar de agregarle elementos (más cintas, pistas o no determinismo) no aumenta ni disminuye su capacidad computacional. Tuvimos la oportunidad de adaptar un detector de secuencia en Hardware. De esta forma verificamos una vez más que la tesis de Church-Turing está lejos de ser falsa, pues todo algoritmo computable tiene su equivalente en una MT, claro, asumiendo que la memoria y el tiempo de ejecución tienden a infinito, mira que hacer este proyecto bajo la definición de Turing nos dio una forma sencilla de determinar subcadenas

a nivel de Hardware en HDL donde la falta de métodos tal como **substring** es sustentada por este modelo matemático.