



**Universidad
Zaragoza**

Trabajo Fin de Máster

Diseño y validación de un concentrador de datos de nueva generación con análisis de la coexistencia entre fuentes conmutadas y comunicaciones PLC en redes eléctricas inteligentes

Design and Validation of a Next-Generation Data Concentrator with Coexistence Analysis Between High-Frequency SMPS and PLC Communications in Smart Grid Applications

Autor

Angelo Alberto Nino

Directores

José Miguel Sanz Alcaine

Alfredo Sanz Molina



DECLARACIÓN DE AUTORÍA Y ORIGINALIDAD

(Este documento debe acompañar al Trabajo Fin de Grado (TFG)/Trabajo Fin de Máster (TFM) cuando sea depositado para su evaluación).

D./D^a. _____,

con nº de DNI _____ en aplicación de lo dispuesto en el art.

14 (Derechos de autor) del Acuerdo de 11 de septiembre de 2014, del Consejo de Gobierno, por el que se aprueba el Reglamento de los TFG y TFM de la Universidad de Zaragoza,

Declaro que el presente Trabajo de Fin de (Grado/Máster)
_____, (Título del Trabajo)

es de mi autoría y es original, no habiéndose utilizado fuente sin ser citada debidamente.

Zaragoza, _____

Fdo: _____

AGRADECIMIENTOS

Agradezco a Lorem ipsum dolor sit amet, consectetur adipiscing elit. Aenean commodo ligula eget dolor. Aenean massa. Cum sociis natoque penatibus et magnis dis parturient montes, nascetur ridiculus mus. Donec quam felis, ultricies nec, pellentesque eu, pretium quis, sem. Nulla consequat massa quis enim. Donec pede justo, fringilla vel, aliquet nec, vulputate eget, arcu. In enim justo, rhoncus ut, imperdiet a, venenatis vitae, justo. Nullam dictum felis eu pede mollis pretium. Integer tincidunt. Cras dapibus. Vivamus elementum semper nisi. Aenean vulputate eleifend tellus. Aenean leo ligula, porttitor eu, consequat vitae, eleifend ac, enim. Aliquam lorem ante, dapibus in, viverra quis, feugiat a, tellus. Phasellus viverra nulla ut metus varius laoreet. Quisque rutrum. Aenean imperdiet. Etiam ultricies nisi vel augue. Curabitur ullamcorper ultricies nisi. Nam eget dui. Etiam rhoncus. Maecenas tempus, tellus eget condimentum rhoncus, sem quam semper libero, sit amet adipiscing sem neque sed ipsum. Nam quam nunc, blandit vel, luctus pulvinar, hendrerit id, lorem. Maecenas nec odio et ante tincidunt tempus. Donec vitae sapien ut libero venenatis faucibus. Nullam quis ante. Etiam sit amet orci eget eros faucibus tincidunt. Duis leo. Sed fringilla mauris sit amet nibh. Donec sodales sagittis magna. Sed consequat, leo eget bibendum sodales, augue velit cursus nunc,

y especialmente a los alumnos que hacen plantillas de LaTeX.

Título del resumen

RESUMEN

Una mañana, tras un sueño intranquilo, Gregorio Samsa se despertó convertido en un monstruoso insecto. Estaba echado de espaldas sobre un duro caparazón y, al alzar la cabeza, vio su vientre convexo y oscuro, surcado por curvadas callosidades, sobre el que casi no se aguantaba la colcha, que estaba a punto de escurrirse hasta el suelo. Numerosas patas, penosamente delgadas en comparación con el grosor normal de sus piernas, se agitaban sin concierto. - ¿Qué me ha ocurrido? No estaba soñando. Su habitación, una habitación normal, aunque muy pequeña, tenía el aspecto habitual. Sobre la mesa había desparramado un muestrario de paños - Samsa era viajante de comercio-, y de la pared colgaba una estampa recientemente recortada de una revista ilustrada y puesta en un marco dorado. La estampa mostraba a una mujer tocada con un gorro de pieles, envuelta en una estola también de pieles, y que, muy erguida, esgrimía un amplio manguito, asimismo de piel, que ocultaba todo su antebrazo. Gregorio miró hacia la ventana; estaba nublado, y sobre el cinc del alféizar repiqueteaban las gotas de lluvia, lo que le hizo sentir una gran melancolía. «Bueno -pensó-; ¿y si siguiese durmiendo un rato y me olvidase de

Índice

1. Introducción y objetivos	1
2. Estado del Arte	3
2.1. Centros de transformación en redes inteligentes	3
2.1.1. Esquema de equipos y estrategias de acoplamiento físico	3
2.1.2. Red PRIME y la topología dinámica del Nodo Base	4
2.2. Equipos comerciales y sus limitaciones	5
2.2.1. Alto coste por modularidad y baja densidad	6
2.2.2. Fuente de alimentación: Requisitos de ciclo de vida (15 años) y limitaciones físicas	7
2.2.3. Topologías de alta frecuencia y alta tensión (HV/HF)	8
2.3. Estudio normativo y de estandarización	9
2.3.1. Marcos espectrales y estándares de comunicación NB-PLC	9
2.3.2. Compatibilidad electromagnética y vacíos normativos en la banda 2–150 kHz	10
3. Diseño Hardware y Diagrama de Bloques Completo	11
3.1. Arquitectura General y Esquema de Aislamientos Galvánicos	11
3.1.1. Estrategia de Aislamiento y Dominios de Masa	11
3.1.2. Interfaces de Campo y Protecciones Electromagnéticas	12
3.2. Subsistema de Procesamiento Central y Comunicaciones de Red	13
3.2.1. Unidad MPU y Controlador de Red (Linux Embebido)	13
3.3. Subsistema de Procesamiento Central e Interconexión de Dominios	14
3.3.1. Unidad MPU Principal: Plataforma Linux Embebido (Armadeus OPOS93 / NXP i.MX 93)	14
3.3.2. Microcontrolador Coprocesador Dedicado: Microchip PIC32CXMTC	15
3.3.3. Interconexión y Buses de Comunicación Inter-Dominio	17
3.4. Subsistema de Frente Analógico (AFE), PLC Trifásico y Comunicaciones Inalámbricas	18

3.4.1.	Frente Analógico (AFE) y Driver de Inyección Trifásico	18
3.4.2.	Ampliación a Banda Extendida (FCC) y Módulo Celular LTE .	19
3.4.3.	Módulo RF Híbrido Inalámbrico (IEEE Std 1901.3-2025)	19
3.5.	Subsistema de Metrología Trifásica de Precisión y Calibración	20
3.5.1.	Acondicionamiento Analógico y Canal de Entrada (AFE)	20
3.5.2.	Clases de Precisión y Funciones de Medición	21
3.5.3.	Aislamiento Galvánico e Interfaz SPI con la MPU Host	22
3.5.4.	Procedimiento de Calibración Vectorial Trifásica	22
4.	Validación experimental	25
5.	Conclusiones	27
6.	Bibliografía	29
	Lista de Figuras	35
	Lista de Tablas	37
	Anexos	38
A.	Un anexo	41

Capítulo 1

Introducción y objetivos

Capítulo 2

Estado del Arte

2.1. Centros de transformación en redes inteligentes

En el ecosistema de la Infraestructura de Medición Avanzada (AMI), los centros de transformación de media a baja tensión (MT/BT) representan el nodo neurálgico para la centralización del tráfico de datos. A diferencia de los modelos de distribución dispersos, el modelo masivo europeo y asiático agrupa densidades críticas de abonados (típicamente entre 10 y 100 medidores) bajo el área de cobertura de una única estación transformadora secundaria, justificando técnica y económicamente el despliegue de Unidades Concentradoras de Datos (DCU) fijas [1].

El concentrador de datos opera como una pasarela híbrida o *gateway*, gestionando el tráfico descendente hacia los contadores inteligentes a través del propio cableado eléctrico como canal físico mediante tecnologías de comunicación por línea eléctrica de banda estrecha (NB-PLC), y derivando el tráfico ascendente hacia los sistemas centrales de gestión de la distribuidora mediante redes celulares o de fibra óptica [2, 3]. No obstante, la subestación secundaria constituye un entorno hostil para la propagación de alta frecuencia debido a las variaciones dinámicas de la impedancia de acceso, los fenómenos de desadaptación de líneas y la inyección continua de interferencias electromagnéticas [4, 5].

2.1.1. Esquema de equipos y estrategias de acoplamiento físico

La inyección de señales NB-PLC en las barras de baja tensión del transformador exige el diseño de Analog Front-Ends (AFE) e interfaces de acoplamiento capacitivo o inductivo capaces de aislar los circuitos digitales de control frente a las tensiones nominales y transitorios de la red (Categoría de Sobretenión IV).

Con el fin de superar la atenuación severa del canal eléctrico, las estrategias de inyección física en el centro de transformación se segmentan en arquitecturas

monofásicas y trifásicas, teniendo un impacto directo sobre la simetría del canal y el acoplamiento cruzado entre fases (*cross-phase coupling*) [6]:

- **Inyección Monofásica:** Presenta ventajas en coste y simplicidad de hardware, pero depende intrínsecamente del acoplamiento natural e indirecto que ocurre en los devanados del transformador y las capacitancias parásitas de las líneas [6]. Bajo escenarios de cargas trifásicas desequilibradas o alta atenuación inductiva, esta estrategia provoca asimetrías severas en la relación señal-ruido (SNR) de las fases no inyectadas.
- **Inyección Trifásica Dirigida:** Requiere un diseño de hardware de alta densidad donde el concentrador gobierna etapas de conmutación activa y filtros sintonizados selectivos para inyectar la señal OFDM de forma síncrona en las tres fases y el neutro [6]. Esta aproximación minimiza la presencia de muescas de atenuación (*notches*) en el espectro de la banda CENELEC-A y maximiza la disponibilidad espacial de la subred AMI.

El límite operativo crítico en este esquema de hardware no reside únicamente en la atenuación resistiva de las líneas conductoras, sino en la coexistencia con el ruido conductivo generado por la electrónica de potencia. Mediciones de campo demuestran que las emisiones de alta frecuencia procedentes de fuentes conmutadas (SMPS), inversores fotovoltaicos y convertidores de carga de vehículos eléctricos actúan de forma síncrona en la banda CENELEC-A [7].

Este ruido electromagnético satura los amplificadores de bajo ruido (LNA) del receptor del concentrador, degradando la capacidad de corrección de errores de la capa física (PHY) y aislando la cabecera [7]. Esto obliga al desarrollo de procesadores embebidos potentes en el concentrador capaces de soportar esquemas de codificación avanzados y algoritmos de corrección de errores más robustos que los convolucionales estándar, tales como la codificación basada en códigos Turbo o LDPC [8, 9].

2.1.2. Red PRIME y la topología dinámica del Nodo Base

El protocolo *PowerLine Intelligent Metering Evolution* (PRIME) organiza la subred del centro de transformación mediante una topología en árbol lógica de carácter dinámico (figura 2.1) y *plug-and-play* [10]. Esta arquitectura es gobernada de manera centralizada por el **Nodo Base** (Base Node), el cual se encuentra embebido en el núcleo de procesamiento del concentrador de datos, mientras que los contadores inteligentes de los usuarios finales actúan inicialmente como **Nodos de Servicio** (Service Nodes).

Las simulaciones de topología de red NB-PLC demuestran que la estructura ramificada del cableado de baja tensión eleva la tasa de colisiones de tramas en

Figura 2.1: Topología dinámica de red PRIME con niveles de conmutación (*Switches*) coordinados por el Nodo Base.

los buffers del *switch* del concentrador [11]. Para mitigar este problema, el Nodo Base ejecuta políticas dinámicas en la capa de control de acceso al medio (MAC) y enrutamiento adaptativo OFDM/OFDMA con asignación inteligente de sub-bandas carrier [12]:

1. **Promoción a repetidores lógicos (Switches):** Cuando un Nodo de Servicio es incapaz de enlazar directamente con el Nodo Base debido a una alta atenuación o a un foco de ruido local en su alimentador (*feeder*), transmite ráfagas de sincronización. El Nodo Base evalúa los nodos candidatos del entorno mediante algoritmos y políticas de selección de calidad de enlace, promocionando a Nodos de Servicio óptimos al rango de **Switches** (repetidores de señal) para regenerar las balizas (*beacons*) y restaurar la conectividad [13].
2. **Niveles de Conmutación y Degradación por Latencia:** A pesar de que la inclusión de múltiples niveles de conmutación en cascada amplía la cobertura geográfica, el análisis empírico del rendimiento de la capa de aplicación mediante la pila DLMS/COSEM evidencia que superar los 4 o 5 saltos lógicos incrementa exponencialmente el retardo de propagación [14]. Esto penaliza el tiempo medio de lectura masiva de curvas de carga (*load profiles*) y satura el ancho de banda del concentrador de datos.

Asimismo, ante redes complejas y de gran escala donde se manejan masivamente datos multidimensionales de facturación, calidad de suministro y fasores síncronos, las DCU de nueva generación deben integrar en su software módulos avanzados de agregación de datos con preservación de ciberseguridad/privacidad homomórfica y técnicas de poda de datos (*data pruning*) para reducir el impacto del tráfico redundante hacia la cabecera sin alterar la estimación de estado de la red inteligente [15, 16]. Esta complejidad justifica la transición hacia arquitecturas embebidas multifrecuencia y bandas extendidas capaces de operar de forma flexible más allá de los límites tradicionales de la última milla europea [17].

2.2. Equipos comerciales y sus limitaciones

El despliegue masivo de las redes eléctricas inteligentes (Smart Grids) ha impulsado la comercialización de diversos equipos de comunicaciones y metrología [10]. Sin embargo, las soluciones industriales y comerciales disponibles actualmente en el

mercado de la distribución eléctrica de baja tensión presentan limitaciones de diseño severas. Estas limitaciones no solo incrementan los costes de despliegue, sino que comprometen la escalabilidad y la eficiencia de los centros de transformación inteligentes. En las secciones subsiguientes se detalla, los desafíos tecnológicos actuales que enfrentan los concentradores de datos de nueva generación.

2.2.1. Alto coste por modularidad y baja densidad

Tradicionalmente, los concentradores de datos comerciales (Data Concentrator Units, DCU) y los nodos base de las redes PRIME o G3-PLC se han desarrollado bajo arquitecturas marcadamente modulares [1]. En estos dispositivos, es habitual encontrar placas de circuito impreso (PCB) físicamente independientes destinadas a tareas específicas: una tarjeta de procesamiento central (CPU) basada en Linux embebido, tarjetas módems PLC independientes (en muchas ocasiones duplicadas o triplicadas para dar cobertura a escenarios multifásicos mediante acoplamientos físicos independientes [18]) y módulos analógicos de adquisición para metrología.

Esta aproximación modular presenta inconvenientes críticos que lastran la viabilidad técnica y económica del equipo:

- **Elevado coste de fabricación (BOM):** La descentralización de funciones exige el uso de múltiples planos de masa, una gran cantidad de conectores placa a placa expuestos a vibraciones y carcasas robustas de gran volumen, lo que eleva significativamente el coste total de la lista de materiales.
- **Baja densidad de integración física:** La dispersión de circuitería integrada impide compactar el equipo. Esto choca frontalmente con la evolución tecnológica actual orientada a System-on-Chip (SoC) altamente integrados y programables para comunicaciones de banda estrecha y banda ancha (como las plataformas STarGRID, Semitech o EnVerv EV8000) [2].
- **Ausencia de metrología unificada de alta densidad:** A diferencia de los contadores residenciales modernos que consiguen integrar lógica de aplicación, módem PLC y metrología en un solo circuito integrado de alta densidad (tales como el chip ASM221 o el STCOMET de STMicroelectronics) [2], los concentradores de datos de subestación siguen dependiendo de etapas externas para registrar la metrología trifásica de clase 0.2 o 0.5.

Esta problemática se evidencia incluso en plataformas experimentales de vanguardia, como el sistema PLC-MCS desarrollado conjuntamente por Iberdrola, Microchip y la Universidad de Zaragoza [18]. A pesar de sus excelentes prestaciones

para caracterizar canales multifásicos en tiempo real, el sistema sigue descansando sobre una arquitectura distribuida (Raspberry Pi 4B, tres placas de evaluación PL360 y módulos ATSAM4CMS32-DB) [18], lo que ratifica que la consolidación de un hardware industrial unificado, de alta densidad y bajo coste es una de las asignaturas pendientes en la nueva generación de concentradores de datos.

2.2.2. Fuente de alimentación: Requisitos de ciclo de vida (15 años) y limitaciones físicas

La fuente de alimentación (Power Supply Unit, PSU) es el subsistema más crítico y vulnerable de cualquier equipo de campo instalado en centros de transformación. El entorno electromagnético y ambiental de un centro de distribución de baja tensión es extremadamente hostil, caracterizándose por fluctuaciones térmicas estacionales, transitorios de tensión recurrentes y sobretensiones temporales de gran energía.

El diseño de la fuente de alimentación (PSU) y el dimensionamiento de los componentes del concentrador de datos de nueva generación se rigen bajo la estricta especificación industrial de un ciclo de vida operativo ininterrumpido de 15 años sin mantenimiento técnico. Este lapso temporal no es arbitrario; se alinea de forma directa con la normativa española recogida en la Orden ICT/155/2020, de 7 de febrero (BOE) [19], en la que se define un período máximo de vida útil de 15 años para los contadores de energía eléctrica de baja tensión en servicio.

Para evitar asincronías técnicas y optimizar el coste total de propiedad (Total Cost of Ownership, TCO) de la infraestructura, las compañías distribuidoras de energía (utilities) como Iberdrola trasladan este mismo ciclo de vida de 15 años a los concentradores de datos de los centros de transformación [20].

En las fuentes de alimentación conmutadas (SMPS) tradicionales de baja frecuencia o lineales, el principal factor limitador de la vida útil son los condensadores electrolíticos de aluminio utilizados en las etapas de filtrado. El electrolito líquido de estos componentes tiende a evaporarse gradualmente a lo largo de los años, un fenómeno físico que se acelera de forma exponencial con el incremento de la temperatura interna de operación (según la ley de Arrhenius).

Para poder garantizar sobre el papel la exigente vida útil de 15 años, los fabricantes de equipos comerciales se ven obligados a sobredimensionar térmicamente las fuentes, a implementar condensadores electrolíticos especiales de grado industrial/militar extremadamente costosos, o bien a recurrir a baterías de condensadores de película plástica o cerámicos multicapa (MLCC), los cuales poseen menor densidad capacitiva por unidad de volumen. El resultado directo de estas limitaciones de diseño son fuentes de alimentación costosas, sobredimensionadas en peso y volumen, e ineficientes desde

el punto de vista del aprovechamiento del espacio en carril DIN.

2.2.3. Topologías de alta frecuencia y alta tensión (HV/HF)

Para superar las limitaciones físicas y económicas de las PSUs comerciales de 15 años de ciclo de vida, la ingeniería de hardware actual se orienta hacia la adopción de topologías conmutadas de alta tensión y alta frecuencia (High-Voltage High-Frequency, HV/HF). Fundamentado en las leyes del electromagnetismo, aumentar drásticamente la frecuencia de conmutación de la fuente (desde las decenas de kilohertzios habituales hasta el rango de cientos de kilohertzios o incluso megahercios) permite reducir proporcionalmente el volumen y el peso de los componentes magnéticos inductivos (transformadores de aislamiento, choques) y de los condensadores de filtrado.

Esta reducción volumétrica abre las puertas a diseños ultracompactos y de alta densidad de potencia, facilitando la integración de la PSU en la propia placa base del concentrador de datos. Sin embargo, el incremento de la frecuencia de conmutación y el manejo de altos voltajes de entrada introducen un grave problema de compatibilidad electromagnética (CEM): la inyección de ruido conductivo e inducido en modo común y modo diferencial sobre la red eléctrica.

Las transiciones rápidas de tensión (dv/dt) y corriente (di/dt) generadas por los transistores de potencia al conmutar a alta frecuencia producen armónicos de gran energía que caen de lleno en las bandas espectrales reservadas para las comunicaciones por línea eléctrica de banda estrecha (NB-PLC), concretamente en las bandas CENELEC A (9–95 kHz) y FCC (95–500 kHz) [2, 21]. Este solapamiento espectral degrada severamente la relación señal-ruido (SNR) en los receptores del concentrador, provocando atenuaciones, pérdida de paquetes y caídas drásticas en el *throughput* de la red PRIME o G3-PLC.

Por consiguiente, el diseño de un concentrador de datos de nueva generación exige una rigurosa fase de coexistencia analítica, donde las ventajas de reducción de tamaño obtenidas mediante topologías HV/HF deben balancearse mediante:

1. El diseño óptimo de etapas de filtrado EMI compuestas por inductores de choque de modo común (L_{CM}) y condensadores de modo común (C_{CM}).
2. La implementación de técnicas de conmutación suave (Soft-Switching) —como convertidores de resonancia LLC o Active Clamp Flyback— que mitiguen las pendientes de conmutación y el ruido electromagnético en su origen.
3. El correcto aislamiento galvánico y desacoplo físico entre las fases utilizadas para medir metrología, la fase de inyección de señal PLC y la fase empleada para

alimentar el propio equipo.

2.3. Estudio normativo y de estandarización

El despliegue operativo de las tecnologías de comunicación por línea eléctrica en banda estrecha (NB-PLC) en la infraestructura de distribución eléctrica de baja tensión requiere una estricta conformidad con marcos regulatorios y estándares internacionales. Estos estándares definen desde la asignación de bandas espectrales y límites de emisión de señal hasta los métodos de ensayo de compatibilidad electromagnética (EMC) y la interoperabilidad de las capas de protocolo.

2.3.1. Marcos espectrales y estándares de comunicación NB-PLC

La evolución tecnológica de las comunicaciones PLC en redes de distribución ha transitado desde los antiguos sistemas unidireccionales de control de rizado (*ripple control*) y módems monofrecuencia FSK/S-FSK de segunda generación, hacia soluciones multiportadora basadas en multiplexación por división de frecuencias ortogonales (OFDM) de tercera generación [10].

A nivel regulatorio global, la segmentación espectral para NB-PLC (frecuencias inferiores a 500 kHz) se articula principalmente en dos marcos normativos:

- **Marco Europeo (CENELEC EN 50065-1):** La norma europea EN 50065-1 especifica la señalización en instalaciones eléctricas de baja tensión en el rango de 3 kHz a 148,5 kHz [22]. En este esquema, la **banda CENELEC-A** (9–95 kHz) se reserva de manera exclusiva a las compañías distribuidoras de energía para sistemas de telegestión de contadores y automatización de la red de distribución [10]. Las sub-bandas restantes (CENELEC-B: 95–125 kHz, CENELEC-C: 125–140 kHz y CENELEC-D: 140–148,5 kHz) se asignan a aplicaciones del consumidor final y domótica.
- **Marco Estadounidense y Global (FCC e IEEE Std 1901.2):** La Comisión Federal de Comunicaciones (FCC) en los Estados Unidos permite transmisiones PLC en la banda extendida de 9 kHz a 490 kHz [21]. Con el objetivo de unificar y estandarizar estas tecnologías a escala internacional, el estándar **IEEE Std 1901.2-2013** define las especificaciones de la capa física (PHY) y de enlace (MAC) para redes NB-PLC por debajo de 500 kHz [21]. IEEE 1901.2 contempla esquemas de modulación adaptativa (DBPSK, DQPSK, D8PSK y 16-QAM) complementados con codificación de corrección de errores (FEC) basada en

códigos convolucionales concatenados con Reed-Solomon o Viterbi, garantizando la coexistencia y resistencia frente a interferencias de banda estrecha y ruido impulsivo [21, 23].

2.3.2. Compatibilidad electromagnética y vacíos normativos en la banda 2–150 kHz

A pesar del establecimiento formal de las bandas CENELEC e IEEE, el entorno electromagnético en las redes inteligentes de baja tensión ha experimentado una transformación drástica debido a la proliferación masiva de electrónica de potencia conmutada, tales como inversores fotovoltaicos, cargadores de vehículo eléctrico y fuentes SMPS de alta frecuencia [24].

Históricamente, la normativa de compatibilidad electromagnética ha regulado con rigor las perturbaciones armónicas de baja frecuencia (hasta el armónico 40, 2 kHz, mediante la norma IEC 61000-3-2) y las emisiones conducidas y radiadas de alta frecuencia (desde 150 kHz hasta 30 MHz, mediante las normas CISPR 11, CISPR 32 y EN 55011) [24]. Sin embargo, la franja espectral comprendida entre **2 kHz y 150 kHz** ha constituido históricamente un vacío normativo (*standardization gap*) [24].

Este vacío ha permitido la introducción en el mercado de equipos electrónicos que inyectan ruido conductivo e interferencias no intencionadas de gran amplitud en el rango de 2 a 150 kHz, provocando errores de lectura en la metrología de contadores estáticos y degradando severamente las transmisiones PLC en la banda CENELEC-A [24]. Para solucionar esta problemática, comités internacionales como IEC SC 77A y CISPR SC/H han constituido grupos de trabajo conjuntos (JWG) orientados a establecer límites de emisión conducida (tanto en modo común como en modo diferencial) y métodos normalizados de ensayo para el espectro de 2 a 150 kHz [24].

Por esta razón, el diseño del concentrador de datos de nueva generación exige evaluar la compatibilidad electromagnética no solo en la banda útil de transmisión PLC, sino garantizando que los convertidores de potencia integrados (PSU HV/HF) cumplan con los nuevos límites de emisión conducida exigidos por el marco normativo internacional emergente [24, 21].

Capítulo 3

Diseño Hardware y Diagrama de Bloques Completo

3.1. Arquitectura General y Esquema de Aislamientos Galvánicos

El concentrador de datos de nueva generación desarrollado en este Trabajo de Fin de Máster ha sido concebido como un nodo de procesamiento embebido de alta densidad, capaz de integrar en un único módulo compacto de carril DIN las funciones de telegestión de red por línea eléctrica (NB-PLC), metrología trifásica de precisión de Clase 0.5, comunicaciones ascendentes (WAN) y puertos de expansión inalámbricos.

La instalación del equipo en el entorno de un centro de transformación de media a baja tensión (MT/BT) exige un diseño de hardware altamente robusto frente a sobretensiones de Categoría IV y transitorios rápidos (*bursts*/ESD). Por este motivo, el concepto de diseño pivota sobre una estricta **segmentación por dominios de masa y barreras de aislamiento galvánico**, tal y como se ilustra en la arquitectura global de la Figura ??.

3.1.1. Estrategia de Aislamiento y Dominios de Masa

Para evitar bucles de masa, proteger los circuitos integrados de procesamiento de baja tensión (3,3 V / 1,8 V) y mitigar el acoplamiento de ruido en modo común procedentes de la red eléctrica, la placa base se divide en cuatro dominios galvánicos independientes:

1. **Dominio de Alta Tensión y Potencia (HV-Domain):** Comprende la entrada de alimentación trifásica ($3 \times 230/400$ VAC+N), el filtro EMI primario y la etapa primaria de la fuente de alimentación conmutada de alta frecuencia (HVHF PSU). Este dominio soporta las tensiones de línea sin referencia a la masa digital del

equipo, teniendo un aislamiento galvánico de al menos $2 \text{ kV}_{\text{RMS}}/5 \text{ kV}_{\text{peak}}$ frente a los dominios de baja tensión.

2. **Dominio de Medición y Metrología (MET-Domain):** Conecta directamente con los divisores de tensión resistivos de alta precisión y los transformadores de corriente (CT). Para garantizar la integridad de las medidas fasoriales e inmunidad ante sobretensiones, la interfaz de comunicación entre el chipset de metrología dedicado y el procesador principal se realiza mediante aisladores digitales magnéticos o capacitivos (SPI aislada), garantizando un aislamiento de al menos $2 \text{ kV}_{\text{RMS}}$. Este dominio está directamente referenciado al neutro de la red de baja tensión, permitiendo la medición de tensiones y corrientes con referencia a neutro, por lo que comparte dominio de masa con el dominio de inyección PLC y con el dominio de alta tensión.
3. **Dominio de Inyección y Frente Analógico PLC (AFE-Domain):** Incluye el acoplamiento pasivo multifase para la inyección de la señal, ya que el driver amplificador de línea y los filtros analógicos de emisión/recepción se encuentran en el dominio de baja tensión (Comunicaciones SELV y procesamiento). La inyección de la señal de comunicación por línea eléctrica sobre las fases de baja tensión requiere un acoplamiento capacitivo e inductivo sintonizado. El transformador de acoplamiento PLC proporciona la barrera de aislamiento galvánico de seguridad frente a los 230 VAC nominales, al tiempo que preserva una respuesta lineal en la banda de frecuencia CENELEC-A / FCC [25].
4. **Dominio de Procesamiento y Comunicaciones SELV (Safe Extra Low Voltage):** Corresponde al núcleo digital alimentado a baja tensión continua (+12 VDC, +3,3 VDC, +1,8 VDC). Incluye el módulo de procesamiento con unidad MPU con Linux embebido y la memoria RAM/eMMC (*“System On Module”, SoM*), los transceptores Ethernet, y la PCB de expansión (auxiliar) en donde se alojan las interfaces RS-485 aisladas, los optocopladores de entradas digitales y relés para las salidas digitales, el módulo celular LTE y el módulo de radiofrecuencia (RF).

3.1.2. Interfaces de Campo y Protecciones Electromagnéticas

Cada puerto físico que conecta con el exterior del chasis incorpora circuitos dedicados de protección frente a transitorios electromagnéticos:

- **Puerto RS-485:** implementa un driver para conversión de comunicación serial (*“Universal Asynchronous Receiver Transmitter”, UART*) a comunicación

diferencial *Half-Duplex* RS-485, comunicándose con el módulo de procesamiento central mediante un aislador digital multipuerto.

- **Puertos Ethernet (10/100 Mbps):** se integran dos puertos ethernet independientes, aislados galvánicamente para cumplir con estándares de seguridad eléctrica, proporcionando uno de ellos un aislamiento galvánico de 6 kV_{RMS} conforme a la norma EN 62368-1, y el otro puerto, un aislamiento de 10 kV_{RMS}/20 kV_{peak}, según la norma EN 60255-27.
- **Entradas y Salidas Digitales (GPIOs de Campo):** Las salidas digitales para monitoreo (p. ej., detección de apertura de puerta del centro de transformación o alarmas de fusibles) se implementan mediante drivers digitales aislados, con capacidad de aislamiento galvánico de hasta 10 kV durante 1 minuto, y con rango de funcionamiento hasta 60 V. Por otra parte, las salidas digitales se implementan mediante relés convencionales DPDT (*Double Pole Double Throw*) de baja señal, con un contacto Normalmente Abierto (NA) y un contacto Normalmente Cerrado (NC), con aislamiento galvánico simple de 2 kV_{rms}. Con esta configuración, el concentrador de datos puede interactuar con sistemas de control y supervisión externos, garantizando la seguridad del equipo y la integridad de las señales de control.

3.2. Subsistema de Procesamiento Central y Comunicaciones de Red

El núcleo de procesamiento del concentrador de datos requiere gestionar simultáneamente la pila de protocolos del nodo base (PRIME/G3-PLC), la pila de red IP/IPv6, el procesamiento en tiempo real de la metrología trifásica y la ejecución de servicios de ciberseguridad (TLS/IPsec).

3.2.1. Unidad MPU y Controlador de Red (Linux Embebido)

Para responder a estos requerimientos se adopta una arquitectura basada en un System-on-Module (SoM) de alta eficiencia con microprocesador (MPU) de 32/64 bits ejecutando un sistema operativo Linux embebido industrial. Para esto se ha escogido en concreto la plataforma OPOS93 de Armadeus Systems, basada en el procesador NXP i.MX 93, que integra un núcleo Cortex-A55 de alto rendimiento y un coprocesador Cortex-M33 para tareas de tiempo real. Además cuenta con hasta 4 GB de memoria RAM LPDDR4 y hasta 64 GB de almacenamiento eMMC, y también con múltiples interfaces de comunicación, incluyendo Ethernet, USB, UART, SPI e I2C. Esta elección

permite un procesamiento eficiente de las tareas de red y metrología, así como la ejecución de algoritmos de ciberseguridad y gestión remota del dispositivo.

Esta elección frente a microcontroladores de bajas prestaciones se justifica analíticamente por la latencia de procesamiento intrínseca de los modems NB-PLC basados en OFDM [26]. Tal como demuestra Bumiller, las etapas de transformada rápida de Fourier (IFFT/FFT) y los algoritmos FEC (codificación convolucional concatenada con Reed-Solomon) introducen un retardo de cómputo de 3 a 5 símbolos OFDM por paquete. En estándares como IEEE 1901.2, este tiempo muerto o *Response Interframe Spacing* (RIFS) alcanza hasta $695\ \mu\text{s}$ (equivalente a 10 símbolos OFDM en CENELEC-A) [26].

3.3. Subsistema de Procesamiento Central e Interconexión de Dominios

El diseño del concentrador de datos exige gestionar de forma concurrente tareas de naturaleza heterogénea: desde el cómputo intensivo no determinista (pila de red IP/IPv6, ciberseguridad TLS/IPsec, gestión remota y base de datos local) hasta procesos críticos de tiempo real estricto (metrología trifásica, ejecución de la capa MAC/PHY de PRIME, temporización RTC y seguridad física) [26, 14].

Para resolver este compromiso sin saturar el sistema operativo ni comprometer la determinicidad del canal eléctrico, la arquitectura adopta un **esquema de procesamiento asíncrono multinivel (Dual-Core Architecture)** que separa físicamente el plano de aplicación del plano de tiempo real y metrología.

3.3.1. Unidad MPU Principal: Plataforma Linux Embebido (Armadeus OPOS93 / NXP i.MX 93)

El nivel superior de procesamiento es gobernado por el System-on-Module (SoM) **Armadeus OPOS93**, basado en el procesador de aplicaciones **NXP i.MX 93**. Esta MPU integra una arquitectura heterogénea formada por un núcleo de alto rendimiento ARM Cortex-A55 (arquitectura de 64 bits), un coprocesador en tiempo real Cortex-M33 y un motor de aceleración neuronal (NPU Ethos-U65). La plataforma se complementa con hasta 4 GB de memoria RAM LPDDR4, 64 GB de almacenamiento eMMC y un conjunto extenso de periféricos (Ethernet MAC dual, USB 2.0 OTG, UART, SPI e I^2C).

La elección de una MPU de estas prestaciones frente a microcontroladores monolíticos de bajo coste se fundamenta en la alta latencia de procesamiento intrínseca de los módems NB-PLC multiportadora (OFDM) [26]. Tal como analiza Bumiller,

las etapas de transformada rápida de Fourier (IFFT/FFT) y la decodificación de algoritmos FEC (códigos convolucionales concatenados con Reed-Solomon) introducen un retardo de cómputo de 3 a 5 símbolos OFDM por paquete [26]. En estándares de comunicación como IEEE 1901.2, este tiempo muerto o *Response Interframe Spacing* (RIFS) alcanza hasta $695\ \mu\text{s}$ (equivalente a 10 símbolos OFDM en CENELEC-A) [26].

Al delegar las tareas de aplicación y transporte en Linux embebido, el i.MX 93 ejecuta controladores a nivel de Kernel (**NetDevice**) que gestionan buffers en cascada para soportar altas tasas de error de paquete ($\text{PER} > 20\%$) sin perder tramas de telegestión DLMS/COSEM procedentes de la subred [26, 14]. Asimismo, el procesador gestiona el arranque seguro (*Secure Boot* / High Assurance Boot) e interactúa con los módulos opcionales LTE y RF híbrido (IEEE Std 1901.3-2025).

3.3.2. Microcontrolador Coprocesador Dedicado: Microchip PIC32CXMTC

Para descargar a la MPU Host de las interrupciones críticas en tiempo real y optimizar la lista de materiales (BOM), el plano inferior es asumido por el microcontrolador especializado **Microchip PIC32CXMTC**. Este SoC de 32 bits integra hardware de metrología, unidades criptográficas y soporte nativo para la pila de protocolos PRIME 1.4 a través del entorno **Microchip Harmony v3**.

Las funciones principales asignadas al PIC32CXMTC se estructuran en cinco ejes operativos:

1. **Control del Módem PLC (Microchip PL460):** El PIC32CXMTC ejecuta la capa MAC de PRIME y gobierna directamente al módem analógico PL460 a través de un bus SPI dedicado y líneas de interrupción por cambio de estado.
2. **Gestión de Acoplamiento Trifásico y Paso por Cero (Zero-Crossing):** Controla de forma activa la red de acoplamiento pasivo de la señal PLC sobre las tres fases ($L1, L2, L3$) mediante opto-relés de estado sólido, garantizando el aislamiento galvánico de las fases inactivas y procesando los impulsos de paso por cero generados en el secundario del transformador para la sincronización de tramas [6].
3. **Motor de Metrología de Supervisión:** Procesa las señales procedentes del AFE analógico (divisores resistivos de tensión y transformadores de corriente CT), ofreciendo precisión de Clase B en energía activa (EN 50470-3) y Clase 2 en energía reactiva (EN 62053-23), además de registrar magnitudes instantáneas (V, I, P, Q, PF) y eventos de calidad de onda (huecos y sobretensiones).

4. **Gestión Energética, RTC de Ultra Bajo Consumo y Anti-Tamper:** En caso de fallo en la red eléctrica, el equipo cuenta con dos sistemas de respaldo, Respaldo a Corto Plazo y Respaldo a Largo Plazo, que se gestionarán de manera automática para cumplir con el horizonte temporal:

- ***Respaldo a Corto Plazo (Last Gasp):*** Un banco de supercondensadores suministra energía durante los primeros segundos tras el fallo de red, permitiendo a la MPU Host (i.MX 93) realizar un apagado ordenado (*graceful shutdown*) del SO Linux, volcar buffers a la eMMC y transmitir la alerta de “último suspiro” vía PLC o LTE. Durante este periodo, el sistema es capaz de operar en máxima potencia, con el fin de poder utilizar plenamente todas las funciones de comunicación y metrología, incluyendo la transmisión de datos críticos a la nube o al sistema central de gestión (HES).
- ***Respaldo a Largo Plazo (RTC y Seguridad Física):*** Para cumplir con las especificaciones del proyecto, el RTC y el circuito de detección de intrusión (*Anti-Tamper*) integrados en el PIC32CXMTc son alimentados a través del dominio V_{BAT} por una batería primaria de litio de 3V de ultra baja autodescarga en formato CR2032. Gracias a un consumo en modo de retención de ultra bajo consumo ($< 1\mu A$), este esquema garantiza el mantenimiento de la hora exacta y la supervisión de apertura de carcasa durante 3 años acumulados de ausencia de tensión de red, garantizando un ciclo de vida operativo de 15 años libre de mantenimiento y sin necesidad de sustitución de baterías. Asimismo, el controlador de intrusión supervisa los pines de detección de apertura de carcasa (mediante micro-switches mecánicos y sensores ópticos LDR), estampando la fecha/hora del evento y eliminando las claves criptográficas de los registros de respaldo de seguridad (GPBR Clear).

5. **Watchdog de Supervisión y Control de Ciclo de Potencia (Power-Cycle):** A diferencia de un reset lógico convencional, el PIC32CXMTc supervisa de forma continua la salud de la MPU Host. Ante un bloqueo del sistema operativo Linux o fallo del watchdog principal, el microcontrolador conmuta la entrada de habilitación (EN) del Load-Switch que alimenta la línea V_{DD_CPU} del i.MX 93, forzando un reinicio por corte físico de alimentación de 1 a 2 segundos para recuperar el equipo desde un estado seguro conocido.

3.3.3. Interconexión y Buses de Comunicación Inter-Dominio

La comunicación entre el plano de aplicación (MPU Host i.MX 93) y el plano de tiempo real y metrología (coprocesador PIC32CXMTTC) se articula a través de un conjunto de líneas digitales optimizadas para garantizar una transferencia de datos determinista y prevenir interferencias galvánicas:

- **Bus Principal SPI (Master/Slave):** Constituye el canal síncrono principal de comunicación inter-procesador. La MPU Host actúa como controlador SPI (*Master*) y el PIC32CXMTTC como periférico (*Slave*). A través de este bus de alta velocidad se transporta todo el flujo binario de tramas de telegestión DLMS/COSEM, intercambio de mensajes de la capa MAC de PRIME, perfiles de carga acumulados y registros periódicos de metrología.
- **Línea de Interrupción por GPIO:** Señal digital orientada desde el PIC32CXMTTC hacia la MPU Host. Actúa como interrupción hardware (*IRQ*) para notificar la recepción de tramas PLC, eventos de metrología o alarmas físicas sin necesidad de recurrir a esquemas de sondeo (*polling*), reduciendo la carga de procesamiento del sistema operativo Linux.
- **Interfaz SWD (Serial Wire Debug):** La programación inicial del firmware en línea de producción y la depuración en circuito del núcleo ARM Cortex-M4F del PIC32CXMTTC se realizan mediante el estándar industrial **SWD** (líneas **SWDIO** y **SWCLK**), descartando esquemas antiguos como ICSP y facilitando el acceso a través de los cabezales internos de la PCB, habilitando así también la posibilidad de realizar la programación del firmware directamente desde el SOM mediante software genérico o abierto de programación como (*OpenOCD*).
- **Líneas UART de Depuración (Debug Console):** Las líneas serie UART (3,3 V TTL) se derivan a puntos de prueba (*test points*) y conectores internos de la placa. Su función se limita a la depuración de firmware en desarrollo y a la monitorización de logs de diagnóstico de bajo nivel.
- **Señales de Control Físico (NRST y ERASE):** La MPU Host controla directamente la línea de reinicio (NRST) del PIC32CXMTTC para forzar un reseteo del módem/stack PLC en caso de fallo, mientras que se habilita un pad interno para la aserción manual de la señal de borrado (ERASE).
- **Buffers de Aislamiento y Anti-Backfeeding:** Se intercalan integrados de acoplamiento de señal y buffers lógicos en el bus digital inter-procesador para

evitar la realimentación eléctrica inversa (*backfeeding*) a través de los diodos de protección ESD de los pines de E/S cuando la MPU Host o el coprocesador entran en modo de apagado o durante la fase de "último suspiro" (*last gasp*).

3.4. Subsistema de Frente Analógico (AFE), PLC Trifásico y Comunicaciones Inalámbricas

El subsistema de comunicaciones PLC constituye el elemento diferencial del concentrador de datos. Su diseño debe resolver el compromiso entre inyectar suficiente potencia en la red de baja tensión y garantizar la linealidad frente a las variaciones dinámicas de la impedancia de carga.

3.4.1. Frente Analógico (AFE) y Driver de Inyección Trifásico

El módulo analógico (AFE) se articula en torno a un módem transceptor integrado, utilizando para ello el desarrollado por la empresa de semiconductores **Microchip**, el PL460, gobernado por un DSP dedicado para la capa física PHY. Para inyectar la señal en las tres fases (R, S, T) sin sufrir los efectos severos de la desadaptación de impedancias descritos por Hallak y Bumiller [25], el hardware incorpora una etapa de amplificación lineal de alta corriente y acoplamiento trifásico direccionable, compuesto de 3 transformadores de señal, con aislamiento galvánico de $5 \text{ kV}_{\text{RMS}}$, y 3 optoacopladores bidireccionales, con baja impedancia de conducción, para seleccionar la fase de inyección y de recepción.

En transmisiones OFDM multiportadora, la impedancia del circuito emisor en estado de transmisión (TX) debe ser extremadamente baja ($Z_1 \approx 0 \Omega$) para garantizar la máxima transferencia de tensión hacia la red (V_{TX}) [25]. Sin embargo, cuando operan múltiples transmisores no interoperables en la misma línea, esta baja impedancia en TX provoca la absorción y atenuación de la señal útil en fases adyacentes [25]. Aunque la norma CENELEC EN 50065-7 fija restricciones de impedancia mínima en recepción/transmisión ($Z_e \geq 3\text{--}5 \Omega$), su implementación física en etapas analógicas OFDM resulta inviable y costosa [25].

Para solventar esta limitación sin violar los límites de compatibilidad electromagnética, el hardware del concentrador utiliza un **esquema de acoplamiento capacitivo/inductivo trifásico con desacoplo de canal** [25, 6]. Mediante la red de filtros pasa-banda sintonizados de alto orden y transformadores de aislamiento galvánico de alta frecuencia, el driver inyecta la señal de forma simétrica o seleccionable fase a fase, minimizando el acoplamiento parásito inter-fase y aislando la etapa digital de las tensiones de 230/400 VAC.

3.4.2. Ampliación a Banda Extendida (FCC) y Módulo Celular LTE

Aunque la banda CENELEC-A (9–95 kHz) es el estándar de telegestión regulado en Europa, los ensayos empíricos de canal en entornos industriales demuestran que esta franja es altamente susceptible al ruido pulsante de motores y electrónica de potencia, registrando picos de interferencia de hasta $74 \text{ dB}\mu\text{V}$ a 71 kHz [27]. Por el contrario, la banda FCC (10–490 kHz, centrada en 270 kHz) presenta un suelo de ruido significativamente menor ($60 \text{ dB}\mu\text{V}$), permitiendo alcanzar caudales de transmisión de hasta 34,28 kbps con modulaciones D8PSK y tasas de error de paquete ($\text{PER} < 1\%$) [27]. Por ello, el hardware del AFE se diseña con un ancho de banda flexible capaz de operar tanto en CENELEC-A como en la banda extendida FCC.

Para la red de transporte WAN hacia el sistema central (HES), la placa auxiliar de expansión incluye un módulo módem celular LTE Cat-1 / NB-IoT con soporte de tarjeta eSIM/SIM industrial y antena externa.

3.4.3. Módulo RF Híbrido Inalámbrico (IEEE Std 1901.3-2025)

Para solventar escenarios de atenuación extrema en la línea eléctrica (tales como la apertura de seccionadores o la presencia de filtros bloqueadores de alta impedancia), la arquitectura de hardware reserva una interfaz SPI/UART de alta velocidad para un módulo transceptor de radiofrecuencia (RF) sub-1 GHz.

Esta aproximación responde a las especificaciones del nuevo estándar **IEEE Std 1901.3-2025**, el cual establece el marco internacional para comunicaciones híbridas PLC/RF en redes inteligentes [28]. La combinación síncrona de ambos medios en la capa MAC permite elevar la tasa de entrega de paquetes del 70 % (solo PLC) o 82 % (solo RF) a cifras superiores al 90 % mediante enrutamiento híbrido dinámico [27].

Conforme a la norma IEEE 1901.3-2025, el módulo RF debe operar en las bandas ISM ofreciendo tasas de velocidad de 25 kbps a 2 Mbps, con modulaciones BPSK, QPSK y 16-QAM, y una sensibilidad de receptor de hasta -109 dBm (modo MCS0) [28]. El módulo actúa de forma transparente como estación o repetidor híbrido (*Proxy Coordinator*, PCO), permitiendo que la MPU del concentrador alterne dinámicamente entre el canal PLC y el enlace inalámbrico según la métrica de calidad de enlace RSSI/SNR recibida [28].

3.5. Subsistema de Metrología Trifásica de Precisión y Calibración

La función de supervisión de baja tensión y metrología de balance en el centro de transformación exige la captura precisa de parámetros eléctricos trifásicos en tiempo real [18]. En la arquitectura unificada del concentrador de datos, esta tarea se delega en el microcontrolador especializado **PIC32CXMT**C de Microchip, el cual integra un núcleo AFE (*Analog Front-End*) de metrología hardware de alta resolución operando en coordinación con la librería de metrología en firmware (Harmony v3). Sin embargo, para el caso de metrología trifásica, el sensado se debe delegar a un chip de metrología dedicado, el **ATSENSE301** de Microchip, el cual constituirá el AFE de medición trifásica de alta resolución, con 3 canales de tensión y 4 canales de corriente, gestionado con la librería de metrología de Microchip desde el PIC32 a través de comunicación SPI.

Esta integración permite consolidar en un único circuito integrado las funciones de cálculo energético, procesamiento fasorial, temporización RTC y ejecución de la pila MAC del protocolo PRIME, optimizando drásticamente la lista de materiales (BOM) y el espacio en placa.

3.5.1. Acondicionamiento Analógico y Canal de Entrada (AFE)

Para cumplir con la categoría de instalación **CAT III 600 V** (opcionalmente CAT IV) definida en la norma EN 61000-6-5 / EN 60255-27 y garantizar la inmunidad ante perturbaciones electromagnéticas de la red eléctrica, la etapa analógica de acondicionamiento ha sido dimensionada con criterios de alta linealidad y bajo coeficiente de temperatura (TCR):

1. **Canal de Tensión Trifásico:** Diseñado para un rango de medida nominal de 127/220 VAC a 230/440 VAC $\pm 20\%$ con una frecuencia de red de 45–65 Hz (Clase F2 $\pm 1\%$). La tensión de fase se atenuará mediante una red divisora resistiva de precisión de alta impedancia de entrada ($Z_{in} \geq 800\text{ k}\Omega$), utilizando componentes de grado automoción AEC-Q200 con tolerancias estrechas ($\leq 0,1\%$) y derivación térmica mínima, de 25 PPM/ $^{\circ}\text{C}$ o menor. El consumo propio de la etapa de tensión se mantiene por debajo de 0,07 VA por fase, asegurando un umbral de arranque (V_{start}) de 10 VAC.
2. **Canal de Corriente Trifásico y Neutro:** El subsistema está preparado para la conexión de transformadores de corriente (CT) externos con relación nominal

configurable (típicamente 400/5 A o 1200/5 A para aplicaciones de subestación), con una corriente nominal $I_n = 5$ A y un rango dinámico de medida desde 2 mA hasta 10 A ($I_{start} = 2$ mA). Las entradas de corriente incorporan transformadores de corriente de precisión internamente, con relación de transformación 1000/1 con sus respectivas resistencias de carga (*burden resistors*) de alta precisión. La etapa soporta impulsos de sobrecorriente cortocircuitada de $20 \times I_{max}$ (200 A) durante 0,5 s sin degradación métrica, conforme a la norma EN 62053-21, con un consumo analógico de entrada $\leq 0,02$ VA.

El filtrado analógico secundario se implementa mediante filtros pasa-bajo RC de primer orden antialiasing y cuentas de ferrita (*ferrite beads*) de baja inductancia distribuidas en los rieles de alimentación analógicos (VDD_{ANA}), garantizando un alto rechazo frente al ruido de conmutación de la PSU de alta frecuencia y las señales de acoplamiento PLC.

3.5.2. Clases de Precisión y Funciones de Medición

El motor de metrología del PIC32CXMTC procesa de forma continua muestras síncronas para calcular magnitudes instantáneas y acumuladas con una tasa de refresco ≤ 1 s. El hardware cumple con los estándares internacionales de telegestión energética:

- **Energía Activa:** Clase B (o superior, ± 1 % de error de medida) según la norma europea **EN 50470-3**.
- **Energía Reactiva:** Clase 2 (o superior) según la norma **EN 62053-23**.
- **Medición por Fase y Total:** Registros bidireccionales de energía activa importada y exportada ($+A/-A$), y energía reactiva en los cuatro cuadrantes ($+R_i, +R_c, -R_i, -R_c$).
- **Períodos de Integración de Potencia:** Cálculo de valores medios de potencia activa y reactiva configurables en intervalos discretos de 5, 10, 15, 20, 30 y 60 minutos.
- **Detección de Eventos de Calidad de Suministro:** Supervisión continua de huecos de tensión (*sags*), sobretensiones (*swells*), pérdida de fase individual ($L1, L2, L3$), corte de neutro y registro de desequilibrios mediante estampados de tiempo de alta precisión aportados por el RTC interno.

3.5.3. Aislamiento Galvánico e Interfaz SPI con la MPU Host

Puesto que el circuito del AFE de metrología está referenciado al neutro de la red de baja tensión (N), todo el bloque de procesamiento metrológico se encuentra dentro del **Dominio de Medición (MET-Domain)**.

Para comunicar el AFE (ATSENSE301) con la MPU principal (PIC32CXMTc) (perteneciente al Dominio SELV) sin comprometer la seguridad galvánica, se implementa un bus SPI aislado de alta velocidad asistido por líneas de interrupción por cambio de estado (GPIO). El aislador digital capacitivo/magnético proporciona una barrera de aislamiento de tensión de al menos 2,5 kV_{RMS} (60 seg) con capacidad para soportar impulsos de choque de ± 5 kV_p según **EN 60255-27**.

Además, se integran buffers unidireccionales para evitar la retroalimentación de corriente (*backfeeding*) entre los dominios alimentados por el banco de supercondensadores en escenarios de “último suspiro” (*last gasp*) tras un corte de suministro de red.

3.5.4. Procedimiento de Calibración Vectorial Trifásica

Debido a las tolerancias físicas de los divisores resistivos, la no linealidad de los transformadores de corriente CT externos y los desfases introducidos por los componentes pasivos del AFE, cada unidad fabricada debe someterse a un proceso de calibración métrica previo a su despliegue industrial.

El concentrador implementa el **enfoque de calibración vectorial de Microchip**, estructurado en un flujo secuencial automatizado mediante banco de prueba patrón y consola de comandos (Figura 3.1):

Figura 3.1: Diagrama de flujo para el procedimiento de calibración vectorial trifásica en el microcontrolador PIC32CXMTc.

El algoritmo calcula y escribe en los registros no volátiles de la librería de metrología en dos conjuntos principales de constantes de ajuste:

1. **Calibración de Magnitud (Ganancia RMS):** Se aplica un punto de prueba de tensión y corriente nominales puramente resistivo ($\cos \phi = 1,0$). El sistema compara los valores de tensión y corriente medidos por el registro ADC no calibrado (U_{rmsX}, I_{rmsX}) frente a la referencia patrones inyectada por el banco (U_{ref}, I_{ref}), calculando los factores de ganancia de magnitud:

$$CAL_M_VX = \text{int} \left(\frac{U_{ref} \cdot K_1}{U_{rmsX}} \right), \quad CAL_M_IX = \text{int} \left(\frac{I_{ref} \cdot K_2}{I_{rmsX}} \right) \quad (3.1)$$

donde $X \in \{A, B, C, N\}$ representa la fase calibrada y K_1, K_2 son constantes de escala del formato numérico interno.

2. **Calibración de Fase (Desfase V-I y V-V):** Para corregir el error angular introducido por la inductancia parásita de los CTs y los filtros analógicos, se inyecta una corriente de prueba con un desfase conocido de 60° inductivo ($\cos \phi = 0,5$). El algoritmo ajusta los registros de retardo de fase individuales (CAL_PH_IA, CAL_PH_IB, CAL_PH_IC) minimizando la desviación de potencia reactiva calculada. Posteriormente, se calibra el error de fase relativo entre las líneas de tensión (CAL_PH_VB, CAL_PH_VC) tomando la Fase A como referencia vectorial de 0° .
3. **Compensación de Offset de Potencia:** Finalmente, en ausencia de corriente aplicada ($I = 0$ A), se ejecuta la prueba de insensibilidad al creep (*anti-creeping*), ajustando los registros de offset de potencia activa y reactiva (POWER_OFFSET_P/Q) para cancelar el ruido de fondo inducido por conmutaciones térmicas o acoplamiento magnético cercano.

Una vez completado el flujo, el firmware valida el checksum de los parámetros y bloquea los registros de calibración mediante la palabra clave de control (CalStart = 0x8765), garantizando la trazabilidad métrica durante todo el ciclo de vida operativo de 15 años del equipo.

Capítulo 4

Validación experimental

Lorem ipsum dolor sit amet, consectetur adipiscing elit. Aenean commodo ligula eget dolor. Aenean massa. Cum sociis natoque penatibus et magnis dis parturient montes, nascetur ridiculus mus. Donec quam felis, ultricies nec, pellentesque eu, pretium quis, sem. Nulla consequat massa quis enim. Donec pede justo, fringilla vel, aliquet nec, vulputate eget, arcu. In enim justo, rhoncus ut, imperdiet a, venenatis vitae, justo. Nullam dictum felis eu pede mollis pretium. Integer tincidunt. Cras dapibus. Vivamus elementum semper nisi. Aenean vulputate eleifend tellus. Aenean leo ligula, porttitor eu, consequat vitae, eleifend ac, enim. Aliquam lorem ante, dapibus in, viverra quis, feugiat a, tellus. Phasellus viverra nulla ut metus varius laoreet. Quisque rutrum. Aenean imperdiet. Etiam ultricies nisi vel augue. Curabitur ullamcorper ultricies nisi. Nam eget dui. Etiam rhoncus. Maecenas tempus, tellus eget condimentum rhoncus, sem quam semper libero, sit amet adipiscing sem neque sed ipsum. Nam quam nunc, blandit vel, luctus pulvinar, hendrerit id, lorem. Maecenas nec odio et ante tincidunt tempus. Donec vitae sapien ut libero venenatis faucibus. Nullam quis ante. Etiam sit amet orci eget eros faucibus tincidunt. Duis leo. Sed fringilla mauris sit amet nibh. Donec sodales sagittis magna. Sed consequat, leo eget bibendum sodales, augue velit cursus nunc,

4.1

Alumnos	Media	Nota
Pérez	3,4	Suspenso
Azaña	8,7	Notable

Tabla 4.1: Pie de tabla

Capítulo 5

Conclusiones

Reina en mi espíritu una alegría admirable, muy parecida a las dulces alboradas de la primavera, de que gozo aquí con delicia. Estoy solo, y me felicito de vivir en este país, el más a propósito para almas como la mía, soy tan dichoso, mi querido amigo, me sojuzga de tal modo la idea de reposar, que no me ocupo de mi arte. Ahora no sabría dibujar, ni siquiera hacer una línea con el lápiz; y, sin embargo, jamás he sido mejor pintor. Cuando el valle se vela en torno mío con un encaje de vapores; cuando el sol de mediodía centellea sobre la impenetrable sombra de mi bosque sin conseguir otra cosa que filtrar entre las hojas algunos rayos que penetran hasta el fondo del santuario, cuando recostado sobre la crecida hierba, cerca de la cascada, mi vista, más próxima a la tierra, descubre multitud de menudas y diversas plantas; cuando siento más cerca de mi corazón los rumores de vida de ese pequeño mundo que palpita en los tallos de las hojas, y veo las formas innumerables e infinitas de los gusanillos y de los insectos; cuando siento, en fin, la presencia del Todopoderoso, que nos ha creado

Capítulo 6

Bibliografía

- [1] Chaiyod Pirak, Tanayoot Sangsuwan, and Sirinapa Buayairaksa. Recent advances in communication technologies for smart grid application: A review. In *2014 International Electrical Engineering Congress (iEECON)*, pages 1–4, March 2014.
- [2] Konark Sharma and Lalit Mohan Saini. Power-line communications for smart grid: Progress, challenges, opportunities and status. *Renewable and Sustainable Energy Reviews*, 67:704–751, 2017.
- [3] Shuhang Xu, Jinmei Fan, Xiao Wei, and Yanhai Zhang. Fgamd: A flexible-group-based privacy-preserving aggregation scheme for multidimensional data in edge-enhanced iot. *IEEE Internet of Things Journal*, 12(10):13961–13971, May 2025.
- [4] Francesco Marcuzzi, Andrea M. Tonello, and Nunzio Alexandro Letizia. Discovering routing anomalies in large plc metering deployments from field data. In *2020 IEEE International Symposium on Power Line Communications and its Applications (ISPLC)*, pages 1–6, May 2020.
- [5] Akash Kumar Mandal and Swades De. Analysis of wireless communication over electromagnetic impulse noise channel. *IEEE Transactions on Wireless Communications*, 22(2):1187–1200, Feb 2023.
- [6] Alberto Sendin, Asier Llano, Aitor Arzuaga, and Iñigo Berganza. Strategies for plc signal injection in electricity distribution grid transformers. In *2011 IEEE International Symposium on Power Line Communications and Its Applications*, pages 346–351, April 2011.
- [7] Petr Musil, Petr Mlýnek, Martin Rusz, Lukáš Beneš, and Ján Sláček. General methodology of the in-field diagnostic and localization of noise source in g3-plc

- network. In *2023 IEEE International Symposium on Power Line Communications and its Applications (ISPLC)*, pages 37–42, March 2023.
- [8] Li Jianqi, Zhang Zhe, Zhang Chuanyuan, Yang Bin, and Huang Biyao. A code scheme for g3-plc physical layer specification based on turbo code. In *2021 2nd Information Communication Technologies Conference (ICTC)*, pages 11–15, May 2021.
 - [9] Xiang Wang, Haimin Hong, Kang Wang, Yujing Li, Qingyun Guo, Yuan Zhang, and Qinghai Yang. Performance of ldpc and turbo coded power line communication over multipath channel and narrowband noise. In *2022 2nd Asia-Pacific Conference on Communications Technology and Computer Science (ACCTCS)*, pages 263–269, Feb 2022.
 - [10] Dacfe Dzong, Inigo Berganza, and Alberto Sendin. Evolution of powerline communications for smart distribution: From ripple control to ofdm. In *2011 IEEE International Symposium on Power Line Communications and Its Applications*, pages 474–478, April 2011.
 - [11] Thobekile Ngcobo and Farzad Ghayoor. Study the topology effect on a g3-plc based ami network. In *2019 Southern African Universities Power Engineering Conference/Robotics and Mechatronics/Pattern Recognition Association of South Africa (SAUPEC/RobMech/PRASA)*, pages 629–633, Jan 2019.
 - [12] Adnan Yousaf, Fahad Khan, Zia Hameed, and Hassan Ali. Deployment of smart grid on narrowband power line communication using ofdma. In *2018 9th International Renewable Energy Congress (IREC)*, pages 1–6, March 2018.
 - [13] Ma de la Concepcion Mora de Amarillas, Gregorio López, and Javier Matanza. I choose you! but why?: Proposal and evaluation of policies to promote service nodes to switches in prime networks. In *2019 IEEE International Symposium on Power Line Communications and its Applications (ISPLC)*, pages 1–6, April 2019.
 - [14] Julio A. Corchado, Eduardo Manero, José Antonio Cortés, Alfredo Sanz, and Luis Díez. Application-layer performance analysis of prime in smart metering networks. In *2016 IEEE International Conference on Smart Grid Communications (SmartGridComm)*, pages 332–337, Nov 2016.
 - [15] Amin Mohammadali and Mohammad Sayad Haghighi. A privacy-preserving homomorphic scheme with multiple dimensions and fault tolerance for metering

- data aggregation in smart grid. *IEEE Transactions on Smart Grid*, 12(6):5212–5220, Nov 2021.
- [16] Akash Kumar Mandal and Swades De. Joint optimal pmu placement and data pruning for resource efficient smart grid monitoring. *IEEE Transactions on Power Systems*, 39(3):5382–5392, May 2024.
- [17] A. Sanz, P. J Pinero, J. M. Idiago, S. Esteban, and J. I. Garcia. Narrowband power line communications evaluation in complex distribution networks. In *2014 IEEE International Conference on Smart Grid Communications (SmartGridComm)*, pages 266–271, Nov 2014.
- [18] Ayman Al-Kababji, José Miguel Sanz-Alcaine, Alfredo Sanz, and Javier Hernandez Fernandez. Advancing plc network analysis: The design of a comprehensive plc media characterization system. In *2024 IEEE 8th Energy Conference (ENERGYCON)*, pages 1–6, March 2024.
- [19] Ministerio de Industria, Comercio y Turismo. Orden ICT/155/2020, de 7 de febrero, por la que se regula el control metrológico del estado de determinados instrumentos de medida. *Boletín Oficial del Estado (BOE)*, (47):16478–16521, 2020.
- [20] The World Bank. Survey of international experience in advanced metering infrastructure and its implementation. Technical report, World Bank Group, 2019.
- [21] Ieee standard for low-frequency (less than 500 khz) narrowband power line communications for smart grid applications. *IEEE Std 1901.2-2013*, pages 1–269, Dec 2013.
- [22] Signalling on low-voltage electrical installations in the frequency range 3 khz to 148,5 khz - part 1: General requirements, frequency bands and electromagnetic disturbances, 2011.
- [23] Ankur Upadhyay, Ashish Gupta, and Vishal Kumar. Comparative study of narrow band plcs physical layer under awgn and narrowband interferer. In *2015 Annual IEEE India Conference (INDICON)*, pages 1–4, Dec 2015.
- [24] William Radasky and Hervé Rochereau. Emission standardization in the 2-150 khz frequency band fr-pm-1-3. In *2018 IEEE Symposium on Electromagnetic Compatibility, Signal Integrity and Power Integrity (EMC, SI & PI)*, pages 1–18, July 2018.

- [25] George Hallak and Gerd Bumiller. Coexistence analysis of impedance modulating transmitters. In *2013 IEEE 17th International Symposium on Power Line Communications and Its Applications*, pages 279–284, March 2013.
- [26] Gerd Bumiller. Powerline-channel adopted layer-design and link-layer for reliable data transmission. In *2015 IEEE International Symposium on Power Line Communications and Its Applications (ISPLC)*, pages 256–261, March 2015.
- [27] A. Mishra, H. Tayal, M. A. Khan, and M. Raza. Suitable phy layer of narrow-band power line carrier communication in emerging advanced metering infrastructure scenario. In *2015 IEEE Conference on Standards for Communications and Networking (CSCN)*, pages 235–239, Oct 2015.
- [28] Ieee standard for medium frequency (less than 12 mhz) power line communications (plc) with a hybrid plc/radio frequency physical layer (phy). *IEEE Std 1901.3-2025*, pages 1–113, Nov 2025.
- [29] Abdelfattah Haidine, Bamidele Adebisi, Albert Treytl, Hans Pille, Bahram Honary, and Alexander Portnoy. High-speed narrowband plc in smart grid landscape — state-of-the-art. In *2011 IEEE International Symposium on Power Line Communications and Its Applications*, pages 468–473, April 2011.
- [30] Binod Vaidya, Dimitrios Makrakis, and Hussein Mouftah. Secure multipath routing for ami network in smart grid. In *2012 IEEE 31st International Performance Computing and Communications Conference (IPCCC)*, pages 408–415, Dec 2012.
- [31] Gerhard Bartak, Riccardo Fiorelli, and Jan Meyer. Electromagnetic interference in the frequency range 2 khz to 500 khz - key findings of the 4th emi study report prepared by cenelec tc219/wg11. In *28th International Conference and Exhibition on Electricity Distribution (CIRED 2025)*, volume 2025, pages 3367–3371, June 2025.
- [32] Muhammad Ammar Wibisono, Niek Moonen, and Frank Leferink. Interference of led lamps on narrowband power line communication. In *2020 IEEE International Symposium on Electromagnetic Compatibility & Signal/Power Integrity (EMCSI)*, pages 219–221, July 2020.
- [33] Muhammad Ammar Wibisono, Bas ten Have, Waseem Elsayed, Niek Moonen, Deny Hamdani, and Frank Leferink. Impact of a speed-controlled water pump on power line communication of smart energy meters. In *2021 Asia-Pacific*

- International Symposium on Electromagnetic Compatibility (APEMC)*, pages 1–4, Sep. 2021.
- [34] A. S. de Beer, A. Emleh, H. C. Ferreira, and A. J. Han Vinck. Effects of led lamps on the power-line communications channel. In *2013 IEEE 17th International Symposium on Power Line Communications and Its Applications*, pages 209–213, March 2013.
 - [35] A. Emleh, A. S. de Beer, H. C. Ferreira, and A. J. Han Vinck. The impact of the cfl lamps on the power-line communications channel. In *2013 IEEE 17th International Symposium on Power Line Communications and Its Applications*, pages 225–229, March 2013.
 - [36] Ashraf Emleh, Arnold de Beer, Hendrik Ferreira, and Adrianus Han Vinck. Effects of plasma lamps on the power-line communications channel. In *Proceedings ELMAR-2013*, pages 125–128, Sep. 2013.
 - [37] A. Emleh, A. S. de Beer, H. C. Ferreira, and A. J. Han Vinck. The influence of fluorescent lamps with electronic ballast on the low voltage plc network. In *2014 IEEE 8th International Power Engineering and Optimization Conference (PEOCO2014)*, pages 276–280, March 2014.
 - [38] A. Emleh, A.S. de Beer, H.C. Ferreira, and A.J. Han Vinck. Noise generated by modern lamps and the influence on the smart-grid communication network. In *2015 IEEE International Conference on Smart Grid Communications (SmartGridComm)*, pages 7–12, Nov 2015.
 - [39] H  la Gassara, Fatma Rouissi, and Adel Ghazel. Statistical characterization of the indoor low-voltage narrowband power line communication channel. *IEEE Transactions on Electromagnetic Compatibility*, 56(1):123–131, Feb 2014.
 - [40] H  la Gassara, Fatma Rouissi, and Adel Ghazel. A novel stochastic model for the impulsive noise in the narrowband indoor plc environment. In *2015 IEEE International Instrumentation and Measurement Technology Conference (I2MTC) Proceedings*, pages 62–67, May 2015.
 - [41] Aur  lien Van Laere, Christopher Wawrzyniak, S  bastien Bette, and V  ronique Moeyaert. Development, validation and utilization of an itu-t g.9903 phy simulator for communication performance evaluation. In *2016 International Symposium on Power Line Communications and its Applications (ISPLC)*, pages 167–172, March 2016.

- [42] H  la Gassara, Fatma Rouissi, and Adel Ghazel. Narrowband stationary noise characterization and modelling for power line communication. In *2013 13th International Symposium on Communications and Information Technologies (ISCIT)*, pages 148–153, Sep. 2013.
- [43] H  la Gassara, Fatma Rouissi, Adel Ghazel, and Fabrice Duval. Conducted immunity requirements tests for power line communication coupling interface circuit. In *2013 International Conference on Electrical Engineering and Software Applications*, pages 1–4, March 2013.
- [44] H  la Gassara, Mohamed Chaker Bali, Fabrice Duval, Fatma Rouissi, and Adel Ghazel. Coupling interface circuit design for experimental characterization of the narrowband power line communication channel. In *2012 IEEE International Symposium on Electromagnetic Compatibility*, pages 1–6, Aug 2012.
- [45] George Hallak, Christoph Niess, and Gerd Bumiller. Measurement setup for notch evaluation of narrowband plc devices. In *GLOBECOM 2017 - 2017 IEEE Global Communications Conference*, pages 1–6, Dec 2017.

Lista de Figuras

2.1. Topología dinámica de red PRIME con niveles de conmutación (<i>Switches</i>) coordinados por el Nodo Base.	5
3.1. Diagrama de flujo para el procedimiento de calibración vectorial trifásica en el microcontrolador PIC32CXMTc.	22

Lista de Tablas

4.1. Pie de tabla 25

Anexos

Anexos A

Un anexo

Sed ut perspiciatis unde omnis iste natus error sit voluptatem accusantium doloremque laudantium, totam rem aperiam, eaque ipsa quae ab illo inventore veritatis et quasi architecto beatae vitae dicta sunt explicabo. Nemo enim ipsam voluptatem quia voluptas sit aspernatur aut odit aut fugit, sed quia consequuntur magni dolores eos qui ratione voluptatem sequi nesciunt. Neque porro quisquam est, qui dolorem ipsum quia dolor sit amet, consectetur, adipisci velit, sed quia non numquam eius modi tempora incidunt ut labore et dolore magnam aliquam quaerat voluptatem. Ut enim ad minima veniam, quis nostrum exercitationem ullam corporis suscipit laboriosam, nisi ut aliquid ex ea commodi consequatur? Quis autem vel eum iure reprehenderit qui in ea voluptate velit esse quam nihil molestiae consequatur, vel illum qui dolorem eum fugiat quo voluptas nulla pariatur? At vero eos et accusamus et iusto odio dignissimos ducimus qui blanditiis praesentium voluptatum deleniti atque corrupti quos dolores et quas molestias excepturi sint occaecati cupiditate non provident, similique sunt in culpa qui officia deserunt mollitia animi, id est laborum et dolorum fuga. Et harum quidem rerum facilis est et expedita distinctio. Nam libero tempore, cum soluta nobis est eligendi optio cumque nihil impedit quo minus id quod maxime placeat facere