

Universidade Federal de Roraima Departamento de Ciência da Computação Arquitetura e Organização de Computadores



Atividade – Aula 19/01

ALUNO(A):
ATENÇÃO: Vale ressaltar que esta atividade será utilizada como critério para a contabilização de sua frequência de aula.
PRAZO DE ENTREGA: 24/01/2022
[Questão – 01] Implemente os componentes abaixo usando a linguagem VHDL, para cada componente apresente os testes do componente, apresentando o resultado dos pinos de entrada e saída.
[COMPONENTE 01]. Multiplexador de quatro opções de entrada.
[COMPONENTE 02]. Porta lógica XOR.
[COMPONENTE 03]. Somador de 16 bits.
[COMPONENTE 04]. Extensor de sinal de 8 bits para 16 bits.
[COMPONENTE 05]. Contador Síncrono.

