
6. Diseñe e implemente en Verilog un circuito que genere los bits de paridad de Hamming para un dato de 8 bits. Realice lo mismo para el circuito corrector correspondiente. Analice y compruebe el correcto funcionamiento de cada circuito mediante testbench.

Ayuda: Piense en cada una de las funciones (generador y corrector) como dos circuitos por separado.



## 0.705 0 0 1 0 0 1 1 0

Datos

H (12,8) 1 1 0 1 0 1 0 0 0 1 1 0