Laboratorio 4c Nombre del archivo fuente: AU.zip Tiempo limite: 1

Implementar un circuito, en el simulador de hardware, que implemente la unidad aritmética del computador **BINAC** (**BIN**ary Automatic Computer)

El (los) archivo(s) fuente (.hdl) deben comprimirse en un archivo .zip. El archivo hdl que define el circuito, **DEBE** llamarse de la misma forma que el archivo zip que lo contiene

Input

La entrada se debe tomar desde la entrada estandar. No hay entrada

Output

La salida debe enviarse a la salida estandar. La salida indica si el circuito pasó las pruebas o no

Entradas del circuito:	Salidas del circuito:
Ih: 15 bits. Los bits más significativos (bits 15-29) del registro L Il: 15 bits. Los bits menos significativos (bits 0-14) del registro L ch: 15 bits. Los bits más significativos (bits 15-29) del registro A (Acumulador) cl: 15 bits. Los bits menos significativos (bits 0-14) del registro A (Acumulador) mh: 15 bits. Los bits más significativos (bits 15-29) del valor de memoria a utilizar ml: 15 bits. Los bits menos significativos (bits 0-14) del valor de memoria a utilizar ir: 6 bits. Instrucción a ejecutar	rh: 15 bits. Los bits más significativos (bits 15-29) del resultado rl: 15 bits. Los bits menos significativos (bits 0-14) del resultado

El resultado de cada instrucción se muestra a continuación:

ir	ir (En Octal)	resultado	
000001	01	rh = ah	rl = al
000010	02	rh = ah	rl = al
000011	03	rh = ah	rl = al
000100	04	rh = mh	rl = ml
000101	05	rh = ah	rl = al
001000	10	rh = ah	rl = al
001001	11	rh = lh	rl = ll
001010	12	rh = lh	rl = ll
001011	13	rh = mh	rl = ml
001100	14	rh = ah	rl = al
001101	15	rh = ah	rl = al
010000	20	rh = mh	rl = ml
010010	22	rh = ah	rl = al
010011	23	rh = ah	rl = al
010101	25	rh = mh	rl = ml