



بسمه تعالی درس طراحی سیستمهای نهفته مبتنی بر FPGA آزمایش ۴: طراحی یک شتابدهندهی سخت افزاری با رابط Avalon

پردیس دانشکدههای فنی دانشگاه تهر ان دانشکده مهندسی برق و کامپیوتر دکتر بیژن علیزاده

دستياران آموزشى:

n.aghapour.s@gmail.com farrokhi77parham@gmail.com mahdib25@gmail.com نگار آقاپور پرهام فرّخی مهدی بحرینی

پاییز ۱۳۹۸

مدت آزمایش: چهار جلسه

اهداف آز مایش:

- ✓ آشنایی با رابط Avalon و مفاهیم بیشرفته در Nios II
 - ✓ آشنایی با طراحی یک شتابدهندهی سخت افزاری


مقدمه

در این آزمایش با مفهوم شتابدهی سختافزاری آشنا خواهید شد. شتابدهندههای سختافزاری مدارهایی هستند که به منظور برداشتن وظایف خاصی از دوش پردازنده طراحی شدهاند. برای مثال الگوریتم محاسبه FFT را در اندازههای بزرگ توسط نرمافزار نمیتوان به صورت بیدرنگ انجام داد. با سپردن این کار به سختافزار، اولاً سختافزار میتواند همان کار را در زمان کمتری انجام دهد (مشابه روند مشاهده شده با دستورات اختصاصی) و ثانیاً نرمافزار همزمان به انجام سایر وظایف پردازشی خود میپردازد (بر خلاف روند دستورات اختصاصی).

شرح آزمایش

شکل ۱ یک سیستم نمونه با شتابدهنده ی سخت افزاری را نشان میدهد. تنها تفاوت این شکل با سیستم DE2 Media Computer در وجود واحد شتابدهنده ی سخت افزاری است. این شتابدهنده پس از دریافت دستور انجام عملیات مورد نظر، می تواند در صورت لزوم مستقیماً از طریق باس Avalon با سایر واحدهای سخت افزاری نیز در ارتباط باشد.

¹ Hardware Acceleration



بخشهای زیر را به ترتیب انجام دهید:

۱- طراحی سیستم مورد نظر به صورت نرمافزاری

در این بخش بر پایهی سیستم DE2 Media Computer و نرمافزاری که در آزمایش دوم طراحی کردهاید، در این بخش بر پایه Mios II Software Build Tools for Eclipse سیستمی پیاده کنید که:

• با کلیک روی دکمه ی ۱۰ (Record، ۱۰ ثانیه از صدای ورودی ضبط شود. سپس بلافاصله پس از ضبط متوسط اندازه ی دامنه ی سیگنال در N بازه با زمان ۱۰/۸ ثانیه، به صورت مستطیلهای کنار هم رسم شود (در شکل ۲ مستطیلهای قرمز هستند). برای رسم این نمودار تابع Plot_Audio را بنویسید و آن را پس از اتمام ضبط صدا فراخوانی کنید. کد شما باید با هر N دلخواهی کار کند (یعنی یا پارامتری باشد یا ورودی بگیرد.).

• با کلیک روی دکمه ی Play، همراه با پخش صدای ضبط شده مستطیلهایی در پایین مستطیلهای میانگین نمایش داده شود که نشانگر مکان فعلی پخش صدا باشد (در شکل ۲ مستطیلهای زرد هستند).




شکل ۲ نمونهای از رابط گرافیکی سیستم مورد نظر

توجه نمایید که نمونههای ۲۴ بیتی صدا در بیتهای MSB از آرایههای ۳۲ بیتی I_- buf و I_- نخیره شده است. بنابراین برای جمع اندازه نمونهها لازم است از متغیر با عرض بیت بالاتر (۴۴ بیتی در نرمافزار) استفاده کنید. زمان اجرای الگوریتم محاسبه ی دامنه ی متوسط را برای مقایسههای بعدی اندازه بگیرید و در گزارش ذکر کنید. توجه کنید که این کار حتما و حتما با استفاده از کتابخانههای مرتبط با زمان انجام شود. کار هایی مانند کرنومتر و ساعت گرفتن قابل قبول نبوده و نمرهای به آنها تعلق نمی گیرد. همچنین حتما باید روند طی شده برای به دست آوردن زمان به طور کامل گزارش شود.

٢ - طراحي شتابدهنده سخت افزاري

در این بخش به طراحی سخت افزار شتاب دهنده و انجام عملیات بخش ۱ با استفاده از این سخت افزار خواهیم پرداخت. در شکل ۳ شمای کلی مدار جانبی سخت افزار محاسبه ی متوسط دامنه رسم شده است که می بایست به سیستم DE2 Media Computer اضافه شود. این شتاب دهنده شامل سه بخش است: مدار محاسبه ی دامنه، یک رابط Avalon Slave و یک رابط Avalon Master پردازنده از طریق رابط Slave (با رابط خود)، آدرس مکان ذخیرهسازی جواب، تعداد بازه ها خود)، آدرس حافظه شروع بافر صدای راست و چپ، آدرس مکان ذخیرهسازی جواب، تعداد بازه ها (Num) و تعداد نقاط در هر بازه (Size) را در اختیار مدار محاسبه دامنه قرار می دهد. با نوشتن یک در

رجیستر Go مدار محاسبه دامنه، کار خود را شروع میکند. این مدار از طریق رابط Master خود، دادهها را از حافظه خوانده و پردازش میکند. پس از اتمام پردازش، نتیجه را در آدرسی از حافظه که توسط پردازنده مشخص شده است، ذخیره کرده و سیگنال Done را فعال میکند. پردازنده به صورت polling مقدار این سیگنال را بررسی کرده و به محض یک شدن آن مستطیلهای بیانگر دامنه ی سیگنال را رسم میکند. همانطور که مشاهده میشود این روند مشابه عملیات DMA² است با این تفاوت که جهت سهولت کار از وقفه استفاده نشده است و به جای آن polling انجام میشود. برای درک بهتر ساختار در صورت نیاز به کدهای Verilog پیوست شده مراجعه کنید. توجه کنید که رعایت این ساختار اجباری است (رعایت نکردن این ساختار و یکپارچهکردن کد باعث کسر نمره خواهد شد). برای اطمینان از ساختار درست کد خود می توانید از کدهای بیوست شده استفاده کنید.



شکل ۳ شمای کلی مدار جانبی محاسبهی متوسط دامنه

مراحل زیر را به ترتیب انجام دهید:

۱-۲ طراحی رابط Avalon Memory-Mapped Slave

همانطور که در شکل ۱ نشان داده شده است، در سیستم مبتنی بر Nios II برای ارتباط میان پردازنده و سایر اجزا از گذرگاه Avalon استفاده میشود که در آن پردازنده ی Nios II نقش Avalon (پایه) را دارد. برای آنکه دستورات لازم توسط پردازنده به شتابدهنده ی سختافزاری ارسال شود، لازم است شتابدهنده شامل یک رابط Slave (پیرو) باشد. در این بخش لازم است یک رابط Slave مراحی کنید که قابلیت خواندن از رجیسترهای شکل ۴ و نوشتن در آنها را داشته باشد. برخی از این رجیسترها را در بخش بعد استفاده خواهیم کرد. این رابط و فایل testbench مربوطه را به کمک Modelsim ریا هر محیط طراحی سختافزار دیگر) طراحی و درستیسنجی کنید.

-

² Direct Memory Access

Slave Address	31	3012	111	0	
00	Done	Size	Num	Go	Config. Reg.
01					Right Addr.
10					Left Addr.
11					Out Addr.


شکل ۴ رجیستر های مورد استفاده در رابط Slave

به منظور طراحی و درستی سنجی رابط Slave لازم است با پروتکل مورد استفاده در گذرگاه Avalon اشنایی داشته باشید. گذرگاه Avalon یک رابط استاندارد و راحت برای اتصال واحدهای سخت افزاری در ون FPGA است که انواع مختلفی مانند High Speed و High Speed را شامل می شود. در این آزمایش از رابط عملیات نوشتن و خواندن، آزمایش از رابط عملیات نوشتن و خواندن، Waster استفاده خواهیم کرد. در این رابط عملیات نوشتن و خواندن، توسط سیگنال waitrequest که توسط slave کنترل می شود، انجام می شود. برای شروع یک انتقال، waitrequest سیگنال های read/write (byteenable (address و road/write) و می کند. زمانی کلاک منتشر می کند. زمانی کالی سیگنال ها را دریافت می کند و thipselect آن فعال است، اطلاعات را ذخیره می کند یا اطلاعات در خواست شده را در خروجی (readdata) می گذارد. اگر Slave تا لبه ی کلاک بعدی قادر به پاسخگویی نباشد، می تواند سیگنال waitrequest را قبل از لبه ی بالارونده ی کلاک منتشر کند. بدین ترتیب پاسخگویی نباشد، می تواند سیگنال Master، آدرس و سیگنال های کنترلی را ثابت نگه می دارد.

هنگام پیادهسازی رابط Slave جهت سهولت تشخیص و اسطها توسط Qsys، اسامی تمامی سیگنالهای آن را با پیشوند _avs_avalonslave_read مانند avs_avalonslave_read انتخاب کنید. در این قسمت پروژه، رابط Slave Slave شما نیازی به انتشار waitrequest ندارد زیرا فرض بر این است که میتواند در یک کلاک یا تعداد کلاک ثابتی پاسخ دهد (و باید این کار را انجام دهد). شکل δ زمان بندی مورد نیاز در گذرگاه Avalon را (با عملکرد بدون waitrequest و با Gylesistarrapping) نشان میدهد. دقت کنید سیگنال که در طول انتقال خواندن/نوشتن فعال میشود، در این شکل نشان داده نشده است. همچنین بر خلاف این شکل، طرح شما میتواند Wait Cycle غیر صفر برای خواندن یا نوشتن داشته باشد. روند شکل δ بدین صورت است:

- ۱) master سیگنالهای read و read را روی لبه ی بالارونده ی کلاک منتشر میکند. در همان سیکل، Master را اوائه میکند. سیکل، Slave سیگنالهای Master را decode میکند و
- ۲) readdata سیگنال readdata را روی لبهی بالاروندهی کلاک میخواند و آدرس و سیگنالهای کنترلی را غیر فعال میکند. در این لحظه انتقال پایان می یابد.
 - ۳) هیچ سیگنال کنترلی منتشر نمیشود.
- ۴) write address، سیگنالهای write address و write و write را روی لبهی بالاروندهی کلاک منتشر میکند. سیگنالهای Master ثابت باقی مانده و Slave آنها را decode میکند.
- ۵) writedata سیگنال writedata را روی لبهی بالاروندهی کلاک میگیرد. Master سیگنالهای «Slave که writedata سیگنال های address (writedata و style) عیر فعال میکند و انتقال پایان مییابد.

برای آشنایی بیشتر با رابط Avalon به اسلایدهای درس و در صورت نیاز به فصل ۳ از مرجع [۱] مراجعه کنید.



شکل ۵ زمانبندی Avalon برای انتقال خواندن و نوشتن بدون سیگنال Avalon شکل

قسمت زیر خواستهی اصلی نیست و در صورتی که به مشکلی خوردید که نتوانستید آن را رفع کنید به سراغ این قسمت بروید:


برای آنکه رابط Slave خود را بر روی FPGA نست کنید، خروجی [17:0] LEDR[17:0] و ورودی [1:0] SW[را به رابط Avalon Slave خود اضافه کنید به طوری که بیتهای ، تا ۱۷ رجیسترها به Avalon Slave وصل شوند (با استفاده از یک مالتیپلکسر که با سوئیچهای [1:0] SW[1:0] کنترل میشود). این سختافزار را در محیط (با استفاده از یک مالتیپلکسر که با سوئیچهای [1:0] SW[1:0] به سیستم DE2 به سیستم (این روند کاملاً مشابه روند اضافه کردن Component Library است با این شاوت که اینترفیس Media Computer استفاده میشود و SW و SW و LEDR به صورت Conduit تعریف میشوند). اینترفیس Avalon Slave استفاده میشود و SW و SW و REDR متصل کنید. توجه کنید که در Sw و PIO باید OP های مربوط به LED های قرمز و سوئیچها را غیر فعال کنید (تیک کنار آنها را بردارید) و در Quartus ماژول خود پورتهای مربوطه را اعربی د و با متعل (پورتهای فایل DE2 Media Computer.v را بنویسد و آن را خوانده و با مقدار نوشته شده مقایسه کند. همچنین مطمئن شوید مقدار ۱۸ بیت مقادیری را بنویسد و آن را خوانده و با مقدار نوشته شده مقایسه کند. همچنین مطمئن شوید مقدار ۱۸ بیت پایین رجیسترها به درستی توسط LED اشان داده میشود.

Avalon Memory-Mapped Master طراحی رابط

در این بخش رابط Master را برای ارتباط با کنترلر SDRAM پیادهسازی خواهیم کرد. مدار بخش قبل را به گونه ای تغییر دهید که با نوشتن در رجیستر G_0 (توسط پردازنده) به تعداد مشخص شده (Num) هر دفعه از آدرس راست و چپ به اندازه مشخص شده (Size) بخواند و جمع کند و نتیجه را در آدرس خروجی

بنویسد. پس از این کار سیگنال Done فعال می شود. پس از ساخت و انتقال سیستم به FPGA، با نوشتن نرمافزار مناسب، صحت عملکرد آن را تست کنید.

در طراحی رابط Master در نظر داشته باشید که سیگنال waitrequest میتواند توسط کنترلر Master منتشر شود. در این حالت رابط Master باید تمامی سیگنالهای کنترلی خود را ثابت نگه دارد تا زمانی که waitrequest غیر فعال گردد. مشابه بخش قبل، اسامی سیگنالهای مربوط به رابط Master را با پیشوند avm_avalonmaster_[signal] وارد نمایید. شکل ۶ زمانبندی Avalon را برای انتقال خواندن و نوشتن به همراه سیگنال waitrequest نشان میدهد.



شکل ۶ زمانبندی Avalon برای انتقال خواندن و نوشتن به همراه سیگنال Avalon

٣-٢ طراحي مدار محاسبه دامنه

مطابق توضیحات بخشهای قبل، مداری طراحی کنید که با دریافت آدرس بافر راست و چپ صدا، آدرس قرار گیری نتیجه عملیات، تعداد بازههای محاسبه ی دامنه و تعداد نقاط هر بازه، پس از نوشتن یک در رجیستر Go شروع به کار کرده، مجموع قدر مطلق دادهها را در هر بازه محاسبه کرده و در مکان مربوطه در آدرس نتایج بنویسد. در انتهای کار سیگنال Done، یک میشود. عملکرد این سیستم باید دقیقاً مشابه بخش ۱ (بخش طراحی نرمافزاری) باشد. با انتقال سیستم طراحی شده به FPGA، سرعت عملکرد سخت افزار خود را نسبت به نرمافزار بسنجید و زمان اجرا را در هر دو حالت گزارش کنید. توجه نمایید که عملکرد و اعداد بدست آمده توسط نرمافزار و شتاب دهنده دقیقاً باید یکسان باشند. همچنین برای ارتباط با سخت افزار نوشتن مستقیم در رجیسترها صحیح نبوده و منجر به کسر نمره خواهد شد.

ابتدا HAL مورد نیاز برای ارتباط با سخت افزار خود را بسازید و سپس با استفاده از توابع آن، کد اصلی amplitude_calculation.c را بنویسید. تابعی که در نهایت باید در کد اصلی استفاده شود در پیوست با نام amplitude_circute.h به صورت جداگانه فرار داده شده است. کتابخانه خواسته شده را در یک فایل با نام amplitude_circute.h به صورت جداگانه بنویسید و به فایل های پروژه اضافه کنید (خواسته ی آزمایش).

بخش امتیازی (% ۲۰): رابط Master را به گونه ای طراحی کنید که امکان Burst داشته باشد. از Burst بخش امتیازی (% ۲۰): رابط Master را به گونه ای طراحی کنید که امکان Burst داکتر ۴ تایی بر ای انتقال داده استفاده کنید. فاصله بین گرفتن سیگنال Go تا صدور سیگنال Done را در هر دو حالت با و بدون Burst با اضافه کردن یک شمارنده اندازه گرفته و باهم مقایسه نمایید.

نكات مهم:

- ۱) قسمتهایی که باید در گزارش ذکر شود، عبارتند از:
 - شكل صفحهى نهايي
- کد تابع قسمت نرمافز اری به صورت ییوست جداگانه
- کد تابع قسمت سخت افز اری به صورت پیوست جداگانه
- زمان اجرای کد نرمافزاری به همراه روش به دست آوردن آن
- زمان اجرای کد سخت افزاری به همراه روش به دست آوردن آن
- کدهایی که به عنوان HAL برای ارتباط با سخت افزار نوشته شده اند به صورت پیوست حداگانه
 - کدهای سخت افز اری نوشته شده
- تصاویری از نتایج شبیه سازی کدهای سخت افزاری (یا از طریق نرمافزارهای جداگانه مانند ModelSim یا از طریق فزیرمافزار Quartus)
- ۲) پیروی از قالب خاصی در گزارش مد نظر نیست، اما ترجیحاً میتوانید از قالب ارائه شده برای
 تکالیف کامپیوتری استفاده نمایید.

مراجع

[1] Altera, "Avalon Interface Specification", Chapter 3: Avalon Memory-Mapped Interfaces, May 2007. Available: http://www.altera.com/literature/manual/mnl avalon spec 1 3.pdf

موفق باشید ۹۸/۹/۲۰