



Rapport de bureau d'étude

Réalisation d'un amplificateur de classe D

Alexis NOOTENS Thomas ANIZET
16139@student.ecam.be 14164@student.ecam.be

ECAM Brussels
Promenade de l'Alma 50
1200 Woluwe-Saint-Lambert
Belgique

15 mai 2018

Table des matières

Introduction	2
1 Hypothèses de départ	2
2 Circuit amplificateur	2
2.1 Modulation Sigma-Delta	2
2.2 Amplificateur de classe D	3
3 Filtrage des signaux	4
4 Schématique du circuit	4
4.1 Filtres d'entrées	4
4.2 Alimentation	5
4.3 Comparateur Sigma-Delta	5
4.4 Étage de puissance	6
5 Dimensionnement	6
5.1 Filtres d'entrées	7
5.2 Comparateur Sigma-Delta	8
6 Analyse du circuit	11
6.1 Problèmes rencontrés	11
6.2 Filtres d'entrées	12
6.3 Performance du Sigma-Delta	12
6.4 Performance de l'étage d'amplification	13
Conclusion	14
Crédits	15
Références	15
A Schéma du circuit DIDACTRL	21
B Schéma du circuit DIDAMOS	22
C Schéma du circuit DIDAMO2	23
D Photographie	24

Introduction

Après avoir étudié la théorie derrière le transfert de puissance en électronique, nous avons mis à l'épreuve nos acquis théoriques dans un cas pratique en réalisant un circuit d'amplification de signaux audio analogiques. Ce circuit d'amplification appartient à la classe D, une classe exploitant la connaissance de l'électronique de puissance, pour minimiser les pertes d'énergies aux étages d'amplification. Ce document reprend notre réalisation et notre analyse du circuit.

1 Hypothèses de départ

Avant de s'attaquer au problème, définissons l'environnement dans lequel nous allons travailler tel que la nature du signal reçu en entrée. Notre amplificateur doit être conçu pour les signaux audio ; les signaux audio sont produit par un module convertisseur analogique-numérique (sigle CAN, ou DAC en anglais). Leur tension est asymétrique entre 0 et une référence observée habituellement à 1024 mV et leur fréquence varie entre 20 et 22 000 Hz [1]. Nous supprimerons donc les composantes fréquentielles hors de ces bornes par des filtres passe-haut et passe-bas distincts.

2 Circuit amplificateur

Le circuit réalisé repose sur deux modules pour amplifier le signal d'entrée : un convertisseur analogique-numérique de type Sigma-Delta, et un contrôleur de transistor MOSFET. La mise en cascade de ces deux modules permet de créer un amplificateur de classe D. Les sous-sections 2.1 et 2.2 définissent le principe derrière chaque module et évoquent leur raison d'être.

2.1 Modulation Sigma-Delta

Il existe une évolution des méthodes de modulation en pleine onde. La plus simple est la modulation de largeur d'impulsion, MLI. Voici comment elle fonctionne : depuis deux états possibles de tension, haut et bas, une période d'impulsion nommée τ , et une durée variable de tension haute nommée t , le signal respecte la condition suivante : $0 \leq t \leq \tau$, soit $t \div \tau \in [0, 1]$. L'information modulée se situe dans le rapport de durée tension haute sur durée d'impulsion. La donnée nécessite d'être transposée au préalable dans l'intervalle entre 0 et 1. Cette modulation bénéficie de pouvoir être directement applicable comme commande d'un étage d'amplification en puissance. Elle se traduit sans opération supplémentaire en commande complètement ouverte ou complètement fermée de transistor.

Une évolution de la modulation de largeur d'impulsion est la modulation Delta. Tandis que la MLI encode l'entièreté de l'information dans son rapport cyclique à chaque période, la modulation Delta n'encode que la différence (delta) par rapport à l'information précédente. Les différences entre informations sont de taille plus petites que les informations entières. Elles sont envoyées plus rapidement. Ainsi, pour une période donnée, plus de delta pourront être envoyés que de cycles MLI complets. Le modulateur fonctionnera à une fréquence plus élevée, suréchantillonnant le signal, ce qui réduit le bruit de quantification [2] par rapport à un modulateur MLI.

La modulation Delta connecte la sortie à l'entrée pour la différentier, c'est une rétro-action. Un automaticien y reconnaîtra un contrôle en boucle fermée proportionnel, un régulateur P. Cet automaticien sait également que ces régulateurs ont le défaut de toujours avoir un décalage entre la consigne et le signal de sortie désiré, nommé « écart statique ». Ce problème se résout en ajoutant un intégrateur avant la comparaison ; ce dernier maintient la dernière valeur comparue. Cela devient un régulateur PI « proportional-integral ». Cette nouvelle modulation se nomme Sigma-Delta, puisqu'elle somme (Σ) les différences (Δ).

Le schéma fonctionnel d'un circuit sigma-delta est présenté à la figure 1. Voici son fonctionnement : pour un signal d'entrée constant non nul, le différentiateur débute par soustraire le signal de sortie à l'entrée. Si le système est reposé, la sortie est nulle et le signal d'entrée arrive pleinement à l'intégrateur. L'intégrateur va introduire une temporisation dans le système ; le signal à la sortie de l'intégrateur grimpe progressivement de manière monotone. Ce signal arrive à l'entrée d'un comparateur qui retourne une tension soit maximale, soit minimale. C'est ce signal binaire qui est réutilisé en rétro-action. Le système va tenter de compenser le signal d'entrée avec la tension haute ou la tension basse. Cette tension

n'ayant pas de valeur intermédiaire, le système ne parviendra jamais à compenser le signal d'entrée si celui-ci se trouve entre les bornes. Le système est oscillant. L'information modulée s'encode comme les différences entre cycle tension haute-basse.



Figure 1 : Schématique symbolique d'un modulateur Σ - Δ . Le signal d'entrée « Input » est de nature analogique. Le circuit agit en boucle fermée pour compenser la différence entre entrée et sortie.

2.2 Amplificateur de classe D

La famille des amplificateurs contient plusieurs divisions — dénommées « classes » — selon la nature du signal en sortie. Par exemples : les amplificateurs de classe A sortent une tension sinusoïdale amplifiée sur les deux crêtes ; les amplificateurs de classe B ne laissent sortir qu'une seule crête amplifiée du sinus.

Les amplificateurs de classe D imposent des tensions aux rails d'alimentation du circuit. C'est du tout ou rien. Ils sont composés de transistor MOSFET. Les transistors MOSFET sont les favoris de l'électronique de basse puissance. Ils peuvent travailler à haute fréquence (plusieurs dizaines de kHz) et leur résistance à la conduction en saturation « $R_{DS,ON}$ » est très faible (une centaine de $m\Omega$ dans les basses puissances) [3]. Cette propriété donne tout son intérêt à l'amplificateur de classe D. En ouvrant ou fermant complètement les transistors pour les faire fonctionner dans leur zone saturée, on minimise la résistance de conduction. Sachant que la perte en conduction est dû à l'effet joule, et que la puissance de l'effet joule se formule comme $P = RI^2$ [4]. Lorsque R , la résistance du transistor est minimale, la puissance P perdue à la conduction est minimisée pour une courant I donné [5]. Le principe de l'amplificateur de classe D est présenté visuellement à la figure 2. Un filtre LC peut-être placé à la suite de l'étage d'amplification pour lisser le courant et la tension [6]. Dans notre réalisation, nous considérons que le bobinage du haut-parleur lissera le courant et nous ne placerons pas d'inductance discrète.



Figure 2 : Schématique du principe de l'amplificateur de classe D. Le signal d'entrée analogique est modulé en commande de commutation de transistor de puissance. Le signal amplifié se trouve à l'état +Vdd ou -Vss uniquement. Ce signal est ensuite lissé au travers d'un filtre LC pour retrouver des tensions intermédiaires.

3 Filtrage des signaux

À la section 1, il a été considéré que la fréquence du signal d'entrée varie entre 20 et 22 000 Hz. Pour se débarrasser des fréquences hors de cette bande, *i.e.* du bruit, nous filtrons le signal. Il existe 2 familles de filtre selon les composants électroniques utilisés :

- **Les filtre passifs** sont réalisés avec des composants passifs uniquement : principalement des résistances, des inductances et des condensateurs. Leur gain ne peut dépasser 1.
- **Les filtres actifs** contiennent des composants actifs : des transistors et des amplificateurs opérationnels. Ils peuvent amener de la puissance et donc un gain supérieur à 1.

La réponse fréquentielle d'un filtre se définit comme l'évolution d'amplitude et de phase d'un signal le traversant selon la fréquence. Le diagramme de Bode est une représentation de la réponse fréquentielle. Nous nous intéressons uniquement aux filtres passe-bas et passe-haut étant donné que ce sont les seuls utilisés dans le circuit.

- **Les filtre passe-bas** laissent passer toutes les fréquences depuis la fréquence nulle jusqu'à la fréquence de coupure, il atténue toutes les fréquences qui lui sont supérieures.
- **Les filtre passe-haut** atténuent toutes les fréquences depuis la fréquence nulle jusqu'à la fréquence de coupure, il laisse passer toutes celles qui lui sont supérieures.

Pour rappel, la fréquence de coupure d'un filtre, notée par la suite f_c , est la fréquence limite de fonctionnement utile de ce filtre. Elle est définie à -3 dB, là où le signal perd la moitié de sa puissance. Ainsi, nous définissons deux fréquences de coupures :

- la f_c du filtre passe-bas à 22 000 Hz
- la f_c du filtre passe-haut à 20 Hz

La combinaison de ces deux filtres en série nous permettra d'obtenir un filtre passe-bande.

4 Schématique du circuit

Depuis une vue d'ensemble, le circuit que nous avons réalisé peut se diviser en trois parties : les filtres d'entrées et de pré-amplification ; le comparateur Sigma-Delta, et l'étage de puissance. Cette section présente successivement chacune de ces parties. Les schémas complets sont disponibles aux annexes.

4.1 Filtres d'entrées

La figure 3 présente les parties de pré-amplification et de filtrage reçues au cours. Le trajet emprunté par le signal est le suivant : le signal analogique arrive sur la pin **ININVA**. A contrario du schéma, la résistance **R15** n'existe pas sur la carte. Étant donné la nécessité d'un filtre passe-haut, un condensateur est ajouté entre les pins **ININVA** et **ININVB**. C'est par là que le signal se dirige. Une fois le condensateur traversé, le signal rencontre la résistance **R14** puis arrive à l'entrée inverseuse d'un amplificateur opérationnel avec rétro-action (**C18** et **R13**). La sortie de cet AOP, dénommée par **OUTINV**, renvoie un signal filtré.

On peut apercevoir que le montage de filtrage et de pré-amplification n'est autre qu'une simple combinaison d'une implémentation élémentaire d'un filtre passe-haut et filtre passe-bas.




Figure 3 : Circuit schématique du filtre d'entrée et de préamplification de la partie Sigma-Delta.

Afin de mieux distinguer le montage, les figures 4 et 5 présentent respectivement le circuit d'un filtre élémentaire passe-bas et d'un filtre passe-haut :




Figure 4 : Implémentation élémentaire d'un filtre actif passe-bas déséquilibré.



Figure 5 : Implémentation élémentaire d'un filtre actif passe-haut déséquilibré.

4.2 Alimentation

La figure 6 présente le circuit de découplage de l'alimentation. Cela ne présente que peu d'intérêt mais est énoncé pour montrer son existence.




Figure 6 : Schématique du circuit découplage d'alimentation.

4.3 Comparateur Sigma-Delta

Avant de détailler le développement de la modulation Sigma-Delta, rappelons le principe de 2 composants essentiels à sa mise en œuvre :

- **L'intégrateur pur** présenté à la figure 7 ci-dessous, est un montage électronique dont le signal de sortie V_S correspond à l'intégrale du signal d'entrée V_E . L'équation suivante traduit la relation d'intégration entre sortie et entrée :

$$V_S = -\frac{1}{RC} \int V_E dt \quad (1)$$




Figure 7 : Schématique d'un montage intégrateur pur.

- **Le comparateur** présenté à la figure 8 ci-dessous, n'est ni plus ni moins qu'un amplificateur opérationnel dont le fonctionnement est le suivant : si la tension appliquée sur l'entrée non-inverseuse V_1 dépasse la tension appliquée sur l'entrée inverseuse V_2 , la sortie se retrouve à V_+ . Dans le cas contraire, la sortie se trouve à V_- . Le figure 9 présente la sortie du comparateur (signal vert) en fonction de ses deux entrées. Le systèmes d'équation suivant traduit cette relation entre l'entrée et la sortie du comparateur :

$$\begin{cases} V_S = V_+ & \text{si } V_1 > V_2 \\ V_S = V_- & \text{si } V_1 \leq V_2 \end{cases} \quad (2)$$




Figure 8 : Schématique d'un comparateur.




Figure 9 : Signaux en entrée (U_1 , U_2) et en sortie (U_S) d'un comparateur.

La figure 10 présente la partie logique du circuit, celle qui analyse le signal analogique et le module en commande d'ouverture de transistor. Le signal rentre par la connection OUTINV provenant des filtres d'entrées de pré-amplifications. À ce signal est ajouté la sortie actuelle du comparateur VMLI pour différencier l'erreur. Comme la sortie du comparateur est bi-state en 0 ou 15 V, sa valeur moyenne en régime permanent serait de 7,5 V. C'est vers cette valeur « neutre » que nous voulons tendre si aucun signal n'est amené à l'entrée du comparateur. Pour ce faire, nous connectons à la jonction une piste à -15 V reliée par une résistance deux fois plus grande que celle connectée à VMLI (R_{17}). Cette résistance deux fois plus grande laisse passer juste la quantité de courant nécessaire à amener la jonction à 7,5 V au repos.

Le premier AOP U3A agit tel un intégrateur pur et intègre la différence entre la mesure et la consigne selon l'équation (1) donnée ci-avant.

Le second AOP U5B réagit en trigger de Schmitt et fixe sa sortie en bi-state (0 V ou 15 V) suivant que l'erreur entre la mesure et la consigne soit positive ou négative.




Figure 10 : Schématique du circuit de comparaison Sigma-Delta.

4.4 Étage de puissance

La commande d'ouverture des transistors arrive par CMDMOS. Ce signal est dédoublé et l'une des sortie est inversée afin de contrôler les deux transistors alternativement. Le circuit intégré L6385 se charge de commander les grilles des transistors en y plaçant une tension adaptée grâce à son condensateur de bootstrap. Le haut-parleur, charge RL dans le circuit, est connecté à la jonction entre le transistor MOS supérieur et l'inférieur au jumper 1. Pour une raison de facilité, la source de tension 24 V située au jumper 5 est reliée à la même source que le driver MOS.

5 Dimensionnement

Cette section aborde nos choix de composant dans la réalisation des filtres et du temps d'intégration du Sigma-Delta. Ces choix sont accompagnés de calculs appuyant nos décisions.




Figure 11 : Schématique de l'étage de puissance, un circuit d'amplification par transistor MOS.

5.1 Filtres d'entrées

Pour dimensionner les composants électroniques (résistances et condensateurs) des deux filtres d'entrées de l'amplificateur classe D, nous avons procédé comme suit :

N.B. Se référer aux figures 4 et 5 de la section 4.1 pour les notations. Les éléments R1 et C1 sont connectés entre l'entrée et la borne négative de l'AOP, les éléments R2 et C2 sont connectés à la rétro-action de cet AOP.

Pour le filtre passe-bas : nous avons commencé par dimensionner le filtre passe-bas durant les laboratoires. La fréquence de coupure doit se trouver aux environs de 20 kHz. Prendre les formules théoriques permettant de calculer la fréquence de coupure et le gain de l'amplificateur :

$$f_c = \frac{1}{2\pi R_2 C_2} \quad (3)$$

$$A_v = -\frac{R_2}{R_1} \quad (4)$$

Poser comme hypothèse que nous souhaitons un gain unitaire. Cela signifie que la valeur de la résistance R1 est égale à la valeur de la résistance R2.

$$A_v = -\frac{R_2}{R_1} = -1 \quad (5)$$

Fixer une valeur standard pour R2 et réécrire la formule permettant de trouver la valeur de C2. Nous avons pris la valeur standardisée de 8,2 kΩ pour la résistance R2.

$$R_1 = R_2 = 8,2 \text{ k}\Omega \quad (6)$$

$$C_2 = \frac{1}{2\pi R_2 f_c} \quad (7)$$

Cherchant une valeur la plus standardisée possible pour le condensateur C2, nous devons ajuster la valeur de la fréquence de coupure dans la formule donnée précédemment (7). Ceci nous conduit à ajuster la fréquence de coupure à 19 400 Hz.

$$C_2 = \frac{1}{2\pi \cdot 8200 \times 19400} = 1 \text{ nF} \quad (8)$$

Pour le filtre passe-haut : la fréquence de coupure doit se trouver aux environs de 20 Hz. Nous connaissons déjà les valeurs des deux résistances R1 et R2 ainsi que du condensateur C2. Il nous reste donc à calculer la valeur du condensateur C1. Prendre la formule théorique permettant de calculer la fréquence de coupure

$$f_c = \frac{1}{2\pi R_2 C_1} \quad (9)$$

Réécrire la formule permettant de calculer la valeur standard de C1

$$C_1 = \frac{1}{2\pi R_2 f_c} \quad (10)$$

Connaissant la valeur de R2, nous trouvons la valeur de C1 en ajustant la valeur de la fréquence de coupure. Nous trouvons finalement une fréquence de coupure de 18 Hz.

$$C_1 = \frac{1}{2\pi R_2 f_c} = \frac{1}{2\pi 8200 \times 18} = 1 \mu\text{F} \quad (11)$$

Le tableau 1 reprend les valeurs calculées pour les filtres passe-bas et passe-haut :

Filtre passe-bas			Filtre passe-haut		
Valeur de R1 (et R2) désirée :	8200	Ohm	Valeur de R1 (et R2) désirée :	8200	Ohm
Valeur de C2 calculée :	1,00E-09	Farad	Valeur de C1 calculée :	1,08E-06	Farad
Fréquence de coupure :	19400	Hz	Fréquence de coupure :	18	Hz

Table 1 : Tableau récapitulatif des valeurs calculées théoriquement pour les filtres de l'amplificateur classe D.

5.2 Comparateur Sigma-Delta

Le dimensionnement des composants du Sigma-Delta étant assez complexe, nous allons dans un premier temps énoncer les hypothèses posées ; nous détaillerons ensuite les différentes étapes nécessaires afin d'obtenir les signaux désirés en sortie du comparateur.

Dans la section 4.3, nous avons rappelé les notions théoriques d'intégrateur pur et de comparateur indispensables pour la compréhension du montage. Avant de continuer, accordons nous sur les notations des différents courants, tensions, condensateurs et résistances qui entrent en jeu. Pour ce faire, référons-nous à la figure 12.




Figure 12 : Schématique du Sigma-Delta avec les notations utilisées pour les calculs de dimensionnement.

Hypothèses :

1. Premièrement, nous posons comme hypothèse que nous n'envoyons pas de signal à l'entrée de l'amplificateur. Ainsi, le signal perçu sur la pin OUTINV est nulle.
2. Deuxièmement, nous posons comme hypothèse que le signal doit osciller autour de 7,5 V. En effet, le signal doit obligatoirement rester positif pour le bon fonctionnement des MOS dans la suite du circuit. Cela implique d'avoir un rapport de 2 entre les résistances R_{17} et R_{18} sur le circuit, soit $R_{18} = 2.R_{17}$. Nous avons pris comme valeurs : 10 k Ω pour R_{17} et par conséquent 20 k Ω pour R_{18} .
3. Troisièmement, nous posons comme hypothèse que nous souhaitons une fréquence de basculement à 170 kHz. En imposant cette fréquence, nous obtenons une valeur standardisée de condensateur (à savoir 1 nF) comme nous le verrons par la suite dans nos calculs.
4. Quatrième et dernièrement, nous posons comme hypothèse que la différence d'amplitude *peak-to-peak* du signal V_0 vaut 2 V. Ce signal oscillera donc entre 0 V et -2 V comme le montre la figure 13 un peu plus bas.

Dimensionnement : Concernant le dimensionnement du sigma-delta, nous devons analyser 2 cas de figure :

1. Lorsque la sortie du comparateur délivre un état logique haut, soit 15 V.
2. Lorsque la sortie du comparateur délivre un état logique bas, soit 0 V.

CAS 1 : la sortie du comparateur est à 15 V.

Cela signifie que $V_1 = V_+ = 15$ V. Dès lors, sachant que l'entrée non-inverseuse de l'intégrateur est à la masse, nous pouvons calculer les courants I_1 , I_2 et I_3 comme suit :

$$I_1 = \frac{V_1}{R_{17}} = \frac{15}{1 \times 10^4} = 1,5 \text{ mA} \quad (12)$$

$$I_2 = \frac{15V}{R_{18}} = \frac{15}{2R_{17}} = \frac{15}{2 \times 10^4} = 0,75 \text{ mA} \quad (13)$$

$$I_3 = I_1 - I_2 = \frac{I_1}{2} = 0,75 \text{ mA} \quad (14)$$

Ensuite, reprenant la 3^{ème} hypothèse formulée précédemment et se rappelant de la relation caractéristique d'un condensateur idéal, on peut calculer la valeur du condensateur C_{19} :

$$C_{19} = I_3 \frac{dt}{dV_0} = 0,00075 \frac{dt}{dV_0} \quad (15)$$

Où, selon la 3^{ème} et la 4^{ème} hypothèse, nous obtenons respectivement :

$$\begin{cases} dt &= \frac{1}{2 \times \text{fréquence}} = \frac{1}{2 \times 170 \text{ kHz}} = 2,94 \mu\text{s} \\ dV_0 &= 2 \text{ V} \end{cases} \quad (16)$$

On obtient donc pour C_{19} :

$$C_{19} = 0,00075 \frac{2,94 \times 10^{-6}}{2} = 1 \text{ nF} \quad (17)$$

Finalement, nous pouvons présenter l'allure dans un graphique de la tension V_2 en fonction de V_1 et V_0 . En effet, en résolvant l'équation différentielle (15), nous constatons que nous obtenons la formule théorique établie à la section 4.3 pour un intégrateur pur, soit :

$$V_0 = \frac{\int -I_3 dt}{C_{19}} = -\frac{\int \frac{V_+ dt}{2R_{17}}}{C_{19}} = -\frac{1}{2R_{17}C_{19}} \int V_+ dt = -\frac{V_+ \times t}{R_{18}C_{19}} \quad (18)$$

On connaît les équations de V_0 et V_1 :

$$\begin{cases} V_0 = -\frac{V_+ \times t}{R_{18}C_{19}} \\ V_1 = 15 \text{ V} \end{cases} \quad (19)$$

Dès lors, on peut calculer celle pour V_2 :

$$V_2 = \frac{(V_1 - V_0)R_{20}}{R_{21} + R_{20}} + V_0 \quad (20)$$

Il nous reste à calculer les valeurs des 2 résistances R_{20} et R_{21} . Connaissant les équations de V_0 , V_1 et V_2 , il est aisé de les trouver. En effet, au temps $t = 0$, on trouve pour V_0 et V_1 :

$$\begin{cases} V_0 = 0 \text{ V} \\ V_1 = 15 \text{ V} \end{cases} \quad (21)$$

De plus, on sait que V_2 oscille autour de 7,5 V (hypothèse 2) :

$$V_2 = 7,5 \text{ V} (t = 0) \quad (22)$$

Dès lors, en simplifiant, on trouve :

$$V_2 = 7,5 = \frac{15R_{20}}{R_{20} + R_{21}} \quad (23)$$

$$\Leftrightarrow R_{20} = R_{21} \quad (24)$$

Nous avons pris $68,2 \Omega$ comme valeur de résistance pour R_{20} et R_{21} .

Connaissant désormais les équations de V_0 , V_1 et V_2 , nous pouvons conclure que :

1. V_0 décroît linéairement avec une pente égale à $-V_+ \div (R_{18}C_{19})$;
2. V_1 est toujours constant (15 V) ;
3. V_2 dépend de V_0 et V_1 et décroît lorsque V_0 décroît.

Ces 3 points de conclusion sont repérables dans l'encadré bleu présenté sur la figure 13 ci-dessous. Cette figure a été réalisée à l'aide d'un script MATLAB et présente l'allure de ces 3 équations.

CAS 2 : la sortie du comparateur est à 0 V.

Le raisonnement est identique au CAS 1 à l'exception que V_1 ne vaut plus 15 V mais plutôt 0 V. Cela va avoir pour conséquence d'inverser le signe de I_3 selon le sens de la flèche dessinée sur la figure 12. Dès lors, on obtient comme équation pour V_0 , V_1 et V_2 :

$$\begin{cases} V_0 = \frac{V_+ \times t}{R_{18}C_{19}} \\ V_1 = 0 \text{ V} \\ V_2 = \frac{(V_1 - V_0)R_{20}}{R_{21} + R_{20}} + V_0 \end{cases} \quad (25)$$

On peut tirer comme conclusion que :

1. V_0 croît linéairement avec une pente égale à $V_+ \div (R_{18}C_{19})$;
2. V_1 est toujours constant (0 V) ;
3. V_2 dépend de V_0 et V_1 et croît lorsque V_0 croît.

Ces 3 points de conclusion sont repérables dans l'encadré orange présenté sur la figure 13 ci-dessous.




Figure 13 : Graphique traduisant les équations pour V_0 (signal rouge), V_1 (signal noir) et V_2 (signal vert).

6 Analyse du circuit

Après que les éléments aient été dimensionnés, nous avons opté pour analyser le circuit en le faisant fonctionner en régime normal et en prenant des mesures en différents points. Ces mesures sont toujours, sauf si citée explicitement, en tension par rapport à la masse, elle même mise à la terre.

6.1 Problèmes rencontrés

Dès le premier branchement de la carte en tension symétrique ± 25 VDC, nous avons observé un appel de courant de 200 mA sur le circuit. Cette valeur était le maximum paramétré sur l'alimentation de laboratoire à notre portée. Ce courant est trop élevé pour un amplificateur au repos, c.-à-d. sans signal d'entrée. Il n'y a nul doute qu'un problème de connexion existe sur la carte.

Pour cerner le problème, nous avons connecté un ohmmètre entre les bornes d'alimentation : positive-négative, positive-neutre, neutre-négative. À ces bornes nous avons mesuré respectivement une résistance de : $33\ \Omega$, $9\ \text{k}\Omega$ et $9\ \text{k}\Omega$. C'est désormais déterminé et mesuré, il existe un défaut de connexion entre la borne positive et le neutre.

Une analyse bloc-par-bloc a permis de déterminer que le problème était le circuit intégré TC4428, un double inverseur présentant un courant de fuite de 100 mA pour une tension d'alimentation de seulement 4,3 V ; ce qui est déraisonnable et en opposition avec la fiche technique du produit. Nous en avons déduit que le composant était détruit.

Après avoir remplacé le circuit intégré TC4428, nous avons observé que la résistance entre la borne d'alimentation positive et le neutre passait de $33\ \Omega$ à $200\ \Omega$, ce qui n'est toujours pas acceptable. Nous avons remplacé un second circuit intégré douteux, le L6385E, et la résistance est passée de $200\ \Omega$ à $19\ \text{k}\Omega$; ce qui est désormais raisonnable. Tout cela démontre que deux des circuits imprimés ont été détruits. Nous ne savons pas déterminer l'instant auquel cela s'est produit.

Un autre problème rencontré a été le court-circuit à chaque mesure. Cela nous a semblé surprenant mais à chaque fois que la sonde passive de l'oscilloscope avec une résistance interne de $10\ \text{M}\Omega$ touchait une piste, l'alimentation de laboratoire se bloquait à la limite de courant. Secouer la carte entraînait également ce phénomène. Nous avons remplacé les soudures direct fil-à-carte en soudant des connecteurs femelles dans les jonctions mais cela n'a pas réglé le soucis. Néanmoins cela l'a rendu plus reproductible car désormais nous pouvions dire que c'était dès que le jumper J6 était connecté que le court-circuit

apparaissait. Ce jumper relie la masse du circuit comparateur et celle de l'étage de puissance. Nous discutons de ce souci par la suite.

6.2 Filtres d'entrées

Voulant savoir si les valeurs théoriques calculées au point 5.1 conduisent à des filtres de fidèle qualité, nous les avons testé. Nous avons donc tracé, dans le diagramme de Bode de chaque filtre. Pour ce faire, nous avons utilisé :

1. **Un générateur de signaux** pour générer un signal analogique d'amplitude et fréquence connue. L'objectif est de faire varier la fréquence du signal d'entrée et d'observer les conséquences que cela apporte sur l'amplitude du signal de sortie.
2. **Un oscilloscope** pour mesurer les amplitudes des signaux à l'entrée du filtre et à la sortie de ce dernier.

Les tables 2 reprennent les valeurs mesurées à l'oscilloscope, à savoir tension d'entrée et tension de sortie, ainsi que le calcul du gain en décibel pour chacun des deux filtres :

Filtre passe-bas				Filtre passe-haut			
Fréquence (Hz)	Tension d'entrée (V)	Tension de sortie (V)	Gain (dB)	Fréquence (Hz)	Tension d'entrée (V)	Tension de sortie (V)	Gain (dB)
1	0,16	0,16	0	1	5,12	0,3	-24,64297413
5	0,56	0,56	0	5	5,12	1,28	-12,04119983
10	1,04	1,04	0	7,5	5,12	1,8	-9,079949117
30	5,12	5,12	0	10	5,12	2,3	-6,950842499
60	5,12	5,12	0	12,5	5,12	2,7	-5,558123936
100	5,12	5,12	0	15	5,12	3,08	-4,41438489
300	5,12	5,12	0	17,5	5,12	3,36	-3,658613672
600	5,12	5,12	0	20	5,12	3,6	-3,059349204
1000	5,12	5,12	0	22,5	5,12	3,8	-2,589727287
1500	5,12	5,12	0	25	5,12	3,96	-2,231495501
2000	5,12	5,04	-0,1367885	30	5,12	4,2	-1,720413412
3000	5,12	4,96	-0,2757657	60	5,12	4,76	-0,633260165
4000	5,12	4,96	-0,2757657	100	5,12	4,92	-0,346097164
6000	5,12	4,8	-0,5605745	300	5,12	5	-0,205999133
8000	5,12	4,56	-1,0061024	600	5,12	5,04	-0,136788491
10000	5,12	4,4	-1,3163457	1000	5,12	5,04	-0,136788491
15000	5,12	3,84	-2,4987747	3000	5,12	5,04	-0,136788491
16000	5,12	3,68	-2,8684428	6000	5,12	5,04	-0,136788491
16800	5,12	3,6	-3,0593492	10000	5,12	5,04	-0,136788491
17500	5,12	3,52	-3,2545459	30000	5,12	5,04	-0,136788491
20000	5,12	3,36	-3,6586137	60000	5,12	5,04	-0,136788491
30000	5,12	2,56	-6,0205999	100000	5,12	5,08	-0,068124974
60000	5,12	1,44	-11,018149	300000	5,12	5,08	-0,068124974
100000	5,12	0,96	-14,539975	600000	5,12	5,12	0
				1000000	5,12	5,12	0

Table 2 : Récapitulatif des valeurs mesurées pour les filtres d'entrées.

Nous avons réalisé un script Matlab® reprenant toutes les valeurs mesurées et reprises aux tables 2 afin de représenter la réponse fréquentielle de chacun des filtres dans le diagramme de Bode. La figure 14 présente le résultat obtenu. Nous pouvons y reconnaître au gain qu'il s'agit de filtres Butterworth d'ordre 1 [7].

6.3 Performance du Sigma-Delta

Malgré que, dans son ensemble, le circuit ne désire pas fonctionner, nous l'avons dument analysé afin d'en ressortir la cause. Nous abordons dans cette section les mesures effectuées sur la partie Sigma-Delta de la carte.

Avant même d'arriver dans le comparateur, le signal est filtré par les filtres d'entrées. La figure 15 présente la capture d'un signal avant et après son passage au travers du filtre. Pour une signal sinusoïdale d'amplitude 5 Vpp avec un offset à 2,5 V à 1 kHz, le filtre :

1. Retire l'offset (centre le signal autour de 0 V) ;
2. Ne modifie pas l'amplitude ni la fréquence ;
3. Retarde la phase de π rad/sec.




Figure 14 : Réponse fréquentielle pour les filtres passe-bas et passe-haut de l'amplificateur classe D.

Ceci est exactement ce que nous attendons et désirons.

Après filtrage, le signal arrive dans le comparateur. La figure 16 présente la comparaison entre le signal avant filtrage et l'effet de la rétro-action. Nous constatons que la sortie du comparateur varie à chaque fois que le signal d'entrée atteint sa valeur moyenne. Avec son duty cycle de $\pm 50\%$, la sortie du comparateur représente bien un signal sinusoïdale.

Ceci nous amène à regarder le signal CMDMOS à la sortie du Sigma-Delta, la figure 17 présente la sortie obtenue pour le signal sinusoïdale présenté précédemment. Nous y voyons un signal avec un flanc montant adouci et un duty cycle de 51,8% au moment de la capture. Encore une fois tout cela semble correcte, nous regardons à la suite le signal dédoublé au travers de l'inverseur TC4428. Nous y trouvons les commandes d'ouvertures des transistors qui seront transmises au driver. La figure 18 présente ces commandes. Elles y apparaissent complémentaires avec chacune cet adoucissement du flanc montant évoqué précédemment. Cet adoucissement est un effet volontaire introduit avant l'entrée des commandes dans le driver MOS. Il a pour but d'éviter l'ouverture simultanée des deux transistors, ce qui provoquerait un court-circuit.

De l'analyse effectuée jusqu'à présent, le circuit Sigma-Delta semble fonctionner comme désiré pour un signal sinusoïdale. Nous avons utilisé cette nature de signal car c'est la même que ceux présents dans un signal audio. Mise à part que leurs fréquences et amplitudes varient. Nous en déduisons que le problème rencontré, énoncé dans la sous-section 6.1, ne vient pas du circuit Sigma-Delta, mais de l'étage de puissance à sa suite.

6.4 Performance de l'étage d'amplification

Supposant le bon fonctionnement du Sigma-Delta, que nous allons encore vérifier cependant, nous nous sommes mis à prendre des mesures autour du driver MOS et des transistors. Nous avons voulu vérifier la capacité de l'étage d'amplification à reproduire une tension DC à la sortie de la carte. Pourquoi une composante DC ? Parce que sa propriété statique rend l'interprétation des signaux mesurés très aisée.

Premièrement nous devons contourner les filtres d'entrées ; ils contiennent un passe-haut à la fréquence de 20 Hz, bloquant ainsi la composante continue. Nous en profitons pour évaluer une nouvelle fois le fonctionnement du Sigma-Delta. Les figures 19 20 21 présentent le signal CMDMOS selon la tension DC appliquée en entrée du comparateur. Nous y distinguons facilement l'échelle et les limites de comparaisons que nous reprenons dans le tableau 3. Nous sommes étonnés que le duty cycle positif diminue quand la tension DC augmente, mais dans le cas de signaux audio sinusoïdaux, inverser la tension n'influencera

Tension	Duty+
7 V	3,764%
0 V	48,800%
-7 V	96,477%

Table 3 : Échelle de modulation MLI du Sigma-Delta pour un signal DC.

guère le son car cette dernière est symétrique autour de 0.

Nous en profitons pour mesurer la fréquence de comparaison du Sigma-Delta. Elle est de 171,7 kHz. C'est bien supérieur aux 44 kHz nécessaires pour échantillonner du son, cela est parfait.

Nous pouvons donc conclure une fois de plus que le modulateur Sigma-Delta fonctionne comme attendu. Si nous continuons sur le trajet du signal, nous arrivons à l'inverseur TC4428 dédoublant le signal et inversant une sortie. La figure 22 présente notre capture entre le signal CMDMOS d'entrée et la commande de transistor supérieur en sortie. Mise à part une légère modification d'amplitude, nous ne constatons pas de problème.

Nous partons donc mesurer les signaux de grilles des transistors supérieur et inférieur à la sortie du driver MOS. Les figures 23 et 24 présentent ces mesures. Bingo, nous avons trouvé un problème. La commande du transistor inférieur fonctionne comme attendue : de l'état bas à 0 V, elle saute à 24,25 V lorsque CMDMOS tombe à 0.

La commande du transistor supérieur est, par contre, totalement absurde. C'est une copie de la commande inférieur, avec l'ajout d'un offset de 24 V. La commande passe donc de 24 V quand CMDMOS est haut, à 30 V quand CMDMOS retombe à 0. Non seulement ses états sont l'inverse de ce qui est désiré, mais en plus son offset de 24 V est supérieur à la tension requise d'ouverture des transistors, rendant le transistor supérieur constamment ouvert.

Voilà donc où se trouve le problème entraînant le court-circuit cité à la section 6.1. Le transistor supérieur étant constamment ouvert, il amène une tension à la masse virtuelle du circuit de puissance VPGND. Quand le jumper JP6 est placé, la masse du circuit logique VDGND, qui est directement connectée d'un côté au neutre de l'alimentation, se retrouve connectée de l'autre côté à VPGND où se trouve une tension élevée du au défaut du transistor. Ceci court-circuitant l'alimentation.

Nous nous sommes dès lors intéressé au driver MOS, et en particulier au condensateur de bootstrap. La figure 26 présente une capture des deux connecteurs du condensateur de bootstrap, sans que ce dernier ne soit connecté. Le signal CMDMOS est encore présenté pour donner une référence. On ne remarque que deux signaux malgré que trois soient affichés, les deux connections du condensateur de bootstrap sont indiscernables. C'est à dire que le condensateur ne voit jamais une différence de tension apparaître entre ses broches. Il est inutile. À noter que les connections ont également un offset de 24,25 V.

Évidemment cela n'est pas normal, et après avoir vérifié minutieusement les pistes et soudures de la carte, nous suspectons le driver MOS L6385E d'être non fonctionnel. Ce même driver qui avait déjà été remplacé une fois à notre plus grand malheur.

Conclusion

Bien que dans son ensemble le circuit ne satisfait pas comme amplificateur de signaux audio, d'après les hypothèses énoncées à la section 1, nous affirmons que le circuit est majoritairement fonctionnel. De nos nombreuses séances de mesure, nous avons déterminé que les filtres d'entrées ont été correctement dimensionnés. Le circuit de modulation Sigma-Delta accomplit parfaitement sa tâche en mesurant son écart sur la consigne à 171 kHz, bien suffisant pour des signaux audio. La modulation se traduit correctement en commandes d'ouverture de transistor. Et c'est malheureusement après le driver MOS, sensé agir en fonction de ses commandes, que le mécanisme déraile.

À l'heure où nous écrivons ces lignes, nous ne disposons plus du temps nécessaire au remplacement du driver, jugé fautif dans cette affaire. Nous terminons néanmoins satisfait des signaux capturés tout au long du système.

Crédits

- Figure 1 provenant de :
Le blog officiel de Texas Instrument : https://e2e.ti.com/blogs_/archives/b/precisionhub/archive/2015/01/21/delta-sigma-adc-basics-understanding-the-delta-sigma-modulator
- Figure 2 provenant de :
Par Yves-Laurent (Travail personnel) [GFDL (<http://www.gnu.org/copyleft/fdl.html>), CC-BY-SA-3.0 (<http://creativecommons.org/licenses/by-sa/3.0/>)], de Wikimedia Commons
- Figure 4 provenant de :
Par Inductiveload (Travail personnel) [Public domain], de Wikimedia Commons
- Figure 5 provenant de :
Par Toriicelli (Travail personnel) [Public domain], de Wikimedia Commons
- Figure 7 provenant de :
Par Daniel Braun [GFDL (<http://www.gnu.org/copyleft/fdl.html>), CC-BY-SA-3.0 (<http://creativecommons.org/licenses/by-sa/3.0/>) ou CC BY 2.5 (<https://creativecommons.org/licenses/by/2.5/>)], de Wikimedia Commons

Références

- [1] Henry E Heffner and Rickye S Heffner. Hearing ranges of laboratory animals. *Journal of the American Association for Laboratory Animal Science*, 46(1):20–22, 2007. 1
- [2] Robert M. Gray and David L. Neuhoff. Quantization. *IEEE transactions on information theory*, 44(6):2325–2383, 1998. 2.1
- [3] <https://www.infineon.com/cms/en/product/power/mosfet/20v-300v-n-channel-power-mosfet/80v-100v-n-channel-power-mosfet/irf520n/>, December 2017. 2.2
- [4] David J. Griffiths. *Introduction to Electrodynamics*. Prentice Hall, 3rd edition, 1999. 2.2
- [5] Paul Sente. *Électronique de puissance*. ECAM, 2017. 2.2
- [6] Théodore Wildi and Gilbert Sybille. *Électrotechnique*. De Boeck, 4th edition, 2005. 2.2
- [7] Paul Horowitz and Winfield Hill. *The Art of Electronics*. Cambridge University Press, 3rd edition, 2015. 6.2




Figure 15 : Capture d'écran d'un oscilloscope affichant le signal capturé avant les filtres d'entrées et le signal capturé après. Au travers du filtre le signal garde son amplitude, est déphasé de $\pi \text{ rad s}^{-1}$, et son offset disparaît pour se centrer autour de 0.




Figure 16 : Capture d'écran d'un oscilloscope affichant le signal capturé à l'entrée de l'amplificateur (avant filtrage) et la comparaison perçue par le Sigma-Delta.




Figure 17 : Capture d'écran d'un oscilloscope affichant le signal CDMOS capturé à la sortie du Σ - Δ pour un signal d'entrée à l'amplificateur sinusoïdale. Un affaïssement du flanc montant résultant d'un délai d'ouverture est volontairement introduit dans les commandes pour éviter la double conduction à l'étage de puissance.




Figure 18 : Capture d'écran d'un oscilloscope affichant les signaux de grille des transistors MOS supérieur et inférieur à l'étage d'amplification. Ces commandes sont propres à un signal d'entrée sinusoïdale.




Figure 19 : Capture d'écran d'un oscilloscope affichant le signal modulé CMDMOS pour une tension d'entrée continue de 7 V. Le duty cycle est de 3,7%.




Figure 20 : Capture d'écran d'un oscilloscope affichant le signal modulé CMDMOS pour une tension d'entrée continue de 0 V. Le duty cycle est de 48,8%.




Figure 21 : Capture d'écran d'un oscilloscope affichant le signal modulé CMDMOS pour une tension d'entrée continue de -7 V. Le duty cycle est de 96,5%.




Figure 22 : Capture d'écran d'un oscilloscope affichant la différence entre le signal modulé CMDMOS et la commande de grille du transistor supérieur. On constate que cette dernière a un léger « skew », un décalage temporel et une variation d'amplitude.




Figure 23 : Capture d'écran d'un oscilloscope affichant le signal modulé CMDMOS et la commande d'ouverture du transistor supérieur.




Figure 24 : Capture d'écran d'un oscilloscope affichant le signal modulé CMDMOS et la commande d'ouverture du transistor inférieur.




Figure 25 : Capture d'écran d'un oscilloscope affichant le signal modulé CMDMOS et de la pollution constatable sur la masse.





Figure 26 : Capture d'écran d'un oscilloscope affichant le signal modulé CMDMOS et les connections du condensateur de bootstrap sans que celui-ci ne soit présent. Les deux connections sont mélangées et indiscernables. Le condensateur ne voit pas donc de différence de tension.


A Schéma du circuit DIDACTRL




UCL-Laboratoire d'electrotechnique
Place du Levant, 3
B-1348 Louvain-La-Neuve
BELGIUM

Title		DIDACTRL (Didactic Control)	
Size	Document Number	REV	
A4	use_print_number	1.1	
Date:	February 4, 2009	Sheet	3 of 3

B Schéma du circuit DIDAMOS



C Schéma du circuit DIDAMO2



D Photographie




Figure 27 : Photographie prise par le dessus de la carte réalisée.