nstruc	cDescription	Current Stat cur_cycle		Inputs e subfunc	t zero	Next State next_cycle		mem_rd	mem_wrt	IdPC	IdMAR	IdIR	IdMDSR	IdMDLR	ldALUout	Outputs	wreg_addr_mux	pc_mux	addr_mux	a_mux	b_mux	reg_write_mux	func
VII	Default outputs	×	Х	Х	Х	Х	false	false	false	false	false	false	false	false	false	false	WA_RD	PC_ALU	ADDR_PC	A_PC	B_REG	RW_ALU_OUT	ADD
All .	Fetch instruction IR=Mem[PC] PC=PC+4	0	х	x	х	1	(false)	true	(false)	true	(false)	true	(false)	(false)	(false)	(false)	х	(PC_ALU)	(ADDR_PC)	(A_PC)	B_4	х	(ADE
alt		1	0x0	0xc	Х	Х	true	(false)	(false)	(false)	(false)	(false)	(false)	(false)	(false)	(false)	X	X	х	X	Х	×	×
	Set PC to jump address PC=PC[31-28]  (IR[25-0]<<2)	1	0x2	х	х	0	(false)	(false)	(false)	true	(false)	(false)	(false)	(false)	(false)	(false)	×	PC_IMM	х	x	×	×	х
	Set ALUout to addition result A_reg=Reg[IR[25-21]] alu=A_reg+sign-extend(IR[15-																						Ī
ıddi	U]) ALUout=alu Store ALUout to Register File	1	0x8	х	х	2	(false)	(false)	(false)	(false)	(false)	(false)	(false)	(false)	true	(false)	x	x	х	A_REG	B_IR_16	х	(ADI
ıddi	Reg[IR[20-16]]=ALUout	2	0x8	х	х	0	(false)	(false)	(false)	(false)	(false)	(false)	(false)	(false)	(false)	true	WA_RT	×	х	х	х	(RW_ALU_OUT)	) ×
ıdd	Set ALUout to addition result A_reg=Reg[IR[25-21]] B_reg = Reg[IR[20-16]] alu=A_reg+B_reg ALUout=alu	1	0x0	0x20	x	2	(false)	(false)	(false)	(false)	(false)	(false)	(false)	(false)	true	(false)	×	х	x	A_REG	(B_REG)	x	(ADI
ıdd	Store ALUout to Register File Reg[IR[15-11]]=ALUout	2	0x0	0x20	х	0	(false)	(false)	(false)	(false)	(false)	(false)	(false)	(false)	(false)	true	WA_RD	×	х	×	x	(RW_ALU_OUT)	) ×
ub	Set ALUout to addition result A_reg=Reg[IR[25-21]] B_reg = Reg[IR[20-16]] alu=A_reg+B_reg ALUout=alu Store ALUout to Register File	1	0x0	0x22	×	2	(false)	(false)	(false)	(false)	(false)	(false)	(false)	(false)	true	(false)	x	х	х	A_REG	(B_REG)	x	SUE
ub	Reg[IR[15-11]]=ALUout	2	0x0	0x22	Х	0	(false)	(false)	(false)	(false)	(false)	(false)	(false)	(false)	(false)	true	WA_RD	x	x	×	х	(RW_ALU_OUT)	)  X
N N	Set MAR to Memory Address which is the addition result. A_REG = Reg[IR[25-21]] alu = A_REG + Sign_extend(IR[15-0]) MAR = alu MDSR = Reg [20-16] Store the word from Rt to the MDRL = Mem[MAR] Reg[15-0] = MDLR	1 2 3	0x23 0x23 0x23	x x	x x	2 3 0	(false) (false) (false)	(false) true (false)	(false) (false) (false)	(false) (false)	true (false) (false)	(false) (false) (false)	(false) (false) (false)	(false) true (false)	(false) (false)	(false) (false) true	X X WA_RT	x x	X ADDR_MEM X		B_IR_16 X X	X X RW_MEM	(AD
w	Set MAR to Memory Address which is the addition result, A_REG = Reg[Rr[25-21]]alu = A_REG + sign_extend(IR[15-0]) MAR = alu, Store the wor into MDSR from Rt MDSR = Reg [20-16] Store word from MDSR into memory Mem[MAR] = MDSR	1 2	0x2b 0x2b	x x	x x	2	(false)	(false)	(false) true	(false)	true (false)	(false)	true (false)	(false)	(false)	(false)	x x	x x	X ADDR_MAR	$\overline{}$	<u>B IR 16</u> X	x x	(AD
	Substract A_REG = REG[IR[25-21]] and B_REG = REG[IR[20-15]], alu = A_REG - B_REG. Zero will be set to either to true or false						(4-1)	#-I>	((-1)	(f=1==)	(6-1)	(6-1)	(folio - )	((-1)	(f-1)	(f-l)					D 050		(6)
eq	depeding on the substraction Branch take nas numbers are equal. PC is set to to branch the address Then A_REG = PC,B_REG = sign_extend [IR[15-0]]<<2, alu = A_REG =		0x4	^	Î		(false)	(false)	(false)	(idiSe)	(false)	(false)		(false)	(false)	(false)		^			B_REG		(SL
eq	B_REG, PC=alu Branch not taken.	2	0x4 0x4	X	true false	0 0	(false) (false)	(false)	(false)	true (false)	(false)	(false) (false)	(false)	(false)	(false)	(false)	X X	(PC_ALU) X	X	A_PC X	B_IR_16X X	×	(AE
ine	Substract A_REG = REG[IR[25-21]] and B_REG = REG[IR[20-15]], alu = A_REG - B_REG. Zero will be set to either to true or false depeding on the substraction	1	0x5	x	x	2	(false)	(false)	(false)	(false)	(false)	(false)	(false)	(false)	(false)	(false)	x	x	x	A_REG	B_REG	×	(SL
	Branch taken as numbers are not equal. PC is set to to branch the address. Then A_REG = PC,B_REG = sign_extend [IR[15-0]]<<2, alu = A_REG = B_REG, PC=alu																						
ne	- A_NEG - B_REG, PC=alli	2	ny5	v	false	h	(false)	(false)	(false)	true	(false)	(false)	(false)	(false)	(false)	(false)	l.	(PC ALU)	l <sub>v</sub>	A PC	B IR 16X	ak.	(A