

基于 FPGA 的数字下变频（DDC）系统设计与实现

需求规格说明书

1 项目背景

本课题利用 FPGA 实现数字下变频（DDC）系统，包括 DDS/NCO、数字混频、FIR 低通滤波、降采样以及频谱分析，实现从中频信号到基带信号的转换。

2 系统总体架构

ADC 数据源 → DDS/NCO → Digital Mixer → FIR Lowpass Filter → Decimator → Baseband IQ

3 功能需求

FR-1 DDS 本振产生：Fs=100MHz，DDS 频率 20MHz，相位位宽 32bit，输出位宽 12bit。

FR-2 数字混频：I=IF*cos, Q=IF*sin。

FR-3 FIR 低通滤波器：32 Tap，通带 1MHz，阻带 5MHz，阻带衰减 40dB。

FR-4 降采样：100MHz 降至 10MHz，抽取倍数 10。

FR-5 FFT 分析：Python 实现频谱分析。

4 输入输出规范

输入：20MHz 中频信号+35MHz 干扰信号。

输出：I/Q 数据，采样率 10MHz。

5 性能指标

频率误差<100Hz；幅度误差<5%；SNR>35dB。

FPGA 资源：LUT<20%，FF<15%，DSP<20 个。

6 Python 模型要求

DDS 模型、Mixer 模型、FIR 模型、FFT 分析模型。

7 RTL 设计要求

模块：dds.v、mixer.v、fir_filter.v、decimator.v、ddc_top.v。

8 Testbench 要求

DDS 验证、FIR 验证、DDC 系统验证，RTL 与 Python Golden 结果比较。

9 FPGA 验证要求

ILA 抓取关键节点数据；UART 导出 IQ 数据进行频谱分析。

10 毕设成果

开题报告、中期报告、毕业论文、答辩 PPT、Python 代码、RTL 代码、Testbench 及板级验证结果。