# Процессорное ядро schoolMIPS

Young Russian Chip Architects

Адрес для скачивания schoolMIPS:

https://github.com/MIPSfpga/schoolMIPS

Данная презентация и другая документация:

https://github.com/MIPSfpga/schoolMIPS/tree/master/doc

## Благодарности

- Сара Л. Харрис, Дэвид М. Харрис авторы прекрасного учебника «Цифровая схемотехника и архитектура компьютера», однотактный процессор из этой книги послужил основой для schoolMIPS
- Коллектив переводчиков учебника «Цифровая схемотехника и архитектура компьютера» на русский язык
- Участники конференции Young Russian Chip Architects
- Юрий Панчул старший инженер по разработке и верификации блоков микропроцессорного ядра в команде MIPS 16400, Imagination Technologies, отделение в Санта-Кларе, Калифорния, США. Автор инициативы по преподаванию HDL и ПЛИС школьникам и идеи создания ядра schoolMIPS
- Станислав Жельнио архитектура и программирование ядра, документация
- Александр Романов НИУ ВШЭ, МИЭМ архитектура ядра, тестирование и портирование на различные отладочные платы

#### Что такое schoolMIPS

- простое процессорное ядро для преподавания школьникам основ цифровой схемотехники, языков описания аппаратуры и использования ПЛИС
- написано на языке Verilog
- реализует подмножество архитектуры MIPS

## Введение

- Микроархитектура: аппаратная реализация архитектуры в виде схемы
- Процессор:
  - Тракт данных: функциональные блоки обработки и передачи данных (арифметико-логическое устройство, регистровый файл, мультиплексоры и т.д.)
  - Устройство управления:
     формирует управляющие
     сигналы для функциональных
     блоков

programs
device driver
instructions registers
datapaths controllers
adders memories
AND gates NOT gates
amplifiers filters
transistors diodes
electrons

# Микроархитектура

- Возможны несколько аппаратных реализаций одной и той же архитектуры:
  - Однотактная реализация: каждая инструкция выполняется за один такт
  - Многотактная реализация: каждая инструкция разбивается на несколько шагов и выполняется за несколько тактов
  - Конвейерная реализация: каждая инструкция разбивается на несколько шагов и несколько инструкций выполняются одновременно


# MIPS процессор schoolMIPS

- Однотактная реализация
- Отсутствует память данных
- Словная адресация памяти инструкций
- Инструкции:
  - R-типа (оба аргумента хранятся в регистрах): addu, or, srl, sltu, subu
  - І-типа (один из аргументов константа): addiu, lui
  - І-типа (инструкции ветвления):beq, bne


# Архитектурное состояние


- Определяется:
  - Содержимым счетчика команд (РС)
  - Содержимым 32-х регистров общего назначения
  - Содержимым памяти (команд, данных)

#### Элементы, хранящие состояние MIPS




**Шаг 1: Выборка (считывание) инструкции** add i u из памяти






**Шаг 2:** считывание операндов-источников из регистрового файла




**Шаг 3:** расширение 16-битной константы до 32-х разрядов битом знака




31 <b>op</b> 26	25 <b>rs</b> 21	20 <b>rt</b> 16	15 <b>Immediate</b>	0
-----------------	-----------------	-----------------	---------------------	---

**Шаг 4:** вычисление результата арифметической операции




31 op 26   25 rs 21   20 rt 16	15 Immediate 0
--------------------------------	----------------

**Шаг 5:** запись результата вычислений в регистр




31 <b>op</b> 26   25 <b>rs</b> 21   <b>20 rt</b> 16	5 15 Immediate 0
---	------------------

**Шаг 6:** вычисление адреса следующей инструкции




31 <b>op</b> 26   25 <b>rs</b> 21   20 <b>rt</b> 16	15 Immediate 0
---	----------------

• считывание операнда 2 из регистрового файла




31 <b>op</b> 26   25 <b>rs</b> 21	20 <b>rt</b> 16 15 <b>rd</b> 11	10 <b>sa</b> 6	5 funct 0
-----------------------------------	---------------------------------	----------------	-----------

• передача данных операнда 2 в арифметико-логическое устройство




31 <b>op</b> 26   25 <b>rs</b> 21	20 <b>rt</b> 16 15 <b>rd</b> 11	10 sa 6 5 funct 0
-----------------------------------	---------------------------------	-------------------

- определение регистра для записи результата
- запись результата вычислений



#### Процессор schoolMIPS: инструкция srl

• передача данных о размере сдвига в арифметикологическое устройство




**R-type.** Shift Right Logical, rd = (uns)rt >> sa

31 <b>op</b> 26   25 <b>rs</b> 21	20 <b>rt</b> 16   15 <b>rd</b> 11	10 <b>sa</b> 6 5	funct 0
-----------------------------------	-----------------------------------	------------------	---------

#### Процессор schoolMIPS: инструкция beq


• вычисление адреса следующей инструкции



I-type. Branch On Equal, if (Rs == Rt) PC += (int)offset


31 <b>op</b> 26   25 <b>rs</b> 21   20 <b>rt</b> 16	15 Immediate 0
---	----------------

## Процессор schoolMIPS: инструкция beq



• определение необходимости перехода в зависимости от равенства результата нулю

#### Процессор schoolMIPS. Итоговая схема




#### Процессор schoolMIPS. Итоговый состав

- Тракт данных
  - Счетчик команд (РС)
  - Память инструкций (Instruction Memory)
  - Регистровый файл (Register File)
  - Арифметико-логическое устройство (ALU)
  - Блок расширения знака (Sign Extend)
  - Сумматоры для вычисления адреса следующей инструкции (pcNext и pcBranch)
  - Мультиплексоры (pcSrc, regDst и aluSrc)
- Устройство управления


#### Реализация schoolMIPS. Счетчик команд

```
// sm cpu.v (line 33)
sm register r pc(clk ,rst n, pc new, pc);
// sm_register.v (<u>line 3-15</u>)
module sm_register
    input
                           clk,
    input
                           rst,
    input [ 31 : 0 ] d,
    output reg [ 31 : 0 ] q
);
    always @ (posedge clk or negedge rst)
    if(~rst)
        q <= 32'b0;
            else
        q \ll d;
endmodule
```



#### Реализация schoolMIPS. Память инструкций

```
// sm cpu.v (<u>line 35-37</u>)
sm rom reset rom(pc, instr);
// sm rom.v (line 2-17)
module sm rom
#(
    parameter SIZE = 64
    input [31:0] a,
    output [31:0] rd
);
    reg [31:0] rom [SIZE - 1:0];
    assign rd = rom [a];
    initial begin
        $readmemh ("program.hex", rom);
    end
endmodule
```




#### Реализация schoolMIPS. Регистровый файл

```
// sm_cpu.v (<u>line 161-182</u>)
                                                    CLK
module sm register file
                                                        WE3
                                                    A1
                                                             RD1
    input clk,
                                                             RD2
                                                    A2
    input [ 4:0] a0,
    input [ 4:0] a1,
                                                    A3
    input [ 4:0] a2,
                                                        Register
    input [ 4:0] a3,
                                                          File
    output [31:0] rd0,
    output [31:0] rd1,
    output [31:0] rd2,
    input [31:0] wd3,
    input we3
);
    reg [31:0] rf [31:0];
    assign rd0 = (a0 != 0) ? rf [a0] : 32'b0; //for debug
    assign rd1 = (a1 != 0) ? rf [a1] : 32'b0;
    assign rd2 = (a2 != 0) ? rf [a2] : 32'b0;
    always @ (posedge clk)
        if(we3) rf [a3] <= wd3;
endmodule
```

#### Реализация schoolMIPS. Операции ALU

oper <sub>2:0</sub>	Функция	Описание
000	ADD	A + B
001	OR	A B
010	LUI	B << 16
011	SRL	B >> shift
100	SLTU	(A < B) ? 1 : 0
101	SUBU	A - B
110	Не исп.	
111	Не исп.	



```
// sm_cpu.vh (line 11-17)
define ALU_ADD 3'b000
define ALU_OR 3'b001
define ALU_LUI 3'b010
define ALU_SRL 3'b011
define ALU_SLTU 3'b100
define ALU_SUBU 3'b101
```

#### Реализация schoolMIPS. ALU

```
// sm_cpu.v (<u>line 137-159</u>)
module sm alu (
    input [31:0] srcA,
                                               srcB srcA
    input [31:0] srcB,
                                                           shift
    input [ 2:0] oper,
    input [ 4:0] shift,
                                                             oper
    output
                     zero,
   output reg [31:0] result
);
    always @ (*) begin
                                               result
                                                       zero
        case (oper)
           default : result = srcA + srcB;
            `ALU_ADD : result = srcA + srcB;
            `ALU_OR : result = srcA | srcB;
            `ALU LUI : result = (srcB << 16);
            `ALU SRL : result = srcB >> shift;
            `ALU SLTU : result = (srcA < srcB) ? 1 : 0;
           `ALU SUBU : result = srcA - srcB;
        endcase
    end
    assign zero = (result == 0);
endmodule
```

# Peaлизация schoolMIPS. Сумматоры и блок расширения знака

```
//program counter sm_cpu.v (line 28-31)
wire [31:0] pc;
wire [31:0] pcBranch;
wire [31:0] pcNext = pc + 1;
//sign extension sm_cpu.v (line 64)
wire [31:0] signImm
                                              Instr[15:0]
                                                                 signImm
    = { {16 { instr[15] }}, instr[15:0] };
                                                       Sign Extend
//branch address calculation sm_cpu.v (line 65)
                                                      signImm
assign pcBranch = pcNext + signImm;
```

#### Реализация schoolMIPS. Мультиплексоры

pcSrc

```
// next PC mux: branch or +1 (line 32)
wire [31:0] pc new = ~pcSrc ? pcNext : pcBranch;
                                                                  regDst
                                                         Instr[20:16] 0
Instr[15:11] 1 A3
// register file address A3 (line 44)
wire [ 4:0] a3
     = regDst ? instr[15:11] : instr[20:16];
                                                                  aluSrc
// alu source B (line 68)
wire [31:0] srcB = aluSrc ? signImm : rd2;
```

#### Реализация schoolMIPS. Инструкции I-типа

31 op 26   25 rs 21   20 rt 1	15 <b>Immediate</b> 0
-------------------------------	-----------------------


#### Реализация schoolMIPS. Инструкции R-типа

```
//instruction operation code sm cpu.vh (line 19-41)
`define C_SPEC 6'b000000 // Special instructions
                         // (depends on function field)
//instruction function field
`define F_ADDU 6'b100001 // R-type, Integer Add Unsigned
                          // Rd = Rs + Rt
`define F_OR 6'b100101 // R-type, Logical OR
                         // Rd = Rs \mid Rt
`define F_SRL 6'b000010 // R-type, Shift Right Logical
                         // Rd = RsØ >> shift
`define F SLTU 6'b101011 // R-type, Set on Less Than Unsigned
                         // Rd = (Rs\emptyset < Rt\emptyset) ? 1 : 0
`define F SUBU 6'b100011 // R-type, Unsigned Subtract
                         // Rd = Rs - Rt
`define F ANY 6'b??????
```

31 op 26   25 rs 21	20 <b>rt</b> 16 15 <b>rd</b> 11	10 <b>sa</b> 6	5 <b>funct</b> 0
---------------------	---------------------------------	----------------	------------------


#### Реализация schoolMIPS: сигналы управления

Instr	cmdOper	cmdFunc	branch	condZero	regDst	regWrite	aluSrc	aluControl




#### Процессор schoolMIPS: сигналы управления

Instr	cmdOper	cmdFunc	branch	condZero	regDst	regWrite	aluSrc	aluControl
addiu	001001	??????						000




#### Процессор schoolMIPS: сигналы управления

Instr	cmdOper	cmdFunc	branch	condZero	regDst	regWrite	aluSrc	aluControl
addiu	001001	??????	0	0				000




#### Процессор schoolMIPS: сигналы управления


Instr	cmdOper	cmdFunc	branch	condZero	regDst	regWrite	aluSrc	aluControl
addiu	001001	??????	0	0	0			000




Instr	cmdOper	cmdFunc	branch	condZero	regDst	regWrite	aluSrc	aluControl
addiu	001001	??????	0	0	0	1	1	000




Instr	cmdOper	cmdFunc	branch	condZero	regDst	regWrite	aluSrc	aluControl
addiu	001001	??????	0	0	0	1	1	000




Instr	cmdOper	cmdFunc	branch	condZero	regDst	regWrite	aluSrc	aluControl
addiu	001001	??????	0	0	0	1	1	000
addu	000000	100001						000




Instr	cmdOper	cmdFunc	branch	condZero	regDst	regWrite	aluSrc	aluControl
addiu	001001	??????	0	0	0	1	1	000
addu	000000	100001	0	0				000




Instr	cmdOper	cmdFunc	branch	condZero	regDst	regWrite	aluSrc	aluControl
addiu	001001	??????	0	0	0	1	1	000
addu	000000	100001	0	0	1			000




Instr	cmdOper	cmdFunc	branch	condZero	regDst	regWrite	aluSrc	aluControl
addiu	001001	??????	0	0	0	1	1	000
addu	000000	100001	0	0	1	1	0	000




Instr	cmdOper	cmdFunc	branch	condZero	regDst	regWrite	aluSrc	aluControl
addiu	001001	??????	0	0	0	1	1	000
addu	000000	100001	0	0	1	1	0	000




Instr	cmdOper	cmdFunc	branch	condZero	regDst	regWrite	aluSrc	aluControl
addiu	001001	??????	0	0	0	1	1	000
addu	000000	100001	0	0	1	1	0	000
srl	000000	000010						011




Instr	cmdOper	cmdFunc	branch	condZero	regDst	regWrite	aluSrc	aluControl
addiu	001001	??????	0	0	0	1	1	000
addu	000000	100001	0	0	1	1	0	000
srl	000000	000010	0	0				011




Instr	cmdOper	cmdFunc	branch	condZero	regDst	regWrite	aluSrc	aluControl
addiu	001001	??????	0	0	0	1	1	000
addu	000000	100001	0	0	1	1	0	000
srl	000000	000010	0	0	1			011




Instr	cmdOper	cmdFunc	branch	condZero	regDst	regWrite	aluSrc	aluControl
addiu	001001	??????	0	0	0	1	1	000
addu	000000	100001	0	0	1	1	0	000
srl	000000	000010	0	0	1	1	0	011




Instr	cmdOper	cmdFunc	branch	condZero	regDst	regWrite	aluSrc	aluControl
addiu	001001	??????	0	0	0	1	1	000
addu	000000	100001	0	0	1	1	0	000
srl	000000	000010	0	0	1	1	0	011




Instr	cmdOper	cmdFunc	branch	condZero	regDst	regWrite	aluSrc	aluControl
addiu	001001	??????	0	0	0	1	1	000
addu	000000	100001	0	0	1	1	0	000
srl	000000	000010	0	0	1	1	0	011
beq	000100	??????						101




Instr	cmdOper	cmdFunc	branch	condZero	regDst	regWrite	aluSrc	aluControl
addiu	001001	??????	0	0	0	1	1	000
addu	000000	100001	0	0	1	1	0	000
srl	000000	000010	0	0	1	1	0	011
beq	000100	??????	1	1	0	0	0	101




Instr	cmdOper	cmdFunc	branch	condZero	regDst	regWrite	aluSrc	aluControl
addiu	001001	??????	0	0	0	1	1	000
addu	000000	100001	0	0	1	1	0	000
srl	000000	000010	0	0	1	1	0	011
beq	000100	??????	1	1	0	0	0	101



Instr	cmdOper	cmdFunc	branch	condZero	regDst	regWrite	aluSrc	aluControl
addiu	001001	??????	0	0	0	1	1	000
addu	000000	100001	0	0	1	1	0	000
srl	000000	000010	0	0	1	1	0	011
beq	000100	??????	1	1	0	0	0	101



Instr	cmdOper	cmdFunc	branch	condZero	regDst	regWrite	aluSrc	aluControl
addiu	001001	??????	0	0	0	1	1	000
addu	000000	100001	0	0	1	1	0	000
srl	000000	000010	0	0	1	1	0	011
beq	000100	??????	1	1	0	0	0	101



## Реализация schoolMIPS. Устройство управления Интерфейс модуля. Сигналы ветвления

pcSrc


aluControl

```
// control unit (line 95-134)
                                                      branch
                                           condZero
module sm control
                                           aluZero
                                           cmdOper
    input [5:0] cmdOper,
                                                   Control Unit
                                           cmdFunk
    input [5:0] cmdFunk,
                                                regWrite
                                                        regDst
                                                             aluSrc
    input
                      aluZero,
    output
                      pcSrc,
    output reg regDst,
    output reg regWrite,
    output reg aluSrc,
    output reg [2:0] aluControl
);
    reg branch;
    reg condZero;
    assign pcSrc = branch & (aluZero == condZero);
    always @ (*) begin
    end
endmodule
```


## Peaлизация schoolMIPS. Устройство управления Управляющие сигналы

```
// control unit (<u>line 95-134</u>)
module sm control
                                                                  branch
                                                                               pcSrc
                                                    lcondZero
                                                    aluZero
                                                                               aluControl
    always @ (*) begin
         //control signals default values
                                                    cmdOper
                                                              Control Unit
         branch = 1'b0;
                                                    cmdFunk
         condZero = 1'b0;
                                                           regWrite
                                                                    regDst
                                                                           aluSrc
         regDst = 1'b0;
         regWrite = 1'b0;
         aluSrc = 1'b0;
         aluControl = `ALU ADD;
          casez( {cmdOper,cmdFunk} )
            default
              { `C_SPEC, `F_ADDU } : begin
                                            regDst = 1'b1;
                                            regWrite = 1'b1;
                                            aluControl = `ALU ADD;
                                         end
          endcase
    end
endmodule
```

## Реализация schoolMIPS на отладочной плате




# Программирование schoolMIPS




# Программа на ассемблере MIPS


```
# program/01 fibonacci/main.S (line 3-13)
 ASM
                          .text
                start:
                          move $t0, $0
 ELF
                           li $t1, 1
binary
                           move $v0, $t1
                fibonacci: addu $t0, $t0, $t1
                           move $v0, $t0
HEX file
                           addu $t1, $t0, $t1
                           move $v0, $t1
                                fibonacci
SOF file
FPGA
                  gcc (MIPS toolchain)
 chip
```

# Бинарный исполняемый файл




# НЕХ-файл







synthesis tool (Quartus Prime)


# Файл конфигурации ПЛИС





# Отладочная плата ПЛИС с загруженной конфигурацией





# Что дальше?

- учебник «Цифровая схемотехника и архитектура компьютера» авторов Дэвида Харриса и Сары Харрис. Бесплатный русский перевод второго издания этого учебника можно загрузить с сайта компании Imagination Technologies (link)
- процессор MIPSfpga промышленное процессорное ядро, исходный код которого доступен под академической лицензией в рамках Imagination University Programme (link)

# Ваши вопросы?