1° Relatório: Projeto ULA de 8 operações

Anna Luisa de Sá dos Santos(DRE: 121050671), Larissa Rocha dos Santos(DRE: 121072380), Reginaldo da Silva Cardoso Santos(DRE: 121039544).

June 9, 2024



Sumário

\mathbf{Introd}	ução	iii
0.1	Apresentação	iii
0.2	Objetivos:	iii
0.3	Requisitos:	iii
Desenv	volvimento	\mathbf{v}
0.4	Funcionamento:	\mathbf{v}
0.5	A eletrônica:	\mathbf{v}
	O código e simulações :	
Conclu	ısão x	xxi
0.7	Observações:	xxxi
Referê	ncias Bibliográficas xx	
0.8	Como usar o VHDL:	xxxii
0.9	Planejamento do Circuito:	xxxii

Introdução

0.1 Apresentação

A Unidade Lógica e Aritmética (ULA) é um componente fundamental em diversos sistemas digitais, desempenhando um papel crucial na execução de operações lógicas e aritméticas essenciais para o funcionamento de processadores e outros dispositivos. Este trabalho tem como objetivo desenvolver uma ULA de 4 bits capaz de realizar oito operações distintas, atendendo a requisitos específicos de um ambiente de hardware baseado no Kit Xilinx Spartan3.

0.2 Objetivos:

Como já citado, o trabalho tem como objetivo desenvolver uma Unidade Lógica e Aritmética (ULA) de 4 bits e com 8 operações. Sob este viés, o grupo optou por realizar a ULA com as operações lógicas'AND', 'NAND', 'OR', 'NOR', 'XOR' e 'XNOR', oferecendo uma gama completa de possibilidades para manipulação de bits. No âmbito aritmético, a ULA incluirá um somador e um subtrator com complemento de 2, que é uma técnica amplamente utilizada em sistemas digitais para simplificar a representação e manipulação de números negativos.

0.3 Requisitos:

Os requisitos do projeto especificam que a operação da ULA será selecionada por meio de chaves disponíveis no Kit Xilinx Spartan3, garantindo a interatividade e controle direto sobre as funções executadas. Além disso, os dados de entrada serão gerados por um módulo auxiliar denominado "bancada de testes", o que facilita a verificação e validação das operações da ULA. Os resultados das operações serão exibidos em binário através de um conjunto

iv INTRODUÇÃO

de 8 LEDs no Kit Xilinx Spartan3, proporcionando uma visualização clara e direta do processamento realizado.

As saídas da ULA incluirão, além do resultado da operação, quatro flags: Zero, Negativo, Carry out e Overflow. Estes indicadores são fundamentais para a detecção das condições especiais durante as operações, como a ocorrência de um resultado zero, um resultado negativo, um estouro no bit de transporte e um estouro aritmético, respectivamente. Esses elementos são essenciais para a correta operação e controle de sistemas digitais complexos.

Desta forma, os requisitos do trabalho estão de acordo com o exposto abaixo:

- Operação da ULA selecionada por chaves do Kit Xilinx Spartan3;
- Operações obrigatórias: soma e subtração em complemento a 2;
- Dados de entrada gerados por um módulo "bancada de testes" auxiliar;
- Exibição dos dados em binário no conjunto de 8 LEDs do Kit Xilinx Spartan 3;
- Saídas: resultado e 4 flags: Zero, Negativo, Carry out e Overflow.

Desenvolvimento


0.4 Funcionamento:

As entradas da ULA são geradas por um módulo "bancada de testes", parte integrante do projeto. As duas entradas são mostradas sequencialmente nos LEDs de saída. Os LEDS mais à esquerda indicam um código auxiliar para as entradas e também indicam as "flags", em intervalos regulares. Entrada A, Entrada B, Operador e resultado são exibidos nos 4 LEDS mais à direita do kit.

0.5 A eletrônica:

Para realizar o projeto, primeiramente o mesmo foi "rascunhado" utilizando o software "LogiSim Evolution", que permitiu a visualização em alto nível do circuito dada as limitações de Entradas e Saídas da FPGA que eram as seguintes :

- 8x LEDS
- 4x SWITCHES
- 4x BOTÕES



Analisando

o módulo e os componentes disponíveis, chegamos nas seguintes especificações:

Entradas:

- $A = (A_3, A_2, A_1, A_0) | A_i \in (0, 1)$
- $B = (B_3, B_2, B_1, B_0)|B_i \in (0, 1)$
- $Op = (Op_2, Op_1, Op_0) | Op_i \in (0, 1)$
- $Clock \in (0,1)$
- Clock do Registrador $A \in (0,1)$
- Clock do Registrador $B \in (0,1)$
- Clock do Registrador $OP \in (0,1)$
- Clock do seletor de Enable $\in (0,1)$

Saídas:

• $Resultado = (R_7, R_6, R_5, R_4, R_3, R_2, R_1, R_0)|R_i \in (0, 1)$

Funções:

- Op = 000, R = A + B
- Op = 001, R = A B
- Op = 010, R = A AND B
- Op = 011, R = A NAND B
- Op = 100, R = A OR B
- Op = 101, R = A NOR B
- Op = 110, R = A XOR B
- Op = 111, R = A XNOR B


Modulos necessários:

• Precisamos de um barramento para os switches definirem cada uma das entradas de cada vez.


0.5. A ELETRÔNICA :

- vii
- Muxes para distribuir à cada LED de maneira organizada o Resultado, Operação, Entrada A e Entrada B.
- Um decodificador para selecionar qual das entradas recebe a entrada única.
- Registradores pois precisamos que nossas entradas sejam salvas antes de seu transbordo.
- Contadores já que apesar da nossa ULA ser combinacional queremos mostrar os valores nos LEDS sincronamente.
- E por fim, para evitar problemas físicos, e de temporização, um circuito de Debounce.
- E um circuito capaz de dividir o clock.

Organizando o circuito pelo LogiSim, teremos a seguinte configuração :



Com o nosso design de alto nivel pronto, criamos um diagrama de fluxo de dados da seguinte forma :



Portanto, além do clock da FPGA, utilizaremos botões como o clock dos registradores da nossa bancada de testes.

0.6 O código e simulações :

Nesta seção visualizaremos os módulos da bancada de teste.

Módulo divisor de Clock:

Para efetuar a divisão do clock de 50mhz fizemos a seguinte operação:

Sabemos que
$$50mhz(50x10^6s^{-1}) = 20ns$$
,

portanto precisamos dividir o nosso clock de modo que seja possivel visualizar as saidas em no mínimo milissegundos ou segundos, então utilizamos flip-flops divisores que incrementase 1 a cada clock, e utilizamos 26 entradas,

portanto:


 $2^{26} {=}\ 67.108.864,\ 20 {\rm ns}=2^{-8} {\rm s},$ portanto temos um clock de aproximadamente 1,4 segundo, logo que :

Se contamos 1 em cada 2^{-8} segundo, para determinar quanto tempo levariamos, faremos a seguinte operação : $67.108.864 \times 0,00000002s = 1,34s$


O código VHDL fica da seguinte forma :

```
| Comparison | Com
```

O esquemático RTL e sua simulação podem ser visualizados nas imagens a modulo divisor de clock:



seguir:



Módulo debouncer:

O circuito de debouncer age toda vez que apertamos ou soltamos o botão após pressionar, pois possuimos um problema de instabilidade físico nestes instantes de tempo, portanto,para resolvê-lo, utilizaremos dois sinais, um que realiza uma contagem (count) e outro no qual recebe o estado atual do botão (temp), se temp for diferente do valor recebido por temp nosso contador é resetado e temp recebe o novo valor do botão. Se o valor atual do botão e temp forem iguais o contador começa a decrementar até 0, se permanecerem iguais nosso sinal - agora estável - é recebido pelo circuito. A precisão de estabilidade é proporcional ao tamanho de count, optamos por deixar em 1.250.000, pois corresponde à 25ms, foi o mais adequado para realizar as simulações, entretanto ao realizar a apresentação foi alterado para 5.000.000 o que corresponde à 100ms, para termos uma precisão melhor.

 $5.000.000 \times 0,00000002 = 0.100s$

O código VHDL fica da seguinte forma:


```
| Design | D
```

0.6. O CÓDIGO E SIMULAÇÕES :


xi

 ${\cal O}$ esquemático RTL e sua simulação podem ser visualizados nas imagens a seguir :

Ex: Debouncer do clockA:



Obs: Para essa simulação foi utilizado count=12.500.000, 250ms





Módulo registrador:

O modulo registrador de 4 e 3 bits possuem uma entrada ENABLE que foi necessaria para que pudessemos controlar o barramento, dessa forma somos capazes de utilizar uma única entrada para 3 registradores distintos, dois deles sendo este registrador de 4 bits e apenas um de 3 bits. Que são basicamente 4/3 flip-flops concatenados que registram a entrada a cada clock. O código VHDL fica da seguinte forma :

O esquemático RTL e sua simulação podem ser visualizados nas imagens a seguir :

Ex: Registrador de 4 bits :





Módulo Contador:


Foi projetado um contador simples, pois precisávamos alternar nossa sáida junto ao clock de maneira controlada, portanto temos apenas um flip-flop que realimenta sua entrada com o valor anterior, obtendo então :


temp = temp + 1 obtendo assim um contador que varia de 1 até 4, pois temos apenas 2 flip-flops concatenados.


O código VHDL fica da seguinte forma :

```
| Very and processes planning | Simulation |
```

O esquemático RTL e sua simulação podem ser visualizados nas imagens a seguir :







Módulo decodificador:

Como decodificador utilizamos uma demux com sua entrada de 1 bit alimentada em nivel alto, ela é responsável por habilitar cada um dos Enables dos registradores a cada clock (que nesse caso seria o nosso botão seletor de Enables fazendo o papel de clock), desse modo temos que :

O código VHDL fica da seguinte forma :

```
Design


Were will implementation of Simulation


Finding U.A.

Finding U.
```

XV

Ex: Decoder feito com Demux:






Módulo Mux:


Utilizamos dois módulos distintos de Mux, a diferença entre elas são somente a quantidade de entradas, sendo uma mux de quatro entradas de 4 bits e a outra com duas entradas de 4 bits, este módulo foi essencial para que pudéssemos distribuir entre os LEDS do resultado onde cada flag, entrada, resultado e operação apareceria sequencialmente. O código VHDL da mux de quatro entradas de 4 bits fica da seguinte forma :

```
| View | St. | St.
```

O esquemático RTL e sua simulação podem ser visualizados nas imagens a seguir :

Ex: Mux de duas entradas de 4 bits (obs: uma das entradas foram aproveitados apenas 2 bits, pois se refere ao Enable selecionado no momento, que vem do contador controlado pelo botão seletor de enables :






Módulos de operações aritiméticas:


Para as operações aritiméticas temos as seguintes : Soma e subtração, para realizar cada um deles projetamos um somador de 4 bits e realizamos o complemento de 2 reaproveitando o mesmo módulo somador habilitando usa entrada carryin e negando o sinal da entrada B, sendo assim obtemos além do somador, também um subtrator. O código VHDL fica da seguinte forma :



O esquemático RTL e sua simulação podem ser visualizados nas imagens a seguir :

Ex: Mux de duas entradas de 4 bits (obs: uma das entradas foram aproveitados apenas 2 bits, pois se refere ao Enable selecionado no momento, que vem do contador controlado pelo botão 4:






Módulo de operações lógicas:

Projetando as operações lógicas utilizamos diretamente a praticidade de se utilizar a linguagem VHDL, portanto conseguimos diretamente nossa operação apenas indicando se AND, NAND, OR, NOR, XOR, XNOR para a linguagem, logo temos : Por exemplo o codigo VHDL da porta lógica AND :

O esquemático RTL e sua simulação podem ser visualizados nas imagens a seguir :

Ex: Operação lógica XNOR :



Módulo ULA:

O projeto do módulo ULA consistiu em :


- Projetar módulos de funções lógicas e aritiméticas.
- Utilizar o código base da ULA somente como bancada, ou seja, no seu código consta apenas seus componentes, o mapeamento, os sinais(fios) e a configuração em que cada operação será realizada.

O código VHDL da ULA:

Declaração de componentes da ULA:

```
Despression of the control of the co
```

Mapeamento dos componentes da ULA:



- As operações seguiriam o padrão: Primeiro as operações aritiméticas, e após as operações lógicas, portanto temos: Ex: 000 SOMA; 001 SUBTRAÇÃO; 010 AND; 011 NAND; 100 OR; 101 NOR...
- As flags das operações aritiméticas são bit/flag : (0)ZERO, (1)NEGATIVO, (2)CARRY OUT E (3)OVERFLOW.

```
| Section | Sect
```


• As flags das operações lógicas são bit/flag : (2 e 3 em '0')NENHUMA PORTAS LÓGICAS ATIVA ; (2 em '1')PELO MENOS UMA PORTAS LÓGICAS ATIVA ; (3 em '1')NUMERO IGUAL DE PORTAS LÓGICAS ATIVAS ; (2 e 3 em '1')TODAS ATIVAS.

0.6.~O~CÓDIGO~E~SIMULAÇÕES:

xxi

```
| Verw 28 | Implementation | Simulation | Si
```


 ${\cal O}$ esquemático RTL e sua simulação podem ser visualizados nas imagens a seguir :





As simulações dos módulos somador, subtrator e funções lógicas constam dentro da simulação da ULA, portanto decidimos simplificar apenas mostrando o da ULA.

Ao fim teremos esta configuração entre a bancada de testes e a ULA, a seguir existe a relação entre fonte dos dados e saída dos mesmos.



Bancada de testes:


A bancada de testes foi feita exatamente como a ULA, declaração de componentes, e após feita configuração dos sinais e mapeamento apenas tivemos o trabalho de delegar quais bits da saída Resultado de 8 bits seria alimentado. A configuração final ficou da seguinte forma :

• 4 Switches da FPGA é representado por uma entrada vetorial de 4

bits e indica o valor das nossas entradas em geral.


• Botões da FPGA agem como clock em nosso circuito, de modo que ao pressionar o botão correspondente do registrador de A ou do registrador de B, registrador da Operação, indicam respectivamente os clocks do Registrador A, Registrador B e Registrador de Operação, se o Enable correspondente estiver ativo, a entrada é registrada, caso contrário, se Enable estiver em nível baixo, nenhum o registrador recebe o dado, mesmo que pressione o botão clock do registrador correspondente. E o nosso botão seletor de Enables é responsável por alternar a alimentação dos enables dos registradores de A, B e Operação, configurando assim nosso Barramento de informação.

No barramento temos 4 registradores e só podemos enviar informação para 1 enable de cada vez, logo, como mostra a imagem, nenhum dos registradores está com seu respectivo enable em nível alto:




Entretanto, ao pressionar o botão seletor de Enable, nosso decodifi-

cador seleciona a proxima saída através do contador, sendo assim, com nosso decodificador com (01) em seu seletor, encontramos o Enable do registrador de A em nível alto como na imagem a seguir, o que nos torna capaz de selecionar uma entrada qualquer nos Switches e enviar a informação para o registrador de A através do botão correspondente ao clock do registrador de A:




• Os 8 LEDS da FPGA é representado por uma entrada vetorial de 8 bits e indica o valor das nossas saídas e flags do resultado. Os 4 leds mais à **esquerda** indicam : Flags e o enable atual habilitado, sendo que os flags utilizam todos os 4 leds e os que indicam os enables apenas 2 leds (contando da direita para a esquerda). Os 4 leds mais à **direita** indicam : Entrada A, Entrada B, Operação e Resultado, respeitam esta sequência, com a observação de que a operação utiliza apenas 3/4 leds.

Como vimos no exemplo anterior, alternamos de **nenhum enable habilitado**, para o **enable do registrador de A habilitado** portanto nosso circuito terá a seguinte configuração:



Após 1 clock podemos visualizar as FLAGS. Neste exemplo podemos ver a flag correspondente do resultado negativo : 0001-0010, portanto teremos :



• Clock é utilizado tanto como indicador para o debounce, como também para a alternância junto aos contadores e muxes, considerando o clock da placa e o dividido, permitindo que alterne sequencialmente.

O código VHDL da Bancada de testes:

```
| Comparison of the Control of Co
```

0.6. O CÓDIGO E SIMULAÇÕES :

xxvii


O código do mapeamento da Bancada de testes:

O código VHDL da arquitetura da bancada de testes:

O código dos sinais(fios) da bancada de teste:

```
| Section | Sect
```

 ${\cal O}$ esquemático RTL e sua simulação podem ser visualizados nas imagens a seguir :




Simulação bancada de testes :




Simulação das Flags Lógicas de algumas portas lógicas :


Porta AND :



Porta OR:



Porta XOR:



Obs: Como nosso clock dividido possui um tempo de 1,34s precisamos de 4 ciclos para a alternagem total dos leds mais à direita (Entrada A, Entrada B, Entrada Operação, Resultado) enquanto à esquerda em apenas 2 ciclos conseguimos identificar o Enable atual ativo e as Flags.

Conclusão

0.7 Observações:

- No inicio não estava muito claro que deveríamos utilizar a ULA como módulo e não como a bancada de testes, no andamento do trabalho, vimos que ao usarmos a ULA como módulo, além de organizar o projeto, existe uma permissibilidade de reutilizar o módulo ULA, e isto era exatamente o que buscávamos.
- Organizar o projeto em módulos separados possibilitou a fácil manutenção e visualização em nível alto.
- Fez-se claro inteligível como o PORT MAP, SIGNAL, COMPONENTS, etc funcionam na linguagem VHDL, o que facilitou a compreensão do projeto ao visualizarmos ele como um mapeamento de fios que conectam as entradas de cada módulo do circuito entre si.

xxxii $CONCLUS ilde{A}O$

Referências Bibliográficas

0.8 Como usar o VHDL:

- Vhdlguru: https://vhdlguru.blogspot.com/p/example-codes.html;
- Introdução à linguagem VHDL: https://www.gta.ufrj.br/ensino/EEL480/Introducao-VHDL.pdf;
- UFSJ: https://ufsj.edu.br/portal2-repositorio/File/nepomuceno/fpga-vhdl/vhdl-altera.pdf.;

0.9 Planejamento do Circuito:

- Debounce: https://www.youtube.com/watch?v=8ISfNm9zv18;
- Divisor de Clock: https://www.youtube.com/watch?v=XyIkr8OkDYU&list=WL&index=1;
- Quartus Prime: https://www.intel.com.br/content/www/br/pt/products/details/fpga/development-tools/quartus-prime.html;
- Logisim : https://github.com/logisim-evolution/logisim-evolution;