（装订线内不要答题）

复旦大学信息科学与工程学院

2022～2023 学年第一学期

《可编程逻辑器件与硬件描述语言》期末考试试卷

A 卷　共 5 页

课程代码：INF0130080.01　　考试形式：□线上考试（闭卷）

■线上考试（开卷）

□线上考试（半开卷）

开课院系：信息学院　　2022 年 12 月

（本试卷答卷时间为 120 分钟，答案必须写在试卷上，做在草稿纸上无效）

专业＿＿＿＿＿＿＿＿＿＿＿＿学号＿＿＿＿＿＿＿＿姓名＿＿＿＿＿＿＿＿

提示：请同学们秉持诚实守信宗旨，谨守考试纪律，摒弃考试作弊。学生如有违反学校考试纪律的行为，学校将按《复旦大学学生纪律处分条例》规定予以严肃处理。

题号	一(1)	一（2）	一（3）	二(1)	二（2）	三(1)	三（2）	总分
得分								

一　概念题　（40 分）

1.（10 分）在 CPLD 和 FPGA 的内部分别采用什么结构实现具体的逻辑功能。

2.（10 分）简述时钟进程和组合进程的概念，以及在满足什么条件下，组合进程综合后为组合电路。

3.（20 分）若采用 FPGA 控制四位数码管动态显示“1234”，简述实现方法。

二 （30 分）试用 VHDL/Verilog HDL 语言多进程状态机的描述方法设计一个自启动五进制同步复位可逆计数器，下降沿触发，当 D=1 时，作加法计数器；当 D=0 时作减法计数器。在计数时产生进位或借位输出 Z=1，否则 Z=0。

1.（10 分）画出状态图，写出实体描述程序（只需描述信号的接口部分）

2.（20 分）逻辑描述

（装订线内不要答题）

三　（30 分）将 256 个发光二极管排成 16 行 16 列的矩阵形式，每行 16 个发光二极管的阳极接在一起，每列 16 个发光二极管的阴极接在一起。不考虑发光二极管的驱动电路，假设每个发光二极管阳极接逻辑 1，阴极接逻辑 0，即可点亮该发光二极管。

（1） 现利用该阵列固定显示中文字“十”，请简述实现方法，并写出 VHDL 或 Verilog HDL 的实现代码。

（2） 现利用该阵列从左往右滚动显示中文字“十”，请简述实现方法。

（装订线内不要答题）