复旦大学计算机科学技术学院

2022~2023　学年第一学期期末考试试卷

■ A 卷　□ B 卷　□ C 卷

课程名称：数字逻辑与部件设计　课程代码：COMP130002.02

开课院系：计算机科学技术学院　考试形式：闭卷

姓名：_____　学号：_____　专业：_____

提示：请同学们秉持诚实守信宗旨，谨守考试纪律，摒弃考试作弊。学生如有违反学校考试纪律的行为，学校将按《复旦大学学生纪律处分条例》规定予以严肃处理。

题号	1	2	3	4	5	6	7	8	9	10	总分
得分											

1. 单选题（10 分）

1)　下面哪种编码不是恒权码_____。

A.　2421 码　　B.　余 3 码

C.　5211 码　　D.　BCD 码

2)　在下列电路中，不属于时序逻辑电路的是_____。

A. 触发器　　B. 计数器

C. 寄存器　　D. 复用器

3)　如果对全班 98 个同学进行二进制编码，至少需要_____位二进制数码。

A. 5　　B.　6

C. 7　　D.　98

4) 存储 4 位二进制信息要_____个触发器。

A. 1　　B. 2

C. 4　　D. 8

5) 关于数字系统设计正确的描述为_____。

A. 数字系统设计中包含控制器，其设计方法是由上至下进行。


B. 数字系统设计包含数字逻辑部件，因此二者并没有本质区别。

C. 数字系统设计难度不高，因此常采用自下至上的设计方法。

D. 数字系统设计一般包含数据通路或控制器。

2. 填空题（10 分）

1）下面的状态图是哪种类型的有限状态机？_____。



2）用 ROM 实现两个 4 位二进制数乘法，ROM 的容量为_____位。

3）存储器的容量是 2k×8 位，则此存储器输入的地址线和位宽分别是

_____位、_____位。


4）用 2K×4 位 SRAM，组成一个容量为 4K×8 位 SRAM，需要：


_____。

5）某台计算机的内存储器设置有 64 位的地址线，32 位并行数据输入/输出端，它的最大存储量是_____位。

3. 锁存器（10 分）


(1)下图所示电路的初始状态Q=1，根据 E、S、R 端的输入信号，绘出相应的Q和$\bar{Q}$端的波形。






（2）某 D 锁存器的功能表如下表，根据输入端 E、D 的波形图，画出输出 Q 的波形。电路的初态为 0.

E	D	Q	功能
0	X	不变	保持
1	0	0	置 0
1	1	1	置 1




4. 触发器（10 分）

(1) 画出在时钟脉冲作用下，JK 触发器的 Q 端波形。假设初态为 0.




(2) 画出Q_0、Q_1的波形。初始状态均为 0.



5. 波形图（10 分）

已知状态转换表如下，若电路的初始状态为$Q_1Q_0 = 00$，输入信号 A 的波形如下图，输出信号为 Z，试画出Q_1Q_0的波形（触发器为下降沿触发）。

Q_1Q_0	$Q_1^*Q_0^*$ / Z	
	$A=0$	$A=1$
0 0	0 1 / 1	1 1 / 1
0 1	1 0 / 0	1 0 / 0
1 0	1 0 / 0	1 1 / 0
1 1	0 1 / 1	0 0 / 1




6. 状态图（5 分）


某时序电路的状态转换表如下，输入为 A，输出为 Z。如果电路的初始状态为 b，输入信号 A 依次为 0101_111，试画出状态图，并求相应的输出 Z 序列。

S	S^* / Z	
	$A=0$	$A=1$
a	a / 0	b / 0
b	a / 1	d / 1
c	b / 1	e / 1
d	d / 0	c / 0
e	b / 1	a / 1

7. 化简下面的状态图（5 分）




8. 分析下面计数器，确定它的模。（10 分）




9. 时序电路分析（15 分）

分析下面电路功能，写出激励方程、输出方程、状态方程，并画出状态转换图。



10. 时序电路设计（15 分）

用下降沿触发的 JK 触发器设计一个同步时序电路，$Q_2Q_1Q_0$状态循环转化如下：



写出状态表、状态方程、激励方程，用卡诺图或公式法化简，判断电路是否可以自启动，如果不能，修改电路。画出电路图。